TWI843337B - 積體電路結構及其形成方法 - Google Patents

積體電路結構及其形成方法 Download PDF

Info

Publication number
TWI843337B
TWI843337B TW111148077A TW111148077A TWI843337B TW I843337 B TWI843337 B TW I843337B TW 111148077 A TW111148077 A TW 111148077A TW 111148077 A TW111148077 A TW 111148077A TW I843337 B TWI843337 B TW I843337B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
air
end portion
spacers
Prior art date
Application number
TW111148077A
Other languages
English (en)
Other versions
TW202333307A (zh
Inventor
劉威民
温政彥
舒麗麗
李啟弘
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202333307A publication Critical patent/TW202333307A/zh
Application granted granted Critical
Publication of TWI843337B publication Critical patent/TWI843337B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/675—Gate sidewall spacers
    • H10D64/679—Gate sidewall spacers comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Nanotechnology (AREA)

Abstract

一種方法包括形成一多層堆疊，該多層堆疊包括複數個半導體奈米結構及複數個犧牲層。此些半導體奈米結構及此些犧牲層交替配置。此方法進一步包括：使此些犧牲層側向凹陷以形成多個側向凹部；在此些側向凹部中形成多個內部間隔物；及自此些半導體奈米結構磊晶生長一源極/汲極區。此源極/汲極區經由多個空氣內部間隔物將此些內部間隔物相間隔。

Description

積體電路結構及其形成方法
本揭示內容的一些實施方式涉及積體電路結構及其形成方法。
在奈米結構電晶體之形成中，內部間隔物經形成隔離磊晶源極/汲極區與閘極堆疊，此些閘極堆疊形成於經堆疊之奈米半導體層之間。內部間隔物由介電材料形成。磊晶區自經堆疊之奈米半導體層生長。此外，某磊晶生長亦可自內部間隔物發生，從而導致高密度缺陷，此些缺陷不利地影響積體電路的效能。
本揭示內容的一些實施方式提供形成積體電路結構的方法，包含形成多層堆疊，多層堆疊包含複數個半導體奈米結構及複數個犧牲層，其中此些半導體奈米結構及 此些犧牲層交替配置；使此些犧牲層側向凹陷以形成多個側向凹部；在此些側向凹部中形成多個內部間隔物；及自此些半導體奈米結構磊晶生長源極/汲極區，其中源極/汲極區經由多個空氣內部間隔物與此些內部間隔物相間隔。
本揭示內容的一些實施方式提供積體電路結構，包含複數個半導體奈米結構、閘極堆疊、多個內部間隔物及此些半導體奈米結構之一側上的源極/汲極區。此些半導體奈米結構中的多個上部半導體奈米結構與此些半導體奈米結構中所對應的多個下部半導體奈米結構重疊。閘極堆疊包含使此些半導體奈米結構彼此分離的多個部分。多個內部間隔物使此些半導體奈米結構彼此分離。源極/汲極區經由多個空氣內部間隔物與此些內部間隔物相間隔。
本揭示內容的一些實施方式提供一種積體電路結構，包含第一半導體層、第二半導體層、介電內部間隔物、閘極堆疊、空氣內部間隔物、及半導體區。第二半導體層在第一半導體層上方且與第一半導體層垂直間隔。介電內部間隔物在第一半導體層與第二半導體層之間且物理性接觸第一半導體層及第二半導體層。閘極堆疊包含在第一半導體層與第二半導體層之間且物理性接觸第一半導體層及第二半導體層的部分。介電內部間隔物及半導體區中的兩者經暴露至空氣內部間隔物。
10:晶圓
20:基板
20’:基板條帶
22:多層堆疊
22’:多層堆疊
22A:第一層
22A/70:替換閘極區
22B:第二層
23:溝槽
24:半導體條帶
26:隔離區
26-26:線
26T:頂表面
27-27:線
28:突出鰭片
30:虛設閘極堆疊
32:虛設閘極介電質
34:虛設閘極電極
36:硬式遮罩層
38:閘極間隔物
41:側向凹部
42:凹部
43:間隔物層
44:內部間隔物
46:空氣內部間隔物
46SA:側面
48:磊晶源極/汲極區
48-1:第一子層
48-2:第二子層
49:孔隙
50:接觸蝕刻終止層
52:層間介電質
58:凹部
62:閘極介電質
68:閘極電極
70:閘極堆疊
74:全環繞閘極電晶體
76A:端點
76B:端點
76C:中間點
78:介電鰭片
200:製程流程
202:製程
204:製程
206:製程
208:製程
210:製程
212:製程
214:製程
216:製程
218:製程
220:製程
222:製程
224:製程
226:製程
228:製程
A1-A1:橫截面
B-B:參考橫截面
HEpiV:高度
H44:高度
H46:高度
L46:側向長度
LR1:側向凹陷距離
LR2:側向凹陷距離
L46-111:長度
Ldishing:凹陷
L46-A:寬度
L46-B:寬度
L46-C:寬度
H46/L46-111:比率
θ:角度
<110>、<100>:晶格方向
X-Y:方向
本揭示內容之態樣在與隨附圖式一起研讀時自以 下詳細描述內容來最佳地理解。請注意，根據行業標準慣例，各種特徵未按比例繪製。實際上，各種特徵之尺寸可為了論述清楚經任意地增大或減小。
第1圖至第4圖、第5A圖、第5B圖、第6A圖、第6B圖、第7A圖、第7B圖、第8A圖、第8B圖、第9A圖、第9B圖、第9C圖、第10A圖、第10B圖、第11A圖、第11B圖、第11C圖、第12A圖、第12B圖、第13A圖、第13B圖、第14A圖及第14B圖圖示根據一些實施例之包括空氣內部間隔物的全環繞閘極(Gate All-Around，GAA)電晶體之形成中間階段的橫截面圖。
第15圖及第16圖圖示根據一些實施例的磊晶源極/汲極區之生長及空氣內部間隔物之形成的中間階段。
第17A圖、第17B圖及第17C圖圖示根據一些實施例之空氣內部間隔物的大小。
第18圖及第19圖圖示根據一些實施例的奈米半導體結構及介電內部間隔物的輪廓。
第20A圖、第20B圖及第20C圖圖示根據一些實施例的奈米半導體結構與空氣內部間隔物的相對位置。
第21圖圖示根據一些實施例之空氣內部間隔物依據空氣內部間隔物之角度的大小。
第22圖圖示根據一些實施例的介電內部間隔物的凹陷(dishing)。
第23圖圖示根據一些實施例之空氣內部間隔物依據介 電內部間隔物之凹陷的大小。
第24A圖圖示根據一些實施例的FinFET及空氣內部間隔物的透視圖。
第24B圖及第24C圖圖示根據一些實施例之空氣內部間隔物之透視圖及橫截面圖。
第25A圖、第25B圖及第25C圖圖示根據一些實施例之空氣內部間隔物的形狀及大小。
第26圖及第27圖圖示根據一些實施例的GAA電晶體之俯視圖。
第28A圖、第28B圖、第28C圖、第28D圖及第28E圖圖示根據一些實施例的半導體奈米結構的一些末端輪廓。
第29圖圖示根據一些實施例的用於形成具有空氣內部間隔物之GAA電晶體的製程流程。
以下揭示內容提供用於實施本揭示內容之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭示內容。當然，這些組件及配置僅為實例且並非意欲為限制性的。舉例而言，在以下描述中，第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭示內容在各種實例中可重複參 考數字及/或字母。此重複係處於簡單且清楚之目的，且本身並不指明所論述各種實施例及/或組態之間的關係。
另外，空間相對術語，諸如「下伏」、「下方」、「下部」、「上覆」、「上部」及類似者本文中可出於易於描述來使用以描述如諸圖中圖示的一個元素或特徵與另一(些)元素或特徵的關係。空間相對術語意欲涵蓋裝置在使用或操作中除了描繪於諸圖中之定向外的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中使用之空間相對描述詞可同樣經因此解譯。
提供具有一空氣內部間隔物的全環繞閘極(Gate All-Around，GAA)電晶體。亦提供形成GAA電晶體的方法。根據一些實施例，介電內部間隔物緊接於犧牲層來形成。磊晶區自上覆或下伏於犧牲層的半導體層生長且經合併，使得空氣內部間隔物形成於經合併磊晶區與介電內部間隔物之間。藉由正形成之空氣內部間隔物，磊晶區具有較少缺陷，且所得GAA電晶體的效能得以改良。本文中論述之實施例提供實例以使得能夠製造或使用本揭示內容之標的物，且熟習此項技術者將易於理解可進行的修改同時保持在不同實施例的預期範疇內。貫穿各種視圖及圖示性實施例，類似參考數字用以指定類似元件。儘管方法實施例可論述為以特定次序執行，但其他方法實施例可以任何邏輯次序執行。
第1圖至第4圖、第5A圖、第5B圖、第6A圖、第6B圖、第7A圖、第7B圖、第8A圖、第8B圖、第 9A圖、第9B圖、第9C圖、第10A圖、第10B圖、第11A圖、第11B圖、第11C圖、第12A圖、第12B圖、第13A圖、第13B圖、第14A圖及第14B圖圖示根據本揭示內容之一些實施例的包括空氣內部間隔物的GAA電晶體之形成中間階段的橫截面圖。對應製程亦示意性地反映於繪示於第29圖中的製程流程中。
參看第1圖，繪示晶圓10的透視圖。晶圓10包括多層結構，此多層結構包含基板20上的多層堆疊22。根據一些實施例，基板20為半導體基板，此半導體基板可為矽基板、矽鍺(SiGe)基板或類似者，但亦可使用其他基板及/或結構，諸如絕緣體上基板(semiconductor-on-insulator，SOI)、應變SOI、絕緣體上矽鍺或類似者。基板20可經摻雜為p型半導體，儘管在其他實施例中，基板20可經摻雜為n型半導體。
根據一些實施例，多層堆疊22經由用於沉積替代材料的一系列沉積製程來形成。個別製程圖示為繪示於第29圖中之製程流程200中的製程202。根據一些實施例，多層堆疊22包含由第一半導體材料形成的第一層22A，及由不同於第一半導體材料之第二半導體材料形成的第二層22B。
根據一些實施例，第一層22A的第一半導體材料為或包含SiGe、Ge、Si、GaAs、InSb、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb或類似者。根據一些實施例，第一層22A(例如，SiGe)的沉積經由磊晶生長，且對應 沉積方法可為氣相磊晶(Vapor-Phase Epitaxy，VPE)、分子束磊晶(Molecular Beam Epitax，MBE)、化學氣相沉積(Chemical Vapor deposition，CVD)、低壓CVD(Low Pressure CVD，LPCVD)、原子層沉積(Atomic Layer Deposition，ALD)、超高真空CVD(Ultra High Vacuum CVD，UHVCVD)、減壓CVD(Reduced Pressure CVD，RPCVD)或類似者。根據一些實施例，第一層22A經形成達在約30Å與約300Å之範圍內的第一厚度。然而，可利用任何合適厚度同時保持在實施例的範疇內。
一旦第一層22A已沉積於基板20上方，第二層22B便沉積於第一層22A上方。根據一些實施例，第二層22B由第二半導體材料形成或包含第二半導體材料，此第二半導體材料諸如Si、SiGe、Ge、GaAs、InSb、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、這些材料的組合或類似者，其中第二半導體材料不同於第一層22A的第一半導體材料。舉例而言，根據第一層22A為矽鍺的一些實施例，第二層22B可由矽形成，或反之亦然。應瞭解，材料之任何合適組合可用於第一層22A及第二層22B。
根據一些實施例，第二層22B使用類似於用以形成第一層22A之沉積技術的沉積技術磊晶生長於第一層22A上。根據一些實施例，第二層22B經形成達類似於第一層22A之厚度的厚度。第二層22B亦可經形成達不同於第一層22A的厚度。根據一些實施例，例如，第二層 22B可經形成達在約10Å與約500Å之範圍內的第二厚度。
一旦第二層22B已形成於第一層22A上方，沉積製程便經重複以在多層堆疊22中形成剩餘層，直至多層堆疊22的所要最頂層已被形成。根據一些實施例，第一層22A具有彼此相同或類似的厚度，且第二層22B具有彼此相同或類似的厚度。第一層22A亦可具有與第二層22B之厚度相同的厚度或不同的厚度。根據一些實施例，第一層22A在後續製程中被移除，且替代地貫穿描述內容被稱作犧牲層22A。根據替代性實施例，第二層22B為犧牲層，且在後續製程中被移除。
根據一些實施例，存在形成於多層堆疊22上的某(些)襯墊氧化物層及某(些)硬式遮罩層(圖中未示)。這些層經圖案化，且用於多層堆疊22的後續圖案化。
參看第2圖，多層堆疊22及下伏基板20的一部分在蝕刻製程中圖案化，使得溝槽23經形成。個別製程圖示為繪示於第29圖中之製程流程200中的製程204。溝槽23延伸至基板20中。多層堆疊之剩餘部分下文被稱作多層堆疊22’。下伏多層堆疊22’以及基板20的一些部分剩餘，並於下文中被稱作基板條帶20’。多層堆疊22’包括第一層22A(半導體層22A)及第二層22B(半導體層22B)。下文中，半導體層22A替代地被稱作犧牲層，且半導體層22B替代地被稱作奈米結構。多層堆疊22’的數個部分及下伏基板條帶20’被統稱為半導體條帶24。
在上述實施例中，GAA電晶體結構可由任何合適方法來圖案化。舉例而言，結構可使用一或多個光學微影製程，包括雙重圖案化或多重圖案化製程來圖案化。一般而言，雙重圖案化或多重圖案化製程組合光學微影及自對準製程，從而允許圖案被產生，此些圖案具有例如小於以其他方式使用單一直接光學微影製程獲得之間距的間距。舉例而言，在一個實施例中，犧牲層形成於基板上方，且使用光學微影製程來圖案化。間隔物使用自對準製程沿著圖案化之犧牲層形成。犧牲層接著經移除，且剩餘間隔物可接著用以圖案化GAA結構。
第3圖圖示隔離區26的形成，此些隔離區26貫穿描述內容被稱作淺溝槽隔離(Shallow Trench Isolation，STI)區。個別製程圖示為繪示於第29圖中之製程流程200中的製程206。隔離區26(又稱STI區26)可包括襯裡氧化物(圖中未示)，襯裡氧化物可為經由基板20之表面層的熱氧化形成的熱氧化物。襯裡氧化物亦可為使用例如ALD、高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition，HDPCVD)、CVD或類似者形成的所沉積氧化矽層。STI區26亦可包括襯裡氧化物上方的介電材料，其中介電材料可使用流動式化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)、旋塗、HDPCVD或類似者來形成。諸如化學機械拋光(Chemical Mechanical Polish，CMP)製程或機械研 磨製程的平坦化製程可接著經執行以使介電材料的頂表面平齊，且介電材料的剩餘部分為STI區26。
STI區26接著經凹陷，使得半導體條帶24的頂部部分高於STI區26的剩餘部分之頂表面26T突出，以形成突出鰭片28。突出鰭片28包括多層堆疊22’及基板條帶20’的頂部部分。STI區26之凹陷可經由乾式蝕刻製程來執行，其中NF3及NH3例如用作蝕刻氣體。在蝕刻製程期間，可產生電漿。亦可包括氬。根據本揭示內容之替代性實施例，STI區26的凹陷經由濕式蝕刻製程來執行。舉例而言，蝕刻化學物質可包括HF。
參看第4圖，虛設閘極堆疊30及閘極間隔物38形成於突出鰭片28(鰭片28)的頂表面及側壁上。個別製程圖示為繪示於第29圖中之製程流程200中的製程208。虛設閘極堆疊30可包括虛設閘極介電質32，及虛設閘極介電質32上方的虛設閘極電極34。虛設閘極介電質32可藉由以下操作來形成：氧化突出鰭片28之表面部分以形成氧化物層，或沉積諸如氧化矽層的介電層。虛設閘極電極34可例如使用多晶矽或非晶矽形成，且亦可使用諸如非晶碳的其他材料。虛設閘極堆疊30中的每一者亦可包括虛設閘極電極34上方的一個(或複數個)硬式遮罩層36。硬式遮罩層36可由以下各者形成：氮化矽、氧化矽、碳氮化矽、氧碳氮化矽，或其多層。虛設閘極堆疊30可橫越單一或複數個突出鰭片28及突出鰭片28之間的STI區26。虛設閘極堆疊30亦具有垂直於突出鰭片28之縱向方向的 縱向方向。形成虛設閘極堆疊30包括：形成虛設閘極介電層，在虛設閘極介電層上方沉積虛設閘極電極層，沉積一或多個硬式遮罩層，及接著經由圖案化製程圖案化所形成的層。
接著，閘極間隔物38形成於虛設閘極堆疊30的側壁上。根據本揭示內容之一些實施例，閘極間隔物38由介電材料形成，此介電材料諸如氮化矽(SiN)、氧化矽(SiO2)、碳氮化矽(SiCN)、氮氧化矽(SiON)、氧碳氮化矽(SiOCN)或類似者，且可具有單層結構或包括複數個介電層的多層結構。閘極間隔物38的形成製程可包括：沉積一個或複數個介電層，及接著對介電層執行各向異性蝕刻製程。介電層的剩餘部分為閘極間隔物38。
第5A圖及第5B圖圖示繪示於第4圖中之結構的橫截面圖。第5A圖圖示第4圖中之參考橫截面A1-A1，此橫截面A1-A1經由突出鰭片28的未由虛設閘極堆疊30(或稱閘極堆疊30)及閘極間隔物38覆蓋的數個部分截取，且垂直於閘極長度方向。在突出鰭片28上之側壁上的閘極間隔物38(或稱鰭片間隔物38)亦經圖示。第5B圖圖示第4圖中的參考橫截面B-B，此參考橫截面平行於突出鰭片28之縱向方向。
參看第6A圖及第6B圖，突出鰭片28的並非直接下伏於虛設閘極堆疊30及閘極間隔物38的數個部分經由蝕刻製程凹陷以形成凹部42。個別製程圖示為繪示於第29圖中之製程流程200中的製程210。舉例而言，乾式 蝕刻製程可使用C2F6，CF4，SO2，HBr、Cl2及O2的混合物，HBr、Cl2、O2及CH2F2的混合物或類似者來執行以蝕刻多層堆疊22’(或稱多層半導體堆疊22’)及下伏基板條帶20’。凹部42的底部至少與多層半導體堆疊22’的底部平齊，或可低於底部(如第6B圖中所繪示)。蝕刻可為各向異性的，使得多層半導體堆疊22’的面向凹部42之側壁為垂直且筆直的，如第6B圖中所繪示。
參看第7A圖及第7B圖，第一層22A(或稱犧牲半導體層22A)經側向凹陷以形成側向凹部41，此些側向凹部41自個別上覆及下伏第二層22B(或稱奈米結構22B)的邊緣凹陷。個別製程圖示為繪示於第29圖中之製程流程200中的製程212。犧牲半導體層22A的側向凹陷可使用蝕刻劑經由濕式蝕刻製程來達成，此蝕刻劑相較於奈米結構22B及基板20的材料(例如，矽(Si))對於犧牲半導體層22A的材料(例如，矽鍺(SiGe))更具選擇性。舉例而言，在犧牲半導體層22A由矽鍺形成且奈米結構22B由矽形成的實施例中，濕式蝕刻製程可使用諸如氫氟酸(HCl)的蝕刻劑來執行。濕式蝕刻製程可使用浸鍍製程、噴塗製程、旋塗製程或類似者來執行，且可使用任何合適製程溫度(例如，在約400℃與約600℃之間)及合適製程時間(例如，在約100秒與約1,000秒之間)執行。根據替代性實施例，犧牲半導體層22A之側向凹陷經由各向同性乾式蝕刻製程或乾式蝕刻製程及濕式蝕刻製程的組合來執行。根據一些實施例，濕式蝕刻經延長，使得側向處理距離LR1 經增大。
第8A圖及第8B圖圖示由介電材料形成的間隔物層43的沉積。間隔物層43的材料可包括Si、O、C、N或其組合。個別製程圖示為繪示於第29圖中之製程流程200中的製程214。間隔物層43沉積為保形層，且具有相對低k值，此值範圍可為約3.0至約4.5。因此，取決於形成製程，間隔物層43有時可被形成為低k介電層(在其k值低於約3.8時)或高k介電層。間隔物層43的厚度可在約4nm至約6nm的範圍內。間隔物層43可為保形層，此保形層延伸至側向凹部41中(第7B圖)。
參看第9A圖、第9B圖及第9C圖，蝕刻製程(亦被稱作間隔物修整製程)經執行以修整間隔物層43的在側向凹部41外部的部分，從而留下間隔物層43的在側向凹部41中的部分。個別製程圖示為繪示於第29圖中之製程流程200中的製程216。間隔物層43的剩餘部分被稱作(介電)內部間隔物44。第9A圖及第9B圖圖示根據一些實施例之內部間隔物44的橫截面圖。間隔物層43的蝕刻可經由濕式蝕刻製程執行，其中蝕刻化學物質可包括H2SO4、稀釋HF、氫氧化銨溶液(NH4OH，溶於水的氫氧化銨)、或類似者，或其組合。
蝕刻製程可經執行，直至內部間隔物44的邊緣自上覆及下伏奈米結構22B側向凹陷。舉例而言，參看第9C圖，側向凹陷距離LR2可大於約5nm，且可在約5nm與約10nm的範圍內。側向凹陷距離LR1及LR2(第 9C圖)的增大可有助於在後續製程中形成空氣內部間隔物。
根據一些實施例，在形成內部間隔物44之後，奈米結構22B的側向輪廓進一步在各向同性蝕刻製程、各向異性蝕刻製程或各向同性蝕刻製程及各向異性蝕刻製程的組合中塑形。個別製程圖示為繪示於第29圖中之製程流程200中的製程218。各向同性蝕刻製程可經由濕式蝕刻或乾式蝕刻執行。當濕式蝕刻製程經執行時，可使用氫氧化鉀(KOH)、四甲基氫氧化銨(tetra methyl ammonium hydroxide，TMAH)、乙二胺鄰苯二酚(ethylene di-amine pyro-catechol，EDP)或類似者或其組合。當各向異性乾式蝕刻製程經執行時，可在施加偏壓電力情況下使用諸如CF4、CH3F、HBr、O2、He、Ar或類似者的製程氣體。當各向同性乾式蝕刻製程經執行時，亦可使用諸如NF3、Cl2、H2、Ar、He或類似者或其組合的製程氣體。
第28A圖至第28E圖圖示在塑形奈米結構22B之側壁輪廓之後的根據一些實施例之奈米結構22B的一些末端輪廓。在第28A圖中，奈米結構22B之末端經圓化且為凸起的。在第28B圖中，奈米結構22B之末端具有小面，且可形成三角形形狀。在第28C圖中，奈米結構22B之末端為矩形。在第28D圖中，奈米結構22B之末端為凹入的，且具有矩形輪廓。在第28E圖中，奈米結構22B之末端為凹入的，且可經圓化。
儘管內部間隔物44的內部側壁(第一層22A，或稱接觸犧牲層22A)及外部側壁在第9B圖中示意性地圖示為筆直的，但內部間隔物44的內部側壁及外部側壁可經彎曲。作為實例，第9C圖圖示實施例的放大視圖，其中第一層22A(或稱犧牲層22A)的側壁為凹入的，內部間隔物44的外部側壁為凹入的，且內部間隔物44自奈米結構22B的對應側壁凹陷。內部間隔物44可用以防止對隨後形成之源極/汲極區(諸如磊晶源極/汲極區48)可發生的損害，此損害可由用於形成替換閘極結構的後續蝕刻製程(第13A圖及第13B圖)引起。
參看第10A圖及第10B圖，磊晶源極/汲極區48形成於凹部42中。個別製程圖示為繪示於第29圖中之製程流程200中的製程220。根據一些實施例，磊晶源極/汲極區48(或稱源極/汲極區48)可對奈米結構22B施加應力，奈米結構22B用作對應GAA電晶體的通道，藉此改良效能。取決於所得電晶體為p型電晶體抑或n型電晶體，p型或n型雜質可藉由進行磊晶來進行原位摻雜。舉例而言，當所得電晶體為p型電晶體時，矽鍺硼(SiGeB)、矽硼(SiB)或類似者可經生長。相反，當所得電晶體為n型電晶體時，可生長磷化矽(SiP)、碳磷化矽(SiCP)、SiAs、類似者或其組合。在凹部42藉由磊晶源極/汲極區48(或稱磊晶區48)填充之後，磊晶區48的進一步磊晶生長使得磊晶區48經水平擴展且小面可經形成。磊晶區48的進一步生長亦可使得相鄰磊晶區48彼此合併。可產生孔 隙(氣隙)49(第10A圖)。
當磊晶區48包含矽時，前驅物可包含諸如矽烷的含矽前驅物，諸如甲矽烷(SiH4)、乙矽烷(Si2H6)、丙矽烷(Si3H8)、三氯甲矽烷(HCl3Si)、二氯甲矽烷(H2SiCl2)或類似者。當摻雜劑包含砷時，含摻雜劑前驅物可包括砷化氫(AsH3)或類似者。當摻雜劑包含磷時，含摻雜劑前驅物可為含磷前驅物，諸如二磷烷(P2H6)、三氯化磷(PCl3)或類似者。磊晶溫度可在約500℃與約800℃之間的範圍內。前驅物的壓力可在約1托與約760托之間的範圍內。
第15圖及第16圖圖示根據一些實施例的形成磊晶區48中的中間階段。參看第15圖，磊晶區48自包括塊體半導體基板20及奈米結構22B的半導體材料選擇性地生長。第15圖示意性地圖示磊晶區48的逐層生長。舉例而言，第一子層48-1首先經生長，且空氣內部間隔物46(其可稍後由空氣填充，或保持為真空的)密封於第一子層48-1中。第二子層48-2接著經生長。第16圖圖示磊晶區48達相較於頂部奈米結構22B較高之位準的進一步生長。
在磊晶生長中，製程條件經調整以形成空氣內部間隔物46。舉例而言，減小形成磊晶區48中的晶圓溫度、減小前驅物的壓力及/或增大蝕刻氣體(諸如，Cl2、HCl或其組合)的流動速率可導致高度HEpiV的增大(第16圖)，此高度為自內部間隔物44生長且接觸內部間隔物44之磊 晶區48的高度。空氣內部間隔物46的高度H46等於(高度H44-2*高度HEpiV)，其中高度H44為內部間隔物44的高度。當增大高度HEpiV時，空氣內部間隔物46的高度H46經減小。相反，增大晶圓溫度、增大前驅物的壓力及/或減小蝕刻氣體(諸如，Cl2、HCl或其組合)的流動速率可減小高度HEpiV值，且因此可增大空氣內部間隔物46的高度H46。
此外，側向凹陷距離LR2亦影響空氣內部間隔物46可經產生或未產生及空氣內部間隔物46的大小。舉例而言，第17A圖、第17B圖及第17C圖圖示，在側向凹陷距離LR2自負值增大至正值情況下，空氣內部間隔物46開始顯現；且在側向凹陷距離LR2增大情況下，空氣內部間隔物46的大小因此增大。在第17A圖、第17B圖及第17C圖及一些後續諸圖中，參考數字「22A/70」表示，對應區可為犧牲層，且在犧牲層經移除之後亦為替換閘極區。在如第17A圖中繪示的實施例中，為內部間隔物44之外部側壁自奈米結構22B之外部側壁凹陷的側向凹陷距離LR2具有負值，且不形成空氣內部間隔物。在第17B圖中，側向凹陷距離LR2具有小的正值。形成小的空氣內部間隔物46，且其高度H46小於內部間隔物44的高度H44。在第17C圖中，側向凹陷距離LR2具有較高正值。空氣內部間隔物46的高度H46等於內部間隔物44的高度H44。
根據一些實施例，取決於所得GAA電晶體的要求， 第17B圖或第17C圖中的實施例可經採用。此外，藉由調整凹陷距離LR2，分別具有如第17A圖、第17B圖及第17C圖中所繪示之結構的第一電晶體、第二電晶體及第三電晶體可經由不同製程形成於相同晶粒/晶圓中，使得所得電晶體的效能經調諧為所要的。
在磊晶製程之後，磊晶區48可進一步由p型或n型雜質植入以形成源極及汲極區，源極及汲極區亦使用磊晶源極/汲極區48標明。根據本揭示內容之替代性實施例，植入製程在磊晶區48在磊晶期間由p型或n型雜質進行原位摻雜時被跳過，且磊晶區48亦為源極/汲極區。
第11A圖、第11B圖及第11C圖圖示形成接觸蝕刻終止層(Contact Etch Stop Layer，CESL)50及層間介電質(Inter-Layer Dielectric，ILD)52之後結構的橫截面圖。個別製程圖示為繪示於第29圖中之製程流程200中的製程222。CESL 50可由氧化矽、氮化矽、碳氮化矽或類似者形成，且可使用CVD、ALD或類似者來形成。ILD 52可包括介電材料，此介電材料使用例如FCVD、旋塗、CVD或任何其他合適沉積方法來形成。ILD 52可由含氧介電材料形成，此含氧介電材料可為使用正矽酸乙酯(Tetra Ethyl Ortho Silicate，TEOS)作為前驅物形成的氧化矽類材料，磷矽玻璃(Phospho-Silicate Glass，PSG)、硼矽玻璃(Boro-Silicate Glass，BSG)、硼磷矽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、無摻雜矽玻璃(Undoped Sili cate Glass，USG)或類似者。
第12A圖及第12B圖至第14A圖及第14B圖圖示用於形成替換閘極堆疊的製程。在第12A圖及第12B圖中，諸如CMP製程或機械研磨製程的平坦化製程經執行以與ILD 52的頂表面平齊。個別製程圖示為繪示於第29圖中之製程流程200中的製程224。根據一些實施例，平坦化製程可移除硬式遮罩層36以顯露虛設閘極電極34，如第12A圖及第12B圖中所繪示。根據替代性實施例，平坦化製程可顯露，且在硬式遮罩36上終止。根據一些實施例，在平坦化製程之後，虛設閘極電極34(或硬式遮罩層36)、閘極間隔物38及ILD 52的頂表面在製程變化內為平齊的。
接著，虛設閘極堆疊30藉由替換閘極堆疊替換。在替換製程中，虛設閘極電極34(且硬式遮罩層36，若剩餘)及虛設閘極介電質32在一或多個蝕刻製程中移除，使得凹部58經形成，如第13A圖及第13B圖中所繪示。個別製程圖示為繪示於第29圖中之製程流程200中的製程226。根據一些實施例，虛設閘極電極34及虛設閘極介電質32經由各向異性或各向同性乾式蝕刻製程來移除。舉例而言，蝕刻製程可使用反應氣體來執行，反應氣體相較於ILD 52以更快速率選擇性地蝕刻虛設閘極電極34。
接著，第一層22A(或稱犧牲層22A)經移除以延伸第二層22B(或稱奈米結構22B)之間的凹部58，且所得結構亦繪示於第13A圖及第13B圖中。犧牲層22A可 藉由使用對於犧牲層22A之材料為選擇性的蝕刻劑執行各向同性蝕刻製程，諸如濕式蝕刻製程來移除，同時奈米結構22B、基板20及隔離區26(或稱STI區26)相較於犧牲層22A保持未經蝕刻。根據犧牲層22A包括例如SiGe且奈米結構22B包括例如Si或SiC的一些實施例中，TMAH、氫氧化銨(NH4OH)或類似者可用以移除犧牲層22A。
在後續製程中，形成替換閘極堆疊。個別製程圖示為繪示於第29圖中之製程流程200中的製程228。參看第14A圖及第14B圖，形成閘極介電質62。根據一些實施例，閘極介電質62中的每一者包括介面層及介面層上的高k介電層。介面層可由氧化矽形成或包含氧化矽，氧化矽可經由諸如ALD或CVD的保形沉積製程來沉積。根據一些實施例，高k介電層包含一或多個介電層。舉例而言，高k介電層可包括金屬氧化物，或鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛的矽酸鹽，及其組合。
接著形成閘極電極68。在形成中，導電層首先形成於高k介電層中，且填充凹部58的剩餘部分。閘極電極68可包括含金屬材料，諸如TiN、TaN、TiAl、TiAlC、鈷、釕、鋁、鎢、其組合及/或其多層。舉例而言，儘管單層閘極電極68在第14A圖及第14B圖中圖示，但閘極電極68可包含任何數目個層、任何數目個功函數層，及可能填充材料。閘極介電質62及閘極電極68亦填充奈米結構22B中的相鄰奈米結構之間的空間，且填充奈米結構22B 的底部奈米結構與下伏基板條帶20’之間的空間。在填充凹部58之後，諸如CMP製程或機械研磨製程的平坦化製程經執行以移除閘極介電質及閘極電極68之材料的額外部分，此些額外部分在ILD 52的頂表面上方。閘極電極68及閘極介電質62統稱為所得奈米FET的閘極堆疊70。因此形成GAA電晶體74。
第18圖及第19圖圖示根據一些實施例的空氣內部間隔物46。在第18圖中，內部間隔物44的暴露至空氣內部間隔物46的外部側壁為彎曲的且凹入的。在第19圖中，內部間隔物44的暴露至空氣內部間隔物46的外部側壁為筆直的。
第20A圖、第20B圖及第20C圖圖示內部間隔物44相對於第二層22B(或稱奈米結構22B)之末端的一些不同相對位置。自第20A圖至第20B圖，側向凹陷距離LR1及LR2減小。在第20C圖中，內部間隔物44相對於奈米結構22B之末端的側向凹陷距離LR2變為負，從而意謂奈米結構22B自內部間隔物44的個別外部邊緣側向凹陷。
第21圖圖示比率H46/L46-111，當側面46SA在磊晶源極/汲極區48(或稱磊晶區48)的{111}平面中時，此比率H46/L46-111為空氣內部間隔物46之高度H46與空氣內部間隔物46之側面46SA(第19圖)之長度L46-111(在第19圖中標記)的比率。比率H46/L46-111在第21圖中繪示為角度θ的函數，此函數亦在第19圖中 標記出。根據一些實施例，空氣內部間隔物46的高度H46可表達為H46=(H44-2HEpiV)/2 * tan θ。
當角θ度為約45度時，空氣內部間隔物46的高度H46可表達為((H44-2HEpiV)* sqrt(2))/2。假定側面46SA在{111}平面上時的高度H46為L46-111，當側面46SA自{111}平面偏離(θ減小)時，高度H46因此減小，且比率H46/L46-111可繪示於第21圖中。空氣內部間隔物46的體積可隨著角度θ增大而增大。根據一些實施例，角度θ小於約40度，且可在約10度與約40度的範圍內。
在第18圖及第19圖中，磊晶源極/汲極區48(或稱磊晶區48)可與個別內部間隔物44接觸以形成介面，或可延伸至內部間隔物44中，但不具有形成的介面。清楚地，在垂直介面增大情況下，空氣內部間隔物46的大小亦被減小。垂直介面亦可等於零，且因此磊晶源極/汲極區48可延伸至上覆及下伏奈米結構22B。
第22圖及第23圖圖示內部間隔物44之凹陷(凹入凹陷)的效應。第22圖圖示，凹陷Ldishing自內部間隔物44之外部側壁的最外點至內部間隔物44之外部側壁之最內點量測。第23圖圖示，空氣內部間隔物46的側向長度L46對於凹陷Ldishing為線性的。
第24A圖圖示根據一些實施例之全環繞閘極電晶體74(或稱GAA電晶體74)之一些部分的透視圖。第24B 圖圖示形成隧道之空氣內部間隔物46中一者的透視圖。空氣內部間隔物46具有兩個端點76A及76B以及中間點76C，其中空氣內部間隔物46在端點76A、中間點76C及端點76B處分別具有寬度L46-A、L46-B及L46-C。端點76A及76B亦為空氣內部間隔物46之隧道的入口點。磊晶源極/汲極區48(或稱磊晶區48)因此相較於在中間點76C處在端點76A及76B處可具有較高生長速率，此由於在空氣內部間隔物46由磊晶區48密封，前驅物需要流過端點76A及76B以便到達中間點76C。端點的寬度L46-A及L46-C小於中間的寬度L46-B。
第24C圖示意性地圖示空氣內部間隔物46的寬度自端點76A至端點76B如何改變。繪示，中間的寬度L46-B可最大，且自中間點76C至端點76A及76B，空氣內部間隔物46的寬度逐漸減小。根據一些實施例，比率L46-A/L46-B及L46-C/L46-B可在約0%至約200%的範圍內。當比率L46-A/L46-B及L46-C/L46-B等於零百分數時，對應寬度L46-A及L46-C等於零，如在第24C圖中由虛線表示，此情形繪示空氣內部間隔物46的對應寬度。當寬度L46-A及L46-C等於零時，對應內部間隔物由對應內部間隔物44、磊晶源極/汲極區48(或稱磊晶區48)且可能上覆及/或下伏奈米結構22B充分密封。
第25A圖、第25B圖及第25C圖分別示意性地圖示端點76A、中間點76C及端點76B處空氣內部間隔 物46及內部間隔物44的橫截面圖。應瞭解，在自相鄰奈米結構22B生產的磊晶區48彼此接觸時，中間寬L46-B可固定。藉由磊晶區48之形成的進行，寬度L46-A及L46-C另一方面將逐漸變小，且在磊晶製程結束時可或可不減小至零。
第26圖圖示根據一些實施例的與第二層22B(或稱奈米結構22B)交叉之水平平面中的俯視圖。水平平面含有第24A圖中的線26-26。第26圖圖示，磊晶源極/汲極區48(或稱磊晶區48)直接自奈米結構22B生長，且空氣內部間隔物46並未延伸至此平面中。基板20及磊晶區48的實例晶格方向<110>、<100>及<110>又繪示於第26圖中。
第27圖圖示根據一些實施例的與閘極堆疊70、內部間隔物44及空氣內部間隔物46交叉之水平面中的俯視圖。水平平面含有第24A圖中的線27-27。如第27圖中繪示之X方向及Y方向對應於第4圖及第24A圖中的X方向及Y方向。實例晶格方向<110>、<100>及<110>又繪示於第27圖中。當在奈米結構22B的旁邊存在介電鰭片78時，磊晶區48生長至介電鰭片78且由介電鰭片78阻斷，介電鰭片78可為高k介電鰭片。應瞭解，介電鰭片78為可選的，且可或可能不經形成。
本揭示內容之實施例具有一些有利特徵。藉由形成空氣內部間隔物，磊晶源極/汲極區自介電內部間隔物的直接生長被減小，且所得缺陷亦被減小。GAA電晶體的效能 得以改良。磊晶源極/汲極區的體積亦被減小，且GAA電晶體的寄生電容因此被減小。
根據本揭示內容之一些實施例，一種形成積體電路結構的方法包含形成一多層堆疊，此多層堆疊包含複數個半導體奈米結構；及複數個犧牲層，其中此些半導體奈米結構及此些犧牲層交替配置；使此些犧牲層側向凹陷以形成側向凹部；在此些側向凹部中形成內部間隔物；及自此些半導體奈米結構磊晶生長一源極/汲極區，其中此源極/汲極區經由空氣內部間隔物將此些內部間隔物相間隔。
在一實施例中，此些內部間隔物具有面向此些空氣內部間隔物的凹入外部側壁。在一實施例中，此方法進一步包含：在此形成此些內部間隔物之後，使此些半導體奈米結構側向凹陷。在一實施例中，此些空氣內部間隔物延伸至此些側向凹部中。在一實施例中，此方法進一步包含：在生長此源極/汲極區之後，移除此些犧牲層；及形成一閘極堆疊，此閘極堆疊延伸至由已移除之此些犧牲層所留出的空間中。在一實施例中，此些空氣內部間隔物中的一者延伸至此些內部間隔物中的一者中。在一實施例中，此形成此些內部間隔物包含：沉積延伸至此些側向凹部中的一介電層；及蝕刻此介電層，其中此介電層的剩餘部分形成此些內部間隔物。在一實施例中，此些空氣內部間隔物中的一者具有二末端部分，及寬於二末端部分的中間部分。在一實施例中，此些末端部分具有實質上等於零的寬度。
根據本揭示內容之一些實施例，一種積體電路結構 包含：複數個半導體奈米結構，其中此些半導體奈米結構中的上部半導體奈米結構與此些半導體奈米結構中所對應的下部半導體奈米結構重疊；閘極堆疊，此閘極堆疊包含使此些半導體奈米結構彼此分離的多個部分；內部間隔物，使此些半導體奈米結構彼此分離；及此些半導體奈米結構之一側上的源極/汲極區，其中此源極/汲極區由空氣內部間隔物與此些內部間隔物相間隔。
在一實施例中，此些空氣內部間隔物中的一者延伸至此些半導體奈米結構中之一上覆半導體奈米結構以及一下伏半導體奈米結構之間的空間。在一實施例中，此些空氣內部間隔物中的一者由此些內部間隔物中者的部分及此源極/汲極區的部分與此些半導體奈米結構的上覆半導體奈米結構或下伏半導體奈米結構分離。在一實施例中，在此積體電路結構之橫截面圖中，此些空氣內部間隔物中的一者包含彼此結合的兩個筆直邊緣。在一實施例中，此些空氣內部間隔物中的一者包含：第一末端部分及第二末端部分；及中間部分，此中間部分在此第一末端部分與此第二末端部分之間且寬於此第一末端部分及此第二末端部分。在一實施例中，此些內部間隔物中的一者包含暴露至此些空氣內部間隔物中之一者的凹入側壁。在一實施例中，此些空氣內部間隔物中的多個上部空氣內部間隔物與此些空氣內部間隔物中的多個下部空氣內部間隔物重疊。
根據本揭示內容之一些實施例，一種積體電路結構包含：一第一半導體層；一第二半導體層，此第二半導體 層在此第一半導體層上方且與此第一半導體層垂直間隔；一介電內部間隔物，此介電內部間隔物在此第一半導體層與此第二半導體層之間且物理性接觸此第一半導體層及此第二半導體層；一閘極堆疊，此閘極堆疊包含在此第一半導體層與此第二半導體層之間且物理性接觸此第一半導體層級此第二半導體層的部分；空氣內部間隔物；及半導體區，其中此介電內部間隔物及此半導體區中的兩者經暴露至此空氣內部間隔物。在一實施例中，此空氣內部間隔物包含內部部分，此內部部分延伸至與此第一半導體層重疊的空間中。在一實施例中，此空氣內部間隔物進一步包含外部部分，此外部部分自此第一半導體層及此第二半導體層垂直偏移。在一實施例中，此介電內部間隔物的暴露至此空氣內部間隔物的第一側壁凹入且圓化，且其中此半導體區的暴露至此空氣內部間隔物的第二側壁包含結合至彼此的兩個筆直邊緣。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳地理解本揭示內容之態樣。熟習此項技術者應瞭解，其可易於使用本揭示內容作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭示內容之精神及範疇，且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本揭示內容的精神及範疇。
22A/70:替換閘極區
22B:第二層
38:閘極間隔物
44:內部間隔物
46:空氣內部間隔物
48:磊晶源極/汲極區
HEpiV:高度
H44:高度
H46:高度

Claims (10)

  1. 一種形成積體電路結構的方法，包含：形成一多層堆疊，該多層堆疊包含：複數個半導體奈米結構；及複數個犧牲層，其中該些半導體奈米結構及該些犧牲層交替配置；使該些犧牲層側向凹陷以形成多個側向凹部；在該些側向凹部中形成多個內部間隔物；及自該些半導體奈米結構磊晶生長一源極/汲極區，其中該源極/汲極區經由多個空氣內部間隔物與該些內部間隔物相間隔，其中該些空氣內部間隔物中的一者包含：一第一末端部分及一第二末端部分；及一中間部分，該中間部分在該第一末端部分與該第二末端部分之間且寬於該第一末端部分及該第二末端部分。
  2. 如請求項1所述之方法，其中該些空氣內部間隔物延伸至該些側向凹部中。
  3. 如請求項1所述之方法，其中該些空氣內部間隔物中的一者延伸至該些內部間隔物中的一者中。
  4. 如請求項1所述之方法，其中該形成該些內部間隔物的步驟包含：沉積延伸至該些側向凹部中的一介電層；及 蝕刻該介電層，其中該介電層的多個剩餘部分形成該些內部間隔物。
  5. 一種積體電路結構，包含：複數個半導體奈米結構，其中該些半導體奈米結構中的多個上部半導體奈米結構與該些半導體奈米結構中所對應的多個下部半導體奈米結構重疊；一閘極堆疊，該閘極堆疊包含使該些半導體奈米結構彼此分離的多個部分；多個內部間隔物，使該些半導體奈米結構彼此分離；及該些半導體奈米結構之一側上的一源極/汲極區，其中該源極/汲極區經由多個空氣內部間隔物與該些內部間隔物相間隔，其中該些空氣內部間隔物中的一者包含：一第一末端部分及一第二末端部分；及一中間部分，該中間部分在該第一末端部分與該第二末端部分之間且寬於該第一末端部分及該第二末端部分。
  6. 如請求項5所述之積體電路結構，其中該些空氣內部間隔物中的該者由該些內部間隔物中一者的一部分及該源極/汲極區的一部分與該些半導體奈米結構的一上覆半導體奈米結構或一下伏半導體奈米結構分離。
  7. 如請求項5所述之積體電路結構，其中該些空氣內部間隔物中的多個上部空氣內部間隔物與該些空氣 內部間隔物中的多個下部空氣內部間隔物重疊。
  8. 一種積體電路結構，包含：一第一半導體層；一第二半導體層，該第二半導體層在該第一半導體層上方且與該第一半導體層垂直間隔；一介電內部間隔物，該介電內部間隔物在該第一半導體層與該第二半導體層之間且物理性接觸該第一半導體層及該第二半導體層；一閘極堆疊，該閘極堆疊包含在該第一半導體層與該第二半導體層之間且物理性接觸該第一半導體層及該第二半導體層的一部分；一空氣內部間隔物，其中該空氣內部間隔物包含：一第一末端部分及一第二末端部分；及一中間部分，該中間部分在該第一末端部分與該第二末端部分之間且寬於該第一末端部分及該第二末端部分；及一半導體區，其中該介電內部間隔物及該半導體區中的兩者經暴露至該空氣內部間隔物。
  9. 如請求項8所述之積體電路結構，其中該空氣內部間隔物包含一內部部分，該內部部分延伸至與該第一半導體層重疊的一空間中。
  10. 如請求項8所述之積體電路結構，其中該介電內部間隔物的暴露至該空氣內部間隔物的一第一側壁凹入且圓化，且其中該半導體區的暴露至該空氣內部間隔物的一第二側壁包含結合至彼此的兩個筆直邊緣。
TW111148077A 2021-12-15 2022-12-14 積體電路結構及其形成方法 TWI843337B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163289707P 2021-12-15 2021-12-15
US63/289,707 2021-12-15
US17/662,930 2022-05-11
US17/662,930 US20230187524A1 (en) 2021-12-15 2022-05-11 Nano-Structure Transistors with Air Inner Spacers and Methods Forming Same

Publications (2)

Publication Number Publication Date
TW202333307A TW202333307A (zh) 2023-08-16
TWI843337B true TWI843337B (zh) 2024-05-21

Family

ID=85994205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148077A TWI843337B (zh) 2021-12-15 2022-12-14 積體電路結構及其形成方法

Country Status (4)

Country Link
US (1) US20230187524A1 (zh)
CN (1) CN115995481A (zh)
DE (1) DE102022129974A1 (zh)
TW (1) TWI843337B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4485543A1 (en) * 2023-06-29 2025-01-01 Samsung Electronics Co., Ltd. Semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273103A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method and Structure for Gate-All-Around Devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102754166B1 (ko) * 2019-05-17 2025-01-14 삼성전자주식회사 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273103A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method and Structure for Gate-All-Around Devices

Also Published As

Publication number Publication date
DE102022129974A1 (de) 2023-06-15
US20230187524A1 (en) 2023-06-15
CN115995481A (zh) 2023-04-21
TW202333307A (zh) 2023-08-16
KR20230090978A (ko) 2023-06-22

Similar Documents

Publication Publication Date Title
US10868014B2 (en) Hybrid scheme for improved performance for P-type and N-type FinFETs
US20240282640A1 (en) Asymmetric epitaxy regions for landing contact plug
US12094779B2 (en) FinFETs with epitaxy regions having mixed wavy and non-wavy portions
KR20240110523A (ko) 트랜지스터에 대한 콘택트 저항 감소
TWI843337B (zh) 積體電路結構及其形成方法
CN113178417A (zh) 半导体结构及其制造方法
CN113224007A (zh) 半导体器件及其形成方法
TWI847193B (zh) 半導體元件及其製作方法
TWI798071B (zh) 積體電路結構及其形成方法
KR102766171B1 (ko) 에어 내부 스페이서들을 갖는 나노 구조 트랜지스터들 및 이를 형성하는 방법들
US11854904B2 (en) Different source/drain profiles for n-type FinFETs and p-type FinFETs
US20240429313A1 (en) Selective bottom seed layer formation for bottom-up epitaxy
US20240363420A1 (en) Finfets with epitaxy regions having mixed wavy and non-wavy portions
TW202501833A (zh) 半導體裝置與其製作方法
CN119364841A (zh) 形成具有低寄生电容的隔离区域
CN118888443A (zh) 用于自下而上外延的选择性底部种子层形成