TWI822831B - 固態攝像裝置及電子機器 - Google Patents

固態攝像裝置及電子機器 Download PDF

Info

Publication number
TWI822831B
TWI822831B TW108128412A TW108128412A TWI822831B TW I822831 B TWI822831 B TW I822831B TW 108128412 A TW108128412 A TW 108128412A TW 108128412 A TW108128412 A TW 108128412A TW I822831 B TWI822831 B TW I822831B
Authority
TW
Taiwan
Prior art keywords
aforementioned
transistor
pixel
vertical signal
signal line
Prior art date
Application number
TW108128412A
Other languages
English (en)
Other versions
TW202023267A (zh
Inventor
佐藤守
加藤昭彥
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202023267A publication Critical patent/TW202023267A/zh
Application granted granted Critical
Publication of TWI822831B publication Critical patent/TWI822831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

本發明抑制畫質之降低。實施形態之固態攝像裝置(1)具備：電流鏡電路(141)，其連接於第1及第2垂直信號線(VSL0、VSL1)；第1及第2單位像素(11A、11B)，其等連接於前述第1或第2垂直信號線；電流供給線(VCOM)，其連接於前述第1及第2單位像素；及定電流電路(142)，其連接於前述電流供給線；且前述第1及第2單位像素各者具備：光電轉換元件(PD)，其對入射之光進行光電轉換；傳送電晶體(TRG)，其傳送在前述光電轉換元件產生之電荷；第1及第2電荷蓄積部(FD1、FD2)，其等蓄積前述傳送電晶體傳送之電荷；切換電晶體(FDG)，其控制前述第2電荷蓄積部對電荷之蓄積；及放大電晶體(AMP)，其使與蓄積於前述第1電荷蓄積部或前述第1及第2電荷蓄積部之電荷相應之電壓出現在前述第1或第2垂直信號線。

Description

固態攝像裝置及電子機器
本發明係關於一種固態攝像裝置及電子機器。
在CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)型固態攝像裝置(以下，稱為CMOS圖像感測器或簡稱為圖像感測器)中，以浮動擴散區域(浮動擴散部：FD)將在光電子轉換部(受光部)產生之信號電荷轉換為電壓。由FD轉換之電壓經由放大電晶體構成之源極隨耦器電路被讀出為輸出電壓(也稱為像素信號)。
若將信號檢測電容設為C，將相應於受光信號之信號電荷量設為Q，則像素之輸出電壓V以V=Q/C賦予。因而，若信號檢測電容C較小，則可增大輸出電壓V，亦即可提高感度。
因而，先前，藉由以下述部分構成像素，即：光電轉換元件，其一端被接地；源極接地型放大電晶體，其閘極電極連接於該光電轉換元件之另一端，源極電極被接地，汲極電極連接於負載電路；電容元件，其連接於該放大電晶體之汲極電極與閘極電極之間；及重置電晶體，其並聯連接於該電容元件，減小電容元件之電容，而實現高感度信號輸出。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-271280號公報
[發明所欲解決之問題]
然而，伴隨著近年來之像素之進一步微細化，而自各個像素獲得充分之電壓值之信號電壓變得越發困難。若輸出電壓較小，則輸出電壓中之雜訊成分所佔之比例變大，其結果為，產生輸出圖像受到雜訊之影響而畫質降低之問題。
因而，在本發明中提案一種可抑制畫質之降低之固態攝像裝置及電子機器。 [解決問題之技術手段]
為了解決上述問題，本發明之一形態之固態攝像裝置具備：第1垂直信號線及第2垂直信號線；電流鏡電路，其連接於前述第1及第2垂直信號線；第1單位像素，其連接於前述第1垂直信號線；第2單位像素，其連接於前述第2垂直信號線；電流供給線，其連接於前述第1及第2單位像素；及定電流電路，其連接於前述電流供給線；且前述第1及第2單位像素各者具備：光電轉換元件，其對入射之光進行光電轉換；傳送電晶體，其傳送在前述光電轉換元件產生之電荷；第1及第2電荷蓄積部，其等蓄積前述傳送電晶體傳送之電荷；切換電晶體，其控制前述第2電荷蓄積部對電荷之蓄積；及放大電晶體，其使與蓄積於前述第1電荷蓄積部或前述第1及第2電荷蓄積部之電荷相應之電壓出現在前述第1或第2垂直信號線；並且前述第1單位像素之前述放大電晶體之汲極連接於前述第1垂直信號線；前述第2單位像素之前述放大電晶體之汲極連接於前述第2垂直信號線；前述第1單位像素之前述放大電晶體之源極及第2單位像素之前述放大電晶體之源極連接於前述電流供給線。
(作用)根據本發明之一形態之固態攝像裝置，在自構成差動放大電路之單位像素之讀出時，可切換連接於放大電晶體之閘極之電荷蓄積部之總電容而使轉換效率變化。藉此，可維持差動型放大讀出之低雜訊特性，且使可讀出之最大電子數變化。亦即，在自源極隨耦器讀出朝差動型放大讀出切換或相反地切換時，可進行中間之轉換效率之讀出。其結果為，可抑制畫質之低下，且切換源極隨耦器讀出與差動型放大讀出。
以下，針對本發明之一實施形態，基於圖式詳細地說明。此外，在以下之實施形態中，藉由對於同一部位賦予同一符號而省略重複之說明。
且，依照以下所示之項目順序說明本發明。 1.序言 2.一實施形態 2.1CMOS圖像感測器之系統構成例 2.2單位像素之電路構成例 2.3單位像素之基本功能例 2.4差動型放大讀出構成之例 2.5差動型放大讀出構成之周邊電路之例 2.6切換時之周邊電路之開關狀態 2.6.1差動型放大讀出時之周邊電路之開關狀態 2.6.2源極隨耦器讀出時之周邊電路之開關狀態 2.7差動型放大讀出構成之驅動例 2.7.1第1讀出模式(RST始終為高位準(High)) 2.7.2第2讀出模式(FDG始終為高位準(High)) 2.8差動型放大讀出之轉換效率 2.9源極隨耦器讀出構成之驅動例 2.10源極隨耦器讀出之轉換效率 2.11差動型放大讀出之轉換效率與源極隨耦器讀出之轉換效率之關係 2.12形成差動型放大讀出構成之單位像素之組合例 2.12.1第1組合例 2.12.2第2組合例 2.12.2.1採用第2組合例時之差動型放大讀出構成之周邊電路之變化例 2.13單位像素之電路構成之變化例 2.13.1第1變化例 2.13.2第2變化例 2.13.3第3變化例 2.13.4第4變化例 2.13.5第5變化例 2.13.6第6變化例 2.14單位像素之剖面構造例 2.14.1第1例 2.14.2第2例 2.15CMOS圖像感測器之構造例 2.15.1第1例 2.15.2第2例 2.16作用、效果
1.序言 在一般之CMOS圖像感測器中，如圖1所示，利用下述部分構成單位像素11，即：作為光電轉換元件之光電二極體PD；浮動擴散區域(浮動擴散部)FD，其對在光電二極體PD產生之電子進行電壓轉換；及放大電晶體AMP，其將浮動擴散部FD之電壓設為閘極輸入。此外，浮動擴散區域(浮動擴散部)FD也被稱為電荷蓄積部。
自各單位像素11，經由由放大電晶體AMP構成之源極隨耦器電路(以下稱為源極隨耦器讀出構成)讀出類比輸出電壓(像素信號)，並轉換(AD(Analog to Digital，類比轉數位)轉換)為數位電壓值。
另一方面，作為自單位像素11讀出像素信號之構成，除源極隨耦器讀出以外，還存在以2個單位像素11構成差動型放大電路(以下簡稱為差動放大電路)，且經由該差動放大電路讀出像素信號之構成(以下稱為差動型放大讀出構成)。
在光電二極體PD產生之電子以相應於構成浮動擴散部FD之節點之寄生電容的每一電子之電壓轉換效率(μV/e- )轉換為電壓。經由放大電晶體AMP自各單位像素11讀出相應於該信號電子數之浮動擴散部FD之電壓振幅ΔVfd。此時，在讀出之像素信號中重疊有雜訊。
作為雜訊之主要之產生源，存在單位像素11內之放大電晶體AMP產生之像素雜訊Vn_pix(μV(微伏特)rms)、將自各單位像素11經由垂直信號線VSL讀出之電壓放大之電路等之類比電路(Analog Front End：AFE，類比前端：AFE)產生之AFE雜訊Vn_afe(μVrms)、及AD轉換電路(ADC)產生之ADC雜訊Vn_adc(μVrms)等。
在以下之說明中，如圖2所示，將輸入換算為在浮動擴散部FD產生之電壓雜訊者定義為像素雜訊Vn_pix，將換算為在垂直信號線VSL產生之電壓雜訊者定義為AFE雜訊Vn_afe，將換算為在ADC 20之輸入節點產生之雜訊者定義為ADC雜訊Vn_adc。
在源極隨耦器讀出構成中，垂直信號線VSL之電壓振幅ΔVvsl相對於浮動擴散部FD之電壓振幅ΔVfd之增益Asf由ΔVvsl=Asf×ΔVfd求得，該值為約0.8～1.0倍。又，在將浮動擴散部FD之電子電壓轉換之轉換效率(μV/e- )設為ηfd時，亦即將垂直信號線VSL之電子電壓轉換之轉換效率(μV/e- )設為ηvsl時，ηvsl=Asf×ηfd。
此處，若將自光電二極體PD讀出之信號之電子數(也稱為信號電子數)設為Nsig_e，則可表現為ΔVvsl=ηvsl×Nsig_e=ηfd×Asf×Nsig_e。為求簡單，在AFE中不進行電壓放大，亦即增益為1倍，若將在ADC 20之輸出中重疊之雜訊換算為在垂直信號線VSL產生之電壓雜訊並設為Vn_total(μVrms)，則總雜訊Vn_total為ADC雜訊Vn_adc、AFE雜訊Vn_afe、及雜訊Afd×Vn_pix之和(平方相加平均值)。其表示總雜訊Vn_total相對於因信號電子數Nsig_e所致之垂直信號線VSL之電壓振幅ΔVvsl重疊。此外，Afd為浮動擴散部FD之增益。
基於畫質之觀點，重要的是多少雜訊相對於某一信號電子數Nsig_e重疊。在將總雜訊Vn_total換算為FD 115之電子數(單位e- rms)時，總雜訊Vn_total之電子數Vn_total_e以下述之式(1)表示。 [數1]
根據式(1)可知，由於ηvsl=Asf×ηfd，故若增大增益Asf，則可減小ADC雜訊Vn_adc及AFE雜訊Vn_afe之影響，若增大轉換效率ηfd，則可減小ADC雜訊Vn_adc、AFE雜訊Vn_afe及像素雜訊Vn_pix之影響。
增益Asf如前述般為源極隨耦器電路之電壓增益，一般而言為0.8～1.0，理論上為1.0以下。因而，難以改善增益Asf。另一方面，轉換效率ηfd係由自浮動擴散部FD觀察之寄生電容之合計Cfd決定，且ηfd=e/Cfd。e在電子量子方面為1.602×10-19 庫侖常數。
針對用於減少雜訊之電容削減有其實體性界限。又，如圖3A至圖3B所示，若為了縮小單位像素11之節距(以下稱為像素節距)，而採用在複數個單位像素11間共有電晶體(例如重置電晶體RST或放大電晶體AMP等)之構造，則伴隨著共有像素之自複數個傳送電晶體TRG至放大電晶體AMP之配線之延長，而浮動擴散部FD之寄生電容Cfd變大，越發難以增大轉換效率ηfd。
如上述般，在源極隨耦器讀出構成中，由於該增益Asf為1倍左右，故若無法藉由將單位像素11微細化而增大轉換效率ηfd，則也無法較大地設計轉換效率ηvsl，而存在無法減少雜訊之問題。
另一方面，在差動型放大讀出構成中，垂直信號線VSL之電壓振幅ΔVvsl之增益Adif係由作為浮動擴散部FD之寄生電容Cfd之一部分的與垂直信號線VSL之寄生電容Cgd決定。此外，在寄生電容Cgd中不僅包含放大電晶體AMP之寄生電容，還可包含為了調整增益Adif而以配線電容等有意附加之電容。
在將差動型放大讀出構成之差動放大電路之開環增益設為-Av時，ηvsl=e/｛Cgd+Cfd/-Av｝。同樣地，若將在差動型放大讀出構成中之總雜訊換算為浮動擴散部FD之電子數，則總雜訊Vn_total之電子數Vn_total_e係由以下之式(2)表示。 [數2]
由式(2)可知，在差動型放大讀出構成中亦然，若增大轉換效率ηvsl及ηfd，則可減少雜訊。
此處，比較源極隨耦器讀出構成之式(1)與差動型放大讀出構成之式(2)，由於在ADC雜訊Vn_adc及AFE雜訊Vn_afe中，式(1)之轉換效率ηvsl為Asf×ηfd，增益Asf最大也就為1.0，故ηvsl≦ηfd=e/Cfd。因而，在難以減小寄生電容Cfd之狀況下，無法增大轉換效率ηvsl。
相對於此，由於式(2)之轉換效率ηvsl為e/｛Cgd+Cfd/Av｝，開環增益-Av一般而言為數10～100左右，故可抑制寄生電容Cfd之影響，藉此，ηvsl≒e/Cgd。寄生電容Cgd由於為寄生電容Cfd之一部分，故為小於寄生電容Cfd之值。再者，如圖4所示，由於寄生電容Cgd為寄生於放大電晶體AMP之電容，故即便採用在複數個單位像素11間共有放大電晶體AMP之構造，仍不妨礙削減電容。亦即，轉換效率ηvsl可設為差動型放大讀出構成之轉換效率為更大之值。其顯示基於減少雜訊之觀點，差動型放大讀出構成較源極隨耦器讀出構成為有利。
然而，差動型放大讀出構成之轉換效率相對於源極隨耦器讀出構成為大，且可讀出之最大輸入電子數為小。即，差動型放大讀出時之動態範圍為小。實用性上而言，較佳為以搭載固態攝像元件之攝像裝置之自動曝光(AE：Auto Exposure)控制系統相應於攝像照度條件等切換源極隨耦器讀出與差動型放大讀出，但若在切換時之攝像圖像之輸出信號位準及總雜訊等存在較大之變化，則輸出圖像之明亮度及雜訊之程度變化。因而，難以減少將切換源極隨耦器讀出與差動型放大讀出之構成組裝入AE控制系統時之畫質之降低。
例如，為了接近源極隨耦器讀出之特性，而藉由有意附加寄生電容Cgd(浮動擴散部FD-垂直信號線VSL間之寄生電容)，而可降低轉換效率而擴大動態範圍，但若轉換效率降低，則AFE雜訊Vn_afe及ADC雜訊Vn_adc之抑制率降低。此外，由於像素雜訊Vn_pix與浮動擴散部FD之總電容成反比例，故總雜訊Vn_total惡化，其結果為，產生充分暗之場景下之低雜訊讀出等差動型放大讀出構成之優點不復存在之問題。
因而，在以下之實施形態中，可減少切換源極隨耦器讀出與差動型放大讀出時之攝像圖像之輸出信號位準及總雜訊等之變化量。藉此，可實現能夠抑制畫質之降低且切換源極隨耦器讀出與差動型放大讀出之固態攝像裝置及電子機器。
2.一實施形態 其次，針對本發明之一實施形態之固態攝像裝置及電子機器，參照圖式詳細地說明。 2.1CMOS圖像感測器之系統構成例 圖5係顯示作為搭載於本實施形態之電子機器之固態攝像裝置之CMOS圖像感測器之概略構成例的系統構成圖。如圖5所示，CMOS圖像感測器1具備：像素陣列部10、垂直驅動部13、行讀出電路部14、行信號處理部15、水平驅動部16、系統控制部12及信號處理部17。該等像素陣列部10、垂直驅動部13、行讀出電路部14、行信號處理部15、水平驅動部16、系統控制部12及信號處理部17設置於同一半導體基板(晶片)上或電性連接之複數個積層半導體基板(晶片)上。
在像素陣列部10中呈行列狀二維配置有具有光電轉換元件(光電二極體PD)之有效單位像素(以下稱為單位像素)11，該光電轉換元件(光電二極體PD)可對相應於入射光量之電荷量進行光電轉換並蓄積於內部且作為信號進行輸出。又，有像素陣列部10除包含有效單位像素11以外，還包含呈列及/或行狀配置有不具有光電二極體PD之構造之虛設單位像素、及藉由對受光面遮光而遮斷來自外部之光入射之遮光單位像素等之區域之情形。此外，遮光單位像素除為將受光面遮光之構造之以外，可具備與有效單位像素11同樣之構成。
此外，以下，也有將相應於入射光量之電荷量之光電荷簡單地記述為「電荷」，將單位像素11簡單地記述為「像素」之情形。
在像素陣列部10中相對於行列狀之像素排列就每一列沿圖式中之左右方向(像素列之像素之排列方向)形成像素驅動線LD，就每一行沿圖式中之上下方向(像素行之像素之排列方向)形成垂直像素配線LV。像素驅動線LD之一端連接於與垂直驅動部13之各列對應之輸出端。
行讀出電路部14至少包含：就每一行對像素陣列部10內之選擇列之單位像素11供給定電流之電路、電流鏡電路、及讀出對象之單位像素11之切換開關等，與像素陣列部10內之選擇像素之電晶體一起構成放大器，將光電荷信號轉換為電壓信號並朝垂直像素配線LV輸出。
垂直驅動部13包含移位暫存器及位址解碼器等，所有像素同時或以列單位等驅動像素陣列部10之各單位像素11。該垂直驅動部13雖然針對其具體的構成省略圖示，但為具有讀出掃描系統、以及排除掃描系統或批次排除及批次傳送系統之構成。
讀出掃描系統為了自單位像素11讀出信號，而以列單位依序選擇掃描像素陣列部10之單位像素11。在列驅動(滾動快門動作)之情形下，針對排除，相對於由讀出掃描系統進行讀出掃描之讀出列，較該讀出掃描提前快門速度之時間份額進行排除掃描。又，在全域曝光(全域快門動作)之情形下，較批次傳送提前快門速度之時間份額進行批次排除。利用此排除自讀出列之單位像素11之光電二極體PD排除(重置)不必要之電荷。而且，藉由不必要之電荷之排除(重置)而進行所謂之電子快門動作。
此處，所謂電子快門動作係意指捨棄直至即將進行電子快門動作之前為止積存於光電二極體PD之不必要之電荷而重新開始曝光(開始光電荷之蓄積)之動作。
由讀出掃描系統之讀出動作讀出之信號係與在緊接其前之讀出動作或電子快門動作以後入射之光量對應者。在列驅動之情形下，自緊接其前之讀出動作之讀出時序或電子快門動作之排除時序至此次之讀出動作之讀出時序之期間為單位像素11中之光電荷之蓄積期間(曝光期間)。在全域曝光之情形下，自批次排除至批次傳送之時間為蓄積時間(曝光時間)。
自由垂直驅動部13選擇掃描之像素列之各單位像素11輸出之像素信號經由垂直像素配線LV各者對行信號處理部15供給。行信號處理部15就像素陣列部10之每一像素行對於自選擇列之各單位像素11經由垂直像素配線LV輸出之像素信號進行特定之信號處理且暫時保持信號處理後之像素信號。
具體而言，行信號處理部15作為信號處理至少進行雜訊去除處理、例如CDS(Correlated Double Sampling：相關雙取樣)處理。利用該行信號處理部15之CDS去除重置雜訊或放大電晶體AMP之臨限值偏差等之像素固有之固定模式雜訊。此外，也可構成為在行信號處理部15中除具有雜訊去除處理以外，例如還具有AD轉換功能，將像素信號作為數位信號輸出。
水平驅動部16包含移位暫存器及位址解碼器等，依序選擇與行信號處理部15之像素行對應之單位電路。藉由該水平驅動部16之選擇掃描，而由行信號處理部15進行完信號處理之像素信號依次朝信號處理部17輸出。
系統控制部12包含產生各種時序信號之時序產生器等，基於由時序產生器產生之各種時序信號進行垂直驅動部13、行信號處理部15、及水平驅動部16等之驅動控制。
CMOS圖像感測器1更具備信號處理部17、及未圖示之資料儲存部。信號處理部17至少具有加算處理功能，對於自行信號處理部15輸出之像素信號進行加算處理等各種信號處理。資料儲存部於在信號處理部17之信號處理之際暫時儲存該處理所需之資料。針對該等信號處理部17及資料儲存部，既可為由設置於與CMOS圖像感測器1不同之基板之外部信號處理部、例如DSP(Digital Signal Processor，數位信號處理器)或軟體進行之處理，也可搭載於與CMOS圖像感測器1相同之基板上。
2.2單位像素之電路構成例 其次，針對在圖5之像素陣列部10中呈行列狀配置之單位像素11之電路構成例進行說明。
圖6係顯示本實施形態之有效像素區域之單位像素之概略構成例的電路圖。如圖6所示，單位像素11由下述部分構成，即：光電二極體PD、傳送電晶體TRG、第1浮動擴散部FD1、重置電晶體RST、切換電晶體FDG、放大電晶體AMP、選擇電晶體SEL、作為一端連接於垂直驅動部13之像素驅動線LD的選擇電晶體驅動線Lsel、重置電晶體驅動線Lrst、切換電晶體驅動線Lfdg、傳送電晶體驅動線Ltrg、及作為一端連接於行讀出電路部14之垂直像素配線LV的垂直信號線VSL、垂直重置輸入線VRD、以及垂直電流供給線VCOM。
光電二極體PD對入射之光進行光電轉換。傳送電晶體TRG傳送在光電二極體PD產生之電荷。第1及第2浮動擴散部FD1及FD2蓄積傳送電晶體TRG傳送之電荷。切換電晶體FDG控制第2浮動擴散部FD2對電荷之蓄積。放大電晶體AMP使與蓄積於第1及/或第2浮動擴散部FD1及/或FD2之電荷相應之電壓之像素信號出現在垂直信號線VSL。重置電晶體RST放出蓄積於第1及/或第2浮動擴散部FD1及/或FD2之電荷。選擇電晶體SEL選擇讀出對象之單位像素11。
光電二極體PD之陽極被接地，陰極連接於傳送電晶體TRG之源極。傳送電晶體TRG之汲極連接於切換電晶體FDG之源極及放大電晶體AMP之閘極，該連接點構成第1浮動擴散部FD1。重置電晶體RST與切換電晶體FDG在第1浮動擴散部FD1及垂直重置輸入線VRD之間串聯地配置。
重置電晶體RST之汲極連接於垂直重置輸入線VRD，放大電晶體AMP之源極連接於垂直電流供給線VCOM。放大電晶體AMP之汲極連接於選擇電晶體SEL之源極，選擇電晶體SEL之汲極連接於垂直信號線VSL。
傳送電晶體TRG之閘極、重置電晶體RST之閘極、切換電晶體FDG之閘極、及選擇電晶體SEL之閘極經由像素驅動線LV分別連接於垂直驅動部13，被分別供給作為驅動信號之脈衝。
將放大電晶體AMP之閘極設為第1浮動擴散部FD1，將切換電晶體FDG與重置電晶體RST之間節點設為第2浮動擴散部FD2。
又，將第1浮動擴散部FD1與接地之間之寄生電容(第1電容成分)設為CFD1 ，將放大電晶體AMP之汲極側之節點(例如放大電晶體AMP及選擇電晶體SEL間之節點)與第1浮動擴散部FD1之間之回饋電容(第2電容成分)設為CFD1-VSL ，將第2浮動擴散部FD2與接地之間之寄生電容(第3電容成分)設為CFD2 ，將放大電晶體AMP之汲極側之節點(例如放大電晶體AMP及選擇電晶體SEL間之節點)與第2浮動擴散部FD2之間之回饋電容(第4電容成分)設為CFD2-VSL 。
此外，該等寄生電容CFD1 及CFD2 以及回饋電容CFD1-VSL 及CFD2-VSL 不限定於各電晶體及配線等之寄生電容及回饋電容，還可包含在一對接地、或放大電晶體AMP與選擇電晶體SEL或垂直信號線VSL之間之節點等以電容元件或金屬層等有意附加之電容等。
2.3單位像素之基本功能例 其次，針對單位像素11之基本功能進行說明。重置電晶體RST在切換電晶體FDG始終為高位準狀態時發揮功能，依照自垂直驅動部13供給之第1重置信號RSTsig/ref將蓄積於第1及第2浮動擴散部FD1及FD2之電荷之排出導通/關斷。在朝重置電晶體RST之閘極輸入高位準之第1重置信號RSTsig/ref時，第1及第2浮動擴散部FD1及FD2被鉗位為經由垂直重置輸入線VRD施加之電壓。藉此，排出(重置)蓄積於第1及第2浮動擴散部FD1及FD2之電荷。又，在朝重置電晶體RST之閘極輸入低位準之第1重置信號RSTsig/ref時，第1及第2浮動擴散部FD1及FD2與垂直重置輸入線VRD被電性切斷，而成為浮動狀態。
切換電晶體FDG在第2重置信號FDGsig/ref始終為高位準狀態時發揮功能，依照自垂直驅動部13供給之第2重置信號FDGsig/ref將蓄積於第1浮動擴散部FD1之電荷之排出導通/關斷。在朝切換電晶體FDG之閘極輸入高位準之第2重置信號FDGsig/ref時，第1浮動擴散部FD1被鉗位為經由垂直重置輸入線VRD施加之電壓。藉此，蓄積於第1浮動擴散部FD1之電荷被排出(重置)。又，在朝切換電晶體FDG之閘極輸入低位準之第2重置信號FDGsig/ref時，第1浮動擴散部FD1與垂直重置輸入線VRD被電性切斷，成為浮動狀態。
光電二極體PD對入射光進行光電轉換，產生相應於該光量之電荷。產生之電荷蓄積於光電二極體PD之陰極側。傳送電晶體TRG依照自垂直驅動部13供給之傳送控制信號TRGsig/ref將電荷自光電二極體PD朝第1浮動擴散部FD1或第1及第2浮動擴散部FD1及FD2之傳送導通/關斷。例如，在朝傳送電晶體TRG之閘極輸入高位準之傳送控制信號TRGsig/ref時，蓄積於光電二極體PD之電荷朝第1浮動擴散部FD1或第1及第2浮動擴散部FD1及FD2傳送。另一方面，在朝傳送電晶體TRG之閘極供給低位準之傳送控制信號TRGsig/ref時，電荷自光電二極體PD之傳送停止。此外，在傳送電晶體TRG停止電荷朝第1浮動擴散部FD1或第1及第2浮動擴散部FD1及FD2之傳送之期間，經光電轉換之電荷蓄積於光電二極體PD。
第1及第2浮動擴散部FD1及FD2分別具有蓄積自光電二極體PD經由傳送電晶體TRG傳送而來之電荷並轉換為電壓之功能。因而，在重置電晶體RST及/或切換電晶體FDG關斷之浮動狀態下，第1及第2浮動擴散部FD1及FD2各者之電位相應於各者蓄積之電荷量而調變。
放大電晶體AMP作為將連接於其閘極之第1浮動擴散部FD1或第1及第2浮動擴散部FD1及FD2之電位變動作為輸入信號之放大器而發揮功能，該輸出電壓信號經由選擇電晶體SEL朝垂直信號線VSL作為像素信號輸出。
選擇電晶體SEL依照自垂直驅動部13供給之選擇控制信號SELsig/ref將來自放大電晶體AMP之電壓信號朝垂直信號線VSL之輸出導通/關斷。例如，在朝選擇電晶體SEL之閘極輸入高位準之選擇控制信號SELsig/ref時，朝垂直信號線VSL輸出來自放大電晶體AMP之電壓信號，在輸入低位準之選擇控制信號SELsig/ref時，停止電壓信號朝垂直信號線VSL之輸出。藉此，在連接有複數個像素之垂直信號線VSL中，可僅取出選擇之單位像素11之輸出。
如此，單位像素11依照自垂直驅動部13供給之傳送控制信號TRGsig/ref、第1重置信號RSTsig/ref、第2重置信號FDGsig/ref、及選擇控制信號SELsig/ref而驅動。
2.4差動型放大讀出構成之例 其次，針對包含在像素陣列部10中呈行列狀二維配置之單位像素11與行讀出電路部14之差動型放大讀出構成進行說明。
圖7係顯示本實施形態之差動型放大讀出構成之概略構成例之電路圖。圖7所示之差動型放大讀出構成由下述部分構成，即：進行像素信號之讀出之單位像素(以下稱為信號像素)11A、賦予差動放大之基準電壓之單位像素(以下稱為參考像素)11B、配置於行讀出電路部14之包含PMOS電晶體Mp0及Mp1之電流鏡電路141、及對信號像素11A及參考像素11B供給定電流之尾電流源部142。此處，參考像素11B較理想為重置時之第1浮動擴散部FD10 之電位變動設為與信號像素11A之第1浮動擴散部FD11 之電位變動均等之變動之單位像素11，例如可為位於作為讀出對象之信號像素(也稱為讀出像素)11A之附近的結束讀出之非活性有效像素等。
參考像素11B側之垂直重置輸入線VRD0 在行讀出電路部14連接於特定之電源Vrst，在重置時經由垂直重置輸入線VRD0 對所選擇之參考像素11B之第1浮動擴散部FD10 、亦即參考像素11B側之放大電晶體AMP0 之輸入端子施加所期望之輸入電壓信號。
參考像素11B側之垂直信號線VSL0在行讀出電路部14連接於電流鏡電路141之參考側之PMOS電晶體Mp0之汲極及閘極、以及讀出側之PMOS電晶體Mp1之閘極。
另一方面，讀出側之垂直信號線VSL1經由重置電晶體RST1 在行讀出電路部14連接於電流鏡電路141之讀出側之PMOS電晶體Mp1之汲極、及所選擇之信號像素11A之第1浮動擴散部FD1、亦即讀出側之放大電晶體AMP1 之輸入端子。藉此，差動型放大讀出構成之輸出信號被負回饋。差動型放大讀出構成之輸出信號自垂直信號線VSL1作為像素信號被取出。
又，參考側及讀出側之垂直電流供給線CCOM在被相互連接後，例如連接於利用NMOS電晶體等之負載MOS電晶體構成之作為定電流源之尾電流源部142。
2.5差動型放大讀出構成之周邊電路之例 繼而，針對包含差動型放大讀出構成之周邊電路之構成進行說明。圖8係顯示本實施形態之差動型放大讀出構成及其周邊電路之概略構成例之電路圖。此外，圖8之差動型放大讀出構成為與圖7所例示之差動型放大讀出構成同樣之構成，但在圖8中，作為例子，將圖7之參考像素11B設為單位像素11i ，將信號像素11A設為單位像素11i+1 。
如圖8所示，在形成差動型放大讀出構成之信號像素11A及參考像素11B中例如利用在行(column)方向排列之複數個單位像素11中之2個單位像素11i 及11i+1 。亦即，為差動型放大讀出構成之差動放大電路由作為定電流電路之尾電流源部142、電流鏡電路141、2個單位像素11各者之放大電晶體AMPi 及AMPi+1 構成。
單位像素11i 之重置電晶體RSTi 之源極連接於垂直重置輸入線VRD0k 。另一方面，單位像素11i+1 之重置電晶體RSTi+1 之源極連接於垂直重置輸入線VRD1k 。
又，單位像素11i 之選擇電晶體SELi 之源極連接於垂直信號線VSL0k 。另一方面，單位像素11i+1 之選擇電晶體SELi+1 之源極連接於垂直信號線VSL1k 。
再者，單位像素11i 之放大電晶體AMPi 之源極與單位像素11i+1 之放大電晶體AMPi+1 之源極一起連接於垂直電流供給線VCOMk 。
垂直重置輸入線VRD0k 經由在源極隨耦器讀出時輸入高位準之啟用信號SFEN之開關SWRDS0連接於電源電壓VDD，且經由在差動型放大讀出時輸入高位準之啟用信號DAEN之開關SWRDD0連接於特定之電源Vrst。同樣地，垂直重置輸入線VRD1k 經由在源極隨耦器讀出時輸入高位準之啟用信號SFEN之開關SWRDS1連接於電源電壓VDD，且經由在差動型放大讀出時輸入高位準之啟用信號DAEN之開關SWRDD1連接於特定之電源Vrst。
垂直信號線VSL0k 之一端經由在差動型放大讀出時輸入高位準之啟用信號DAEN之開關SWVSD0連接於電流鏡電路141，另一端經由在源極隨耦器讀出時輸入高位準之啟用信號SFEN之開關SWVSS0連接於尾電流源部142。同樣地，垂直信號線VSL1k 之一端經由在差動型放大讀出時輸入高位準之啟用信號DAEN之開關SWVSD1連接於電流鏡電路141，另一端經由在源極隨耦器讀出時輸入高位準之啟用信號SFEN之開關SWVSS1連接於尾電流源部142。
垂直電流供給線VCOMk 之一端經由在源極隨耦器讀出時輸入高位準之啟用信號SFEN之開關SWCOMS連接於電源電壓VDD，另一端經由在差動型放大讀出時輸入高位準之啟用信號DAEN之開關SWCOMD連接於尾電流源部142。
又，垂直重置輸入線VRD0k 與垂直信號線VSL0k 經由輸入控制行方向之信號像素之切換之控制信號DAS0之開關SW0連接。同樣地，垂直重置輸入線VRD1k 與垂直信號線VSL1k 經由輸入控制行方向之信號像素之切換之控制信號DAS1之開關SW1連接。
再者，電流鏡電路141之設置於垂直信號線VSL0k 之PMOS電晶體Mp0之汲極經由輸入控制行方向之信號像素之切換之控制信號DAS0之開關SW2連接於PMOS電晶體Mp0及Mp1之閘極。同樣地，電流鏡電路141之設置於垂直信號線VSL1k 之PMOS電晶體Mp1之汲極經由輸入控制行方向之信號像素之切換之控制信號DAS1之開關SW3連接於PMOS電晶體Mp0及Mp1之閘極。
在如以上之構成中，藉由切換各開關SW之導通/關斷，而可切換差動型放大讀出與源極隨耦器讀出。又，在差動型放大讀出時，藉由對切換電晶體FDGi 及FDGi+1 之導通/關斷進行切換，而可使差動型放大讀出構成之轉換效率變化。
此外，信號像素11A與參考像素11B之組合不限定於在行方向上相鄰之2個單位像素11i 及11i+1 ，例如，如圖8所示，在將第奇數列之單位像素11i 之選擇電晶體SELi 連接於垂直信號線VSL0k ，將第偶數列之單位像素11i+1 之選擇電晶體SELi+1 連接於垂直信號線VSL1k 時，可將相互相鄰之2個單位像素11i 及11i+1 組合為信號像素11A與參考像素11B。惟，不限定於此，若為各者之選擇電晶體SEL連接於不同之垂直信號線VSL之同一行內之2個單位像素11，則可對該組合進行各種變化。
2.6切換時之周邊電路之開關狀態 其次，基於圖8所示之構成例說明切換差動型放大讀出與源極隨耦器讀出時之周邊電路之開關狀態。
2.6.1差動型放大讀出時之周邊電路之開關狀態 圖9係顯示基於圖8所示之構成例的本實施形態之差動型放大讀出時之周邊電路之開關狀態之例的電路圖。
如圖9所示，在差動型放大讀出時，藉由輸出低位準之啟用信號SFEN，而周邊電路之開關SWRDS0、SWRDS1、SWCOMS、SWVSS0及SWVSS1設為關斷狀態，藉由輸出高位準之啟用信號DAEN，而周邊電路之開關SWVSD0、SWVSD1及SWCOMD設為導通狀態。
又，在將第i列之單位像素11i 選擇為參考像素11B，將第i+1列之單位像素11i+1 選擇為信號像素11A時，輸出高位準之控制信號DAS0與低位準之控制信號DAS1。藉此，周邊電路之開關SWRDD0、SW0及SW2設為導通狀態，且開關SWRDD1、SW1及SW3設為關斷狀態。
此外，雖省略圖示，但在將第i-1列之單位像素11i-1 選擇為參考像素11B，將第i列之單位像素11i 選擇為信號像素11A時，藉由輸出低位準之控制信號DAS0與高位準之控制信號DAS1，而周邊電路之開關SWRDD0、SW0及SW2設為關斷狀態，且開關SWRDD1、SW1及SW3設為導通狀態。
2.6.2源極隨耦器讀出時之周邊電路之開關狀態 另一方面，圖10係顯示基於圖8所示之構成例的本實施形態之源極隨耦器讀出時之周邊電路之開關狀態之例的電路圖。
如圖10所示，在源極隨耦器讀出時，藉由輸出高位準之啟用信號SFEN，而周邊電路之開關SWRDS0、SWRDS1、SWCOMS、SWVSS0及SWVSS1設為導通狀態，藉由輸出低位準之啟用信號DAEN，而周邊電路之開關SWVSD0、SWVSD1及SWCOMD設為關斷狀態。
又，控制信號DAS0及DAS1始終設為低位準。因而，在源極隨耦器讀出時，周邊電路之開關SWRDD0、SW0及SW2、以及開關SWRDD1、SW1及SW3始設為關斷狀態。
如上述般，藉由控制設置於周邊電路之開關SW，而可切換差動型放大讀出與源極隨耦器讀出。
2.7差動型放大讀出構成之驅動例 其次，針對差動型放大讀出構成之驅動例進行說明。此外，在以下之說明中，為明確化，而採用基於圖7所示之差動型放大讀出構成者。
2.7.1第1讀出模式(RST始終為高位準) 圖11係顯示本實施形態之差動型放大讀出構成之驅動例之時序圖。此外，在本例中，說明將第1重置信號RSTsig/ref始終設為高位準狀態之讀出模式(以下稱為第1讀出模式)。該第1讀出模式為將第1浮動擴散部FD1用作蓄積於光電二極體PD之電荷之傳送目的地之讀出模式。
如圖11所示，在第1讀出模式下，首先，在時刻t1～t2之期間內，當朝信號像素11A輸入之第2重置信號FDGsig及傳送控制信號TRGsig上升為高位準時，蓄積於信號像素11A之光電二極體PD1 及第1浮動擴散部FD1之電荷經由切換電晶體FDG1 排出。藉此，排除目前為止蓄積於光電二極體PD1 之電荷，在時刻t2至t5之期間內，將藉由對重新入射之光進行光電轉換而獲得之電荷蓄積於光電二極體PD1 。
其次，在時刻t3～t7之期間內，當所選擇之信號像素11A及參考像素11B之選擇控制信號SELsig及SELref自低位準上升為高位準時，自信號像素11A之放大電晶體AMP1 及參考像素11B之放大電晶體AMP0 各者之源極朝向汲極，自尾電流源部142供給電流。藉此，將信號像素11A之第1浮動擴散部FD11 之電位設為輸入電壓信號之差動放大電路(差動型放大讀出構成)動作，其結果為，朝垂直信號線VSL輸出經放大之電壓信號。此狀態持續至在時刻t7選擇控制信號SELsig及SELref變為低位準為止。
此外，在時刻t1至t3之期間內，參考像素11B之各驅動信號SELref、RSTref、FDGref及TRGref無益於信號像素11A之信號讀出。
又，在時刻t3～t4之期間內，當朝信號像素11A輸入之第2重置信號FDGsig及朝參考像素11B輸入之第2重置信號FDGref上升為高位準時，分別排出蓄積於信號像素11A及參考像素11B之第1浮動擴散部FD11 及FD10 之電荷，藉此，將輸出信號位準初始化(重置)。
此時，差動放大電路之輸出Vout經由信號像素11A側之垂直重置輸入線VRD1 及切換電晶體FDG1 電性連接於作為差動放大電路之輸入之一之信號像素11A之第1浮動擴散部FD11 。其結果為，差動放大電路由於將輸出Vout負回饋至信號像素11A之第1浮動擴散部FD11 而成為假想接地狀態，故因外部施加而固定於特定之電源Vrst之參考像素11B之第1浮動擴散部FD10 、信號像素11A之第1浮動擴散部FD11 、及輸出Vout成為相同電位(電壓隨耦器電路之構成)。
其次，在朝信號像素11A輸入之第2重置信號FDGsig及朝參考像素11B輸入之第2重置信號FDGref自高位準下降為低位準時，信號像素11A及參考像素11B之第1浮動擴散部FD11 及FD10 自各者之垂直重置輸入線VRD1 及VRD0 被電性切斷，成為浮動狀態。
此時，信號像素11A之第1浮動擴散部FD11 與參考像素11B之第1浮動擴散部FD10 由於為大致均等之構造，故重置關斷時之電位變動(重置饋通)也變為大致相同，藉此，信號像素11A之第1浮動擴散部FD11 之電位與參考像素11B之第1浮動擴散部FD10 之電位進行大致相同之變動。因而，差動放大電路之輸出幾乎不會自重置導通時之電源Vrst之電壓位準發生變化。此狀態為差動型放大讀出之重置(初始)狀態，該輸出位準為差動型放大讀出之重置(初始)位準。此係緣於差動放大電路不會將兩輸入之同相信號成分放大之故。該重置狀態持續至在時刻t5進行信號電荷之傳送為止，在此期間內讀出作為重置位準之電壓。
其次，在時刻t5～t6之期間內，當信號像素11A之傳送控制信號TRGsig呈脈衝狀上升為高位準時，蓄積於信號像素11A之光電二極體PD1 之電荷經由傳送電晶體TRG1 傳送至第1浮動擴散部FD1。利用該傳送之電荷調變信號像素11A之第1浮動擴散部FD1之電位。在該經調變之電位朝信號像素11A之放大電晶體AMP1 之閘極作為電壓信號輸入時，朝信號像素11A側之垂直信號線VSL1輸出相應於蓄積電荷量之電壓信號。
該信號讀出狀態持續至在時刻t7選擇控制信號SELsig及SELref變為低位準為止，在此期間內讀出作為信號位準之電壓。
藉由取得如上述般讀出之重置位準與信號位準之差分，而執行去除雜訊之CDS處理，藉此讀出已去除雜訊之像素信號。
2.7.2第2讀出模式(FDG始終為高位準) 其次，針對差動型放大讀出構成之另一驅動例進行說明。圖12係顯示本實施形態之差動型放大讀出構成之另一驅動例之時序圖。此外，在本例中，說明將第2重置信號FDGsig/ref始終設為高位準狀態之讀出模式(以下稱為第2讀出模式)。該第2讀出模式為將第1及第2浮動擴散部FD1及DS2用作蓄積於光電二極體PD之電荷之傳送目的地之讀出模式。因而，第3讀出模式為轉換效率ηvsl低於第1讀出模式之讀出模式。
如圖12所示，在第2讀出模式下，首先，在時刻t1～t2之期間內，當朝信號像素11A輸入之第1重置信號RSTsig及傳送控制信號TRGsig上升為高位準時，經由重置電晶體RST1 排出蓄積於信號像素11A之光電二極體PD1 以及第1及第2浮動擴散部FD11 及FD21 之電荷。藉此，排除目前為止蓄積於光電二極體PD1 之電荷，在時刻t2至t5之期間內，將藉由對重新入射之光進行光電轉換而獲得之電荷蓄積於光電二極體PD1 。
其次，在時刻t3～t7之期間內，當所選擇之信號像素11A及參考像素11B之選擇控制信號SELsig及SELref自低位準上升為高位準時，自信號像素11A之放大電晶體AMP1 及參考像素11B之放大電晶體AMP0 各者之源極朝向汲極，自尾電流源部142供給電流。藉此，將信號像素11A之第1浮動擴散部FD11 及第2浮動擴散部FD21 之合成電位作為輸入電壓信號之差動放大電路(差動型放大讀出構成)動作，其結果為，朝垂直信號線VSL輸出經放大之電壓信號。此狀態持續至在時刻t7選擇控制信號SELsig及SELref變為低位準為止。
此外，在時刻t1至t3之期間內，參考像素11B之各驅動信號SELref、RSTref、FDGref及TRGref無益於信號像素11A之信號讀出。
又，在時刻t3～t4之期間內，當朝信號像素11A輸入之第1重置信號RSTsig及朝參考像素11B輸入之第1重置信號RSTref上升為高位準時，分別排出蓄積於信號像素11A及參考像素11B之第1及第2浮動擴散部FD11 、FD21 、FD10 及FD20 之電荷，藉此將輸出信號位準初始化(重置)。
此時，差動放大電路之輸出Vout經由信號像素11A側之垂直重置輸入線VRD1 及重置電晶體RST1 電性連接於作為差動放大電路之輸入之一之信號像素11A之第1及第2浮動擴散部FD1及FD2。其結果為，差動放大電路由於為將輸出Vout負回饋至信號像素11A之第1及第2浮動擴散部FD11 及FD21 而為假想接地狀態，故因外部施加而固定於特定之電源Vrst之參考像素11B之第1及第2浮動擴散部FD10 及FD20 、信號像素11A之第1及第2浮動擴散部FD11 及FD21 、及輸出Vout成為相同電位(電壓隨耦器電路之構成)。
其次，在朝信號像素11A輸入之第2重置信號FDGsig及朝參考像素11B輸入之第2重置信號FDGref自高位準降低為低位準時，信號像素11A及參考像素11B之第1浮動擴散部FD11 及FD10 以及第2浮動擴散部FD21 及FD20 自各者之垂直重置輸入線VRD1 及VRD0 被電性切斷，成為浮動狀態。
此時，信號像素11A之第1及第2浮動擴散部FD11 及FD21 與參考像素11B之第1及第2浮動擴散部FD10 及FD20 由於為大致均等之構造，故重置關斷時之電位變動(重置饋通)也變為大致相同，藉此，信號像素11A之第1及第2浮動擴散部FD11 及FD21 各者之電位與參考像素11B之第1及第2浮動擴散部FD10 及FD20 各者之電位進行大致相同之變動。因而，差動放大電路之輸出幾乎不會自重置導通時之電源Vrst之電壓位準發生變化。此狀態為差動型放大讀出之重置(初始)狀態，該輸出位準為差動型放大讀出之重置(初始)位準。此係緣於差動放大電路不會將兩輸入之同相信號成分放大之故。該重置狀態持續至在時刻t5進行信號電荷之傳送為止，在此期間內讀出作為重置位準之電壓。
其次，在時刻t5～t6之期間內，當信號像素11A之傳送控制信號TRGsig呈脈衝狀上升為高位準時，蓄積於信號像素11A之光電二極體PD1 之電荷經由傳送電晶體TRG1 傳送至第1及第2浮動擴散部FD11 及FD21 。利用該傳送之電荷調變信號像素11A之第1及第2浮動擴散部FD11 及FD21 之電位。在該經調變之電位朝信號像素11A之放大電晶體AMP1 之閘極作為電壓信號輸入時，朝信號像素11A側之垂直信號線VSL1輸出相應於蓄積電荷量之電壓信號。
該信號讀出狀態持續至在時刻t7選擇控制信號SELsig變為低位準為止，在此期間內讀出作為信號位準之電壓。
藉由取得如上述般讀出之重置位準與信號位準之差分，而執行去除雜訊之CDS處理，藉此讀出已去除雜訊之像素信號。
2.8差動型放大讀出之轉換效率 此處，針對差動型放大讀出(第1讀出模式及第2讀出模式)之轉換效率進行說明。圖13A係顯示第1讀出模式、亦即將朝信號像素11A及參考像素11B輸入之第1重置信號RSTsig/ref均始終設為高位準狀態時之差動型放大讀出構成之連接狀態的電路圖。圖13B係顯示第2讀出模式、亦即將朝信號像素11A及參考像素11B輸入之第2重置信號FDGsig/ref均始終設為高位準狀態時之差動型放大讀出構成之連接狀態的電路圖。
如圖13A所示，在第1讀出模式下，信號像素11A之重置電晶體RST1 與參考像素11B之重置電晶體RST0 均始終為導通狀態。在此狀態下，在將差動放大電路(差動型放大讀出構成)之開環增益設為-Av時，該轉換效率ηvsl係由以下之式(3)表示。 [數3]
另一方面，如圖13B所示，在第2讀出模式下，信號像素11A之切換電晶體FDG1 與參考像素11B之切換電晶體FDG0 均始終為導通狀態。此狀態下之轉換效率ηvsl係由以下之式(4)表示。 [數4]
比較式(3)與式(4)可知，在式(4)中，由於在分母中加入信號像素11A之第2浮動擴散部FD2之寄生電容CFD2、及第2浮動擴散部FD2與垂直信號線VSL1之間之回饋電容CFD2-VSL ，故可知式(4)之轉換效率ηvsl較式(3)降低。亦即，第1讀出模式之轉換效率ηvsl高於第2讀出模式。
2.9源極隨耦器讀出構成之驅動例 其次，針對源極隨耦器讀出構成之驅動例進行說明。源極隨耦器讀出構成之驅動原則上而言可與一般之源極隨耦器讀出時之驅動同樣。惟，在本實施形態中，存在將第1重置信號RSTsig/ref始終設為高位準狀態之第3讀出模式、及將第2重置信號FDGsig/ref始終設為高位準狀態之第4讀出模式。
第3讀出模式與差動型放大讀出構成之第1讀出模式同樣地為將第1浮動擴散部FD1用作蓄積於光電二極體PD之電荷之傳送目的地之讀出模式。另一方面，第4讀出模式與差動型放大讀出構成之第2讀出模式同樣地為將第1及第2浮動擴散部FD1及DS2用作蓄積於光電二極體PD之電荷之傳送目的地之讀出模式。因而，第4讀出模式為轉換效率ηvsl低於第3讀出模式之讀出模式。
2.10源極隨耦器讀出之轉換效率 繼而，針對源極隨耦器讀出(第3讀出模式及第4讀出模式)之轉換效率進行說明。圖14A係顯示第3讀出模式、亦即在將朝讀出對象之單位像素11輸入之第1重置信號RSTsig始終設為高位準狀態時之源極隨耦器讀出構成之連接狀態的電路圖。圖14B係顯示第4讀出模式、亦即將朝讀出對象之單位像素11輸入之第2重置信號FDGsig始終設為高位準狀態時之源極隨耦器讀出構成之連接狀態的電路圖。
如圖14A所示，在第3讀出模式下，讀出對象之單位像素11之重置電晶體RST始終為導通狀態。在此狀態下，當將源極隨耦器電路之電壓增益設為G時，該轉換效率ηvsl係由以下之式(5)表示。 [數5]
另一方面，如圖14B所示，在第4讀出模式下，讀出對象之單位像素11之切換電晶體FDG始終為導通狀態。在此狀態下之轉換效率ηvsl係由以下之式(6)表示。 [數6]
比較式(5)與式(6)可知，由於在分母中加入第2浮動擴散部FD2之寄生電容CFD2、及第2浮動擴散部FD2與垂直信號線VSL之間之回饋電容CFD2-VSL ，故可知式(6)之轉換效率ηvsl較式(5)降低。亦即，第4讀出模式之轉換效率ηvsl低於第3讀出模式。
2.11差動型放大讀出之轉換效率與源極隨耦器讀出之轉換效率之關係 如上述般，在差動型放大讀出中，第1讀出模式之轉換效率ηvsl高於第2讀出模式，在源極隨耦器讀出中，第4讀出模式之轉換效率ηvsl低於第3讀出模式。因而，以第4讀出模式之轉換效率ηvsl低於第2讀出模式之轉換效率ηvsl，且第1讀出模式之轉換效率ηvsl高於第3讀出模式之轉換效率ηvsl之方式，設定構成單位像素11之各電晶體及配線之參數。
藉此，可在轉換效率ηvsl最高之差動型放大讀出之第1讀出模式與轉換效率ηvsl最低之源極隨耦器讀出之第4讀出模式之間設置中間轉換效率ηvsl之第2讀出模式及第3讀出模式。
如此，藉由設置成為切換差動型放大讀出與源極隨耦器讀出時之連接之轉換效率ηvsl之讀出模式(第2讀出模式及第3讀出模式)，而可減少在切換差動型放大讀出與源極隨耦器讀出時產生之攝像圖像之輸出信號位準及總雜訊等之變化。藉此，例如，可抑制將切換源極隨耦器讀出與差動型放大讀出之構成組裝入AE控制系統時之畫質之降低。
此外，第2讀出模式之轉換效率ηvsl相對於第3讀出模式之轉換效率ηvsl既可為較高之轉換效率，也可為較低之轉換效率，還可為同等之轉換效率。
2.12形成差動型放大讀出構成之單位像素之組合例 其次，針對形成本實施形態之差動型放大讀出構成之單位像素11之組合，舉出若干個例子進行說明。
2.12.1第1組合例 圖15係用於說明本實施形態之第1組合例之示意圖。此外，在圖15中，如在上述內容中利用圖8所說明般，例如設為將第奇數列之單位像素11i 之選擇電晶體SELi 連接於垂直信號線VSL0k ，將第偶數列之單位像素11i+1 之選擇電晶體SELi+1 連接於垂直信號線VSL1k 。
當在行方向排列之單位像素11交替地連接於不同之垂直信號線VSL時，如圖15所示，在第1組合例中，於在行方向排列之單位像素11中，相互相鄰之2個單位像素11被選擇為信號像素11A及參考像素11B。例如，在第i列之讀出時，單位像素11i 被選擇為信號像素11A，單位像素11i-1 被選擇為參考像素11B。
其次，在第i+1列之讀出時，單位像素11i+1 被選擇為信號像素11A，單位像素11i 被選擇為參考像素11B。之後，追隨被選擇為信號像素11A之單位像素11之列(以下稱為讀出列)之切換，切換被選擇為參考像素11B之單位像素11之列(以下稱為參考列)。
惟，在第1組合例中，參考列不限定於緊接在讀出列前被設為讀出列之列，可為之後被選擇為讀出列之列。
2.12.2第2組合例 圖16係用於說明本實施形態之第2組合例之示意圖。如圖16所示，在第2組合例中，參考列固定為特定之列。該參考列例如可為像素陣列部10之有效像素區域外之列。此時，參考列之參考像素11C連接於垂直信號線VSL0k ，包含信號像素11A之有效像素區域之單位像素11全部連接於垂直信號線VSL1k 。此外，參考像素11C可與參考像素11B同樣地具有與一般之單位像素11同樣之構成。
2.12.2.1採用第2組合例時之差動型放大讀出構成之周邊電路之變化例 如第2組合例般，在將參考列固定時，包含差動型放大讀出構成之周邊電路之構成可採用圖17所例示之構成而取代圖8所例示之構成。
在圖17所例示之構成中，與圖8所例示之構成不同，參考像素11C之重置電晶體RSTc 之源極連接於垂直重置輸入線VRD0k ，全部單位像素11i 之重置電晶體RSTi+1 之源極連接於垂直重置輸入線VRD1k 。又，垂直重置輸入線VRD0k 連接於特定之電源Vrst。再者，垂直重置輸入線VRD1k 經由在源極隨耦器讀出時輸入高位準之啟用信號SFEN之開關SW5連接於電源電壓VDD，且經由在差動型放大讀出時輸入高位準之啟用信號DAEN之開關SW4連接於垂直信號線VSL1k 。
此外，在圖17所例示之構成中，省略連接有參考像素11C之選擇電晶體SELc 之源極的垂直信號線VSL0k 之一端側之開關SWVSD0，且另一端不連接於尾電流源部142。又，構成電流鏡電路141之2個PMOS電晶體Mp0及Mp1之經由開關SW2或SW3之汲極-閘極間之連接構成被置換為連接PMOS電晶體Mp0之汲極與PMOS電晶體Mp0及Mp1之閘極的一般之電流鏡電路之構成。
相對於此構成，在差動型放大讀出時，高位準之啟用信號DAEN與低位準之啟用信號SFEN被輸入各者之開關SW。藉此，開關SWVSD1、SWCOMD及SW4設為導通狀態，開關SWCOMS、SWVSS1及SW5設為關斷狀態。另一方面，在源極隨耦器讀出時，低位準之啟用信號DAEN與高位準之啟用信號SFEN被輸入各者之開關SW。藉此，開關SWVSD1、SWCOMD及SW4設為關斷狀態，開關SWCOMS、SWVSS1及SW5設為導通狀態。
2.13單位像素之電路構成之變化例 其次，針對本實施形態之單位像素11之電路構成之變化例，舉出若干個例子進行說明。此外，作為參考，在圖18A中改寫圖6所示之本實施形態之單位像素11之電路構成例。在圖6及圖18A所示之單位像素11中，回饋電容CFD1-VSL 在連結傳送電晶體TRF與放大電晶體AMP之節點和連結放大電晶體AMP與選擇電晶體SEL之節點之間形成，回饋電容CFD2-VSL 在連結重置電晶體RST與切換電晶體FDG之節點和連結放大電晶體AMP與選擇電晶體SEL之節點之間形成。
2.13.1第1變化例 圖18B係顯示本實施形態之單位像素之第1變化例之電路圖。如圖18B所示，第1變化例之單位像素11a在回饋電容CFD2-VSL 在連結重置電晶體RST與切換電晶體FDG之節點和垂直信號線VSL之間形成之方面與圖18A所示之單位像素11不同。
2.13.2第2變化例 圖18C係顯示本實施形態之單位像素之第2變化例之電路圖。如圖18C所示，第2變化例之單位像素11b在以下之方面與圖18A所示之單位像素11不同，即：回饋電容CFD2-VSL 在連接重置電晶體RST與切換電晶體FDG之節點和垂直信號線VSL之間形成，且回饋電容CFD1-VSL 在連結傳送電晶體TRF與放大電晶體AMP之節點和垂直信號線VSL之間形成。
2.13.3第3變化例 圖19A係顯示本實施形態之單位像素之第3變化例之電路圖。如圖19A所示，第3變化例之單位像素11c構成為可將第1浮動擴散部FD1與垂直信號線VSL之間之回饋電容分割為電容CFD1-VSL 及電容CFD2-VSL ，且根據需要以切換電晶體FDG將電容CFD2-VSL 自像素電路切離。
例如，電容CFD1-VSL 可為放大電晶體AMP之閘極-汲極間之寄生電容。另一方面，可電性切離之電容CFD2-VSL 例如可為以電容元件或金屬層(以下，包含金屬層地稱為電容元件)等有意附加之電容。此時，形成電容CFD2-VSL 之電容元件作為第2浮動擴散部FD2之取代之電荷蓄積部而發揮功能。
根據此構成，可省略第2浮動擴散部FD2。此時，省略上述之式(3)～式(6)之寄生電容CFD2 之項。
2.13.4第4變化例 圖19B係顯示本實施形態之單位像素之第4變化例之電路圖。如圖19A所示之單位像素11c及圖19B所示之單位像素11d般，切換電晶體FDG相對於回饋電容CFD2-VSL 既可配置於第1浮動擴散部FD1側(第3變化例，參照圖19A)，也可配置於垂直信號線VSL側(第4變化例，參照圖19B)。
2.13.5第5變化例 圖20係顯示本實施形態之單位像素之第5變化例之電路圖。如圖20所示，第5變化例之單位像素11e具備下述構成，即：將第2浮動擴散部FD2設置於形成第1浮動擴散部FD1之節點與接地之間，切換電晶體FDG配置於第1浮動擴散部FD1與第2浮動擴散部FD2之間，重置電晶體RST配置於第1浮動擴散部FD1與垂直重置輸入線VRD之間。
2.13.6第6變化例 圖21係顯示本實施形態之單位像素之第6變化例之電路圖。如圖21所示，第6變化例之單位像素11f具有由複數個光電二極體PDm-1及PDm以及複數個傳送電晶體TRGm-1及TRGm共有其他電路構成(重置電晶體RST、切換電晶體FDG、選擇電晶體SEL、放大電晶體AMP、第1浮動擴散部FD1及第2浮動擴散部FD2等)之構成。換言之，單位像素11f具備在相鄰之單位像素11之間共有重置電晶體RST、切換電晶體FDG、選擇電晶體SEL、放大電晶體AMP、第1浮動擴散部FD1及第2浮動擴散部FD2等之構成。
此外，在圖21中例示了於在行方向排列之單位像素11中相鄰之2個單位像素11間共有電路構成之情形，但不限定於此，可進行在3個以上之單位像素11間共有電路構成等各種變化。
如上述般，本實施形態之單位像素11不限定於圖6及圖18A所例示之電路構成，可進行各種變化。
2.14單位像素之剖面構造例 其次，針對本實施形態之單位像素11之剖面構造，舉出若干個例子進行說明。
2.14.1第1例 在第1例中，針對表面照射型單位像素11之剖面構造，舉出例子進行說明。此外，在本說明中，所謂表面照射型係將半導體基板之元件形成面設為表面，光自該表面側朝光電二極體PD入射之構造。
圖22A係顯示本實施形態之第1例之單位像素之剖面構造例的剖視圖。此外，在圖22A中，將上側設為表面(也稱為上表面)。又，在圖22A中顯示與表面垂直之面之剖面。
如圖22A所示，表面照射型單位像素11具備：半導體基板120、及設置於半導體基板120之上表面上之配線層110。在半導體基板120之上表面附近形成有呈行列狀二維配置而成之光電二極體PD。
配線層110具有與半導體基板120之各光電二極體PD電性連接之傳送電晶體TRG、及將傳送電晶體TRG與其他像素電晶體(重置電晶體RST、切換電晶體FDG、放大電晶體AMP、選擇電晶體SEL等)鏈接之配線111等由矽氧化膜等之絕緣膜112覆蓋的構造。此外，傳送電晶體TRG及配線111配置於自光電二極體PD之上方偏移之位置，藉此在光電二極體PD之上方設置有用於供光朝光電二極體PD入射之受光部開口區域AP。
在配線層110之被平坦化之上表面上就每一單位像素11設置有：使特定之波長之光選擇性透過之彩色濾光器102、及將入射之光集光至光電二極體PD之晶片上透鏡101。
且，雖然省略圖示，但可在半導體基板120之光電二極體PD之形成區域以外之區域、及/或與該區域對應之配線層110設置：傳送電晶體TRG以外之像素電晶體(重置電晶體RST、切換電晶體FDG、放大電晶體AMP、選擇電晶體SEL等)、行讀出電路部14、行信號處理部15、及其他周邊電路等。
該表面照射型例如在容易設計且製造成本低廉之方面具有優點。
2.14.2第2例 在第2例中，針對背面照射型單位像素11之剖面構造舉出例子進行說明。此外，在本說明中，所謂背面照射型係將與半導體基板之元件形成面為相反側設為背面，光自該背面側朝光電二極體PD入射之構造。
圖22B係顯示本實施形態之第2例之單位像素之剖面構造例的剖視圖。此外，在圖22B中，將上側設為背面。又，在圖22B中顯示與背面垂直之面之剖面。
如圖22B所示，背面照射型單位像素11具備：半導體基板220、設置於半導體基板220之表面側之配線層110、及設置於配線層110之上表面之支持基板130。
在半導體基板220之表面附近，與圖22A所示之半導體基板120同樣地，形成有呈行列狀二維配置而成之光電二極體PD。惟，半導體基板220藉由自背面側以CMP(Chemical Mechanical Polishing，化學機械研磨)等被切削，而以光電二極體PD也位於背面附近之方式被減薄化。
配線層110與圖22A所示之配線層110同樣地具有傳送電晶體TRG及配線111等由絕緣膜112覆蓋之構造。惟，在為背面照射型時，無須在配線層110設置用於供光朝光電二極體PD入射之受光開口AP。
在半導體基板220之被平坦化之背面上就每一單位像素11設置有：使特定之波長之光選擇性透過之彩色濾光器102、及將入射之光集光至光電二極體PD之晶片上透鏡101。
在配線層110之被平坦化之上表面接合有支持基板130。支持基板130例如可為矽基板等之半導體基板。在該支持基板130例如可形成：傳送電晶體TRG以外之像素電晶體(重置電晶體RST、切換電晶體FDG、放大電晶體AMP、選擇電晶體SEL等)、行讀出電路部14、行信號處理部15、及其他周邊電路等。
如此，藉由將單位像素11設為背面照射型像素構造，而可使供光朝光電二極體PD入射之開口大於表面照射型，藉此，可提高感度及滿井容量等之像素特性。
2.15CMOS圖像感測器之構造例 其次，針對本實施形態之CMOS圖像感測器1之構造，舉出若干個例子進行說明。
2.15.1第1例 圖23A係顯示本實施形態之第1例之CMOS圖像感測器之概略構造例的示意圖。如圖23A所示，第1例之CMOS圖像感測器1A具有積層有半導體基板200與支持基板210之積層構造。
在半導體基板200設置有：像素陣列部10、行讀出電路部14、行信號處理部15、及其他周邊電路201(系統控制部12、垂直驅動部13、水平驅動部16、信號處理部17、像素驅動線LD、垂直像素配線LV等)。此外，像素陣列部10之各單位像素11例如既可為圖22A所示之表面照射型，也可為圖22B所示之背面照射型。
支持基板210為用於提高CMOS圖像感測器1A之強度之構件，例如可為矽基板等之半導體基板、或陶瓷基板等之絕緣基板等各種基板。又，在將像素陣列部10之各單位像素11設為表面照射型時，可省略支持基板210。
2.15.2第2例 圖23B係顯示本實施形態之第2例之CMOS圖像感測器之概略構造例的示意圖。如圖23B所示，第2例之CMOS圖像感測器1B具有以例如電漿接合或銅-銅(Cu-Cu)鍵結等接合有第1半導體基板300及第2半導體基板310之積層構造。
在第1半導體基板300例如設置有像素陣列部10。另一方面，在第2半導體基板310設置有：行讀出電路部14、行信號處理部15、及其他周邊電路201。此外，像素陣列部10之各單位像素11例如既可為圖22A所示之表面照射型，也可為圖22B所示之背面照射型。
如此，藉由採用將像素陣列部10以外之構成設置於與設置有像素陣列部10之第1半導體基板300不同之第2半導體基板310之積層構成，而可使CMOS圖像感測器1B小型化。又，由於可以分別之製造製程形成像素陣列部10及其他電路構成，故可容易實現製造成本之降低及高性能化等。
2.16作用、效果 如上述般，根據本實施形態，可在轉換效率ηvsl最高之差動型放大讀出之第1讀出模式與轉換效率ηvsl最低之源極隨耦器讀出之第4讀出模式之間設置中間之轉換效率ηvsl之第2讀出模式及第3讀出模式。藉此，可維持差動型放大讀出之低雜訊特性，且增大可讀出之最大電子數。亦即，由於在自源極隨耦器讀出朝差動型放大讀出切換或相反地切換時，可經過中間之轉換效率ηvsl之讀出模式，故可抑制畫質之降低，且切換源極隨耦器讀出與差動型放大讀出。
此外，如上述般，在本實施形態中，差動型放大讀出之第1讀出模式為轉換效率ηvsl最高且低雜訊之讀出模式。另一方面，源極隨耦器讀出之第4讀出模式為轉換效率ηvsl最低且例如可讀出光電二極體PD之全部滿井容量之輸入電子數之讀出模式。
又，差動型放大讀出之第2讀出模式為較第1讀出模式降低轉換效率ηvsl而增大可讀出之最大電子數之讀出模式。另一方面，源極隨耦器讀出之第3讀出模式例如為與第2讀出模式相同程度之轉換效率ηvsl之讀出模式。
如此，藉由將第2讀出模式與第3讀出模式之轉換效率ηvsl設為相同程度，而可減少自源極隨耦器讀出朝差動型放大讀出切換或相反地切換時之不自然之輸出信號或雜訊之階差。惟，第3讀出模式之轉換效率ηvsl較第2讀出模式之轉換效率ηvsl既可為低，也可為高。
以上，針對本發明之實施形態進行了說明，但本發明之技術性思想並不原樣限定於上述之實施形態，在不脫離本發明之要旨之範圍內可進行各種變更。又，可適宜地組合遍及不同之實施形態及變化例之構成要素。
又，本說明書所記載之各實施形態之效果終極而言僅為例示，而非限定性效果，可為其他效果。
此外，本發明亦可採用如以下之構成。 (1) 一種固態攝像裝置，其具備： 第1垂直信號線及第2垂直信號線； 電流鏡電路，其連接於前述第1及第2垂直信號線； 第1單位像素，其連接於前述第1垂直信號線； 第2單位像素，其連接於前述第2垂直信號線； 電流供給線，其連接於前述第1及第2單位像素；及 定電流電路，其連接於前述電流供給線；且 前述第1及第2單位像素各者具備： 光電轉換元件，其對入射之光進行光電轉換； 傳送電晶體，其傳送在前述光電轉換元件產生之電荷； 第1及第2電荷蓄積部，其等蓄積前述傳送電晶體傳送之電荷； 切換電晶體，其控制前述第2電荷蓄積部對電荷之蓄積；及 放大電晶體，其使與蓄積於前述第1電荷蓄積部或前述第1及第2電荷蓄積部之電荷相應之電壓出現在前述第1或第2垂直信號線；並且 前述第1單位像素之前述放大電晶體之汲極連接於前述第1垂直信號線； 前述第2單位像素之前述放大電晶體之汲極連接於前述第2垂直信號線； 前述第1單位像素之前述放大電晶體之源極及第2單位像素之前述放大電晶體之源極連接於前述電流供給線。 (2) 如前述(1)之固態攝像裝置，其更具備放出蓄積於前述第1及第2電荷蓄積部之電荷之重置電晶體。 (3) 如前述(1)或(2)之固態攝像裝置，其中前述第1及第2單位像素各者更具備連接於前述放大電晶體之前述汲極與前述第1或第2垂直信號線之間之選擇電晶體。 (4) 如前述(1)至(3)中任一項之固態攝像裝置，其中前述第1電荷蓄積部包含：設置於連接前述傳送電晶體之汲極與前述放大電晶體之閘極之第1節點之第1電容成分、及前述第1節點與前述放大電晶體之汲極側之第2節點之間之第2電容成分；且 前述第2電荷蓄積部包含：設置於前述傳送電晶體之前述汲極側之第3節點之第3電容成分、及前述第3節點與前述放大電晶體之汲極側之第4節點之間之第4電容成分。 (5) 如前述(4)之固態攝像裝置，其中前述第1～第4電容成分中至少一者為利用電容元件或金屬層之被附加之電容成分。 (6) 如前述(1)至(5)中任一項之固態攝像裝置，其中前述傳送電晶體之源極連接於前述光電轉換元件； 前述傳送電晶體之汲極連接於前述放大電晶體之閘極及前述切換電晶體之源極； 前述第1電荷蓄積部設置於連接前述傳送電晶體之前述汲極與前述放大電晶體之前述閘極之節點； 前述第2電荷蓄積部設置於連接前述傳送電晶體之前述汲極與前述切換電晶體之前述源極之節點。 (7) 如前述(1)至(5)中任一項之固態攝像裝置，其中前述第1及第2單位像素分別更具備： 配線，其連接前述傳送電晶體之汲極與前述第1或第2垂直信號線；及 電容元件，其設置於前述配線上；且 前述傳送電晶體之源極連接於前述光電轉換元件； 前述傳送電晶體之前述汲極連接於前述放大電晶體之閘極； 前述切換電晶體設置於前述配線上。 (8) 如前述(7)之固態攝像裝置，其中前述電容元件設置於前述傳送電晶體之前述汲極與前述切換電晶體之源極之間。 (9) 如前述(7)之固態攝像裝置，其中前述電容元件設置於前述切換電晶體之前述汲極與前述第1或第2垂直信號線之間。 (10) 如前述(1)至(5)中任一項之固態攝像裝置，其中前述傳送電晶體之源極連接於前述光電轉換元件； 前述傳送電晶體之汲極連接於前述放大電晶體之閘極及前述切換電晶體之汲極； 前述第1電荷蓄積部設置於連接前述傳送電晶體之前述汲極與前述放大電晶體之前述閘極之節點； 前述第2電荷蓄積部設置於前述切換電晶體之源極與接地之間。 (11) 如前述(1)至(10)中任一項之固態攝像裝置，其中前述第1及第2單位像素各者之前述放大電晶體之閘極連接於配置於另一單位像素之傳送電晶體之汲極。 (12) 如前述(1)至(11)中任一項之固態攝像裝置，其具備： 第1開關，其切換前述第1垂直信號線與前述電流鏡電路之連接； 第2開關，其切換前述第2垂直信號線與前述電流鏡電路之連接； 第3開關，其切換前述電流供給線與前述定電流電路之連接； 第4開關，其切換前述第1垂直信號線與前述定電流電路之連接； 第5開關，其切換前述第2垂直信號線與前述定電流電路之連接； 第6開關，其切換前述電流供給線與電源電壓之連接。 (13) 如前述(12)之固態攝像裝置，其中前述第1～第3開關在差動讀出模式之期間內為導通狀態，在源極隨耦器讀出模式之期間內為關斷狀態； 前述第4～第6開關在前述差動讀出模式之期間內為關斷狀態，在前述源極隨耦器讀出模式之期間內為導通狀態。 (14) 如前述(1)至(11)中任一項之固態攝像裝置，其具備： 第1開關，其切換前述第1垂直信號線與前述電流鏡電路之連接； 第2開關，其切換前述電流供給線與前述定電流電路之連接； 第3開關，其連接前述第1垂直信號線與前述定電流電路之連接；及 第4開關，其切換前述電流供給線與電源電壓之連接。 (15) 如前述(14)之固態攝像裝置，其中前述第1及第2開關在差動讀出模式之期間內為導通狀態，在源極隨耦器讀出模式之期間內為關斷狀態； 前述第3及第4開關在前述差動讀出模式之期間內為關斷狀態，在前述源極隨耦器讀出模式之期間內為導通狀態。 (16) 如前述(1)至(15)中任一項之固態攝像裝置，其具備包含前述第1及第2單位像素之複數個單位像素；且 前述複數個單位像素呈行列狀二維排列； 前述第1單位像素與前述第2單位像素配置於同一行。 (17) 如前述(16)之固態攝像裝置，其中前述第2單位像素在前述同一行中與前述第1單位像素相鄰。 (18) 如前述(16)之固態攝像裝置，其中前述第2單位像素為前述同一行中之被固定之單位像素。 (19) 如前述(1)至(18)中任一項之固態攝像裝置，其更具備： 讀出電路，其連接於前述第1及第2垂直信號線，自前述第1或前述第2單位像素朝前述第1或第2垂直信號線讀出類比像素信號；及 信號處理部，其將由前述讀出電路朝前述第1及第2垂直信號線讀出之前述類比像素信號轉換為數位值。 (20) 一種電子機器，其具備固態攝像裝置；且 前述固態攝像裝置具備： 第1垂直信號線及第2垂直信號線； 電流鏡電路，其連接於前述第1及第2垂直信號線； 第1單位像素，其連接於前述第1垂直信號線； 第2單位像素，其連接於前述第2垂直信號線； 電流供給線，其連接於前述第1及第2單位像素；及 定電流電路，其連接於前述電流供給線；並且 前述第1及第2單位像素各者具備： 光電轉換元件，其對入射之光進行光電轉換； 傳送電晶體，其傳送在前述光電轉換元件產生之電荷； 第1及第2電荷蓄積部，其等蓄積前述傳送電晶體傳送之電荷； 切換電晶體，其控制前述第2電荷蓄積部對電荷之蓄積；及 放大電晶體，其使與蓄積於前述第1電荷蓄積部或前述第1及第2電荷蓄積部之電荷相應之電壓出現在前述第1或第2垂直信號線；且 前述第1單位像素之前述放大電晶體之汲極連接於前述第1垂直信號線； 前述第2單位像素之前述放大電晶體之汲極連接於前述第2垂直信號線； 前述第1單位像素之前述放大電晶體之源極及第2單位像素之前述放大電晶體之源極連接於前述電流供給線。
1:固態攝像裝置/CMOS圖像感測器 1A:CMOS圖像感測器 1B:CMOS圖像感測器 10:像素陣列部 11:單位像素/有效單位像素 11A:第1單位像素/單位像素/信號像素/讀出像素 11B:第2單位像素/單位像素/參考像素 11C:參考像素 11a～11f:單位像素 11i:單位像素 11i+1:單位像素 12:系統控制部 13:垂直驅動部 14:行讀出電路部/尾電流源部 15:行信號處理部 16:水平驅動部 17:信號處理部 20:ADC 101:晶片上透鏡 102:彩色濾光器 110:配線層 111:配線 112:絕緣膜 120:半導體基板 130:支持基板 141:電流鏡電路 142:定電流電路 200:半導體基板 201:周邊電路 210:支持基板 220:半導體基板 300:第1半導體基板 310:第2半導體基板 AMP:放大電晶體 AMP0:放大電晶體 AMP1:放大電晶體 AMPi:放大電晶體 AMPi+1:放大電晶體 AP:受光部開口區域/受光開口 CFD1:寄生電容(第1電容成分) CFD1-VSL:回饋電容(第2電容成分)/電容 CFD2:寄生電容(第3電容成分) CFD2-VSL:回饋電容(第4電容成分)/電容 Cfd:寄生電容之合計/寄生電容 Cgd:寄生電容 DAEN:啟用信號 DAS0:控制信號 DAS1:控制信號 FD:浮動擴散區域/浮動擴散部 FD1:第1浮動擴散部 FD10:第1浮動擴散部 FD11:第1浮動擴散部 FD2:第2浮動擴散部 FD20:第2浮動擴散部 FDG:切換電晶體 FDG0:切換電晶體 FDG1:切換電晶體 FDGi:切換電晶體 FDGi+1:切換電晶體 FDGref:驅動信號/第2重置信號 FDGsig:第2重置信號 FDGsig/ref:第2重置信號 LD:像素驅動線 Lfdg:切換電晶體驅動線 Lrst:重置電晶體驅動線 Lsel:選擇電晶體驅動線 Ltrg:傳送電晶體驅動線 LV:垂直像素配線/像素驅動線 Mp0:PMOS電晶體 Mp1:PMOS電晶體 PD:光電二極體/光電轉換元件 PD1:光電二極體 PDm:光電二極體 PDm-1:光電二極體 RST:重置電晶體 RST0:重置電晶體 RST1:重置電晶體 RSTi:重置電晶體 RSTi+1:重置電晶體 RSTref:驅動信號/第1重置信號 RSTsig:第1重置信號 RSTsig/ref:第1重置信號 SEL:選擇電晶體 SELC:選擇電晶體 SELi:選擇電晶體 SELi+1:選擇電晶體 SELref:選擇控制信號/驅動信號 SELsig:選擇控制信號 SELsig/ref:選擇控制信號 SFEN:啟用信號 SW0～SW2:開關 SW3～SW5:開關 SWCOMS:開關 SWRDD0:開關 SWRDD1:開關 SWRDS0:開關 SWRDS1:開關 SWVSD0:開關 SWVSD1:開關 SWVSS0:開關 SWVSS1:開關 TRG:傳送電晶體 TRG0:傳送電晶體 TRG1:傳送電晶體 TRGC:傳送電晶體 TRGm:傳送電晶體 TRGm-1:傳送電晶體 TRGref:驅動信號 TRGsig:傳送控制信號 TRGsig/ref:傳送控制信號 t1～t7:時刻 VCOM:電流供給線/垂直電流供給線 VCOMk:垂直電流供給線 VDD:電源電壓 Vn_adc:ADC雜訊 Vn_afe:AFE雜訊 Vn_pix:像素雜訊 Vout:輸出 VRD:垂直重置輸入線 VRD0:垂直重置輸入線 VRD0k:垂直重置輸入線 VRD1:垂直重置輸入線 VRD1k:垂直重置輸入線 Vrst:電源 VSL:垂直信號線 VSL0:垂直信號線/第1垂直信號線 VSL0k:垂直信號線 VSL1:垂直信號線/第2垂直信號線 VSL1k:垂直信號線
圖1係顯示CMOS圖像感測器之概略構成例之電路圖。 圖2係用於說明在CMOS圖像感測器產生之雜訊之圖。 圖3A係顯示CMOS圖像感測器之單位像素之配置例之圖。 圖3B係顯示在CMOS圖像感測器中於複數個單位像素間共有電晶體時之構成例之圖。 圖4係用於說明寄生於CMOS圖像感測器之放大電晶體之電容之圖。 圖5係顯示作為搭載於一實施形態之電子機器之固態攝像裝置之CMOS圖像感測器之概略構成例的系統構成圖。 圖6係顯示一實施形態之有效像素區域之單位像素之概略構成例的電路圖。 圖7係顯示一實施形態之差動型放大讀出構成之概略構成例之電路圖。 圖8係顯示一實施形態之差動型放大讀出構成及其周邊電路之概略構成例之電路圖。 圖9係顯示一實施形態之差動型放大讀出時之周邊電路之開關狀態之例的電路圖。 圖10係顯示一實施形態之源極隨耦器讀出時之周邊電路之開關狀態之例的電路圖。 圖11係顯示一實施形態之差動型放大讀出構成之驅動例之時序圖。 圖12係顯示一實施形態之差動型放大讀出構成之另一驅動例之時序圖。 圖13A係顯示在一實施形態之第1讀出模式下之差動型放大讀出構成之連接狀態的電路圖。 圖13B係顯示在一實施形態之第2讀出模式下之差動型放大讀出構成之連接狀態的電路圖。 圖14A係顯示在一實施形態之第3讀出模式下之源極隨耦器讀出構成之連接狀態的電路圖。 圖14B係顯示在一實施形態之第4讀出模式下之源極隨耦器讀出構成之連接狀態的電路圖。 圖15係用於說明形成一實施形態之差動型放大讀出構成之單位像素之第1組合例的示意圖。 圖16係用於說明形成本實施形態之差動型放大讀出構成之單位像素之第2組合例的示意圖。 圖17係顯示一實施形態之變化例之差動型放大讀出構成及其周邊電路之概略構成例之電路圖。 圖18A係顯示一實施形態之單位像素之構成例之電路圖。 圖18B係顯示一實施形態之單位像素之第1變化例之電路圖。 圖18C係顯示一實施形態之單位像素之第2變化例之電路圖。 圖19A係顯示一實施形態之單位像素之第3變化例之電路圖。 圖19B係顯示一實施形態之單位像素之第4變化例之電路圖。 圖20係顯示一實施形態之單位像素之第5變化例之電路圖。 圖21係顯示一實施形態之單位像素之第6變化例之電路圖。 圖22A係顯示一實施形態之第1例之單位像素之剖面構造例的剖視圖。 圖22B係顯示一實施形態之第2例之單位像素之剖面構造例的剖視圖。 圖23A係顯示一實施形態之第1例之CMOS圖像感測器之概略構造例的示意圖。 圖23B係顯示一實施形態之第2例之CMOS圖像感測器之概略構造例的示意圖。
10:像素陣列部
11i:單位像素
11i+1:單位像素
13:垂直驅動部
141:電流鏡電路
142:定電流電路
AMPi:放大電晶體
AMPi+1:放大電晶體
DAEN:啟用信號
DAS0:控制信號
DAS1:控制信號
FDGi:切換電晶體
FDGi+1:切換電晶體
FDGsig/ref:第2重置信號
Mp0:PMOS電晶體
Mp1:PMOS電晶體
RSTi:重置電晶體
RSTi+1:重置電晶體
RSTsig/ref:第1重置信號
SELi:選擇電晶體
SELi+1:選擇電晶體
SELsig/ref:選擇控制信號
SFEN:啟用信號
SW0~SW2:開關
SWCOMS:開關
SWRDD0:開關
SWRDD1:開關
SWRDS0:開關
SWRDS1:開關
SWVSD0:開關
SWVSD1:開關
SWVSS0:開關
SWVSS1:開關
TRGsig/ref:傳送控制信號
VCOMk:垂直電流供給線
VDD:電源電壓
VRD0k:垂直重置輸入線
VRD1k:垂直重置輸入線
Vrst:電源
VSL0k:垂直信號線
VSL1k:垂直信號線

Claims (20)

  1. 一種固態攝像裝置，其具備： 第1垂直信號線及第2垂直信號線； 電流鏡電路，其連接於前述第1及第2垂直信號線； 第1單位像素，其連接於前述第1垂直信號線； 第2單位像素，其連接於前述第2垂直信號線； 電流供給線，其連接於前述第1及第2單位像素；及 定電流電路，其連接於前述電流供給線；並且 前述第1及第2單位像素各者具備： 光電轉換元件，其對入射之光進行光電轉換； 傳送電晶體，其傳送在前述光電轉換元件產生之電荷； 第1及第2電荷蓄積部，其等蓄積前述傳送電晶體傳送之電荷； 切換電晶體，其控制前述第2電荷蓄積部對電荷之蓄積；及 放大電晶體，其使與蓄積於前述第1電荷蓄積部或前述第1及第2電荷蓄積部之電荷相應之電壓出現在前述第1或第2垂直信號線；並且 前述第1單位像素之前述放大電晶體之汲極連接於前述第1垂直信號線； 前述第2單位像素之前述放大電晶體之汲極連接於前述第2垂直信號線； 前述第1單位像素之前述放大電晶體之源極及第2單位像素之前述放大電晶體之源極連接於前述電流供給線。
  2. 如請求項1之固態攝像裝置，其更具備放出蓄積於前述第1及第2電荷蓄積部之電荷之重置電晶體。
  3. 如請求項1之固態攝像裝置，其中前述第1及第2單位像素各者更具備連接於前述放大電晶體之前述汲極與前述第1或第2垂直信號線之間之選擇電晶體。
  4. 如請求項1之固態攝像裝置，其中前述第1電荷蓄積部包含：設置於連接前述傳送電晶體之汲極與前述放大電晶體之閘極之第1節點之第1電容成分、及前述第1節點與前述放大電晶體之汲極側之第2節點之間之第2電容成分；且 前述第2電荷蓄積部包含：設置於前述傳送電晶體之前述汲極側之第3節點之第3電容成分、及前述第3節點與前述放大電晶體之汲極側之第4節點之間之第4電容成分。
  5. 如請求項4之固態攝像裝置，其中前述第1至第4電容成分中至少一者為利用電容元件或金屬層之被附加之電容成分。
  6. 如請求項1之固態攝像裝置，其中前述傳送電晶體之源極連接於前述光電轉換元件； 前述傳送電晶體之汲極連接於前述放大電晶體之閘極及前述切換電晶體之源極； 前述第1電荷蓄積部設置於連接前述傳送電晶體之前述汲極與前述放大電晶體之前述閘極之節點； 前述第2電荷蓄積部設置於連接前述傳送電晶體之前述汲極與前述切換電晶體之前述源極之節點。
  7. 如請求項1之固態攝像裝置，其中前述第1及第2單位像素各者具備： 配線，其連接前述傳送電晶體之汲極與前述第1或第2垂直信號線；及 電容元件，其設置於前述配線上；且 前述傳送電晶體之源極連接於前述光電轉換元件； 前述傳送電晶體之前述汲極連接於前述放大電晶體之閘極； 前述切換電晶體設置於前述配線上。
  8. 如請求項7之固態攝像裝置，其中前述電容元件設置於前述傳送電晶體之前述汲極與前述切換電晶體之源極之間。
  9. 如請求項7之固態攝像裝置，其中前述電容元件設置於前述切換電晶體之前述汲極與前述第1或第2垂直信號線之間。
  10. 如請求項1之固態攝像裝置，其中前述傳送電晶體之源極連接於前述光電轉換元件； 前述傳送電晶體之汲極連接於前述放大電晶體之閘極及前述切換電晶體之汲極； 前述第1電荷蓄積部設置於連接前述傳送電晶體之前述汲極與前述放大電晶體之前述閘極之節點； 前述第2電荷蓄積部設置於前述切換電晶體之源極與接地之間。
  11. 如請求項1之固態攝像裝置，其中前述第1及第2單位像素各者之前述放大電晶體之閘極連接於配置於另一單位像素之傳送電晶體之汲極。
  12. 如請求項1之固態攝像裝置，其具備： 第1開關，其切換前述第1垂直信號線與前述電流鏡電路之連接； 第2開關，其切換前述第2垂直信號線與前述電流鏡電路之連接； 第3開關，其切換前述電流供給線與前述定電流電路之連接； 第4開關，其切換前述第1垂直信號線與前述定電流電路之連接； 第5開關，其切換前述第2垂直信號線與前述定電流電路之連接； 第6開關，其切換前述電流供給線與電源電壓之連接。
  13. 如請求項12之固態攝像裝置，其中前述第1至第3開關在差動讀出模式之期間內為導通狀態，在源極隨耦器讀出模式之期間內為關斷狀態； 前述第4至第6開關在前述差動讀出模式之期間內為關斷狀態，在前述源極隨耦器讀出模式之期間內為導通狀態。
  14. 如請求項1之固態攝像裝置，其具備： 第1開關，其切換前述第1垂直信號線與前述電流鏡電路之連接； 第2開關，其切換前述電流供給線與前述定電流電路之連接； 第3開關，其切換前述第1垂直信號線與前述定電流電路之連接；及 第4開關，其切換前述電流供給線與電源電壓之連接。
  15. 如請求項14之固態攝像裝置，其中前述第1及第2開關在差動讀出模式之期間內為導通狀態，在源極隨耦器讀出模式之期間內為關斷狀態； 前述第3及第4開關在前述差動讀出模式之期間內為關斷狀態，在前述源極隨耦器讀出模式之期間內為導通狀態。
  16. 如請求項1之固態攝像裝置，其具備包含前述第1及第2單位像素之複數個單位像素；且 前述複數個單位像素呈行列狀二維排列； 前述第1單位像素與前述第2單位像素配置於同一行。
  17. 如請求項16之固態攝像裝置，其中前述第2單位像素在前述同一行中與前述第1單位像素相鄰。
  18. 如請求項16之固態攝像裝置，其中前述第2單位像素為前述同一行中之被固定之單位像素。
  19. 如請求項1之固態攝像裝置，其更具備： 讀出電路，其連接於前述第1及第2垂直信號線，自前述第1或前述第2單位像素朝前述第1或第2垂直信號線讀出類比像素信號；及 信號處理部，其將由前述讀出電路朝前述第1及第2垂直信號線讀出之前述類比像素信號轉換為數位值。
  20. 一種電子機器，其具備固態攝像裝置；且 前述固態攝像裝置具備： 第1垂直信號線及第2垂直信號線； 電流鏡電路，其連接於前述第1及第2垂直信號線； 第1單位像素，其連接於前述第1垂直信號線； 第2單位像素，其連接於前述第2垂直信號線； 電流供給線，其連接於前述第1及第2單位像素；及 定電流電路，其連接於前述電流供給線；且 前述第1及第2單位像素各者具備： 光電轉換元件，其對入射之光進行光電轉換； 傳送電晶體，其傳送在前述光電轉換元件產生之電荷； 第1及第2電荷蓄積部，其等蓄積前述傳送電晶體傳送之電荷； 切換電晶體，其控制前述第2電荷蓄積部對電荷之蓄積；及 放大電晶體，其使與蓄積於前述第1電荷蓄積部或前述第1及第2電荷蓄積部之電荷相應之電壓出現在前述第1或第2垂直信號線；並且 前述第1單位像素之前述放大電晶體之汲極連接於前述第1垂直信號線； 前述第2單位像素之前述放大電晶體之汲極連接於前述第2垂直信號線； 前述第1單位像素之前述放大電晶體之源極及第2單位像素之前述放大電晶體之源極連接於前述電流供給線。
TW108128412A 2018-08-24 2019-08-08 固態攝像裝置及電子機器 TWI822831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-157664 2018-08-24
JP2018157664A JP2021182657A (ja) 2018-08-24 2018-08-24 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
TW202023267A TW202023267A (zh) 2020-06-16
TWI822831B true TWI822831B (zh) 2023-11-21

Family

ID=69592907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128412A TWI822831B (zh) 2018-08-24 2019-08-08 固態攝像裝置及電子機器

Country Status (4)

Country Link
US (1) US11438543B2 (zh)
JP (1) JP2021182657A (zh)
TW (1) TWI822831B (zh)
WO (1) WO2020040066A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7329963B2 (ja) * 2019-05-17 2023-08-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022107232A (ja) * 2021-01-08 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201826515A (zh) * 2016-12-14 2018-07-16 日商索尼半導體解決方案公司 固體攝像元件及電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935486B2 (ja) 2007-04-23 2012-05-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP6579741B2 (ja) 2014-10-09 2019-09-25 キヤノン株式会社 撮像装置及び放射線撮像システム
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
JP6991704B2 (ja) * 2016-10-26 2022-01-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器
US10791293B2 (en) * 2017-03-31 2020-09-29 Brillnics, Inc. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
EP3876523A1 (en) * 2020-03-06 2021-09-08 Gpixel NV Shared-pixel comparator
KR20220027552A (ko) * 2020-08-27 2022-03-08 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201826515A (zh) * 2016-12-14 2018-07-16 日商索尼半導體解決方案公司 固體攝像元件及電子機器

Also Published As

Publication number Publication date
US20210168317A1 (en) 2021-06-03
JP2021182657A (ja) 2021-11-25
TW202023267A (zh) 2020-06-16
US11438543B2 (en) 2022-09-06
WO2020040066A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6323738B2 (ja) 固体撮像装置
US9973700B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US20180054576A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
CN111885318B (zh) 固态成像元件及成像装置
JP2008205639A (ja) 固体撮像装置及びその動作方法
TWI814893B (zh) 固態攝像裝置及電子機器
JP2016015680A (ja) 固体撮像素子および撮像装置
TWI822831B (zh) 固態攝像裝置及電子機器
CN112567732B (zh) 固态摄像装置和电子设备
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP4464087B2 (ja) 撮像装置及びそれを用いた撮像システム
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP2018198441A (ja) 固体撮像素子及び撮像装置
JP2024009651A (ja) 光電変換装置、撮像システム、および機器
JP2019009820A (ja) 固体撮像素子