TWI819949B - 冷卻板及半導體製造裝置用構件 - Google Patents

冷卻板及半導體製造裝置用構件 Download PDF

Info

Publication number
TWI819949B
TWI819949B TW112100843A TW112100843A TWI819949B TW I819949 B TWI819949 B TW I819949B TW 112100843 A TW112100843 A TW 112100843A TW 112100843 A TW112100843 A TW 112100843A TW I819949 B TWI819949 B TW I819949B
Authority
TW
Taiwan
Prior art keywords
cooling plate
substrate
semiconductor manufacturing
mass
electrostatic chuck
Prior art date
Application number
TW112100843A
Other languages
English (en)
Other versions
TW202347671A (zh
Inventor
三崎雅斗
吉野浩一
服部亮誉
曻和宏
Original Assignee
日商日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本碍子股份有限公司 filed Critical 日商日本碍子股份有限公司
Application granted granted Critical
Publication of TWI819949B publication Critical patent/TWI819949B/zh
Publication of TW202347671A publication Critical patent/TW202347671A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本發明係關於一種冷卻板及半導體製造裝置用構件。本發明之冷卻板，含有42～65質量%的TiSi 2、及4～16質量%的TiC，並含有較TiSi 2之質量%更少量的SiC。

Description

冷卻板及半導體製造裝置用構件
本發明係關於一種冷卻板及半導體製造裝置用構件。
在半導體製程中高溫化之靜電吸盤，為了散熱而將其與冷卻板接合。此一情況，有使用氧化鋁作為靜電吸盤的材料，使用複合材料作為冷卻板的材料之情形。作為此等複合材料，例如如同專利文獻1所揭露，已知一種含有碳化矽、矽化鈦、鈦矽碳化物及碳化鈦的複合材料。此等複合材料，具有良好的材料特性。 ［習知技術文獻］ ［專利文獻］
專利文獻1：日本特許第5666748號公報
［本發明所欲解決的問題］
然而，在使用專利文獻1的複合材料之冷卻板中，有表面產生凹痕（小孔）的情形。若此等凹痕存在，則有該處成為起點而容易受到破壞、面內發生溫度不均而致使面內的均熱性降低等疑慮，故並非為適宜態樣。
本發明係為了解決此等問題而提出，其主要目的在於提供一種具有良好的材料特性且表面所出現的凹痕少之冷卻板。 ［解決問題之技術手段］
［1］本發明之冷卻板， 含有42～65質量%的TiSi 2、及4～16質量%的TiC，並含有較TiSi 2之質量%更少量的SiC。
此冷卻板，具有良好的材料特性，故將冷卻對象物冷卻之能力高。此外，此冷卻板，表面所出現的凹痕少，故可抑制以凹痕為起點之破壞的發生，可抑制凹痕存在處的熱傳導降低所伴隨之溫度不均的發生。
另，表示數值範圍之「a～b」，係指a以上b以下(此處指含a及含b)。
［2］於較佳態樣中，本發明之冷卻板（該［1］所記載之冷卻板），具有30000mm 2以上的表面，在對該表面實施使用螢光液之滲透探傷檢測後觀察該表面時，該螢光液滲透且長徑0.5mm以上的孔為1個以下。此處，將此等孔定義為凹痕。此等冷卻板，凹痕之數量極少，故可更為抑制以凹痕為起點之破壞的發生、因凹痕而造成之溫度不均的發生。
［3］於較佳態樣中，本發明之冷卻板（該［1］或［2］所記載之冷卻板），含有0.1～0.5質量%的SiO 2。如此一來，則可使材料特性之一者即4點抗彎強度增高。
［4］於較佳態樣中，本發明之冷卻板（該［1］～［3］中任一項記載之冷卻板），質量比SiC/TiSi 2為0.47～0.98，質量比SiC/TiC為2.7～8.8。
［5］本發明之冷卻板（該［1］～［4］中任一項記載之冷卻板），可使用在氧化鋁基板的冷卻；可使與氧化鋁的40℃～570℃之平均線性熱膨脹係數的差為0.5ppm/K以下，或使40℃～570℃之平均線性熱膨脹係數為7.2～9.0ppm/K。如此一來，則在製造將冷卻板與作為冷卻對象物之氧化鋁基板接合的接合體時，冷卻板與氧化鋁基板的熱膨脹差小，故即便將該接合體在低溫與高溫之間重複使用，仍可抑制冷卻板與氧化鋁基板的剝離。
另，本發明之冷卻板（該［1］～［5］中任一項記載之冷卻板）中，開孔率宜為1%以下，更宜為0.1%以下。容積密度宜為3.70g/cm 3以上，更宜為3.74g/cm 3以上。熱傳導率宜為75W/mK以上，更宜為80W/mK以上。4點抗彎強度宜為250MPa以上，更宜為290MPa以上。SiC之含有率，宜為30～44質量%。
［6］本發明之半導體製造裝置用構件，具備：氧化鋁基板，內建有電極；本發明之冷卻板（該［5］所記載之冷卻板）；以及金屬接合層，將該氧化鋁基板與該冷卻板接合。此半導體製造裝置用構件，由於冷卻板與氧化鋁基板的熱膨脹差小，故即便在低溫與高溫之間重複使用，仍可抑制冷卻板與氧化鋁基板的剝離。因此，耐用年限變長。
另，本發明之半導體製造裝置用構件（該［6］所記載之半導體製造裝置用構件）中，該金屬接合層，宜以含有Mg或含有Si及Mg的鋁合金形成。
［半導體製造裝置用構件－第1實施形態］ 以下，針對第1實施形態之半導體製造裝置用構件10予以說明。圖1係半導體製造裝置用構件10的俯視圖，圖2係圖1的A-A剖面圖。
半導體製造裝置用構件10，具備：氧化鋁製之靜電吸盤20，可吸附施行電漿處理之矽製的晶圓W；冷卻板疊層體30，將靜電吸盤20冷卻；以及疊層體－吸盤接合層40，將靜電吸盤20與冷卻板疊層體30接合。
靜電吸盤20，係外徑較晶圓W之外徑更小的圓盤狀之氧化鋁板，內建有靜電電極22與加熱器電極24。靜電電極22，係經由桿狀之供電端子23而可藉由未圖示之外部電源施加直流電壓的平面狀之電極。若對此靜電電極22施加直流電壓，則以庫侖力將晶圓W吸附固定在晶圓載置面20a；若解除直流電壓的施加，則對晶圓W之晶圓載置面20a的吸附固定解除。加熱器電極24，涵蓋靜電吸盤20的全表面而配線，例如以一筆畫方式形成圖案，若施加電壓則發熱，將晶圓W加熱。藉由從冷卻板疊層體30之背面起分別到達加熱器電極24之一端及另一端的桿狀之供電端子25，而可對加熱器電極24施加電壓。
冷卻板疊層體30，係外徑與靜電吸盤20同等或略大的圓盤狀之疊層體；具備：第1基板31、第2基板32、第3基板33、在第1基板31與第2基板32之間形成的第1金屬接合層34、在第2基板32與第3基板33之間形成的第2金屬接合層35、及冷媒可流通的冷媒通路36。於第2基板32，形成衝孔部32a。此衝孔部32a，以使從第2基板32之一側的面起至另一側的面成為與冷媒通路36相同形狀的方式衝孔。第1金屬接合層34及第2金屬接合層35，係在第1基板31與第2基板32之一側的面之間、及第2基板32之另一側的面與第3基板33之間，夾入金屬接合材（例如Al-Si-Mg系或Al-Mg系的金屬接合材），將各基板31～33熱壓接合藉以形成。於冷卻板疊層體30形成冷媒供給孔46a與冷媒排出孔46b，其等從與靜電吸盤20接合的面為相反之側的面起往與晶圓載置面20a正交之方向延伸，和冷媒通路36的入口36a與出口36b分別接在一起。此外，於冷卻板疊層體30形成端子插通孔43、45，其等貫通靜電吸盤20所接合的面與其相反側的面。端子插通孔43，係用於供靜電電極22之供電端子23插通的孔；端子插通孔45，係用於供加熱器電極24之供電端子25插通的孔。
第1基板31～第3基板33使用的複合材料製之冷卻板，含有42～65質量%（宜為42～53質量%）的TiSi 2、及4～16質量%（宜為8～15質量%）的TiC，並含有較TiSi 2之質量%更少量的SiC。含有率，係取得複合材料之冷卻板的X光繞射圖案，藉由利用資料解析用軟體之簡易定量法所求出的值。此冷卻板，具有良好的材料特性，且表面所出現的凹痕極少。在本說明書中，將「凹痕」定義為對30000mm 2以上（例如φ200mm以上）的面實施使用螢光液之滲透探傷檢測時，滲透了螢光液之長徑0.5mm以上的孔。
疊層體－吸盤接合層40，係在冷卻板疊層體30的第1基板31與靜電吸盤20之間夾入金屬接合材（例如Al-Si-Mg系或Al-Mg系的金屬接合材），將兩者熱壓接合藉以形成。另，各供電端子23、25，構成為不與冷卻板疊層體30、第1接合層34及第2金屬接合層35、疊層體－吸盤接合層40直接接觸。
另，於半導體製造裝置用構件10，亦可將用於對晶圓W的背面供給He氣體之氣體供給孔、及用於供將晶圓W從晶圓載置面20a抬起的升降銷插通之升降銷插通孔，設置為沿著與晶圓載置面20a正交的方向貫通半導體製造裝置用構件10。
接著，針對半導體製造裝置用構件10的使用例予以說明。首先，在將半導體製造裝置用構件10設置於未圖示之真空腔室內的狀態下，將晶圓W載置於晶圓載置面20a。而後，將真空腔室內藉由真空泵減壓，調整成為既定的真空度，對靜電電極22施加直流電壓以產生庫侖力，將晶圓W吸附固定在晶圓載置面20a。接著，使真空腔室內為既定壓力（例如數10～數100Pa）的反應氣體環境，在此一狀態下產生電漿。而後，藉由所產生之電漿施行晶圓W的表面之蝕刻。未圖示之控制器，控制對加熱器電極24供給的電力，俾使晶圓W的溫度成為預先設定之目標溫度。
接著，針對半導體製造裝置用構件10的製造例予以說明。圖3及圖4係半導體製造裝置用構件10的製程圖。圖5係第2基板32的說明圖，（a）為俯視圖，（b）為（a）的B-B剖面圖。
首先，製作係圓盤狀之薄型板材（冷卻板）的第1基板31～第3基板33（參考圖3（a））。接著，以使從第2基板32之一側的面起至另一側的面成為與冷媒通路36相同形狀的方式衝孔，於第2基板32形成衝孔部32a（參考圖3（b）及圖5）。衝孔部32a，可藉由綜合加工機、水刀、放電加工等形成。接著，將金屬接合材51夾入第1基板31與第2基板32之一側的面之間，並將金屬接合材52夾入第2基板32之另一側的面與第3基板33之間（參考圖3（c）），將第1～第3基板31～33熱壓接合（參考圖3（d））。藉此，使衝孔部32a成為冷媒通路36，於第1基板31與第2基板32之間形成第1金屬接合層34，於第2基板32與第3基板33之間形成第2金屬接合層35，完成冷卻板疊層體30。此時，作為金屬接合材51、52，宜使用Al-Si-Mg系或Al-Mg系接合材。使用此等接合材的熱壓接合（TCB），係在真空氣體環境下，於加熱至固相線溫度以下的狀態下，以0.5～2.0kg/mm 2之壓力花費1～5小時將各基板加壓藉以施行。而後，形成從冷卻板疊層體30之背面側起到達冷媒通路36之入口36a的冷媒供給孔46a、及從冷卻板疊層體30之背面側起到達冷媒通路36之出口36b的冷媒排出孔46b，並形成將冷卻板疊層體30表裡貫通的端子插通孔43、45（參考圖3（e），於圖3（e）雖未出現冷媒通路36之入口36a與出口36b、冷媒供給孔46a、冷媒排出孔46b，但關於其等可參考圖1）。
另一方面，製作埋設有靜電電極22及加熱器電極24，安裝有供電端子23、25之靜電吸盤20（參考圖4（a））。此等靜電吸盤20，例如可依日本特開2006-196864號公報的記載而準備。而後，於靜電吸盤20的和晶圓載置面20a為相反側的面，與冷卻板疊層體30之第1基板31的表面之間，將金屬接合材28夾入，將供電端子23、25分別往端子插通孔43、45插通，將靜電吸盤20與冷卻板疊層體30熱壓接合（參考圖4（a））。藉此，於靜電吸盤20與冷卻板疊層體30之間形成疊層體－吸盤接合層40，完成半導體製造裝置用構件10（參考圖4（b））。作為金屬接合材28，宜如同上述地使用Al-Si-Mg系或Al-Mg系接合材施行TCB。
以上詳述之第1實施形態的第1基板31～第3基板33所使用之冷卻板，具有良好的材料特性，故將冷卻對象物冷卻之能力高。此外，此冷卻板，表面所出現的凹痕少，故可抑制以凹痕為起點之破壞的發生，可抑制凹痕存在處的熱傳導降低所伴隨之溫度不均的發生。
此冷卻板，宜含有0.1～0.5質量%的SiO 2。如此一來，則可使材料特性之一者即4點抗彎強度增高。此外，質量比SiC/TiSi 2宜為0.47～0.98。質量比SiC/TiC宜為2.7～8.8。SiC之含有率宜為30～44質量%。
此冷卻板，宜使與氧化鋁的40℃～570℃之平均線性熱膨脹係數的差為0.5ppm/K以下，或使40℃～570℃之平均線性熱膨脹係數為7.2～9.0ppm/K。如此一來，則將作為靜電吸盤20之氧化鋁基板與作為第1基板31之冷卻板接合的接合體，由於氧化鋁基板與冷卻板的熱膨脹差小，故即便將該接合體在低溫與高溫之間重複使用，仍可抑制冷卻板與氧化鋁基板的剝離。因此，半導體製造裝置用構件10的耐用年限變長。
此冷卻板中，開孔率宜為1%以下，更宜為0.1%以下；容積密度宜為3.70g/cm 3以上，更宜為3.74g/cm 3以上。如此一來，則由於緻密性非常高，故液密性、氣密性良好。熱傳導率宜為75W/mK以上，更宜為80W/mK以上。如此一來，則可從冷卻對象物即靜電吸盤20高效率地奪取熱。4點抗彎強度宜為250MPa以上，更宜為290MPa以上。如此一來，則可承受製造半導體製造裝置用構件10時的加工或接合，亦可充分承受因使用時之溫度變化而產生的應力。另，此冷卻板，亦可含有9～16質量%的C元素、0.1～0.5質量%的Si 3N 4、及0.1～0.5質量%的TiN。
［半導體製造裝置用構件－第2實施形態］ 以下，針對第2實施形態之半導體製造裝置用構件110予以說明。圖6係半導體製造裝置用構件110的剖面圖。
半導體製造裝置用構件110，具備：氧化鋁製之靜電吸盤20，可吸附施行電漿處理之矽製的晶圓W；冷卻板疊層體130，將靜電吸盤20冷卻；以及疊層體－吸盤接合層40，將冷卻板疊層體130與靜電吸盤20接合。
靜電吸盤20，與第1實施形態相同，故賦予和第1實施形態相同之符號，將說明省略。冷卻板疊層體130，係外徑與靜電吸盤20同等或略大的圓盤狀之疊層體，具備：第1基板131、第2基板132、在第1基板131與第2基板132之間形成的金屬接合層134、及冷媒可流通的冷媒通路136。第1基板131及第2基板132所使用的複合材料製之冷卻板，基本上與在第1實施形態使用之冷卻板相同。第2基板132，在與第1基板131相面對的面具有成為冷媒通路136的溝132a。金屬接合層134，係在第1基板131、與第2基板132中之設置有溝132a的面之間，將金屬接合材（例如Al-Si-Mg系或Al-Mg系的金屬接合材）夾入，將兩基板131、132熱壓接合藉以形成。於冷卻板疊層體130，與第1實施形態同樣地，形成和冷媒通路136之入口與出口分別接在一起的冷媒供給孔與冷媒排出孔，但將其等之圖示省略。此外，於冷卻板疊層體130，與第1實施形態同樣地形成端子插通孔43、45。疊層體－吸盤接合層40，與第1實施形態相同，故將說明省略。
半導體製造裝置用構件110的使用例，與第1實施形態大致相同，故將說明省略。
接著，針對半導體製造裝置用構件110的製造例予以說明。圖7係半導體製造裝置用構件110的製程圖，圖8係第2基板132的說明圖，（a）為俯視圖，（b）為C-C剖面圖。首先，製作作為圓盤狀之薄型板材（冷卻板）的第1基板131及第2基板132（參考圖7（a））。接著，於第2基板132中之與第1基板131相面對的面，形成成為冷媒通路136的溝132a（參考圖7（b）及圖8）。溝132a，可藉由綜合加工機、水刀、放電加工等形成。接著，在第1基板131與第2基板132之形成有溝132a的面之間，將金屬接合材61夾入（參考圖7（c）），將第1基板131與第2基板132熱壓接合（參考圖7（d））。藉此，使溝132a成為冷媒通路136，於第1基板131與第2基板132之間形成金屬接合層134，完成冷卻板疊層體130。此時，作為金屬接合材61，宜如同上述地使用Al-Si-Mg系或Al-Mg系接合材施行TCB。之後的步驟，亦即靜電吸盤20與冷卻板疊層體130的接合步驟，與第1實施形態相同，故將其說明省略。
以上詳述之第2實施形態的第1基板131～第2基板132所使用之冷卻板，與在第1實施形態使用之冷卻板相同，故可獲得與第1實施形態相同之效果。
［半導體製造裝置用構件－第3實施形態］ 以下，針對第3實施形態之半導體製造裝置用構件210予以說明。圖9係半導體製造裝置用構件210的剖面圖，圖10係半導體製造裝置用構件210的背面圖（P視圖）。
半導體製造裝置用構件210，具備：氧化鋁製之靜電吸盤20，可吸附施行電漿處理之矽製的晶圓W；冷卻板230，將靜電吸盤20冷卻；以及冷卻板－吸盤接合層240，將冷卻板230與靜電吸盤20接合。
靜電吸盤20，與第1實施形態相同，故賦予和第1實施形態相同之符號，將說明省略。冷卻板230，係外徑與靜電吸盤20同等或略大的圓盤狀之單層板材，基本上與在第1實施形態使用之冷卻板相同。冷卻板230，於真空腔室側之與設置板90相面對的面具有冷媒通路溝230a。冷媒通路溝230a之形狀與圖8的溝132a相同。此外，於冷卻板230，與第1實施形態同樣地形成端子插通孔43、45。冷卻板－吸盤接合層240，與第1實施形態之疊層體－吸盤接合層40相同，故將說明省略。
外周密封構件232，為可彈性變形之樹脂製或金屬製的環，沿著冷卻板230的底面之外邊緣而配置（參考圖10）。冷媒通路密封構件234，為可彈性變形之樹脂製或金屬製的構件，以包圍冷媒通路溝230a之方式配置（參考圖10）。外周密封構件232及冷媒通路密封構件234，配置於設置板90的頂面與半導體製造裝置用構件210的底面（冷卻板230的底面）之間。
半導體製造裝置用構件210，利用夾持構件70安裝於設置板90。夾持構件70，係剖面呈略倒L字形的環狀構件，在使內周段差面勾卡於冷卻板230的外周頂面之狀態下，將螺栓72從夾持構件70的頂面插入，與設置板90之螺孔92螺合。螺栓72，安裝於沿著夾持構件70的周向等間隔地設置之複數處（例如8處或12處）。藉由如此地將螺栓72與螺孔92螺合，而將外周密封構件232及冷媒通路密封構件234於上下方向壓扁，發揮密封性。藉此，將冷媒通路溝230a之下部開口以設置板90封閉，形成冷媒通路236。另，於設置板90，形成和冷媒通路236之入口與出口分別接在一起的冷媒供給孔與冷媒排出孔，但將其等之圖示省略。
半導體製造裝置用構件210的使用例，與第1實施形態大致相同，故將說明省略。此外，半導體製造裝置用構件210的製造例中，作為冷卻板230，可利用第2實施形態之第2基板132製造，故將說明省略。
以上詳述的第3實施形態之冷卻板230，與在第1實施形態使用之冷卻板相同，故可獲得與第1實施形態同樣的效果。
另，本發明並未受到上述實施形態的任何限定，若屬於本發明之技術範圍，自然能夠以各種態樣實施。
例如，本發明之冷卻板，並未限定於第1實施形態之第1基板31～第3基板33、第2實施形態之第1基板131及第2基板132、第3實施形態之冷卻板230的構造，為何種構造皆可。第1基板31與第3基板33、及第1基板131為不具有冷媒通路溝之構造的例子，第2基板32、132與冷卻板230為具有冷媒通路溝之構造的例子。本發明之冷卻板，可具備或不具備冷媒通路溝（或冷媒通路）。冷媒通路36、136、236的形狀，亦未限定於上述實施形態的形狀。此外，第1實施形態之冷卻板疊層體30為3層構造，第2實施形態之冷卻板疊層體130為2層構造，第3實施形態之冷卻板230為1層構造，但層數並未特別限定於此等數量。此外，亦可採用不具備冷卻通路之冷卻板疊層體30、130與冷卻板230，此一情況，亦可於其等之下側配置其他材料（例如Al）的基板，於該基板設置冷媒通路或冷媒通路溝。 ［實施例］
以下，針對冷卻板的較佳實施例予以說明。
1.製造順序 ・調合 秤量原料成分使其成為表1所示之質量%，使異丙醇為溶媒，使用尼龍製的容器、直徑10mm的置入有鐵芯的尼龍球，進行4小時濕式混合。將混合後之漿體取出，在氮氣氣流中以110℃乾燥。而後，使其通過30目的篩網，成為調合粉末。另，確認到將約500g之秤量出的原料投入至高速流動混合機（粉體投入部的容量1.8L），以攪拌葉片的轉速1500rpm混合之情況，亦可獲與濕式混合相同的材料特性。 ・成形 將調合粉末，以200kgf/cm 2的壓力進行單軸加壓成形，製作圓盤狀成形體，收容至鍛燒用石墨模具。 ・鍛燒 藉由將圓盤狀成形體熱壓鍛燒而獲得緻密質之冷卻板。在熱壓鍛燒時，使推壓壓力為200kgf/cm 2，以表1所示的鍛燒溫度（最高溫度）鍛燒，在至鍛燒結束為止前使其為真空氣體環境。使鍛燒溫度下的保存時間為4小時。獲得之冷卻板的直徑為400mm、厚度為25mm。
2.各實驗例 於表1顯示：a：各實驗例之起始原料組成（質量%）、b：熱壓鍛燒溫度、c：由XRD測定結果求出之冷卻板的構成相與其含有率（質量%）、d：冷卻板中的2種質量比（SiC/TiSi 2與SiC/TiC）、e：冷卻板的材料特性（開孔率、容積密度、4點抗彎強度、線性熱膨脹係數、熱傳導率）、f：冷卻板的製品特性（凹痕之數量）。另，實驗例1～24中的實驗例1～16相當於本發明的實施例，剩餘相當於比較例。
［表1］
3.構成相的簡易定量 以研缽將冷卻板磨粉，藉由X光繞射裝置鑑別結晶相。使測定條件為CuKα、40kV、40mA、2θ＝5～70°，使用封入管式X光繞射裝置（Bruker AXS公司製之D8 ADVANCE）。此外，施行構成相的簡易定量。此簡易定量，將冷卻板所含之結晶相的含有量依據X光繞射的峰值而求出。此處，區分為SiC、TiSi 2、TSC（Ti 3SiC 2）、TiC及SiO 2而施行簡易定量，求出含有量。在簡易定量，利用Bruker AXS公司的粉末繞射資料解析用軟體「EVA」之簡易輪廓擬合(profile fitting)功能（FPM Eval.）。本功能係利用定性之結晶相的ICDD PDF卡片之I/Icor（相對於剛玉的繞射強度之強度比），算出構成相的量比。各結晶相的PDF卡片號碼，使用：SiC：00-049-1428、TiSi 2：01-071-0187、TSC：01-070-6397、TiC：01-070-9258（TiC0.62）、SiO 2：00-039-1425。
4.材料特性的測定 （1）開孔率及容積密度 藉由使純水為媒介的阿基米德法進行測定。 （2）4點抗彎強度 遵循JIS-R1601而求出。 （3）線性熱膨脹係數（40～570℃之平均線性熱膨脹係數） 使用Bruker AXS公司（股）製之TD5020S（橫型示差膨脹測定方式），在氬氣環境中，以升溫速度20℃/分鐘的條件2次升溫至650℃，由第2次之測定資料算出40～570℃之平均線性熱膨脹係數。於標準樣品，使用裝置附屬的氧化鋁標準樣品（純度99.7%、容積密度3.9g/cm 3、長度20mm）。準備另一份該氧化鋁標準樣品，在同一條件下測定出之線性熱膨脹係數的值為7.7ppm/K。 （4）熱傳導率 藉由雷射閃射法進行測定。
5.製品特性（凹痕之數量）的測定 對所獲得的直徑400mm之冷卻板的表面（30000mm 2以上）實施使用螢光液之滲透探傷檢測，照射紫外線，以目視方式計算滲透了螢光液之長徑0.5mm以上的孔（凹痕）之數量。
6.結果 （1）實驗例1～16 在實驗例1～16中，使用SiC、TiSi 2及TiC作為原料（在實驗例12、14中進一步使用SiO 2），以鍛燒溫度1330～1420℃施行熱壓鍛燒，獲得冷卻板。獲得的冷卻板，各構成相之含有率恰當，故可獲得良好的材料特性及製品特性。此外，實驗例1～16之冷卻板，由於材料特性良好，因而亦可說是將冷卻對象物冷卻的能力高。尤其是由於線性熱膨脹係數與氧化鋁同等，故即便將使冷卻板與氧化鋁金屬接合的接合體在低溫與高溫之間重複使用，仍可抑制兩者之剝離。此外，製品特性即凹痕之數量為零或1，故可抑制以凹痕為起點之破壞的發生，亦可抑制凹痕存在處的熱傳導降低所伴隨之溫度不均的發生。另，在實驗例14中，凹痕之數量為零，但構成相的SiO 2之含有率為0.7質量%的略高值，故相較於實驗例1～13、15、16，4點抗彎強度略低。
在此等實驗例1～16中，作為原料，並未使用與水之反應性高的金屬Si或金屬Ti，故冷卻板之製程管理容易。
（2）實驗例17～24 在實驗例17～24獲得之冷卻板，各構成相之含有率不恰當，故相較於實驗例1～16，可觀察到材料特性劣化之傾向。此外，此等冷卻板，製品特性即凹痕之數量為5以上，故容易發生以凹痕為起點之破壞，亦容易發生凹痕存在處的熱傳導降低所伴隨之溫度不均。另，在實驗例23、24中，開孔率為零，但可看到凹痕之數量眾多。由此結果來看，得知即便開孔率為零，仍無法說是凹痕之數量一定為零。
本申請案，係以2022年5月24日提出申請之國際申請案PCT/JP2022/021267作為優先權主張的基礎，藉由引用方式將其全部內容援用而納入本說明書。 ［產業上利用性］
本發明之冷卻板，例如使用在與氧化鋁製的靜電吸盤或載置台等進行金屬接合之冷卻板。
10:半導體製造裝置用構件 20:靜電吸盤 20a:晶圓載置面 22:靜電電極 23:供電端子 24:加熱器電極 25:供電端子 28:金屬接合材 30:冷卻板疊層體 31:第1基板 32:第2基板 32a:衝孔部 33:第3基板 34:第1金屬接合層 35:第2金屬接合層 36:冷媒通路 36a:入口 36b:出口 40:疊層體-吸盤接合層 43:端子插通孔 45:端子插通孔 46a:冷媒供給孔 46b:冷媒排出孔 51:金屬接合材 52:金屬接合材 61:金屬接合材 70:夾持構件 72:螺栓 90:設置板 92:螺孔 110:半導體製造裝置用構件 130:冷卻板疊層體 131:第1基板 132:第2基板 132a:溝 134:金屬接合層 136:冷媒通路 210:半導體製造裝置用構件 230:冷卻板 230a:冷媒通路溝 232:外周密封構件 234:冷媒通路密封構件 236:冷媒通路 240:冷卻板-吸盤接合層 W:晶圓
圖1係半導體製造裝置用構件10的俯視圖。 圖2係圖1的A-A剖面圖。 圖3（a）～（e）係半導體製造裝置用構件10的製程圖。 圖4（a）、（b）係半導體製造裝置用構件10的製程圖。 圖5（a）、（b）係第2基板32的說明圖。 圖6係半導體製造裝置用構件110的剖面圖。 圖7（a）～（d）係半導體製造裝置用構件110的製程圖。 圖8（a）、（b）係第2基板132的說明圖。 圖9係半導體製造裝置用構件210的剖面圖。 圖10係半導體製造裝置用構件210的背面圖（P視圖）。

Claims (5)

  1. 一種冷卻板，含有42~65質量%的TiSi2、4~16質量%的TiC，並含有較TiSi2之質量%更少量的SiC，0.1~0.5質量%的SiO2。
  2. 如請求項1之冷卻板，其中，具有30000mm2以上的表面，在對該表面實施使用螢光液之滲透探傷檢測後觀察該表面時，該螢光液滲透且長徑0.5mm以上的孔為1個以下。
  3. 如請求項1或2之冷卻板，其中，質量比SiC/TiSi2為0.47~0.98，質量比SiC/TiC為2.7~8.8。
  4. 如請求項1或2之冷卻板，其中，使用在氧化鋁基板的冷卻；與氧化鋁的40℃~570℃之平均線性熱膨脹係數的差為0.5ppm/K以下，或40℃~570℃之平均線性熱膨脹係數為7.2~9.0ppm/K。
  5. 一種半導體製造裝置用構件，包含：氧化鋁基板，內建有電極；如請求項4之冷卻板；以及金屬接合層，將該氧化鋁基板與該冷卻板接合。
TW112100843A 2022-05-24 2023-01-09 冷卻板及半導體製造裝置用構件 TWI819949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2022/021267 2022-05-24
PCT/JP2022/021267 WO2023228281A1 (ja) 2022-05-24 2022-05-24 冷却板及び半導体製造装置用部材

Publications (2)

Publication Number Publication Date
TWI819949B true TWI819949B (zh) 2023-10-21
TW202347671A TW202347671A (zh) 2023-12-01

Family

ID=88099191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100843A TWI819949B (zh) 2022-05-24 2023-01-09 冷卻板及半導體製造裝置用構件

Country Status (5)

Country Link
US (1) US20230386882A1 (zh)
JP (1) JP7350215B1 (zh)
KR (1) KR20230164643A (zh)
TW (1) TWI819949B (zh)
WO (1) WO2023228281A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201504192A (zh) * 2013-03-15 2015-02-01 Ngk Insulators Ltd 冷卻板、其製法以及半導體製造裝置用元件
JP5666749B1 (ja) * 2013-03-25 2015-02-12 日本碍子株式会社 冷却板、その製法及び半導体製造装置用部材
CN113264775A (zh) * 2020-01-29 2021-08-17 日本碍子株式会社 致密质复合材料、其制法、接合体及半导体制造装置用构件
CN114391172A (zh) * 2020-08-14 2022-04-22 优百特有限公司 电化学器件用隔膜

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931855B2 (ja) * 2003-08-08 2007-06-20 株式会社日立製作所 電子回路装置
JP2005154832A (ja) * 2003-11-25 2005-06-16 Kyocera Corp 複合材料とその製造方法及びウェハ保持部材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201504192A (zh) * 2013-03-15 2015-02-01 Ngk Insulators Ltd 冷卻板、其製法以及半導體製造裝置用元件
JP5666749B1 (ja) * 2013-03-25 2015-02-12 日本碍子株式会社 冷却板、その製法及び半導体製造装置用部材
TW201506000A (zh) * 2013-03-25 2015-02-16 Ngk Insulators Ltd 冷卻板、其製法以及半導體製造裝置用元件
CN113264775A (zh) * 2020-01-29 2021-08-17 日本碍子株式会社 致密质复合材料、其制法、接合体及半导体制造装置用构件
CN114391172A (zh) * 2020-08-14 2022-04-22 优百特有限公司 电化学器件用隔膜

Also Published As

Publication number Publication date
US20230386882A1 (en) 2023-11-30
TW202347671A (zh) 2023-12-01
WO2023228281A1 (ja) 2023-11-30
JPWO2023228281A1 (zh) 2023-11-30
JP7350215B1 (ja) 2023-09-25
KR20230164643A (ko) 2023-12-04

Similar Documents

Publication Publication Date Title
KR101483921B1 (ko) 냉각판, 그 제조방법 및 반도체 제조 장치용 부재
KR101499409B1 (ko) 냉각판, 그 제조방법 및 반도체 제조 장치용 부재
KR100681253B1 (ko) 웨이퍼 지지부재
US8164909B2 (en) Al/AlN joint material, base plate for power module, power module, and manufacturing method of Al/AlN joint material
JP2021145129A (ja) 高温プロセス用の金属接合されたバッキングプレートを有する静電パックアセンブリ
TWI390663B (zh) A joining structure and a method for manufacturing the same
CN107735386B (zh) 用于修复在半导体加工中使用的设备件的方法
TW201830513A (zh) 半導體製造裝置用元件及其製法
CN102325739A (zh) 陶瓷－金属接合体及其制法
WO2019188148A1 (ja) 複合焼結体、半導体製造装置部材および複合焼結体の製造方法
TWI819949B (zh) 冷卻板及半導體製造裝置用構件
TWI239039B (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
TWI240985B (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
JP2020181926A (ja) 高結晶性黒鉛の接合構造及び接合方法
JP5073135B2 (ja) 窒化アルミニウム焼結体、その製造方法及び用途
JP2003017223A (ja) セラミックヒータ及びセラミックヒータ内臓型静電チャック
CN210215543U (zh) 化学气相淀积设备、陶瓷加热盘
Kim et al. Pressureless silver nanopowder sintered bonds for liquid cooled IGBT power modules
TWI239053B (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
JPWO2023228281A5 (zh)
TW202406002A (zh) 半導體製造裝置用構件
TW202410282A (zh) 晶圓載置台