TWI818451B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI818451B
TWI818451B TW111106954A TW111106954A TWI818451B TW I818451 B TWI818451 B TW I818451B TW 111106954 A TW111106954 A TW 111106954A TW 111106954 A TW111106954 A TW 111106954A TW I818451 B TWI818451 B TW I818451B
Authority
TW
Taiwan
Prior art keywords
layer
superlattice
superlattice layer
flow ratio
thickness
Prior art date
Application number
TW111106954A
Other languages
English (en)
Other versions
TW202245007A (zh
Inventor
陳耀
康雙雙
閆龍
文 王
世平 郭
Original Assignee
大陸商中微半導體設備（上海）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中微半導體設備（上海）股份有限公司 filed Critical 大陸商中微半導體設備（上海）股份有限公司
Publication of TW202245007A publication Critical patent/TW202245007A/zh
Application granted granted Critical
Publication of TWI818451B publication Critical patent/TWI818451B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供了一種半導體元件的結構及製作方法，包括在矽基材上的AlN層，和AlN層上的第一超晶格層，以及在第一超晶格層上方的第二超晶格層，在第二超晶格層上外延成Al zGa 1-zN，每層超晶格由不同Al組分含量的雙層或多層Al aGa 1-aN迴圈組成，通過調整由矽基材到Al zGa 1-zN層的Al組分含量依次降低，可以避免Al zGa 1-zN與矽基材之間由於晶格常數不匹配造成的裂紋翹曲等問題，提高半導體元件的穩定性，解決了使用藍寶石做基材的高成本問題。

Description

半導體元件及其製造方法
本發明涉及半導體元件的技術領域，尤其涉及一種在矽基材上生長氮化鎵元件的技術領域。
隨著對清潔能源的重視，功率半導體的重要性正在提高。諸如電動車的變頻器、空調、冰箱等所使用的功率半導體都是用矽製造的。但是，與矽相比，氮化物半導體具有高閾值電場、低導通電阻、高溫高頻的工作特性，因此備受關注。近來，主流的大功率元件包括MOSFET和IGBT，但是氮化鎵基高電子遷移率電晶體（HEMT）的研究也在高速發展中。除HEMT之外，在基材上形成氮化鎵（GaN）層的元件還可以應用於發光二極體（LED）和射頻(RF)元件中。
在成熟工藝中，通常選擇在藍寶石基材上形成氮化鎵層。然而，藍寶石基材價格昂貴，不利於批量生產成本的降低。探索在更便宜且應用更廣的矽基材上形成氮化鎵層是目前的趨勢。但是，因為氮化鎵層和矽基材之間的晶格常數失配問題，如果採取與藍寶石基材相同的工藝方法形成的氮化鎵層可能會出現諸如裂紋和翹曲的晶圓缺陷，造成半導體元件的不良，無法達到降低成本的目的。
為了解決上述技術問題，本發明提供一種半導體元件，包括： 矽基材，位於所述矽基材上的AlN層； 位於所述AlN層上的第一超晶格層，所述第一超晶格層包含Al aGa 1-aN層和Al bGa 1-bN層；以及 在所述第一超晶格層上方的第二超晶格層，所述第二超晶格層包含Al cGa 1-cN層和Al dGa 1-dN層； 其中，0≤a≤1、0≤b≤1、0≤c≤1、0≤d≤1；所述第二超晶格層的鋁組分小於所述第一層超晶格的鋁組分； 在所述第二超晶格層上方生長AlzGa1-zN層。
較佳的，所述Al aGa 1-aN層的厚度0＜d1≤50nm，所述Al bGa 1-bN層的厚度0＜d2≤50nm，所述Al cGa 1-cN層的厚度0＜d3≤50nm，所述Al cGa 1-cN層的厚度為0＜d4≤50nm。
較佳的，所述第一超晶格層的等效鋁組分為(a×d1+b×d2)/(d1+d2)；所述第二超晶格層的等效鋁組分為(c×d3+d×d4)/(d3+d4)； 其中(a×d1+b×d2)/(d1+d2)＞(c×d3+d×d4)/(d3+d4)。
較佳的，所述第一超晶格層的C摻雜濃度小於第二超晶格層的C摻雜濃度。
較佳的，所述第一超晶格層和/或第二超晶格層還包含至少一層Al xGa 1-xN層，其中0≤x≤1，Al xGa 1-xN層的厚度0＜dx≤50nm。
較佳的，所述第一超晶格層和第二超晶格層之間設置有Al yGa 1-yN層，其中0≤y≤1，Al yGa 1-yN層的厚度0＜dy≤5um。
較佳的，y的取值範圍為：(a×d1+b×d2)/(d1+d2)＞y＞(c×d3+d×d4)/(d3+d4)。
較佳的，所述Al yGa 1-yN層的C摻雜濃度大於第一超晶格層的C摻雜濃度，並且小於第二超晶格層的C摻雜濃度。
較佳的，所述第一超晶格層和第二超晶格層之間還設置有第三超晶格層，所述第一超晶格層包含Al eGa 1-eN層和Al fGa 1-fN層，其中，0≤e≤1、0≤f≤1。
較佳的，所述Al eGa 1-eN層的厚度0＜d5≤50nm，所述Al fGa 1-fN層的厚度0＜d6≤50nm。
較佳的，所述第三超晶格層的等效鋁組分為(e×d5+f×d6)/(d5+d6)；其中： (a×d1+b×d2)/(d1+d2)＞(e×d5+f×d6)/(d5+d6)＞(c×d3+d×d4)/(d3+d4)。
較佳的，所述第三超晶格層的C摻雜濃度大於第一超晶格層的C摻雜濃度，並且小於第二超晶格層的C摻雜濃度。
較佳的，所述第一超晶格層和/或第二超晶格層和/或第三超晶格層還包含至少一層Al xGa 1-xN層，其中0≤x≤1，Al xGa 1-xN層的厚度0＜dx≤50nm。
較佳的，所述Al zGa 1-zN層為GaN、AlGaN和AlN中的一種或幾種。
進一步的本發明還提供了一種半導體元件製造方法，包括下列步驟： 通入TMAl和NH 3氣體在矽基材上外延形成AlN層； 通入第一流量比例組合的TMAl、TMGa和NH 3氣體在AlN層上外延形成第一超晶格層；以及 通入第二流量比例組合的TMAl、TMGa和NH 3氣體在第一超晶格層上方外延形成第二超晶格層； 其中，第二流量比例組合中的Al組分小於第一流量比例組合中的Al組分。
較佳的，還包括下列步驟： 外延形成第一超晶格層後，還通入第三流量比例組合的TMAl、TMGa和NH 3氣體在第一超晶格層上外延形成第三超晶格層；以及 通入第二流量比例組合的TMAl、TMGa和NH 3氣體在第三超晶格層上外延形成第二超晶格層； 其中，第三流量比例組合中的Al組分小於第一流量比例組合中的Al組分，且大於第二流量比例組合中的Al組分。
較佳的，還包括下列步驟： 外延形成第一超晶格層後，通入第四流量比例組合的TMAl、TMGa和NH 3氣體在第一超晶格層上外延形成Al yGa 1-yN層；以及 通入第二流量比例組合的TMAl、TMGa和NH 3氣體在所述Al yGa 1-yN層上外延形成第二超晶格層； 其中，第四流量比例組合中的Al組分小於第一流量比例組合中的Al組分，且大於第二流量比例組合中的Al組分。
本發明的半導體元件及其製造方法，其優點在於：本發明提供了一種半導體元件的結構及製作方法，在矽基材與Al zGa 1-zN之間生長雙層超晶格，每層超晶格由不同Al組分含量的雙層Al aGa 1-aN迴圈組成，通過調整由矽基材到Al zGa 1-zN層的Al組分含量依次降低，可以避免Al zGa 1-zN與矽基材之間由於晶格常數不匹配造成的裂紋翹曲等問題，提高半導體元件的穩定性，解決了使用藍寶石做基材的高成本問題。
為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本發明所屬技術領域中具有通常知識者在沒有做出進步性的改變前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
本發明的半導體元件，包括使用矽作為基材，通過使用金屬有機化學氣相沉積（MOCVD）設備，選擇三甲基鋁（TMAl）和氨氣（NH 3）氣體在矽基材上外延形成氮化鋁（AlN）層作為初始的過渡層，將矽基材和最終要形成的氮化鎵鋁（Al zGa 1-zN）層之間的晶格差距縮小。然後以TMAl和三甲基鎵（TMGa）作為三族元素的反應源氣體，以NH 3作為五族元素的反應源氣體在AlN層上形成第一超晶格層，通過調整TMAl和TMGa兩種源氣體的流量比例，或者調整TMAl、TMGa和NH 3三種源氣體中NH3的流量比例，來調整第一超晶格層中兩種組分的Al組分含量，即第一超晶格層中，包含由兩個TMAl、TMGa和NH3三種源氣體的流量比例組成的第一流量比例組合。在第一超晶格層形成後，再繼續調整氣體比例，形成第二流量比例組合進一步改變第二超晶格中Al組分含量，按照第二超晶格層的Al組分含量小於第一超晶格層的Al組分含量外延形成超晶格的組合結構，這樣由普通層過渡到超晶格層，又通過另一層不同晶格排列的超晶格層充當第一層超晶格和另一普通層之間的過渡，可以過濾矽基材和GaN之間的位錯，大大降低晶格之間的不匹配。最後在第二超晶格層上繼續外延生長GaN、AlGaN、AlN，來形成HEMT結構。
超晶格中每個子層的厚度不超過50nm，超晶格的總厚度在30nm~5000nm之間。可以即達到過濾晶格位錯，又可以提高元件性能的目的。
實施例一
如圖1所示，半導體元件100包含矽基材110，AlN層120，第一超晶格層130，第二超晶格層140和GaN層150。
將矽基材110放入MOCVD中，通入150µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體作為反應氣體，以H 2作為載氣，生長溫度為1100°C，反應時間為40分鐘，形成厚度為200nm的AlN層120。
然後以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為0.5分鐘，生成AlN層131，厚度為5nm左右，再以50 µmol/min的TMAl、500µmol/min的TMGa和3E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為0.5分鐘，生成AlGaN層132，厚度為10nm左右，通過重複AlN層131和AlGaN層132的條件交替反應形成第一超晶格層130。
再然後，以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為0.5分鐘，生成AlN層141，厚度為5nm左右，再以1.5E+5µmol/min的TMGa和7.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為0.5分鐘，生成GaN層142，厚度為20nm左右，通過重複AlN層141和GaN層142的條件交替反應形成第二超晶格層140.
最後，在第二超晶格層140上通過外延生長不同類型的GaN層150來形成HEMT 結構，例如可以說semi-GaN、GaN channel、AlGaN barrier和pGaN等。
其中，第一超晶格層130的碳（C）摻雜濃度小於第二超晶格層140的C摻雜濃度。
實施例二
如圖2所示，半導體元件200包含矽基材210，AlN層220，第一超晶格層230，第二超晶格層240和GaN層250。
將矽基材210放入MOCVD中，通入150µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體作為反應氣體，以H 2作為載氣，生長溫度為1100℃，反應時間為40分鐘，形成厚度為200nm的AlN層220。
然後以300µmol/minTMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為0.5分鐘，生成AlN層231，厚度為5nm左右，再以75 µmol/min的TMAl、250µmol/min的TMGa和3E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為20秒，生成AlGaN層232，厚度為5nm左右，再以25 µmol/min的TMAl、750µmol/min的TMGa和3E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為10秒，生成AlGaN 2層233，厚度為5nm左右，通過重複AlN層231、AlGaN層232和AlGaN 2層233的條件交替反應形成第一超晶格層230。
再然後，以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為0.5分鐘，生成AlN層241，厚度為5nm左右，再以25 µmol/min的TMAl、750µmol/min的TMGa和7.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為10秒，生成AlGaN 2層242，厚度為5nm左右，再以2000µmol/min的TMGa和7.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為20秒，生成GaN層243，厚度為15nm左右，通過重複AlN層241、AlGaN 2層242和GaN層243的條件交替反應形成第二超晶格層240。
最後，在第二超晶格層240上通過外延生長不同類型的GaN層250來形成HEMT結構。例如可以說semi-GaN、GaN channel、AlGaN barrier和pGaN等。
其中，第一超晶格層230的C摻雜濃度小於第二超晶格層240的C摻雜濃度。
實施例三
如圖3所示，半導體元件300包含矽基材310，AlN層320，第一超晶格層330，間隔層360，第二超晶格層340和GaN層350。
將矽基材310放入MOCVD中，通入150µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體作為反應氣體，以H 2作為載氣，生長溫度為1100℃，反應時間為40分鐘，形成厚度為200nmAlN層320。
然後以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為0.5分鐘，生成AlN層331，厚度為5nm左右，再以50 µmol/min的TMAl、500µmol/min的TMGa和3E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為0.5分鐘，生成AlGaN層332，厚度為10nm左右，通過重複AlN層331和AlGaN層332的條件交替反應形成第一超晶格層330。
再然後，以50 µmol/min的TMAl、500µmol/min的TMGa和3E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1070℃，反應時間為50分鐘，生成AlGaN 2層360，厚度為1um左右。
再然後，以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為30秒，生成AlN層341，厚度為5nm左右，再以2000µmol/min的TMGa和7.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為30秒，生成GaN層342，厚度為20nm左右，通過重複AlN層341和GaN層342的條件交替反應形成第二超晶格層340。
最後，在第二超晶格層340上通過外延生長不同類型的GaN層350來形成HEMT結構。例如可以說semi-GaN、GaN channel、AlGaN barrier和pGaN等。
其中，第一超晶格層330的C摻雜濃度間隔層360的C摻雜濃度，間隔層360的C摻雜濃度小於第二超晶格層340的C摻雜濃度。
實施例四
如圖4所示，半導體元件400包含矽基材410，AlN層420，第一超晶格層430，第三超晶格層460，第二超晶格層440和GaN層450。
將矽基材410放入MOCVD中，通入150µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體作為反應氣體，以H 2作為載氣，生長溫度為1100℃，反應時間為40分鐘，形成厚度為200nm的AlN層420。
然後以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為30秒，生成AlN層431，厚度為5nm左右，再以50 µmol/min的TMAl、500µmol/min的TMGa和3E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1080℃，反應時間為30秒，生成AlGaN層432，厚度為5nm左右，通過重複AlN層431和AlGaN層432的條件交替反應形成第一超晶格層430。
再然後，以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1070℃，反應時間為30秒，生成AlN層461，厚度為5nm左右，再以100µmol/minTMAl、1000µmol/min的TMGa和5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為100℃，反應時間為30秒，生成AlGaN 2層462，厚度為10nm左右，通過重複AlN層461和AlGaN2層462的條件交替反應形成第三超晶格層460。
再然後，以300µmol/min的TMAl和1.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為30秒，生成AlN層441，厚度為5nm左右，再以2000µmol/min的TMGa和7.5E+5µmol/min的NH 3氣體，以H 2作為載氣，生長溫度為1060℃，反應時間為30秒，生成GaN層442，厚度為20nm左右，通過重複AlN層441和GaN層442的條件交替反應形成第二超晶格層440。
最後在第二超晶格層440上通過外延生長不同類型的GaN層450來形成HEMT結構。例如可以說semi-GaN、GaN channel、AlGaN barrier和pGaN等。
其中，第一超晶格層430的C摻雜濃度小於第三超晶格層460的C摻雜濃度，第三超晶格層460的C摻雜濃度小於第二超晶格層440的C摻雜濃度。
本發明提供了一種半導體元件的結構及製作方法，在矽基材與Al zGa 1-zN之間生長雙層超晶格，每層超晶格由不同Al組分含量的雙層Al aGa 1-aN迴圈組成，通過調整由矽基材到Al zGa 1-zN層的Al組分含量依次降低，可以避免Al zGa 1-zN與矽基材之間由於晶格常數不匹配造成的裂紋翹曲等問題，提高半導體元件的穩定性，解決了使用藍寶石做基材的高成本問題。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本發明所屬技術領域中具有通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。
100,200,300,400:半導體元件 110,210,310,410:矽基材 120,131,141,220,231,241,320,331,341,420,431,441,461:AlN層 130,230,330,430:第一超晶格層 132,232,332,432:AlGaN層 140,240,340,440:第二超晶格層 142,150,243,250,342,350,442,450:GaN層 233,242,360,462:AlGaN 2層 360:間隔層 460:第三超晶格層
為了更清楚地說明本發明實施例或習知技術中的技術方案，下面將對實施例或習知技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本發明所屬技術領域中具有通常知識者來講，在不付出進步性的改變的前提下，還可以根據這些附圖獲得其他的附圖。 圖1為本發明的第一實施例結構示意圖； 圖2為本發明的第二實施例結構示意圖； 圖3為本發明的第三實施例結構示意圖；以及 圖4為本發明的第四實施例結構示意圖。
100:半導體元件
110:矽基材
120,131,141:AlN層
130:第一超晶格層
132:AlGaN層
140:第二超晶格層
142,150:GaN層

Claims (16)

  1. 一種半導體元件，其中，包括：一矽基材，位於該矽基材上的一AlN層；一第一超晶格層，其位於該AlN層上，該第一超晶格層包含一AlaGa1-aN層和一AlbGa1-bN層；以及一第二超晶格層，其在該第一超晶格層上方，該第二超晶格層包含一AlcGa1-cN層和一AldGa1-dN層；其中，0
    Figure 111106954-A0305-02-0014-1
    a
    Figure 111106954-A0305-02-0014-2
    1、0
    Figure 111106954-A0305-02-0014-3
    b
    Figure 111106954-A0305-02-0014-4
    1、0
    Figure 111106954-A0305-02-0014-5
    c
    Figure 111106954-A0305-02-0014-7
    1、0
    Figure 111106954-A0305-02-0014-8
    d
    Figure 111106954-A0305-02-0014-9
    1；該第二超晶格層的鋁組分小於該第一超晶格層的鋁組分；該第一超晶格層的碳(C)摻雜濃度小於該第二超晶格層的碳(C)摻雜濃度；在該第二超晶格層上方生長AlzGa1-zN層。
  2. 如請求項1所述的半導體元件，其中，該AlaGa1-aN層的厚度0<d1
    Figure 111106954-A0305-02-0014-10
    50nm，該AlbGa1-bN層的厚度0<d2
    Figure 111106954-A0305-02-0014-11
    50nm，該AlcGa1-cN層的厚度0<d3
    Figure 111106954-A0305-02-0014-12
    50nm，該AldGa1-dN層的厚度為0<d4
    Figure 111106954-A0305-02-0014-13
    50nm。
  3. 如請求項2所述的半導體元件，其中，該第一超晶格層的等效鋁組分為(a×d1+b×d2)/(d1+d2)；所述第二超晶格層的等效鋁組分為(c×d3+d×d4)/(d3+d4)；其中(a×d1+b×d2)/(d1+d2)>(c×d3+d×d4)/(d3+d4)。
  4. 如請求項1所述的半導體元件，其中，該第一超晶格層和/或該第二超晶格層還包含至少一層AlxGa1-xN層，其中0
    Figure 111106954-A0305-02-0014-14
    x
    Figure 111106954-A0305-02-0014-15
    1，該AlxGa1-xN層的厚度0<dx
    Figure 111106954-A0305-02-0014-17
    50nm。
  5. 如請求項3所述的半導體元件，其中，該第一超晶格層和該第二超晶格層之間設置有一AlyGa1-yN層，其中0
    Figure 111106954-A0305-02-0014-18
    y
    Figure 111106954-A0305-02-0014-19
    1，AlyGa1-yN層的厚度0<dy
    Figure 111106954-A0305-02-0014-20
    5um。
  6. 如請求項5所述的半導體元件，其中，y的取值範圍為：(a×d1+b×d2)/(d1+d2)>y>(c×d3+d×d4)/(d3+d4)。
  7. 如請求項6所述的半導體元件，其中，該AlyGa1-yN層的碳(C)摻雜濃度大於該第一超晶格層的碳(C)摻雜濃度，並且小於該第二超晶格層的碳(C)摻雜濃度。
  8. 如請求項3所述的半導體元件，其中，該第一超晶格層和該第二超晶格層之間還設置有一第三超晶格層，該第三超晶格層包含一AleGa1-eN層和一AlfGa1-fN層，其中，0
    Figure 111106954-A0305-02-0015-21
    e
    Figure 111106954-A0305-02-0015-22
    1、0
    Figure 111106954-A0305-02-0015-23
    f
    Figure 111106954-A0305-02-0015-24
    1。
  9. 如請求項8所述的半導體元件，其中，該AleGa1-eN層的厚度0<d5
    Figure 111106954-A0305-02-0015-25
    50nm，該AlfGa1-fN層的厚度0<d6
    Figure 111106954-A0305-02-0015-26
    50nm。
  10. 如請求項9所述的半導體元件，其中，該第三超晶格層的等效鋁組分為(e×d5+f×d6)/(d5+d6)；其中：(a×d1+b×d2)/(d1+d2)>(e×d5+f×d6)/(d5+d6)>(c×d3+d×d4)/(d3+d4)。
  11. 如請求項10所述的半導體元件，其中，該第三超晶格層的碳(C)摻雜濃度大於該第一超晶格層的碳(C)摻雜濃度，並且小於該第二超晶格層的碳(C)摻雜濃度。
  12. 如請求項8所述的半導體元件，其中，該第一超晶格層和/或該第二超晶格層和/或該第三超晶格層還包含至少一層AlxGa1-xN層，其中0
    Figure 111106954-A0305-02-0015-28
    x
    Figure 111106954-A0305-02-0015-29
    1，該AlxGa1-xN層的厚度0<dx
    Figure 111106954-A0305-02-0015-30
    50nm。
  13. 如請求項1-12任一所述的半導體元件，其中，該AlzGa1-zN層為GaN、AlGaN和AlN中的一種或幾種。
  14. 一種半導體元件製造方法，其中，包括下列步驟： 通入TMAl和NH3氣體在矽基材上外延形成一AlN層；通入一第一流量比例組合的TMAl、TMGa和NH3氣體在該AlN層上外延形成一第一超晶格層；以及通入一第二流量比例組合的TMAl、TMGa和NH3氣體在該第一超晶格層上方外延形成一第二超晶格層；其中，該第二流量比例組合中的Al組分小於該第一流量比例組合中的Al組分，該第一超晶格層的碳(C)摻雜濃度小於該第二超晶格層的碳(C)摻雜濃度。
  15. 如請求項14所述的半導體元件製造方法，其中，還包括下列步驟：外延形成該第一超晶格層後，還通入一第三流量比例組合的TMAl、TMGa和NH3氣體在該第一超晶格層上外延形成一第三超晶格層；以及通入該第二流量比例組合的TMAl、TMGa和NH3氣體在該第三超晶格層上外延形成該第二超晶格層；其中，該第三流量比例組合中的Al組分小於該第一流量比例組合中的Al組分，且大於該第二流量比例組合中的Al組分。
  16. 如請求項14所述的半導體元件製造方法，其中，還包括下列步驟：外延形成該第一超晶格層後，通入一第四流量比例組合的TMAl、TMGa和NH3氣體在該第一超晶格層上外延形成一AlyGa1-yN層；以及通入該第二流量比例組合的TMAl、TMGa和NH3氣體在該AlyGa1-yN層上外延形成該第二超晶格層；其中，該第四流量比例組合中的Al組分小於該第一流量比例組合中的 Al組分，且大於該第二流量比例組合中的Al組分。
TW111106954A 2021-04-27 2022-02-25 半導體元件及其製造方法 TWI818451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110458275.X 2021-04-27
CN202110458275.XA CN115249740A (zh) 2021-04-27 2021-04-27 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW202245007A TW202245007A (zh) 2022-11-16
TWI818451B true TWI818451B (zh) 2023-10-11

Family

ID=83696723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106954A TWI818451B (zh) 2021-04-27 2022-02-25 半導體元件及其製造方法

Country Status (2)

Country Link
CN (1) CN115249740A (zh)
TW (1) TWI818451B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328106A1 (en) * 2011-05-17 2013-12-12 Advanced Power Device Research Association Semiconductor device and method for manufacturing semiconductor device
US20160149000A1 (en) * 2013-07-30 2016-05-26 Sumitomo Chemical Company, Limited Semiconductor wafer and method of producing semiconductor wafer
TW201725752A (zh) * 2016-01-04 2017-07-16 錼創科技股份有限公司 半導體發光元件
TW201831741A (zh) * 2017-02-22 2018-09-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
US20200185515A1 (en) * 2016-04-05 2020-06-11 Exagan Semiconductor structure comprising iii-n material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328106A1 (en) * 2011-05-17 2013-12-12 Advanced Power Device Research Association Semiconductor device and method for manufacturing semiconductor device
US20160149000A1 (en) * 2013-07-30 2016-05-26 Sumitomo Chemical Company, Limited Semiconductor wafer and method of producing semiconductor wafer
TW201725752A (zh) * 2016-01-04 2017-07-16 錼創科技股份有限公司 半導體發光元件
US20200185515A1 (en) * 2016-04-05 2020-06-11 Exagan Semiconductor structure comprising iii-n material
TW201831741A (zh) * 2017-02-22 2018-09-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件

Also Published As

Publication number Publication date
CN115249740A (zh) 2022-10-28
TW202245007A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
EP3107128B1 (en) Preparation method of a non-polar blue led epitaxial wafer based on lao substrate
US20130149828A1 (en) GaN-based Semiconductor Element and Method of Manufacturing the Same
CN103022285A (zh) 一种提高led亮度的多量子阱层生长方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN107731974B (zh) 一种GaN基发光二极管外延片及其生长方法
JP2012015304A (ja) 半導体装置
WO2023024550A1 (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
JP2000082671A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置とその製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN116454184B (zh) 一种高光效led外延片及其制备方法、led
CN110797394B (zh) 一种高电子迁移率晶体管的外延结构及其制备方法
TWI818451B (zh) 半導體元件及其製造方法
JP5095051B2 (ja) 電子デバイス作製用サファイア単結晶基板及び電子デバイス作製用窒化ガリウム化合物半導体膜の作製方法
JP2003178976A (ja) 半導体装置およびその製造方法
CN114937688A (zh) 一种氮化镓外延结构及半导体器件及制备方法
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
JP2007134463A (ja) 窒化物半導体成長基板及びその製造方法
JP2003224072A (ja) 半導体構造物およびその製造方法
CN113659006B (zh) 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
CN210073765U (zh) 一种AlGaN双异质结高阻缓冲层外延结构
CN221282125U (zh) 一种基于Si衬底的超晶格异质结外延结构
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
CN106601787B (zh) 一种InxAlyGa1-x-yN/GaN异质结构及其外延方法
JP2005225693A (ja) 窒化物半導体の製造方法