TWI818030B - 矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液 - Google Patents

矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液 Download PDF

Info

Publication number
TWI818030B
TWI818030B TW108118979A TW108118979A TWI818030B TW I818030 B TWI818030 B TW I818030B TW 108118979 A TW108118979 A TW 108118979A TW 108118979 A TW108118979 A TW 108118979A TW I818030 B TWI818030 B TW I818030B
Authority
TW
Taiwan
Prior art keywords
etching
semiconductor substrate
silicon semiconductor
catalyst layer
aforementioned
Prior art date
Application number
TW108118979A
Other languages
English (en)
Other versions
TW202003920A (zh
Inventor
清水智弘
新宮原正三
元吉真
渡邊秀樹
渡口繁
Original Assignee
學校法人關西大學
日商東北微科技股份有限公司
日商美錄德股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人關西大學, 日商東北微科技股份有限公司, 日商美錄德股份有限公司 filed Critical 學校法人關西大學
Publication of TW202003920A publication Critical patent/TW202003920A/zh
Application granted granted Critical
Publication of TWI818030B publication Critical patent/TWI818030B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之矽半導體基板之蝕刻方法包含以下步驟：於矽半導體基板之表面形成含有貴金屬層的催化劑層；及將表面形成有前述催化劑層的矽半導體基板浸漬於蝕刻液中，該蝕刻液含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。

Description

矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液
發明領域 本發明是有關於矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液。
背景技術 於半導體裝置之製造步驟中，以形成電極為目的，例如會對矽半導體基板進行深度蝕刻而形成微細之通孔。以下，有時會將利用蝕刻而形成的通孔等孔稱作「蝕刻孔」。深度蝕刻方法可舉例深反應性離子蝕刻(DRIE：Deep Reactive Ion Etching)。深反應性離子蝕刻是一種可相對於矽半導體基板表面垂直地形成圓筒狀孔的技術，然而，由於必須在真空下進行蝕刻，且亦必須使用反應性氣體，因此會導致高成本。又，由於必須反覆進行蝕刻步驟與蝕刻處的保護步驟，因此會有生產性低、亦即低產出量的問題。再者，亦會有蝕刻而得的圓筒狀孔之側壁變成海扇狀的問題。
上述深度蝕刻的其他方法，近年來開發出金屬輔助蝕刻法。金屬輔助蝕刻法為以下方法：於矽半導體基板之表面形成所期望蝕刻形狀的催化劑圖案後，將形成有該催化劑圖案的矽半導體基板浸漬於含有氫氟酸(HF)與氧化劑的蝕刻液中。浸漬於蝕刻液時，矽半導體基板中與催化劑圖案相接的部分會優先蝕刻，催化劑會在蝕刻進行的同時朝下方移動。其結果，可於矽半導體基板之深度方向形成通孔等。
作為上述金屬輔助蝕刻法，舉例言之，專利文獻1中揭示有一種蝕刻方法，其包含：在由半導體構成的結構物上，形成由貴金屬構成的催化劑層；以及將前述結構物浸漬於含有氫氟酸、氧化劑及有機添加劑的蝕刻液中，除去前述結構物中與前述催化劑層相接的部分。
先前技術文獻 專利文獻 專利文獻1：日本特開2016-58647號公報
發明概要 發明欲解決之課題 利用前述金屬輔助蝕刻法對矽半導體基板製造高縱橫比之貫通或非貫通之微細孔時，會有無法相對於矽半導體基板表面垂直地進行蝕刻從而蝕刻孔的中心軸脫離垂直方向之情形。特別是在同時形成複數個蝕刻孔時，會有幾個孔產生上述問題之情形。
不過，金屬輔助蝕刻法當運用在半導體裝置之製造方法時，亦要求具有高蝕刻率而有助於高生產性(高產出量)。本發明是有鑒於此種情況而成，其目的在提供一種蝕刻方法、該蝕刻方法中使用的蝕刻液及包含前述蝕刻方法的半導體裝置之製造方法，前述蝕刻方法可相對於矽半導體基板表面垂直地形成高縱橫比之微細孔且生產性良好。
用以解決課題之手段 本發明的態樣1是一種矽半導體基板之蝕刻方法，包含以下步驟：於矽半導體基板之表面形成含有貴金屬層的催化劑層；及將表面形成有前述催化劑層的矽半導體基板浸漬於蝕刻液中，該蝕刻液含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。
本發明的態樣2是如態樣1之矽半導體基板之蝕刻方法，其中前述界面活性劑為離子性界面活性劑。
本發明的態樣3是如態樣1或態樣2之矽半導體基板之蝕刻方法，其中前述蝕刻液含有前述界面活性劑0.01ppm以上。
本發明的態樣4是如態樣1至3中任一態樣之矽半導體基板之蝕刻方法，其中前述蝕刻液之溫度為0℃以上且80℃以下。
本發明的態樣5是如態樣1至4中任一態樣之矽半導體基板之蝕刻方法，其中前述催化劑層係於矽半導體基板之表面配置有一個或複數個互不相接的單位催化劑層，且該單位催化劑層具有1個以上在厚度方向上貫通的孔。
本發明的態樣6是如態樣1至5中任一態樣之矽半導體基板之蝕刻方法，其中前述單位催化劑層為圓等效直徑1微米以上且10000微米以下。
本發明的態樣7是如態樣1至6中任一態樣之矽半導體基板之蝕刻方法，其中前述單位催化劑層在厚度方向上貫通的孔為圓等效直徑5nm以上且10000nm以下。
本發明的態樣8是一種半導體裝置之製造方法，其包含利用如態樣1至7中任一態樣之蝕刻方法蝕刻矽半導體基板的步驟。
本發明的態樣9是一種蝕刻液，其運用在矽半導體基板之蝕刻，且含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。
本發明的態樣10是如態樣9之蝕刻液，其中前述界面活性劑為離子性界面活性劑。
本發明的態樣11是如態樣9或10之蝕刻液，其含有前述界面活性劑0.01ppm以上。
本發明的態樣12是如態樣9至11中任一態樣之蝕刻液，其中前述界面活性劑之分子量為100以上且20000以下。
本發明的態樣13是如態樣9至12中任一態樣之蝕刻液，其中前述氧化劑為選自於由過氧化氫、硝酸、AgNO3 、KAuCl4 、HAuCl4 、K2 PtCl6 、H2 PtCl6 、Fe(NO3 )3 、Ni(NO3 )2 、Mg(NO3 )2 、Na2 S2 O8 、K2 S2 O8 、KMnO4 及K2 Cr2 O7 所構成群組中之1種以上。
本發明的態樣14是如態樣9至13中任一態樣之蝕刻液，其中前述氫氟酸之濃度為0.1mol/L以上且20mol/L以下。
本發明的態樣15是如態樣9至14中任一態樣之蝕刻液，其中前述氧化劑之濃度為0.1mol/L以上且10mol/L以下。
發明效果 依據本發明之矽半導體基板之蝕刻方法，可相對於矽半導體基板之平面垂直地形成高縱橫比之微細孔且生產性良好。又，在例如LSI等半導體裝置之製造步驟中採用本發明之矽半導體基板之蝕刻方法時，能以高產出量製造出特性優異的半導體裝置。
用以實施發明之形態 為了能利用金屬輔助蝕刻法，在不降低蝕刻率下生產性良好地形成相對於矽半導體基板之平面呈垂直(以下，有時將該特性稱作「垂直性高」)且高縱橫比之微細孔，發明人等精心探討。其結果發現，矽半導體基板之蝕刻方法只要包含以下步驟即可：於矽半導體基板之表面形成含有貴金屬層的催化劑層；及將表面形成有前述催化劑層的矽半導體基板浸漬於蝕刻液中，該蝕刻液含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。
本發明之矽半導體基板之蝕刻方法特別是具有以下特徵：使用含有氫氟酸、氧化劑及大於0ppm且5ppm以下之界面活性劑的蝕刻液。以下，說明運用在該矽半導體基板之蝕刻的蝕刻液、矽半導體基板之蝕刻方法、半導體裝置之製造方法。
本發明之蝕刻液含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。特別是具有此點特徵：相對於蝕刻液總量，以質量比計，在大於0ppm且5ppm以下的範圍內含有界面活性劑。
藉由於蝕刻液中添加前述微量之界面活性劑，可形成高縱橫比且垂直性高之微細孔。另一方面，發明人等針對金屬輔助蝕刻法中界面活性劑之效果進行探討時，發現界面活性劑有抑制蝕刻的效果，若大量含有，則會抑制蝕刻而降低蝕刻率。再者，如後述實施例所示，針對改變界面活性劑濃度後該濃度對蝕刻率帶來的影響進行探討時，發現當界面活性劑之濃度大於5ppm，例如為10ppm時，蝕刻率有急遽降低之情形。
前述界面活性劑之濃度只要未大於5ppm即可，從可更確實地發揮形成上述垂直性高之微細孔之效果的觀點來看，宜設為0.01ppm以上。前述界面活性劑之濃度更宜為0.10ppm以上，尤其宜為0.50ppm以上。
前述界面活性劑可舉例非離子性界面活性劑、離子性界面活性劑。離子性界面活性劑可舉例陰離子系界面活性劑、陽離子系界面活性劑、兩性界面活性劑。前述界面活性劑亦可為該等之混合物。
前述陰離子系界面活性劑可列舉如：月桂基硫酸鈉、肉豆蔻基硫酸鈉、十五烷基硫酸鈉、辛基硫酸鈉、聚氧乙烯烷基酚磺酸鈉、十二烷基聚氧乙醚硫酸鈉、月桂基硫酸銨等硫酸酯型界面活性劑；十二烷基苯磺酸鈉、1-己烷磺酸鈉、1-辛烷磺酸鈉、1-癸烷磺酸鈉、1-十二烷磺酸鈉、全氟丁烷磺酸、直鏈烷基苯磺酸鈉、甲苯磺酸鈉、異丙苯磺酸鈉、辛基苯磺酸鈉、萘磺酸鈉、萘二磺酸二鈉、萘三磺酸三鈉、丁基萘磺酸鈉、全氟辛烷磺酸(PFOS)等磺酸型界面活性劑；油酸鈉、月桂酸鈉、癸酸鈉、辛酸鈉、己酸鈉、硬脂酸鉀、油酸鈣等脂肪酸鹽型界面活性劑；月桂基磷酸酯、月桂基磷酸鈉、月桂基磷酸鉀等磷酸酯型界面活性劑。
前述陽離子系界面活性劑可列舉如：氯化苄烷銨、氯化四甲銨、溴化十六烷基三甲銨、氯化本索寧等四級銨鹽型界面活性劑；單甲胺鹽酸鹽、二甲胺鹽酸鹽、三甲胺鹽酸鹽等烷基胺鹽型界面活性劑；包含氯化丁基吡啶鎓、氯化十二烷基吡啶鎓、氯化十六烷基吡啶鎓的吡啶型界面活性劑。
前述兩性界面活性劑可列舉如：月桂基二甲胺基乙酸甜菜鹼、硬脂基二甲胺基乙酸甜菜鹼等烷基甜菜鹼型界面活性劑；椰油醯胺丙基甜菜鹼、月桂酸醯胺丙基甜菜鹼等脂肪酸醯胺甜菜鹼型界面活性劑；2-烷基-N-羧甲基-N-羥乙咪唑啉鎓甜菜鹼等烷基咪唑型；月桂醯基麩胺酸鈉、月桂醯基甲基-β-丙胺酸等胺基酸型界面活性劑；月桂基二甲胺N-氧化物、油烯基二甲胺N-氧化物等烷基胺氧化物、月桂酸醯胺丙基羥磺基甜菜鹼等磺基甜菜鹼型界面活性劑等。
前述非離子性界面活性劑可列舉如：聚乙二醇、聚丙二醇等聚氧化烯醚、聚氧乙烯月桂基醚等聚氧乙烯烷基醚、聚氧乙烯壬基苯基醚等聚氧乙烯烷基苯基醚、聚氧乙烯聚氧丙烯月桂基醚等聚氧乙烯聚氧丙烯烷基醚等的醚型界面活性劑；硬脂酸甘油酯等甘油脂肪酸酯、月桂酸去水山梨醇等去水山梨醇脂肪酸酯、蔗糖月桂酸酯等蔗糖脂肪酸酯等的酯型界面活性劑；硬脂酸聚乙二醇等脂肪酸聚乙二醇、單月桂酸聚氧乙烯去水山梨醇等脂肪酸聚氧乙烯去水山梨醇等的酯醚型界面活性劑；脂肪酸烷醇醯胺型界面活性劑等。
前述界面活性劑宜使用月桂基硫酸鈉、氯化苄烷銨、聚乙二醇。更為理想的是離子性界面活性劑，其中又以月桂基硫酸鈉、氯化苄烷銨中之1種以上更佳。
前述界面活性劑之分子量宜在100以上且20000以下的範圍內。前述界面活性劑之分子量更宜為200以上且10000以下。當前述界面活性劑為高分子化合物時，其分子量為重量平均分子量。
前述氫氟酸之濃度宜在0.1mol/L以上且20mol/L以下的範圍內，較為理想的是0.1mol/L以上且10mol/L以下的範圍內，更為理想的是0.5mol/L以上且5mol/L以下的範圍內，尤其理想的是1.0mol/L以上且3mol/L以下的範圍內。當氫氟酸之濃度低時，不易達成高蝕刻率。當氫氟酸之濃度高時，可能會產生催化劑層的剝離。
氧化劑宜為選自於由過氧化氫、硝酸、AgNO3 、KAuCl4 、HAuCl4 、K2 PtCl6 、H2 PtCl6 、Fe(NO3 )3 、Ni(NO3 )2 、Mg(NO3 )2 、Na2 S2 O8 、K2 S2 O8 、KMnO4 及K2 Cr2 O7 所構成群組中之1種以上。其中又以過氧化氫為佳。
前述氧化劑之濃度宜在0.1mol/L以上且10mol/L以下的範圍內，較為理想的是0.5mol/L以上且10mol/L以下，更為理想的是1.0mol/L以上且5mol/L以下，尤其理想的是1.0mol/L以上且3mol/L以下的範圍內。
本發明之蝕刻液只要含有前述氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑即可，其他添加物並未特別要求。溶劑可列舉如：水、醇、丙酮、甲苯、氯仿、己烷。另，如前述，本發明之蝕刻液並未含有大於5ppm的界面活性劑。作為前述添加物，舉例言之，為了減少浴槽之pH變動，可含有pH緩衝劑。前述pH緩衝劑可使用磷酸、硼酸、醋酸、酒石酸、檸檬酸及該等之鹼金屬鹽中之1種以上。
本發明之蝕刻液的態樣例如可列舉：添加物是由前述氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑所構成的水溶液；抑或由前述氫氟酸、氧化劑、大於0ppm且5ppm以下的界面活性劑及前述pH緩衝劑所構成的水溶液。
本發明之矽半導體基板之蝕刻方法包含以下步驟：於矽半導體基板之表面形成由貴金屬構成的催化劑層；及將表面形成有前述催化劑層的半導體基板浸漬於蝕刻液中，該蝕刻液含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。
以下，利用示意圖的圖1A~F，說明使用了上述蝕刻液的本發明之矽半導體基板之蝕刻方法。然而，本發明並不限於該等圖式所示實施形態，可於未脫離本發明目的之範圍內進行變更。
於下述圖1A~F中，為了方便說明，顯示於矽半導體基板之表面形成1個單位催化劑層作為催化劑層的實施形態，而該單位催化劑層具有複數個在厚度方向上貫通的孔。又，於圖1A~F中，為了能輕易地理解，顯示包含圓形狀單位催化劑層之直徑的截面。
首先，準備矽半導體基板1(圖1A)，於矽半導體基板1之表面塗佈抗蝕劑2(圖1B)，進行光刻，以於預定形成催化劑層部分以外之處殘留抗蝕劑2(圖1C)。於圖1C中，設置有貫通孔形成用抗蝕劑2A，其用以形成具有複數個在厚度方向上貫通的孔之單位催化劑層。
其次，如圖1D，例如利用濺鍍法堆積催化劑層形成用貴金屬而形成貴金屬層3。前述貴金屬之堆積方法並不限於此，舉例言之，除了電鍍、無電鍍敷這些鍍敷法外，可利用蒸鍍法。然後，如圖1E，除去(剝離)抗蝕劑而形成催化劑層4。前述抗蝕劑之種類、光刻方法或抗蝕劑之除去方法等並無特殊限制，可採用一般所進行的條件。
於本發明中，所謂前述貴金屬，意指選自於由金(Au)、銀(Ag)、鉑(Pt)、鈀(Pd)、銠(Rh)、釕(Ru)、鋨(Os)、銥(Ir)所構成群組中之1種以上純金屬或合金。
於本發明中，催化劑層只要含有貴金屬層即可。前述圖1D中僅形成貴金屬層，惟不限於此，催化劑層亦可為該貴金屬層3與其他金屬層之積層。構成其他金屬層的金屬可舉例如：選自於由Ti、Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Y、Zr、Nb、Mo、Hf、Ta、W、Re、Sn、Sb、In所構成群組中之1種以上純金屬或合金。
催化劑層4之厚度例如可設為3nm以上且500nm以下，進而為10nm以上且200nm以下。當前述催化劑層4為貴金屬層與其他金屬層之積層時，上述厚度意指合計厚度。
本發明中催化劑層宜於矽半導體基板之表面配置有一個或複數個互不相接的單位催化劑層，且該單位催化劑層具有1個以上在厚度方向上貫通的孔。前述在厚度方向上貫通的孔為浸漬於蝕刻液時用以使蝕刻液滲透的孔。以下，稱作「蝕刻液滲透用孔」。
前述單位催化劑層之形狀並未特別要求，可舉例如圓形狀、多角形狀、矩形狀等。理想的是圓形狀膜。單位催化劑層之圓等效直徑宜為1微米以上且10000微米以下。所謂前述單位催化劑層之圓等效直徑，意指具有與前述形狀之單位催化劑層相同面積的圓之直徑。
當矽半導體基板之表面配置有複數個互不相接的單位催化劑層時，單位催化劑層間節距例如宜為0.25微米以上且1000微米以下的範圍。
設置於前述單位催化劑層的蝕刻液滲透用孔之形狀並未特別要求，可舉例如圓形狀、多角形狀、矩形狀等。理想的是圓形狀孔。前述蝕刻液滲透用孔之圓等效直徑宜為5nm以上且10000nm以下。所謂前述蝕刻液滲透用孔之圓等效直徑，意指具有與前述形狀之蝕刻液滲透用孔相同面積的圓之直徑。
設置於前述單位催化劑層的蝕刻液滲透用孔之個數密度雖亦依據該孔的尺寸而不同，但可設為每一平方微米例如為0.1以上且10000以下。
於前述單位催化劑層設置複數個蝕刻液滲透用孔時，該等宜如圖1E所示配置成互不相接。此時，蝕刻液滲透用孔間節距例如宜設為10nm以上且10000nm以下的範圍。
藉由將前述圖1E所示表面形成有催化劑層4的矽半導體基板1浸漬於上述本發明之蝕刻液中，該蝕刻液會自蝕刻液滲透用孔5滲透，並進入矽半導體基板1與催化劑層4間。藉此，如圖1F所示，矽半導體基板1中與催化劑層4相接的部分會優先蝕刻，催化劑層4會在蝕刻進行的同時朝下方移動，可於矽半導體基板1之深度方向進行蝕刻。以促進前述滲透為目的，亦可一併進行超音波搖動。又，由於蝕刻液滲透用孔5微小，因此該孔正下方的矽半導體基板1也會被蝕刻，如前述圖1F所例示，可形成圓筒狀蝕刻孔6。
前述蝕刻液之溫度宜設為0℃以上，更為理想的是20℃以上。又，宜為80℃以下，更為理想的是60℃以下。
蝕刻液中的浸漬時間雖亦依據所期望蝕刻孔之形狀而不同，但例如可設為1小時以上且100小時以下的範圍內。
各步驟中上述以外的條件、上述以外的步驟並無特殊限制。於前述蝕刻液之浸漬後，例如可設置洗淨等步驟。蝕刻後催化劑層之除去方法例如可舉以下方法：於碘或硝酸系溶液中溶解後，利用純水等來洗淨。
依據本發明之方法，可製得一種矽半導體基板，其具有相對於矽半導體基板之平面呈垂直且微細而高縱橫比之蝕刻孔。前述蝕刻孔可在矽半導體基板之板厚方向上貫通，亦可未貫通。前述蝕刻孔可實現如下形狀： ·圓等效直徑為0.1微米以上且10000微米以下，進而為1微米以上且1000微米以下； ·深度為1微米以上且1000微米以下，特別是深度為10微米以上且500微米以下；及 ·縱橫比為0.1以上，進而為100以上，更進而為500以上。
本發明亦包含半導體裝置之製造方法，其包含利用前述蝕刻方法蝕刻矽半導體基板的步驟。前述蝕刻步驟後，於蝕刻孔埋入電極材料的方法等可採用公知方法。當前述蝕刻孔是在矽半導體基板之板厚方向上貫通的貫通孔時，可舉例於該貫通孔埋入電極材料而形成Si貫通電極(TSV：through silicon via)，例如製造三維LSI。
實施例 如前述圖1A~E所示步驟，首先，製作出蝕刻液浸漬用試料。詳而言之，於尺寸：5cm見方的矽半導體基板之表面形成以下催化劑層。前述催化劑層係於厚度10nm之Au(金)上進一步積層有10nm之Ti者。於本實施例中，催化劑層是在前述矽半導體基板之表面形成複數個互不相接的單位催化劑層，且該單位催化劑層具有複數個在厚度方向上貫通的孔(蝕刻液滲透用孔)。前述單位催化劑層與設置於該單位催化劑層的蝕刻液滲透用孔之尺寸如下述。 單位催化劑層之尺寸：直徑約10000nm之圓形狀 單位催化劑層間節距：100~200微米 蝕刻液滲透用孔之尺寸：直徑約2000nm以下之圓形狀 蝕刻液滲透用孔間節距：約500nm
使用上述蝕刻液浸漬用試料，於下述例中分別所示蝕刻液中浸漬各時間，進行蝕刻孔之形成。蝕刻液之溫度皆設為40℃。
在蝕刻後進行洗淨，然後加工成可觀察蝕刻孔之截面，並以SEM拍攝該截面。又，於上述照片中，評價蝕刻孔之垂直性，同時從蝕刻深度評價蝕刻率。在一部分的例子中，亦一併顯示於蝕刻孔底面殘留有催化劑層(單位催化劑層)的狀態下所拍攝的照片、觀察到複數個蝕刻孔的照片。
(比較例1) 使用含有氫氟酸(HF)1.0mol/L及過氧化氫1.7mol/L且不含界面活性劑的水溶液作為蝕刻液，並進行2小時蝕刻。圖2A~圖2C中顯示其結果。圖2A為蝕刻孔之深度方向截面的電子顯微鏡照片，圖2B為圖2A中虛線部分的放大照片。又，圖2C為形成有複數個蝕刻孔的矽半導體基板表面的電子顯微鏡照片。如圖2A與圖2C所示，當未含本發明中規定的界面活性劑時，蝕刻孔相對於矽半導體基板表面脫離垂直方向，形成垂直性低的形狀。又，如圖2B所示，蝕刻後單位催化劑層無法維持平面而形成收縮的形狀。
(實施例1-1) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及月桂基硫酸鈉1ppm的水溶液作為蝕刻液，並進行30分鐘蝕刻。其結果，圖3中顯示蝕刻孔之深度方向截面的電子顯微鏡照片。
(比較例2) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及月桂基硫酸鈉10ppm的水溶液作為蝕刻液，並進行30分鐘蝕刻。其結果，圖4中顯示蝕刻孔之深度方向截面的電子顯微鏡照片。
實施例1-1與比較例2中界面活性劑之月桂基硫酸鈉之濃度不同。由該等結果之對比可知，當界面活性劑之濃度為10ppm時(比較例2)，蝕刻率明顯變慢，無法實現高產出量。
(實施例1-2) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及月桂基硫酸鈉0.1ppm的水溶液作為蝕刻液，並進行2小時蝕刻。其結果，圖5中顯示蝕刻孔之深度方向截面的電子顯微鏡照片。
(實施例1-3) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及月桂基硫酸鈉1.0ppm的水溶液作為蝕刻液，並進行2小時蝕刻。圖6A~圖6C中顯示其結果。圖6A為蝕刻孔之深度方向截面的電子顯微鏡照片，圖6B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片，圖6C為顯示複數個蝕刻孔截面的電子顯微鏡照片。
(實施例2-1) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及氯化苄烷銨0.1ppm的水溶液作為蝕刻液，並進行2小時蝕刻。圖7A及圖7B中顯示其結果。圖7A為蝕刻孔之深度方向截面的電子顯微鏡照片，圖7B為顯示複數個蝕刻孔截面的電子顯微鏡照片。
(實施例2-2) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及氯化苄烷銨1.0ppm的水溶液作為蝕刻液，並進行30分鐘蝕刻。其結果，圖8中顯示蝕刻孔之深度方向截面的電子顯微鏡照片。
(實施例2-3) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及氯化苄烷銨1.0ppm的水溶液作為蝕刻液，並進行2小時蝕刻。圖9A~圖9C中顯示其結果。圖9A為蝕刻孔之深度方向截面的電子顯微鏡照片，圖9B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片，圖9C為形成有複數個蝕刻孔的矽半導體基板表面的電子顯微鏡照片。
(實施例2-4) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及氯化苄烷銨2.0ppm的水溶液作為蝕刻液，並進行2小時蝕刻。圖10A與圖10B中顯示其結果。圖10A為蝕刻孔之深度方向截面的電子顯微鏡照片，圖10B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片。
(實施例3) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及聚乙二醇1000(分子量1000)5.0ppm的水溶液作為蝕刻液，並進行2小時蝕刻。圖11A~圖11C中顯示其結果。圖11A為蝕刻孔之深度方向截面的電子顯微鏡照片，圖11B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片，圖11C為形成有複數個蝕刻孔的矽半導體基板表面的電子顯微鏡照片。
(比較例3) 使用含有氫氟酸(HF)1.0mol/L、過氧化氫1.7mol/L及聚乙二醇1000(分子量1000)10.0ppm的水溶液作為蝕刻液，並進行2小時蝕刻。其結果，蝕刻孔之形狀與前述實施例3大致相同，但蝕刻率比前述實施例3低一成左右。
如實施例1-2~實施例3之結果所示，不管界面活性劑之種類如何，藉由使用含有濃度在5ppm以下範圍內之該界面活性劑的蝕刻液，可相對於矽半導體基板之平面垂直地形成微細且高縱橫比之蝕刻孔且生產性良好。較為理想的是使用像是月桂基硫酸鈉或氯化苄烷銨之離子性界面活性劑，藉此，可實現以下形狀：微細且高縱橫比，垂直性高，甚且於蝕刻孔之深度方向截面中，在上部與底部之蝕刻孔寬度大致相等，充分抑制可能朝下方產生的漸縮。
本發明帶有以日本專利申請案特願2018-105387號作為基礎申請案的優先權主張。日本專利申請特願2018-105387號以參照方式納入本說明書中。
1‧‧‧矽半導體基板 2‧‧‧抗蝕劑 2A‧‧‧貫通孔形成用抗蝕劑 3‧‧‧貴金屬層 4‧‧‧催化劑層 5‧‧‧蝕刻液滲透用孔 6‧‧‧蝕刻孔
圖1為本發明之矽半導體基板之蝕刻方法的示意圖。 圖2為比較例1之電子顯微鏡照片，A為蝕刻孔之深度方向截面的電子顯微鏡照片，B為前述A中虛線部分的放大照片，C為形成有複數個蝕刻孔的矽半導體基板表面的電子顯微鏡照片。 圖3為實施例1-1中蝕刻孔之深度方向截面的電子顯微鏡照片。 圖4為比較例2之蝕刻孔之深度方向截面的電子顯微鏡照片。 圖5為實施例1-2中蝕刻孔之深度方向截面的電子顯微鏡照片。 圖6為實施例1-3之電子顯微鏡照片，A為蝕刻孔之深度方向截面的電子顯微鏡照片，B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片，C為顯示複數個蝕刻孔截面的電子顯微鏡照片。 圖7為實施例2-1之電子顯微鏡照片，A為蝕刻孔之深度方向截面的電子顯微鏡照片，B為顯示複數個蝕刻孔截面的電子顯微鏡照片。 圖8為實施例2-2中蝕刻孔之深度方向截面的電子顯微鏡照片。 圖9為實施例2-3之電子顯微鏡照片，A為蝕刻孔之深度方向截面的電子顯微鏡照片，B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片，C為形成有複數個蝕刻孔的矽半導體基板表面的電子顯微鏡照片。 圖10為實施例2-4之電子顯微鏡照片，A為蝕刻孔之深度方向截面的電子顯微鏡照片，B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片。 圖11為實施例3之電子顯微鏡照片，A為蝕刻孔之深度方向截面的電子顯微鏡照片，B為存在於蝕刻孔底面的催化劑層(單位催化劑層)之電子顯微鏡照片，C為形成有複數個蝕刻孔的矽半導體基板表面的電子顯微鏡照片。

Claims (17)

  1. 一種矽半導體基板之蝕刻方法，包含以下步驟：於矽半導體基板之表面形成含有貴金屬層的催化劑層；及將表面形成有前述催化劑層的矽半導體基板浸漬於蝕刻液中，該蝕刻液含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑。
  2. 如請求項1之矽半導體基板之蝕刻方法，其中前述界面活性劑為離子性界面活性劑。
  3. 如請求項1或2之矽半導體基板之蝕刻方法，其中前述蝕刻液含有前述界面活性劑0.01ppm以上。
  4. 如請求項1或2之矽半導體基板之蝕刻方法，其中前述蝕刻液之溫度為0℃以上且80℃以下。
  5. 如請求項1或2之矽半導體基板之蝕刻方法，其中前述催化劑層係於矽半導體基板之表面配置有一個或複數個互不相接的單位催化劑層，且該單位催化劑層具有1個以上在厚度方向上貫通的孔。
  6. 如請求項5之矽半導體基板之蝕刻方法，其中前述單位催化劑層之圓等效直徑為1微米以上且10000微米以下。
  7. 如請求項5之矽半導體基板之蝕刻方法，其中前述單位催化劑層在厚度方向上貫通的孔之圓等效直徑為5nm以上且10000nm以下。
  8. 如請求項6之矽半導體基板之蝕刻方法，其中前述單位催化劑層在厚度方向上貫通的孔之圓等效直徑為5nm以上且10000nm以下。
  9. 一種半導體裝置之製造方法，其包含利用如請求項1至8中任一項之蝕刻方法蝕刻矽半導體基板的步驟。
  10. 一種蝕刻液，其運用在矽半導體基板之蝕刻，且含有氫氟酸、氧化劑及大於0ppm且5ppm以下的界面活性劑，該矽半導體基板在表面形成有含貴金屬層之催化劑層。
  11. 如請求項10之蝕刻液，其中前述界面活性劑為離子性界面活性劑。
  12. 如請求項10或11之蝕刻液，其含有前述界面活性劑0.01ppm以上。
  13. 如請求項10之蝕刻液，其含有0.01ppm以上的月桂基硫酸鈉、氯化苄烷銨及聚乙二醇之其中1種以上作為前述界面活性劑。
  14. 如請求項10或11之蝕刻液，其中前述界面活性劑之分子量為100以上且20000以下。
  15. 如請求項10或11之蝕刻液，其中前述氧化劑為選自於由過氧化氫、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、k2S2O8、KMnO4及K2Cr2O7所構成群組中之1種以上。
  16. 如請求項10或11之蝕刻液，其中前述氫氟酸之濃度為0.1mol/L以上且20mol/L以下。
  17. 如請求項10或11之蝕刻液，其中前述氧化劑之濃度為0.1mol/L以上且10mol/L以下。
TW108118979A 2018-05-31 2019-05-31 矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液 TWI818030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-105387 2018-05-31
JP2018105387 2018-05-31

Publications (2)

Publication Number Publication Date
TW202003920A TW202003920A (zh) 2020-01-16
TWI818030B true TWI818030B (zh) 2023-10-11

Family

ID=68698917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118979A TWI818030B (zh) 2018-05-31 2019-05-31 矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液

Country Status (4)

Country Link
JP (1) JP7236111B2 (zh)
KR (1) KR102593698B1 (zh)
TW (1) TWI818030B (zh)
WO (1) WO2019230833A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7362979B2 (ja) * 2019-08-28 2023-10-18 国立大学法人大阪大学 カーボン系触媒が持つ酸素還元活性の評価法
JP2023042176A (ja) * 2021-09-14 2023-03-27 株式会社東芝 エッチング方法
WO2023153203A1 (ja) * 2022-02-08 2023-08-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641770A (ja) * 1992-07-27 1994-02-15 Daikin Ind Ltd シリコンウエハ表面の処理方法
TW201706396A (zh) * 2011-08-22 2017-02-16 1366科技公司 用於酸性溼式化學蝕刻矽晶片之調配物
TW201722881A (zh) * 2015-08-31 2017-07-01 Nippon Sheet Glass Co Ltd 附微結構之玻璃之製造方法
JP2018022926A (ja) * 2017-11-01 2018-02-08 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041770A (ja) * 1983-08-17 1985-03-05 Hitachi Ltd 燃料電池装置
JP6121959B2 (ja) * 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
US9481811B2 (en) * 2015-02-20 2016-11-01 Cabot Microelectronics Corporation Composition and method for polishing memory hard disks exhibiting reduced edge roll-off
JP6363245B2 (ja) * 2017-03-24 2018-07-25 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641770A (ja) * 1992-07-27 1994-02-15 Daikin Ind Ltd シリコンウエハ表面の処理方法
TW201706396A (zh) * 2011-08-22 2017-02-16 1366科技公司 用於酸性溼式化學蝕刻矽晶片之調配物
TW201722881A (zh) * 2015-08-31 2017-07-01 Nippon Sheet Glass Co Ltd 附微結構之玻璃之製造方法
JP2018022926A (ja) * 2017-11-01 2018-02-08 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法

Also Published As

Publication number Publication date
CN112204714A (zh) 2021-01-08
KR20210018236A (ko) 2021-02-17
KR102593698B1 (ko) 2023-10-24
TW202003920A (zh) 2020-01-16
WO2019230833A1 (ja) 2019-12-05
JPWO2019230833A1 (ja) 2021-06-24
JP7236111B2 (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
TWI818030B (zh) 矽半導體基板之蝕刻方法、半導體裝置之製造方法及蝕刻液
US7718254B2 (en) Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same
CN103493149B (zh) 含有金属纳米线的分散液以及导电膜
KR101804015B1 (ko) 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
US20080308524A1 (en) Electrochemical Fabrication Methods With Enhanced Post Deposition Processing
CN102443801A (zh) 在硅晶基板表面形成微孔结构或凹槽结构的方法
TWI647112B (zh) Etching method, method of manufacturing semiconductor wafer, and method of manufacturing article
KR20190139974A (ko) 콘덴서 및 그 제조 방법
KR101599103B1 (ko) 코어-쉘 금속 입자의 제조방법
US20050029225A1 (en) Electrochemical fabrication methods with enhanced post deposition processing
TWI582870B (zh) 製造經塗佈的銅柱
JP2012126999A (ja) 半導体の電気化学エッチング
JPWO2008026542A1 (ja) エッチング液及びエッチング方法
JP2020053520A (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
US8668840B2 (en) Solution used in the fabrication of a porous semiconductor material, and a method of fabricating said material
CN112204714B (zh) 硅半导体基板的刻蚀方法、半导体装置的制造方法以及刻蚀液
KR102614941B1 (ko) 에칭 방법
TW202139352A (zh) 構造體及其製造方法
Lee et al. Formation of 100 μm deep vertical pores in Si wafers by wet etching and Cu electrodeposition
DE102015108513A1 (de) Reduzierte Titan Hinterschneidung im Ätzprozess
TWI617699B (zh) Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure
TWI785501B (zh) 觸媒層之形成方法
Shao et al. Mechanism study of Ag catalyzed directional etch of silicon for nanowire formation
JP2015162639A (ja) 半導体基板へのマイクロホール形成方法、半導体装置及び半導体装置の製造装置。