TWI815450B

TWI815450B - 具有電源完整性的探針頭及其製造方法

Info

Publication number: TWI815450B
Application number: TW111118133A
Authority: TW
Inventors: 賴鴻尉
Original assignee: 賴鴻尉
Priority date: 2022-05-13
Filing date: 2022-05-13
Publication date: 2023-09-11
Also published as: TW202344846A

Abstract

一種探針頭，包括第一陶瓷層、第二陶瓷層、緊固件、探針及插銷。第一陶瓷層包括第一陶瓷基板、第二陶瓷基板、第一導電層、第二導電層及結合層。各探針的接電端連接外部電路。探針包括接地探針、中性探針及電源探針，接地探針接觸第一導電層且未接觸第二導電層，中性探針未接觸第一導電層與第二導電層，電源探針未接觸第一導電層且接觸第二導電層。各插銷的接電端連接外部電路且各插銷的直徑大於各探針的直徑。插銷包括接地插銷及電源插銷，接地插銷接觸第一導電層且未接觸第二導電層，電源插銷未接觸第一導電層且接觸第二導電層。

Description

具有電源完整性的探針頭及其製造方法

本發明是有關一種探針頭及其製造方法，尤其是一種具有電源完整性的探針頭及其製造方法。

圖1是第一種習知的探針頭100的結構示意圖。如圖1所示，第一種習知的探針頭100包括一第一陶瓷層110、一第二陶瓷層120、複數個緊固件130、複數個探針140、141、142及複數個插銷150。第一陶瓷層110與第二陶瓷層120皆為單層陶瓷層且各包括一陶瓷基板110A、120A，陶瓷基板110A、120A開設複數個探針固定孔110A1、120A1及複數個插銷固定孔110A2、120A2。該等緊固件130分別固定於第一陶瓷層110與第二陶瓷層120的外側。該等探針140、141、142分別固定於第一陶瓷層110與第二陶瓷層120的該等探針固定孔110A1、120A1，並且包括二接地探針140、二中性探針141及二電源探針142。各探針140、141、142的一測試端140A、141A、142A用以接觸一晶片（圖未示），且各探針140、141、142的一接電端140B、141B、142B電性連接外部電路（圖未示）。該等探針140、141、142預先彎曲而成為具有彈性的結構。該等插銷150分別固定於第一陶瓷層110與第二陶瓷層120的該等插銷固定孔110A2、120A2。

圖2是第二種習知的探針頭100A的結構示意圖。如圖2所示，第二種習知的探針頭100A的探針140、141、142為屈曲樑探針（buckling beam），此種探針沒有預先彎曲而成為具有彈性的結構，因此第一陶瓷層110和第二陶瓷層120都必須增加一塊陶瓷基板110A、120A。第一陶瓷層110的兩塊陶瓷基板110A可以左右移動，且第二陶瓷層120的兩塊陶瓷基板120A可以左右移動，使得該等探針140、141、142呈現彎曲狀而成為具有彈性的結構。

隨著半導體製程的演進，愈來愈多的電路功能被整合在同一片晶片上，對外的資料流量愈來愈大。換句話說，對外的IC焊墊（IC pad）的數量愈來愈多，且間距愈來愈小，以致於探針頭的該等探針愈來愈細。為了提供更多的電流（功率）給先進製程的晶片，愈來愈多電源探針和接地探針被用在提供更高的電流。圖3是第二種習知的探針頭100A對晶片2進行測試的示意圖。如圖3所示，當探針頭100A對晶片2進行測試時，該等探針140、141、142的測試端140A、141A、142A接觸晶片2，外部電路（圖未示）所提供的電源的電流C1從該等電源探針142的接電端142B進入該等電源探針142。電流通過該等電源探針142流向晶片2。通過晶片2的電流從該等接地探針140的測試端140A進入該等接地探針140。通過該等接地探針的電流C2沿著該等接地探針140流動並且從該等接地探針140的接電端140B流向外部電路（圖未示）。中性探針141只有少量電流通過。

然而，通過該等接地探針140和該等電源探針142的電流量相當大，導致該等接地探針140和該等電源探針142產生的熱量較多，容易過熱。當該等探針140、141、142的測試端140A、141A、142A接觸到晶片2時，該等探針140、141、142會彎曲以提供接觸力。此時，該等接地探針140和該等電源探針142既彎曲又容易過熱且本身極其細小，容易老化失效。一旦部分接地探針140或部分電源探針142已提早老化失效，其餘接地探針140或其餘電源探針142必須承受更大的電流量，老化速度會更快，最終造成該等陶瓷層10、20和該等探針140、141、142全部損壞。

上述說明雖以第二種習知的探針頭100A為例，但是第一種習知的探針頭100也會發生相同的問題。

另外，上述兩種習知的探針頭100、100A的第一陶瓷層110和第二陶瓷層120皆為單層陶瓷層，沒有降低電阻的功能。

有一種習知的探針頭將第一陶瓷層110和第二陶瓷層120改為多層陶瓷層，多層陶瓷層能夠藉由加厚的導電層降低電阻。習知的多層陶瓷層是利用共燒陶瓷方法所製成，包括下列步驟：在複數個陶瓷粉末上膠，以形成一陶瓷基板；將一導電膠塗佈在陶瓷基板上；上述二步驟重複執行複數次，使得複數個陶瓷基板和複數個導電膠交錯設置以形成多層陶瓷層；將多層陶瓷層放置在一高溫爐中在高溫環境下烘烤，使得導電膠的溶劑和水分蒸發，留下固化的金屬層即為導電層；以及，藉由鐳射光束在該等導電層和該等陶瓷基板上同步鑽孔。

因為該等探針相當細，所以該等探針固定孔的孔徑必須相當微小才能夠讓該等探針插入並且固定。但是，利用共燒陶瓷方法製成的多層陶瓷層包括複數個陶瓷基板和複數個導電層，導致多層陶瓷層的厚度太厚，鐳射光束根本沒有辦法在全部的陶瓷基板上製作出孔徑極其微小的探針固定孔。

再者，共燒陶瓷方法的步驟較多，成本較高。

本發明的主要目的在於提供一種具有電源完整性的探針頭及其製造方法，能夠藉由插銷分散電流量，使得通過探針的電流量大幅下降，所產生的熱量較低，不易過熱。

本發明的另一目的在於提供一種具有電源完整性的探針頭及其製造方法，能夠利用鐳射光束在陶瓷基板上直接鑽孔，容易製作出孔徑極其微小的探針固定孔。

為了達成前述的目的，本發明提供一種具有電源完整性的探針頭，包括一第一陶瓷層、一第二陶瓷層、複數個緊固件、複數個探針以及複數個插銷。

第一陶瓷層為多層陶瓷層；其中，多層陶瓷層包括一第一陶瓷基板、一第二陶瓷基板、一第一導電層、一第二導電層及一結合層，第一陶瓷基板具有一第一表面及一第二表面，第二陶瓷基板具有一第一表面及一第二表面，第一導電層覆蓋於第一陶瓷基板的第一表面，第二導電層覆蓋於第二陶瓷基板的第一表面，結合層設置於第一導電層與第二陶瓷基板的第二表面之間。

該等緊固件分別穿設於第一陶瓷基板與第二陶瓷基板的外側，且固定於第二陶瓷層的外側。

該等探針分別穿設於第一陶瓷基板與第二陶瓷基板，且固定於第二陶瓷層；其中，各探針的一測試端用以接觸一晶片，且各探針的一接電端電性連接外部電路；其中，該等探針包括至少一接地探針、至少一中性探針及至少一電源探針，至少一接地探針接觸第一導電層並且未接觸第二導電層，至少一中性探針未接觸第一導電層與第二導電層，至少一電源探針未接觸第一導電層並且接觸第二導電層。

該等插銷分別穿設於第一陶瓷基板與第二陶瓷基板，且固定於第二陶瓷層；其中，各插銷的一接電端電性連接外部電路，且各插銷的直徑大於各探針的直徑；其中，該等插銷包括至少一接地插銷及至少一電源插銷，至少一接地插銷接觸第一導電層並且未接觸第二導電層，至少一電源插銷未接觸第一導電層並且接觸第二導電層。

為了達成前述的目的，本發明提供一種具有電源完整性的探針頭的製造方法，包括下列步驟：

在一陶瓷基板上鑽孔，使得陶瓷基板形成至少一第一探針固定孔及至少一第一插銷固定孔。

一導電膠塗佈於陶瓷基板的一第一表面上。

將導電膠烘乾，使得導電膠固化成一導電層，導電層覆蓋於陶瓷基板的第一表面上。

在導電層和陶瓷基板上同步鑽孔，使得陶瓷基板形成至少二第二探針固定孔及至少一第二插銷固定孔。

將覆蓋於陶瓷基板的外側的導電層移除，在至少一第一探針固定孔的外側的導電層上鑽孔，在覆蓋於至少一第一插銷固定孔的外側的導電層上鑽孔，擴大覆蓋於至少二第二探針固定孔的外側的導電層上的鑽孔範圍，且擴大覆蓋於至少一第二插銷固定孔的外側的導電層上的鑽孔範圍。

藉由上述步驟製作出二陶瓷基板，二陶瓷基板分別界定為一第一陶瓷基板及一第二陶瓷基板，覆蓋於第一陶瓷基板的第一表面的導電層界定為一第一導電層，覆蓋於第二陶瓷基板的第一表面的導電層界定為一第二導電層，且一結合層塗佈於第一導電層與第二陶瓷基板的一第二表面之間。

至少一接地探針固定於第一陶瓷基板的至少一第一探針固定孔，至少一中性探針與至少一電源探針分別固定於第一陶瓷基板的至少二第二探針固定孔，至少一接地插銷固定於第一陶瓷基板的至少一第一插銷固定孔，至少一電源插銷固定於第一陶瓷基板的至少一第二插銷固定孔；至少一接地探針與至少一中性探針分別固定於第二陶瓷基板的至少二第二探針固定孔，至少一電源探針固定於第二陶瓷基板的至少一第一探針固定孔，至少一接地插銷固定於第二陶瓷基板的至少一第二插銷固定孔，至少一電源插銷固定於第二陶瓷基板的至少一第一插銷固定孔；至少一接地探針接觸第一導電層並且未接觸第二導電層，至少一中性探針未接觸第一導電層與第二導電層，至少一電源探針未接觸第一導電層並且接觸第二導電層，至少一接地插銷接觸第一導電層並且未接觸第二導電層，至少一電源插銷未接觸第一導電層並且接觸第二導電層。

第一陶瓷基板、第二陶瓷基板、第一導電層、第二導電層及結合層組合成一第一陶瓷層，第一陶瓷層為多層陶瓷層；複數個緊固件分別穿設於第一陶瓷基板與第二陶瓷基板的外側，且固定於一第二陶瓷層的外側。

各探針的一測試端用以接觸一晶片，且各探針的一接電端電性連接外部電路；各插銷的一接電端電性連接外部電路，且各插銷的直徑大於各探針的直徑。

本發明的功效在於，本發明能夠藉由電源插銷和接地插銷大量分散電流量，使得通過該等電源探針和該等接地探針的電流量大幅下降，所產生的熱量較低，不易過熱。至於，該等中性探針只有少量電流通過，僅些微發熱，故不會有過熱的問題。基於上述功效，本發明的探針頭得以具有電源完整性。

再者，本發明利用鐳射光束在陶瓷基板上直接鑽孔，容易製作出孔徑極其微小的該等第一探針固定孔和該等第二探針固定孔。

以下配合圖式及元件符號對本發明的實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。

圖4A及圖4B是本發明的探針頭的製造方法的流程圖，圖5至圖11是本發明的探針頭的製造方法的步驟S10~S90的示意圖。本發明提供一種具有電源完整性的探針頭的製造方法，包括下列步驟：

步驟S10，如圖4A及圖5所示，藉由鐳射光束1在一陶瓷基板11、12上鑽孔，使得陶瓷基板11、12形成二第一探針固定孔111、121及一第一插銷固定孔112、122。

步驟S20，如圖4A及圖6所示，一導電膠13塗佈於陶瓷基板11、12的一第一表面1101、1201上，且導電膠13滲入該等第一探針固定孔111、121中與第一插銷固定孔112、122中。具體來說，各導電膠13包含一樹脂基體及複數個導電粒子，樹脂基體為環氧樹脂、丙烯酸酯樹脂或聚氯酯樹脂，該等導電粒子為金屬粉末，金屬粉末為金、銀、銅、鋁、鋅、鐵、鎳的粉末。其中，銀經過奈米化處理形成奈米銀，因此此種導電膠13又稱之為奈米銀膠。

步驟S30，如圖4A及圖7所示，將導電膠13烘乾，使得導電膠13固化成一導電層131、132，導電層131、132覆蓋於陶瓷基板11、12的第一表面1101、1201上和該等第一探針固定孔111、121的孔壁上與第一插銷固定孔112、122的孔壁上。更明確地說，陶瓷基板11、12放置在一高溫爐（圖未示）中在高溫環境下烘烤，使得導電膠13的溶劑和水分蒸發，留下固化的金屬層即為導電層131、132。較佳地，在導電層131、132的表面進行電鍍，增加導電層131、132的厚度，以降低電阻。

步驟S40，如圖4A及圖7所示，藉由鐳射光束1在導電層131、132和陶瓷基板11、12上同步鑽孔，使得陶瓷基板11、12形成四個第二探針固定孔113、123及一第二插銷固定孔114、124。

步驟S50，如圖4A及圖8所示，藉由鐳射光束1將覆蓋於陶瓷基板11、12的外側的導電層131、132移除，藉由鐳射光束1在覆蓋於該等第一探針固定孔111、121的孔壁及其外側的導電層131、132上鑽孔，藉由鐳射光束1在覆蓋於第一插銷固定孔112、122的孔壁及其外側的導電層131、132上鑽孔，藉由鐳射光束1擴大覆蓋於該等第二探針固定孔113、123的外側的導電層131、132上的鑽孔範圍，且藉由鐳射光束1擴大覆蓋於第二插銷固定孔114、124的外側的導電層131、132上的鑽孔範圍。

步驟S60，如圖4A及圖9所示，藉由上述步驟S10~50製作出二陶瓷基板11、12，該二陶瓷基板11、12分別界定為一第一陶瓷基板11及一第二陶瓷基板12，覆蓋於第一陶瓷基板11的第一表面1101、該等第一探針固定孔111的孔壁和第一插銷固定孔112的孔壁的導電層界定為一第一導電層131，覆蓋於第二陶瓷基板12的第一表面1201、該等第一探針固定孔121的孔壁和第一插銷固定孔122的孔壁的導電層界定為一第二導電層132，且一結合層14塗佈於第一導電層131與第二陶瓷基板12的一第二表面1202之間。較佳地，結合層14的材質為高分子膠或奈米二氧化矽膠。

步驟S70，如圖4A及圖10所示，並請參考圖9，二接地探針40的測試端401分別固定於第一陶瓷基板11的該等第一探針固定孔111，二中性探針41的測試端411與二電源探針42的測試端421分別固定於第一陶瓷基板11的該等第二探針固定孔113，一接地插銷50的固定端501固定於第一陶瓷基板11的第一插銷固定孔112，一電源插銷51的固定端511固定於第一陶瓷基板11的第二插銷固定孔114。如圖4A及圖10所示，並請參考圖9，該等接地探針40的測試端401與該等中性探針41的測試端411分別固定於第二陶瓷基板12的該等第二探針固定孔123，該等電源探針42的測試端421分別固定於第二陶瓷基板12的該等第一探針固定孔121，接地插銷50的固定端501固定於第二陶瓷基板12的第二插銷固定孔124，電源插銷51的固定端511固定於第二陶瓷基板12的第一插銷固定孔122。如圖10所示，並且參考圖9，各第一探針固定孔111、121的孔徑大於各探針40、41、42的直徑，各第二探針固定孔113、123的孔徑等於各探針40、41、42的直徑，各第一插銷固定孔112、122的孔徑大於各插銷50、51的直徑，各第二插銷固定孔114、124的孔徑等於各插銷50、51的直徑。如圖4A及圖10所示，該等接地探針40的測試端401接觸第一導電層131並且未接觸第二導電層132，該等中性探針41的測試端411未接觸第一導電層131與第二導電層132，該等電源探針42的測試端421未接觸第一導電層131並且接觸第二導電層132，接地插銷50的固定端501接觸第一導電層131並且未接觸第二導電層132，電源插銷51的固定端511未接觸第一導電層131並且接觸第二導電層132。

步驟S80，如圖4B及圖11所示，第一陶瓷基板11、第二陶瓷基板12、第一導電層131、第二導電層132及結合層14組合成一第一陶瓷層10，第一陶瓷層10為多層陶瓷層。複數個緊固件30分別穿設於第一陶瓷基板11與第二陶瓷基板12的外側，且固定於一第二陶瓷層20的外側。該等探針40、41、42的接電端402、412、422與該等插銷50、51的接電端502、512皆固定於第二陶瓷層20。

步驟S90，如圖4B及圖11所示，且各探針40、41、42的測試端401、411、421用以接觸一晶片2（參見圖12），各探針40、41、42的接電端402、412、422電性連接外部電路（圖未示）。如圖4B及圖11所示，各插銷50、51的接電端502、512電性連接外部電路（圖未示），且各插銷50、51的直徑大於各探針40、41、42的直徑。較佳地，各插銷50、51的直徑是各探針40、41、42的直徑的十倍。舉例來說，各插銷50、51的直徑為2 mm且各探針40、41、42的直徑為2 m。

上述的製造方法能夠製造出一具有電源完整性的探針頭200。以下將進一步說明本發明的探針頭200如何對晶片2進行測試及其達成的功效。

圖12是本發明的探針頭200對晶片2進行測試的示意圖。如圖12所示，當本發明的探針頭200對晶片2進行測試時，該等探針40、41、42的測試端401、411、421接觸晶片2，外部電路（圖未示）所提供的電源的電流C3、C4從該等電源探針42的接電端422進入該等電源探針42以及從電源插銷51的接電端512進入電源插銷51。通過電源插銷51的電流C4經由第二導電層132傳送至該等電源探針42並且與通過該等電源探針42的電流C3匯集在一起。匯集的電流C5通過該等電源探針42的測試端421流向晶片2。通過晶片2的電流C6從該等接地探針40的測試端401進入該等接地探針40。通過該等接地探針40的電流的一部分（即，電流C7）繼續沿著該等接地探針40流動並且從該等接地探針40的接電端402流向外部電路（圖未示），通過該等接地探針40的電流的另一部分（即，電流C8）經由第一導電層131傳送至接地插銷50並且沿著接地插銷50流動並且從接地插銷50的接電端502流向外部電路（圖未示）。該等中性探針41只有少量電流通過。是以，本發明能夠藉由控制第一導電層131、第二導電層132、該等插銷50、51和該等探針40、41、42的接觸關係，讓該等電源探針42、該等接地探針40、電源插銷51和接地插銷50能夠形成一迴路，且該等中性探針41保持中性。

因為各插銷50、51的直徑大於各探針40、41、42的直徑，所以各插銷50、51的橫截面的截面積大於各探針40、41、42的橫截面的截面積，使得通過電源插銷51的電流量大於通過各電源探針42的電流量，且通過接地插銷50的電流量大於通過各接地探針40的電流量。是以，本發明能夠藉由電源插銷51和接地插銷50大量分散電流量，使得通過該等電源探針42和該等接地探針40的電流量大幅下降，所產生的熱量較低，不易過熱。至於，該等中性探針41只有少量電流通過，僅些微發熱，故不會有過熱的問題。基於上述功效，本發明的探針頭200得以具有電源完整性。

再者，如圖12所示，通過電源插銷51的電流C4是從電源插銷51的接電端512流動到電源插銷51的固定端511才轉移至第二導電層132，並且與通過該等電源探針42的電流C3匯集在該等電源探針42的測試端421，匯集的電流C5從該等電源探針42的測試端421流向晶片2；通過該等接地探針40的電流的另一部分（即，電流C8）是從該等接地探針40的測試端401轉移到第一導電層131，並且從接地插銷50的固定端501流動到接地插銷50的接電端502流向外部電路。藉此，通過電源插銷51和接地插銷50的電流C4、C8的路徑較長，分散電流量的效果出色。雖然通過該等電源探針42的測試端421的電流量大於通過該等電源探針42的接電端422至測試端421的電流量，但是該等電源探針42的接電端422與測試端421的距離大於該等電源探針42的測試端421的長度，因此該等電源探針42只有測試端421的熱量較高，該等電源探針42的接電端422至測試端421之間的熱量較低，使得該等電源探針42不易過熱。雖然通過該等接地探針40的測試端401的電流量大於通過該等接地探針40的測試端401至接電端402的電流量，但是該等接地探針40的測試端401與接電端402的距離大於該等接地探針40的測試端401的長度，因此該等接地探針40只有測試端401的熱量較高，該等接地探針40的接電端402至測試端401之間的熱量較低，使得該等接地探針40不易過熱。

此外，鐳射光束1容易貫穿厚度較薄的單塊陶瓷基板11、12，從而本發明利用鐳射光束1在陶瓷基板11、12上直接鑽孔，容易製作出孔徑極其微小的該等第一探針固定孔111、121和該等第二探針固定孔113、123。

又，第一導電層131覆蓋於第一陶瓷基板11的該等第一探針固定孔111的孔壁上與第一插銷固定孔112的孔壁上，不僅能夠用以加強固定該等接地探針40和接地插銷50，還能夠將通過該等接地探針40的電流的另一部分(即，電流C8)傳送至接地插銷50，強化導電效果。第二導電層132覆蓋於第二陶瓷基板12的該等第一探針固定孔121的孔壁上與第一插銷固定孔122的孔壁上，不僅能夠用以加強固定該等電源探針42和電源插銷51，還能夠將通過電源插銷51的電流C4傳送至該等電源探針42，強化導電效果。

另外，本發明能夠利用電鍍技術增加導電層131、132的厚度，達到降低電阻的效果，步驟較少，成本較低。

如圖11所示，在較佳實施例中，該等接地探針40靠近接地插銷50，該等電源探針42靠近電源插銷51，該等中性探針41位於該等接地探針40與該等電源探針42之間。如圖12所示，通過電源插銷51的電流C4經由第二導電層132傳送至該等電源探針42的電阻較小，且通過該等接地探針40的電流的另一部分（即，電流C8）經由第一導電層131傳送至接地插銷50的電阻較小，從而能夠提升測試晶片2的效率。

如圖11所示，在較佳實施例中，第二陶瓷層20為單層陶瓷層。單層陶瓷層包括一第三陶瓷基板21及一第四陶瓷基板22，第三陶瓷基板21具有一第一表面211及一第二表面212，第四陶瓷基板22具有一第一表面221及一第二表面222，第三陶瓷基板21的第二表面212朝向第一陶瓷層10，第三陶瓷基板21的第一表面211抵靠於第四陶瓷基板22的第二表面222，該等緊固件30、該等探針40、41、42與該等插銷50、51皆固定於第三陶瓷基板21與第四陶瓷基板22。換言之，較佳實施例的探針頭200為多層陶瓷層與單層陶瓷層的組合，能夠降低整體厚度。因為晶片測試機台的尺寸通常是固定的，所以厚度較薄的探針頭200較容易組裝於晶片測試機台。

以上所述者僅為用以解釋本發明的較佳實施例，並非企圖據以對本發明做任何形式上的限制，是以，凡有在相同的發明精神下所作有關本發明的任何修飾或變更，皆仍應包括在本發明意圖保護的範疇。

1:鐳射光束

2:晶片

10:第一陶瓷層

11:第一陶瓷基板

1101:第一表面

111:第一探針固定孔

112:第一插銷固定孔

113:第二探針固定孔

114:第二插銷固定孔

12:第二陶瓷基板

1201:第一表面

1202:第二表面

121:第一探針固定孔

122:第一插銷固定孔

123:第二探針固定孔

124:第二插銷固定孔

13:導電膠

131:第一導電層

132:第二導電層

14:結合層

20:第二陶瓷層

21:第三陶瓷基板

211:第一表面

212:第二表面

22:第四陶瓷基板

221:第一表面

222:第二表面

30:緊固件

40:接地探針

401:測試端

402:接電端

41:中性探針

411:測試端

412:接電端

42:電源探針

421:測試端

422:接電端

50:接地插銷

501:固定端

502:接電端

51:電源插銷

511:固定端

512:接電端

100,100A,200:探針頭

110:第一陶瓷層

110A:陶瓷基板

110A1:探針固定孔

110A2:插銷固定孔

120:第二陶瓷層

120A:陶瓷基板

120A1:探針固定孔

120A2:插銷固定孔

130:緊固件

140:接地探針

140A:測試端

140B:接電端

141:中性探針

141A:測試端

141B:接電端

142:電源探針

142A:測試端

142B:接電端

150:插銷

C1~C8:電流

S10~S90:步驟

圖1是第一種習知的探針頭的結構示意圖。圖2是第二種習知的探針頭的結構示意圖。圖3是第二種習知的探針頭對晶片進行測試的示意圖。圖4A及圖4B是本發明的探針頭的製造方法的流程圖。圖5至圖11是本發明的探針頭的製造方法的步驟S10~S90的示意圖。圖12是本發明的探針頭對晶片進行測試的示意圖。