TWI673499B - 積體電路插座 - Google Patents

Abstract

本發明提出一種積體電路插座，係應用於積體電路測試，包含一蓋體、一座體及複數探針。蓋體供以裝設一積體電路並包含一工作區、複數第一探針孔及至少一檢測印刷電路。工作區設於蓋體中心，第一探針孔分設於工作區。檢測印刷電路設於蓋體下表面且延伸至至少一第一探針孔周緣。座體與蓋體相互組設並供以裝設於一積體電路測試板，座體具相對第一探針孔設置之複數第二探針孔。探針穿設於第一探針孔及第二探針孔，至少一探針電性連接檢測印刷電路，以電性導通積體電路、檢測印刷電路及積體電路測試板，藉此可增進該積體電路之測試效能與準確度。

Description

積體電路插座

本發明係關於積體電路插座，特別係應用於積體電路之測試並具有印刷電路之積體電路插座。

按，因科技之進步而研發出多種數位電子產品，以輔佐人類之生活，包括各類型的電腦、行動裝置或是各種智慧型電器等等。而電子產品在運作時需要透過積體電路(Integrated Circuit, IC)實現計算與處理程序，因應不同的功能與需求，積體電路有相異的電路設計與封裝方式。並於積體電路的製程中，包含功能性測試(Testing)，以確保其中的各電路設計係可正常運作。於測試作業時，會將積體電路放置於測試用插座，而測試用插座會電性連接測試板及其測試機台以輸出結果。

然而，目前之技術對於積體電路的最小化仍存在瓶頸，又因積體電路內的各電路設計逐漸複雜，而在測試作業上更加困難。因此，現行科技已發展出測試設計(Design For Testability, DFT)，以於積體電路設計階段植入電路，並於設計完成後進行測試。但是，此生產方式下衍生之測試設計電路會佔據積體電路一部分的空間，在目前有限的空間中反而壓縮積體電路本身之電路設計，且增加了硬體開銷，也會影響系統性能，進而增加積體電路的成本，並使得積體電路之電路複雜化。而當測試時，因其中的測試設計電路係電性連接其他多個工作電路區塊，而易造成短路或訊號異常，使測試準確性下降而大幅降低測試作業之效能。

有鑑於此，本發明團隊感其現今作法未臻完善而竭其心智苦心思索，並憑其從事該項研究多年之經驗累積，終而提出一種積體電路插座，以期改善上述習知技術之缺失。藉此，於積體電路測試作業中，藉由本發明而可提升其效能並同時降低其生產成本，並同時增加積體電路的電路設計空間。

鑑於上述之問題，本發明之目的旨在提供一種積體電路插座，特別係應用於積體電路之測試，以增進積體電路之測試效能。

為達上述目的，本發明提出一種積體電路插座，其係應用於積體電路測試，包含一蓋體、一座體及複數探針。其中，該蓋體係供以裝設一積體電路，包含一工作區、複數第一探針孔及至少一檢測印刷電路。該工作區係設於該蓋體之中心處。該等第一探針孔係設於該工作區。該檢測印刷電路係設於該蓋體之下表面，且該檢測印刷電路係延伸至至少一該第一探針孔之周緣。該座體係與該蓋體相互組設並供以裝設於一積體電路測試板，且該座體係具複數第二探針孔，該等第二探針孔係相對於該等第一探針孔設置。該等複數探針係穿設於該等第一探針孔及該等第二探針孔，且至少一該探針係電性連接於該檢測印刷電路，以供電性導通該積體電路、該檢測印刷電路及該積體電路測試板。藉此，透過將測試設計電路設於該積體電路插座，而可增進測試上的準確度，進而提升其測試作業效能，並同時增進該積體電路本身之電路或邏輯設計。

更進一步，該蓋體更具有複數第一通孔，該等第一通孔係鄰近於該工作區設置，且該座體更具有複數第二通孔，該等第二通孔係相對於該等第一通孔設置並係連通於該等第一通孔。藉此，該等第一通孔及該等第二通孔係提供組設複數導電件，且該等導電件係組設於該積體電路測試板，而使該積體電路與該積體電路測試板呈電性導通狀態，以利進行測試作業。

接續，該檢測印刷電路係為銅箔電線並係具一主線區段及一支線區段，且該主線區段係沿該工作區圍繞設置並設於該等第一通孔之周緣，而該支線區段係自該主線區段延伸並設於該工作區之部分該等第一探針孔之周緣，以供電性導通該積體電路、該檢測印刷電路及該積體電路測試板。因此，該積體電路測試板係能透過該等第一通孔及該等第二通孔其中之該等導電件電性連接該檢測印刷電路，以進一步與該積體電路呈電性導通狀態，而增進測試作業之效能。

並且，每一該探針係具複數錐狀結構，且每一該第一探針孔係具有複數錐狀凹槽而相對該等錐狀結構設置，以使該等探針係固設於該等第一探針孔。藉此，當該積體電路裝設於該蓋體時，係能避免該等探針鬆脫，進而增進其與該積體電路電性導通之良好性。

較佳者，該等探針係為一體成型之彈簧結構，且至少一該探針內更具有一金屬頂針，以供電性連接該積體電路測試板並電性導通該積體電路、該檢測印刷電路及該積體電路測試板。因此，係能藉由該等金屬頂針電性連接該積體電路測試板，以利多種類測試設計之測試作業。

或於另一實施例中，至少一該探針更具有一導通部，該等導通部係呈螺旋環狀且其截面積係大於該等第一探針孔之截面積，使該等探針組設於該蓋體及該座體後，該等導通部係接觸該檢測印刷電路而與電性連接該檢測印刷電路。藉此，係能提供更多種類之測試設計，且同時增進該等探針之穩定性。

接續，該等第一探針孔之內表面及該等第二探針孔之內表面分別更具有一散熱塗層，以提升該積體電路插座之散熱性。

較佳者，該散熱塗層之材料係為石墨烯，以增進該積體電路插座之散熱性及電性導通效能。

並於本實施例中，該蓋體更具至少一定位孔，該座體更具至少一定位柱，且該定位柱係相對於該定位孔設置並供以穿設而固定於該定位孔，使該蓋體與該座體呈組設狀態。因此，該蓋體係能良好地組設於該座體，且透過該定位柱，亦能利於該座體裝設於該積體電路測試板。

更進一步，該積體電路插座更包含一遮罩件，其係為框體並係環繞於該工作區設置且係設於於該蓋體及該座體之間，以阻擋雜訊干擾該積體電路之測試作業。

較佳者，該遮罩件之材質係為金屬或陶瓷，進而提升其阻擋雜訊之效能。

綜上所述，本發明所提出之積體電路插座，透過設於該蓋體之該檢測印刷電路，係可提升該積體電路於其測試作業之準確度與效能。並且同時能減少該積體電路中的測試設計之電路，進而增加其中的電路設計空間，以增進該積體電路之電路設計。

為使 貴審查委員能清楚了解本發明內容，僅以下列文字搭配圖示說明。

請參閱圖1至圖3，其係為本發明較佳實施例之結構分解圖、蓋體之平面仰視圖及應用剖面示意圖。本發明係揭示一種積體電路插座1，其係應用於積體電路測試，包含一蓋體10、一座體11及複數探針12。其中，該蓋體10係供以裝設一積體電路2，包含一工作區101、複數第一探針孔102及至少一檢測印刷電路103。並且，該工作區101係設於該蓋體10之中心處，且該等第一探針孔102係設於該工作區101，以相對該積體電路2之電接點設置。較佳者，類似印刷電路板(Printed Circuit Board, PCB)與電路之連接設置，該檢測印刷電路103係設於該蓋體10之下表面並呈緊密地貼附狀態。此外，該座體11係與該蓋體10相互組設並供以裝設於一積體電路測試板3，且該座體11係具複數第二探針孔111，該等第二探針孔111係相對於該等第一探針孔102設置並於組設後與該等第一探針孔102連通。

另外，該等探針12係穿設於該等第一探針孔102及該等第二探針孔111。並且，因該檢測印刷電路103係延伸至至少一該第一探針孔102之周緣，而使其中之該探針12係電性連接於該檢測印刷電路103。於本實施例中，每一該第一探針孔102及每一該第二探針孔111皆設有一個該探針12，且該等探針12係分別略為突出於該蓋體10之上表面及該座體11之下表面，而圖1所揭示之該等探針12的數量僅為示意參考。

接續上述之說明，較佳者，該檢測印刷電路103係延伸至多個該等第一探針孔102之周緣，而使其中的該等探針12之下端周緣係接觸該檢測印刷電路103，且該等探針12之下端點亦接觸該積體電路測試板3，而該等探針12之上端點係同時接觸該積體電路2。因此，該等探針12係能電性導通該積體電路2、該檢測印刷電路103及該積體電路測試板3，並當該積體電路測試板3電性連接測試機台，而可執行該積體電路2之測試作業。如此一來，透過設於該積體電路插座1之該檢測印刷電路103，即可直接提供該積體電路2進行節點、芯片缺陷或電路邏輯功能等測試項目作業，係為智慧型之插座。藉此，係能避免習知複雜的測試設計電路，以避免其因電性連接多個工作電路區塊之設置，而造成短路或訊號異常，因此本發明係能增進該積體電路2之測試準確度，進而提升其測試效能。另外，目前該積體電路2受限於其有限空間，藉此係能減少該積體電路2中的測試設計區塊與硬體成本，而可增加該積體電路2之空間，以增進其電路或邏輯設計。並且該檢測印刷電路103係可依據欲測試之該積體電路2予以設計變化，例如依據測試需求，亦可於該蓋體10設置有多個該檢測印刷電路103，如此一來，相異之該積體電路2係可有相對應之該積體電路插座1，以進行該積體電路2之測試作業，使該積體電路插座1可裝設相同規格之該積體電路2，而能降低其損壞率與除錯(Debug)的參數選項。

如前述，目前的該積體電路2在有限空間中如何提升其電路設計，同時又可確保具有低測試成本與高測試精準性之考量下，著實陷入開發設計上的困境。是以，為可解決測試方面的問題，積體電路相關領域之先進係針對該積體電路2之測試設計進行各種改良與設計，包含其中被動元件的匹配設置、整體電路的設計、其硬體結構之改良等等。惟本發明人則構思直接於該積體電路插座1上設置該檢測印刷電路103，將所有測試要件建立於該積體電路插座1，不但能有效區隔該積體電路2之測試電路與工作電路，而能提升其測試作業之準確度及效能，且同時亦藉此增進積體電路產業之發展。

更進一步，如圖3所揭示，每一該探針12係為一體成型之彈簧結構，且具複數錐狀結構121，該等錐狀結構121之數量為2個並分別設於每一該探針12之上端處及下端處。並且，每一該第一探針孔102係具有複數錐狀凹槽1021而相對該等錐狀結構121設置，以使該等探針12係固設於該等第一探針孔102，並進一步組設該蓋體10及該座體11而使該等探針12係穿設而固定於該等第一探針孔102及該等第二探針孔111。其中，當該積體電路2裝設於該蓋體10或同時當該座體11裝設於該積體電路測試板3時，該等探針12因受力而縮短，該等探針12因此儲存彈性位能並朝向其施力方向具有反彈力。當該等探針12受反彈力作用而復位時，藉由相對設置的該等錐狀結構121及該等錐狀凹槽1021，係能避免該等探針12鬆脫與該等第一探針孔102及該等第二探針孔111，進而能增進該等探針12與該積體電路2電性導通之良好性。較佳者，特別係應用於多晶片封裝技術(Multi-Chip Packaging, MCP)製成的該積體電路2，透過該等錐狀結構121與該等錐狀凹槽1021之相對設置，係能避免該等探針12作動時產生過大的施力及反彈力，且避免其破壞該積體電路2而使其破裂，以提供良好而穩定又均勻的接觸力，進而能滿足該積體電路2之封裝翹曲及封裝厚度之變化，以供各種相異包裝厚度之該積點電路2使用。並且，相較於傳統彈簧針(pogo pin)，該等探針12與該等錫球21之接觸面為半圓形而具較大之接觸面積，因此具較低之接觸電阻與接觸力，並且能避免卡錫渣及破壞該錫球21。更進一步，當該等探針12電性導通該積體電路2及該積體電路測試板3時，藉由其中之良好接觸力與低接觸電阻，而具有低接觸阻抗、高電訊傳輸頻率並能夠承受合理的傳輸電流，進而利於高功能的該積體電路2之出貨檢驗。

並於本實施例中，至少一該探針12內更具有一金屬頂針122，且該金屬頂針122係呈針筒狀，其接觸方向係朝向該蓋體10之下表面。並當該探針12受力接觸該積體電路測試板3時，該金屬頂針122係相對該探針12之彈簧結構向下移動，接觸而電性連接該積體電路測試板3，以電性導通該積體電路2、該檢測印刷電路103及該積體電路測試板3。

接續，至少一該探針12更具有一導通部123，該導通部123係為一體成型彈簧結構中的一部分，其係呈螺旋環狀且其截面積係大於該等第一探針孔102之截面積，且係設於該蓋體10之下表面而頂抵於該第一探針孔102。藉此，使該等探針12組設於該蓋體10及該座體11後，因該檢測印刷電路103係延伸至該第一探針孔102之周緣，該導通部123係接觸而電性連接該檢測印刷電路103，並同時增進該等探針12之穩定性。

或於另一實施例中，部分該等探針12為彈簧結構、部分該等探針12為設有該等金屬頂針122之彈簧結構、部分該等探針12為具有該等導通部123之彈簧結構及部分該等探針12為同時具有該等導通部123及該等金屬頂針122之彈簧結構。如此一來，藉由前述四種該等探針12之態樣，其係針對不同種類的該等積體電路2提供相對應的測試作業，如不同種類的雙倍資料率記憶體(Dynamic Data Rate, DDR)之DDR2、DDR3、DDR4等相異該等積體電路2。是以，前述之不同態樣的該等探針12能依該積體電路2之測試設計而組設相異組合之該等探針12，抑或僅組設其中一種類之該等探針12。藉此，能依據欲測試之該積體電路2予以設計變化。

更進一步，於本實施例中，該等第一探針孔102之內表面及該等第二探針孔111之內表面分別更具有一散熱塗層5，而於測試作業有電性導通時，透過該等散熱塗層5能排除其中多餘的熱能。較佳者，該等散熱塗層5之材料係為石墨烯(Graphene)，以提升該積體電路插座1之散熱性，且藉由其低電阻之特性而能增進該等探針12之電性導通效能。

此外，該蓋體10更具有複數第一通孔104，並於本實施例中，該等第一通孔104之數量為4個，且係鄰近於該工作區101設置。並且，該座體11更具有複數第二通孔112，該等第二通孔112係相對於該等第一通孔104設置並係連通於該等第一通孔104。因此，複數導電件4係能組設於該等第一通孔104及該等第二通孔112，且該等導電件4係同時組設於該積體電路測試板3，以供與該積體電路測試板3呈電性導通狀態。其中，該等導電件4係為金屬導電件、被動元件或是導電橡膠等。並且，如圖1所示，該等導電件4係包括複數金屬導電件41及複數導電橡膠42。並於另一實施例中，該等導電件4係略為突出於該蓋體10並接觸該積體電路2，以直接電性連接該積體電路2，而使該積體電路2與該積體電路測試板3呈電性導通狀態，以利進行測試作業。

較佳者，於本實施例中，如圖2的蓋體之平面仰視圖所示，該檢測印刷電路103係為銅箔電線並係具一主線區段1031及一支線區段1032。其中，該主線區段1031係沿該工作區101圍繞設置並設於該等第一通孔104之周緣，而使其中的該等導電件4之下端周緣係接觸該主線區段1031，因此該積體電路測試板3係能透過該等導電件4電性連接該檢測印刷電路103。另一方面，該支線區段1032係自該主線區段1031延伸並設於該工作區101之部分該等第一探針孔102之周緣，而使其中之該等探針12之下端周緣係接觸該支線區段1032。如此一來，該積體電路2、該檢測印刷電路103及該積體電路測試板3係呈電性導通之狀態。藉此，該積體電路測試板3係能透過該等第一通孔104及該等第二通孔112其中的該等導電件4直接電性連接該檢測印刷電路103，並進一步與該積體電路2呈電性導通狀態，而增進測試作業之效能。

另外，該蓋體10更具至少一定位孔105，該座體11係延伸突出至少一定位柱113。並於本實施例中，該定位孔105及該定位柱113分別為複數設置，且該等定位柱113係相對於該等定位孔105設置，且係圍繞該工作區101設置。並且，該等定位柱113係穿設而固定於該定位孔105，使該蓋體10與該座體11呈組設狀態。因此，該蓋體10係能良好地組設於該座體11，以增進該積體電路插座1之製程效率。更進一步，該積體電路插座1更包含一遮罩件13，其係為框體並係環繞於該工作區101設置，且該遮罩件13係設於該蓋體10及該座體11之間。因此，當進行該積體電路2測試作業時，能阻擋雜訊干擾其中的電訊號，進而達到高頻測試效能。較佳者，該遮罩件13之材質係為金屬或陶瓷，以提升其阻擋雜訊之效能。

綜上所述，本發明所提出之積體電路插座1，特別係應用於該積體電路2之測試，藉由將該檢測印刷電路103設置於該積體電路插座1之技術特徵，取代傳統需設置於該積體電路2之測試設計電路，係能降低該積體電路2之測試設計難度與需求硬體，有效地降低測試成本並提升測試準確度及效能。其中係透過該檢測印刷電路103與該積體電路2之相互電性導通狀態，而能直接對該積體電路2進行測試作業。並更進一步，亦能同時增加該積體電路2之電路設計空間，以增進該積體電路2之工作效能。因此，本發明係能減少該積體電路2中的測試設計電路，而增加其中的電路設計空間，進而提升該積體電路2之效能。並為增進電性連接之確實性，避免測試短路或失效等問題，係可如前述各技術內容進一步地設計該積體電路插座1之設置結構。

惟，以上所述者，僅為本發明之較佳實施例而已，並非用以限定本發明實施之範圍；故在不脫離本發明之精神與範圍下所做之均等變化與修飾，皆應涵蓋於本發明之專利範圍內。

1‧‧‧積體電路插座

10‧‧‧蓋體

101‧‧‧工作區

102‧‧‧第一探針孔

1021‧‧‧錐狀凹槽

103‧‧‧檢測印刷電路

1031‧‧‧主線區段

1032‧‧‧支線區段

104‧‧‧第一通孔

105‧‧‧定位孔

11‧‧‧座體

111‧‧‧第二探針孔

112‧‧‧第二通孔

113‧‧‧定位柱

12‧‧‧探針

121‧‧‧錐狀結構

122‧‧‧金屬頂針

123‧‧‧導通部

13‧‧‧遮罩件

2‧‧‧積體電路

21‧‧‧錫球

3‧‧‧積體電路測試板

4‧‧‧導電件

41‧‧‧金屬導電件

42‧‧‧導電橡膠

5‧‧‧散熱塗層

圖1，為本發明較佳實施例之結構分解圖。 圖2，為本發明較佳實施例之蓋體之平面仰視圖。 圖3，為本發明較佳實施例之應用剖面示意圖。

無

Claims (9)

1. 一種積體電路插座，其係應用於積體電路測試，包含：一蓋體，其係供以裝設一積體電路，該蓋體更具有複數第一通孔，該等第一通孔係鄰近於該工作區設置，且該座體更具有複數第二通孔，該等第二通孔係相對於該等第一通孔設置並係連通於該等第一通孔，該等第一通孔及該等第二通孔係提供組設複數導電件，而使該積體電路與該積體電路測試板呈電性導通狀態，包含：一工作區，其係設於該蓋體之中心處；複數第一探針孔，其係設於該工作區；至少一檢測印刷電路，該檢測印刷電路係為銅箔電線並係具一主線區段及一支線區段，且該主線區段係沿該工作區圍繞設置並設於該等第一通孔之周緣，而該支線區段係自該主線區段延伸並設於該工作區之部分該等第一探針孔之周緣，以供電性導通該積體電路、該檢測印刷電路及該積體電路測試板，其係設於該蓋體之上下表面，且該檢測印刷電路係延伸至至少一該第一探針孔之周緣；及一座體，其係與該蓋體相互組設並供以裝設於一積體電路測試板，且該座體係具複數第二探針孔，該等第二探針孔係相對於該等第一探針孔設置；及複數探針，其係穿設於該等第一探針孔及該等第二探針孔，且至少一該探針係電性連接於該檢測印刷電路，以供電性導通該積體電路、該檢測印刷電路及該積體電路測試板。
2. 如申請專利範圍第1項所述之積體電路插座，其中，每一該探針係具複數錐狀結構，且每一該第一探針孔係具有複數錐狀凹槽而相對該等錐狀結構設置，以使該等探針係固設於該等第一探針孔。
3. 如申請專利範圍第2項所述之積體電路插座，其中，該等探針係為一體成型之彈簧結構，且至少一該探針內更具有一金屬頂針，以供電性連接該積體電路測試板並電性導通該積體電路、該檢測印刷電路及該積體電路測試板。
4. 如申請專利範圍第1項至第3項其中任一項所述之積體電路插座，其中，至少一該探針更具有一導通部，該等導通部係呈螺旋環狀且其截面積係大於該等第一探針孔之截面積，使該等探針組設於該蓋體及該座體後，該等導通部係接觸該檢測印刷電路而與電性連接該檢測印刷電 路。
5. 如申請專利範圍第4項所述之積體電路插座，其中，該等第一探針孔之內表面及該等第二探針孔之內表面分別更具有一散熱塗層。
6. 如申請專利範圍第5項所述之積體電路插座，其中，該散熱塗層之材料係為石墨烯。
7. 如申請專利範圍第6項所述之積體電路插座，其中，該蓋體更具至少一定位孔，該座體更具至少一定位柱，且該定位柱係相對於該定位孔設置並供以穿設而固定於該定位孔，使該蓋體與該座體呈組設狀態。
8. 如申請專利範圍第7項所述之積體電路插座，更包含一遮罩件，其係為框體並係環繞於該工作區設置且係設於該蓋體及該座體之間。
9. 如申請專利範圍第8項所述之積體電路插座，其中，該遮罩件之材質係為金屬或陶瓷。