CN110895303B - 集成电路插座 - Google Patents

Abstract

本发明提出一种集成电路插座，应用于集成电路测试，包含一盖体、一座体及多个探针。盖体供以装设一集成电路并包含一工作区、多个第一探针孔及至少一检测印刷电路。工作区设于盖体中心，第一探针孔分设于工作区。检测印刷电路设于盖体下表面且延伸至至少一第一探针孔周缘。座体与盖体相互组设并供以装设于一集成电路测试板，座体具相对第一探针孔设置的多个第二探针孔。探针穿设于第一探针孔及第二探针孔，至少一探针电性连接检测印刷电路，以电性导通集成电路、检测印刷电路及集成电路测试板，藉此可增进该集成电路的测试效能与准确度。

Description

集成电路插座

技术领域

本发明关于集成电路插座，特别是应用于集成电路的测试并具有印刷电路的集成电路插座。

背景技术

因科技的进步而研发出多种数字电子产品，以辅佐人类的生活，包括各类型的计算机、行动装置或是各种智能型电器等等。而电子产品在运作时需要通过集成电路(Integrated Circuit,IC)实现计算与处理程序，根据不同的功能与需求，集成电路有相异的电路设计与封装方式。并于集成电路的制程中，包含功能性测试(Testing)，以确保其中的各电路设计可正常运作。于测试作业时，会将集成电路放置于测试用插座，而测试用插座会电性连接测试板及其测试机台以输出结果。

然而，目前的技术对于集成电路的最小化仍存在瓶颈，又因集成电路内的各电路设计逐渐复杂，而在测试作业上更加困难。因此，现行科技已发展出测试设计(Design ForTestability,DFT)，以于集成电路设计时间植入电路，并于设计完成后进行测试。但是，此生产方式下衍生的测试设计电路会占据集成电路一部分的空间，在目前有限的空间中反而压缩集成电路本身的电路设计，且增加了硬件开销，也会影响系统性能，进而增加集成电路的成本，并使得集成电路的电路复杂化。而当测试时，因其中的测试设计电路电性连接其他多个工作电路区块，而易造成短路或信号异常，使测试准确性下降而大幅降低测试作业的效能。

有鉴于此，本发明提出一种集成电路插座，以克服上述现有技术中的不足。藉此，于集成电路测试作业中，本发明可提升其效能并同时降低其生产成本，并同时增加集成电路的电路设计空间。

发明内容

鉴于上述的问题，本发明的目的旨在提供一种集成电路插座，特别应用于集成电路的测试，以增进集成电路的测试效能。

为达上述目的，本发明提出一种集成电路插座，其应用于集成电路测试，包含一盖体、一座体及多个探针。其中，该盖体供以装设一集成电路，包含一工作区、多个第一探针孔及至少一检测印刷电路。该工作区设于该盖体的中心处。该多个第一探针孔设于该工作区。该检测印刷电路设于该盖体的下表面，且该检测印刷电路延伸至至少一该第一探针孔的周缘。该座体与该盖体相互组设并供以装设于一集成电路测试板，且该座体具多个第二探针孔，该多个第二探针孔相对于该多个第一探针孔设置。该多个探针穿设于该多个第一探针孔及该多个第二探针孔，且至少一该探针电性连接于该检测印刷电路，以供电性导通该集成电路、该检测印刷电路及该集成电路测试板。藉此，通过将测试设计电路设于该集成电路插座，从而可增进测试上的准确度，进而提升其测试作业效能，并同时增进该集成电路本身的电路或逻辑设计。

更进一步，该盖体更具有多个第一通孔，该多个第一通孔邻近于该工作区设置，且该座体更具有多个第二通孔，该多个第二通孔相对于该多个第一通孔设置并连通于该多个第一通孔。藉此，该多个第一通孔及该多个第二通孔供组设多个导电件，且该多个导电件组设于该集成电路测试板，从而使该集成电路与该集成电路测试板呈电性导通状态，以利进行测试作业。

接续，该检测印刷电路为铜箔电线并具一主线区段及一支线区段，且该主线区段沿该工作区围绕设置并设于该多个第一通孔的周缘，该支线区段自该主线区段延伸并设于该工作区的部分该多个第一探针孔的周缘，以供电性导通该集成电路、该检测印刷电路及该集成电路测试板。因此，该集成电路测试板能通过该多个第一通孔及该多个第二通孔其中的该多个导电件电性连接该检测印刷电路，以进一步与该集成电路呈电性导通状态，从而增进测试作业的效能。

并且，每一该探针具多个锥状结构，且每一该第一探针孔具有多个锥状凹槽而相对该多个锥状结构设置，以使该多个探针固设于该多个第一探针孔。藉此，当该集成电路装设于该盖体时，能避免该多个探针松脱，进而增进其与该集成电路电性导通的良好性。

较佳者，该多个探针为一体成型的弹簧结构，且至少一该探针内更具有一金属顶针，以供电性连接该集成电路测试板并电性导通该集成电路、该检测印刷电路及该集成电路测试板。因此，能藉由该多个金属顶针电性连接该集成电路测试板，以利多种类测试设计的测试作业。

或于另一实施例中，至少一该探针更具有一导通部，该多个导通部呈螺旋环状且其横截面积大于该多个第一探针孔的横截面积，使该多个探针组设于该盖体及该座体后，该多个导通部接触该检测印刷电路而与电性连接该检测印刷电路。藉此，能提供更多种类的测试设计，且同时增进该多个探针的稳定性。

接续，该多个第一探针孔的内表面及该多个第二探针孔的内表面分别更具有一散热涂层，以提升该集成电路插座的散热性。

较佳者，该散热涂层的材料为石墨烯，以增进该集成电路插座的散热性及电性导通效能。

并于本实施例中，该盖体更具至少一定位孔，该座体更具至少一定位柱，且该定位柱相对于该定位孔设置并供以穿设而固定于该定位孔，使该盖体与该座体呈组设状态。因此，该盖体能良好地组设于该座体，且通过该定位柱，亦能利于该座体装设于该集成电路测试板。

更进一步，该集成电路插座更包含一屏蔽件，其为框体并环绕于该工作区设置且设于于该盖体及该座体之间，以阻挡噪声干扰该集成电路的测试作业。

较佳者，该屏蔽件的材质为金属或陶瓷，进而提升其阻挡噪声的效能。

综上所述，本发明所提出的集成电路插座，通过设于该盖体的该检测印刷电路，可提升该集成电路于其测试作业的准确度与效能。并且同时能减少该集成电路中的测试设计的电路，进而增加其中的电路设计空间，以增进该集成电路的电路设计。

附图说明

图1为本发明较佳实施例的结构分解图。

图2为本发明较佳实施例的盖体的平面仰视图。

图3为本发明较佳实施例的应用剖面示意图。

附图标记说明：1-集成电路插座；10-盖体；101-工作区；102-第一探针孔；1021-锥状凹槽；103-检测印刷电路；1031-主线区段；1032-支线区段；104-第一通孔；105-定位孔；11-座体；111-第二探针孔；112-第二通孔；113-定位柱；12-探针；121-锥状结构；122-金属顶针；123-导通部；13-屏蔽件；2-集成电路；21-锡球；3-集成电路测试板；4-导电件；41-金属导电件；42-导电橡胶；5-散热涂层。

具体实施方式

请参阅图1至图3，其为本发明较佳实施例的结构分解图、盖体的平面仰视图及应用剖面示意图。本发明提供一种集成电路插座1，其应用于集成电路测试，包含一盖体10、一座体11及多个探针12。其中，该盖体10供以装设一集成电路2，包含一工作区101、多个第一探针孔102及至少一检测印刷电路103。并且，该工作区101设于该盖体10的中心处，且该多个第一探针孔102设于该工作区101，以相对该集成电路2的电接点设置。较佳者，类似印刷电路板(Printed Circuit Board,PCB)与电路的连接设置，该检测印刷电路103设于该盖体10的下表面并呈紧密地贴附状态。此外，该座体11与该盖体10相互组设并供以装设于一集成电路测试板3，且该座体11具多个第二探针孔111，该多个第二探针孔111相对于该多个第一探针孔102设置并于组设后与该多个第一探针孔102连通。

另外，该多个探针12穿设于该多个第一探针孔102及该多个第二探针孔111。并且，因该检测印刷电路103延伸至至少一该第一探针孔102的周缘，从而使其中的该探针12电性连接于该检测印刷电路103。于本实施例中，每一该第一探针孔102及每一该第二探针孔111皆设有一个该探针12，且该多个探针12分别略为突出于该盖体10的上表面及该座体11的下表面，图1所揭示的该多个探针12的数量仅为示意参考。

接续上述的说明，较佳者，该检测印刷电路103延伸至多个该多个第一探针孔102的周缘，从而使其中的该多个探针12的下端周缘接触该检测印刷电路103，且该多个探针12的下端点亦接触该集成电路测试板3，该多个探针12的上端点同时接触该集成电路2。因此，该多个探针12能电性导通该集成电路2、该检测印刷电路103及该集成电路测试板3，并当该集成电路测试板3电性连接测试机台后，从而可执行该集成电路2的测试作业。如此一来，通过设于该集成电路插座1的该检测印刷电路103，即可直接提供该集成电路2进行节点、芯片缺陷或电路逻辑功能等测试项目作业，为智能型的插座。藉此，能避免现有技术中复杂的测试设计电路，以避免其因电性连接多个工作电路区块的设置而造成短路或信号异常，因此本发明能增进该集成电路2的测试准确度，进而提升其测试效能。另外，目前该集成电路2受限于其有限空间，藉此能减少该集成电路2中的测试设计区块与硬件成本，从而可增加该集成电路2的空间，以增进其电路或逻辑设计。并且该检测印刷电路103可依据欲测试的该集成电路2予以设计变化，例如依据测试需求，亦可于该盖体10设置有多个该检测印刷电路103，如此一来，相异的该集成电路2可有相对应的该集成电路插座1，以进行该集成电路2的测试作业，使该集成电路插座1可装设相同规格的该集成电路2，从而能降低其损坏率与除错(Debug)的参数选项。

如前述，目前的该集成电路2在有限空间中如何提升其电路设计，同时又可确保具有低测试成本与高测试精准性的考虑下，着实陷入开发设计上的困境。因此，为可解决测试方面的问题，集成电路相关领域的先进针对该集成电路2的测试设计进行各种改良与设计，包含其中被动组件的匹配设置、整体电路的设计、其硬件结构的改良等等。惟本发明人则构思直接于该集成电路插座1上设置该检测印刷电路103，将所有测试要件建立于该集成电路插座1，不但能有效区隔该集成电路2的测试电路与工作电路，而能提升其测试作业的准确度及效能，且同时亦藉此增进集成电路产业的发展。

更进一步，如图3所揭示，每一该探针12为一体成型的弹簧结构，且具多个锥状结构121，该多个锥状结构121的数量为2个并分别设于每一该探针12的上端处及下端处。并且，每一该第一探针孔102具有多个锥状凹槽1021而相对该多个锥状结构121设置，以使该多个探针12固设于该多个第一探针孔102，并进一步组设该盖体10及该座体11而使该多个探针12穿设而固定于该多个第一探针孔102及该多个第二探针孔111。其中，当该集成电路2装设于该盖体10或同时当该座体11装设于该集成电路测试板3时，该多个探针12因受力而缩短，该多个探针12因此储存弹性位能并朝向其施力方向具有反弹力。当该多个探针12受反弹力作用而复位时，藉由相对设置的该多个锥状结构121及该多个锥状凹槽1021，能避免该多个探针12松脱与该多个第一探针孔102及该多个第二探针孔111，进而能增进该多个探针12与该集成电路2电性导通的良好性。较佳者，特别应用于多芯片封装技术(Multi-ChipPackaging,MCP)制成的该集成电路2，通过该多个锥状结构121与该多个锥状凹槽1021的相对设置，能避免该多个探针12作动时产生过大的施力及反弹力，且避免其破坏该集成电路2而使其破裂，以提供良好而稳定又均匀的接触力，进而能满足该集成电路2的封装翘曲及封装厚度的变化，以供各种相异包装厚度的该积点电路2使用。并且，相较于传统弹簧针(pogopin)，该多个探针12与该多个锡球21的接触面为半圆形而具较大的接触面积，因此具较低的接触电阻与接触力，并且能避免卡锡渣及破坏该锡球21。更进一步，当该多个探针12电性导通该集成电路2及该集成电路测试板3时，藉由其中的良好接触力与低接触电阻，从而具有低接触阻抗、高电讯传输频率并能够承受合理的传输电流，进而利于高功能的该集成电路2的出货检验。

并于本实施例中，至少一该探针12内更具有一金属顶针122，且该金属顶针122呈针筒状，其接触方向朝向该盖体10的下表面。并当该探针12受力接触该集成电路测试板3时，该金属顶针122相对该探针12的弹簧结构向下移动，接触而电性连接该集成电路测试板3，以电性导通该集成电路2、该检测印刷电路103及该集成电路测试板3。

接续，至少一该探针12更具有一导通部123，该导通部123为一体成型弹簧结构中的一部分，其呈螺旋环状且其横截面积大于该多个第一探针孔102的横截面积，且设于该盖体10的下表面而顶抵于该第一探针孔102。藉此，使该多个探针12组设于该盖体10及该座体11后，因该检测印刷电路103延伸至该第一探针孔102的周缘，该导通部123接触而电性连接该检测印刷电路103，并同时增进该多个探针12的稳定性。

或于另一实施例中，部分该多个探针12为弹簧结构、部分该多个探针12为设有该多个金属顶针122的弹簧结构、部分该多个探针12为具有该多个导通部123的弹簧结构及部分该多个探针12为同时具有该多个导通部123及该多个金属顶针122的弹簧结构。如此一来，藉由前述四种该多个探针12的态样，其针对不同种类的该多个集成电路2提供相对应的测试作业，如不同种类的双倍数据率内存(Dynamic Data Rate,DDR)的DDR2、DDR3、DDR4等相异该多个集成电路2。因此，前述的不同态样的该多个探针12能依该集成电路2的测试设计而组设相异组合的该多个探针12，抑或仅组设其中一种类的该多个探针12。藉此，能依据欲测试的该集成电路2予以设计变化。

更进一步，于本实施例中，该多个第一探针孔102的内表面及该多个第二探针孔111的内表面分别更具有一散热涂层5，从而于测试作业有电性导通时，通过该多个散热涂层5能排除其中多余的热能。较佳者，该多个散热涂层5的材料为石墨烯(Graphene)，以提升该集成电路插座1的散热性，且藉由其低电阻的特性而能增进该多个探针12的电性导通效能。

此外，该盖体10更具有多个第一通孔104，并于本实施例中，该多个第一通孔104的数量为4个，且邻近于该工作区101设置。并且，该座体11更具有多个第二通孔112，该多个第二通孔112相对于该多个第一通孔104设置并连通于该多个第一通孔104。因此，多个导电件4能组设于该多个第一通孔104及该多个第二通孔112，且该多个导电件4同时组设于该集成电路测试板3，以供与该集成电路测试板3呈电性导通状态。其中，该多个导电件4为金属导电件、被动组件或是导电橡胶等。并且，如图1所示，该多个导电件4包括多个金属导电件41及多个导电橡胶42。并于另一实施例中，该多个导电件4略为突出于该盖体10并接触该集成电路2，以直接电性连接该集成电路2，而使该集成电路2与该集成电路测试板3呈电性导通状态，以利进行测试作业。

较佳者，于本实施例中，如图2的盖体的平面仰视图所示，该检测印刷电路103为铜箔电线并具一主线区段1031及一支线区段1032。其中，该主线区段1031沿该工作区101围绕设置并设于该多个第一通孔104的周缘，从而使其中的该多个导电件4的下端周缘接触该主线区段1031，因此该集成电路测试板3能通过该多个导电件4电性连接该检测印刷电路103。另一方面，该支线区段1032自该主线区段1031延伸并设于该工作区101的部分该多个第一探针孔102的周缘，从而使其中的该多个探针12的下端周缘接触该支线区段1032。如此一来，该集成电路2、该检测印刷电路103及该集成电路测试板3呈电性导通的状态。藉此，该集成电路测试板3能通过该多个第一通孔104及该多个第二通孔112其中的该多个导电件4直接电性连接该检测印刷电路103，并进一步与该集成电路2呈电性导通状态，从而增进测试作业的效能。

另外，该盖体10更具至少一定位孔105，该座体11延伸突出至少一定位柱113。并于本实施例中，该定位孔105及该定位柱113分别为多个设置，且该多个定位柱113相对于该多个定位孔105设置，且围绕该工作区101设置。并且，该多个定位柱113穿设而固定于该定位孔105，使该盖体10与该座体11呈组设状态。因此，该盖体10能良好地组设于该座体11，以增进该集成电路插座1的制程效率。更进一步，该集成电路插座1更包含一屏蔽件13，其为框体并环绕于该工作区101设置，且该屏蔽件13设于该盖体10及该座体11之间。因此，当进行该集成电路2测试作业时，能阻挡噪声干扰其中的电信号，进而达到高频测试效能。较佳者，该屏蔽件13的材质为金属或陶瓷，以提升其阻挡噪声的效能。

综上所述，本发明所提出的集成电路插座1，特别应用于该集成电路2的测试，藉由将该检测印刷电路103设置于该集成电路插座1的技术特征，取代传统需设置于该集成电路2的测试设计电路，能降低该集成电路2的测试设计难度与需求硬件，有效地降低测试成本并提升测试准确度及效能。其中通过该检测印刷电路103与该集成电路2的相互电性导通状态，从而能直接对该集成电路2进行测试作业。并更进一步，亦能同时增加该集成电路2的电路设计空间，以增进该集成电路2的工作效能。因此，本发明能减少该集成电路2中的测试设计电路，从而增加其中的电路设计空间，进而提升该集成电路2的效能。并为增进电性连接的确实性，避免测试短路或失效等问题，可如前述各技术内容进一步地设计该集成电路插座1的设置结构。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明实施的范围；故在不脱离本发明的精神与范围下所做的均等变化与修饰，皆应涵盖于本发明的保护范围内。

Claims (9)

1.一种集成电路插座，其应用于集成电路测试，其特征在于，包含：

一盖体，其供以装设一集成电路，该盖体包含：

一工作区，其设于该盖体的中心处；

多个第一探针孔，其设于该工作区；以及，

至少一检测印刷电路，其设于该盖体的下表面，且该检测印刷电路延伸至至少一该第一探针孔的周缘；

其中，该集成电路插座还包含一座体，其与该盖体相互组设并供以装设于一集成电路测试板，且该座体具有 多个第二探针孔，该多个第二探针孔相对于该多个第一探针孔设置；以及，

其中，该集成电路插座还包含多个探针，其穿设于该多个第一探针孔及该多个第二探针孔，且至少一该探针电性连接于该检测印刷电路，以供电性导通该集成电路、该检测印刷电路及该集成电路测试板；

其中，该盖体更具有多个第一通孔，该多个第一通孔邻近于该工作区设置，且该座体更具有多个第二通孔，该多个第二通孔相对于该多个第一通孔设置并连通于该多个第一通孔，该多个第一通孔及该多个第二通孔供组设多个导电件，以使该集成电路与该集成电路测试板呈电性导通状态；

其中，该检测印刷电路为铜箔电线并具有 一主线区段及一支线区段，且该主线区段沿该工作区围绕设置并设于该多个第一通孔的周缘，该支线区段自该主线区段延伸并设于该工作区的部分该多个第一探针孔的周缘，以供电性导通该集成电路、该检测印刷电路及该集成电路测试板。

2.如权利要求1所述的集成电路插座，其特征在于，每一该探针具有 多个锥状结构，且每一该第一探针孔具有多个锥状凹槽而相对该多个锥状结构设置，以使该多个探针固设于该多个第一探针孔。

3.如权利要求2所述的集成电路插座，其特征在于，该多个探针为一体成型的弹簧结构，且至少一该探针内更具有一金属顶针，以供电性连接该集成电路测试板并电性导通该集成电路、该检测印刷电路及该集成电路测试板。

4.如权利要求1至3其中任一项所述的集成电路插座，其特征在于，至少一该探针更具有一导通部，该多个导通部呈螺旋环状且其横截面积大于该多个第一探针孔的横截面积，使该多个探针组设于该盖体及该座体后，该多个导通部接触该检测印刷电路而与电性连接该检测印刷电路。

5.如权利要求4所述的集成电路插座，其特征在于，该多个第一探针孔的内表面及该多个第二探针孔的内表面分别更具有一散热涂层。

6.如权利要求5所述的集成电路插座，其特征在于，该散热涂层的材料为石墨烯。

7.如权利要求6所述的集成电路插座，其特征在于，该盖体更具有 至少一定位孔，该座体更具有 至少一定位柱，且该定位柱相对于该定位孔设置并供以穿设而固定于该定位孔，使该盖体与该座体呈组设状态。

8.如权利要求7所述的集成电路插座，其特征在于，更包含一屏蔽件，其为框体并环绕于该工作区设置且设于该盖体及该座体之间。

9.如权利要求8所述的集成电路插座，其特征在于，该屏蔽件的材质为金属或陶瓷。

Images