TWI813990B - 可移除記憶體裝置 - Google Patents

可移除記憶體裝置 Download PDF

Info

Publication number
TWI813990B
TWI813990B TW110116328A TW110116328A TWI813990B TW I813990 B TWI813990 B TW I813990B TW 110116328 A TW110116328 A TW 110116328A TW 110116328 A TW110116328 A TW 110116328A TW I813990 B TWI813990 B TW I813990B
Authority
TW
Taiwan
Prior art keywords
aforementioned
memory device
removable memory
power supply
value
Prior art date
Application number
TW110116328A
Other languages
English (en)
Other versions
TW202230083A (zh
Inventor
近藤敦志
藤本曜久
米澤遼
寺西正臣
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202230083A publication Critical patent/TW202230083A/zh
Application granted granted Critical
Publication of TWI813990B publication Critical patent/TWI813990B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06037—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking multi-dimensional coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本發明之實施形態提供一種可容易進行主機側之電源構成之設計之可移除記憶體裝置。 當由可移除記憶體裝置支援之消耗電流類別為複數種消耗電流類別中與消耗電流值為最大之第1消耗電流類別不同之其他消耗電流類別時，由可移除記憶體裝置自第1電源消耗之第1消耗電流值為以該其他消耗電流類別規定之與第1電源相關之第3容許電流值以下，由可移除記憶體裝置自第2電源消耗之第2消耗電流值為以該其他消耗電流類別規定之與第2電源相關之第4容許電流值以下。

Description

可移除記憶體裝置
本發明之實施形態係關於一種以自主機供給之複數種電源動作之可移除記憶體裝置。
近年來，業界曾開發小型、高速、且大電容之可移除記憶體裝置。
作為如此之可移除記憶體裝置，業已知悉以具有互不相同之電壓之複數種電源動作之可移除記憶體裝置。
於如此之多電源構成之可移除記憶體裝置之標準化時，謀求實現可容易進行為了使可移除記憶體裝置動作所需之主機側之電源構成之設計之新的技術。
本發明之一實施形態所欲解決之問題在於提供一種可容易進行主機側之電源構成之設計之可移除記憶體裝置。
根據實施形態，可移除記憶體裝置可對主機內之插座插入及卸下，且藉由自前述主機供給之第1及第2電源而動作。前述第1及第2電源具有互不相同之電壓。前述可移除記憶體裝置具備複數個端子、非揮發性記憶體、及控制前述非揮發性記憶體之控制器，該等複數個端子包含：被供給前述第1電源之一個以上之第1電源端子、及被供給前述第2電源之一個以上之第2電源端子。前述可移除記憶體裝置構成為支援規定互 不相同之複數個消耗電流的複數種消耗電流類別中之一個消耗電流類別。於前述複數種消耗電流類別各者中，規定有與前述第1電源相關之消耗電流、及與前述第2電源相關之消耗電流兩者。當由前述可移除記憶體裝置支援之前述一個消耗電流類別為前述複數種消耗電流類別中消耗電流值為最大之第1消耗電流類別時，由前述可移除記憶體裝置自前述第1電源消耗之第1消耗電流值為容許經由前述插座之端子與前述可移除記憶體裝置之端子之間之接觸電阻值自前述主機對前述可移除記憶體裝置之前述一個以上之第1電源端子供給之最大電流值即第1容許電流值以下，由前述可移除記憶體裝置自前述第2電源消耗之第2消耗電流值為容許經由前述接觸電阻值自前述主機對前述可移除記憶體裝置之前述一個以上之第2電源端子供給之最大電流值即第2容許電流值以下。於由前述可移除記憶體裝置支援之前述一個消耗電流類別為與前述第1消耗電流類別不同之其他消耗電流類別之情形下，前述第1消耗電流值為以前述其他消耗電流類別規定之與前述第1電源相關之第3容許電流值以下，前述第2消耗電流值為以前述其他消耗電流類別規定之與前述第2電源相關之第4容許電流值以下。
10:可移除記憶體裝置/記憶體裝置/可移除儲存裝置
11:封裝體(本體)
12:基板
13:NAND型快閃記憶體
14:控制器
21:第1面
22:第2面/表面
23:外緣
31,111:第1緣
32:第2緣/封裝體之一邊
33,113:第3緣
34,114:第4緣
35:第1角部
36:第2角部
37:第3角部
38:第4角部
39:傾斜部
40:模製樹脂
51,52,53,54:標誌
61,62,63,64:二維條碼
71,72,73:缺口
100:插座
104:引線端子
105:接觸部
106:框架
112:第2緣
115:連接部
120:罩
121:軸
131,143:NAND介面電路
132:記憶體單元陣列
141:實體層(PHY-A)
142:核心邏輯
151,152,201:DC/DC轉換器
200:裝置
500:TIM
501:電源電路(PMIC)/第1電源電路(PMIC)
502:電源電路(PMIC)/第2電源電路(PMIC)
601,701,801:第1電源電路(PMIC)
602,702,802:第2電源電路(PMIC)
1001:殼體
1002:插入口
1003:標誌
1004:二維條碼
C:倒角部
CC1:第1電流類別/電流類別
CC1max:電流類別CC1之各電源之容許電流值之最大值
CC2:第2電流類別/電流類別
CC3:第3電流類別/電流類別
CC4:第4電流類別/電流類別
CCG:電流類別導引
CCG-A,CCG-B,CCG-C,CCG-D:消耗電流類別導引
IP1,IP1C1,IP1C2,IP1C3,IP1C4,IP2,IP2C1,IP2C2,IP2C3,IP2C4,IP3,IP3C1,IP3C2,IP3C3,IP3C4:容許電流值
IP1C1max,IP2C1max,IP3C1max:容許電流值之最大值
L:第3電源端子之數量
M:第2電源端子之數量
N:第1電源端子之數量
P101~P120,P121,P122,P123,P126,P129,P132:端子
P124,P125,P127:第2電源端子/端子
P128,P130,P131:第1電源端子/端子
PWR_1:第1電源(電軌)
PWR_2:第2電源(電軌)
PWR_3:第3電源(電軌)
R1,r1:第1行/行
R2,r2:第2行/行
R3,r3:第3行/行
ratio:預先規定之比率(容許電流削減率)
Vd_min:可移除記憶體裝置動作所需之第1電源之下限電壓值
Vps:第1電源之標稱電壓值/第2電源之標稱電壓值
X,Y,Z:軸
(1)~(3):散熱路徑
圖1A係實施形態之可移除記憶體裝置之第1面側之俯視圖。
圖1B係實施形態之可移除記憶體裝置之側視圖。
圖1C係實施形態之可移除記憶體裝置之第2面側之俯視圖。
圖2係顯示實施形態之可移除記憶體裝置之構成例之圖。
圖3係顯示實施形態之可移除記憶體裝置之外形形狀與複數個端子之配置例之俯視圖。
圖4係顯示供實施形態之可移除記憶體裝置插入之插座之外形形狀與複數個引線端子之配置例之俯視圖。
圖5係顯示實施形態之可移除記憶體裝置插入插座之狀態之側視圖。
圖6係顯示以2電源動作之實施形態之可移除記憶體裝置之複數個電源端子之配置例之圖。
圖7係顯示以2電源動作之實施形態之可移除記憶體裝置之電源構成例之方塊圖。
圖8係顯示以2電源動作之實施形態之可移除記憶體裝置之另一電源構成例之方塊圖。
圖9係顯示以3電源動作之實施形態之可移除記憶體裝置之複數個電源端子之配置例之圖。
圖10係顯示以3電源動作之實施形態之可移除記憶體裝置之電源構成例之方塊圖。
圖11係顯示以3電源動作之實施形態之可移除記憶體裝置之另一電源構成例之方塊圖。
圖12係顯示可應用於實施形態之可移除記憶體裝置之4種電源構成例之圖。
圖13係顯示複數種消耗電流類別之圖。
圖14係顯示按照各消耗電流類別就每一電源規定之消耗電流算出公式與容許電流削減率之圖。
圖15係顯示按照各消耗電流類別就每一電源規定之消耗電流算出公式之例與容許電流削減率之例之圖。
圖16係顯示基於接觸電阻值、第1電源之電源變動率、及第1電源之 下限電壓而算出之第1電源之容許電流值之圖。
圖17係顯示基於接觸電阻值、第2電源之電源變動率、及第2電源之下限電壓而算出之第2電源之容許電流值之圖。
圖18係針對4種電流類別CC1~CC4各者，顯示相對於CC1max之容許電流比率、與各電源之容許電流之圖。
圖19A係顯示就複數種消耗電流類別導引之每一種類顯示各電源之容許電流值與裝置性能之消耗電流類別導引之圖。
圖19B係顯示IP1=IP2及-1%變動之情形之電流類別與電流類別導引(1)之圖。
圖19C係顯示IP1=IP2及-2%變動之情形之電流類別與電流類別導引(2)之圖。
圖19D係顯示IP1≠IP2及-1%變動之情形之電流類別與電流類別導引(1’)之圖。
圖19E係顯示IP1≠IP2及-2%變動之情形之電流類別與電流類別導引(2’)之圖。
圖20係顯示標記於實施形態之可移除記憶體裝置之封裝體之一表面之標誌與二維條碼、及標記於主機之殼體之標誌與二維條碼之圖。
圖21係顯示在主機中執行之裝置之初始化處理之步序之流程圖。
圖22係顯示形成於實施形態之可移除記憶體裝置之封裝體之用於辨識由可移除記憶體裝置支援之消耗電流類別之缺口之圖。
圖23係顯示與4種消耗電流類別分別對應之主機側之電源構成例之圖。
圖24係顯示裝置之散熱路徑之圖。
圖25係顯示與大消耗電流之消耗電流類別之電源構成對應之主機側之散熱機構之構成例之圖。
圖26係顯示與小消耗電流之消耗電流類別之電源構成對應之主機側之散熱機構之構成例之圖。
以下，參照圖式，說明實施形態。
首先，參照圖1A、圖1B、及圖1C，針對實施形態之可移除記憶體裝置10之外形形狀，進行說明。圖1A係顯示可移除記憶體裝置10之一表面之俯視圖。圖1B係顯示可移除記憶體裝置10之側面之側視圖。圖1C係顯示可移除記憶體裝置10之另一表面之俯視圖。
於本說明書中，定義X軸、Y軸及Z軸。X軸、Y軸及Z軸相互正交。X軸沿著可移除記憶體裝置10之寬度。Y軸沿著可移除記憶體裝置10之長度(高度)。Z軸沿著可移除記憶體裝置10之厚度。
可移除記憶體裝置10係對於主機(主機機器)內之插座可插入及卸下之記憶體裝置。可移除記憶體裝置10構成為藉由自主機供給之複數種電源而動作。複數種電源具有互不相同之電壓。自主機對可移除記憶體裝置10供給之複數種電源各者、或用於自主機對可移除記憶體裝置10供給複數種電源各者之電源配線，被稱為電軌。
例如，於可移除記憶體裝置10實現為具有以自主機供給之2種電源動作之電源構成之記憶體裝置之情形下，自主機內之第1電源管理IC對可移除記憶體裝置10經由第1電軌供給具有第1電壓之第1電源，且自主機內之第2電源管理IC對可移除記憶體裝置10經由第2電軌供給具有第2電壓之第2電源。
如圖1A所示，可移除記憶體裝置10具備較薄之板狀之封裝體(本體)11。可移除記憶體裝置10之本體11例如形成為於Y軸方向延伸之大致矩形之板狀。Y軸方向係可移除記憶體裝置10之本體11之長邊方向。
本體11為板狀，具有第1面21、第2面22、及外緣23。第1面21及第2面22形成為於Y軸方向延伸之大致四角形(矩形)狀。亦即，Y軸方向亦為第1面21及第2面22之長邊方向。
第1面21係朝向Z軸之正方向之大致平坦之面。第2面22位於第1面21之相反側，係朝向Z軸之負方向之大致平坦之面。
外緣23設置於第1面21與第2面22之間，連接於第1面21之緣與第2面22之緣。外緣23具有：第1緣31、第2緣32、第3緣33、第4緣34、第1角部35、第2角部36、第3角部37、及第4角部38。
第1緣31於X軸方向延伸，朝向Y軸之正方向。X軸方向係本體11、第1面21、及第2面22之短邊方向，包含X軸之正方向、及X軸之負方向。
第2緣32於Y軸方向延伸，朝向X軸之負方向。第3緣33位於第2緣32之相反側，於Y軸方向延伸，且朝向X軸之正方向。第4緣34位於第1緣31之相反側，於X軸方向延伸，且朝向Y軸之負方向。
第2緣32及第3緣33各者之長度長於第1緣31及第4緣34各者之長度。第1緣31及第4緣34形成大致矩形之記憶體裝置10之短邊，第2緣32及第3緣33形成大致矩形之可移除記憶體裝置10之長邊(側邊)。
第1角部35係第1緣31與第2緣32之間之角部分，將第1緣31之X軸之負方向之端、與第2緣32之Y軸之正方向之端連接。
第1角部35在第1緣31之X軸之負方向之端與第2緣32之Y軸 之正方向之端之間直線狀延伸。藉由將第1緣31與第2緣32之角設定為所謂之C1.1之倒角(亦稱為C倒角)，而設置第1角部35。以其他方式言之，第1角部35係形成於第1緣31與第2緣32之間之倒角部C。
第2角部36係第1緣31與第3緣33之間之角部分，將第1緣31之X軸之正方向之端、與第3緣33之Y軸之正方向之端連接。第2角部36於第1緣31之X軸之正方向之端與第3緣33之Y軸之正方向之端之間圓弧狀延伸。藉由將第1緣31與第3緣33之角設定為所謂之R0.2之圓倒角(亦稱為R倒角)，而設置第2角部36。如此，第1角部35之角形狀與第2角部36之形狀互不相同。
第3角部37將第2緣32之Y軸之負方向之端與第4緣34之X軸之負方向之端連接。第4角部38將第3緣33之Y軸之負方向之端與第4緣34之X軸之正方向之端連接。第3角部37及第4角部38分別與第2角部36同樣地圓弧狀延伸。
本體11、第1面21、及第2面22之Y軸方向之長度設定為約18±0.10mm，X軸方向之長度設定為約14±0.10mm。亦即，Y軸方向之第1緣31與第4緣34之間之距離設定為約18±0.1mm，X軸方向之第2緣32與第3緣33之間之距離設定為約14±0.10mm。此外，本體11、第1面21、及第2面22之X軸方向及Y軸方向之長度並不現定於該例。
本體11及外緣23之Z軸方向之厚度設定為約1.4mm±0.10mm。亦即，Z軸方向之第1面21與第2面22之間之距離設定為約1.4mm±0.10mm。此外，外緣23之Z軸方向之長度並不限定於該例。
如圖1B所示，本體11更具有傾斜部39。傾斜部39係第1面21與第1緣31之間之角部分，於第1面21之Y軸之正方向之端與第1緣31之 Z軸之正方向之端之間直線狀延伸。
如圖1A所示，於可移除記憶體裝置10之第1面21配設有複數個端子。複數個端子各者亦被稱為外部連接端子。於圖1A中，複數個端子由較小之矩形表示。
複數個端子例如配置為第1行R1、第2行R2、及第3行R3之3行。配置於第1行R1之端子群被稱為第1行端子群。第1行端子群例如包含用於收發以PCI Express(註冊商標)(PCIe)規格規定之2通道份額之差動信號之複數個信號端子。與一個通道對應之信號端子包含：被分配接收差動信號對之2端子、及被分配發送差動信號對之2端子。被分配接收差動信號對之2端子與被分配發送差動信號對之2端子隔著接地端子而相鄰，該接地端子介置於被分配接收差動信號對之2端子與被分配發送差動信號對之2端子之間。即，被分配差動信號對之任何2端子均由位於該2端子之兩側之2個接地端子包圍。
第2行R2之端子群被稱為第2行端子群。第2行端子群例如包含選項信號用之若干個信號端子。又，第2行端子群可包含用於與3電源構成對應之追加之一個電源端子。
第3行R3之端子群被稱為第3行端子群。第3行端子群包含：被分配以PCIe規格規定之邊帶信號(例如，重置信號PERST#、時脈請求信號CLKREQ#、參考時脈對CLKREF)之若干個信號端子、被供給具有第1電壓之第1電源之一個以上之第1電源端子、被供給具有與第1電壓不同之第2電壓之第2電源之一個以上之第2電源端子、及若干個接地端子。
圖2顯示可移除記憶體裝置10之構成例。
如圖2所示，於可移除記憶體裝置10之本體11之內部，設置有基板12、NAND型快閃記憶體13、控制NAND型快閃記憶體13之控制器14。NAND型快閃記憶體13及控制器14安裝於基板12之表面上。NAND型快閃記憶體13包含積層於基板12之表面上之複數個NAND型快閃記憶體晶粒。
與基板12之表面為相反側之基板12之背面露出，作為第1面21發揮功能。於基板12之背面，配置有圖1A所說明之複數個端子。
NAND型快閃記憶體13與控制器14係由以形成可移除記憶體裝置10之主體(本體11)之方式成形之模製樹脂40覆蓋且密封。
圖3係顯示可移除記憶體裝置10之外形形狀與複數個端子之配置例之俯視圖。
如圖3所示，可移除記憶體裝置10具有複數個端子P。端子P亦有被稱為墊之情形。於圖3中，例示可移除記憶體裝置10具有32個端子P之情形，但端子P之數量終極而言僅為一例，並不限定於該例。亦即，端子P之數量可少於32個，亦可多於32個。複數個端子P配置於基板12之背面，且於第1面21露出。於第2面22，未設置端子P。第2面22例如可作為標記區域而利用。
如圖3所示，配置於第1行R1之第1行端子群包含在較第4緣34更靠近第1緣31之位置相互介隔間隔於X軸方向排列之13個端子P101~端子P113。端子P101~端子P113於第1緣31之附近沿該第1緣31於X軸方向排列。
配置於第2行R2之第2行端子群包含在較第1緣31更靠近第4緣34之位置相互介隔間隔於X軸方向排列之6個端子P114~端子P119。 端子P114~端子P116於較第3緣33更靠近第2緣32之位置沿第4緣34於X軸方向排列。端子P117~端子P119於較第2緣32更靠近第3緣33之位置沿第4緣34於X軸方向排列。以其他方式言之，端子P114~端子P116配置於X軸方向之可移除記憶體裝置10及本體11之中心線(以一點鏈線表示)與第2緣32之間，端子P117~端子P119配置於X軸方向之可移除記憶體裝置10及本體11之中心線與第3緣33之間。屬第2行端子群之端子P116與端子P117之間之間隔屬第2行端子群，寬於在X軸方向上相鄰之其他端子間之間隔(具體而言，端子P114與端子P115之間隔、端子P115與端子P116之間隔、端子P117與端子P118之間隔、端子P118與端子P119之間隔)。
配置於第3行R3之第3行端子群包含在較第1緣31更靠近第4緣34之位置相互介隔間隔於X軸方向排列之13個端子P120~端子P132。屬行R3之端子P120~端子P132於較屬行R2之端子P114~端子P119更靠近第4緣34之位置排列。
圖4係顯示供可移除記憶體裝置10插入之插座100之外形形狀與複數個引線端子之配置例之俯視圖。
於插座100中，以與可移除記憶體裝置10之第1行端子群、第2行端子群及第3行端子群各者對應之方式，複數個引線端子104配置於行r1、行r2及行r3之3行。引線端子亦有被稱為彈簧引線之情形。可移除記憶體裝置10以第1面21朝向插座100之複數個引線端子104之狀態，配置於圖4之插座100上。
於第1行r1配置有13個引線端子104。同樣，於第2行r2配置有6個引線端子104，於第3行r3配置有13個引線端子104。
各引線端子104包含與可移除記憶體裝置10之對應之端子 接觸之接觸部分105。各引線端子104接著於插座100之框架106。
插座100之框架106具有：第1緣111、第2緣112、第3緣113、第4緣114、及連接部115。第1緣111、第2緣112、第3緣113、及第4緣114相當於矩形狀之框架106之上下左右之4邊。連接部115將第2緣112之中間部與第3緣113之中間部之間連接。
第1行r1之13個引線端子104接著於框架106之第1緣111。第2行r2之6個引線端子104接著於框架106之連接部115。第3行r3之13個引線端子104接著於框架106之第4緣114。
圖5係顯示可移除記憶體裝置10插入插座100之狀態之側視圖。
作為插座100之類型，例如，可使用如雙推式、推挽式、鉸鏈式之各種類型，但此處，以鉸鏈式插座100為一例進行說明。
罩120按照以作為鉸鏈部發揮功能之軸121為支點轉動之方式安裝於框架106。於罩120在開放位置立起之狀態下，可移除儲存裝置10插入罩120。而後，若罩120被關閉，則如圖5所示般，配置於可移除儲存裝置10之第1面21之各端子P與插座100內之對應之引線端子104之接觸部105接觸。藉此，配置於可移除儲存裝置10之第1面21之各端子P與主機內之印刷電路基板上之配線電性連接。
如此，可移除儲存裝置10經由插座100與主機內之印刷電路基板電性連接。因此，如球形陣列(BGA)式記憶體裝置般，與各端子直接焊接於主機內之印刷電路基板之嵌入式記憶體裝置相比，可配置於可移除儲存裝置10之端子之數量變少。根據如此之端子之數量之限制，各電源之每一者之電源端子之數量亦受限制。因此，於可移除儲存裝置10中，成 為對一個電源端子供給之電流值變得較大之傾向。
又，於可移除儲存裝置10之各端子P與插座100之各引線端子104(接觸部105)之間，存在接觸電阻值。由於端子P與引線端子104之間並非藉由焊接來接著，故端子P與引線端子104之間之接觸電阻值成為較大之值。自主機對可移除儲存裝置10之各電源端子供給之電源之電壓值降低由該接觸電阻值所致之壓降之大小。端子P與引線端子104之間之接觸電阻值亦作為裝置插座之接觸電阻值來參考。
因此，由於因由接觸電阻值所致之壓降，而對可移除儲存裝置10之各電源端子供給之電壓值降低，故有對各電源端子供給之電壓值、與可移除儲存裝置10動作所需之各電源之下限電壓值之間之容限變得較小之傾向。
其次，針對可移除儲存裝置10之電源構成之例進行說明。
首先，針對2電源構成之可移除記憶體裝置10、即以2電源動作之可移除記憶體裝置10，進行說明。
圖6係顯示以2電源動作之可移除記憶體裝置10之複數個電源端子之配置例之圖。於圖6中，例示被供給第1電源之電源端子之數量為3、被供給第2電源之電源端子之數量為3之情形。然而，被供給第1電源之電源端子之數量及被供給第2電源之電源端子之數量並不限定於該例，被供給第1電源之電源端子之數量只要為1以上即可，且被供給第2電源之電源端子之數量亦只要為1以上即可。
第1電源(即電軌PWR_1)例如具有3.3V或2.5V之電壓。以下，主要說明第1電源(PWR_1)具有2.5V之情形。2.5V係第1電源(PWR_1)之電壓之標稱值(nominal值)，實際上第1電源(PWR_1)具有與某 一電源變動率對應之電壓範圍。
第1電源(PWR_1)例如被供給至第3行端子群內所含之3個端子、即端子P128、端子P130、及端子P131。端子P128、端子P130、及端子P131作為第1電源(PWR_1)用之電源端子發揮功能。
第2電源(即電軌PWR_2)例如具有1.2之電壓。1.2V係第2電源(PWR_2)之電壓之標稱值(nominal值)，實際上第2電源(PWR_2)具有與某一電源變動率對應之電壓範圍。
第2電源(PWR_2)例如被供給至第3行端子群內所含之3個端子、即端子P124、端子P125、及端子P127。端子P124、端子P125、及端子P127作為第2電源(PWR_2)用之電源端子發揮功能。
圖7係顯示以2電源動作之可移除記憶體裝置10之電源構成例之方塊圖。
可移除記憶體裝置10中所含之NAND型快閃記憶體13包含NAND介面電路131、及被稱為NAND單元陣列之記憶體單元陣列132。
NAND介面電路131執行：自控制器14接收指令順序(讀取指令順序、寫入指令順序、抹除指令順序等)及資料之動作、基於接收到之寫入指令順序寫入對於NAND單元陣列之資料之動作、基於接收到之讀取指令順序自NAND單元陣列讀出資料之動作、基於接收到之抹除指令順序以區塊單位抹除資料之動作、及將狀態及讀出資料發送至控制器14之動作。
記憶體單元陣列132包含複數個區塊。複數個區塊各者包含複數個頁。複數個區塊各者係資料抹除動作之單位。複數個頁各者係資料寫入動作及資料讀出動作之單位。
具有2.5V之第1電源(PWR_1)主要作為用於使記憶體單元陣列132動作之電源而使用。具有1.2V之第2電源(PWR_2)主要作為用於使NAND介面電路131動作之電源而使用。
控制器14包含：包含類比電路之實體層(PHY-A)141、核心邏輯142、及NAND介面電路143。
實體層(PHY-A)141經由PCIe串列匯排流進行與主機之通訊。更詳細而言，實體層(PHY-A)141使用複數個通道(例如，2通道)份額之PCIe信號(每通道2對差動信號)進行與主機之通訊，且，在與主機之間收發若干個PCIe邊帶信號。
核心邏輯142包含用於執行控制器14之內部動作之各種邏輯。該核心邏輯142例如執行：解釋及執行來自主機之指令之處理、及ECC(錯誤更正碼)編碼/解碼處理等。
NAND介面電路143係執行與NAND型快閃記憶體13之通訊之介面電路。NAND介面電路143執行：將指令順序(讀取指令順序、寫入指令順序、抹除指令順序等)及資料發送至NAND型快閃記憶體13之動作、及自NAND型快閃記憶體13接收狀態及讀出資料之動作。
於圖7之電源構成(事例-1)中，具有2.5V之第1電源(PWR_1)進一步為了產生用於使實體層(PHY-A)141動作之內部電源、及用於使核心邏輯142動作之內部電源而使用。
此處，使用DC/DC轉換器、或LDO(Low drop output，低壓差輸出)穩壓器等降壓轉換器。於以下之說明中，代表性地使用DC/DC轉換器此一名稱。
更詳細而言，2.5V之第1電源(PWR_1)被供給至DC/DC轉 換器151與DC/DC轉換器152之兩者。DC/DC轉換器151將2.5V之第1電源(PWR_1)轉換為低於2.5V之特定之電壓(例如1.8V)，將該經轉換之特定之電壓作為用於使實體層(PHY-A)141動作之內部電源供給至實體層(PHY-A)141。DC/DC轉換器152將2.5V之第1電源(PWR_1)轉換為低於2.5V之另一特定之電壓(例如0.8V)，將該經轉換之另一特定之電壓作為用於使核心邏輯142動作之內部電源供給至核心邏輯142。
於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值成為記憶體單元陣列132之消耗電流值、核心邏輯142之消耗電流值、及實體層(PHY-A)141之消耗電流值之總和。因此，於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值依存於該等記憶體單元陣列132、核心邏輯142及實體層(PHY-A)141各者之構成、及可移除記憶體裝置10之性能。
於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值成為NAND型快閃記憶體13內之NAND介面電路131之消耗電流值、與控制器14內之NAND介面電路143之消耗電流值之總和。因此，於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值依存於該等NAND介面電路131、143各者之構成、及可移除記憶體裝置10之性能。
圖8係顯示以2電源動作之可移除記憶體裝置10之另一電源構成例之方塊圖。
於圖8之電源構成(事例-2)中，用於使核心邏輯142動之內部電源係自具有1.2V之第2電源(PWR_2)產生，而非2.5V之第1電源(PWR_1)。其他點與圖7之電源構成(事例-1)同樣。
具有1.2V之第2電源(PWR_2)被供給至DC/DC轉換器 201。DC/DC轉換器201將1.2V之第2電源(PWR_2)轉換為低於1.2V之特定之電壓(例如0.8V)，將該經轉換之特定之電壓作為用於使核心邏輯142動之內部電源供給至核心邏輯142。
於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值成為記憶體單元陣列132之消耗電流值、與實體層(PHY-A)141之消耗電流值之總和。因此，於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值依存於該等記憶體單元陣列132及實體層(PHY-A)141各者之構成、及可移除記憶體裝置10之性能。
於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值成為NAND型快閃記憶體13內之NAND介面電路131之消耗電流值、控制器14內之NAND介面電路143之消耗電流值、及核心邏輯142之消耗電流值之總和。因此，於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值依存於該等NAND介面電路131、143、及核心邏輯142各者之構成、及可移除記憶體裝置10之性能。
其次，針對3電源構成之可移除記憶體裝置10、即以3電源動作之可移除記憶體裝置10，進行說明。
圖9係顯示以3電源動作之可移除記憶體裝置10之複數個電源端子之配置例之圖。於圖9中，例示被供給第1電源之電源端子之數量為3、被供給第2電源之電源端子之數量為3、被供給第3電源之電源端子之數量為1之情形。然而，被供給第1電源之電源端子之數量、被供給第2電源之電源端子之數量、及被供給第3電源之電源端子之數量並不限定於該例，被供給第1電源之電源端子之數量只要為1以上即可，被供給第2電源之電源端子之數量亦只要為1以上即可，被供給第3電源之電源端子之數量 亦只要為1以上即可。
具有2.5V之第1電源(PWR_1)與2電源構成之情形同樣地，被供給至第3行端子群內所含之3個端子、即端子P128、端子P130、及端子P131。具有1.2V之第2電源(即電軌PWR_2)亦與具有2電源構成之情形同樣地，被供給至第3行端子群內所含之3個端子、即端子P124、端子P125、及端子P127。
第3電源(即電軌PWR_3)例如具有1.8V之電壓。1.8V係第3電源(PWR_3)之電壓之標稱值(nominal值)，實際上第3電源(PWR_3)具有與某一電源變動率對應之電壓範圍。
具有1.8V之第3電源(PWR_3)例如被供給至第2行端子群內所含之1個端子、即端子P117。
圖10係顯示以3電源動作之可移除記憶體裝置10之電源構成例之方塊圖。
於圖10之電源構成(事例-3)中，與圖7之電源構成(事例-1)比較，僅1.8V之第3電源(PWR_3)作為用於使實體層(PHY-A)141動作之內部電源而使用之點不同。
於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值成為記憶體單元陣列132之消耗電流值、與核心邏輯142之消耗電流值之總和。因此，於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值依存於該等記憶體單元陣列132及實體層(PHY-A)141各者之構成、及可移除記憶體裝置10之性能。
於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值成為NAND型快閃記憶體13內之NAND介面電路131之消耗電流 值、與控制器14內之NAND介面電路143之消耗電流值之總和。因此，於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值依存於該等NAND介面電路131、143各者之構成、及可移除記憶體裝置10之性能。
於可移除記憶體裝置10中自第3電源(PWR_3)消耗之消耗電流值係實體層(PHY-A)141之消耗電流值。於可移除記憶體裝置10中自第3電源(PWR_3)消耗之消耗電流值依存於實體層(PHY-A)141之構成、及可移除記憶體裝置10之性能。
圖11係顯示以3電源動作之可移除記憶體裝置10之另一電源構成例之方塊圖。
於圖11之電源構成(事例-4)中，與圖8之電源構成(事例-2)比較，僅1.8V之第3電源(PWR_3)作為用於使實體層(PHY-A)141動作之內部電源而使用之點不同。
於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值係記憶體單元陣列132之消耗電流值。因此，於可移除記憶體裝置10中自第1電源(PWR_1)消耗之消耗電流值依存於記憶體單元陣列132之構成、及可移除記憶體裝置10之性能。
於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值，為NAND型快閃記憶體13內之NAND介面電路131之消耗電流值、控制器14內之NAND介面電路143之消耗電流值、及核心邏輯142之消耗電流值之總和。因此，於可移除記憶體裝置10中自第2電源(PWR_2)消耗之消耗電流值依存於該等NAND介面電路131、143、及核心邏輯142各者之構成、及可移除記憶體裝置10之性能。
於可移除記憶體裝置10中自第3電源(PWR_3)消耗之消耗 電流值係實體層(PHY-A)141之消耗電流值。於可移除記憶體裝置10中自第3電源(PWR_3)消耗之消耗電流值依存於實體層(PHY-A)141之構成、及可移除記憶體裝置10之性能。
圖12係顯示可應用於可移除記憶體裝置10之4種電源構成例之圖。
於事例1中，具有3.3V或2.5V之第1電源(PWR_1)作為用於使記憶體單元(NAND Cell，NAND單元)陣列132、實體層(PHY-A)141、及核心邏輯142動作之電源而使用。具有1.2V之第2電源(PWR_2)作為用於使NAND介面電路131、143動作之電源而使用。
於事例2中，具有3.3V或2.5V之第1電源(PWR_1)作為用於使記憶體單元陣列(NAND Cell，NAND單元)132與實體層(PHY-A)141動作之電源而使用。具有1.2V之第2電源(PWR_2)作為用於使核心邏輯142與NAND介面電路131、143動作之電源而使用。
於事例3中，具有3.3V或2.5V之第1電源(PWR_1)作為用於使記憶體單元(NAND Cell，NAND單元)陣列132與核心邏輯142動作之電源而使用。具有1.2V之第2電源(PWR_2)作為用於使NAND介面電路131、143動作之電源而使用。具有1.8V之第3電源(PWR_3)作為用於使實體層(PHY-A)141動作之電源而使用。
於事例4中，具有3.3V或2.5V之第1電源(PWR_1)作為用於使記憶體單元陣列(NAND Cell，NAND單元)132動作之電源而使用。具有1.2V之第2電源(PWR_2)作為用於使核心邏輯142與NAND介面電路131、143動作之電源而使用。具有1.8V之第3電源(PWR_3)作為用於使實體層(PHY-A)141動作之電源而使用。
其次，針對應用於本實施形態之多電源構成之可移除記憶體裝置10之消耗電流類別，進行說明。
於將多電源構成之可移除記憶體裝置10之機械性規格及電性規格予以規格標準化之情形下，由複數個供應商(複數個裝置製造商)，製造滿足與該多電源構成之可移除記憶體裝置10相同之機械性及電性規格之複數種裝置產品。因此，為了擔保該等複數種裝置產品與主機之間之相互連接性、更換性，而必須要有消耗電流規定。
該情形下，有各電源之消耗電流因裝置產品之安裝而異之情形。因此，於僅定義一個消耗電流規定之情形下，僅規定各電源之消耗電流之最大值，於裝置產品及主機各者之開發、設計及製造中不會成為最佳之指標。又，於僅規定裝置產品之總消耗電力之情形下，由於裝置產品自各個電源消耗之消耗電流不明，故必須於主機側設置過量之能力之電源電路，因此，引起無用之成本增加。
因此，於本實施形態中，定義消耗電流值互不相同之複數種消耗電流類別。該等複數種消耗電流類別各者就每一電源規定消耗電流。
例如，針對以2電源動作之可移除記憶體裝置10，複數種消耗電流類別各者規定與第1電源(PWR_1)相關之消耗電流、跟與第2電源(PWR_2)相關之消耗電流之兩者。以2電源動作之可移除記憶體裝置10構成為支援複數種消耗電流類別中之一個消耗電流類別。
例如，設想由可移除記憶體裝置10支援之一個消耗電流類別為複數種消耗電流類別中之消耗電流值最大之第1消耗電流類別之情形。
該情形下，由可移除記憶體裝置10自第1電源(PWR_1)消耗之第1消耗電流值為容許經由插座100之端子與可移除記憶體裝置10之端子之間之接觸電阻值自主機對可移除記憶體裝置10之第1電源端子(P128、P130、P131)供給之最大電流值即第1容許電流值以下。換言之，第1容許電流值係以各第1電源端子之電壓值不會因由接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值之方式規定之最大電流。又，由可移除記憶體裝置10自第2電源(PWR_2)消耗之第2消耗電流值為容許經由插座100之端子與可移除記憶體裝置10之端子之間之接觸電阻值自主機對可移除記憶體裝置10之第2電源端子(P124、P125、P127)供給之最大電流值即第2容許電流值以下。換言之，第2容許電流值係以各第2電源端子之電壓值不會因由接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值之方式規定之最大電流。
設想由可移除記憶體裝置10支援之一個消耗電流類別為消耗電流少於第1消耗電流類別之其他消耗電流類別之情形。
該情形下，由可移除記憶體裝置10自第1電源(PWR_1)消耗之第1消耗電流值為以該其他消耗電流類別規定之與第1電源(PWR_1)相關之第3容許電流值以下，由可移除記憶體裝置10自第2電源(PWR_2)消耗之第2消耗電流值為以該其他消耗電流類別規定之與第2電源(PWR_2)相關之第4容許電流值以下。
藉此，可相應於可移除記憶體裝置10支援之消耗電流類別為複數種消耗電流類別中之哪一消耗電流類別，就每一電源特定出可移除記憶體裝置10動作所需之消耗電流值(最大消耗電流值)。
因而，主機制造商於在主機中應使用之可移除記憶體裝置10之消耗電流類別為第1消耗電流類別之情形下，可採用在主機搭載可供給與第1消耗電流類別對應之第1及第2容許消耗電流值之電源電路之電源構成。藉此，支援第1消耗電流類別之任何裝置產品均可在與第1消耗電流類別對應之主機中正常使用。
又，主機制造商於在主機中應使用之可移除記憶體裝置10之消耗電流類別為消耗電流少於第1消耗電流類別之其他消耗電流類別之情形下，可基於與該其他消耗電流類別對應之容許消耗電流值，就每一電源將主機側之電源電路之能力最佳化，可降低主機側之電源電路之成本。
圖13係顯示複數種消耗電流類別之圖。
於本實施形態中，定義3種或4種消耗電流類別。消耗電流類別亦作為「電流類別」來參考。
於2電源構成之可移除記憶體裝置10中，就每一電流類別，規定與第1電源(PWR_1)相關之最大消耗電流值、與第2電源(PWR_2)相關之最大消耗電流值。最大消耗電流值係使用容許經由接觸電阻值自主機對可移除記憶體裝置10供給之最大電流即容許電流值而規定。換言之，於各電流類別中，就每一電源規定容許電流值。
於3電源構成之可移除記憶體裝置10中，就每一電流類別，規定與第1電源(PWR_1)相關之容許電流值、與第2電源(PWR_2)相關之容許電流值、及與第3電源(PWR_3)相關之容許電流值。
針對第1電流類別CC1，與第1電源(PWR_1)相關之容許電流值表示為IP1C1，與第2電源(PWR_2)相關之容許電流值表示為IP2C1，與第3電源(PWR_3)相關之容許電流值表示為IP3C1。
針對第2電流類別CC2，與第1電源(PWR_1)相關之容許電流值表示為IP1C2，與第2電源(PWR_2)相關之容許電流值表示為IP2C2，與第3電源(PWR_3)相關之容許電流值表示為IP3C2。
針對第3電流類別CC3，與第1電源(PWR_1)相關之容許電流值表示為IP1C3，與第2電源(PWR_2)相關之容許電流值表示為IP2C3，與第3電源(PWR_3)相關之容許電流值表示為IP3C3。
針對第4電流類別CC4，與第1電源(PWR_1)相關之容許電流值表示為IP1C4，與第2電源(PWR_2)相關之容許電流值表示為IP2C4，與第3電源(PWR_3)相關之容許電流值表示為IP3C4。
電流類別CC1~CC4中之消耗電流值(容許電流值)最大之電流類別係第1電流類別CC1。消耗電流值(容許電流值)第二大之電流類別係第2電流類別CC2。消耗電流值(容許電流值)第三大之電流類別係第3電流類別CC3。消耗電流值(容許電流值)最小之電流類別係第4電流類別CC4。
各電源之容許電流值(PWR容許電流值)係考量各電源之電源變動率(下限變動率)、及可移除記憶體裝置10之端子與插座100之引線端子之間之接觸電阻值而算出。因此，電流類別可不僅以類別(1~4)表示，亦以包含表示電源之電源變動率之參數、及表示接觸電阻值之參數之以下之電流類別符號表示。
電流類別符號：CC# $ %*
此時，#表示類別。#表示1~4任一者。$表示接觸電阻值。接觸電阻值一般而言就每一插座產品而規定。
$例如表示3(=30mΩ)、4(=40mΩ)、5(=50mΩ)、 6(=60mΩ)、7(=70mΩ)、8(=80mΩ)中一個。
%表示電源之電源變動率(下限變動率)。電源變動率(下限變動率)係由設置於主機內之電源電路(電源管理IC：PMIC)之性能決定。%例如表示1(-1%變動)、2(-2%變動)中一個。
針對第1電流類別CC1，與第1電源(PWR_1)相關之容許電流值IP1C1係由以下之式表示。
IP1C1=PWR_1容許電流值×N
PWR_1容許電流值表示每一個端子之第1電源(PWR_1)之容許電流值。PWR_1容許電流值係以第1電源端子之電壓值不會因由裝置插座之接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值之方式規定之最大電流。N表示被供給第1電源(PWR_1)之第1電源端子之數量。針對-1%變動之情形與-2%變動之情形各者，求得與6種接觸電阻值分別對應之6個PWR_1容許電流值。
針對第1電流類別CC1，與第2電源(PWR_2)相關之容許電流值IP2C1係由以下之式表示。
IP2C1=PWR_2容許電流值×M
PWR_2容許電流值表示每一個端子之第2電源(PWR_2)之容許電流值。PWR_2容許電流值係以第2電源端子之電壓值不會因由裝置插座之接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值之方式規定之最大電流。M表示被供給第2電源(PWR_2)之第2電源端子之數量。針對-1%變動之情形與-2%變動之情形各者，求得與6種接觸電阻值分別對應之6個PWR_2容許電流值。
針對第1電流類別CC1，與第3電源(PWR_3)相關之容許電 流值IP3C1係由以下之式表示。
IP3C1=PWR_3容許電流值×L
PWR_3容許電流值表示每一個端子之第3電源(PWR_3)之容許電流值。PWR_3容許電流值係以第3電源端子之電壓值不會因由裝置插座之接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第3電源(PWR_3)之下限電壓值之方式規定之最大電流。L表示被供給第3電源(PWR_3)之第3電源端子之數量。針對-1%變動之情形與-2%變動之情形各者，求得與6種接觸電阻值分別對應之6個PWR_3容許電流值。
如此，於本實施形態中，針對電流類別CC1，對於-1%變動之情形與-2%變動之情形各者，規定與6種接觸電阻值對應之6種容許電流值IP1(6種IP1C1)、及與6種接觸電阻值對應之6種容許電流值IP2(6種IP2C1)。同樣，針對電流類別CC2~CC4各者亦然，對於-1%變動之情形與-2%變動之情形各者，規定與6種接觸電阻值對應之6種容許電流值IP1、及與6種接觸電阻值對應之6種容許電流值IP2。
針對電流類別CC1，與6種接觸電阻值對應之6種容許電流值IP1係基於第1電源(PWR_1)之標稱電壓值(2.5V)、第1電源(PWR_1)之電源變動率、可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值(例如2.4V)、及6種接觸電阻值而算出。6種容許電流值IP1係基於-1%變動之情形與-2%變動之情形各者而算出。對於針對-1%變動之情形與-2%變動之情形各者之6種容許電流值IP1之算出例之細節，參照圖16於後文描述。
同樣，針對電流類別CC1，與6種接觸電阻值對應之6種容許電流值IP2係基於第2電源(PWR_2)之標稱電壓值(1.2V)、第2電源 (PWR_2)之電源變動率、可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值(例如1.14V)、及6種接觸電阻值而算出。6種容許電流值IP2係針對-1%變動之情形與-2%變動之情形各者而算出。
針對電流類別CC2，與6種接觸電阻值中之任意一個接觸電阻值對應之容許電流值IP1被規定為以下之(1)、(2)中之最小值。
(1)以CC1規定之與該接觸電阻值對應之IP1
(2)將以CC1規定之6種IP1中之最大IP1乘以對CC2分配之比率(%)之值
此處，以CC1規定之與該接觸電阻值對應之IP1係將與該接觸電阻值對應之PWR_1容許電流值乘以第1電源端子之數量(N)之值。又，最大IP1係將以CC1規定之6種PWR_1容許電流值中之最大值(IP1C1max)乘以第1電源端子之數量(N)之值。
該比率亦作為容許消耗電流削減率或CC電流比率來參考。
針對電流類別CC2，與6種接觸電阻值中之任意一個接觸電阻值對應之容許電流值IP2被規定為以下之一(3)、(4)中之最小值。
(3)以CC1規定之與該接觸電阻值對應之IP1
(4)將以CC1規定之6種IP2中之最大IP2乘以對CC2分配之上述之比率(%)之值
針對電流類別CC3，與6種接觸電阻值中之任意一個接觸電阻值對應之容許電流值IP1被規定為以下之(1)、(2)中之最小值。
(1)以CC1規定之與該接觸電阻值對應之IP1
(2)將以CC1規定之6種IP1中之最大IP1乘以對CC3分配之比率(%)之值
對於CC3分配之比率(%)被設定為小於對CC2分配之比率(%)之值。
針對電流類別CC3，與6種接觸電阻值中之任意一個接觸電阻值對應之容許電流值IP2被規定為以下之(3)、(4)中之最小值。
(3)以CC1規定之與該接觸電阻值對應之IP2
(4)將以CC1規定之6種IP2中之最大IP2乘以對CC3分配之上述之比率(%)之值
針對電流類別CC4，與6種接觸電阻值中之任意一個接觸電阻值對應之容許電流值IP1被規定為以下之(1)、(2)中之最小值。
(1)以CC1規定之與該接觸電阻值對應之IP1
(2)將以CC1規定之6種IP1中之最大IP1乘以對CC4分配之比率(%)之值
對CC4分配之比率(%)被設定為小於對CC3分配之比率(%)之值。
針對電流類別CC4，與6種接觸電阻值中之任意一個接觸電阻值對應之容許電流值IP2被規定為以下之(3)、(4)中之最小值。
(3)以CC1規定之與該接觸電阻值對應之IP2
(4)將以CC1規定之6種IP2中之最大IP2乘以對CC4分配之上述之比率(%)之值
圖14係顯示與電流類別CC2~CC4對應之消耗電流(容許電流)算出公式與容許電流削減率之圖。
第1電源(PWR_1)之容許電流值IP1係利用以下之式求得。
IP1=MIN[IP1C1,IP1C1max×N×ratio]
即，IP1於IP1C1為IP1C1max×N×ratio以下之情形下，IP1=IP1C1，於IP1C1大於IP1C1max×N×ratio之情形下， IP1=IP1C1max×N×ratio。
此處，IP1C1max表示以CC1規定之6種PWR_1容許電流值中之最大值。接觸電阻值=30mΩ之情形之PWR_1容許電流值作為IP1C1max而使用。N表示第1電源端子之數量。因此，IP1C1max×N表示以CC1規定之6種IP1(IP1C1)中之最大IP1。
第2電源(PWR_2)之容許電流值IP2係利用以下之式求得。
IP2=MIN[IP2C1,IP2C1max×M×ratio]
此處，IP2C1max表示以CC1規定之6種PWR_2容許電流值中之最大值。接觸電阻值=30mΩ之情形之PWR_2容許電流值作為IP2C1max而使用。M表示第2電源端子之數量。因此，IP2C1max×M表示以CC1規定之6種IP2(IP2C1)中之最大IP2。
第3電源(PWR_3)之容許電流值IP3係利用以下之式求得。
IP3=MIN[IP3C1,IP3C1max×L×ratio]
此處，IP3C1max表示以CC1規定之6種PWR_3容許電流值中之最大值。接觸電阻值=30mΩ之情形之PWR_3容許電流值作為IP3C1max而使用。L表示第3電源端子之數量。因此，IP3C1max×L表示以CC1規定之6種IP3(IP3C1)中之最大IP3。
此外，圖14之「ratio」表示預先規定之比率(容許電流削減率)。於本實施形態中，對CC2分配之「ratio」例如為72%。對CC3分配之「ratio」例如為56%。對CC4分配之「ratio」例如為47%。
於電流類別CC2~CC4各者中，可使用設為IP1=IP2之事例1、及設為IP1≠IP2之事例2。
於事例1中，將與6種接觸電阻值對應之6種IP2分別代入與 6種接觸電阻值對應之6種IP1。因而，在與某一接觸電阻值對應之IP2小於與該接觸電阻值對應之IP1之情形下，與該接觸電阻值對應之IP2之值作為與該接觸電阻值對應之IP1之值而使用。
於事例2中，個別地算出與6種接觸電阻值對應之6種IP1、及與6種接觸電阻值對應之6種IP2，不進行將與對應之接觸電阻值對應之IP2代入與各接觸電阻值對應之IP1之處理。
其次，針對PWR容許電流值之算出例，進行說明。圖15係顯示按照各電流類別就每一電源規定之消耗電流算出公式之例與容許電流削減率之例之圖。
此處，設想每一個端子之PWR最大電流值為1.2A之情形。每一個端子之PWR最大電流值表示於不考量接觸電阻值與各電源之電源變動率之情形下可對可移除記憶體裝置10之一個電源端子供給之最大電流值。換言之，每一個端子之PWR最大電流值係可自主機朝插座100之一個引線端子流通之最大電流值。
又，此處，設想被供給第1電源(PWR_1)之第1電源端子之數量為3、被供給第2電源(PWR_2)之第2電源端子之數量為3、被供給第3電源(PWR_3)之第3電源端子之數量為1之情形。
電流類別CC1之第1電源(PWR_1)之容許電流值IP1C1係以IP1C1=PWR_1容許電流值×3求得。
PWR_1容許電流值係如上述般以第1電源端子之電壓值不會因由接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值之方式規定之最大電流。
電流類別CC1之第2電源(PWR_2)之容許電流值IP2C1係以 IP2C1=PWR_2容許電流值×3求得。
PWR_2容許電流值係如上述般以第2電源端子之電壓值不會因由接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值之方式規定之最大電流。
電流類別CC1之第3電源(PWR_3)之容許電流值IP3C1係以IP3C1=PWR_3容許電流值×1求得。
PWR_3容許電流值係如上述般以第3電源端子之電壓值不會因由接觸電阻值所致之壓降而低於可移除記憶體裝置10動作所需之第3電源(PWR_3)之下限電壓值之方式規定之最大電流。
此外，針對PWR_1容許電流值、PWR_2容許電流值、PWR_3容許電流值各者，存在PWR容許電流值≦PWR最大電流值(例1.2A)之制約條件。即，由於在接觸電阻值較小之情形下，由接觸電阻值所致之壓降較小，故可保證電源端子之電壓值不低於下限電壓值之PWR容許電流值增加。然而，該PWR容許電流值之最大值被限制至PWR最大電流值(例1.2A)。以CC1規定之與6種接觸電阻值對應之6種PWR_1容許電流值中之最大值相當於接觸電阻值=30mΩ之情形之PWR_1容許電流值。以CC1規定之與6種接觸電阻值對應之6種PWR_1容許電流值中之該最大值被限制為1.2A。即，以CC1規定之與6種接觸電阻值對應之6種IP1中之最大IP1被限制為3.6A(=3×1.2A)。同樣，以CC1規定之與6種接觸電阻值對應之6種PWR_2容許電流值中之最大值相當於接觸電阻值=30mΩ之情形之PWR_2容許電流值。以CC1規定之與6種接觸電阻值對應之6種PWR_2容許電流值中之該最大值被限制為1.2A。即，以CC1規定之6種IP2中之 最大IP2被限制為3.6A(=3×1.2A)。
其次，針對電流類別CC2之各電源之容許電流值，進行說明。於電流類別CC2中，作為容許電流削減率，例如，使用72%。
電流類別CC2之第1電源(PWR_1)之容許電流值IP1C2係IP1C2=MIN[IP1C1,IP1C1max×3×72%]求得。
IP1C1max係以CC1規定之與6種接觸電阻值對應之6種PWR_1容許電流值中之最大值。IP1C1max表示接觸電阻值=30mΩ之情形之PWR_1容許電流值、即「CC13%」之情形之PWR_1容許電流值。
電流類別CC2之第2電源(PWR_2)之容許電流值IP2C2係以IP2C2=MIN[IP2C1,IP2C1max×3×72%]求得。
IP2C1max係以CC1規定之與6種接觸電阻值對應之6種PWR_2容許電流值中之最大值。IP2C1max相當於接觸電阻值=30mΩ之情形之PWR_2容許電流值。於接觸電阻值=30mΩ之情形之PWR_1容許電流值=1.2A、且接觸電阻值=30mΩ之情形之PWR_2容許電流值=1.2A之事例中，IP2C1max與「CC13%」之情形之PWR_1容許電流值相等。
電流類別CC2之第3電源(PWR_3)之容許電流值IP3C2係以IP3C2=MIN[IP3C1,IP3C1max×1×72%]求得。
IP3C1max係以CC1規定之與6種接觸電阻值對應之6種PWR_3容許電流值中之最大值。IP3C1max相當於接觸電阻值=30mΩ之情形之PWR_3容許電流值。於接觸電阻值=30mΩ之情形之PWR_1容許電流值=1.2A、且接觸電阻值=30mΩ之情形之PWR_3容許電流值=1.2A之事例中，IP3C1max與「CC13%」之情形之PWR_1容許電流值相等。
與電流類別CC2同樣地，算出電流類別CC3之IP1C3、 IP2C3、及IP3C3、及電流類別CC4之IP1C4、IP2C4、及IP3C4。於電流類別CC3之各電源之容許電流值之算出中，作為容許電流削減率，例如，使用56%。又，於電流類別CC4之各電源之容許電流值之算出中，作為容許電流削減率，例如，使用47%。
圖16係顯示電流類別CC1之PWR_1容許電流值之例之圖。
於圖16中，設想Vps=2.50V、Vd_min=2.40V之情形。Vps係第1電源(PWR_1)之標稱電壓值(nominal)。Vd_min表示可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值。
例如，於接觸電阻值為60mΩ、第1電源(PWR_1)之變動率為-2%變動之事例中，PWR_1容許電流值係利用以下之式算出。
PWR_1容許電流=(2.5V-0.05V(2%下降)-2.4V(Vd_min))/60mΩ=0.83A
與第1電源(PWR_1)相關之容許電流值IP1C1係利用以下之式算出。
IP1C1=0.83×3=2.5A
同樣，於接觸電阻值為60mΩ、第1電源(PWR_1)之變動率為-1%變動之事例中，PWR_1容許電流值係利用以下之式算出。
PWR_1容許電流=(2.5V-0.025V(1%下降)-2.4V(Vd_min))/60mΩ=1.25A
該情形下，根據PWR_1容許電流最大為1.20A之制約，PWR_1容許電流被規定為1.20A。因此，與第1電源(PWR_1)相關之容許電流值IP1C1成為3.6A。
圖17係顯示電流類別CC1之PWR_2容許電流值之例之圖。
於圖17中，設想Vps=1.20V、Vd_min=1.14V之情形。Vps係第2電源(PWR_2)之標稱電壓值(nominal)。Vd_min表示可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值。
例如，於接觸電阻值為60mΩ、第1電源(PWR_2)之變動率為-2%變動之事例中，PWR_2容許電流值係利用以下之式算出。
PWR_2(容許電流)=(1.20V-0.024V(2%下降)-1.14V(Vd_min))/60mΩ=0.60A
與第2電源(PWR_2)相關之容許電流值IP2C1係利用以下之式算出。
IP2C1=0.60×3=1.80A
圖18針對4種電流類別CC1~CC4各者，顯示相對於CC1max之容許電流比率、與各電源之容許電流之圖。
CC1max係電流類別CC1之各電源之容許電流值之最大值。電流類別CC1之容許電流比率為100%，電流類別CC2之容許電流比率為72%，電流類別CC3之容許電流比率為56%，電流類別CC4之容許電流比率為47%。
於電流類別CC1之第1電源(PWR_1)之容許電流值IP1為3.6A之情形下，電流類別CC2之容許電流值IP1為2.6A，電流類別CC3之容許電流值IP1為2.0A，電流類別CC4之容許電流值IP1為1.7A。於電流類別CC1之第2電源(PWR_2)之容許電流值IP2為3.6A之情形下，電流類別CC2之容許電流值IP2為2.6A，電流類別CC3之容許電流值IP2為2.0A，電流類別CC4之容許電流值IP2為1.7A。
如此，於複數個類別各者中，作為與第1電源(PWR_1)相 關之消耗電流，規定與複數種接觸電阻值對應之複數種容許電流值，且，作為與第2電源(PWR_2)相關之消耗電流，規定與複數種接觸電阻值對應之複數種容許電流值。
設想由可移除記憶體裝置10支援之一個電流類別為CC1，且插座100之端子與可移除記憶體裝置10之端子之間之接觸電阻值為複數種接觸電阻值中之某一特定之接觸電阻值之情形。
該情形下，由可移除記憶體裝置10自第1電源(PWR_1)消耗之第1消耗電流值為以CC1規定之與該特定之接觸電阻值對應之IP1以下、即基於第1電源(PWR_1)之標稱電壓值(2.5V)、第1電源(PWR_1)之電源變動率、該特定之接觸電阻值、及可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值(例如2.4V)而求得之第1容許電流值以下。又，由可移除記憶體裝置自第2電源(PWR_2)消耗之第2消耗電流值為以CC1規定之與該特定之接觸電阻值對應之IP2以下、即基於第2電源(PWR_2)之標稱電壓值(1.2V)、第2電源(PWR_2)之電源變動率、該特定之接觸電阻值、及可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值而求得之第2容許電流值以下。
設想由可移除記憶體裝置10支援之電流類別為CC2~CC4中之一個電流類別，且插座100之端子與可移除記憶體裝置10之端子之間之接觸電阻值為該特定之接觸電阻值之情形。
該情形下，由可移除記憶體裝置10自第1電源(PWR_1)消耗之第1消耗電流值為(1)以CC1規定之與該特定之接觸電阻值對應之IP1(即，上述之第1容許電流值)、與(2)將以CC1規定之與第1電源(PWR_1)相關之複數種容許電流值中之最大容許電流值(IP1C1max)乘以 對該一個電流類別分配之比率之值中之最小值以下。又，由可移除記憶體裝置10自第2電源(PWR_2)消耗之第2消耗電流值為(3)以CC1規定之與該特定之接觸電阻值對應之IP2(即，上述之第2容許電流值)、與(4)將以CC1規定之與第2電源(PWR_2)相關之複數種容許電流值中之最大容許電流值(IP2C1max)乘以對該一個電流類別分配之比率之值中之最小值以下。
其次，針對本實施形態所使用之消耗電流類別導引，進行說明。
於將6種接觸電阻值(30mΩ、40mΩ、50mΩ、60mΩ、70mΩ、80mΩ)、與2種電源變動率(-1%變動、-2%變動)，跟4種電流類別CC1~CC4組合之情形下，每一電流類別存在12個分類。因此，根據CCG# $ %(#：1~4、$：3~8、%：1~2)可分類之種類之總數成為48。
CCG# $ %作為用於辨識可移除記憶體裝置10之資訊是有用的，但為了可更容易地辨識可移除記憶體裝置10，而可使用消耗電流類別導引。
消耗電流類別導引亦被稱為電流類別導引CCG。電流類別導引CCG定義消耗電流值與性能之組合互不相同之複數個種類(CCG種類)。作為表示性能之指標，例如，可使用資料傳送率。
圖19A係顯示就電流類別導引之每一種類顯示各電源之容許電流值與裝置性能之消耗電流類別導引列表之圖。
於圖19A中，例示在電流類別導引CCG中，例如定義4個種類、即CCG-A、CCG-B、CCG-C、CCG-D之情形。針對CCG-A、CCG-B、CCG-C、CCG-D各者，規定與IP1對應之電流範圍、與IP2對應 之電流範圍、及性能。
於CCG-A中，與IP1對應之電流範圍為2.6A<電流範圍≦3.6A。與IP2對應之電流範圍亦為2.6A<電流範圍≦3.6A。性能為4~8GB/s。
於CCG-B中，與IP1對應之電流範圍為2.0A<電流範圍≦2.6A。與IP2對應之電流範圍亦為2.0A<電流範圍≦2.6A。性能為2~5GB/s。
於CCG-C中，與IP1對應之電流範圍為1.7A<電流範圍≦2.0A。與IP2對應之電流範圍亦為1.7A<電流範圍≦2.0A。性能為1~3GB/s。
於CCG-D中，與IP1對應之電流範圍未達1.7A。與IP2對應之電流範圍亦未達1.7A。性能未達23GB/s。
由CCG# $ %(#：1~4、$：3~8、%：1~2)表示之48種電流類別分類係使用電流類別導引CCG被分類為若干個種類。例如，48種電流類別分類被分類為CCG-A(1)、CCG-A(2)、CCG-B(1)、CCG-B(2)、CCG-C(1)、CCG-C(2)、CCG-D(1)、CCG-D(2)之8個種類。
分類條件滿足以下之(1)或(2)。
(1)IP1、IP2均落入圖19A之電流範圍。
(2)IP1、IP2之任一者落入圖19A之電流範圍，另一者為電流範圍以下之電流值。
例如，於某一電流類別分類之IP1、IP2均落入與CCG-A對應之電流範圍之情形下，該電流類別分類之種類為CCG-A(1)。又，於某一電流類別分類之IP1、IP2之任一者落入與CCG-A對應之電流範圍。另 一者為與CCG-A對應之電流範圍以下之電流值之情形下，該電流類別分類之種類為CCG-A(2)。
此外，於滿足某一電流類別分類之IP1、IP2中之最小值(=MIN[IP1,IP2])超過某一電流範圍之上限電流值之條件(CCG<IP)之情形下，可將與該電流範圍對應之種類決定為該電流類別分類之種類。例如，於滿足某一電流類別分類之IP1、IP2中之最小值(=MIN[IP1,IP2])超過與CCG-B對應之電流範圍之上限電流值之情形下，該電流類別分類之種類為CCG-B。
其次，針對IP1=IP2及-1%變動之情形之電流類別與電流類別導引(1)、IP1=IP2及-2%變動之情形之電流類別與電流類別導引(2)、IP1≠IP2及-1%變動之情形之電流類別與電流類別導引(1’)、及IP1≠IP2及-2%變動之情形之電流類別與電流類別導引(2’)，進行說明。
圖19B係顯示電流類別與電流類別導引(1)之圖。圖19C係顯示電流類別與電流類別導引(2)之圖。圖19C係顯示電流類別與電流類別導引(1’)之圖。圖19D係顯示電流類別與電流類別導引(2’)之圖。
於電流類別與電流類別導引(1)中，CC1之表被分成CC0(最大容許電流表)、與CC1(1%)(表示四捨五入至小數點後1位之電流值與CCG之表)。於CC1(1%)之表中，針對6種接觸電阻值各者，規定有表示IP1之「IP1」行、表示IP2之「IP2」行、表示該等IP1與IP2之總和之「TTL」行、表示CCG種類之「CCG」行、及表示基於另一分類方法之CCG種類之「CCG<IP」行。於CC2(1%)之表~CC4(1%)之各個表中，亦針對6種接觸電阻值各者，規定有表示IP1之「IP1」行、表示IP2之「IP2」行、表示該等IP1與IP2之總和之「TTL」行、表示CCG種類之 「CCG」行、及表示基於另一分類方法之CCG種類之「CCG<IP」行。
CC1(1%)之表之6種IP1係基於第1電源(PWR_1)之標稱電壓值(2.5V)、第1電源(PWR_1)之電源變動率(-1%)、可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值(例如2.4V)、及6種接觸電阻值而算出。CC1(1%)之表之6種IP2係基於第2電源(PWR_2)之標稱電壓值(1.2V)、第2電源(PWR_2)之電源變動率(-1%)、可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值(例如1.14V)、及6種接觸電阻值而算出。
於CC2(1%)之表~CC4(1%)之各個表中，6種IP2係基於圖15所說明之IP2=MIN[IP2C1,IP2C1max×M×ratio]之式而算出。6種IP1係以成為IP1=IP2之方式算出。
於圖19C之電流類別與電流類別導引(2)中，CC1之表亦分為CC0(最大容許電流表)、與CC1(2%)(表示四捨五入至小數點後1位之電流值與CCG之表)。於CC1(2%)之表中，針對6種接觸電阻值各者，規定有表示IP1之「IP1」行、表示IP2之「IP2」行、表示該等IP1與IP2之總和之「TTL」行、表示CCG種類之「CCG」行、及表示基於另一分類方法之CCG種類之「CCG<IP」行。於CC2(2%)之表~CC4(2%)之各個表中，亦針對6種接觸電阻值各者，規定顯示IP1之「IP1」行、顯示IP2之「IP2」行、顯示該等IP1與IP2之總和之「TTL」行、顯示CCG種類之「CCG」行、及顯示基於另一分類方法之CCG種類之「CCG<IP」行。
CC1(2%)之表之6種IP1係基於第1電源(PWR_1)之標稱電壓值(2.5V)、第1電源(PWR_1)之電源變動率(-2%)、可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值(例如2.4V)、及6種接觸電 阻值而算出。CC1(2%)之表之6種IP2係基於第2電源(PWR_2)之標稱電壓值(1.2V)、第2電源(PWR_2)之電源變動率(-2%)、可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值(例如1.14V)、及6種接觸電阻值而算出。
於CC2(2%)之表~CC4(2%)之各個表中，6種IP2係基於IP2=MIN[IP2C1,IP2C1max×M×ratio]之式而算出。6種IP1係以成為IP1=IP2之方式算出。
於圖19D之電流類別與電流類別導引(1’)中，CC1之表亦被分為CC0(最大容許電流表)、與CC1(1%)(表示四捨五入至小數點後1位之電流值與CCG之表)。於CC1(1%)之表中，針對6種接觸電阻值各者，規定顯示IP1之「IP1」行、顯示IP2之「IP2」行、顯示該等IP1與IP2之總和之「TTL」行、顯示CCG種類之「CCG」行、顯示基於另一分類方法之CCG種類之「CCG<IP」行。於CC2(1%)之表~CC4(1%)之各個表中，亦針對6種接觸電阻值各者，規定顯示IP1之「IP1」行、顯示IP2之「IP2」行、顯示該等IP1與IP2之總和之「TTL」行、顯示CCG種類之「CCG」行、及顯示基於另一分類方法之CCG種類之「CCG<IP」行。
CC1(1%)之表之6種IP1係基於第1電源(PWR_1)之標稱電壓值(2.5V)、第1電源(PWR_1)之電源變動率(-1%)、可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值(例如2.4V)、及6種接觸電阻值而算出。CC1(1%)之表之6種IP2係基於第2電源(PWR_2)之標稱電壓值(1.2V)、第2電源(PWR_2)之電源變動率(-1%)、可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值(例如1.14V)、及6種接觸電阻值而算出。
於CC2(1%)之表~CC4(1%)之各個表中，6種IP1係基於圖15所說明之IP1=MIN[IP1C1,IP1C1max×M×ratio]之式而算出。6種IP2係基於IP2=MIN[IP2C1,IP2C1max×M×ratio]之式而算出。
於圖19E之電流類別與電流類別導引(2’)中，CC1之表亦被分為CC0(最大容許電流表)、與CC1(2%)(表示四捨五入至小數點後1位之電流值與CCG之表)。於CC1(2%)之表中，針對6種接觸電阻值各者，規定顯示IP1之「IP1」行、顯示IP2之「IP2」行、顯示該等IP1與IP2之總和之「TTL」行、顯示CCG種類之「CCG」行、及顯示基於另一分類方法之CCG種類之「CCG<IP」行。於CC2(2%)之表~CC4(2%)之各個表中，亦針對6種接觸電阻值各者，規定顯示IP1之「IP1」行、顯示IP2之「IP2」行、顯示該等IP1與IP2之總和之「TTL」行、顯示CCG種類之「CCG」行、及顯示基於另一分類方法之CCG種類之「CCG<IP」行。
CC1(2%)之表之6種IP1係基於第1電源(PWR_1)之標稱電壓值(2.5V)、第1電源(PWR_1)之電源變動率(-2%)、可移除記憶體裝置10動作所需之第1電源(PWR_1)之下限電壓值(例如2.4V)、及6種接觸電阻值而算出。CC1(2%)之表之6種IP2係基於第2電源(PWR_2)之標稱電壓值(1.2V)、第2電源(PWR_2)之電源變動率(-2%)、可移除記憶體裝置10動作所需之第2電源(PWR_2)之下限電壓值(例如1.14V)、及6種接觸電阻值而算出。
於CC2(2%)之表~CC4(2%)之各個表中，6種IP1係基於IP1=MIN[IP1C1,IP1C1max×M×ratio]之式而算出。6種IP2係基於IP2=MIN[IP2C1,IP2C1max×M×ratio]之式而算出。
於電流類別與電流類別導引(1)、電流類別與電流類別導引 (2)、電流類別與電流類別導引(1’)、電流類別與電流類別導引(2’)各者中，對24種電流類別分類，基於圖19A之電流類別導引列表，分配電流類別導引之種類。
例如，著眼於電源變動為-2%變動、接觸電阻值為60mΩ之電流類別CC1(圖19C之CC162)。CC162[IP1,IP2]為[≦2.5A,≦1.8A]。IP1=2.5A落入CCG-B之電流範圍(2.0~2.6)，IP2=1.8A係CCG-B之電流範圍(2.0~2.6)以下之電流值。因此，對CC162分配CCG-B(2)。CC162[IP1,IP2]=[≦2.5A,≦1.8A]之裝置被決定為CCG-B(2)對應之裝置。
又，例如，著眼於電源變動為-1%變動、接觸電阻值為50mΩ之電流類別CC4(圖19B之CC451)。CC451[IP1,IP2]為[≦1.7A,≦1.7A]。由於1.7A包含於CCG-D之電流範圍(<1.7)，故對CC451分配CCG-D(1)。CC451[IP1,IP2]=[≦1.7A,≦1.7A]之裝置被決定為CCG-D(1)對應之裝置。
此外，亦可如上述般，使用MIN[IP1,IP2])超過上限電流值之條件(CCG<IP)，決定電流類別導引之種類。例如，若著眼於圖19B之CC151，則3.6A與2.8A中之最小值即2.8A超過CCG-B之上限電流值2.6A。因此，對CC151之「CCG<IP」行分配CCG-B。該情形下，CC151[IP1,IP2]=[≦3.6A,≦2.8A]之裝置被決定為CCG-B對應之裝置。
電流類別與電流類別導引(1)、電流類別與電流類別導引(2)、電流類別與電流類別導引(1’)、電流類別與電流類別導引(2’)於B2B(Business to Business，企業對企業)環境中，可如以下般利用。
主機制造商根據裝置用電源電路之電源變動率(1%或 2%)、裝置插座之接觸電阻值、及可對裝置分配之最大消耗電流，決定CC(Current Class，電流類別)。其次，主機制造商將對於可移除記憶體裝置之請求性能加入考量而決定CCG。而後，主機制造商使用RFI(Request For Information，系統資訊需求書)，對裝置製造商請求滿足請求性能與CC之裝置。滿足CC之裝置係滿足「CCG」行或「CCG<IP」行內之CCG-A~CCG-D之裝置。
(例1)於裝置用電源電路之電源變動率=1%、裝置插座之接觸電阻值=60mΩ、裝置分配消耗電流[IP1,IP2]=[2.4A,2.0A]、請求性能=3GB/s之情形下，主機制造商選擇CC261，於對於裝置製造商之RFI中請求CCG-B以下之裝置。
(例2)於裝置用電源電路之電源變動率=2%、裝置插座之接觸電阻值=60mΩ、裝置分配消耗電流[IP1,IP2]=[1.7A,1.7A]、請求性能=2GB/s之情形下，主機制造商選擇CC462，於對於裝置製造商之RFI中請求CCG-D以下之裝置。
裝置製造商決定消耗電流為圖19A之電流類別導引列表之CCG-A~D之任一者之電流以下、且滿足請求性能之裝置產品規格。
(例3)針對性能為2.5GB/s、消耗電流為IP1=2.4A，IP2<=2.0A之裝置產品，裝置製造商聲明CCG-B，保證在與CCG-B對應之消耗電流以內動作。作為CCG-B之聲明之方法，可使用在資料表單中記載CCG-B之方法、或將表示CCG-B之標誌標記於裝置產品之方法等。
(例4)針對性能為2.0GB/s、消耗電流為IP1=1.9A、IP2=1.7A為裝置產品，裝置製造商聲明CCG-C。
此外，可使用顯示電流類別(CC# $ %之全部或一部分)之 標誌，取代電流類別導引之表示種類之標誌。又，可將表示電流類別導引之種類之資訊、或表示電流類別之資訊儲存於自主機可讀取之控制器14內之暫存器。
圖20係顯示標記於實施形態之可移除記憶體裝置10之封裝體11之一表面22之標誌與二維條碼、及標記於主機之殼體1001之標誌1003與二維條碼1004之圖。
於可移除記憶體裝置10中，為了令使用者以視覺辨識出可移除記憶體裝置10支援之消耗電流類別或消耗電流類別導引，而於封裝體11之一表面22上標記標誌、及二維條碼。
於可移除記憶體裝置10支援CC1之情形下，可移除記憶體裝置10之封裝體11之一表面22上之標誌51表示可移除記憶體裝置10支援CC1。又，可移除記憶體裝置10之一表面22上之二維條碼61亦表示可移除記憶體裝置10支援CC1。又，二維條碼61可包含表示可移除記憶體裝置10之各電源之消耗電流值之資訊。
或，於可移除記憶體裝置10被分類為消耗電流類別導引CCG-A之情形下，標誌51可顯示CCG-A。又，二維條碼61可顯示可移除記憶體裝置10被分類為消耗電流類別導引CCG-A。
同樣，於可移除記憶體裝置10支援CC2之情形下，可移除記憶體裝置10之封裝體11之一表面22上之標誌52表示可移除記憶體裝置10支援CC2。
又，可移除記憶體裝置10之一表面22上之二維條碼62亦表示可移除記憶體裝置10支援CC2。又，二維條碼62可包含表示可移除記憶體裝置10之各電源之消耗電流值之資訊。
或，於可移除記憶體裝置10被分類為消耗電流類別導引CCG-B之情形下，標誌52可顯示CCG-B。又，二維條碼62可顯示可移除記憶體裝置10被分類為消耗電流類別導引CCG-B。
於可移除記憶體裝置10支援CC3之情形下，可移除記憶體裝置10之封裝體11之一表面22上之標誌53表示可移除記憶體裝置10支援CC3。又，可移除記憶體裝置10之一表面22上之二維條碼63表示可移除記憶體裝置10支援CC3。又，二維條碼63可包含表示可移除記憶體裝置10之各電源之消耗電流值之資訊。
或，於可移除記憶體裝置10被分類為消耗電流類別導引CCG-C之情形下，標誌53可顯示CCG-C。又，二維條碼63可顯示可移除記憶體裝置10被分類為消耗電流類別導引CCG-C。
於可移除記憶體裝置10支援CC4之情形下，可移除記憶體裝置10之封裝體11之一表面22上之標誌54表示可移除記憶體裝置10支援CC4。又，可移除記憶體裝置10之一表面22上之二維條碼64可表示可移除記憶體裝置10支援CC4。又，二維條碼64可包含表示可移除記憶體裝置10之各電源之消耗電流值之資訊。
或，於可移除記憶體裝置10被分類為消耗電流類別導引CCG-D之情形下，標誌54可顯示CCG-D。又，二維條碼64可顯示可移除記憶體裝置10被分類為消耗電流類別導引CCG-D。
此外，於主機之殼體1001之側面，亦可標記用於表示主機支援之消耗電流類別之標誌1003及二維條碼1004。標誌1003及二維條碼1004可標記於與設置有可移除記憶體裝置10之插入口1002之側面相同之側面。
標誌1003表示主機支援之消耗電流類別。又，於標誌1003中，可包含主機之接觸電阻值、電源變動、及消耗電流類別導引等資訊。二維條碼1004表示可移除記憶體裝置10支援CC4。又，二維條碼1004可包含主機之接觸電阻值、電源變動、及消耗電流類別導引等資訊。
或，標誌1003可顯示將主機分類之消耗電流類別導引。又，二維條碼1003可示出將主機分類之消耗電流類別導引。
使用者藉由參照顯示於可移除記憶體裝置10及主機各者之標誌及二維條碼，而可辨識可移除記憶體裝置10及主機是否為可利用之組合。
圖21係顯示在主機中執行之裝置之初始化處理之步序之流程圖。
首先，當在主機之電源導通之狀態下，於主機之插座100插入可移除記憶體裝置10時，或當在預先在主機之插座100插入可移除記憶體裝置10之狀態下，主機之電源成為導通時，主機開始初始化處理(步驟S101)。
主機讀取可移除記憶體裝置10之暫存器內之CC值(步驟S102)。暫存器設置於控制器14內，可儲存表示可移除記憶體裝置10支援之消耗電流類別之資訊、或表示與第1電源(PWR_1)相關之消耗電流值、與第2電源(PWR_2)相關之消耗電流值、將可移除記憶體裝置10分類之消耗電流類別種類之資訊。
主機檢查是否可進行通常動作(步驟S103)。
於主機支援之消耗電流類別之編號小於可移除記憶體裝置10支援之消耗電流類別之編號之情形下(步驟S103之主機CC≦裝置CC)， 主機結束初始化處理(步驟S104)。
另一方面，於主機支援之消耗電流類別之編號大於可移除記憶體裝置10支援之消耗電流類別之編號之情形下(步驟S103之主機CC>裝置CC)，主機將可移除記憶體裝置10之電源關閉(步驟S105)。此係源於主機之可供給之各電源之電流值小於可移除記憶體裝置10之請求之各電源之電流值之故。
之後，於插入主機之可移除記憶體裝置10由使用者更換時(步驟S106)，主機再次開始初始化處理(步驟S101)。
圖22係顯示形成於實施形態之可移除記憶體裝置10之封裝體11之用於辨識由可移除記憶體裝置10支援之消耗電流類別之缺口之圖。
可移除記憶體裝置10可具有缺口，作為用於供主機辨識由可移除記憶體裝置10支援之消耗電流類別之機構。
支援CC1之可移除記憶體裝置10於封裝體11之一邊32上具有缺口71，支援CC2之可移除記憶體裝置10於封裝體11之一邊32上具有缺口72，支援CC3之可移除記憶體裝置10於封裝體11之一邊32上具有缺口73。封裝體11所具備之缺口各者只要不對可移除記憶體裝置10之端子各者造成影響，則可設置於封裝體11之任一邊上。
又，例如，為了辨識CC1~CC4之4個消耗電流類別，而可將二個開關設置於插座100。該等開關可於可移除記憶體裝置10被插入插座100時，檢測缺口。
主機根據二個開關各者之導通與關斷之組合，辨識出插入插座100之可移除記憶體裝置10之消耗電流類別。
又，根據缺口辨識出之資訊可為將可移除記憶體裝置10分 類之消耗電流類別種類。
圖23係顯示與4種電流類別分別對應之主機側之電源構成例之圖。
於圖23中，顯示支援各消耗電流類別之可移除記憶體裝置10插入主機之印刷電路基板上之插座100之狀態。
於主機之印刷電路基板中，設置有插座100、用於對可移除記憶體裝置10供給第1電源(PWR_1)之電源電路(Power Management Integrated Circuit，電源管理積體電路、PMIC)501、用於對可移除記憶體裝置10供給第2電源(PWR_2)之電源電路(PMIC)502。
於可移除記憶體裝置10及主機支援之消耗電流類別為CC1之情形下，CC1之容許消耗電流削減率，針對與第1電源相關之消耗電流值為100%，針對與第2電源相關之消耗電流值亦為100%。可移除記憶體裝置10及主機考量各者支援之消耗電流類別而設計。因此，主機之印刷電路基板上之第1電源電路(PMIC)501、及第2電源電路(PMIC)502設計為可輸出與由CC1規定之消耗電流對應之電流。
又，於可移除記憶體裝置10及主機支援之消耗電流類別為CC2之情形下，容許消耗電流削減率為72%。可移除記憶體裝置10及主機考量各者支援之消耗電流類別而設計。因此，主機之印刷電路基板上之第1電源電路(PMIC)601、及第2電源電路(PMIC)602設計為可輸出與由CC2規定之消耗電流對應之電流。即，於支援CC2之主機之設計中，藉由預先將第1電源電路(PMIC)601之輸出電流值設計為成為與CC1之第1電源電路(PMIC)501之輸出電流值相比為低之值，而可防止第1電源電路(PMIC)601成為超規格，謀求成本降低、及最佳化。
又，第1電源電路(PMIC)601亦可藉由以低於第1電源電路(PMIC)501之輸出電流值實現，而謀求主機之印刷電路基板中之電源電路佔有之面積之小規模化。
於可移除記憶體裝置10及主機支援之消耗電流類別為CC3時，容許消耗電流削減率為56%。可移除記憶體裝置10及主機考量各者支援之消耗電流類別而設計。因此，主機之印刷電路基板上之第1電源電路(PMIC)701、及第2電源電路(PMIC)702設計為可輸出與由CC3規定之消耗電流對應之電流。即，於支援CC3之主機之設計中，藉由預先將第1電源電路(PMIC)701及第2電源電路(PMIC)702之輸出電流值設計為成為與CC1之第1電源電路(PMIC)501及第2電源電路(PMIC)502之輸出電流值各者相比為低之值，而可防止第1電源電路(PMIC)701及第2電源電路(PMIC)702成為超規格，謀求成本降低、及最佳化。
又，第1電源電路(PMIC)701及第2電源電路(PMIC)702亦可藉由以低於第1電源電路(PMIC)501及第2電源電路(PMIC)502之輸出電流值實現，而謀求主機之印刷電路基板中之電源電路佔有之面積之小規模化。進而，第2電源電路(PMIC)702期待較CC2之第2電源電路(PMIC)602更小規模地實現。因此，支援CC3之主機之印刷電路基板中之電源電路佔有之面積期待小於支援CC2之主機之印刷電路基板中之電源電路佔有之面積。
進而，於可移除記憶體裝置10及主機支援之消耗電流類別為CC4時，CC4之容許消耗電流削減率為47%。可移除記憶體裝置10及主機考量各者支援之消耗電流類別而設計。因此，主機之印刷電路基板上之第1電源電路(PMIC)801、及第2電源電路(PMIC)802設計為可輸出與由 CC4規定之消耗電流對應之電流。即，於支援CC4之主機之設計中，藉由預先將第1電源電路(PMIC)801及第2電源電路(PMIC)802之輸出電流值設計為成為與CC1之第1電源電路(PMIC)501及第2電源電路(PMIC)502之輸出電流值各者相比為低之值，而可防止第1電源電路(PMIC)801及第2電源電路(PMIC)802成為超規格，謀求成本降低、及最佳化。
又，第1電源電路(PMIC)801及第2電源電路(PMIC)802亦可藉由以低於第1電源電路(PMIC)501及第2電源電路(PMIC)502之輸出電流值實現，而謀求主機之印刷電路基板中之電源電路佔有之面積之小規模化。進而，第1電源電路(PMIC)801期待較CC3之第1電源電路(PMIC)701更小規模地實現。因此，支援CC4之主機之印刷電路基板中之電源電路佔有之面積期待小於支援CC3之主機之印刷電路基板中之電源電路佔有之面積。
即，藉由預先知悉對主機設想之消耗電流類別，而可將電源電路之規模最佳化。
圖24係顯示裝置之散熱路徑之圖。
針對一般性裝置200，因裝置200作動而產生之熱主要沿(1)~(3)三個散熱路徑散熱。
(1)係朝裝置200之封裝體表面上部進行熱傳導，自封裝體朝空氣進行熱傳遞之路徑。
(2)係經由將裝置200與PCB連接之端子進行熱傳導，自PCB向空氣進行熱傳遞之路徑。
(3)係朝裝置200之封裝體表面側面部進行熱傳導，自封裝體朝空氣進行熱傳遞之路徑。
於在封裝體表面上部未安裝TIM(thermal interface matelial，熱介面材料)等熱傳導構件之情形下，(2)成為於裝置200產生之熱之主要之散熱路徑。
圖25係顯示與最大消耗電流之消耗電流類別之電源構成對應之主機側之散熱機構之構成例之圖。
於支援消耗電流類別CC1之主機之電源構成中，消耗電流值成為最大。因此，設想與其他之消耗電流類別比較，自可移除記憶體裝置10產生之熱之量變多。因此，可預先設計安裝TIM 500等熱傳導構件等之對策。
另一方面，圖26係顯示與小消耗電流之消耗電流類別之電源構成對應之主機側之散熱機構之構成例之圖。
於支援消耗電流類別CC4之主機之電源構成中，消耗電流值與支援CC1之主機之電源構成相比變小。因此，與支援CC1之可移除記憶體裝置10作動之情形比較，因支援CC4之可移除記憶體裝置10作動而產生之熱之量變少。因此，無須準備如圖25之TIM 500等熱傳導構件。
即，藉由考量消耗電流類別，而可掌握主機之印刷電路基板所需之散熱設計，可避免因採取過度之對策而浪費成本。
如以上所說明般，本根據實施形態，規定消耗電流互不形同之複數種電流類別。於各電流類別中，就多電源構成之可移除記憶體裝置10之各電源之每一者，規定消耗電流(容許電流值)。於由可移除記憶體裝置10支援之電流類別為CC1之情形下，由可移除記憶體裝置10自第1電源(PWR_1)消耗之第1消耗電流值為容許經由插座100之端子與可移除記憶體裝置10之端子之間之接觸電阻值自主機對可移除記憶體裝置10之第1 電源端子(P128、P130、P131)供給之最大電流值即第1容許電流值以下。又，由可移除記憶體裝置10自第2電源(PWR_2)消耗之第2消耗電流值為容許經由插座100之端子與可移除記憶體裝置10之端子之間之接觸電阻值自主機對可移除記憶體裝置10之第2電源端子(P124、P125、P127)供給之最大電流值即第2容許電流值以下。
於由可移除記憶體裝置10支援之消耗電流類別為CC2~CC4之一個之情形下，由可移除記憶體裝置10自第1電源(PWR_1)消耗之第1消耗電流值為以該CC類別規定之與第1電源(PWR_1)相關之第3容許電流值以下，由可移除記憶體裝置10自第2電源(PWR_2)消耗之第2消耗電流值為以該其他消耗電流類別規定之與第2電源(PWR_2)相關之第4容許電流值以下。
因而，相應於可移除記憶體裝置10支援之電流類別為複數種電流類別中之哪一電流類別，可就每一電源特定出可移除記憶體裝置10動作所需之消耗電流值(最大消耗電流值)。
因而，主機制造商於在主機中應使用之可移除記憶體裝置10之消耗電流類別為CC1之情形下，可採用在主機搭載可供給與CC1對應之第1及第2容許消耗電流值之電源電路之電源構成。藉此，支援CC1之任何裝置產品均可在與CC1對應之主機中正常使用。
又，主機制造商於在主機中應使用之可移除記憶體裝置10之電流類別為消耗電流少於CC1之CC2~CC4之任一者之情形下，可基於與該電流類別對應之各電源之容許消耗電流值，就每一電源將主機側之電源電路之能力最佳化，可降低主機側之電源電路之成本。
說明了本發明之若干個實施形態，但該等實施形態係作為 例子而提出者，並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案]
本發明申請案以日本專利申請案2021-006531號(申請日：2021年1月19日)為基礎申請案，享有其優先權。本發明申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
CC1:第1電流類別/電流類別
CC2:第2電流類別/電流類別
CC3:第3電流類別/電流類別
CC4:第4電流類別/電流類別
IP1C1,IP1C2,IP1C3,IP1C4,IP2C1,IP2C2,IP2C3,IP2C4,IP3C1,IP3C2,IP3C3,IP3C4:容許電流值
PWR_1:第1電源(電軌)
PWR_2:第2電源(電軌)
PWR_3:第3電源(電軌)

Claims (14)

  1. 一種可移除記憶體裝置，其係可對主機內之插座插入及卸下，且藉由自前述主機供給之第1及第2電源而動作者，前述第1及第2電源具有互不相同之電壓；且前述可移除記憶體裝置具備： 複數個端子，其包含：被供給前述第1電源之一個以上之第1電源端子、及被供給前述第2電源之一個以上之第2電源端子； 非揮發性記憶體；及 控制器，其控制前述非揮發性記憶體；且 前述可移除記憶體裝置構成為支援規定互不相同之複數個消耗電流的複數種消耗電流類別中之一個消耗電流類別，於前述複數種消耗電流類別各者中，規定有與前述第1電源相關之消耗電流、及與前述第2電源相關之消耗電流兩者； 當由前述可移除記憶體裝置支援之前述一個消耗電流類別為前述複數種消耗電流類別中消耗電流值為最大之第1消耗電流類別時，由前述可移除記憶體裝置自前述第1電源消耗之第1消耗電流值為容許經由前述插座之端子與前述可移除記憶體裝置之端子之間之接觸電阻值自前述主機對前述可移除記憶體裝置之前述一個以上之第1電源端子供給之最大電流值即第1容許電流值以下，由前述可移除記憶體裝置自前述第2電源消耗之第2消耗電流值為容許經由前述接觸電阻值自前述主機對前述可移除記憶體裝置之前述一個以上之第2電源端子供給之最大電流值即第2容許電流值以下； 當由前述可移除記憶體裝置支援之前述一個消耗電流類別為與前述第1消耗電流類別不同之其他消耗電流類別時，前述第1消耗電流值為以前述其他消耗電流類別規定之與前述第1電源相關之第3容許電流值以下，前述第2消耗電流值為以前述其他消耗電流類別規定之與前述第2電源相關之第4容許電流值以下。
  2. 如請求項1之可移除記憶體裝置，其中前述第1容許電流值係基於前述第1電源之標稱電壓值、前述第1電源之電源變動率、前述接觸電阻值、及前述可移除記憶體裝置動作所需之前述第1電源之下限電壓值而求得。
  3. 如請求項2之可移除記憶體裝置，其中前述第2容許電流值係基於前述第2電源之標稱電壓值、前述第2電源之電源變動率、前述接觸電阻值、及前述可移除記憶體裝置動作所需之前述第2電源之下限電壓值而求得。
  4. 如請求項1之可移除記憶體裝置，其中前述第1容許電流值係將每一個電源端子之前述第1電源之容許電流值乘以前述第1電源端子之數量之值；且 前述每一個電源端子之前述第1電源之前述容許電流值係基於前述第1電源之標稱電壓值、前述第1電源之電源變動率、前述接觸電阻值、及前述可移除記憶體裝置動作所需之前述第1電源之下限電壓值而求得。
  5. 如請求項4之可移除記憶體裝置，其中前述第2容許電流值係將每一個電源端子之前述第2電源之容許電流值乘以前述第2電源端子之數量之值；且 前述每一個電源端子之前述第2電源之前述容許電流值係基於前述第2電源之標稱電壓值、前述第2電源之電源變動率、前述接觸電阻值、及前述可移除記憶體裝置動作所需之前述第2電源之下限電壓值而求得。
  6. 如請求項1之可移除記憶體裝置，其中將表示由前述可移除記憶體裝置支援之前述一個消耗電流類別的資訊、或表示基於前述可移除記憶體裝置之前述第1及第2消耗電流值與前述可移除記憶體裝置之性能而將前述可移除記憶體裝置分類之複數種種類中之一個種類的資訊，儲存於可自前述主機讀出之前述控制器內之暫存器。
  7. 如請求項1之可移除記憶體裝置，其中將表示由前述可移除記憶體裝置支援之前述一個消耗電流類別的標誌、或表示將前述可移除記憶體裝置分類之前述一個種類的標誌，標記於前述可移除記憶體裝置之封裝體之一表面。
  8. 如請求項1之可移除記憶體裝置，其中將表示與由前述可移除記憶體裝置支援之前述一個消耗電流類別相關之資訊的二維條碼、或表示與將前述可移除記憶體裝置分類之前述一個種類相關之資訊的二維條碼，標記於前述可移除記憶體裝置之封裝體之一表面。
  9. 如請求項1之可移除記憶體裝置，其中於前述可移除記憶體裝置之封裝體形成有缺口，該缺口用於辨識由前述可移除記憶體裝置支援之前述一個消耗電流類別、或將前述可移除記憶體裝置分類之前述一個種類。
  10. 一種可移除記憶體裝置，其係可對主機內之插座插入及卸下，且藉由自前述主機供給之第1及第2電源而動作者，前述第1及第2電源具有互不相同之電壓；且前述可移除記憶體裝置具備： 複數個端子，其包含：被供給前述第1電源之一個以上之第1電源端子、及被供給前述第2電源之一個以上之第2電源端子； 非揮發性記憶體；及 控制器，其控制前述非揮發性記憶體；且 前述可移除記憶體裝置構成為支援複數種消耗電流類別中之一個消耗電流類別，於前述複數種消耗電流類別各者中，作為與前述第1電源相關之消耗電流，規定有與複數種接觸電阻值對應之複數種容許電流值，且作為與前述第2電源相關之消耗電流，規定有與前述複數種接觸電阻值對應之複數種容許電流值； 當由前述可移除記憶體裝置支援之前述一個消耗電流類別為前述複數種消耗電流類別中消耗電流值為最大之第1消耗電流類別，且前述插座之端子與前述可移除記憶體裝置之端子之間之接觸電阻值為前述複數種接觸電阻值中之第1接觸電阻值時，由前述可移除記憶體裝置自前述第1電源消耗之第1消耗電流值為基於前述第1電源之標稱電壓值、前述第1電源之電源變動率、前述第1接觸電阻值、及前述可移除記憶體裝置動作所需之前述第1電源之下限電壓值而求得之第1容許電流值以下，由前述可移除記憶體裝置自前述第2電源消耗之第2消耗電流值為基於前述第2電源之標稱電壓值、前述第2電源之電源變動率、前述第1接觸電阻值、及前述可移除記憶體裝置動作所需之前述第2電源之下限電壓值而求得之第2容許電流值以下； 當由前述可移除記憶體裝置支援之前述一個消耗電流類別為與前述第1消耗電流類別不同之其他消耗電流類別，且前述插座之端子與前述可移除記憶體裝置之端子之間之接觸電阻值為前述第1接觸電阻值時，前述第1消耗電流值為(1)前述第1容許電流值、與(2)將以前述第1消耗電流類別規定之與前述第1電源相關之前述複數種容許電流值中之最大容許電流值乘以對前述其他消耗電流類別分配之比率之值中之最小值以下，前述第2消耗電流值為(3)前述第2容許電流值、與(4)將以前述第1消耗電流類別規定之與前述第2電源相關之前述複數種容許電流值中之最大容許電流值乘以前述比率之值中之最小值以下。
  11. 如請求項10之可移除記憶體裝置，其中將表示由前述可移除記憶體裝置支援之前述一個消耗電流類別的資訊、或表示基於前述可移除記憶體裝置之前述第1及第2消耗電流值與前述可移除記憶體裝置之性能而將前述可移除記憶體裝置分類之複數種種類中之一個種類的資訊，儲存於可自前述主機讀出之前述控制器內之暫存器。
  12. 如請求項10之可移除記憶體裝置，其中將表示由前述可移除記憶體裝置支援之前述一個消耗電流類別的標誌、或表示將前述可移除記憶體裝置分類之前述一個種類的標誌，標記於前述可移除記憶體裝置之封裝體之一表面。
  13. 如請求項10之可移除記憶體裝置，其中將表示與由前述可移除記憶體裝置支援之前述一個消耗電流類別相關之資訊的二維條碼、或表示與將前述可移除記憶體裝置分類之前述一個種類相關之資訊的二維條碼，標記於前述可移除記憶體裝置之封裝體之一表面。
  14. 如請求項10之可移除記憶體裝置，其中於前述可移除記憶體裝置之封裝體形成有缺口，該缺口用於辨識由前述可移除記憶體裝置支援之前述一個消耗電流類別、或將前述可移除記憶體裝置分類之前述一個種類。
TW110116328A 2021-01-19 2021-05-06 可移除記憶體裝置 TWI813990B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-006531 2021-01-19
JP2021006531A JP2022110852A (ja) 2021-01-19 2021-01-19 リムーバブルメモリデバイス

Publications (2)

Publication Number Publication Date
TW202230083A TW202230083A (zh) 2022-08-01
TWI813990B true TWI813990B (zh) 2023-09-01

Family

ID=82548639

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112128224A TWI846554B (zh) 2021-01-19 2021-05-06 主機機器
TW110116328A TWI813990B (zh) 2021-01-19 2021-05-06 可移除記憶體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112128224A TWI846554B (zh) 2021-01-19 2021-05-06 主機機器

Country Status (8)

Country Link
US (1) US20230359257A1 (zh)
EP (1) EP4283518A1 (zh)
JP (1) JP2022110852A (zh)
KR (1) KR20230104269A (zh)
CN (1) CN116472532A (zh)
DE (1) DE112021006873T5 (zh)
TW (2) TWI846554B (zh)
WO (1) WO2022157998A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425502B (en) * 1998-05-15 2001-03-11 Ibm A computer, a power supply and a method for controlling a supply of an electric current
US6308240B1 (en) * 1998-03-12 2001-10-23 Cisco Technology, Inc. Power management system for modular electronics
US6363450B1 (en) * 1999-03-17 2002-03-26 Dell Usa, L.P. Memory riser card for a computer system
TWI323424B (en) * 2006-12-19 2010-04-11 Realtek Semiconductor Corp Memory card control apparatus and protection method thereof
TWI518698B (zh) * 2009-11-20 2016-01-21 桑迪士克科技公司 記憶體系統之電源管理
TWI705380B (zh) * 2018-04-23 2020-09-21 日商東芝記憶體股份有限公司 半導體記憶體裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749298B1 (ko) * 2003-08-06 2007-08-14 마쯔시다덴기산교 가부시키가이샤 반도체 메모리 카드, 액세스 장치 및 액세스 방법
EP1688866A4 (en) * 2003-11-28 2009-03-25 Panasonic Corp RECORDING APPARATUS
JP4896450B2 (ja) * 2005-06-30 2012-03-14 株式会社東芝 記憶装置
JP2009251888A (ja) * 2008-04-04 2009-10-29 Toshiba Corp 半導体メモリ装置
GB2469118A (en) * 2009-04-03 2010-10-06 Nec Corp Power negotiation in a communication device
TWI828605B (zh) * 2018-04-23 2024-01-01 日商鎧俠股份有限公司 半導體記憶體裝置
JP2020173765A (ja) 2019-04-12 2020-10-22 キオクシア株式会社 情報処理装置、情報処理システム、半導体記憶装置
JP2023111422A (ja) * 2022-01-31 2023-08-10 キオクシア株式会社 情報処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308240B1 (en) * 1998-03-12 2001-10-23 Cisco Technology, Inc. Power management system for modular electronics
TW425502B (en) * 1998-05-15 2001-03-11 Ibm A computer, a power supply and a method for controlling a supply of an electric current
US6363450B1 (en) * 1999-03-17 2002-03-26 Dell Usa, L.P. Memory riser card for a computer system
TWI323424B (en) * 2006-12-19 2010-04-11 Realtek Semiconductor Corp Memory card control apparatus and protection method thereof
TWI518698B (zh) * 2009-11-20 2016-01-21 桑迪士克科技公司 記憶體系統之電源管理
TWI705380B (zh) * 2018-04-23 2020-09-21 日商東芝記憶體股份有限公司 半導體記憶體裝置

Also Published As

Publication number Publication date
TW202230083A (zh) 2022-08-01
US20230359257A1 (en) 2023-11-09
KR20230104269A (ko) 2023-07-07
JP2022110852A (ja) 2022-07-29
DE112021006873T5 (de) 2024-03-14
CN116472532A (zh) 2023-07-21
WO2022157998A1 (ja) 2022-07-28
EP4283518A1 (en) 2023-11-29
TW202347092A (zh) 2023-12-01
TWI846554B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
US10409338B2 (en) Semiconductor device package having an oscillator and an apparatus having the same
KR102438889B1 (ko) 반도체 기억 장치
KR101124838B1 (ko) 고체 상태 드라이브
EP3506510A1 (en) Systems and methods for integrating power and thermal management in an integrated circuit
TWI734392B (zh) 半導體記憶裝置及記憶體系統
TW201941190A (zh) 記憶系統、電源控制電路及記憶系統中之控制方法
TWI813990B (zh) 可移除記憶體裝置
JP7561235B2 (ja) 半導体記憶装置
TW202435032A (zh) 可移除記憶體裝置
TWI817678B (zh) 資訊處理裝置
TW202137200A (zh) 半導體記憶裝置之控制方法及記憶體系統之控制方法
US10121519B2 (en) Semiconductor device and control method thereof
TWI855979B (zh) 半導體記憶體裝置
CN113011546A (zh) 通用闪速存储存储器卡