TWI805877B - 週期性半導體裝置偏移計量學系統及方法 - Google Patents

週期性半導體裝置偏移計量學系統及方法 Download PDF

Info

Publication number
TWI805877B
TWI805877B TW108144624A TW108144624A TWI805877B TW I805877 B TWI805877 B TW I805877B TW 108144624 A TW108144624 A TW 108144624A TW 108144624 A TW108144624 A TW 108144624A TW I805877 B TWI805877 B TW I805877B
Authority
TW
Taiwan
Prior art keywords
periodic structure
layer
component
axis
pitch
Prior art date
Application number
TW108144624A
Other languages
English (en)
Other versions
TW202125659A (zh
Inventor
德特勒夫 邁克生
亞爾 飛勒
Original Assignee
美商科磊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商科磊股份有限公司 filed Critical 美商科磊股份有限公司
Publication of TW202125659A publication Critical patent/TW202125659A/zh
Application granted granted Critical
Publication of TWI805877B publication Critical patent/TWI805877B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/37—Determination of transform parameters for the alignment of images, i.e. image registration using transform domain methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

本發明揭示一種可用於半導體裝置之製造中之偏移計量學系統及方法，該等多層半導體裝置包含：一第一週期性結構，其具有沿著一第一軸之一第一節距，該第一週期性結構與該多層半導體裝置之一第一層一起形成；一第二週期性結構，其具有沿著一第二軸之一第二節距，該第二軸不平行於該第一軸，該第二週期性結構與該多層半導體裝置之該第一層一起形成；及一第三週期性結構，其具有沿著一第三軸之一第三節距，該第三軸不平行於該第一軸且該第三軸不平行於該第二軸，該第三週期性結構與該多層半導體裝置之一第二層一起形成，該第三週期性結構及該第一週期性結構及該第二週期性結構彼此覆蓋，該偏移計量學系統及方法包含：產生該第一週期性結構、該第二週期性結構及該第三週期性結構之一單一影像，藉此提供一聚合信號；自該聚合信號提取一第一分量，該第一分量係歸因於該第一週期性結構；自該聚合信號提取一第二分量，該第二分量係歸因於該第二週期性結構；自該聚合信號提取一第三分量，該第三分量係歸因於該第三週期性結構；及分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移。

Description

週期性半導體裝置偏移計量學系統及方法
本發明大體係關於半導體裝置製造中之偏移量測。
已知用於量測半導體裝置製造中之偏移之各種方法及系統。
本發明尋求提供用於量測半導體裝置製造中之偏移之改良方法及系統。
因此，根據本發明之一較佳實施例提供一種用於量測多層半導體裝置之製造中之偏移之偏移計量學方法，該多層半導體裝置包含：一第一週期性結構，其具有沿著一第一軸之一第一節距，該第一週期性結構與該多層半導體裝置之一第一層一起形成；一第二週期性結構，其具有沿著一第二軸之一第二節距，該第二軸不平行於該第一軸，該第二週期性結構與該多層半導體裝置之該第一層一起形成；及一第三週期性結構，其具有沿著一第三軸之一第三節距，該第三軸不平行於該第一軸且該第三軸不平行於該第二軸，該第三週期性結構與該多層半導體裝置之一第二層一起形成，該第三週期性結構及該第一週期性結構及該第二週期性結構彼此覆蓋，該偏移計量學方法包含：產生該第一週期性結構、該第二週期性結構及該第三週期性結構之一單一影像，藉此提供一聚合信號；自該聚合信號提取一第一分量，該第一分量係歸因於該第一週期性結構；自該聚合信號提取一第二分量，該第二分量係歸因於該第二週期性結構；自該聚合信號提取一第三分量，該第三分量係歸因於該第三週期性結構；及分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移。
根據本發明之一較佳實施例，該單一影像係使用使用具有一長度及一面積之一視野之一掃描電子顯微鏡產生。較佳地，該聚合信號包含來自整個該面積之貢獻。
較佳地，自該聚合信號提取該第一分量包含僅考量位於沿著該第一軸之該聚合信號之一部分。較佳地，自該聚合信號提取該第二分量包含僅考量位於沿著該第二軸之該聚合信號之一部分。較佳地，自該聚合信號提取該第三分量包含僅考量位於沿著該第三軸之該聚合信號之一部分。
根據本發明之一較佳實施例，該方法亦包含：產生乾淨第一週期性結構資料；產生乾淨第二週期性結構資料；及產生乾淨第三週期性結構資料。
根據本發明之一較佳實施例，該乾淨第一週期性結構資料係該第一分量及該第一節距之一函數。替代地，根據本發明之一較佳實施例，該乾淨第一週期性結構資料係該第一分量、該第一節距及該第一節距之諧波之一函數。
根據本發明之一較佳實施例，該乾淨第二週期性結構資料係該第二分量及該第二節距之一函數。替代地，根據本發明之一較佳實施例，該乾淨第二週期性結構資料係該第二分量、該第二節距及該第二節距之諧波之一函數。
根據本發明之一較佳實施例，該乾淨第三週期性結構資料係該第三分量及該第三節距之一函數。替代地，根據本發明之一較佳實施例，該乾淨第三週期性結構資料係該第三分量、該第三節距及該第三節距之諧波之一函數。
較佳地，分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移包含：識別在該乾淨第一週期性結構資料之最大值及最小值之至少一者與該乾淨第二週期性結構資料之最大值及最小值之至少一者相交處之一第一參考位置；識別在該乾淨第三週期性結構資料之最大值及最小值之至少一者處之一第二參考位置，該第二參考位置與該第一參考位置最緊密相交；及計算該第一參考位置與該第二參考位置之間的一差，藉此確定該第一層與該第二層之間的偏移。
根據本發明之一較佳實施例，該第二層亦包含：一第四週期性結構，該第四週期性結構具有沿著一第四軸之一第四節距，該第四軸不平行於該第一軸、該第二軸或該第三軸，自該聚合信號提取歸因於該第四週期性結構之一第四分量，自該第四分量產生乾淨第四週期性結構資料及該第一層與該第二層之間的偏移之確定包含：識別在該乾淨第一週期性結構資料之最大值及最小值之至少一者與該乾淨第二週期性結構資料之最大值及最小值之至少一者相交處之一第一參考位置；識別在該乾淨第三週期性結構資料之最大值及最小值之至少一者與該乾淨第四週期性結構資料之最大值及最小值之至少一者相交處之一第二參考位置，該第二參考位置與該第一參考位置最緊密相交；及計算該第一參考位置與該第二參考位置之間的一差，藉此確定該第一層與該第二層之間的偏移。
根據本發明之一較佳實施例，該第一節距、該第二節距及該第三節距各在晶圓成像工具之該視野之長度之1/1000至1/4之間。替代地，根據本發明之一較佳實施例，該第一節距、該第二節距及該第三節距各在該晶圓成像工具之該視野之該長度之1/500至1/20之間。
根據本發明之一較佳實施例，該多層半導體裝置亦包含至少一第三層，該第三層與具有沿著一第三層軸之一第三層節距之至少一第三層週期性結構一起形成，該第三層軸不平行於該第一軸，該第三層軸不平行於該第二軸且該第三層軸不平行於該第三軸，且其中該方法包含：產生該第三層週期性結構及該第一週期性結構及該第二週期性結構之一單一影像，藉此提供一聚合信號；自該聚合信號提取一第三層分量，該第三層分量係歸因於該第三層週期性結構；及分析該第三層分量、該第一分量及該第二分量，藉此確定該第三層與該第一層之間的偏移。
根據本發明之另一較佳實施例亦提供一種用於量測多層半導體裝置之製造中之偏移之偏移計量學系統，該多層半導體裝置包含：一第一週期性結構，其具有沿著一第一軸之一第一節距，該第一週期性結構與該多層半導體裝置之一第一層一起形成；一第二週期性結構，其具有沿著一第二軸之一第二節距，該第二軸不平行於該第一軸，該第二週期性結構與該多層半導體裝置之該第一層一起形成；及一第三週期性結構，其具有沿著一第三軸之一第三節距，該第三軸不平行於該第一軸且該第三軸不平行於該第二軸，該第三週期性結構與該多層半導體裝置之一第二層一起形成，該第三週期性結構及該第一週期性結構及該第二週期性結構彼此覆蓋，該偏移計量學系統包含：一晶圓成像工具，其可操作以產生該第一週期性結構、該第二週期性結構及該第三週期性結構之一單一影像，藉此提供一聚合信號；及一偏移分析器，其可操作以：自該聚合信號提取一第一分量，該第一分量係歸因於該第一週期性結構；自該聚合信號提取一第二分量，該第二分量係歸因於該第二週期性結構；自該聚合信號提取一第三分量，該第三分量係歸因於該第三週期性結構；及分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移。
相關申請案之參考
特此參考與本申請案之標的物相關之申請人之下列專利及專利申請案，該等案之揭示內容藉此以引用之方式併入本文中： 標題為OVERLAY MARKS, METHODS OF OVERLAY MARK DESIGN AND METHODS OF OVERLAY MEASUREMENTS之美國專利案第7,274,814號； 標題為DEVICE CORRELATED METROLOGY (DCM) FOR OVL WITH EMBEDDED SEM STRUCTURE OVERLAY TARGETS之美國專利案第9,093,458號； 標題為SYSTEM AND METHOD OF SEM OVERLAY METROLOGY之美國專利案第9,214,317號； 標題為PERIODIC PATTERNS AND TECHNIQUE TO CONTROL MISALIGNMENT BETWEEN TWO LAYERS之美國專利案第9,476,698號；及 標題為METROLOGY USING OVERLAY AND YIELD CRITICAL PATTERNS之美國公開專利申請案第2016/0253450號。
應瞭解，下文中參考圖1至圖6B描述之系統及方法形成半導體裝置之一製程之部分，且藉由下文中參考圖1至圖6B描述之系統及方法量測之偏移用於調整半導體裝置之製程以更緊密對準所製造之半導體裝置之各種層。
現在參考圖1及圖2A至圖2C，圖1係一週期性半導體裝置偏移計量學系統(PSDMMS) 100之一簡化示意性繪示，圖2A至圖2C係使用包含PSDMMS 100之一製造系統製造之一多層半導體裝置102之一實施例之簡化圖示繪示。
如在圖1中所見，PSDMMS 100包含一晶圓成像工具110及一偏移資料分析器120。在本發明之一較佳實施例中，晶圓成像工具110係一掃描電子顯微鏡。可用作晶圓成像工具110之一典型掃描電子顯微鏡係商業上可自美國加利福尼亞州米爾皮塔斯(Milpitas)市之KLA Corporation購得之一eDR7380™。如下文參考圖4A至圖6B描述，晶圓成像工具110連同偏移資料分析器120可操作以量測形成於一晶圓130上之層之間的偏移，該等層係形成於其上之至少一個多層半導體裝置102之部分。晶圓成像工具110之特徵為一視野(FOV)，該視野(FOV)具有一特徵長度，通常在0.1 µm至20 µm之間，且更佳地在0.25 µm至10 µm之間。
如尤其在圖2A至圖2C中所見，多層半導體裝置102包含至少一第一週期性結構142，該至少一第一週期性結構142形成為具有一第一層144且特徵為沿著一第一軸146之一第一節距P。在圖2A及圖2B中繪示之本發明之實施例中，第一層144亦包含一第二週期性結構148，該第二週期性結構148特徵為沿著一第二軸149之一第二節距Q。本發明之一特定特徵係第一軸146及第二軸149彼此不平行。多層半導體裝置102進一步包含至少一第三週期性結構152，該第三週期性結構152形成為具有一第二層154且特徵為沿著一第三軸156之一第三節距R。本發明之一特定特徵係第三軸156並不平行於第一軸146或第二軸149。第三週期性結構152至少部分覆蓋或下伏第一週期性結構142及第二週期性結構148。應瞭解，雖然圖2A展示覆蓋第一週期性結構142及第二週期性結構148之第三週期性結構152，但在一替代性實施例中，第一週期性結構142及第二週期性結構148可覆蓋第三週期性結構152。第一層144及第二層154可為相鄰層，但不需要如此。
如上文提及，本發明之一特定特徵係第一軸146、第二軸149或第三軸156均不彼此平行。另外，第一層144及第二層154之一者或兩者可包含具有沿著又另一軸(未展示)之一節距之額外週期性特徵部(未展示)。
在本發明之一較佳實施例中，節距P、Q及R皆彼此不同。在本發明之一替代性實施例中，節距P、Q及R之任一者或全部可具有相同值。較佳地，第一週期性結構142、第二週期性結構148及第三週期性結構152之各者具有至少與晶圓成像工具110之FOV一般大之一面積。較佳地，節距P、Q及R之各者在晶圓成像工具110之FOV之長度之1/1000至1/4之間。更佳地，節距P、Q及R之各者在晶圓成像工具110之FOV之長度之1/500至1/20之間。因此，節距P、Q及R之各者較佳地在1 nm至2500 nm之間，且更佳地在2 nm至500 nm之間。
如在圖3A至圖3C中所見，在本發明之另一較佳實施例中，多層半導體裝置102包含至少第一週期性結構142，該第一週期性結構142形成為具有第一層144且特徵為沿著第一軸146之第一節距P。在圖3A及圖3B中繪示之本發明之實施例中，第一層144亦包含第二週期性結構148，該第二週期性結構148特徵為沿著第二軸149之一節距Q。本發明之一特定特徵係第一軸146及第二軸149彼此不平行。
在圖3A至圖3C中展示之實施例中，多層半導體裝置102進一步包含至少第三週期性結構152，該第三週期性結構152形成為具有第二層154且特徵為沿著第三軸156之第三節距R。在圖3A及圖3C中繪示之本發明之實施例中，第二層154亦包含一第四週期性結構158，該第四週期性結構158特徵為沿著一第四軸159之一節距S。本發明之一特定特徵係軸146、149、156及159均不彼此平行。第三週期性結構152及第四週期性結構158至少部分覆蓋或下伏第一週期性結構142及第二週期性結構148。應瞭解，雖然圖3A展示覆蓋第一週期性結構142及第二週期性結構148之第三週期性結構152及第四週期性結構158，但在一替代性實施例中，第一週期性結構142及第二週期性結構148可覆蓋第三週期性結構152及第四週期性結構158。第一層144及第二層154可為相鄰層，但不需要如此。
如上文提及，本發明之一特定特徵係第一軸146、第二軸149、第三軸156及第四軸159均不彼此平行。另外，第一層144及第二層154之一者或兩者可包含具有沿著又另一軸(未展示)之一節距之額外週期性特徵部(未展示)。
在本發明之一較佳實施例中，節距P、Q、R及S皆彼此不同。在本發明之一替代性實施例中，節距P、Q、R及S之任一者或全部可具有相同值。較佳地，第一週期性結構142、第二週期性結構148、第三週期性結構152及第四週期性結構158之各者具有至少與晶圓成像工具110之FOV一般大之一面積。較佳地，節距P、Q、R及S之各者在晶圓成像工具110之FOV之長度之1/1000至1/4之間。更佳地，節距P、Q、R及S之各者在晶圓成像工具110之FOV之長度之1/500至1/20之間。因此，節距P、Q、R及S之各者較佳地在1 nm至2500 nm之間，且更佳地在2 nm至500 nm之間。
應瞭解，上文參考圖1至圖3C描述之多層半導體裝置102亦可包含三個或三個以上層，可使用下文參考圖4A至圖6B描述之方法量測其等之間的偏移。在其中多層半導體裝置102包含用於偏移量測之三個或三個以上層之一情況中，用於偏移量測之各層包含至少一個週期性結構，且用於偏移量測之至少一個層包含至少兩個週期性結構。各週期性結構與將量測其偏移之半導體裝置晶圓之一對應層一起形成，且特徵為沿著一軸之一節距。在本發明之一較佳實施例中，形成為具有將在其等之間量測偏移之層之任何兩個週期性結構之軸並非平行軸。應注意，各週期性結構較佳地具有至少與晶圓成像工具110之FOV一般大之一面積。應進一步注意，各週期性結構較佳地具有在晶圓成像工具110之FOV之長度之1/1000至1/4之間且更佳地在晶圓成像工具110之FOV之長度之1/500至1/20之間的至少一個節距。因此，各週期性結構較佳地具有在1 nm至2500 nm之間的至少一個節距，且更佳地在2 nm至500 nm之間。應瞭解，此一多層半導體裝置102之任何兩個層之偏移可由系統100藉由比較該兩個層上之週期性結構之偏移而量測，如下文參考圖4A至圖6B描述。
現在參考圖4A及圖4B及圖5，圖4A及圖4B一起係繪示可由PSDMMS 100使用之一週期性半導體裝置偏移計量學方法(PSDMMM) 200之一簡化流程圖，圖5係PSDMMM 200之一部分之一簡化圖示繪示。
如在圖4A中所見，在一第一步驟202，提供包含在其上形成之至少一個多層半導體裝置102之一晶圓。晶圓成像工具110使晶圓成像， 從而產生一單一影像，藉此提供聚合信號204。聚合信號204包含歸因於第一週期性結構142、第二週期性結構148及第三週期性結構152之各者之分量。應瞭解，圖4中繪示之聚合信號204展示針對使用晶圓成像工具110取得之半導體裝置102之一影像之灰階對比位置之一簡化表示。在本發明之一較佳實施例中，聚合信號204包含來自晶圓成像工具110之FOV之整個面積之貢獻。
如在圖4A及圖5中所見，在一下一步驟212，偏移資料分析器120自在步驟202產生之聚合信號204提取歸因於第一週期性結構142之原始資料214。應瞭解，藉由僅考量位於沿著軸146之聚合信號204之分量而自聚合信號204提取原始資料214。
在一下一步驟222，偏移資料分析器120清潔原始資料214，從而產生乾淨第一週期性結構資料224。乾淨第一週期性結構資料224較佳地包含一組週期性函數(諸如正弦函數，較佳地所考量之各諧波之一個週期性函數)以及一偏差之一線性組合。各諧波之週期性函數包含與節距P以及一加權因數及一相移相關之資訊。偏差、加權因數及相移較佳地使用一最小平方差最小化方法與原始資料214擬合。
在本發明之一較佳實施例中，乾淨第一週期性結構資料224藉由方程式1表示：
Figure 02_image001
(方程式1) 其中f1 (x) 係乾淨第一週期性結構資料224，c1 係偏差，k 係指示所考量之一諧波之一指數，n1 係所考量之諧波之總數，a1,k 係加權因數，P1 係節距P，x 係剖面中之線性位置及φ1,k 係相移。
由於已知沿著第一週期性結構142之軸146之節距P，故偏移資料分析器120藉由自原始資料214移除不對應於節距P之週期性或節距P及其高次諧波之至少一者之分量而產生乾淨第一週期性結構資料224。此等分量可(例如)歸因於完全或部分位於沿著軸146之多層半導體裝置102之其他特徵部。
在一下一步驟232，偏移資料分析器120自在步驟202產生之聚合信號204提取歸因於第二週期性結構148之原始資料。應瞭解，藉由僅考量位於沿著軸149之聚合信號204之分量而自聚合信號204提取歸因於第二週期性結構148之原始資料。
在一下一步驟242，偏移資料分析器120清潔歸因於第二週期性結構148之原始資料，從而產生乾淨第二週期性結構資料。乾淨第二週期性結構資料較佳地包含一組週期性函數(諸如正弦函數，較佳地所考量之各諧波之一個週期性函數)以及一偏差之一線性組合。各諧波之週期性函數包含與節距Q以及一加權因數及一相移相關之資訊。偏差、加權因數及相移較佳地使用一最小平方差最小化方法與歸因於第二週期性結構148之原始資料擬合。
在本發明之一較佳實施例中，乾淨第二週期性結構資料藉由方程式2表示：
Figure 02_image003
(方程式2) 其中f2 (x) 係乾淨第二週期性結構資料，c2 係偏差，k 係指示所考量之一諧波之一指數，n2 係所考量之諧波之總數，a2,k 係加權因數，P2 係第二週期性結構148之節距Q，x 係剖面中之線性位置及φ2,k 係相移。
由於已知沿著第二週期性結構148之軸149之節距Q，故偏移資料分析器120藉由自歸因於第二週期性結構之原始資料移除不對應於節距Q之週期性或節距Q及其高次諧波之至少一者之分量而產生乾淨第二週期性結構資料。此等分量可(例如)歸因於完全或部分位於沿著軸149之多層半導體裝置102之其他特徵部。
在一下一步驟252，偏移資料分析器120自在步驟202產生之聚合信號204提取歸因於第三週期性結構152之原始資料。應瞭解，藉由僅考量位於沿著軸156之聚合信號204之分量而自聚合信號204提取歸因於第三週期性結構152之原始資料。
在一下一步驟262，偏移資料分析器120清潔在步驟252產生之原始資料，從而產生對應於步驟252產生之原始資料之乾淨第三週期性結構資料。對應於在步驟252產生之原始資料之乾淨第二週期性結構資料較佳地包含一組週期性函數(諸如正弦函數，較佳地所考量之各諧波之一個週期性函數)以及一偏差之一線性組合。各諧波之週期性函數包含與節距R以及一加權因數及一相移相關之資訊。偏差、加權因數及相移較佳地使用一最小平方差最小化方法與在步驟252產生之原始資料擬合。
在本發明之一較佳實施例中，對應於在步驟252產生之原始資料之乾淨第三週期性結構資料藉由方程式3表示：
Figure 02_image005
(方程式3) 其中f3 (x) 係對應於在步驟252產生之原始資料之乾淨第三週期性結構資料，c3 係偏差，k 係指示所考量之一諧波之一指數，n3 係所考量之諧波之總數，a3,k 係加權因數，P3 係節距R，x 係剖面中之線性位置及φ3,k 係相移。
由於已知沿著第三週期性結構152之軸156之節距R，故偏移資料分析器120藉由自在步驟252產生之原始資料移除不對應於節距R之週期性或節距R及其高次諧波之至少一者之分量而產生對應於在步驟252產生之原始資料之乾淨第二週期性結構資料。此等分量可(例如)歸因於完全或部分位於沿著軸156之多層半導體裝置102之其他特徵部。
在一下一步驟272，判定是否自在步驟202產生之聚合信號204提取歸因於形成為具有任一層144或154之一或多個額外週期性結構之額外資料。若將提取歸因於形成為具有任一層144或154之一或多個額外週期性結構之額外資料，則在一下一步驟282，偏移資料分析器120繼續藉由僅考量位於沿著一軸(當前考量之額外週期性結構沿著其展現週期性)之聚合信號204之分量而自聚合信號204提取額外原始資料。
亦在步驟282，偏移資料分析器120清潔在步驟282提取之額外原始資料，從而產生額外清潔週期性結構資料。額外乾淨週期性結構資料較佳地包含一組週期性函數(諸如正弦函數，較佳地所考量之各諧波之一個週期性函數)連同一偏差之一線性組合。各諧波之週期性函數包含與當前考量之額外週期性結構之節距以及一加權因數及一相移相關之資訊。偏差、加權因數及相移較佳地使用一最小平方差最小化方法與在步驟282產生之額外原始資料擬合。
在本發明之一較佳實施例中，額外乾淨週期性結構資料藉由方程式4表示：
Figure 02_image007
(方程式4) 其中f4 (x) 係額外乾淨週期性結構資料，c4 係偏差，k 係指示所考量之一諧波之一指數，n4 係所考量之諧波之總數，a4,k 係加權因數，P4 係當前考量之額外週期性結構之節距，x 係剖面中之線性位置及φ4,k 係相移。
由於已知當前考量之額外週期性結構之節距P4 ，故偏移資料分析器120藉由自在步驟282產生之額外原始資料移除不對應於當前考量之額外週期性結構之節距之週期性或當前考量之額外週期性結構之節距及其高次諧波之至少一者之分量而產生額外乾淨第二週期性結構資料。此等分量可(例如)歸因於完全或部分位於沿著軸(當前考量之額外週期性結構沿著該軸展現週期性)之多層半導體裝置102之其他特徵部。
緊接著步驟282，PSDMMM 200返回至步驟272且判定是否自在步驟202產生之聚合信號204提取歸因於與任一層144或154一起形成之另一週期性結構之額外資料。若不提取歸因於另一週期性結構之額外資料，則在一下一步驟292，計算多層半導體裝置102之層144與154之間的偏移，如下文參考圖6A及圖6B描述。
現參考圖6A及圖6B，其等係PSDMMM 200之步驟292之不同實施例之簡化圖示繪示。
如在圖6A中所見，當第一層144包含第一週期性結構142及第二週期性結構148，且第二層154包含第三週期性結構152時，在步驟292，偏移資料分析器120識別在步驟222產生之乾淨第一週期性結構資料224之最大值或最小值(由元件符號318展示)與在步驟242產生之乾淨第二週期性結構資料之最大值或最小值(由元件符號320展示)之相交處之一第一參考位置314。亦在步驟292，偏移資料分析器120識別在在步驟262產生之乾淨第三週期性結構資料之最大值或最小值(由元件符號338展示)處之一第二參考位置334，該第二參考位置334與第一參考位置314最緊密相交。接著，偏移資料分析器120計算第一參考位置314與第二參考位置334之間的一距離340，且報告距離340作為多層半導體裝置102之第一層144與第二層154之間的一個維度上之偏移。
如在圖6B中所見，當第一層144包含第一週期性結構142及第二週期性結構148，且第二層154包含第三週期性結構152及第四週期性結構158時，在步驟292，偏移資料分析器120識別在步驟222產生之乾淨第一週期性結構資料224之最大值或最小值(由元件符號358展示)與在步驟242產生之乾淨第二週期性結構資料之最大值或最小值(由元件符號360展示)之相交處之一第一參考位置354。亦在步驟292，偏移資料分析器120識別在在步驟262產生之乾淨第三週期性結構資料之最大值或最小值(由元件符號376展示)與在步驟282產生之額外乾淨週期性結構資料之最大值或最小值(由元件符號378展示)相交之最接近第一參考位置354處之一第二參考位置374。接著，偏移資料分析器120計算第一參考位置354與第二參考位置374之間的一距離380，且報告距離380作為多層半導體裝置102之第一層144與第二層154之間的兩個維度上之偏移。
類似地，當第一層144及第二層154之至少一者包含至少三個週期性結構時，在步驟292，偏移資料分析器120識別歸因於第一層144上之週期性結構之所有乾淨週期性結構資料之最大值或最小值相交之相交處之一第一參考位置。亦在步驟292，偏移資料分析器120識別歸因於第二層154上之週期性結構之所有乾淨週期性結構資料之最大值或最小值相交之相交處之最接近第一參考位置之一第二參考位置。接著，偏移資料分析器120計算第一參考位置與第二參考位置之間的一距離，且報告該距離作為多層半導體裝置102之第一層144與第二層154之間的兩個維度上之偏移。
在本發明之一項實施例中，修改如上文參考圖4A至圖6B描述之PSDMMM 200以量測多層半導體裝置102之一第三層與第一層144及第二層154之至少一者之間的偏移。在此一實施例中，PSDMMM 200產生形成為具有第三層之至少一個週期性結構連同第一週期性結構142、第二週期性結構148及第三週期性結構152之至少一者之一單一影像，藉此提供一聚合信號。PSDMMM 200亦自歸因於形成為具有第三層之週期性結構之聚合信號提取且清潔一分量，且所產生乾淨資料對應於形成為具有第三層之週期性結構及第一週期性結構142、第二週期性結構148及第三週期性結構152之至少一者以確定第三層與第一層144及第二層154之至少一者之間的偏移。
熟習此項技術者將瞭解，本發明不限於在上文中已特定展示及描述之內容。本發明之範疇包含上文描述之各種特徵之組合及子組合兩者以及其等之修改，其等全部不在先前技術中。
100:週期性半導體裝置偏移計量學系統(PSDMMS) 102:多層半導體裝置 110:晶圓成像工具 120:偏移資料分析器 130:晶圓 142:第一週期性結構 144:第一層 146:第一軸 148:第二週期性結構 149:第二軸 152:第三週期性結構 154:第二層 156:第三軸 158:第四週期性結構 159:第四軸 200:週期性半導體裝置偏移計量學方法(PSDMMM) 202:步驟 204:聚合信號 212:步驟 214:原始資料 222:步驟 224:乾淨第一週期性結構資料 232:步驟 242:步驟 252:步驟 262:步驟 272:步驟 282:步驟 292:步驟 314:第一參考位置 318:最大值或最小值 320:最大值或最小值 334:第二參考位置 338:最大值或最小值 340:距離 354:第一參考位置 358:最大值或最小值 360:最大值或最小值 374:第二參考位置 376:最大值或最小值 378:最大值或最小值 380:距離 P:第一節距 Q:第二節距 R:第三節距 S:節距
將自下列實施方式結合圖式更完整地理解及瞭解本發明，在圖式中： 圖1係一週期性半導體裝置偏移計量學系統(PSDMMS)之一簡化示意性繪示； 圖2A、圖2B及圖2C係使用包含圖1之PSDMMS之一製造系統製造之一多層半導體裝置之一實施例之簡化圖示繪示； 圖3A、圖3B及圖3C係使用包含圖1之PSDMMS之一製造系統製造之一多層半導體裝置之另一實施例之簡化圖示繪示； 圖4A及圖4B一起為繪示可結合圖1之PSDMMS使用之一週期性半導體裝置偏移計量學方法(PSDMMM)之一簡化流程圖； 圖5係可用於理解圖4A及圖4B之PSDMMM之一部分之一簡化圖示繪示；及 圖6A及圖6B係可用於理解圖4A至圖5之PSDMMM之一部分之兩個實施例之簡化圖示繪示。
200:週期性半導體裝置偏移計量學方法(PSDMMM)
202:步驟
212:步驟
222:步驟
232:步驟
242:步驟
252:步驟
262:步驟
272:步驟
282:步驟
292:步驟

Claims (20)

  1. 一種用於量測一多層半導體裝置之製造中之偏移(misregistration)之偏移計量學方法，該多層半導體裝置包含：一第一週期性結構，其具有沿著一第一軸之一第一節距，該第一週期性結構與該多層半導體裝置之一第一層一起形成；一第二週期性結構，其具有沿著一第二軸之一第二節距，該第二軸不平行於該第一軸，該第二週期性結構與該多層半導體裝置之該第一層一起形成；及一第三週期性結構，其具有沿著一第三軸之一第三節距，該第三軸不平行於該第一軸且該第三軸不平行於該第二軸，該第三週期性結構與該多層半導體裝置之一第二層一起形成，該第三週期性結構及該第一週期性結構及該第二週期性結構彼此覆蓋(overlying)，該偏移計量學方法包括：產生該第一週期性結構、該第二週期性結構及該第三週期性結構之一單一影像，藉此提供一聚合信號(aggregate signal)；自該聚合信號提取一第一分量(component)，該第一分量係基於該第一週期性結構；自該聚合信號提取一第二分量，該第二分量係基於該第二週期性結構；自該聚合信號提取一第三分量，該第三分量係基於該第三週期性結構；及分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移。
  2. 如請求項1之偏移計量學方法，其進一步包括：產生乾淨第一週期性結構資料；產生乾淨第二週期性結構資料；及產生乾淨第三週期性結構資料。
  3. 如請求項2之偏移計量學方法，其中該乾淨第一週期性結構資料係以下之一函數：該第一分量及該第一節距；或該第一分量、該第一節距及該第一節距之諧波(harmonics)。
  4. 如請求項2之偏移計量學方法，其中該乾淨第二週期性結構資料係以下之一函數：該第二分量及該第二節距；或該第二分量、該第二節距及該第二節距之諧波。
  5. 如請求項2之偏移計量學方法，其中該乾淨第三週期性結構資料係以下之一函數：該第三分量及該第三節距；或該第三分量、該第三節距及該第三節距之諧波。
  6. 如請求項2之偏移計量學方法，其中該分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移包括：識別一第一參考位置，在其中該乾淨第一週期性結構資料之最大值 及最小值之至少一者與該乾淨第二週期性結構資料之最大值及最小值之至少一者相交；識別一第二參考位置，在其中該乾淨第三週期性結構資料之最大值及最小值之至少一者與該第一參考位置最緊密相交；及計算該第一參考位置與該第二參考位置之間的一差，藉此確定該第一層與該第二層之間的偏移。
  7. 如請求項2之偏移計量學方法，其中：該第二層亦包括一第四週期性結構，該第四週期性結構具有沿著一第四軸之一第四節距，該第四軸不平行於該第一軸、該第二軸或該第三軸；自該聚合信號基於該第四週期性結構提取一第四分量；自該第四分量產生乾淨第四週期性結構資料；及該第一層與該第二層之間的偏移之該確定包括：識別一第一參考位置，在其中該乾淨第一週期性結構資料之最大值及最小值之至少一者與該乾淨第二週期性結構資料之最大值及最小值之至少一者相交；識別一第二參考位置，在其中該乾淨第三週期性結構資料之最大值及最小值之至少一者與該乾淨第四週期性結構資料之最大值及最小值之至少一者相交，該第二參考位置與該第一參考位置最緊密相交；及計算該第一參考位置與該第二參考位置之間的一差，藉此確定該第一層與該第二層之間的偏移。
  8. 如請求項1之偏移計量學方法，其中該第一節距、該第二節距及該第三節距各在一晶圓成像工具之一視野之一長度之1/1000至1/4之間。
  9. 如請求項1之偏移計量學方法，其中該第一節距、該第二節距及該第三節距各在一晶圓成像工具之一視野之一長度之1/500至1/20之間。
  10. 如請求項1之偏移計量學方法，其中該多層半導體裝置亦包括至少一第三層，該第三層與具有沿著一第三層軸之一第三層節距之至少一第三層週期性結構一起形成，該第三層軸不平行於該第一軸，該第三層軸不平行於該第二軸且該第三層軸不平行於該第三軸，且其中該方法包括：產生該第三層週期性結構及該第一週期性結構及該第二週期性結構之一單一影像，藉此提供一第二聚合信號；自該第二聚合信號提取一第三層分量，該第三層分量係基於該第三層週期性結構；及分析該第三層分量、該第一分量及該第二分量，藉此確定該第三層與該第一層之間的偏移。
  11. 一種用於量測一多層半導體裝置之製造中之偏移之偏移計量學系統，該多層半導體裝置包含：一第一週期性結構，其具有沿著一第一軸之一第一節距，該第一週期性結構與該多層半導體裝置之一第一層一起形成；一第二週期性結構，其具有沿著一第二軸之一第二節距，該第二軸不平行於該第一軸，該第二週期性結構與該多層半導體裝置之該第一層一起 形成；及一第三週期性結構，其具有沿著一第三軸之一第三節距，該第三軸不平行於該第一軸且該第三軸不平行於該第二軸，該第三週期性結構與該多層半導體裝置之一第二層一起形成，該第三週期性結構及該第一週期性結構及該第二週期性結構彼此覆蓋；該偏移計量學系統包括：一晶圓成像工具，其可操作以產生該第一週期性結構、該第二週期性結構及該第三週期性結構之一單一影像，藉此提供一聚合信號；及一偏移分析器，其可操作以：自該聚合信號提取一第一分量，該第一分量係基於該第一週期性結構；自該聚合信號提取一第二分量，該第二分量係基於該第二週期性結構；自該聚合信號提取一第三分量，該第三分量係基於該第三週期性結構；及分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移。
  12. 如請求項11之偏移計量學系統，其中該偏移分析器進一步可操作以：產生乾淨第一週期性結構資料；產生乾淨第二週期性結構資料；及產生乾淨第三週期性結構資料。
  13. 如請求項12之偏移計量學系統，且其中該乾淨第一週期性結構資料係以下之一函數：該第一分量及該第一節距；或該第一分量、該第一節距及該第一節距之諧波。
  14. 如請求項12之偏移計量學系統，其中該乾淨第二週期性結構資料係以下之一函數：該第二分量及該第二節距；或該第二分量、該第二節距及該第二節距之諧波。
  15. 如請求項12之偏移計量學系統，其中該乾淨第三週期性結構資料係以下之一函數：該第三分量及該第三節距；或該第三分量、該第三節距及該第三節距之諧波。
  16. 如請求項12之偏移計量學系統，其中該分析該第一分量、該第二分量及該第三分量，藉此確定該第一層與該第二層之間的偏移包括：識別一第一參考位置，在其中該乾淨第一週期性結構資料之最大值及最小值之至少一者與該乾淨第二週期性結構資料之最大值及最小值之至少一者相交；識別一第二參考位置，在其中該乾淨第三週期性結構資料之最大值及最小值之至少一者與該第一參考位置最緊密相交；及 計算該第一參考位置與該第二參考位置之間的一差，藉此確定該第一層與該第二層之間的偏移。
  17. 如請求項12之偏移計量學系統，其中：該第二層亦包括一第四週期性結構，該第四週期性結構具有沿著一第四軸之一第四節距，該第四軸不平行於該第一軸、該第二軸或該第三軸；自該聚合信號基於該第四週期性結構提取一第四分量；自該第四分量產生乾淨第四週期性結構資料；及該第一層與該第二層之間的偏移之該確定包括：識別一第一參考位置，在其中該乾淨第一週期性結構資料之最大值及最小值之至少一者與該乾淨第二週期性結構資料之最大值及最小值之至少一者相交；識別一第二參考位置，在其中該乾淨第三週期性結構資料之最大值及最小值之至少一者與該乾淨第四週期性結構資料之最大值及最小值之至少一者相交，該第二參考位置與該第一參考位置最緊密相交；及計算該第一參考位置與該第二參考位置之間的一差，藉此確定該第一層與該第二層之間的偏移。
  18. 如請求項11之偏移計量學系統，其中該第一節距、該第二節距及該第三節距各在該晶圓成像工具之一視野之一長度之1/1000至1/4之間。
  19. 如請求項11之偏移計量學系統，其中該第一節距、該第二節距及該第三節距各在該晶圓成像工具之一視野之一長度之1/500至1/20之間。
  20. 如請求項11之偏移計量學系統，其中該多層半導體裝置亦包括至少一第三層，該第三層與具有沿著一第三層軸之一第三層節距之至少一第三層週期性結構一起形成，該第三層軸不平行於該第一軸，該第三層軸不平行於該第二軸且該第三層軸不平行於該第三軸，且其中該晶圓成像工具進一步可操作以：產生該第三層週期性結構及該第一週期性結構及該第二週期性結構之一單一影像，藉此提供一第二聚合信號；且其中該偏移分析器進一步可操作以：自該第二聚合信號提取一第三層分量，該第三層分量係基於該第三層週期性結構；及分析該第三層分量、該第一分量及該第二分量，藉此確定該第三層與該第一層之間的偏移。
TW108144624A 2019-09-16 2019-12-06 週期性半導體裝置偏移計量學系統及方法 TWI805877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2019/051209 WO2021054928A1 (en) 2019-09-16 2019-09-16 Periodic semiconductor device misregistration metrology system and method
WOPCT/US19/51209 2019-09-16

Publications (2)

Publication Number Publication Date
TW202125659A TW202125659A (zh) 2021-07-01
TWI805877B true TWI805877B (zh) 2023-06-21

Family

ID=74867753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144624A TWI805877B (zh) 2019-09-16 2019-12-06 週期性半導體裝置偏移計量學系統及方法

Country Status (7)

Country Link
US (1) US11182892B2 (zh)
EP (1) EP4026164A4 (zh)
JP (1) JP7288144B2 (zh)
KR (1) KR102494237B1 (zh)
CN (1) CN114342053A (zh)
TW (1) TWI805877B (zh)
WO (1) WO2021054928A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020263461A1 (en) 2019-06-25 2020-12-30 Kla Corporation Selection of regions of interest for measurement of misregistration and amelioration thereof
US11862524B2 (en) 2021-06-28 2024-01-02 Kla Corporation Overlay mark design for electron beam overlay
US11720031B2 (en) 2021-06-28 2023-08-08 Kla Corporation Overlay design for electron beam and scatterometry overlay measurements
US11703767B2 (en) 2021-06-28 2023-07-18 Kla Corporation Overlay mark design for electron beam overlay

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137341A1 (en) * 2001-02-27 2004-07-15 Xinhui Niu Grating test patterns and methods for overlay metrology
JP2014238463A (ja) * 2013-06-06 2014-12-18 キヤノン株式会社 画像形成装置
WO2017055106A1 (en) * 2015-09-30 2017-04-06 Asml Netherlands B.V. Metrology method, target and substrate
WO2018128641A1 (en) * 2017-01-04 2018-07-12 Kla-Tencor Corporation Device-like metrology targets
TW201840955A (zh) * 2011-08-01 2018-11-16 以色列商諾發測量儀器股份有限公司 用以檢驗圖案化結構量測的監測系統及方法
US20190122357A1 (en) * 2017-10-22 2019-04-25 Kla-Tencor Corporation Utilizing overlay misregistration error estimations in imaging overlay metrology

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6486954B1 (en) * 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
US7170604B2 (en) * 2002-07-03 2007-01-30 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
US8804137B2 (en) 2009-08-31 2014-08-12 Kla-Tencor Corporation Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US9093458B2 (en) 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
WO2014062972A1 (en) * 2012-10-18 2014-04-24 Kla-Tencor Corporation Symmetric target design in scatterometry overlay metrology
US9214317B2 (en) 2013-06-04 2015-12-15 Kla-Tencor Corporation System and method of SEM overlay metrology
KR102234659B1 (ko) 2013-10-29 2021-04-05 삼성전자주식회사 고에너지 전자 빔을 이용하여 인-셀 오버레이 오프셋을 측정할 수 있는 sem 장치와 그 방법
CN106575630B (zh) 2014-07-13 2021-05-25 科磊股份有限公司 使用叠加及成品率关键图案的度量
US9530199B1 (en) 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
US20170256465A1 (en) 2016-03-01 2017-09-07 Asml Netherlands B.V. Method and apparatus to determine a patterning process parameter
US10962888B2 (en) * 2017-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Structures for acoustic wave overlay error determination using periodic structures
US10473460B2 (en) 2017-12-11 2019-11-12 Kla-Tencor Corporation Overlay measurements of overlapping target structures based on symmetry of scanning electron beam signals
SG11201913459RA (en) * 2018-01-12 2020-07-29 Kla Tencor Corp Metrology targets and methods with oblique periodic structures
US11119419B2 (en) * 2019-01-28 2021-09-14 Kla-Tencor Corporation Moiré target and method for using the same in measuring misregistration of semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137341A1 (en) * 2001-02-27 2004-07-15 Xinhui Niu Grating test patterns and methods for overlay metrology
TW201840955A (zh) * 2011-08-01 2018-11-16 以色列商諾發測量儀器股份有限公司 用以檢驗圖案化結構量測的監測系統及方法
JP2014238463A (ja) * 2013-06-06 2014-12-18 キヤノン株式会社 画像形成装置
WO2017055106A1 (en) * 2015-09-30 2017-04-06 Asml Netherlands B.V. Metrology method, target and substrate
WO2018128641A1 (en) * 2017-01-04 2018-07-12 Kla-Tencor Corporation Device-like metrology targets
US20190122357A1 (en) * 2017-10-22 2019-04-25 Kla-Tencor Corporation Utilizing overlay misregistration error estimations in imaging overlay metrology

Also Published As

Publication number Publication date
JP7288144B2 (ja) 2023-06-06
WO2021054928A1 (en) 2021-03-25
CN114342053A (zh) 2022-04-12
EP4026164A4 (en) 2023-08-16
US11182892B2 (en) 2021-11-23
US20210082099A1 (en) 2021-03-18
TW202125659A (zh) 2021-07-01
EP4026164A1 (en) 2022-07-13
JP2022542195A (ja) 2022-09-29
KR102494237B1 (ko) 2023-01-31
KR20220059966A (ko) 2022-05-10

Similar Documents

Publication Publication Date Title
TWI805877B (zh) 週期性半導體裝置偏移計量學系統及方法
US11067904B2 (en) System for combined imaging and scatterometry metrology
JP6320387B2 (ja) 埋設ｓｅｍ構造オーバーレイ標的を用いたｏｖｌのためのデバイス相関計測法（ｄｃｍ）
JP4302965B2 (ja) 半導体デバイスの製造方法及びその製造システム
JP5606313B2 (ja) ウエハの領域全体の半導体パラメータを予測するための装置および方法
US11137692B2 (en) Metrology targets and methods with oblique periodic structures
EP2815279A1 (en) Image based overlay measurement with finite gratings
US20110154272A1 (en) Method for designing two-dimensional array overlay target sets and method and system for measuring overlay errors using the same
EP2317388A2 (en) Method and system for wafer inspection
TW201729004A (zh) 判定疊覆誤差的方法、製造多層半導體裝置的製造方法與系統及藉此製成的半導體裝置
JP2010267931A (ja) パターン形成方法およびパターン設計方法
JP4588368B2 (ja) 露光計測方法及び装置、並びに半導体装置の製造方法
TWI512868B (zh) Image Key Dimension Measurement Calibration Method and System
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
TW202044442A (zh) 莫列標靶及其在量測半導體裝置之偏移的使用方法
JP2008218516A (ja) パターン評価方法、評価マーク、それを用いた半導体装置の製造方法
US20220020649A1 (en) Wavelet System and Method for Ameliorating Misregistration and Asymmetry of Semiconductor Devices
US10459334B2 (en) Facilitation of orthotopic patterns during substrate fabrication
JP2011187713A (ja) 合わせずれ誤差検査方法およびプログラム