TWI804104B - 位準偏移器、閘極驅動電路及顯示器裝置 - Google Patents

位準偏移器、閘極驅動電路及顯示器裝置 Download PDF

Info

Publication number
TWI804104B
TWI804104B TW110146932A TW110146932A TWI804104B TW I804104 B TWI804104 B TW I804104B TW 110146932 A TW110146932 A TW 110146932A TW 110146932 A TW110146932 A TW 110146932A TW I804104 B TWI804104 B TW I804104B
Authority
TW
Taiwan
Prior art keywords
gate
clock signal
clock
signal
control
Prior art date
Application number
TW110146932A
Other languages
English (en)
Other versions
TW202226217A (zh
Inventor
黃洙珍
孫美英
金應圭
愼弘縡
張䡑茥
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202226217A publication Critical patent/TW202226217A/zh
Application granted granted Critical
Publication of TWI804104B publication Critical patent/TWI804104B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63J—DEVICES FOR THEATRES, CIRCUSES, OR THE LIKE; CONJURING APPLIANCES OR THE LIKE
    • A63J5/00—Auxiliaries for producing special effects on stages, or in circuses or arenas
    • A63J5/02—Arrangements for making stage effects; Auxiliary stage appliances
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64B—LIGHTER-THAN AIR AIRCRAFT
    • B64B1/00—Lighter-than-air aircraft
    • B64B1/58—Arrangements or construction of gas-bags; Filling arrangements
    • B64B1/62—Controlling gas pressure, heating, cooling, or discharging gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64B—LIGHTER-THAN AIR AIRCRAFT
    • B64B1/00—Lighter-than-air aircraft
    • B64B1/58—Arrangements or construction of gas-bags; Filling arrangements
    • B64B1/64—Gas valve operating mechanisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64C—AEROPLANES; HELICOPTERS
    • B64C1/00—Fuselages; Constructional features common to fuselages, wings, stabilising surfaces or the like
    • B64C1/30—Parts of fuselage relatively movable to reduce overall dimensions of aircraft
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64C—AEROPLANES; HELICOPTERS
    • B64C27/00—Rotorcraft; Rotors peculiar thereto
    • B64C27/04—Helicopters
    • B64C27/08—Helicopters with two or more rotors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64C—AEROPLANES; HELICOPTERS
    • B64C39/00—Aircraft not otherwise provided for
    • B64C39/02—Aircraft not otherwise provided for characterised by special use
    • B64C39/024—Aircraft not otherwise provided for characterised by special use of the remote controlled vehicle type, i.e. RPV
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64D—EQUIPMENT FOR FITTING IN OR TO AIRCRAFT; FLIGHT SUITS; PARACHUTES; ARRANGEMENT OR MOUNTING OF POWER PLANTS OR PROPULSION TRANSMISSIONS IN AIRCRAFT
    • B64D27/00—Arrangement or mounting of power plants in aircraft; Aircraft characterised by the type or position of power plants
    • B64D27/02—Aircraft characterised by the type or position of power plants
    • B64D27/24—Aircraft characterised by the type or position of power plants using steam or spring force
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64D—EQUIPMENT FOR FITTING IN OR TO AIRCRAFT; FLIGHT SUITS; PARACHUTES; ARRANGEMENT OR MOUNTING OF POWER PLANTS OR PROPULSION TRANSMISSIONS IN AIRCRAFT
    • B64D27/00—Arrangement or mounting of power plants in aircraft; Aircraft characterised by the type or position of power plants
    • B64D27/02—Aircraft characterised by the type or position of power plants
    • B64D27/30—Aircraft characterised by electric power plants
    • B64D27/35—Arrangements for on-board electric energy production, distribution, recovery or storage
    • B64D27/353—Arrangements for on-board electric energy production, distribution, recovery or storage using solar cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64D—EQUIPMENT FOR FITTING IN OR TO AIRCRAFT; FLIGHT SUITS; PARACHUTES; ARRANGEMENT OR MOUNTING OF POWER PLANTS OR PROPULSION TRANSMISSIONS IN AIRCRAFT
    • B64D47/00—Equipment not otherwise provided for
    • B64D47/02—Arrangements or adaptations of signal or lighting devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64U—UNMANNED AERIAL VEHICLES [UAV]; EQUIPMENT THEREFOR
    • B64U10/00—Type of UAV
    • B64U10/10—Rotorcrafts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64U—UNMANNED AERIAL VEHICLES [UAV]; EQUIPMENT THEREFOR
    • B64U10/00—Type of UAV
    • B64U10/30—Lighter-than-air aircraft, e.g. aerostatic aircraft
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64U—UNMANNED AERIAL VEHICLES [UAV]; EQUIPMENT THEREFOR
    • B64U30/00—Means for producing lift; Empennages; Arrangements thereof
    • B64U30/20—Rotors; Rotor supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64U—UNMANNED AERIAL VEHICLES [UAV]; EQUIPMENT THEREFOR
    • B64U50/00—Propulsion; Power supply
    • B64U50/10—Propulsion
    • B64U50/13—Propulsion using external fans or propellers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64U—UNMANNED AERIAL VEHICLES [UAV]; EQUIPMENT THEREFOR
    • B64U50/00—Propulsion; Power supply
    • B64U50/10—Propulsion
    • B64U50/19—Propulsion using electrically powered motors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S10/00—Lighting devices or systems producing a varying lighting effect
    • F21S10/02—Lighting devices or systems producing a varying lighting effect changing colors
    • F21S10/026—Lighting devices or systems producing a varying lighting effect changing colors by movement of parts, e.g. by movement of reflectors or light sources
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/2046—Positional adjustment of light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64U—UNMANNED AERIAL VEHICLES [UAV]; EQUIPMENT THEREFOR
    • B64U2101/00—UAVs specially adapted for particular uses or applications
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T50/00—Aeronautics or air transport
    • Y02T50/50—On board measures aiming to increase energy efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T50/00—Aeronautics or air transport
    • Y02T50/60—Efficient propulsion technologies, e.g. for aircraft

Landscapes

  • Engineering & Computer Science (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Remote Sensing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

一種顯示器裝置，包括位準偏移器及閘極驅動電路，當透過使用m個時脈訊號輸出m個閘極訊號時，其可以透過控制m個時脈訊號的第一時脈訊號的訊號波形，降低閘極訊號之間的特性差以改善影像品質，其中m個時脈訊號的第一時脈訊號的訊號波形不同於m個時脈訊號的第m個時脈訊號的訊號波形。

Description

位準偏移器、閘極驅動電路及顯示器裝置
本發明係關於一種位準偏移器、閘極驅動電路及包含其的顯示器裝置。
隨著資訊社會的到來，對用於顯示影像的顯示器裝置的需求不斷增長。為了滿足這樣的需求，各種類型的顯示器裝置已被研發及廣泛使用，其中所述各種類型的顯示器裝置例如為液晶顯示器（liquid crystal display，LCD）裝置、包括量子點（quantum-dot）發光顯示器裝置的電激發光顯示器（electroluminescence display，ELD）裝置及有機發光顯示器（organic light emitting display）裝置（例如OLED）。
通常而言，顯示器裝置對設置在每個子像素中的電容器進行充電，並將充電的電容用於顯示驅動，其中所述子像素係佈置在顯示面板上。然而，在每個這種典型的顯示器裝置中，每個子像素中這樣的電容器可能充電不足，進而降低影像的品質。
在這種典型的顯示器裝置中，若顯示面板的非顯示區域的尺寸可被降低，則顯示器裝置的設計自由度可增加，且設計的品質可被改善。然而，由於各種線路及電路元件佈置顯示面板的在非顯示區域中，實際上，降低顯示面板的非顯示區域的尺寸並不容易。
此外，在這種典型的顯示器裝置中，充電時間不足可能會導致影像品質降低，並且，閘極驅動可能會因閘極訊號之間的特性的差異而故障，這更會進一步降低影像的品質。
鑒於上述，本公開提供一種位準偏移器（level shifter）、閘極驅動電路及包含其的顯示器裝置，能夠降低閘極訊號之間的特性（characteristic）差，及進而改善影像品質。
本公開亦提供一種能夠以各種方式控制時脈訊號的上升（rising）特性及下降（falling）特性的位準偏移器、及使用位準偏移器的閘極驅動電路以及顯示器裝置。
此外，本公開旨在提供一種位準偏移器、閘極驅動電路已及顯示器裝置，即使在閘極驅動電路被嵌入顯示面板而成為嵌入式的情況下，能夠降低閘極驅動電路的設置區域的尺寸，及降低閘極訊號之間的特性差。
根據本公開的多個特點，提供了一種顯示器裝置，其包括一基板、m條閘極線以及一閘極驅動電路，其中該基板設置在該基板上方，其中m為等於2或大於2的自然數，該閘極驅動電路係設置在該基板上方或連接於該基板，且能夠基於m個輸入的時脈訊號提供m個閘極訊號給該m條閘極線。
該閘極驅動電路可包括m個輸出緩衝電路及一控制電路，該m個輸出緩衝電路能夠基於該m個時脈訊號輸出該m個閘極訊號，該控制電路能夠控制該m個輸出緩衝電路。
該m個輸出緩衝電路可各包括一上拉電晶體及一下拉電晶體以及該上拉電晶體及該下拉電晶體所連接的一點，其中該點可電性連接於該m條閘極線中對應的一條閘極線。
包括在該m個輸出緩衝電路中的該些上拉電晶體的所有閘極節點可彼此電性連接，及包括在該m個輸出緩衝電路中的該些下拉電晶體的所有閘極節點可彼此電性連接。
該m個時脈訊號中的至少一者的一訊號波型可不同於該m個時脈訊號中的另一者的一訊號波型。
該m個閘極訊號可包括一第一閘極訊號及一第m個閘極訊號，該第一閘極訊號在最早的時間點具有一導通位準電壓時段，該第m個閘極訊號在最晚的時間點具有一導通位準電壓時段。
該m個時脈訊號可包括一第一時脈訊號及一第m個時脈訊號，該第一時脈訊號對應於該第一閘極訊號，該第m個時脈訊號對應於該第m個閘極訊號。
該第一時脈訊號的一下降長度可大於該第m個時脈訊號的一下降長度。在這個情況下，該第一閘極訊號的一下降長度與該第m個閘極訊號的一下降長度之間的差可小於該第一時脈訊號的該下降長度與該第m個時脈訊號的該下降長度之間的差。
該第m個時脈訊號的一上升長度可大於該第一時脈訊號的一上升長度。在這個情況下，該第一閘極訊號的一上升長度與該第m個閘極訊號的一上升長度之間的差可小於該第一時脈訊號的該上升長度與該第m個時脈訊號的該上升長度之間的差。
根據本公開的多個特點的顯示器裝置可更包括一位準偏移器，用於根據一時脈差控制訊號m個時脈訊號。
在根據本公開的多個特點的顯示器裝置中，m可為2或4。
根據本公開的多個特點，提供了一種閘極驅動電路，包括m個輸出緩衝電路以及一控制電路，該m個輸出緩衝電路能夠基於m個時脈訊號輸出m個閘極訊號，該控制電路能夠控制該m個輸出緩衝電路。
該m個輸出緩衝電路可各包括一上拉電晶體及一下拉電晶體以及該上拉電晶體及該下拉電晶體所連接的一點，其中該點可電性連接於該m條閘極線中對應的一條閘極線。
包括在該m個輸出緩衝電路中的該些上拉電晶體的所有閘極節點可彼此電性連接。
包括在該m個輸出緩衝電路中的該些下拉電晶體的所有閘極節點可彼此電性連接。
該m個時脈訊號中的至少一者的一訊號波型可不同於另一時脈訊號的一訊號波型。
根據本公開的多個特點，提供了一種位準偏移器，包括m個時脈輸出緩衝器，用於輸出m個時脈訊號。
在該位準偏移器中，m可為等於2或大於2的自然數，且該m個時脈訊號可包括一第一時脈訊號到一第m個時脈訊號。
該第一時脈訊號的一高位準電壓時段及該第二時脈訊號的一高位準電壓時段可部分重疊。
該m個時脈訊號的該第一時脈訊號的一訊號波型可不同於該第m個時脈訊號的一訊號波型。
該m個時脈輸出緩衝器可包括一第一時脈輸出緩衝器及一第m個時脈輸出緩衝器，該第一時脈輸出緩衝器用於輸出該第一時脈訊號，該第m個時脈輸出緩衝器用於輸出該第m個時脈訊號。
該第一時脈輸出緩衝器可包括一第一上升控制電路及一第一下降控制電路，該第一上升控制電路包括N個第一上升控制電晶體電性連接於一高位準電壓節點與一第一時脈輸出端點之間，該第一下降控制電路包括N個第一下降控制電晶體電性連接於一低位準電壓節點與該第一時脈輸出端點之間，其中N為等於2或大於2的自然數。
該第m個時脈輸出緩衝器可包括一第m個上升控制電路及一第m個下降控制電路，該第m個上升控制電路包括N個第m個上升控制電晶體電性連接於該高位準電壓節點與一第m個時脈輸出端點之間，該第m個下降控制電路包括N個第m個下降控制電晶體電性連接於該低位準電壓節點與該第m個時脈輸出端點之間。
包括在該第一上升控制電路、該第一下降控制電路、該第m個上升控制電路及該第m個下降控制電路的至少一者的N個控制電晶體的各別的導通及/或關斷可被獨立地控制。
該第一時脈訊號的一下降長度可大於該第m個時脈訊號的一下降長度。在這個情況下，該N個第一下降控制電晶體中被導通的下降控制電晶體的數量可小於該N個第m個下降控制電晶體中被導通的下降控制電晶體的數量。
該第m個時脈訊號的一上升長度可大於該第一時脈訊號的一上升長度。在這個情況下，該N個第m個上升控制電晶體中被導通的上升控制電晶體的數量可小於該N個第一上升控制電晶體中被導通的上升控制電晶體的數量。
根據本公開的多個特點，可提供一種位準偏移器、一種閘極驅動電路以及一種顯示器裝置，能夠降低閘極訊號之間的特性差，及進而改善影像品質。
根據本公開的多個特點，可提供一種位準偏移器，能夠以各種方式控制時脈訊號的上升特性及下降特性，及提供一種使用該位準偏移器的閘極驅動電路及顯示器裝置。
根據本公開的多個特點，可提供一種位準偏移器、一種閘極驅動電路以及一種顯示器裝置，即使在閘極驅動電路被嵌入顯示面板而成為嵌入式的情況下，能夠降低閘極驅動電路的設置區域的尺寸，及降低閘極訊號之間的特性差。
在本公開的示例或特點的以下描述中，將參考可以實施的特定示例或特點的方式示出的附圖，並且其中相同的附圖標記及符號可以用來表示相同或相似的元件，即使它們是示出在不同的附圖中。此外，在本公開的示例或特點的以下描述中，當判斷描述的內容可能使本公開的某些特點中的主題變得不清楚時，將省略對併入本文的習知功能及元件的詳細描述。本文使用的例如「包括」、「具有」、「包含」、「構成」、「組成」及「形成於」等術語通常旨在允許添加其他元件，除非這些術語與術語「只要」一起使用。如本文所用，單數形式旨在包括複數形式，除非上下文另有明確指示。
在此可以使用例如「第一」、「第二」、「A」、「B」、「（A）」或「（B）」之類的術語來描述本公開的元件。這些術語中的每一個都不用於定義元件的本質、順序、前後或數量等，而僅用於將對應的元件與其他元件區分開來。
當提到第一元件「連接或耦合到」、「接觸或重疊」第二元件時，應當解釋為不僅第一元件可以「直接連接或耦合到」或「直接接觸或重疊」第二元件，但第三元件也可以「插入」在第一及第二元件之間，或者第一及第二元件可以透過第四元件「連接或耦合到」、「接觸或重疊」於彼此。於此，第二元件可以包括在彼此「連接或耦合」、「接觸或重疊」等的兩個或更多個元件中的至少一個中。
當例如「之後」、「接續」、「下一步」、「之前」等時間相關術語用於描述元件或配置的過程或運作，或者運作、加工、製造方法中的流程或步驟時，加工、製造方法時，這些術語可用於描述非連續或非順序性的過程或運作，除非一起使用了「直接」或「立即」這兩個術語。
此外，當提及任何尺寸、相對尺寸等時，即使未指定相關描述，也應考慮元件或特徵的數值或對應資訊（例如，等級、範圍等）包括可能由各種因素（例如，製程因素、內部或外部影響、雜訊等）引起的容差或誤差範圍。此外，術語「可（may）」完全包含術語「可以（can）」的所有含義。
圖1繪示了根據本公開的多個特點的顯示器裝置100的系統配置。
參考圖1，根據本公開多個特點的顯示器裝置100包括一顯示面板110及用於驅動顯示面板110的一驅動電路。
驅動電路可包括一資料驅動電路120、一閘極驅動電路130等，且更包括一控制器140，用於控制資料驅動電路120及閘極驅動電路130。
顯示面板110可包括一基板SUB及訊號線設置在基板SUB上方，例如多條資料線DL、多條閘極線GL等。顯示面板110可包括多個子像素SP連接於該些閘極線GL及該些資料線DL。
顯示面板110可包括影像在其中顯示的一顯示區域DA及影像不在其中顯示的一非顯示區域NDA。在顯示面板110中，用於顯示影像的該些子像素SP可設置在顯示區域DA中，而驅動電路120、130及140可電性連接於或安裝於非顯示區域NDA上。積體電路或印刷電路所連接於的墊（pad）部分可設置在顯示面板110的非顯示區域NDA中。
資料驅動電路120為用於驅動該些資料線DL的電路，且可以提供資料訊號至該些資料線DL。閘極驅動電路130為用於驅動該些閘極線GL的電路，且可以提供閘極訊號至該些閘極線GL。控制器140可以提供一資料控制訊號DCS至資料驅動電路120，以控制資料驅動電路120的運作時序（timing）。控制器140可以提供一閘極控制訊號GCS至閘極驅動電路130，以控制閘極驅動電路130的運作時序。
控制器140根據在每幀中所排定的時序開始掃描運作，將自其他裝置或其他影像提供來源（例如，主機系統）輸入的影像資料轉換成資料驅動電路120中所使用的資料訊號形式，及接著將透過轉換產生的影像資料DATA提供給資料驅動電路120，並根據掃描時序控制資料以預定配置時間載入至少一個像素。
除了輸入影像資料外，控制器140可以從其他裝置、網路或系統（例如主機系統150）接收幾種類型的時序訊號，包括垂直同步訊號VSYNC、水平同步訊號HSYNC、輸入資料致能訊號DE、時脈訊號CLK等。
為了控制資料驅動電路120及閘極驅動電路130，控制器140可以接收一或多個時序訊號，例如垂直同步訊號VSYNC、水平同步訊號HSYNC、輸入資料致能訊號DE、時脈訊號CLK等，控制器140可以產生幾種類型的控制訊號DCS及GCS，及輸出產生的訊號至資料驅動電路120及閘極驅動電路130。
舉例而言，為了控制閘極驅動電路130，控制器140可以輸出幾種類型的閘極控制訊號GCS，包括閘極起始脈衝GSP、閘極移位時脈GSC、閘極輸出致能訊號GOE等。
此外，為了控制資料驅動電路120，控制器140可以輸出幾種類型的資料控制訊號DCS，包括源極起始脈衝SSP、源極取樣時脈SSC、源極輸出致能（SOE）訊號等。
控制器140可實現在獨立於資料驅動電路120的元件中，或與資料驅動電路120整合而實現為積體電路。
資料驅動電路120可以透過從控制器140接收影像資料Data及提供資料電壓至多條資料線DL而驅動該些資料線DL。於此，資料驅動電路120亦可被稱為一源極驅動電路。
資料驅動電路120可包括一或多個源極驅動器積體電路SDIC。
每個源極驅動器積體電路SDIC可包括一移位暫存器（shift register）、一閂電路（latch circuit）、一數位類比轉換器（digital-to-analog converter，DAC）、一輸出緩衝器等。在一些例子中，每個源極驅動器積體電路SDIC可更包括一類比數位轉換器（analog to digital converter，ADC）。
在一些面向中，每個源極驅動電路SDIC可以捲帶自動接合的（tape automated bonding，TAB）連接於顯示面板110，或以玻璃覆晶（chip on glass，COG）或面板內晶片（chip on panel，COP）的方式連接於顯示面板110的導電墊（pad），例如顯示面板110的接合墊，或以薄膜覆晶（chip on film，COF）的方式連接於顯示面板110。
閘極驅動電路130可以依據控制器140的控制，輸出導通位準電壓的閘極訊號，或關斷位準電壓的閘極訊號。閘極驅動電路130可以透過依序地提供導通位準電壓的炸及訊號至該些閘極線GL，而依序地驅動多條閘極線GL。
在一些面向中，閘極驅動電路130可以捲帶自動接合的（tape automated bonding，TAB）連接於顯示面板110，或以玻璃覆晶（chip on glass，COG）或面板內晶片（chip on panel，COP）的方式連接於顯示面板110的導電墊（pad），例如顯示面板110的接合墊，或以薄膜覆晶（chip on film，COF）的方式連接於顯示面板110。在另一面向中，閘極驅動電路130可以面板內閘極（gate in panel，GIP）的形式位於顯示面板110的非顯示區域NDA中。閘極驅動電路130可設置在基板SUB上方，或連接於基板SUB。亦即，在GIP形式的狀況中，閘極驅動電路130可設置在基板SUB的非顯示區域NDA中。在玻璃覆晶（COG）、薄膜覆晶（COF）等形式的狀況中，閘極驅動電路130可連接於基板SUB。
資料驅動電路120及閘極驅動電路130的至少一者可設置在顯示區域DA中。舉例而言，資料驅動電路120及閘極驅動電路1300的至少一者可設置為不重疊子像素SP，或設置為重疊一或多個獲所有的子像素SP。
當特定的閘極線被閘極驅動電路130選擇性地驅動時，資料驅動電路120可以將接收自控制器140的影像資料Data轉換成類比形式的資料電壓，及提供源自轉換而產生的資料電壓至多條資料線DL。
資料驅動電路120可僅位於顯示面板110的一個部分（例如上側部分或下側部分）上，但不限於此。在一些面向中，根據驅動方式、面板設計方式等，資料驅動電路120可位於顯示面板110的兩個部分（例如上側部分及下側部分）上，或四個部分（例如，上側部分、下側部分、左側及右側）中的至少兩者，但不限於此。
閘極驅動電路130可僅位於顯示面板110的一個部分（例如左側或右側）上，但不限於此。在一些面向中，根據驅動方式、面板設計方式等，閘極驅動電路130可位於顯示面板110的兩個部分（例如左側及右側）上，或四個部分（例如，上側部分、下側部分、左側及右側）中的至少兩者，但不限於此。
控制器140可為用於典型顯示器技術的時序控制器，或為除了時序控制的典型功能外，還能夠額外地執行其他控制功能的控制設備/裝置。在一些面向中，控制器140可為不同於時序控制器的一或多個其他控制電路，或為控制設備/裝置中的電路或元件。控制器140可透過使用各種電路或電子元件而被實現，例如積體電路（IC）、現場可程式邏輯閘陣列（field programmable gate array，FPGA）、特殊應用積體電路（application specific integrated circuit，ASIC）、處理器等。
控制器140可安裝在印刷電路板、撓性印刷電路板等上，且可透過印刷電路板、撓性印刷電路板等電性連接於資料驅動電路120及閘極驅動電路130。
控制器140可透過一或多個預定介面傳輸訊號至資料驅動電路120，及從資料驅動電路120接收訊號。在一些面向中，這樣的介面可包括低電壓差動發訊（low voltage differential signaling，LVDS）介面、嵌入時脈點對點介面（embedded clock point-point interface，EPI）、串列週邊介面（serial peripheral interface，SPI）等。
控制器140可包括一儲存媒介，例如一或多個暫存器。
根據本公開多個特點的顯示器裝置100可為包括背光單元的顯示器，例如液晶顯示器（liquid crystal display，LCD）裝置等，或可為自發光的顯示器，例如有機發光二極體（organic light emitting diode，OLED）顯示器，量子點（quantum-dot，QD）顯示器、微型發光二極體（micro light emitting diode，M-LED）顯示器等。
若根據本公開多個特點的顯示器裝置100為OLED顯示器，每個子像素SP可包括OLED，其中OLED本身作為發光元件發光。若根據本公開多個特點的顯示器裝置100為QD顯示器，每個子像素SP可包括發光元件，而發光元件包括為自發光的半導體晶體的量子點。若根據本公開多個特點的顯示器裝置100為微型LED顯示器，每個子像素SP可包括微型LED，其中微型OLED本身會發光且基於無機材料作為發光元件。
圖2A及2B繪示了根據本公開的多個特點的顯示器裝置100的子像素SP的等效電路圖。
參考圖2A，設置在根據本公開多個特點的顯示器裝置100的顯示面板110中的多個子像素SP的每一者可包括一發光元件ED、一驅動電晶體DRT、一掃描電晶體SCT及一儲存電容器Cst。
參考圖2A，發光元件ED可包括一像素電極PE及一共同電極CE，且包括位於像素電極PE與共同電極CE之間的一發光層EL。
發光元件ED的像素電極PE可為設置在每個子像素SP中的電極，而共同電極CE可為共同地設置在所有或部分的子像素SP中的電極。於此，像素電極PE可為一陽極電極，而共同電極CE可為一陰極電極。在另一面向中，像素電極PE可為該陽極電極，而共同電極CE可為該陰極電極。
在一面向中，發光元件ED可為有機發光二極體（organic light emitting diode，OLED）、發光二極體（light emitting diode，LED）、量子點發光元件等。
驅動電晶體DRT可為電晶體，用於驅動發光元件ED，且可包括一第一節點N1、一第二節點N2、一第三節點N3等。
驅動電晶體DRT的第一節點N1可為驅動電晶體DRT的閘極節點，且可電性連接於掃描電晶體SCT的源極節點或汲極節點。驅動電晶體DRT的第二節點N2可為驅動電晶體DRT的源極節點或汲極節點。第二節點N2亦可電性連接於一感測電晶體SENT的源極節點或汲極節點，且連接於發光元件ED的像素電極PE。驅動電晶體DRT的第三節點N3可電性連接於用於提供驅動電壓EVDD的一驅動電壓線DVL。
掃描電晶體SCT可以由掃描訊號SCAN控制，其中掃描訊號SCAN為一種閘極訊號，且掃描電晶體SCT可連接於驅動電晶體DRT的第一節點N1與資料線DL之間。換言之，掃描電晶體SCT可以根據透過掃描訊號線SCL供應的透過掃描訊號SCAN而被導通或關斷，其中掃描訊號線SCL為一種閘極線GL，且掃描電晶體SCT控制資料線DL與驅動電晶體DRT的第一節點N1之間的電性連接。
掃描電晶體SCT可以被具有導通位準電壓的掃描訊號SCAN導通，且將透過資料線DL供應的資料電壓Vdata通過至驅動電晶體DRT的第一節點。
在一面向中，當掃描電晶體SCT為n型電晶體時，掃描訊號SCAN的導通位準電壓可為高位準電壓。在另一面向中，當掃描電晶體SCT為p型電晶體時，掃描訊號SCAN的導通位準電壓可為低位準電壓。
儲存電容器Cst可連接於驅動電晶體DRT的第一節點N1與第二節點N2之間。儲存電容器Cst可以儲存對應於兩個端點之間的電壓差的電荷量，及將兩個端點之間的電壓差維持一預定幀時間。據此，對應的子像素SP可以在預定幀時間發光。
參考圖2B，設置在根據本公開多個特點的顯示器裝置100的顯示面板110中的每一該些子像素SP可更包括感測電晶體SENT。
感測電晶體SENT可以由感測訊號SENSE控制，其中感測訊號SENSE為一種閘極訊號，且感測電晶體SENT可連接於驅動電晶體DRT的第二節點N2與一參考電壓線RVL之間。換言之，感測電晶體SENT可以根據透過感測訊號線SENL供應的感測訊號SENSE而被導通或關斷，其中感測訊號線SENL為另一種類型的閘極線GL，且感測電晶體SENT控制參考電壓線RVL與驅動電晶體DRT的第二節點N2之間的電性連接。
感測電晶體SENT可以被具有導通位準電壓的感測訊號SENSE導通，且讓透過參考電壓線RVL傳輸的參考電壓Vref通過至驅動電晶體DRT的第二節點。
此外，感測電晶體SENT可以被具有導通位準電壓的感測訊號SENSE導通，且將在驅動電晶體DRT的第二節點N2的電壓傳輸至參考電壓線RVL。
在一面向中，當感測電晶體SENT為n型電晶體，感測訊號SENSE的導通位準電壓可為高位準電壓。在另一面向中，當感測電晶體SENT為p型電晶體時，感測訊號SENSE的導通位準電壓可為低位準電壓。
當感測電晶體SENT被驅動以感測子像素SP的至少一特徵值時，可使用感測電晶體SENT的將在驅動電晶體DRT的第二節點N2的傳輸電壓至參考電壓線RVL的功能。在這個情況下，傳輸至參考電壓線RVL的電壓可為用於計算子像素SP的至少一特徵值的電壓，或為反映子像素SP的至少一特徵值的電壓。
在下文中，子像素SP的至少一特徵值可為驅動電晶體DRT或發光元件ED的特徵值。驅動電晶體DRT的特徵值可包括驅動電晶體DRT的閾值電壓及/或遷移率（mobility）。發光元件ED的特徵值可包括發光元件ED的閾值電壓。
驅動電晶體DRT、掃描電晶體SCT及感測電晶體SENT可為n型電晶體、p型電晶體或其組合。在下文中，為了便於說明，將假設驅動電晶體DRT、掃描電晶體SCT及感測電晶體SENT為n型電晶體。
除了內部電容器之外，儲存電容器Cst可為外部電容器，刻意設計為位於驅動電晶體DRT外，儲存電容器Cst例如為可形成在驅動電晶體DRT的閘極節點與源極節點（或汲極節點）之間的寄生電容器（例如，Cgs、Cgd）。
掃描訊號線SCL及感測訊號線SENL可為不同的閘極線GL。在一些面向中，掃描訊號SCAN及感測訊號SENSE可為各別的閘極訊號，而在一個子像素SP中的掃描電晶體SCT的導通關斷時序及感測電晶體SENT的導通關斷時序可為獨立的。亦即，在一個子像素SP中的掃描電晶體SCT的導通關斷時序及感測電晶體SENT的導通關斷時序可彼此相同或彼此不同。
在另一面向中，掃描訊號線SCL及感測訊號線SENL可為相同的閘極線GL。亦即，在一個子像素SP中的掃描電晶體SCT的閘極節點及感測電晶體SENT的閘極節點可連接於一條閘極線GL。在此面向中，掃描訊號SCAN及感測訊號SENSE可為相同的閘極訊號，且在一個子像素SP中的掃描電晶體SCT的導通關斷時序及感測電晶體SENT的導通關斷時序可相同。
應理解的是，圖2A及2B中所示的子像素結構僅為為了便於說明的可能的子像素結構的例子，且本公開的多個面向可根據需求實現為各種結構。舉例而言，子像素SP可更包括至少一個電晶體及/或至少一個電容器。
此外，雖然圖2A及2B中的子像素結構的討論是基於顯示器裝置100為自發光顯示器裝置的假設而進行的，當顯示器裝置100為液晶顯示器時，每個子像素SP可包括一電晶體、一像素電極等。
圖3繪示了根據本公開的多個特點的顯示器裝置100的系統實現方式的例子。
參考圖3，顯示面板110可包括影像在其中顯示的一顯示區域DA以及影像未在其中顯示的一非顯示區域NDA。
參考圖3，當資料驅動電路120包括一或多個源極驅動器積體電路SDIC，且實現為薄膜覆晶（COF）形式時，每個源極驅動器積體電路SDIC可安裝在連接於顯示面板110的非顯示區域NDA的電路薄膜SF上。
參考圖3，閘極驅動電路130可實現為面板內閘極（GIP）形式。在此面向中，閘極驅動電路130可未於顯示面板110的非顯示區域NDA中。在另一面向中，與圖3所示的不同，閘極驅動電路130可實現為薄膜覆晶（COF）形式。
顯示器裝置100可包括至少一源極印刷電路板SPCB及一控制印刷電路板CPCB，源極印刷電路板SPCB用於一或多個源極驅動器積體電路SDIC與其他裝置、元件等之間的電路連接，控制印刷電路板CPCB上安裝有控制元件及各種類型的電子裝置或元件。
其上安裝有源極驅動器積體電路SDIC的電路薄膜SF可連接於至少一源極印刷電路板SPCB。亦即，其上安裝有源極驅動器積體電路SDIC的電路薄膜SF的一側可電性連接於顯示面板110，而其另一側可電性連接於源極印刷電路板SPCB。
控制器140及電力管理積體電路（power management integrated circuit，PMIC）310可安裝在控制印刷電路板CPCB上。控制器140可以執行關聯於顯示面板110的驅動的整個控制功能，及控制資料驅動電路120及閘極驅動電路130的運作。電力管理積體電路310可以提供各種類型的電壓或電流至資料驅動電路120及閘極驅動電路130，或控制待被供應的各種類型的電壓或電流。
至少一源極印刷電路板SPCB與控制印刷電路板CPCB之間的電路連接可透過至少一連接電纜CBL執行。連接電纜CBL可為，例如，撓性印刷電路（flexible printed circuit，FPC）、撓性帶狀電纜（flexible flat cable，FFC）等。
至少一源極印刷電路板SPCB及控制印刷電路板CPCB可被整合及實現成一個印刷電路板。
根據本公開多個特點的顯示器裝置100可更包括一位準偏移器（level shifter）300，用於調整電壓位準。在一面向中，位準偏移器300可設置在控制印刷電路板CPCB或源極印刷電路板SPCB上。
在根據本公開多個特點的顯示器裝置100中，位準偏移器300可以提供閘極驅動所需的訊號至閘極驅動電路130。在一面向中，位準偏移器300可以提供多個時脈訊號至閘極驅動電路130。據此，閘極驅動電路130可以基於輸入自位準偏移器300的該些時脈訊號提供多個閘極訊號至多條閘極線GL。該些閘極線GL可以乘載閘極訊號至設置在基板SUB的顯示區域DA中的子像素SP。
圖4A繪示了根據本公開的多個特點的顯示器裝置100的閘極訊號輸出系統的例子。
參考圖4A，位準偏移器300可以輸出m個時脈訊號（CLK1到CLKm）至閘極驅動電路130。閘極驅動電路130可以基於m個時脈訊號（CLK1到CLKm）產生m個閘極訊號（VGATE1到VGATEm），及輸出所產生的閘極訊號（VGATE1到VGATEm）至m條閘極線（GL1到GLm）。
m條閘極線（GL1到GLm）可以將m個閘極訊號（VGATE1到VGATEm）載至設置在基板SUB上方的顯示區域DA中的子像素SP。
舉例而言，m條閘極線（GL1到GLm）可為如圖2A及2B所示的掃描訊號線SCL連接於掃描電晶體SCT的閘極節點，且m個閘極訊號（VGATE1到VGATEm）可為施加至掃描電晶體SCT的閘極節點的掃描訊號SCAN。m個閘極訊號（VGATE1到VGATEm）的第一閘極訊號VGATE1可為施加至各別的掃描電晶體SCT的閘極節點的掃描訊號SCAN，其中掃描電晶體SCT的閘極節點係包括在每個設置在第一子像素列（row）的子像素SP中。m個閘極訊號（VGATE1到VGATEm）的第二閘極訊號VGATE2可為施加至各別的掃描電晶體SCT的閘極節點的掃描訊號SCAN，其中掃描電晶體SCT的閘極節點係包括在每個設置在第二子像素列的子像素SP中，其中第二子像素列不同於第一子像素列。
在另一例子中，m條閘極線（GL1到GLm）可為感測訊號線SENL連接於感測電晶體SENT的閘極節點，如圖2B所示，且m個閘極訊號（VGATE1到VGATEm）可為施加至感測電晶體SENT的閘極節點的感測訊號SENSE。m個閘極訊號（VGATE1到VGATEm）的第一閘極訊號VGATE1可為施加至感測電晶體SENT各別的閘極節點的感測訊號SENSE，其中所述感測電晶體SENT係包括在設置於第一子像素列的每個子像素SP中。m個閘極訊號（VGATE1到VGATEm）的第二閘極訊號VGATE2可為施加至感測電晶體SENT各別的閘極節點的感測訊號SENSE，其中所述感測電晶體SENT係包括在設置於第二子像素列的每個子像素SP中，第二子像素列不同於第一子像素列。
圖4B繪示了根據本公開的多個特點的顯示器裝置的閘極驅動電路130的例子。
參考圖4B，閘極驅動電路130可包括m個輸出緩衝電路（GBUF1到GBUFm）及一控制電路400，控制電路400能夠控制m個輸出緩衝電路（GBUF1到GBUFm），其中m可為等於2或大於2的自然數。
m個輸出緩衝電路（GBUF1到GBUFm）可以接收多個時脈訊號的m個時脈訊號（CLK1到CLKm），及輸出多個閘極訊號的m個閘極訊號（VGATE1到VGATEm）至多條閘極線GL的m條閘極線（GL1到GLm）。
m個輸出緩衝電路（GBUF1到GBUFm）的每一者可包括一上拉電晶體Tu及一下拉電晶體Td。
在m個輸出緩衝電路（GBUF1到GBUFm）的每一者中，上拉電晶體Tu及下拉電晶體Td連接的一點可連接於m條閘極線（GL1到GLm）中對應的閘極線。
包括在m個輸出緩衝電路（GBUF1到GBUFm）中的各上拉電晶體Tu的閘極節點可共同連接於控制電路400中的一個Q節點Q。因此，包括在m個輸出緩衝電路（GBUF1到GBUFm）中的各上拉電晶體Tu的閘極節點共同連接於一個Q節點Q的結構稱為Q節點共享結構。
當閘極驅動電路130係形成為面板內閘極（GIP）形式且被設計為具有Q節點共享結構時，可降低其中設置有閘極驅動電路130的非顯示區域NDA的尺寸。於此，面板內閘極形式亦稱為嵌入式的形式。
在Q節點共享結構中，根據在一個Q節點Q的電壓，包括在m個輸出緩衝電路（GBUF1到GBUFm）中的上拉電晶體Tu各可被同時（或幾乎同時）導通或關斷。
包括在m個輸出緩衝電路（GBUF1到GBUFm）中的各下拉電晶體Td的閘極節點可共同連接於控制電路400中的一個QB節點QB。因此，包括在m個輸出緩衝電路（GBUF1到GBUFm）中的各下拉電晶體Td的閘極節點共同連接於一個QB節點QB的結構稱為QB節點共享結構。
在QB節點共享結構中，根據在一個QB節點QB的電壓，包括在m個輸出緩衝電路（GBUF1到GBUFm）中的各下拉電晶體Td可被同時（或幾乎同時）導通或關斷。
圖4C繪示了根據本公開的多個特點的顯示器裝置100的時脈訊號（CLK1到CLK4）及在Q節點的電壓。圖4D繪示了根據本公開的多個特點的顯示器裝置100中的閘極訊號之間的特性差。
圖4C為繪示當m為4時，第一到第四時脈訊號（CLK1到CLK4）及在Q節點的電壓的圖式。
m個時脈訊號（CLK1到CLKm）的各高位準電壓時段係位於時間上的不同的時間點，而m個閘極訊號（VGATE1到VGATEm）的各導通位準電壓時段（例如，各高位準電壓時段）係位於不同的時間。然而，為了解釋根據本公開多個面向的顯示器裝置在訊號波形上的特性，在圖4D中，m個時脈訊號（CLK1到CLKm）的各高位準電壓時段在相同的時間點被移位及在相同的時間點顯示，而m個閘極訊號（VGATE1到VGATEm）的各導通位準電壓時段（例如，各高位準電壓時段）在相同的時間點被移位及在相同的時間點顯示。於此，「在相同的時間點」可指確切的時間點。
參考圖4C及4D，位準偏移器300可以輸出具有相同訊號波形的m個時脈訊號（CLK1到CLKm）。閘極驅動電路130可以使用具有相同訊號波形的m個時脈訊號（CLK1到CLKm）輸出m個閘極訊號（VGATE1到VGATEm）。亦即，m個時脈訊號（CLK1到CLKm）的各上升長度可相等，或在特定範圍內彼此不同。m個時脈訊號（CLK1到CLKm）的各下降長度可相等，或在特定範圍內彼此不同。
參考圖4C，在根據本公開多個特點的顯示器裝置100中，閘極驅動電路130可以執行重疊閘極驅動。
參考圖4C，當閘極驅動電路130執行重疊閘極驅動時，兩個時脈訊號的各高位準電壓時段可部分重疊。據此，對應於連續的驅動時序的兩個閘極訊號的各導通位準電壓時段可部分重疊。
舉例而言，參考圖4C，第一閘極訊號VGATE1的導通位準電壓時段及第二閘極訊號VGATE2的導通位準電壓時段可部分重疊。第二閘極訊號VGATE2的導通位準電壓時段及第三閘極訊號VGATE3的導通位準電壓時段可部分重疊。
m個閘極訊號（VGATE1、VGATE2、...、VGATEm）的導通位準電壓時段可為高位準電壓時段或低位準電壓時段。
舉例而言，參考圖4C，m個閘極訊號（VGATE1、VGATE2、...、VGATEm）的導通位準電壓時段可為2H的週期。兩個閘極訊號各別的導通位準電壓時段的重疊長度可為1H的週期。
參考圖4D，當閘極驅動電路130具有Q節點共享結構（如圖4B所示）且執行重疊閘極驅動（如圖4C所示）時，m個閘極訊號（VGATE1到VGATEm）的至少一者的訊號波形可不同於一或多個其他的閘極訊號的一或多個訊號波形。於此，訊號波形可包括上升長度及下降長度的至少一者。
參考圖4D，m個閘極訊號（VGATE1到VGATEm）的至少一者的下降長度可不同於一或多個其他的閘極訊號的一或多個下降長度。m個閘極訊號（VGATE1到VGATEm）的至少一者的上升長度可不同於一或多個其他的閘極訊號的一或多個上升長度。
參考圖4D，從閘極驅動電路130輸出且具有Q節點共享結構的m個閘極訊號（VGATE1、VGATE2、…、VGATEm）可包括在最早時間點具有導通位準電壓時段的第一閘極訊號VGATE1，及包括在最晚時間點具有導通位準電壓時段的第m個閘極訊號VGATEm。
參考圖4D，m個時脈訊號（CLK1到CLKm）可包括一第一時脈訊號CLK1及一第m個時脈訊號CLKm，第一時脈訊號CLK1對應於第一閘極訊號VGATE1，第m個時脈訊號CLKm對應於第m個閘極訊號VGATEm。
參考圖4D，在第一閘極訊號VGATE1到第m個閘極訊號VGATEm中，在最晚時間點具有導通位準電壓時段的第m個閘極訊號VGATEm可能有最糟的下降特性。據此，在最晚時間點具有導通位準電壓時段的第m個閘極訊號VGATEm的下降長度變成大於在最早時間點具有導通位準電壓時段的第一閘極訊號VGATE1的下降長度。
參考圖4D，在最早時間點具有導通位準電壓時段的第一閘極訊號VGATE1可能有最糟的上升特性。據此，在最早時間點具有導通位準電壓時段的第一閘極訊號VGATE1的上升長度變成大於在最晚時間點具有導通位準電壓時段的第m個閘極訊號VGATEm的上升長度。
相較於第m個閘極訊號VGATEm的上升長度，當第一閘極訊號VGATE1的上升長度變得越大，表示閘極訊號（VGATE1及VGATEm）之間存在上升特性的差，及相較於第一閘極訊號VGATE1的下降長度，當第m個閘極訊號VGATEm的下降長度變得越大，表示閘極訊號（VGATE1及VGATEm）之間存在下降特性的差。
閘極訊號（VGATE1到VGATEm）之間的特性差（上升特性差及下降特性差）可造成被施加閘極訊號（VGATE1到VGATEm）的電晶體（例如，掃描電晶體SCT，及/或感測電晶體SENT）的故障，這導致了影像品質的下降。
針對這些問題，透過由根據本公開多個特點的顯示器裝置100執行的重疊閘極驅動，提供了補償方案，用於提供改善影像品質及降低顯示面板110的邊框區域（非顯示區域NDA）尺寸的效果，以及降低可能產生的閘極訊號之間的特性差，其中改善影像品質係透過增加每個子像素原本不足的充電時間，而降低顯示面板110的邊框區域（非顯示區域NDA）尺寸係透過Q節點共享結構。在下文中將會對此詳細說明。
圖4E繪示了根據本公開的多個特點的顯示器裝置100中的閘極訊號之間的特性差的補償。
參考圖4E，為了補償參照圖4D說明的閘極訊號之間的特性差，根據本公開多個特點的顯示器裝置100可以執行時脈訊號控制功能。據此，m個時脈訊號（CLK1到CLKm）的至少一者的訊號波形可不同於一或多個其他時脈訊號的一或多個訊號波形。
參考圖4E，當時脈訊號控制功能被執行以補償顯示器裝置10中閘極訊號之間的特性差時，第一時脈訊號CLK1的下降長度可變成大於第m個時脈訊號CLKm的下降長度。
相反的，關聯於第一閘極訊號VGATE1的下降長度與關聯於第m個閘極訊號VGATEm的下降長度之間的差可以是小的，或可小於第一時脈訊號CLK1的下降長度與第m個時脈訊號CLKm的下降長度之間的差。
當時脈訊號控制功能被執行以補償顯示器裝置100中的閘極訊號之間的特性差時，第m個時脈訊號CLKm的上升長度可變成大魚第一時脈訊號CLK1的上升長度。
相反的，第一閘極訊號VGATE1的上升長度與第m個閘極訊號VGATEm的上升長度之間的差可以是小或非常小的，或可小於第一時脈訊號CLK1的上升長度與第m個時脈訊號CLKm的上升長度之間的差。
位準偏移器300可以根據時脈差控制訊號輸出m個時脈訊號（CLK1到CLKm）。
位準偏移器300可包括m個時脈輸出緩衝器，用於分別輸出m個時脈訊號（CLK1到CLKm），其中m可為等於2或大於2的自然數。
m個時脈訊號（CLK1到CLKm）可為第一到第m個時脈訊號（CLK1到CLKm）。
由於重疊閘極驅動，第一時脈訊號CLK1的高位準電壓時段及第二時脈訊號CLK2的高位準電壓時段可部分重疊。
m個時脈訊號（CLK1到CLKm）的第一時脈訊號CLK1的訊號波形可不同於第m個時脈訊號CLKm的訊號波形。於此，訊號波形可包括下降長度及上升長度，且第一時脈訊號CLK1的訊號波形的下降長度及上升長度的至少一者可不同於第m個時脈訊號CLKm的訊號波形的下降長度及上升長度的至少一者。
m個時脈輸出緩衝器（CBUF1到CBUFm）可包括第一時脈輸出緩衝器CBUF1及第m個時脈輸出緩衝器CBUFm，第一時脈輸出緩衝器CBUF1用於輸出第一時脈訊號CLK1，第m個時脈輸出緩衝器CBUFm用於輸出第m個時脈訊號CLKm。
第一時脈輸出緩衝器CBUF1可包括一第一上升控制電路及一第一下降控制電路，第一上升控制電路包括N（N為等於2或大於2的自然數）個第一上升控制電晶體電性連接於高位準電壓節點與第一時脈輸出端點之間，第一下降控制電路包括N個第一下降控制電晶體電性連接於低位準電壓節點與第一時脈輸出端點之間。
第m個時脈輸出緩衝器CBUFm可包括一第m個上升控制電路及一第m個下降控制電路，第m個上升控制電路包括N個第m個上升控制電晶體電性連接於高位準電壓節點與第m個時脈輸出端點之間，第m個下降控制電路包括N個第m個下降控制電晶體電性連接於低位準電壓節點與第m個時脈輸出端點之間。
包括在第一上升控制電路、第一下降控制電路、第m個上升控制電路及第m個下降控制電路的至少一者的N個控制電晶體各別的導通及/或關斷可被獨立控制。
第一時脈訊號CLK1的下降長度可可大於第m個時脈訊號CLKm的下降長度。在這個情況下，在N個第一下降控制電晶體中的導通下降控制電晶體的數量可小於在N個第m個下降控制電晶體中的導通下降控制電晶體的數量。
第m個時脈訊號CLKm的上升長度可大於第一時脈訊號CLK1的上升長度。在這個情況下，在N個第m個上升控制電晶體中的導通上升控制電晶體的數量可小於在N個第一上升控制電晶體中的導通上升控制電晶體的數量。
以下參考圖9詳細說明了包括在位準偏移器300中的m個時脈輸出緩衝器（CBUF1到CBUFm），其中將以m等於2作為例子。
在QB節點共享結構中，根據在一個QB節點QB的電壓，包括在m個輸出緩衝電路（GBUF1到GBUFm）中的各下拉電晶體Td可被同時（或幾乎同時）導通或關斷。在閘極驅動電路130中，m為代表Q節點Q的共享程度的值，且可為共享一個Q節點Q輸出緩衝電路（GBUF1到GBUFm）的數量。
舉例而言，m可為2或4。在下文中，詳細描述了當m為2時用於閘極訊號之間的特性差的補償，且接著，詳細描述了當m為4時用於閘極訊號之間的特性差的補償。
圖5繪示了根據本公開的多個特點的顯示器裝置100的閘極訊號輸出系統的例子。圖6A及6B繪示了根據本公開的多個特點的顯示器裝置100的閘極驅動電路130的例子。
參考圖5、6A及6B，當m為2時，兩個輸出緩衝電路（GBUF1及GBUF2）共享一個Q節點Q。
當m為2時，m個時脈訊號（CLK1到CLKm）包括第一及第二時脈訊號（CLK1及CLK2），而m個閘極訊號（VGATE1到VGATEm）包括第一及第二閘極訊號（VGATE1及VGATE2）。
參考圖5、6A及6B，位準偏移器300可以輸出多個時脈訊號的兩個時脈訊號（CLK1及CLK2）。於此，兩個時脈訊號（CLK1及CLK2）可為第一時脈訊號CLK1及第二時脈訊號CLK2。
參考圖5、6A及6B，閘極驅動電路130可以接收兩個時脈訊號（CLK1及CLK2）及輸出兩個閘極訊號（VGATE1及VGATE2）。亦即，閘極驅動電路130可以接收第一時脈訊號CLK1及輸出第一閘極訊號VGATE1至第一閘極線GL1，並接收第二時脈訊號CLK2及輸出第二閘極訊號VGATE2至第二閘極線GL2。
參考圖6A，閘極驅動電路130可包括第一輸出緩衝電路GBUF1、第二輸出緩衝電路GBUF2、能夠控制第一輸出緩衝電路GBUF1及第二輸出緩衝電路GBUF2的控制電路400等。
第一輸出緩衝電路GBUF1可以響應於（基於）輸入至第一時脈輸入端點Nc1的第一時脈訊號CLK1，透過第一閘極輸出端點Ng1輸出第一閘極訊號VGATE1至第一閘極線GL1。
第二輸出緩衝電路GBUF2可以響應於（基於）輸入至第二時脈輸入端點Nc2的第二時脈訊號CLK2，透過第二閘極輸出端點Ng2輸出第二閘極訊號VGATE2至第二閘極線GL2。
控制電路400可以接收一起始訊號VST及一重置訊號RST，及控制第一輸出緩衝電路GBUF1及第二輸出緩衝電路GBUF2的運作。
第一輸出緩衝電路GBUF1可包括第一上拉電晶體Tu1及第一下拉電晶體Td1，第一上拉電晶體Tu1電性連接於第一時脈輸入端點Nc1與第一閘極輸出端點Ng1之間，且由Q節點Q的電壓控制，第一下拉電晶體Td1電性連接於第一閘極輸出端點Ng1及基準輸入端點Ns之間，其中基準電壓VSS1被輸入至基準輸入端點Ns，且由在QB節點QB的電壓控制。
第二輸出緩衝電路GBUF2可包括第二上拉電晶體Tu2及第二下拉電晶體Td2，第二上拉電晶體Tu2電性連接於第二時脈輸入端點Nc2與第二閘極輸出端點Ng2之間，且由Q節點Q的電壓控制，第二下拉電晶體Td2電性連接於第二閘極輸出端點Ng2與基準輸入端點Ns之間，且由在QB節點QB的電壓控制。
參考圖6A，第一輸出緩衝電路GBUF1的第一上拉電晶體Tu1的閘極節點及第二輸出緩衝電路GBUF2的第二上拉電晶體Tu2的閘極節點電性連接於相同的Q節點Q。
透過在Q節點Q的電壓，第一輸出緩衝電路GBUF1的第一上拉電晶體Tu1及第二輸出緩衝電路GBUF2的第二上拉電晶體Tu2可被同時（或幾乎同時）導通或關斷。
第一輸出緩衝電路GBUF1的第一下拉電晶體Td1的閘極節點及第二輸出緩衝電路GBUF2的第二下拉電晶體Td2的閘極節點電性連接於相同的QB節點QB。
第一輸出緩衝電路GBUF1的第一下拉電晶體Td1及第二輸出緩衝電路GBUF2的第二下拉電晶體Td2根據在共享的QB節點QB的電壓可被同時（或幾乎同時）導通或關斷。
在圖6B的圖中，當相較於圖6A，第一輸出緩衝電路GBUF1可包括一第一額外下拉電晶體Td1a，而第二輸出緩衝電路GBUF2可包括一第二額外下拉電晶體Td2a。
第一額外下拉電晶體Td1a可電性連接於第一閘極輸出端點Ng1與基準輸入端點Ns之間，且可由另一QB節點QBa的電壓控制，其中另一QB節點QBa不同於QB節點QB。
第二額外下拉電晶體Td2a可電性連接於第二閘極輸出端點Ng2與基準輸入端點Ns之間，且可由另一QB節點QBa的電壓控制。
第一額外下拉電晶體Td1a及第一下拉電晶體Td1可以獨立於彼此的方式被控制。第二額外下拉電晶體Td2a及第二下拉電晶體Td2可以獨立於彼此的方式被控制。
第一額外下拉電晶體Td1a及第一下拉電晶體Td1可交替運作。第二額外下拉電晶體Td2a及第二下拉電晶體Td2可交替運作。
舉例而言，第一下拉電晶體Td1的閘極節點及第二下拉電晶體Td2的閘極節點共同連接的QB節點QB可為奇數號QB節點QB_O，奇數號QB節點QB_O具有能夠在奇數號時序中導通第一下拉電晶體Td1及第二下拉電晶體Td2的導通位準電壓。
舉例而言，第一額外下拉電晶體Td1a的閘極節點及第二額外下拉電晶體Td2a的閘極節點共同連接的QB節點QBa可為偶數號QB節點QB_E，偶數號QB節點QB_E具有能夠在偶數號時序中導通第一額外下拉電晶體Td1a及第二額外下拉電晶體Td2a的導通位準電壓。
圖7繪示了根據本公開的多個特點的顯示器裝置100中的特性差。
參考圖7，位準偏移器300可以輸出第一時脈訊號CLK1及第二時脈訊號CLK2至閘極驅動電路130。閘極驅動電路130可以接收第一時脈訊號CLK1並輸出關聯的第一閘極訊號VGATE1至第一閘極線GL1，以及可以接收第二時脈訊號CLK2並輸出關聯的第二閘極訊號VGATE2至第二閘極線GL2。
圖7中所示的第一閘極訊號VGATE1代表其導通位準電壓時段，而圖7中所示的第二閘極訊號VGATE2代表其導通位準電壓時段。
參考圖7，第一時脈訊號CLK1及第二時脈訊號CLK2可具有相同的訊號波形。亦即，第一時脈訊號CLK1的上升長度CR1及第二時脈訊號CLK2的上升長度CR2可相等或幾乎相等，或在一特定範圍內彼此相異。第一時脈訊號CLK1的下降長度CF1及第二時脈訊號CLK2的下降長度CF2可相等或幾乎相等，或在一特定範圍內彼此相異。
輸出自具有Q節點共享結構的閘極驅動電路130在兩個（m=2）閘極訊號（VGATE1及VGATE2）中，一閘極訊號VGATE1在最早的時間點具有導通位準電壓時段，而第二閘極訊號VGATE2在最晚的時間點具有導通位準電壓時段，其中m代表共享程度為2。
根據上述的重疊閘極驅動，第一閘極訊號VGATE1的導通位準電壓時段及第二閘極訊號VGATE2的導通位準電壓時段可部分重疊。舉例而言，第一閘極訊號VGATE1的導通位準電壓時段及第二閘極訊號VGATE2的導通位準電壓時段各可為2水平時間（H）的週期，而第一閘極訊號VGATE1的導通位準電壓時段的下半週期（1H）可重疊第二閘極訊號VGATE2的導通位準電壓時段的上半週期（1H）。
當閘極驅動電路130執行重疊閘極驅動且具有Q節點共享結構（如圖6A及6B所示），若第一時脈訊號CLK1及第二時脈訊號CLK2根據一般的方案具有相等的訊號波形，則第一閘極訊號VGATE1的訊號波形可能變得不同於第二閘極訊號VGATE2的訊號波形。
第一閘極訊號VGATE1及第二閘極訊號VGATE2產生不同的訊號波型表示了第一閘極訊號VGATE1與第二閘極訊號VGATE2之間存在特性差。
第一閘極訊號VGATE1與第二閘極訊號VGATE2之間的特性差的發生可表示第一閘極訊號VGATE1與第二閘極訊號VGATE2之間的上升特性存在差異，或一閘極訊號VGATE1與第二閘極訊號VGATE2之間的下降特性存在差異。
當閘極驅動電路130執行重疊閘極驅動且具有Q節點共享結構（如圖6A及6B所示）時，若第一時脈訊號CLK1及第二時脈訊號CLK2根據一般的方案具有相等的訊號波形，第一閘極訊號VGATE1的上升長度R1可能變成大於第二閘極訊號VGATE2的上升長度R2，而第二閘極訊號VGATE2的下降長度F2可能變成大於第一閘極訊號VGATE1的下降長度F1。
閘極訊號（VGATE1及VGATE2）之間的特性差（上升特性差及下降特性差）可導致被施加閘極訊號（VGATE1及VGATE2）電的晶體（例如，掃描電晶體SCT、及/或感測電晶體SENT）的故障，這導致了影像品質的劣化。
針對這些問題，用於補償閘極訊號之間的特性差的功能可用至根據本公開多個特點的顯示器裝置100，且在下文中，在一些面向中，參考附圖詳細說明了用於補償顯示器裝置100中閘極訊號之間的特性差的功能。
圖8A到8C繪示了用於補償根據本公開的多個特點的顯示器裝置100中閘極訊號之間的特性差的功能。
參考圖8A到8C，為了補償閘極訊號之間的特性差，位準偏移器300可以控制第一及第二時脈訊號（CLK1及CLK2）的一或多個的一或多個上升特性及下降特性，且進而產生及輸出更新後的第一時脈訊號CLK1及更新後的第二時脈訊號CLK2。
相反的，第一時脈訊號CLK1的下降長度CF1及第二時脈訊號CLK2的下降長度CF2可彼此相異，或第一時脈訊號CLK1的上升長度CR1及第二時脈訊號CLK2的上升長度CR2可彼此相異。
參考圖8A，位準偏移器300可以透過下降控制，使第一第一時脈訊號CLK1的下降長度CF1變成大於第二第二時脈訊號CLK2的下降長度CF2。雖然圖8A示出第一閘極訊號VGATE1及第二閘極訊號VGATE2的上升時間點相等，但僅是為了便於說明，且在實際的實現中，第一閘極訊號VGATE1在早於第二閘極訊號VGATE2的時間點從低位準電壓上升至高位準電壓，及在早於第二閘極訊號VGATE2的時間點從高位準電壓降到低位準電壓。在這個情況下，透過位準偏移器300的下降控制，作為產生第一閘極訊號VGATE1的基準的第一時脈訊號CLK1的下降長度CF1可變成大於作為產生第二閘極訊號VGATE2的基準的第二時脈訊號CLK2的下降長度CF2。換言之，當第一閘極訊號VGATE1為施加至閘極線的閘極訊號時（閘極線在早於第二閘極訊號VGATE2的時間點被掃描），為了解決在Q節點共享結構下，第二閘極訊號VGATE2的下降長度F2相對較大及第一閘極訊號VGATE1的下降長度F1相對較小的情況（下降特性的差），位準偏移器300可以刻意延長作為產生第一閘極訊號VGATE1的基準的第一時脈訊號CLK1的下降長度CF1，進而使更新後的第一閘極訊號VGATE1的下降長度F1被刻意延長。據此，延長的第一閘極訊號VGATE1的下降長度F1可相等或幾乎相等於原始的第二閘極訊號VGATE2的下降長度F2。
透過位準偏移器300的下降控制，第一閘極訊號VGATE1的下降長度F1及第二閘極訊號VGATE2的下降長度F2可彼此相等或幾乎相等，或在預定範圍內彼此相近。
透過位準偏移器300的下降控制，相較於未執行下降控制（如圖7中所示）的情況，可降低第一閘極訊號VGATE1的下降長度F1與第二閘極訊號VGATE2的下降長度F2之間的差。
透過位準偏移器300的下降控制，第一閘極訊號VGATE1的下降長度F1與第二閘極訊號VGATE2的下降長度F2之間的差可變成小於第一時脈訊號CLK1的下降長度CF1與第二時脈訊號CLK2的下降長度CF2之間的差。
因此，第一及第二閘極訊號（VGATE1及VGATE2）之間的下降特性的差被補償，進而讓影像品質能被改善。
參考圖8B，位準偏移器300可以透過上升控制，使第二時脈訊號CLK2的第二上升長度CR2變成大於第一時脈訊號CLK1的第一上升長度CR1。
據此，當第一閘極訊號VGATE1為從低位準電壓上升至高位準電壓及從高位準電壓降到低位準電壓的閘極訊號時，在早於第二時脈訊號VGATE2的時間，更新後的第二時脈訊號CLK2的上升長度CR2可變成大於第一時脈訊號CLK1的上升長度CR1。換言之，當第一閘極訊號VGATE1為施加至閘極線（閘極線在早於第二閘極訊號VGATE2的時間點被掃描）的閘極訊號時，為了解決在Q節點共享結構下，第一閘極訊號VGATE1的上升長度R1相對較大及第二閘極訊號VGATE2的上升長度R2相對較小的情況（上升特性的差），位準偏移器300可以刻意延長作為產生第二閘極訊號VGATE2的基準的第二時脈訊號CLK2的上升長度CR2，進而使更新後的第二閘極訊號VGATE2的上升長度R2被刻意延長。據此，延長的第二閘極訊號VGATE2的上升長度R2可相等或幾乎相等於原始的第一閘極訊號VGATE1的上升長度R1。
透過位準偏移器300的上升控制，第一閘極訊號VGATE1的上升長度R1及第二閘極訊號VGATE2的上升長度R2可彼此相等或幾乎相等，或在預定範圍內彼此相近。
透過位準偏移器300的上升控制，相較於未執行上升控制（如圖7中所示）的情況，可降低第一閘極訊號VGATE1的上升長度R1與第二閘極訊號VGATE2的上升長度R2之間的差。
透過位準偏移器300的上升控制，第一閘極訊號VGATE1的上升長度R1與第二閘極訊號VGATE2的上升長度R2之間的差可變成小於第二時脈訊號CLK2的上升長度CR2與第一時脈訊號CLK1的上升長度CR1之間的差。
因此，第一及第二閘極訊號（VGATE1及VGATE2）之間的上升特性的差可以被補償，進而讓影像品質能被改善。
參考圖8C，位準偏移器300可以透過下降控制，使第一第一時脈訊號CLK1的下降長度CF1變成大於第二第二時脈訊號CLK2的下降長度CF2，及透過上升控制，使第二時脈訊號CLK2的第二上升長度CR2變成大於第一時脈訊號CLK1的第一上升長度CR1。
透過位準偏移器300的上升控制及下降控制，第一時脈訊號CLK1的下降長度CF1可變成大於第二時脈訊號CLK2的下降長度CF2，及第二時脈訊號CLK2的上升長度CR2可變成大於第一時脈訊號CLK1的上升長度CR1。
透過位準偏移器300的下降控制及上升控制，第一閘極訊號VGATE1的下降長度F1及第二閘極訊號VGATE2的下降長度F2可變成彼此相等或幾乎相等，或在預定範圍內彼此相近，以及第一閘極訊號VGATE1的上升長度R1及第二閘極訊號VGATE2的上升長度R2可變成彼此相等或幾乎相等，或在預定範圍內彼此相近。
透過位準偏移器300的下降控制及上升控制，相較於未執行下降控制（如圖7中所示）的情況，可降低第一閘極訊號VGATE1的下降長度F1與第二閘極訊號VGATE2的下降長度F2之間的差，及相較於未執行上升控制（如圖7中所示）的情況，可降低第一閘極訊號VGATE1的上升長度R1與第二閘極訊號VGATE2的上升長度R2之間的差。
透過位準偏移器300的下降控制及上升控制，第一閘極訊號VGATE1的下降長度F1與第二閘極訊號VGATE2的下降長度F2之間的差可變成小於第一時脈訊號CLK1的下降長度CF1與第二時脈訊號CLK2的下降長度CF2之間的差，而第一閘極訊號VGATE1的上升長度R1與第二閘極訊號VGATE2的上升長度R2之間的差可變成小於第二時脈訊號CLK2的上升長度CR2與第一時脈訊號CLK1的上升長度CR1之間的差。
因此，第一與第二閘極訊號（VGATE1及VGATE2）之間的所有上升及下降特性差可以被補償，進而使影像品質可被顯著改善。
圖9係根據本公開的多個特點的顯示器裝置100的位準偏移器300的方塊圖。
如上所述，位準偏移器300可包括m個時脈輸出緩衝器（CBUF1、CBUF2、…）。然而，為了便於說明，在圖9中，作為一個例子，說明了能夠產生及輸出兩個時脈訊號（CLK1及CLK2）的兩個時脈輸出緩衝器（CBUF1及CBUF2），其中m為等於2或大於2的自然數。
參考圖9，位準偏移器300可包括第一時脈輸出緩衝器CBUF1及第二時脈輸出緩衝器CBUF2，第一時脈輸出緩衝器CBUF1係用於產生第一時脈訊號CLK1及將產生的第一時脈訊號CLK1輸出至第一時脈輸出端點Nclk1，第二時脈輸出緩衝器CBUF2係用於產生第二時脈訊號CLK2及將產生的第二時脈訊號CLK2輸出至第二時脈輸出端點Nclk2。
第一時脈輸出緩衝器CBUF1可包括第一上升控制電路RCC1以及第一下降控制電路FCC1，且可以透過響應於時脈差控制訊號CDCS [1:N]控制第一上升控制電路RCC1及第一下降控制電路FCC1，以控制第一時脈訊號CLK1的上升特性及下降特性的至少一者。
第二時脈輸出緩衝器CBUF2可包括第二上升控制電路RCC2及二下降控制電路FCC2，且可以透過響應於時脈差控制訊號CDCS [1:N]控制第二上升控制電路RCC2及第二下降控制電路FCC2，控制第二時脈訊號CLK2的上升特性及下降特性的至少一者。
於此，時脈差控制訊號CDCS [1:N]可由電力管理積體電路310或控制器140提供至位準偏移器300。
圖10A到10D繪示了根據本公開的多個特點的顯示器裝置100的位準偏移器300的第一時脈輸出緩衝器CBUF1的電路的例子，而圖11A到11D繪示了根據本公開的多個特點的顯示器裝置100的位準偏移器300的第二時脈輸出緩衝器CBUF2的電路的例子。
參考圖10A到10D，第一時脈輸出緩衝器CBUF1可包括a第一上升控制電路RCC1及第一下降控制電路FCC1，第一上升控制電路RCC1包括N個第一上升控制電晶體（RCT1-1到RCT1-N）電性連接於被施加高位準電壓HV的高位準電壓節點Nhv與第一時脈輸出端點Nclk1之間，第一下降控制電路FCC1包括N個第一下降控制電晶體（FCT1-1到FCT1-N）電性連接於被施加低位準電壓LV的低位準電壓節點Nlv與第一時脈輸出端點Nclk1之間，其中N為等於2或大於2的自然數。
參考圖11A到11D，第二時脈輸出緩衝器CBUF2可包括第二上升控制電路RCC2及第二下降控制電路FCC2，第二上升控制電路RCC2包括N個第二上升控制電晶體（RCT2-1到RCT2-N）電性連接於被施加高位準電壓HV的高位準電壓節點Nhv與第二時脈輸出端點Nclk2之間，第二下降控制電路FCC2包括N個第二下降控制電晶體（FCT2-1到FCT2-N）電性連接於被施加低位準電壓LV的低位準電壓節點Nlv與第二時脈輸出端點Nclk2之間。
於此，高位準電壓HV可對應於時脈訊號（CLK1及CLK2）的高位準電壓，及對應於閘極訊號（VGATE1及VGATE2）的高位準電壓（導通位準電壓）。低位準電壓LV可對應於時脈訊號（CLK1及CLK2）的低位準電壓，及對應於閘極訊號（VGATE1及VGATE2）的低位準電壓（關斷位準電壓）。
參考圖10A到11D，包括在第一上升控制電路RCC1、第一下降控制電路FCC1、第二上升控制電路RCC2及第二下降控制電路FCC2中的至少一者的N個控制電晶體分別的導通或/及關斷可被獨立控制。
導通位準閘極電壓可被施加至包括在第一上升控制電路RCC1、第一下降控制電路FCC1、第二上升控制電路RCC2及第二下降控制電路FCC2的至少一者中的N個控制電晶體的一或多個各別的閘極節點。包括在第一上升控制電路RCC1、第一下降控制電路FCC1、第二上升控制電路RCC2及第二下降控制電路FCC2的至少一者中的N個控制電晶體中的一或多個可被關斷。
參考圖10A到11D，響應於輸入自位準偏移器300中的電力管理積體電路310或控制器140的時脈偏差控制訊號CDCS [1:N]，包括在第一上升控制電路RCC1、第一下降控制電路FCC1、第二上升控制電路RCC2及第二下降控制電路FCC2的至少一者中的N個控制電晶體中的一或多個可以被導通，而除了導通控制電晶體以外的所有或部分控制電晶體可以被關斷。
參考圖10A，在第一時脈輸出緩衝器CBUF1中，N個第一上升控制電晶體（RCT1-1到RCT1-N）所有的各別的閘極節點可以電性連接及共同接收一個第一上升控制訊號RCS1，而N個第一下降控制電晶體（FCT1-1到FCT1-N）所有的各別的閘極節點可以電性連接及共同接收一個第一下降控制訊號FCS1。在這種情況中，N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被同時（或實質上同時）導通或關斷，及N個第一下降控制電晶體（FCT1-1到FCT1-N）可以被同時（或實質上同時）導通或關斷。
參考圖10B，在第一時脈輸出緩衝器CBUF1中，N個第一上升控制電晶體（RCT1-1到RCT1-N）所有的各別的閘極節點可以電性連接及共同接收一個第一上升控制訊號RCS1，而N個第一下降控制訊號FCS1 [1:N]可以被單獨施加至N個第一下降控制電晶體（FCT1-1到FCT1-N）的閘極節點。在這種情況中，N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被同時（或實質上同時）導通或關斷，而N個第一下降控制電晶體（FCT1-1到FCT1-N）可以被獨立地導通及關斷。
參考圖10C，在第一時脈輸出緩衝器CBUF1中，N個第一上升控制訊號RCS1 [1:N]可以被單獨施加至N個第一上升控制電晶體（RCT1-1到RCT1-N）的閘極節點，而所有的N個第一下降控制電晶體（FCT1-1到FCT1-N）各別的閘極節點可以電性連接及共同接收一個第一下降控制訊號FCS1。在這種情況中，N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被獨立地導通及關斷，而N個第一下降控制電晶體（FCT1-1到FCT1-N）可以被同時（或實質上同時）導通或關斷。
參考圖10D，在第一時脈輸出緩衝器CBUF1中，N個第一上升控制訊號RCS1 [1:N]可以被單獨施加至N個第一上升控制電晶體（RCT1-1到RCT1-N）的閘極節點，而N個第一下降控制訊號FCS1 [1:N]可以被單獨施加至N個第一下降控制電晶體（FCT1-1到FCT1-N）的閘極節點。在這種情況中，N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被獨立地導通及關斷，而N個第一下降控制電晶體（FCT1-1到FCT1-N）可以被獨立地導通及關斷。
參考圖11A，在第二時脈輸出緩衝器CBUF2中，N個第二上升控制電晶體（RCT2-1到RCT2-N）所有的各別的閘極節點可以電性連接及共同接收一個第二上升控制訊號RCS2，而N個第二下降控制電晶體（FCT2-1到FCT2-N）所有的各別的閘極節點可以電性連接及共同接收一個第二下降控制訊號FCS2。在這種情況中，N個第二上升控制電晶體（RCT2-1到RCT2-N）可以被同時（或實質上同時）導通或關斷，而N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被同時（或實質上同時）導通或關斷。
參考圖11B，在第二時脈輸出緩衝器CBUF2中，N個第二上升控制電晶體（RCT2-1到RCT2-N）所有的各別的閘極節點可以電性連接及共同接收一個第二上升控制訊號RCS2，而N個第二下降控制訊號FCS2 [1:N]可以被單獨施加至N個第二下降控制電晶體（FCT2-1到FCT2-N）的閘極節點。在這種情況中，N個第二上升控制電晶體（RCT2-1到RCT2-N）可以被同時（或實質上同時）導通或關斷，而N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被獨立地導通及關斷。
參考圖11C，在第二時脈輸出緩衝器CBUF2中，N個第二上升控制訊號RCS2 [1:N]可以被單獨施加至N個第二上升控制電晶體（RCT2-1到RCT2-N）的閘極節點，而N個第二下降控制電晶體（FCT2-1到FCT2-N）所有的各別的閘極節點可以電性連接及共同接收一個第二下降控制訊號FCS2。在這種情況中，N個第二上升控制電晶體（RCT2-1到RCT2-N）可以被獨立地導通及關斷，而N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被同時（或實質上同時）導通或關斷。
參考圖11D，在第二時脈輸出緩衝器CBUF2中，N個第二上升控制訊號RCS2 [1:N]可以被單獨施加至N個第二上升控制電晶體（RCT2-1到RCT2-N）的閘極節點，而N個第二下降控制訊號FCS2 [1:N]可以被單獨施加至N個第二下降控制電晶體（FCT2-1到FCT2-N）的閘極節點。在這種情況中，N個第二上升控制電晶體（RCT2-1到RCT2-N）可以被獨立地導通及關斷，而N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被獨立地導通及關斷。
在一些面向中，可以透過選擇性地組合圖10A到10D所示的四種類型的第一時脈輸出緩衝器CBUF1的其中一者，及圖11A到11D所示的四種類型的第二時脈輸出緩衝器CBUF2的其中一者以配置一個位準偏移器300。
在下文中，參考圖12說明了透過組合圖10B的第一時脈輸出緩衝器CBUF1及圖11A的第二時脈輸出緩衝器CBUF2配置成的位準偏移器300，及參考圖14說明了透過組合圖10B的第一時脈輸出緩衝器CBUF1及圖11C的第二時脈輸出緩衝器CBUF2配置成的位準偏移器300。
圖12係位準偏移器的細節圖式式，其中位準偏移器300係用於補償根據本公開的多個特點的顯示器裝置100中的閘極訊號之間的下降特性差。圖13繪示了根據圖12的位準偏移器300的N個第一下降控制電晶體（FCT1-1到FCT1-N）中的導通下降控制電晶體的數量的第一時脈訊號CLK1的下降長度CF1。
參考圖12，在影像品質下降等的主因為閘極訊號之間的下降特性差的情況中，位準偏移器300可以執行補償閘極訊號之間的下降特性差的控制功能，而非執行補償閘極訊號之間的上升特性差的控制功能。
參考圖12，位準偏移器300可透過組合圖10B的第一時脈輸出緩衝器CBUF1及圖11A的第二時脈輸出緩衝器CBUF2配置而成。
參考圖12，包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1可以執行第一時脈訊號CLK1的下降控制，及可不執行第一時脈訊號CLK1的上升控制。在包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1中，包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）可以被控制以被獨立地導通或關斷，而包括在第一上升控制電路RCC1中的N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被同時（或幾乎同時）導通或關斷。
參考圖12，包括在位準偏移器300中的第二時脈輸出緩衝器CBUF2可不執行第二時脈訊號CLK2的下降及上升控制。在包括在位準偏移器300中的第二時脈輸出緩衝器CBUF2中，包括在第二上升控制電路RCC2中的N個第二上升控制電晶體（RCT2-1到RCT2-N）可以被同時（或幾乎同時）導通或關斷，而包括在第二下降控制電路FCC2中的N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被同時（或幾乎同時）導通或關斷。
參考圖12，一個到（N-1）個在N個第一下降控制電晶體（FCT1-1到FCT1-N）中的第一下降控制電晶體可以被N個第一下降控制訊號FCS1 [1:N]導通，而所有的N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被一個第二下降控制訊號FCS2導通。
輸出自第一時脈輸出緩衝器CBUF1的第一時脈訊號CLK1的下降長度CF1可大於輸出自第二時脈輸出緩衝器CBUF2的第二時脈訊號CLK2的下降長度CF2。
相關的第一閘極訊號VGATE1的下降長度F1與相關的第二閘極訊號VGATE2的下降長度F2之間的差可小於第一時脈訊號CLK1的下降長度CF1與第二時脈訊號CLK2的下降長度CF2之間的差。
參考圖12，當第一時脈訊號CLK1的下降長度CF1大於第二時脈訊號CLK2的下降長度CF2時，在N個第一下降控制電晶體（FCT1-1到FCT1-N）中的導通下降控制電晶體的數量可小於在N個第二下降控制電晶體（FCT2-1到FCT2-N）中的導通下降控制電晶體的數量。
參考圖12及13，在包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1中，當包括在第一下降控制電路FCC1中的所有N個第一下降控制電晶體（FCT1-1到FCT1-N）被導通時，第一時脈訊號CLK1在最早的時間點下降。據此，第一時脈訊號CLK1的下降長度CF1可變成最小值。參考圖13，當包括在第一下降控制電路FCC1中的所有N個第一下降控制電晶體（FCT1-1到FCT1-N）被導通時，第一時脈訊號CLK1的電壓可從高位準電壓降至低位準電壓而幾乎無時間延遲。亦即，當所有的包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）被導通時，第一時脈訊號CLK1的下降長度CF1可變成接近0（零）。
參考圖12及13，在包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1中，當包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）的其中一者被導通時，第一時脈訊號CLK1在最晚的時間點下降。據此，第一時脈訊號CLK1的下降長度CF1可變成最大值。
圖14係位準偏移器300的細節圖式式，位準偏移器300係用於補償根據本公開的多個特點的顯示器裝置100中閘極訊號之間下降特性的差、上升特性的差。圖15繪示了根據圖14的位準偏移器300的N個第一下降控制電晶體（FCT1-1到FCT1-N）中的導通下降控制電晶體的數量的第一時脈訊號CLK1的下降長度CF1，及根據其的N個第二上升控制電晶體（RCT2-1到RCT2-N）中的導通上升控制電晶體的數量的第二時脈訊號CLK2的上升長度CR2。
參考圖14，當閘極訊號間的下降特性的差及上升特性的差兩者皆為影像品質劣化等的主因時，位準偏移器300可以執行用於補償閘極訊號間的下降特性的差及上升特性的差的控制功能。
參考圖14，位準偏移器300可由圖10B的第一時脈輸出緩衝器CBUF1及圖11C的第二時脈輸出緩衝器CBUF2的組合配置而成。
參考圖14，包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1可以執行第一時脈訊號CLK1的下降控制及可不執行第一時脈訊號CLK1的上升控制。在包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1中，包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）可以被控制以被獨立地導通或關斷，而包括在第一上升控制電路RCC1中的N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被同時（或幾乎同時）導通或關斷。
參考圖14，包括在位準偏移器300中的第二時脈輸出緩衝器CBUF2可不執行第二時脈訊號CLK2的下降控制，及可以執行第二時脈訊號CLK2的上升控制。在包括在位準偏移器300中的第二時脈輸出緩衝器CBUF2中，包括在第二上升控制電路RCC2中的N個第二上升控制電晶體（RCT2-1到RCT2-N）可以被控制以被獨立地導通或關斷，而包括在第二下降控制電路FCC2中的N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被同時（或幾乎同時）導通或關斷。
參考圖14，一個到（N-1）個在N個第一下降控制電晶體（FCT1-1到FCT1-N）中的第一下降控制電晶體可以被N個第一下降控制訊號FCS1 [1:N]導通。所有的N個第二下降控制電晶體（FCT2-1到FCT2-N）可以被一個第二下降控制訊號FCS2導通。
輸出自第一時脈輸出緩衝器CBUF1的第一時脈訊號CLK1的下降長度CF1可大於輸出自第二時脈輸出緩衝器CBUF2的第二時脈訊號CLK2的下降長度CF2。
相關的第一閘極訊號VGATE1的下降長度F1與相關的第二閘極訊號VGATE2的下降長度F2之間的差可小於第一時脈訊號CLK1的下降長度CF1與第二時脈訊號CLK2的下降長度CF2之間的差。
參考圖14，當第一時脈訊號CLK1的下降長度CF1大於第二時脈訊號CLK2的下降長度CF2時，在N個第一下降控制電晶體（FCT1-1到FCT1-N）中的導通下降控制電晶體的數量可小於在N個第二下降控制電晶體（FCT2-1到FCT2-N）中的導通下降控制電晶體的數量。
參考圖14，一個到（N-1）個N個第二上升控制電晶體（RCT2-1到RCT2-N）中的第二控制電晶體可以被N個第二上升控制訊號RCS2 [1:N]導通。所有的N個第一上升控制電晶體（RCT1-1到RCT1-N）可以被一個第一上升控制訊號RCS1導通。
輸出自第二時脈輸出緩衝器CBUF2的第二時脈訊號CLK2的上升長度CR2可大於輸出自第一時脈輸出緩衝器CBUF1的第一時脈訊號CLK1的上升長度CR1。
相關的第一閘極訊號VGATE1的上升長度R1與相關的第二閘極訊號VGATE2的上升長度R2之間的差可小於第一時脈訊號CLK1的上升長度CR1與第二時脈訊號CLK2的上升長度CR2之間的差。
參考圖14，當第二時脈訊號CLK2的上升長度CR2大於第一時脈訊號CLK1的上升長度CR1時，N個第二上升控制電晶體（RCT2-1到RCT2-N）中導通上升控制電晶體的數量可小於N個第一上升控制電晶體（RCT1-1到RCT1-N）中導通上升控制電晶體的數量。
參考圖14及15，在包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1中，當包括在第一下降控制電路FCC1中的所有的N個第一下降控制電晶體（FCT1-1到FCT1-N）被導通時，第一時脈訊號CLK1在最早的時間點下降。據此，第一時脈訊號CLK1的下降長度CF1可變成最小值。參考圖15，當所有的包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）被導通時，第一時脈訊號CLK1的電壓可從高位準電壓降至低位準電壓而幾乎無時間延遲。亦即，當所有的包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）被導通時，第一時脈訊號CLK1的下降長度CF1可變成接近0（零）。
參考圖14及15，在包括在位準偏移器300中的第一時脈輸出緩衝器CBUF1中，當包括在第一下降控制電路FCC1中的N個第一下降控制電晶體（FCT1-1到FCT1-N）的其中一者被導通時，第一時脈訊號CLK1在最晚的時間點下降。據此，第一時脈訊號CLK1的下降長度CF1可變成最大值。
參考圖14及15，在包括在位準偏移器300中的第二時脈輸出緩衝器CBUF2中，當所有的包括在第二上升控制電路RCC2中的N個第二上升控制電晶體（RCT2-1到RCT2-N）被導通時，第二時脈訊號CLK2在最早的時間點上升。據此，第二時脈訊號CLK2的上升長度CR2可變成最小值。參考圖15，當所有的包括在第二上升控制電路RCC2中的N個第二上升控制電晶體（RCT2-1到RCT2-N）被導通時，第二時脈訊號CLK2的電壓可從低位準電壓上升至高位準電壓而幾乎無時間延遲。亦即，當所有的包括在第二上升控制電路RCC2中的N個第二上升控制電晶體（RCT2-1到RCT2-N）被導通時，第一時脈訊號CLK2的上升長度CR2可變成接近0（零）。
參考圖14及15，在包括在位準偏移器300中的第二時脈輸出緩衝器CBUF2中，當包括在第二上升控制電路RCC2中的N個第二上升控制電晶體（RCT2-1到RCT2-N）的其中一者被導通時，第二時脈訊號CLK2在最晚的時間點上升。據此，第二時脈訊號CLK2的上升長度CF2可變成最大值。
圖16繪示了根據本公開的多個特點的顯示器裝置100的閘極訊號輸出系統的例子。圖17繪示了圖16的閘極訊號輸出系統中的閘極驅動電路130的例子。
參考圖16，當m為4時，四個輸出緩衝電路（GBUF1到GBUF4）可共享一個Q節點Q。
當m為4時，四個時脈訊號（CLK1到CLK4）可為第一時脈訊號CLK1、第二時脈訊號CLK2、第三時脈訊號CLK3及第四時脈訊號CLK4，而相關的四個閘極訊號（VGATE1到VGATE4）可為第一閘極訊號VGATE1、第二閘極訊號VGATE2、第三閘極訊號VGATE3及第四閘極訊號VGATE4。
參考圖16，位準偏移器300可以輸出多個時脈訊號的四個時脈訊號（CLK1到CLK4）。於此，四個時脈訊號（CLK1到CLK4）可為第一時脈訊號CLK1、第二時脈訊號CLK2、第三時脈訊號CLK3及第四時脈訊號CLK4。
參考圖16，閘極驅動電路130可以接收四個時脈訊號（CLK1到CLK4）及輸出四個閘極訊號（VGATE1到VGATE4）。亦即，閘極驅動電路130可以接收第一時脈訊號CLK1及輸出第一閘極訊號VGATE1至第一閘極線GL1，接收第二時脈訊號CLK2及輸出第二閘極訊號VGATE2至第二閘極線GL2，接收第三時脈訊號CLK3及輸出第三閘極訊號VGATE3至第三閘極線GL3，以及接收第四時脈訊號CLK4及輸出第四閘極訊號VGATE4至第四閘極線GL4。
參考圖17，閘極驅動電路130可包括第一到第四輸出緩衝電路（GBUF1到GBUF4），以及用於控制第一到第四輸出緩衝電路（GBUF1到GBUF4）的控制電路400。
第一輸出緩衝電路GBUF1可以響應於（基於）輸入至第一時脈輸入端點Nc1的第一時脈訊號CLK1，透過第一閘極輸出端點Ng1輸出第一閘極訊號VGATE1至第一閘極線GL1。
第一輸出緩衝電路GBUF1可包括第一上拉電晶體Tu1及第一下拉電晶體Td1，第一上拉電晶體Tu1電性連接於第一時脈輸入端點Nc1與第一閘極輸出端點Ng1之間，且由Q節點Q的電壓控制，第一下拉電晶體Td1電性連接於第一閘極輸出端點Ng1及基準輸入端點Ns之間，且由QB節點QB的電壓控制，其中基準電壓VSS1係輸入至基準輸入端點Ns。
第二輸出緩衝電路GBUF2可以響應於（基於）輸入至第二時脈輸入端點Nc2的第二時脈訊號CLK2，透過第二閘極輸出端點Ng2輸出第二閘極訊號VGATE2至第二閘極線GL2。
第二輸出緩衝電路GBUF2可包括第二上拉電晶體Tu2及第二下拉電晶體Td2，第二上拉電晶體Tu2電性連接於第二時脈輸入端點Nc2與第二閘極輸出端點Ng2之間，且由Q節點Q的電壓控制，第二下拉電晶體Td2電性連接於第二閘極輸出端點Ng2與基準輸入端點Ns之間，且由在QB節點QB的電壓控制。
第三輸出緩衝電路GBUF3可以響應於（基於）輸入至第三時脈輸入端點Nc3的第三時脈訊號CLK3，透過第三閘極輸出端點Ng3輸出第三閘極訊號VGATE3至第三閘極線GL3。
第三輸出緩衝電路GBUF3可包括第三上拉電晶體Tu3及第三下拉電晶體Td3，第三上拉電晶體Tu3電性連接於第三時脈輸入端點Nc3與第三閘極輸出端點Ng3之間，且由Q節點Q中的電壓控制，第三下拉電晶體Td3電性連接於第三閘極輸出端點Ng3與基準輸入端點Ns之間，且由在QB節點QB的電壓控制。
第四輸出緩衝電路GBUF4可以響應於（基於）輸入至第四時脈輸入端點Nc4的第四時脈訊號CLK4，透過第四閘極輸出端點Ng4輸出第四閘極訊號VGATE4至第四閘極線GL4。
第四輸出緩衝電路GBUF4可包括第四上拉電晶體Tu4及第四下拉電晶體Td4，第四上拉電晶體Tu4電性連接於第四時脈輸入端點Nc4與第四閘極輸出端點Ng4之間，且由Q節點Q中的電壓控制，第四下拉電晶體Td4電性連接於第四閘極輸出端點Ng4與基準輸入端點Ns之間，且由在QB節點QB的電壓控制。
圖18繪示了圖16的閘極訊號輸出系統（m=4時的Q節點共享結構）中的閘極訊號之間的特性差。圖19繪示了圖16的閘極訊號輸出系統（m=4時的Q節點共享結構）中的閘極訊號之間的特性差的補償。
參考圖18，當m為4時，m個時脈訊號（CLK1到CLKm）可包括第一時脈訊號CLK1、第二時脈訊號CLK2、第三時脈訊號CLK3及第四時脈訊號CLK4，而m個相關的閘極訊號（VGATE1到VGATEm）可包括第一閘極訊號VGATE1、第二閘極訊號VGATE2、第三閘極訊號VGATE3及第四閘極訊號VGATE4。
參考圖18，位準偏移器300可以輸出第一到第四時脈訊號（CLK1到CLK4），而閘極驅動電路130可以使用第一到第四時脈訊號（CLK1到CLK4）輸出第一到第四閘極訊號（VGATE1到VGATE4）。
如上所述，當時脈訊號控制功能未被執行以補償閘極訊號之間的特性差時，若閘極驅動電路130執行重疊閘極驅動且具有Q節點共享結構，可能造成閘極訊號之間的特性差。
時脈訊號控制功能未被執行以補償閘極訊號之間的特性差表示第一到第四時脈訊號（CLK1到CLK4）有相等的訊號波形。將第一到第四時脈訊號（CLK1到CLK4）配置為具有相等的訊號波形表示第一到第四時脈訊號（CLK1到CLK4）具有相同的上升特性（上升長度）及下降特性（下降長度）。
參考圖18，當m=4時，假設在第一到第四閘極訊號（VGATE1到VGATE4）中，第一閘極訊號VGATE1的導通電壓位準時段在最早的時間點進行，第四閘極訊號VGATE4的導通電壓位準時段最晚的時間點進行，第一到第四閘極訊號（VGATE1到VGATE4）中的第一閘極訊號VGATE1的導通電壓位準時段中的上升長度R1是最大值。亦即，第一到第四閘極訊號（VGATE1到VGATE4）中第一閘極訊號VGATE1的上升特性是最糟的。
第一到第四閘極訊號（VGATE1到VGATE4）中的第四閘極訊號VGATE4的導通電壓位準時段的下降長度F4是最大值。亦即，第一到第四閘極訊號（VGATE1到VGATE4）中的第四閘極訊號VGATE4的導通電壓位準時段的下降特性是最糟的。
比較各第一到第四閘極訊號（VGATE1到VGATE4）的上升特性（上升長度），第一閘極訊號VGATE1有最糟的上升特性，而剩餘的閘極訊號各別的上升特性的不良程度的順序可為：第二閘極訊號VGATE2、第三閘極訊號VGATE3及第四閘極訊號VGATE4。亦即，第一閘極訊號VGATE1可有最大的上升長度R1，第二閘極訊號VGATE2可有第二大的上升長度R2，第三閘極訊號VGATE3可有第三大的上升長度R3，而第四閘極訊號VGATE4可有最小的上升長度R4（即，R1＞R2＞R3＞R4）。
在這個情況下，在第一到第四閘極訊號（VGATE1到VGATE4）中，在第一閘極訊號VGATE1總是具有最大的上升長度R1的同時，第二到第四閘極訊號（VGATE2到VGATE4）的各別的上升長度（R2、R3、R4）之間的差可以各種方式變化。
比較各第一到第四閘極訊號（VGATE1到VGATE4）的下降特性（下降長度），第四閘極訊號VGATE4有最糟的下降特性，而剩餘的閘極訊號各別的下降特性的不良程度的順序可為：第三閘極訊號VGATE3、第二閘極訊號VGATE2及第一閘極訊號VGATE1。亦即，第四閘極訊號VGATE4可有最大的下降長度F4，第三閘極訊號VGATE3可有第二大的下降長度F3，第二閘極訊號VGATE2可有第三大的下降長度F2，而第一閘極訊號VGATE1可有最小的下降長度F1（即，F1＜F2＜F3＜F4）。
在這個情況下，在第一到第四閘極訊號（VGATE1到VGATE4）中，在第四閘極訊號VGATE4總是具有最大的下降長度F4的同時，第一到第三閘極訊號（VGATE1到VGATE3）的各別的下降長度（F1、F2、F3）之間的差可以各種方式變化。
為了以如上述方式（亦即，補償閘極訊號之間的特性差）降低第一到第四閘極訊號（VGATE1到VGATE4）之間的特性差（上升特性差、下降特性差），位準偏移器300可以執行時脈訊號控制功能。
參考圖19，為了降低第一到第四閘極訊號（VGATE1到VGATE4）之間的特性差（下降特性差），位準偏移器300可以控制第一到第三時脈訊號（CLK1到CLK3）各別的下降長度（CF1、CF2及CF3）變大，以允許第一到第三閘極訊號（VGATE1到VGATE3）各別的下降長度（F1、F2及F3）的長度相似於具有最糟下降特性的第四閘極訊號VGATE4的下降長度F4。
參考圖19，第一閘極訊號VGATE1的導通位準電壓時段與第二閘極訊號VGATE2的導通位準電壓時段可重疊，及第二閘極訊號VGATE2的導通位準電壓時段與第三閘極訊號VGATE3的導通位準電壓時段可重疊，及第三閘極訊號VGATE3的導通位準電壓時段與第四閘極訊號VGATE4的導通位準電壓時段可重疊。
參考圖19，第一閘極訊號VGATE1可在早於第四閘極訊號VGATE4的時間點具有其導通位準電壓時段，其中第四閘極訊號VGATE4係在m為4的情況中最晚的閘極訊號VGATEm。在這種情況中，第一時脈訊號CLK1的下降長度CF1可大於第四時脈訊號CLK4的下降長度CF4，或第四時脈訊號CLK4的上升長度CR4可大於第一時脈訊號CLK1的上升長度CR1。相關的討論在下文中。
參考圖19，只要第四時脈訊號CLK4的下降長度CF4是最小的，可允許第一到第三時脈訊號（CLK1到CLK3）的各別的下降長度（CF1、CF2及CF3）之間的差變化。
參考圖19，舉例而言，第四時脈訊號CLK4有最小的下降長度CF4，第三時脈訊號CLK3有第二小的下降長度CF3，第二時脈訊號CLK2有第三小的下降長度CF2，而第一時脈訊號CLK1具有最大的下降長度CF1（即，CF4＜CF3＜CF2＜CF1）。
參考圖19，為了降低第一到第四閘極訊號（VGATE1到VGATE4）之間的特性差（上升特性差），位準偏移器300可以控制第二到第四時脈訊號（CLK2到CLK4）各別的上升長度（CR2、CR3及CR4）變大，以允許第二到第四閘極訊號（VGATE2到VGATE4）各別的上升長度（R2、R3及R4）與有相似於具有最糟上升特性的第一閘極訊號VGATE1的上升長度R1。
參考圖19，只要第一時脈訊號CLK1的上升長度CR1是最小的，可允許第二到第四時脈訊號（CLK2到CLK4）各別的第一上升長度（CR2、CR3及CR4）之間的差變化。
參考圖19，舉例而言，第一時脈訊號CLK1有最小的上升長度CR1，第二時脈訊號CLK2有第二小的上升長度CR2，第三時脈訊號CLK3有第三小的上升長度CR3，而第四時脈訊號CLK4具有最大的上升長度CR4（即，CR1＜CR2＜CR3＜CR4）。
圖20係圖16的閘極訊號輸出系統中的位準偏移器300的方塊圖。圖21係圖19的位準偏移器300的細節圖式。
參考圖20及21，位準偏移器300可以輸出第一時脈訊號CLK1、第二時脈訊號CLK2、第三時脈訊號CLK3及第四時脈訊號CLK4至閘極驅動電路130。
參考圖20及21，位準偏移器300可包括第一時脈輸出緩衝器CBUF1、第二時脈輸出緩衝器CBUF2、第三時脈輸出緩衝器CBUF3及第四時脈輸出緩衝器CBUF4，第一時脈輸出緩衝器CBUF1用於產生第一時脈訊號CLK1及輸出產生的第一時脈訊號CLK1至第一時脈輸出端點Nclk1，第二時脈輸出緩衝器CBUF2用於產生第二時脈訊號CLK2及輸出產生的第二時脈訊號CLK2至第二時脈輸出端點Nclk2，第三時脈輸出緩衝器CBUF3用於產生第三時脈訊號CLK3及輸出產生的第三時脈訊號CLK3至第三時脈輸出端點Nclk3，第四時脈輸出緩衝器CBUF4用於產生第四時脈訊號CLK4及輸出產生的第四時脈訊號CLK4至第四時脈輸出端點Nclk4。
參考圖21，第一時脈輸出緩衝器CBUF1可包括第一上升控制電路RCC1及第一下降控制電路FCC1，第一上升控制電路RCC1包括N個第一上升控制電晶體（RCT1-1到RCT1-N）電性連接於高位準電壓節點Nhv與第一時脈輸出端點Nclk1之間，第一下降控制電路FCC1包括N個第一下降控制電晶體（FCT1-1到FCT1-N）電性連接於低位準電壓節點Nlv與第一時脈輸出端點Nclk1之間，其中N為等於2或大於2的自然數。
參考圖21，第二時脈輸出緩衝器CBUF2可包括第二上升控制電路RCC2及第二下降控制電路FCC2，第二上升控制電路RCC2包括N個第二上升控制電晶體（RCT2-1到RCT2-N）電性連接於高位準電壓節點Nhv與第二時脈輸出端點Nclk2，第二下降控制電路FCC2包括N個第二下降控制電晶體（FCT2-1到FCT2-N）電性連接於低位準電壓節點Nlv與第二時脈輸出端點Nclk2之間。
參考圖21，第三時脈輸出緩衝器CBUF3可包括第三上升控制電路RCC3及第三下降控制電路FCC3，第三上升控制電路RCC3包括N個第三上升控制電晶體（RCT3-1到RCT3-N）電性連接於高位準電壓節點Nhv與第三時脈輸出端點Nclk3之間，第三下降控制電路FCC3包括N個第三下降控制電晶體（FCT3-1到FCT3-N）電性連接於低位準電壓節點Nlv與第三時脈輸出端點Nclk3之間。
參考圖21，第四時脈輸出緩衝器CBUF4可包括第四上升控制電路RCC4及第四下降控制電路FCC4，第四上升控制電路RCC4包括N個第四上升控制電晶體（RCT4-1到RCT4-N）電性連接於高位準電壓節點Nhv與第四時脈輸出端點Nclk4之間，第四下降控制電路FCC4包括N個第四下降控制電晶體（FCT4-1到FCT4-N）電性連接於低位準電壓節點Nlv與第四時脈輸出端點Nclk4之間。
包括在第一上升控制電路RCC1、第一下降控制電路FCC1、第二上升控制電路RCC2、第二下降控制電路FCC2、第三上升控制電路RCC3、第三下降控制電路FCC3、第四上升控制電路RCC4及第四下降控制電路FCC4的至少一者中的N個控制電晶體各別的導通或/及關斷可被獨立控制。
參考圖21，在第一時脈輸出緩衝器CBUF1中，N個第一上升控制電晶體（RCT1-1到RCT1-N）的各別的導通或/及關斷可以被N個第一上升控制訊號RCS1 [1:N]獨立控制，N個第一下降控制電晶體（FCT1-1到FCT1-N）的各別的導通或/及關斷可以被N個第一下降控制訊號FCS1 [1:N]獨立控制。
參考圖21，在第二時脈輸出緩衝器CBUF2中，N個第二上升控制電晶體（RCT2-1到RCT2-N）的各別的導通或/及關斷可以被N個第二上升控制訊號RCS2 [1:N]獨立控制，而N個第二下降控制電晶體（FCT2-1到FCT2-N）的各別的導通或/及關斷可以被N個第二下降控制訊號FCS2 [1:N]獨立控制。
參考圖21，在第三時脈輸出緩衝器CBUF3中，N個第三上升控制電晶體（RCT3-1到RCT3-N）的各別的導通或/及關斷可以被N個第三上升控制訊號RCS3 [1:N]獨立控制，而N個第三下降控制電晶體（FCT3-1到FCT3-N）的各別的導通或/及關斷可以被N個第三下降控制訊號FCS3 [1:N]獨立控制。
參考圖21，在第四時脈輸出緩衝器CBUF4中，N個第四上升控制電晶體（RCT4-1到RCT4-N）的各別的導通或/及關斷可以被N個第四上升控制訊號RCS4 [1:N]獨立控制，而N個第四下降控制電晶體（FCT4-1到FCT4-N）的各別的導通或/及關斷可以被N個第四下降控制訊號FCS4 [1:N]獨立控制。
參考圖21，當第一時脈訊號CLK1的下降長度CF1大於第四時脈訊號CLK4的下降長度CF4時，在N個第一下降控制電晶體（FCT1-1到FCT1-N）中的導通下降控制電晶體的數量可小於N個第四下降控制電晶體（FCT4-1到FCT4-N）中導通下降控制電晶體的數量。
參考圖21，當第四時脈訊號CLK4的上升長度CR4大於第一時脈訊號CLK1的上升長度CR1時，N個第四上升控制電晶體（RCT4-1到RCT4-N）中導通上升控制電晶體的數量可小於N個第一上升控制電晶體（RCT1-1到RCT1-N）中導通上升控制電晶體的數量。
圖22繪示了使用根據本公開的多個特點的顯示器裝置100中的電阻器（r1、r2）補償閘極訊號之間的特性差。
參考圖22，根據本公開多個特點的顯示器裝置100可包括一印刷電路板PCB、一第一電阻器r1及一第二電阻器r2，印刷電路板PCB用於輸出一第一參考時脈訊號REF_CLK1至一第一參考時脈輸出端點Nr1及輸出一第二參考時脈訊號REF_CLK2至一第二參考時脈輸出端點Nr2，第一電阻器r1連接於第一參考時脈輸出端點Nr1與閘極驅動電路130之間，第二電阻器r2連接於第二參考時脈輸出端點Nr2與閘極驅動電路130之間。
參考圖22，第一參考時脈訊號REF_CLK1及第二參考時脈訊號REF_CLK2為未受控制的時脈訊號，且其各別的上升長度及下降長度可對應於彼此。
第一電阻器r1及第二電阻器r2可具有不同的電阻值。舉例而言，第一電阻器r1的電阻值可大於第二電阻器r2的電阻值。隨第一電阻器r1的電阻值增加，第一時脈訊號CLK1的上升及下降長度可變大。隨第二電阻器r2的電阻值降低，第一時脈訊號CLK1的上升及下降長度可變小。
第一時脈訊號CLK1可為當第一參考時脈訊號REF_CLK1通過第一電阻器r1並接著進入閘極驅動電路130的訊號。第二時脈訊號CLK2可為當第二參考時脈訊號REF_CLK2通過第二電阻器r2並接著進入閘極驅動電路130的訊號。
圖23A到23D繪示了包括在根據本公開的多個特點的顯示器裝置100中的位準偏移器300，其用於透過電阻器的控制而控制及輸出時脈訊號（CLK1、CLK2）。
參考圖23A，位準偏移器300可以提供m個時脈訊號（CLK1到CLKm）至閘極驅動電路130。位準偏移器300可安裝在印刷電路板PCB上，或連接於印刷電路板PCB。
m個時脈訊號（CLK1到CLKm）可包括第一時脈訊號CLK1及第二時脈訊號CLK2。
位準偏移器300可包括一第一源接腳（sourcing pin）Psrc1、一第一匯接腳（sink pin）Psnk1、一第二源接腳Psrc2及一第二匯接腳Psnk2。
位準偏移器300可包括一第一高位準開關S1H及一第一低位準開關S1L，第一高位準開關S1H位於第一源接腳Psrc1與被施加高位準電壓HV的節點之間，第一低位準開關S1L位於第一匯接腳Psnk1與被施加低位準電壓LV的節點之間。
位準偏移器300可包括一第二高位準開關S2H及一第二低位準開關S2L，第二高位準開關S2H位於第二源接腳Psrc2與被施加高位準電壓HV的節點之間，第二低位準開關S2L位於第二匯接腳Psnk2與被施加低位準電壓LV的節點之間。
位準偏移器300可更包括一控制邏輯2300，用於輸出為了控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的開關運作的控制訊號（CS1H、CS1L、CS2H及CS2L）。
當第一高位準開關S1H被導通時，第一時脈訊號CLK1可上升至高位準電壓HV，而當第一低位準開關S1L被導通時，第一時脈訊號CLK1可下降至低位準電壓LV。
當第二高位準開關S2H被導通時，第二時脈訊號CLK2可上升至高位準電壓HV，而當第二低位準開關S2L被導通時，第二時脈訊號CLK2可下降至低位準電壓LV。
本文中所述的第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L的每一者可使用電晶體實現，而第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的控制訊號（CS1H、CS1L、CS2H及CS2L）可為施加至電晶體的閘極節點的電壓。
印刷電路板PCB可包括一第一上升控制電阻器Rtr1、一第一下降控制電阻器Rtf1、一第二上升控制電阻器Rtr2及一第二下降控制電阻器Rtf2，且包括第一時脈訊號CLK1從其輸出至閘極驅動電路130的第一輸出節點Nout1，以及第二時脈訊號CLK2從其輸出至閘極驅動電路130的第二輸出節點Nout2。
第一上升控制電阻器Rtr1可電性連接於第一源接腳Psrc與第一輸出節點Nout1之間。第一下降控制電阻器Rtf1可電性連接於第一匯接腳Psnk1與第一輸出節點Nout1之間。
第二上升控制電阻器Rtr2可電性連接於第二源接腳Psrc2與第二輸出節點Nout2之間。第二下降控制電阻器Rtf2可電性連接於第二匯接腳Psnk2與第二輸出節點Nout2之間。
第一電容器C1可連接於第一輸出節點Nout1與接地端GND之間，第二電容器C2可連接於第二輸出節點Nout2與接地端GND之間。
為了使第一時脈訊號CLK1的下降長度CF1變成大於第二時脈訊號CLK2的下降長度CF2，第一下降控制電阻器Rtf1的電阻值可設定為大於第二下降控制電阻器Rtf2的電阻值。
為了使第二時脈訊號CLK2的上升長度CR2變成大於第一時脈訊號CLK1的上升長度CR1，第二上升控制電阻器Rtr2的電阻值可設定為大於第一上升控制電阻器Rtr1的電阻值。
參考圖23B，位準偏移器300可包括一第一時脈訊號輸出接腳Pclk1及一第二時脈訊號輸出接腳Pclk2。
位準偏移器300可包括第一高位準開關S1H及第一低位準開關S1L，第一高位準開關S1H位於第一時脈訊號輸出接腳Pclk1與被施加高位準電壓HV的節點之間，第一低位準開關S1L位於第一時脈訊號輸出接腳Pclk1與被施加低位準電壓LV的節點之間。
位準偏移器300可包括第二高位準開關S2H及第二低位準開關S2L，第二高位準開關S2H位於第二時脈訊號輸出接腳Pclk2與被施加高位準電壓HV的節點之間，第二低位準開關S2L位於第二時脈訊號輸出接腳Pclk2與被施加低位準電壓LV的節點之間。
位準偏移器300可更包括一控制邏輯2300，用於輸出為了控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的開關運作的控制訊號（CS1H、CS1L、CS2H及CS2L）。
當第一高位準開關S1H被導通時，第一時脈訊號CLK1可上升至高位準電壓HV，而當第一低位準開關S1L被導通時，第一時脈訊號CLK1可下降至低位準電壓LV。
當第二高位準開關S2H被導通時，第二時脈訊號CLK2可上升至高位準電壓HV，而當第二低位準開關S2L被導通時，第二時脈訊號CLK2可下降至低位準電壓LV。
印刷電路板PCB可包括一第一上升控制電阻器Rtr1、一第一下降控制電阻器Rtf1、一第二上升控制電阻器Rtr2及一第二下降控制電阻器Rtf2。
印刷電路板PCB可包括第一時脈訊號CLK1從其輸出至閘極驅動電路130的第一輸出節點Nout1，以及第二時脈訊號CLK2從其輸出至閘極驅動電路130的第二輸出節點Nout2。
印刷電路板PCB可包括用於允許電流以相反方向流動的一第一上升控制二極體Dr1以及一第一下降控制二極體Df1。印刷電路板PCB可包括用於允許電流以相反方向流動的一第二上升控制二極體Dr2以及一第二下降控制二極體Df2。
第一上升控制二極體Dr1及第一上升控制電阻器Rtr1可串聯於第一時脈訊號輸出接腳Pclk1與第一輸出節點Nout1之間。第一下降控制二極體Df1及第一下降控制電阻器Rtf1可串聯於第一時脈訊號輸出接腳Pclk1與第一輸出節點Nout1之間。
第二上升控制二極體Dr2及第二上升控制電阻器Rtr2可串聯於第二時脈訊號輸出接腳Pclk2與第二輸出節點Nout2之間。第二下降控制二極體Df2及第二下降控制電阻器Rtf2可串聯於第二時脈訊號輸出接腳Pclk2與第二輸出節點Nout2之間。
電容器C1可連接於第一輸出節點Nout與接地端GND之間，而第二電容器C2可連接於第二輸出節點Nout2與接地端GND之間。
為了使第一時脈訊號CLK1的下降長度CF1變成大於第二時脈訊號CLK2的下降長度CF2，第一下降控制電阻器Rtf1的電阻值可設定為大於第二下降控制電阻器Rtf2的電阻值。
為了使第二時脈訊號CLK2的上升長度CR2變成大於第一時脈訊號CLK1的上升長度CR1，第二上升控制電阻器Rtr2的電阻值可可設定為大於第一上升控制電阻器Rtr1的電阻值。
參考圖23C，位準偏移器300可包括第一時脈訊號輸出接腳Pclk1及第二時脈訊號輸出接腳Pclk2，且包括一第一上升設定接腳（setting pin）Pr1、一第一下降設定接腳Pf1、一第二上升設定接腳Pr2及一第二下降設定接腳Pf2。
位準偏移器300可包括一高位準開關S1H及第一低位準開關S1L，第一高位準開關S1H位於第一時脈訊號輸出接腳Pclk1與被施加高位準電壓HV的節點之間，第一低位準開關S1L位於第一時脈訊號輸出接腳Pclk1與被施加低位準電壓LV的節點之間。
位準偏移器300可包括第二高位準開關S2H及第二低位準開關S2L，第二高位準開關S2H位於第二時脈訊號輸出接腳Pclk2與被施加高位準電壓HV的節點之間，第二低位準開關S2L位於第二時脈訊號輸出接腳Pclk2與被施加低位準電壓LV的節點之間。
位準偏移器300可更包括一控制邏輯2300，用於輸出為了控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的開關運作的控制訊號（CS1H、CS1L、CS2H及CS2L）。
當第一高位準開關S1H被導通時，第一時脈訊號CLK1可上升至高位準電壓HV，而當第一低位準開關S1L被導通時，第一時脈訊號CLK1可下降至低位準電壓LV。
當第二高位準開關S2H被導通時，第二時脈訊號CLK2可上升至高位準電壓HV，而當第二低位準開關S2L被導通時，第二時脈訊號CLK2可下降至低位準電壓LV。
參考圖23C，印刷電路板PCB可包括一第一上升控制電阻器Rtr1、一第一下降控制電阻器Rtf1、一第二上升控制電阻器Rtr2及一第二下降控制電阻器Rtf2。
第一上升控制電阻器Rtr1可電性連接於第一上升設定接腳Pr1與接地端GND之間。第一下降控制電阻器Rtf1可電性連接於第一下降設定接腳Pf1與接地端GND之間。
第二上升控制電阻器Rtr2可電性連接於第二上升設定接腳Pr2與接地端GND之間。第二下降控制電阻器Rtf2可電性連接於第二下降設定接腳Pf2與接地端GND之間。
參考圖23C，位準偏移器300可更包括一設定邏輯2310，用於透過第一上升設定接腳Pr1偵測第一上升控制電阻器Rtr1的電阻值、透過第一下降設定接腳Pf1偵測第一下降控制電阻器Rtf1的電阻值、透過第二上升設定接腳Pr2偵測第二上升控制電阻器Rtr2的電阻值及透過第二下降設定接腳Pf2偵測第二下降控制電阻器Rtf2的電阻值。
舉例而言，設定邏輯2310可以提供具有已知電流值的電流至第一上升設定接腳Pr1，此後，量測在第一上升設定接腳Pr1的電壓值，及接著透過將量測得的電壓值除以已知電流值以取得第一上升控制電阻器Rtr1的電阻值。透過這種方式，亦可以取得第一下降控制電阻器Rtf1、第二上升控制電阻器Rtr2及第二下降控制電阻器Rtf2的電阻值。
設定邏輯2310可以提供取得的電阻值上的電阻控制資訊予控制邏輯2300。
控制邏輯2300可以透過使用電阻控制資訊控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各個的電阻值（當被導通時的導通電阻）的位準（level）。
為了使第一時脈訊號CLK1的下降長度CF1變成大於第二時脈訊號CLK2的下降長度CF2，第一低位準開關S1L的電阻值可可設定為大於第二低位準開關S2L的電阻值。
為了使第二時脈訊號CLK2的上升長度CR2變成大於第一時脈訊號CLK1的上升長度CR1，第二高位準開關S2H的電阻值可設定為大於第一高位準開關S1H的電阻值。
參考圖23D，位準偏移器300可包括一第一時脈訊號輸出接腳Pclk1及一第二時脈訊號輸出接腳Pclk2，且包括一控制時脈埠Pc及一控制資料埠Pd。
參考圖23D，位準偏移器300可包括一第一高位準開關S1H及一第一低位準開關S1L，第一高位準開關S1H位於第一時脈訊號輸出接腳Pclk1與被施加高位準電壓HV的節點之間，第一低位準開關S1L位於第一時脈訊號輸出接腳Pclk1與被施加低位準電壓LV的節點之間。
位準偏移器300可包括一第二高位準開關S2H及一第二低位準開關S2L，第二高位準開關S2H位於第二時脈訊號輸出接腳Pclk2與被施加高位準電壓HV的節點，第二低位準開關S2L位於第二時脈訊號輸出接腳Pclk2與被施加低位準電壓LV的節點。
位準偏移器300可更包括一控制邏輯2300，用於輸出為了控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的開關運作的控制訊號（CS1H、CS1L、CS2H及CS2L）。
當第一高位準開關S1H被導通時，第一時脈訊號CLK1可上升至高位準電壓HV，而當第一低位準開關S1L被導通時，第一時脈訊號CLK1可下降至低位準電壓LV。
位準偏移器300可以透過控制時脈埠Pc從控制器140接收控制時脈訊號SCL，及透過控制資料埠Pd從控制器140接收用於控制第一及第二時脈訊號（CLK1及CLK2）各別的訊號波型的控制資料SDA。
位準偏移器300可更包括一設定邏輯2310，用於使用控制時脈訊號SCL及控制資料SDA偵測設定值，及提供對應於偵測得的設定值的預定電阻控制資訊至控制邏輯2300。設定邏輯2310可以暫存器（register）實現。
參考圖23D，舉例而言，設定邏輯2310可以辨識在控制時脈訊號SCL的每個下降時間點（或上升時間點）的控制資料SDA的電壓位準，透過比較辨識出的電壓位準與參考電壓位準取得位元流（11100111）作為設定值，以觀察辨識出的電壓位準是否大於或小於參考電壓位準，或辨識出的電壓位準大於或小於參考電壓位準的程度，及使用預定設定值與電阻控制資訊之間的對應表以推得對應於所取得的設定值的控制資訊。
設定邏輯2310可以提供取得的電阻值上的電阻控制資訊予控制邏輯2300。
控制邏輯2300可以透過使用電阻控制資訊控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各個的電阻值（當被導通時的導通電阻）的位準。
為了使第一時脈訊號CLK1的下降長度CF1變成大於第二時脈訊號CLK2的下降長度CF2，第一低位準開關S1L的電阻值可可設定為大於第二低位準開關S2L的電阻值。
為了使第二時脈訊號CLK2的上升長度CR2變成大於第一時脈訊號CLK1的上升長度CR1，第二高位準開關S2H的電阻值可設定為大於第一高位準開關S1H的電阻值。
參考圖23E，位準偏移器300可包括一第一時脈訊號輸出接腳Pclk1及一第二時脈訊號輸出接腳Pclk2，且包括一控制時脈埠Pc及一控制資料埠Pd。
參考圖23E，位準偏移器300可包括一第一上升控制電阻器Rtr1、一第一下降控制電阻器Rtf1、一第二上升控制電阻器Rtr2及一第二下降控制電阻器Rtf2。
位準偏移器300可包括一第一高位準開關S1H、一第一低位準開關S1L、一第二高位準開關S2H及一第二低位準開關S2L。
第一高位準開關S1H及第一上升控制電阻器Rtr1可串聯於第一時脈訊號輸出接腳Pclk1與被施加高位準電壓HV的節點之間。第一低位準開關S1L及第一下降控制電阻器Rtf1可串聯於第一時脈訊號輸出接腳Pclk1與被施加低位準電壓LV的節點之間。
第二高位準開關S2H及第二上升控制電阻器Rtr2可串聯於第二時脈訊號輸出接腳Pclk2與被施加高位準電壓HV的節點之間。第二低位準開關S2L及第二下降控制電阻器Rtf2可串聯於第二時脈訊號輸出接腳Pclk2與被施加低位準電壓LV的節點之間。
位準偏移器300可更包括一控制邏輯2300，用於輸出為了控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的開關運作的控制訊號（CS1H、CS1L、CS2H及CS2L）。
當第一高位準開關S1H被導通時，第一時脈訊號CLK1可上升至高位準電壓HV，而當第一低位準開關S1L被導通時，第一時脈訊號CLK1可下降至低位準電壓LV。
位準偏移器300可以透過控制時脈埠Pc從控制器140接收控制時脈訊號SCL，及透過控制資料埠Pd從控制器140接收用於控制第一及第二時脈訊號（CLK1及CLK2）各別的訊號波型的控制資料SDA。
位準偏移器300可更包括一設定邏輯2310，用於使用控制時脈訊號SCL及控制資料SDA偵測設定值，及提供對應於偵測得的設定值的預定電阻控制資訊至控制邏輯2300。設定邏輯2310可以暫存器實現。
參考圖23D，舉例而言，設定邏輯2310可以辨識在控制時脈訊號SCL的每個下降時間點（或上升時間點）的控制資料SDA的電壓位準，透過比較辨識出的電壓位準與參考電壓位準取得位元流（11100111）作為設定值，以觀察辨識出的電壓位準是否大於或小於參考電壓位準，或辨識出的電壓位準大於或小於參考電壓位準的程度，及使用預定設定值與電阻控制資訊之間的對應表以推得對應於所取得的設定值的控制資訊。
設定邏輯2310可透過使用軟體工具，基於控制資訊控制第一上升控制電阻器Rtr1、第一下降控制電阻器Rtf1、第二上升控制電阻器Rtr2及第二下降控制電阻器Rtf2各別的電阻值。
為了使第一時脈訊號CLK1的下降長度CF1變成大於第二時脈訊號CLK2的下降長度CF2，第一下降控制電阻器Rtf1的電阻值可設定為大於第二下降控制電阻器Rtf2的電阻值。
為了使第二時脈訊號CLK2的上升長度CR2變成大於第一時脈訊號CLK1的上升長度CR1，第二上升控制電阻器Rtr2的電阻值可設定為大於第一上升控制電阻器Rtr1的電阻值。
同時，第一上升控制電阻器Rtr1、第一下降控制電阻器Rtf1、第二上升控制電阻器Rtr2及第二下降控制電阻器Rtf2各別的電阻值可分別為第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各別的電阻值（當被導通時的導通電阻）。
在這個情況下，設定邏輯2300可以控制第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L各個的電阻值（當被導通時的導通電阻）的位準。
為了使第一時脈訊號CLK1的下降長度CF1變成大於第二時脈訊號CLK2的下降長度CF2，第一低位準開關S1L的電阻值可可設定為大於第二低位準開關S2L的電阻值。
為了使第二時脈訊號CLK2的上升長度CR2變成大於第一時脈訊號CLK1的上升長度CR1，第二高位準開關S2H的電阻值可設定為大於第一高位準開關S1H的電阻值。
一種控制方法，用於控制包括在圖23C、23D及23E中的位準偏移器300中的第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關（S1H）的至少一個開關的電阻值（當被導通時的導通電阻）的位準，該控制方法可包括一種控制並聯開關的導通開關數量的方法，及一種控制控制訊號的電壓的方法。
調整並聯開關的導通開關數量的方法的說明如下。
如圖10A到10D、11A到11D、12、14及21所示，在開關被配置的情況中，其電阻值需被調整，其中多個子開關並聯（例如，RCT1-1到RCT1-N），開關的電阻值可以透過調整並聯的該些子開關的導通開關的數量來控制。
控制控制訊號的電壓的方法為控制控制訊號（CS1H、CS1L、CS2H及CS2L）的電壓的方法，其中控制訊號（CS1H、CS1L、CS2H及CS2L）控制開關的導通及/或關斷。以下參考圖24詳細說明此內容。
圖24繪示了用於控制包括在根據本公開的多個特點的顯示器裝置100中的位準偏移器300中的開關元件（S1H、S1L、S2H及S2L）的電阻位準的控制訊號CS。
參考圖24，控制訊號（對應於控制訊號（CS1H、CS1L、CS2H及CS2L）的訊號）的電壓變化可以被控制，以控制包括在圖23C、23D及23E中位準偏移器30中的第一高位準開關S1H、第一低位準開關S1L、第二高位準開關S2H及第二低位準開關S2L的電阻值（當被導通時的導通電阻）的位準。
為了允許時脈訊號CLK1的下降長度CF1變大，以下基於控制第一低位準開關S1L的電阻值的例子進行說明。
為了導通第一低位準開關S1L，控制邏輯2300可以將施加至第一低位準開關S1L的控制訊號CS1L的電壓從關斷電壓Voff切換成導通電壓Von。
為了增加第一低位準開關S1L的電阻值，當將控制訊號CS1L的電壓從關斷電壓Voff切換成導通電壓Von時，控制邏輯2300可以相對降低的速度從關斷電壓Voff切換至導通電壓Von。
如圖24所示，隨施加至第一低位準開關S1L的控制訊號CS1L的電壓從關斷電壓Voff被緩慢切換成導通電壓Von（亦即，圖24中的線的斜率變得更加平緩），通過第一低位準開關S1L的電流流得更慢，這產生了等同於第一低位準開關S1L的電阻值增加的效果。
圖25繪示了在圖6A及6B中的根據本公開的多個特點的顯示器裝置100中在如圖6A和6B中的Q節點共享結構下對閘極訊號之間的特性差的補償效果。
圖25示出了在m=2的情況下，在閘極訊號間特性差補償控制之前之後，第一閘極訊號VGATE1、第二閘極訊號VGATE2及Q節點電壓的圖表。
參考圖25，在使用閘極訊號之間的特性差補償控制之前，第一及第二閘極訊號（VGATE1及VGATE2）的下降特性如下所述。在這個情況下，下降長度代表在下降前當電壓位準達90%的電壓值的時間與在下降前當電壓位準達10%的電壓值的時間之間的差。
參考圖25，在使用閘極訊號之間的特性差補償控制之前，第一閘極訊號VGATE1的下降長度為1.64 μs。第二閘極訊號VGATE2的下降長度為2.08 μs。
參考圖25，在使用閘極訊號之間的特性差補償控制之前，第一閘極訊號VGATE1與第二閘極訊號VGATE2之間的下降長度的差（下降差）為0.44 μs（=2.08-1.61）。
應注意的是，在效果驗證模擬中，當應用了閘極訊號之間的特性差補償控制，僅有用於允許第一時脈訊號CLK1的第一時脈訊號CLK1變大的下降控制被應用。
參考圖25，在使用閘極訊號之間的特性差補償控制後的第一閘極訊號VGATE1的下降特性的說明如下。透過第一閘極訊號VGATE1的下降程序，當被量測下降長度時，在下降前當電壓位準達90%的電壓值的時間與在下降前當電壓位準達10%的電壓值的時間之間的差代表1.94 μs，其係從在應用特性差補償控制之前所量測到的1.64 μs的延長。
參考圖25，在使用閘極訊號之間的特性差補償控制後的第二閘極訊號VGATE2的下降特性的說明如下。透過第二閘極訊號VGATE2的下降程序，當被量測下降長度時，在下降前當電壓位準達90%的電壓值的時間與在下降前當電壓位準達10%的電壓值的時間之間的差代表2.08 μs。
參考圖25，在使用閘極訊號之間的特性差補償控制之後，第一閘極訊號VGATE1與第二閘極訊號VGATE2之間下降長度的差（下降差）為0.14 μs（=2.08-1.94）。這是一個從0.44μs顯著降低的值，其中0.44μs為在使用閘極訊號之間的特性差補償控制之前下降長度之間的差值。
據此，第一閘極訊號VGATE1與第二閘極訊號VGATE2之間的下降特性的差可以透過第一時脈訊號CLK1的下降控制而被降低。
圖26繪示了根據本公開的多個特點的顯示器裝置100中在如圖17中的Q節點共享結構（m=4）下對閘極訊號之間的特性差的補償效果。
圖26示出了在m=4時，在使用閘極訊號之間的特性差補償控制之前及之後第一到第四閘極訊號（VGATE1到VGATE4）及Q節點電壓的圖表。
參考圖26，在使用閘極訊號之間的特性差補償控制之前，第一到第四閘極訊號（VGATE1到VGATE4）的下降特性的說明如下。在這個情況下，下降長度代表在下降前當電壓位準達90%的電壓值的時間與在下降前當電壓位準達10%的電壓值的時間之間的差。
參考圖26，在使用閘極訊號之間的特性差補償控制之前，第一閘極訊號VGATE1的下降長度為1.91 μs。第二閘極訊號VGATE2的下降長度為1.83 μs。第三閘極訊號VGATE3的下降長度為2.17 μs。第四閘極訊號VGATE4的下降長度為2.42 μs。
參考圖26，在使用閘極訊號之間的特性差補償控制之前，第一到第四閘極訊號（VGATE1到VGATE4）之間的下降長度的最大差值（最大下降差）為0.59 μs（=2.42-1.83）。
應注意的是，在效果驗證模擬中，當使用閘極訊號之間的特性差補償控制時，使用了下降控制以允許：第一時脈訊號CLK1的下降長度CF1變成最大；第二時脈訊號CLK2的下降長度CF2變成第二大；及第三時脈訊號CLK3的下降長度CF3變成小於第二時脈訊號CLK2的下降長度CF2。
參考圖26，在使用閘極訊號之間的特性差補償控制後，第一到第四閘極訊號（VGATE1到VGATE4）的下降特性的說明如下。
參考圖26，在使用閘極訊號之間的特性差補償控制後，第一閘極訊號VGATE1的下降長度為2.061 μs。第二閘極訊號VGATE2的下降長度為1.96 μs。第三閘極訊號VGATE3的下降長度為1.99 μs。第四閘極訊號VGATE4的下降長度為2.36 μs。
參考圖26，在使用閘極訊號之間的特性差補償控制後，第一到第四閘極訊號（VGATE1到VGATE4）之間的下降長度的最大差值（最大下降差）為0.40 μs（=2.36-1.96）這是一個從0.59 μs顯著降低的值，其中0.59 μs為在使用閘極訊號之間的特性差補償控制之前下降長度之間的差值。
據此，第一到第四閘極訊號（VGATE1到VGATE4）之間的下降特性的差可以透過第一到第四時脈訊號（CLK1到CLK4）的下降控制而被降低。
根據本文所述的多個面向，能夠提供位準偏移器300、閘極驅動電路130及顯示器裝置100，其能夠降低閘極訊號之間的特性差，進而改善影像品質。
根據本文所述的多個面向，能夠提供位準偏移器300，其能夠以各種方式控制時脈訊號的上升特性及下降特性，及能夠提供使用位準偏移器300的閘極驅動電路130及顯示器裝置100。
根據本文所述的多個面向，能夠提供位準偏移器300、閘極驅動電路130及顯示器裝置100，即使當閘極驅動電路被嵌入顯示面板而成嵌入式的閘極驅動電路，其仍能夠降低閘極驅動電路所設置的區域的尺寸，及降低閘極訊號之間的特性差。
以上說明已經被呈現以使本領域具有通常知識者能夠做出及使用本公開的技術思想，並且已經提供在特定應用及其要求的上下文中。對所描述的面向的各種修改、增加及替換對於本領域具有通常知識者來說將是顯而易見的，並且在不脫離本公開的精神及範圍的情況下，本文定義的一般原理可以用於其他方面及應用。以上的說明及附圖僅出於說明的目的而提供了本公開的技術思想的示例。亦即，所公開的面向旨在說明本公開的技術思想的範圍。因此，本公開的範圍不限於所示的方面，而是符合與專利範圍一致的最廣範圍。本發明的保護範圍應以所附專利範圍為準，凡在其同等範圍內的技術思想均應理解為包含在本發明的保護範圍內。
100:顯示器裝置 110:顯示面板 120:資料驅動電路 130:閘極驅動電路 140:控制器 150:主機系統 300:位準偏移器 310:電力管理積體電路 400:控制電路 2300:控制邏輯 2310:設定邏輯 SUB:基板 DL,DL1到DLm:資料線 GL,GL1到GLm:閘極線 GL1:第一閘極線 GL2:第二閘極線 SP:子像素 DA:顯示區域 NDA:非顯示區域 DCS:資料控制訊號 GCS:閘極控制訊號 Data:影像資料 CLK:時脈訊號 SDIC:源極驅動器積體電路 ED:發光元件 PE:像素電極 CE:共同電極 EL:發光層 DRT:驅動電晶體 SCT:掃描電晶體 Cst:儲存電容器 N1:第一節點 N2:第二節點 N3:第三節點 SENT:感測電晶體 EVDD:驅動電壓 DVL:驅動電壓線 SCAN:掃描訊號 SCL:掃描訊號線 Vdata:資料電壓 RVL:參考電壓線 Vref:參考電壓 SENL:感測訊號線 SENSE:感測訊號 SF:電路薄膜 SPCB:源極印刷電路板 CPCB:控制印刷電路板 CBL:連接電纜 CLK1到CLKm:時脈訊號 VGATE1到VGATEm:閘極訊號 GBUF1到GBUFm:緩衝電路 CBUF1到CBUFm:時脈輸出緩衝器 Tu:上拉電晶體 Tu1:第一上拉電晶體 Tu2:第二上拉電晶體 Tu3:第三上拉電晶體 Tu4:第四上拉電晶體 Td:下拉電晶體 Td1:第一下拉電晶體 Td2:第二下拉電晶體 Td3:第三下拉電晶體 Td4:第四下拉電晶體 Q:Q節點 QB,QBa:QB節點 QB_O:奇數號QB節點 Nc1:第一時脈輸入端點 Ng1:第一閘極輸出端點 Nc2:第二時脈輸入端點 Ng2:第二閘極輸出端點 Nc3:第三時脈輸入端點 Ng3:第三閘極輸出端點 Nc4:第四時脈輸入端點 Ng4:第四閘極輸出端點 VST:起始訊號 RST:重置訊號 Td1a:第一額外下拉電晶體 Td2a:第二額外下拉電晶體 R1到R4,CR1到CR4:上升長度 F1到F4,CF1到CF4:下降長度 Nclk1:第一時脈輸出端點 Nclk2:第二時脈輸出端點 Nclk3:第三時脈輸出端點 Nclk4:第四時脈輸出端點 RCC1:第一上升控制電路 RCC2:第二上升控制電路 RCC3:第三上升控制電路 RCC4:第四上升控制電路 FCC1:第一下降控制電路 FCC2:第二下降控制電路 FCC3:第三下降控制電路 FCC4:第四下降控制電路 CDCS [1:N]:時脈差控制訊號 CDCS [1:N]:時脈偏差控制訊號 RCT1-1到RCT1-N:第一上升控制電晶體 RCT2-1到RCT2-N:第二上升控制電晶體 FCT1-1到FCT1-N:第一下降控制電晶體 FCT2-1到FCT2-N:第二下降控制電晶體 RCT1-1到RCT1-N:第一上升控制電晶體 RCT2-1到RCT2-N:第二上升控制電晶體 FCT1-1到FCT1-N:第一下降控制電晶體 FCT2-1到FCT2-N:第二下降控制電晶體 HV:高位準電壓 LV:低位準電壓 Nhv:高位準電壓節點 Nlv:低位準電壓節點 RCS1,RCS1 [1:N]:第一上升控制訊號 FCS1,FCS1 [1:N]:第一下降控制訊號 RCS2 [1:N]:第二上升控制訊號 FCS2 [1:N]:第二下降控制訊號 RCS3 [1:N]:第三上升控制訊號 FCS3 [1:N]:第三下降控制訊號 VSS1:基準電壓 PCB:印刷電路板 r1:第一電阻器 r2:第二電阻器 REF_CLK1:第一參考時脈訊號 REF_CLK2:第二參考時脈訊號 Nr1:第一參考時脈輸出端點 Nr2:第二參考時脈輸出端點 Psrc1:第一源接腳 Psnk1:第一匯接腳 Psrc2:第二源接腳 Psnk2:第二匯接腳 Pclk1:第一時脈訊號輸出接腳 Pclk2:第二時脈訊號輸出接腳 S1H:第一高位準開關 S2H:第二高位準開關 S1L:第一低位準開關 S2L:第二低位準開關 CS1H,CS1L,CS2H,CS2L:控制訊號 Rtr1:第一上升控制電阻器 Rtf1:第一下降控制電阻器 Rtr2:第二上升控制電阻器 Rtf2:第二下降控制電阻器 Nout1:第一輸出節點 Nout2:第二輸出節點 C1:第一電容器 C2:第二電容器 GND:接地端 Dr1:第一上升控制二極體 Df1:第一下降控制二極體 Dr2:第二上升控制二極體 Df2:第二下降控制二極體 Pr1:第一上升設定接腳 Pf1:第一下降設定接腳 Pr2:第二上升設定接腳 Pf2:第二下降設定接腳 Pc:控制時脈埠 Pd:控制資料埠 SCL:控制時脈訊號 SDA:控制資料 CS,CS1L:控制訊號 Voff:關斷電壓 Von:導通電壓
被包括以提供對本公開的進一步理解並且被併入及構成本公開的一部分的附圖示出了本公開的多個特點，並且與說明一起用於解釋本公開的原理。
在圖中： 圖1繪示了根據本公開的多個特點的顯示器裝置的系統配置； 圖2A及2B繪示了根據本公開的多個特點的顯示器裝置的子像素的等效電路圖； 圖3繪示了根據本公開的多個特點的顯示器裝置的系統實現方式的例子； 圖4A繪示了根據本公開的多個特點的顯示器裝置的閘極訊號輸出系統的例子； 圖4B繪示了根據本公開的多個特點的顯示器裝置的閘極驅動電路的例子； 圖4C繪示了根據本公開的多個特點的顯示器裝置的時脈訊號及在Q節點的電壓； 圖4D繪示了根據本公開的多個特點的顯示器裝置中的閘極訊號之間的特性差； 圖4E繪示了根據本公開的多個特點的顯示器裝置中的閘極訊號之間的特性差的補償； 圖5繪示了根據本公開的多個特點的顯示器裝置的閘極訊號輸出系統的例子； 圖6A及6B繪示了根據本公開的多個特點的顯示器裝置的閘極驅動電路的例子； 圖7繪示了根據本公開的多個特點的顯示器裝置中的特性差； 圖8A到8C繪示了用於補償根據本公開的多個特點的顯示器裝置中閘極訊號之間的特性差的功能； 圖9係根據本公開的多個特點的顯示器裝置的位準偏移器的方塊圖； 圖10A到10D繪示了根據本公開的多個特點的顯示器裝置的位準偏移器的第一時脈輸出緩衝器的電路的例子； 圖11A到11D繪示了根據本公開的多個特點的顯示器裝置的位準偏移器的第二時脈輸出緩衝器的電路的例子； 圖12係位準偏移器的細節圖式式，其中位準偏移器係用於補償根據本公開的多個特點的顯示器裝置中的閘極訊號之間的下降特性差； 圖13繪示了根據圖12的位準偏移器的N個第一下降控制電晶體中的導通下降控制電晶體的數量的第一時脈訊號的下降長度； 圖14係位準偏移器的細節圖式式，位準偏移器係用於補償根據本公開的多個特點的顯示器裝置中閘極訊號之間下降特性的差、上升特性的差； 圖15繪示了根據圖14的位準偏移器的N個第一下降控制電晶體中的導通下降控制電晶體的數量，第一時脈訊號的下降長度，及根據其的N個第二上升控制電晶體中的導通上升控制電晶體的數量，第二時脈訊號的上升長度； 圖16繪示了根據本公開的多個特點的顯示器裝置的閘極訊號輸出系統的例子； 圖17繪示了圖16的閘極訊號輸出系統中的閘極驅動電路的例子； 圖18繪示了圖16的閘極訊號輸出系統中的閘極訊號之間的特性差； 圖19繪示了圖16的閘極訊號輸出系統中的閘極訊號之間的特性差的補償； 圖20係圖16的閘極訊號輸出系統中的位準偏移器的方塊圖； 圖21係圖19的位準偏移器的細節圖式； 圖22繪示了使用根據本公開的多個特點的顯示器裝置中的電阻器補償閘極訊號之間的特性差； 圖23A到23E繪示了包括在根據本公開的多個特點的顯示器裝置中的位準偏移器，其用於透過電阻器的控制而控制及輸出時脈訊號； 圖24繪示了用於控制包括在根據本公開的多個特點的顯示器裝置中的位準偏移器中的開關元件的電阻位準的控制訊號； 圖25繪示了在圖6A及6B中的根據本公開的多個特點的顯示器裝置中在如圖6A和6B中的Q節點共享結構下對閘極訊號之間的特性差的補償效果；以及 圖26繪示了在圖6A及6B中的根據本公開的多個特點的顯示器裝置中在如圖17中的Q節點共享結構下對閘極訊號之間的特性差的補償效果。
100:顯示器裝置
110:顯示面板
120:資料驅動電路
130:閘極驅動電路
140:控制器
150:主機系統
DL:資料線
GL:閘極線
SP:子像素
DA:顯示區域
NDA:非顯示區域
DCS:資料控制訊號
GCS:閘極控制訊號
Data:影像資料
SUB:基板

Claims (23)

  1. 一種顯示器裝置，包含： 一基板；m條閘極線，設置在該基板上方，其中m為等於2或大於2的自然數；以及一閘極驅動電路，設置在該基板上方且用於基於m個時脈訊號提供m個閘極訊號給該m條閘極線，其中該閘極驅動電路包含m個輸出緩衝電路及一控制電路，該m個輸出緩衝電路用於基於該m個時脈訊號輸出該m個閘極訊號，該控制電路用於控制該m個輸出緩衝電路，其中該m個輸出緩衝電路各包含一上拉電晶體、一下拉電晶體以及該上拉電晶體及該下拉電晶體所連接的一點，且該上拉電晶體及該下拉電晶體所連接的該點電性連接於該m條閘極線中對應的一條閘極線，其中包括在該m個輸出緩衝電路中的該些上拉電晶體的所有閘極節點彼此電性連接，及包括在該m個輸出緩衝電路中的該些下拉電晶體的所有閘極節點彼此電性連接，及其中該m個時脈訊號中的至少一者的一訊號波型不同於該m個時脈訊號中的至少另一者的至少一訊號波型。
  2. 如請求項1所述的顯示器裝置，其中該m個閘極訊號包含一第一閘極訊號及一第m個閘極訊號，該第一閘極訊號在最早的時間點具有一導通位準電壓時段，該第m個閘極訊號在最晚的時間點具有一導通位準電壓時段， 其中該m個時脈訊號包含一第一時脈訊號及一第m個時脈訊號，該第一時脈訊號對應於該第一閘極訊號，該第m個時脈訊號對應於該第m個閘極訊號，及其中該第一時脈訊號的一下降長度大於該第m個時脈訊號的一下降長度。
  3. 如請求項2所述的顯示器裝置，其中該第一閘極訊號的一下降長度與該第m個閘極訊號的一下降長度之間的差小於該第一時脈訊號的該下降長度與該第m個時脈訊號的該下降長度之間的差。
  4. 如請求項1所述的顯示器裝置，其中該m個閘極訊號包含一第一閘極訊號及一第m個閘極訊號，該第一閘極訊號在最早的時間點具有一導通位準電壓時段，該第m個閘極訊號在最晚的時間點具有一導通位準電壓時段， 其中該m個時脈訊號包含一第一時脈訊號及一第m個時脈訊號，該第一時脈訊號對應於該第一閘極訊號，該第m個時脈訊號對應於該第m個閘極訊號，及其中該第m個時脈訊號的一上升長度大於該第一時脈訊號的一上升長度。
  5. 如請求項4所述的顯示器裝置，其中該第一閘極訊號的一上升長度與該第m個閘極訊號的一上升長度之間的差小於該第一時脈訊號的該上升長度與該第m個時脈訊號的該上升長度之間的差。
  6. 如請求項1所述的顯示器裝置，其中當m為2時，該m個時脈訊號包含一第一時脈訊號及一第二時脈訊號，該m個閘極訊號包含一第一閘極訊號及一第二閘極訊號， 其中該閘極驅動電路適於根據該第一時脈訊號輸出該第一閘極訊號至該m條閘極線中的一第一閘極線，及根據該第二時脈訊號輸出該第二閘極訊號至該m條閘極線中的一第二閘極線，其中該第一閘極訊號的一導通位準電壓時段與該第二閘極訊號的一導通位準電壓時段重疊，且該第一閘極訊號的該導通位準電壓時段所位在的時間點早於該第二閘極訊號的該導通位準電壓時段所位在的時間點，及其中該第一時脈訊號的一下降長度大於該第二時脈訊號的一下降長度，或該第二時脈訊號的一上升長度大於該第一時脈訊號的一上升長度。
  7. 如請求項6所述的顯示器裝置，其中該閘極驅動電路包含： 一第一輸出緩衝電路，用於響應於輸入至一第一時脈輸入端點的該第一時脈訊號，透過一第一閘極輸出端點輸出該第一閘極訊號至該第一閘極線；一第二輸出緩衝電路，用於響應於輸入至一第二時脈輸入端點的該第二時脈訊號，透過一第二閘極輸出端點輸出該第二閘極訊號至該第二閘極線；以及一控制電路，用於控制該第一輸出緩衝電路及該第二輸出緩衝電路，其中該第一輸出緩衝電路包含一第一上拉電晶體以及一第一下拉電晶體，該第一上拉電晶體電性連接於該第一時脈輸入端點與該第一閘極輸出端點之間，且係由在一Q節點的一電壓控制，該第一下拉電晶體電性連接於該第一閘極輸出端點與一基準輸入端點之間，且係由在一QB節點的一電壓控制，其中一基準電壓輸入至該基準輸入端點，及其中該第二輸出緩衝電路包含一第二上拉電晶體以及一第二下拉電晶體，該第二上拉電晶體電性連接於該第二時脈輸入端點與該第二閘極輸出端點之間，且係由在該Q節點的該電壓控制，該第二下拉電晶體電性連接於該第二閘極輸出端點與該基準輸入端點之間，且係由在該QB節點的該電壓控制。
  8. 如請求項7所述的顯示器裝置，其中該第一輸出緩衝電路更包含一第一額外下拉電晶體，電性連接於該第一閘極輸出端點與該基準輸入端點之間，且係由在另一QB節點的一電壓控制，其中該另一QB節點不同於該QB節點， 其中該第二輸出緩衝電路更包含一第二額外下拉電晶體，電性連接於該第二閘極輸出端點與該基準輸入端點之間，且係由在該另一QB節點的該電壓控制，及其中該第一下拉電晶體與該第一額外下拉電晶體交替運作，及該第二下拉電晶體與該第二額外下拉電晶體交替運作。
  9. 如請求項6所述的顯示器裝置，更包含一位準偏移器，用於輸出該第一時脈訊號及該第二時脈訊號至該閘極驅動電路， 其中該位準偏移器包含：一第一時脈輸出緩衝器，用於產生該第一時脈訊號及輸出產生的該第一時脈訊號至該第一時脈輸出端點；以及一第二時脈輸出緩衝器，用於產生該第二時脈訊號及輸出產生的該第二時脈訊號至該第二時脈輸出端點，其中該第一時脈輸出緩衝器包含一第一上升控制電路及一第一下降控制電路，該第一上升控制電路包括N個第一上升控制電晶體電性連接於一高位準電壓節點與該第一時脈輸出端點之間，該第一下降控制電路包括N個第一下降控制電晶體電性連接於一低位準電壓節點與該第一時脈輸出端點之間，其中N為等於2或大於2的自然數，其中該第二時脈輸出緩衝器包含一第二上升控制電路，包括N個第二上升控制電晶體電性連接於該高位準電壓節點與該第二時脈輸出端點之間，其中一第二下降控制電路包括N個第二下降控制電晶體電性連接於該低位準電壓節點與該第二時脈輸出端點之間，及其中包括在該第一上升控制電路、該第一下降控制電路、該第二上升控制電路及該第二下降控制電路中的至少一者的N個控制電晶體各別的導通及關斷係被獨立地控制。
  10. 如請求項9所述的顯示器裝置，其中該第一時脈訊號的該下降長度大於該第二時脈訊號的該下降長度，及 其中該N個第一下降控制電晶體中的多個導通下降控制電晶體的數量小於該N個第二下降控制電晶體中的多個導通下降控制電晶體的數量。
  11. 如請求項9所述的顯示器裝置，其中該第二時脈訊號的該上升長度大於該第一時脈訊號的該上升長度，及 其中該N個第二上升控制電晶體中的多個導通上升控制電晶體的數量小於該N個第一上升控制電晶體中的多個導通上升控制電晶體的數量。
  12. 如請求項1所述的顯示器裝置，更包含一位準偏移器及一印刷電路板，該位準偏移器用於提供該m個時脈訊號至該閘極驅動電路，該位準偏移器係連接於該印刷電路板，或該位準偏移器係安裝在該印刷電路板上， 其中該m個時脈訊號包含一第一時脈訊號及一第二時脈訊號，其中該位準偏移器包含一第一源接腳、一第一匯接腳、一第二源接腳及一第二匯接腳，其中該印刷電路板包含一第一上升控制電阻器、一第一下降控制電阻器、一第二上升控制電阻器、一第二下降控制電阻器、一第一輸出節點以及一第二輸出節點，其中該第一時脈訊號從該第一輸出節點輸出至該閘極驅動電路，該第二時脈訊號從該第二輸出節點輸出至該閘極驅動電路，其中該第一上升控制電阻器電性連接於該第一源接腳與該第一輸出節點之間，該第一下降控制電阻器電性連接於該第一匯接腳與該第一輸出節點之間，及其中該二上升控制電阻器電性連接於該第二源接腳與該第二輸出節點之間，該第二下降控制電阻器電性連接於該第二匯接腳與該第二輸出節點之間。
  13. 如請求項1所述的顯示器裝置，更包含一位準偏移器及一印刷電路板，該位準偏移器用於提供該m個時脈訊號至該閘極驅動電路，該位準偏移器係連接於該印刷電路板，或該位準偏移器係安裝在該印刷電路板上， 其中該m個時脈訊號包含一第一時脈訊號及一第二時脈訊號，其中該位準偏移器包含一第一時脈訊號輸出接腳以及一第二時脈訊號輸出接腳，其中該印刷電路板包含一第一上升控制電阻器、一第一下降控制電阻器、一第二上升控制電阻器、一第二下降控制電阻器、一第一輸出節點、一第二輸出節點、一第一上升控制二極體及一第一下降控制二極體以及一第二上升控制二極體及一第二下降控制二極體，其中該第一時脈訊號從該第一輸出節點輸出至該閘極驅動電路，該第二時脈訊號從該第二輸出節點輸出至該閘極驅動電路，該第一上升控制二極體及該第一下降控制二極體用於允許電流在彼此相反的方向上流動，該第二上升控制二極體及該第二下降控制二極體用於允許電流在彼此相反的方向上流動，其中該第一上升控制二極體與該第一上升控制電阻器在該第一時脈訊號輸出接腳與該第一輸出節點之間串聯，及該第一下降控制二極體與該第一下降控制電阻器在該第一時脈訊號輸出接腳與該第一輸出節點之間串聯，及其中該第二上升控制二極體與該第二上升控制電阻器在該第二時脈訊號輸出接腳與該第二輸出節點之間串聯，及該第二下降控制二極體與該第二下降控制電阻器在該二時脈訊號輸出接腳與該第二輸出節點之間串聯。
  14. 如請求項1所述的顯示器裝置，更包含一位準偏移器及一印刷電路板，該位準偏移器用於提供該m個時脈訊號至該閘極驅動電路，該位準偏移器係連接於該印刷電路板，或該位準偏移器係安裝在該印刷電路板上， 其中該m個時脈訊號包含一第一時脈訊號及一第二時脈訊號，其中該位準偏移器包含一第一時脈訊號輸出接腳、一第二時脈訊號輸出接腳、一第一上升設定接腳、一第一下降設定接腳、一第二上升設定接腳以及一第二下降設定接腳，其中該印刷電路板包含一第一上升控制電阻器、一第一下降控制電阻器、一第二上升控制電阻器以及一第二下降控制電阻器，其中該第一上升控制電阻器電性連接於該第一上升設定接腳與一接地端之間，及該第一下降控制電阻器電性連接於該第一下降設定接腳與該接地端之間，及其中該第二上升控制電阻器電性連接於該第二上升設定接腳與二接地端之間，及該第二下降控制電阻器電性連接於該第二下降設定接腳與該接地端之間。
  15. 如請求項1所述的顯示器裝置，更包含一位準偏移器及一控制器，該位準偏移器用於提供該m個時脈訊號至該閘極驅動電路，該控制器用於控制該閘極驅動電路， 其中該m個時脈訊號包含一第一時脈訊號及一第二時脈訊號，其中該位準偏移器包含一第一時脈訊號輸出接腳、一第二時脈訊號輸出接腳以及一控制資料埠，及其中該位準偏移器用於透過該控制資料埠從該控制器接收一控制時脈訊號，及透過該控制資料埠從該控制器接收一控制資料，其中該控制資料係用於控制該第一時脈訊號及該第二時脈訊號的每一者的訊號波型。
  16. 一種閘極驅動電路，包含： m個輸出緩衝電路，用於基於m個時脈訊號輸出m個閘極訊號，其中m為等於2或小於2的自然數；以及一控制電路，用於控制該m個輸出緩衝電路，其中該m個輸出緩衝電路各包含一上拉電晶體、一下拉電晶體以及該上拉電晶體及該下拉電晶體所連接的一點，且該上拉電晶體及該下拉電晶體所連接的該點電性連接於該m條閘極線中對應的一條閘極線， 其中包括在該m個輸出緩衝電路中的該些上拉電晶體的所有閘極節點彼此電性連接，及包括在該m個輸出緩衝電路中的該些下拉電晶體的所有閘極節點彼此電性連接，及其中該m個時脈訊號中的至少一者的一訊號波型不同於該m個時脈訊號中的至少另一者的至少一訊號波型。
  17. 如請求項16所述的閘極驅動電路，其中該m個閘極訊號包含一第一閘極訊號及一第m個閘極訊號，該第一閘極訊號在最早的時間點具有一導通位準電壓時段，該第m個閘極訊號在最晚的時間點具有一導通位準電壓時段，其中該m個時脈訊號包含一第一時脈訊號及一第m個時脈訊號，該第一時脈訊號對應於該第一閘極訊號，該第m個時脈訊號對應於該第m個閘極訊號，及其中該第一時脈訊號的一下降長度大於該第m個時脈訊號的一下降長度。
  18. 如請求項17所述的閘極驅動電路，其中該第一閘極訊號的一下降長度與該第m個閘極訊號的一下降長度之間的差小於該第一時脈訊號的該下降長度與該第m個時脈訊號的該下降長度之間的差。
  19. 一種位準偏移器，包含：m個時脈輸出緩衝器，用於輸出包括一第一時脈訊號到一第m個時脈訊號的m個時脈訊號，其中m為等於2或小於2的自然數，其中該第一時脈訊號到該第m個時脈訊號中的該第一時脈訊號及一第二時脈訊號各具有彼此部分重疊的一高位準電壓時段， 其中該第一時脈訊號的一訊號波型不同於該m個時脈訊號的至少另一者的至少一訊號波型，及其中該m個時脈訊號的該第一時脈訊號的一下降長度大於該第m個時脈訊號的一下降長度。
  20. 一種顯示器裝置，包含：m條閘極線，設置在一基板上方，其中m為等於2或大於2的自然數；一閘極驅動電路，設置在該基板上方且用於基於m個時脈訊號提供m個閘極訊號給該m條閘極線，一位準偏移器，用於提供該於m個時脈訊號至該閘極驅動電路，且該位準偏移器包括m個時脈輸出緩衝器，用於輸出包括一第一時脈訊號到一第m個時脈訊號的該m個時脈訊號；以及一印刷電路板，其中該位準偏移器係設置於該印刷電路板，其中該m個時脈訊號的該第一時脈訊號的一下降長度大於該第m個時脈訊號一下降長度。
  21. 如請求項20所述的顯示器裝置，其中該閘極驅動電路包含：m個輸出緩衝電路，用於基於該m個時脈訊號輸出該m個閘極訊號；以及一控制電路，用於控制該m個輸出緩衝電路。
  22. 如請求項21所述的顯示器裝置，其中該m個輸出緩衝電路各包含： 一上拉電晶體；一下拉電晶體；以及一點，其中該上拉電晶體及該下拉電晶體連接於該點，其中該點電性連接於該m條閘極線中對應的一條。
  23. 如請求項22所述的顯示器裝置，其中包括在該m個輸出緩衝電路中的該些上拉電晶體的所有閘極節點彼此電性連接，及包括在該m個輸出緩衝電路中的該些下拉電晶體彼此電性連接。
TW110146932A 2020-12-24 2021-12-15 位準偏移器、閘極驅動電路及顯示器裝置 TWI804104B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200183863A KR20220092257A (ko) 2020-12-24 2020-12-24 레벨 쉬프터, 게이트 구동 회로 및 표시 장치
KR10-2020-0183863 2020-12-24

Publications (2)

Publication Number Publication Date
TW202226217A TW202226217A (zh) 2022-07-01
TWI804104B true TWI804104B (zh) 2023-06-01

Family

ID=81972277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110146932A TWI804104B (zh) 2020-12-24 2021-12-15 位準偏移器、閘極驅動電路及顯示器裝置

Country Status (6)

Country Link
US (1) US11600213B2 (zh)
KR (1) KR20220092257A (zh)
CN (1) CN114677942A (zh)
DE (1) DE102021133842A1 (zh)
GB (1) GB2603286B (zh)
TW (1) TWI804104B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022047672A1 (zh) * 2020-09-02 2022-03-10 京东方科技集团股份有限公司 驱动方法、驱动电路和显示装置
KR20230020831A (ko) * 2021-08-04 2023-02-13 주식회사 엘엑스세미콘 게이트 드라이버 회로 및 그의 구동방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201303822A (zh) * 2011-07-01 2013-01-16 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置
US20180025696A1 (en) * 2016-07-22 2018-01-25 Au Optronics Corporation Display device and data driver
US20200219576A1 (en) * 2019-01-04 2020-07-09 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, gate drive circuitry and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010509B1 (ko) * 2004-05-31 2011-01-21 엘지디스플레이 주식회사 구동 회로가 내장된 액정 표시 패널
KR101112213B1 (ko) * 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
US20080211760A1 (en) * 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
KR101510879B1 (ko) 2008-02-04 2015-04-10 엘지디스플레이 주식회사 표시장치
KR102203765B1 (ko) * 2014-11-06 2021-01-15 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
CN106023941B (zh) 2016-07-29 2018-05-01 京东方科技集团股份有限公司 电平转移电路及其驱动方法、栅极驱动电路和显示装置
KR102423863B1 (ko) * 2017-08-04 2022-07-21 엘지디스플레이 주식회사 게이트 구동부 및 이를 구비한 평판 표시 장치
DE112019000523T5 (de) * 2018-01-26 2020-10-15 Rohm Co., Ltd. Brückenschaltung, elektronisches gerät unter verwendung von dieser und anzeigegerät
WO2020140236A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 信号保护电路、其驱动方法及设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201303822A (zh) * 2011-07-01 2013-01-16 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置
US20180025696A1 (en) * 2016-07-22 2018-01-25 Au Optronics Corporation Display device and data driver
US20200219576A1 (en) * 2019-01-04 2020-07-09 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, gate drive circuitry and display device

Also Published As

Publication number Publication date
DE102021133842A1 (de) 2022-06-30
GB202117801D0 (en) 2022-01-26
US11600213B2 (en) 2023-03-07
GB2603286A (en) 2022-08-03
CN114677942A (zh) 2022-06-28
KR20220092257A (ko) 2022-07-01
US20220208058A1 (en) 2022-06-30
GB2603286B (en) 2023-04-19
TW202226217A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
TWI626637B (zh) 顯示裝置
TWI762087B (zh) 觸控顯示裝置及資料驅動電路
CN103177687B (zh) 发光显示设备
TWI804104B (zh) 位準偏移器、閘極驅動電路及顯示器裝置
US10930209B2 (en) Stretchable display device, panel driving circuit and the method of driving the same
CN111383584B (zh) 显示设备
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
US11749205B2 (en) Gate driving circuit having a dummy pull-down transistor to sense current and driving method thereof
KR20220092294A (ko) 게이트 구동 회로, 표시 장치 및 게이트 구동 방법
EP4020453A1 (en) Level shifter and display device
EP4020455A1 (en) Gate driving circuit and display device
JP2023070157A (ja) ゲート駆動回路及び表示装置
KR20230103149A (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 터치 구동 방법
KR102457161B1 (ko) 게이트 드라이버가 내장된 표시패널 및 이를 이용한 표시장치
KR20220087685A (ko) 게이트 구동 회로 및 표시 장치
KR20220087316A (ko) 표시장치 및 게이트 구동 회로
KR102689613B1 (ko) 표시장치와 그 불량 감지 방법
US20230186854A1 (en) Display Device
KR20240094346A (ko) 디스플레이 장치 및 레벨 시프터
KR20240023342A (ko) 트랜스미션 게이트 회로, 인버터 회로 및 이들을 포함하는 게이트구동회로
KR20230009258A (ko) 게이트 구동부 및 이를 이용한 표시 장치
KR20240106045A (ko) 표시 장치, 패널 결함 검출 회로 및 패널 결함 검출 방법
KR20240092307A (ko) 게이트 구동 회로 및 표시 장치
KR20220093460A (ko) 표시장치
KR20240092320A (ko) 게이트 구동 회로 및 표시 장치