TWI802847B - 一種太陽能電池及其製備方法 - Google Patents

一種太陽能電池及其製備方法 Download PDF

Info

Publication number
TWI802847B
TWI802847B TW110105037A TW110105037A TWI802847B TW I802847 B TWI802847 B TW I802847B TW 110105037 A TW110105037 A TW 110105037A TW 110105037 A TW110105037 A TW 110105037A TW I802847 B TWI802847 B TW I802847B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
layer
conductivity type
solar cell
semiconductor layer
Prior art date
Application number
TW110105037A
Other languages
English (en)
Other versions
TW202137576A (zh
Inventor
唐文帥
張俊兵
黃卓
Original Assignee
大陸商晶澳(揚州)太陽能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商晶澳(揚州)太陽能科技有限公司 filed Critical 大陸商晶澳(揚州)太陽能科技有限公司
Publication of TW202137576A publication Critical patent/TW202137576A/zh
Application granted granted Critical
Publication of TWI802847B publication Critical patent/TWI802847B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876Particular processes or apparatus for batch treatment of the devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本發明公開了一種太陽能電池及其製備方法,涉及太陽能電池領域。該方法的一具體實施方式包括半導體基板,所述半導體基板的第一表面設置有多個凹槽區域,在所述凹槽區域上設置有多個柵線,所述柵線的第一端部的至少一部分容置於所述凹槽區域中,所述柵線的與第一端部相對的第二端部突出於所述半導體基板的第一表面。該實施方式有效的增大了半導體基板與柵線的接觸面積,從而降低了線電阻和接觸電阻,提高了填充因數,同時不會因增加遮光面積而影響短路電流。

Description

一種太陽能電池及其製備方法
本發明涉及太陽能電池領域,尤其涉及一種太陽能電池及其製備方法。
人類的生存與發展離不開能源。太陽能電池是一類把光能直接轉化為電能器件。太陽能是最具優點的可再生、量大、清潔能源之一。高效的光電轉化率和較低的使用成本是人類對太陽能電池的渴求。
有鑑於此,本發明實施例提供一種太陽能電池及其製備方法,能夠提高太陽能電池的效率。
為實現上述目的,根據本發明實施例的一個方面,提供了一種太陽能電池,包括半導體基板,所述半導體基板的第一表面設置有多個凹槽區域,在所述凹槽區域上設置有多個柵線,所述柵線的第一端部的至少一部分容置於所述凹槽區域中,所述柵線的與第一端部相對的第二端部突出於所述半導體基板的第一表面。
上述發明中的一個實施例具有如下優點或有益效果:與平面接觸面相比,柵線的第一端部與所述凹槽區域的接觸面積大,即這種設計有效的增大了半導體基板與柵線的接觸面積,從而降低了線電阻和接觸電阻,提高了填充因數,同時,由於遮光面積由柵線的第二端部的面積決定,而第二端部的面積並未發生變化,因此柵線的遮光面積並未增大,因此此電極的設計並不會因增加遮光面積而影響短路電流,因此在不降低短路電流的同時提高了填充因數。
可選的,所述凹槽區域的表面為弧形面,所述柵線的第一端部的表面與所述凹槽區域的表面相配合。
可選的,所述第一表面上依次設置有第一隧穿層、第一導電類型半導體層、第一鈍化膜,所述柵線在所述凹槽區域的所述第一鈍化膜上形成,並且穿過在所述第一鈍化膜中形成的開口部連接至所述第一導電類型半導體層。
可選的,在所述半導體基板的與所述第一表面相對的第二表面上設置有第二導電類型半導體層。
可選的,所述第二導電類型半導體層通過在半導體基板的所述第二表面上摻雜第二導電類型的雜質形成。
可選的,在所述第二表面上設置有凹槽區域,所述第二表面上依次設置有第二隧穿層、第二導電類型半導體層、第二鈍化膜、柵線,所述柵線在所述凹槽區域的所述第二鈍化膜上形成,並且穿過在所述第二鈍化膜中形成的開口部連接至所述第二導電類型半導體層。
可選的,所述第一導電類型半導體層為微晶矽薄膜層、非晶矽薄膜層、多晶矽薄膜層、氧化矽薄膜層及碳化矽薄膜層中的一種形成的單層膜或者幾種形成的複合膜。
可選的,所述凹槽區域的槽口的寬度小於所述第二端部的寬度。
可選的,所述多個柵線均勻排布或不均勻排布。
可選的,所述半導體基板在凹槽區域帶有絨面。
可選的,所述半導體基板具有第一導電類型,所述第一導電類型半導體層具有比所述半導體基板高的摻雜濃度,所述第一導電類型半導體層設置於所述半導體基板的背光面。
可選的,所述半導體基板具有第二導電類型,所述第二導電類型半導體層具有比所述半導體基板高的摻雜濃度。
可選的,所述第一導電類型及所述第二導電類型為P型或N型,所述第一導電類型與所述第二導電類型的導電類型相反。
可選的,所述第一隧穿層及所述第二隧穿層分別為氧化物、氮化物、半導體或導電聚合物中一種形成的單層膜或幾種形成的疊層膜。
可選的,所述第一隧穿層及所述第二隧穿層的厚度為0.5nm~2.5nm。
可選的,所述第一鈍化膜及所述第二鈍化膜為矽氮化物膜、包含氫的矽氮化物膜、矽氧化物膜、矽氮氧化物膜、鋁氧化物膜中一種形成的單層膜或幾種形成的疊層膜。
根據本發明的另一方面,提供了一種製備太陽能電池的方法,包括以下步驟:在半導體基板的第一表面形成凹槽區域;將所述柵線形成於所述凹槽區域上。
可選的,通過鐳射開槽的方法在所述半導體基板的第一表面形成所述凹槽區域。
可選的,在半導體基板第一表面形成凹槽區域後還包括以下步驟:在所述第一表面上製備第一隧穿層;在第一隧穿層上形成第一導電類型半導體層;第一導電類型半導體層上形成第一鈍化膜;在所述凹槽區域的所述第一鈍化膜上形成柵線,使柵線穿過在所述第一鈍化膜中形成的開口部連接至所述第一導電類型半導體層。
可選的,通過使用鐳射的鐳射燒蝕或者使用蝕刻溶液、蝕刻糊劑和光刻工藝的各種方法來形成開口部。
可選的,通過使用絲網印刷並且然後使用熱處理方法,在第一鈍化膜上塗覆用於形成電極的糊劑來形成電極,使用印刷方法和熱處理方法來形成電極,則當形成電極時,自然地形成開口部。
上述的非慣用的可選方式所具有的進一步效果將在下文中結合具體實施方式加以說明。
以下結合附圖對本發明的示範性實施例做出說明,其中包括本發明實施例的各種細節以助於理解,應當將它們認為僅僅是示範性的。因此,本領域普通技術人員應當認識到,可以對這裡描述的實施例做出各種改變和修改,而不會背離本發明的範圍和精神。同樣,為了清楚和簡明,以下的描述中省略了對公知功能和結構的描述。
圖1-3是根據本發明實施例的一種太陽能電池的結構示意圖,如圖1-3所示,本發明實施例中的太陽能電池包括半導體基板100,其特徵在於,所述半導體基板100的第一表面102設置有多個凹槽區域101,在所述凹槽區域101上設置有多個柵線110,所述柵線110的第一端部111的至少一部分容置於所述凹槽區域101中,所述柵線110的與第一端部111相對的第二端部112突出於所述半導體基板100的第一表面102。
與平面接觸面相比,柵線的第一端部111與所述凹槽區域101的接觸面積大,有效的增大了半導體基板與柵線的接觸面積,從而降低了線電阻和接觸電阻,提高了填充因數,同時,由於遮光面積由柵線的第二端部的面積決定,而第二端部的面積並未發生變化,因此柵線的遮光面積並未增大,因此此電極的設計並不會因增加遮光面積而影響短路電流,因此在不降低短路電流的同時提高了填充因數。
所述柵線110的第一端部111的至少一部分容置於所述凹槽區域101中,可以理解為所述柵線110的第一端部111的一部分或全部容置於凹槽區域101中,第一端部111可以高出所述凹槽區域101的表面或與凹槽區域101的表面相貼合。所述第二端部112可以為各種形狀,包括但不限於平坦部或曲形部,限於製造工藝的原因,平坦部並非絕對平。
凹槽區域101可以為各種形狀,如在本公開的一個實施例中,所述凹槽區域101的表面為弧形面,所述柵線110的第一端部111的表面與所述凹槽區域101的表面相配合。只需通過鐳射開槽即可在半導體基板100表面形成弧形面,工藝簡單。凹槽區域101可以為各種弧度的弧形,也可以是弧形與其他任意形狀的結合,可以為一段弧,也可以為相連的兩段或多段弧,對凹槽區域101的弧形的弧度不作限制。優選以柵線110的第二端部112的寬度為直徑的半圓弧形,這樣柵線110與凹槽區域101的接觸面積較大,能夠更大的降低線電阻和接觸電阻,提高填充因數,進而提高太陽能電池的效率。弧的深度不作限制,優選在5~20μm。
所述凹槽區域101的槽口的寬度可以大於、小於或等於所述柵線110的第二端部112的寬度。優選凹槽區域101的槽口的寬度略小於第二端部112的寬度,這樣盡可能的增大柵線與半導體基板100的接觸面積,從而提高填充因數。
所述柵線110設置在所述半導體基板100的第一表面102,所述第一表面102可以為受光的一面或背光的一面,相對應的,所述半導體基板100的第一表面102設置有多個凹槽區域101。一個柵線110設置於一個所述凹槽區域101上,多個柵線110彼此間隔開並且在第一方向上延伸。所述柵線110在半導體基板100上的排布可以根據需要設置,可以均勻排布或不均勻排布。多條柵線110之間的間距可以相等。柵線110線寬範圍在10~140μm,線間距範圍在1.0~2.0mm。柵線的線寬越大,線間距越小,即柵線的排布越密集,則柵線的面積越大,當柵線設置於太陽能電池的正面時柵線的遮光面積越大,會降低短路電流。柵線的線寬越小,線間距越大,即柵線的排布越稀疏,則柵線的遮光面積降低,但收集的電子也隨之降低。
還可以包括設置於與第一表面102相對面的第二表面202的柵線210,相對應的,第二表面也設置有多個凹槽區域201。一個柵線210設置於一個所述凹槽區域201上,多個柵線210彼此間隔開並且在所述第一方向或第二方向上延伸。
所述半導體基板100的種類不做限制,半導體基板100包括但不限於矽、氮化鎵、碳化矽、砷化鎵等半導體材料。矽基板可以是單晶矽、多晶矽,或非晶矽。比如可以為P型單晶矽、P型多晶矽、N型單晶矽和N型多晶矽中的任意一種。
如圖3所示,在本公開的一個實施例中, 在所述半導體基板100上設置有第二導電類型半導體層230,第二導電類型半導體層230位於靠近光接收表面的區域。凹槽區域101可以設置於半導體基板100的背光表面上,也可以設置在第二導電類型半導體層的光接收表面上,或者在半導體基板100的背光面和第二導電類型半導體層的表面上同時設置有凹槽區域101。
半導體基板100可以由第一導電類型(例如,p型)的矽形成。第二導電類型半導體層是摻雜有與半導體基板100的第一導電類型(例如,p型)相反的第二導電類型(例如,n型)的雜質的區域。第二導電類型半導體層與半導體基板100一起形成p-n結。如果第二導電類型半導體層是n型,則可以通過向半導體基板100的受光表面摻雜諸如磷(P)、砷(As)以及銻(Sb)的V族元素的雜質來形成。如果第二導電類型半導體層是p型,則可以通過向半導體基板100的受光表面摻雜諸如硼(B)、稼(Ga)的Ⅲ族元素的雜質來形成。被用作第一導電類型或第二導電類型的雜質的p型摻雜物可以包括諸如硼(B)、鋁(Al)、鎵(Ga)和銦(In)這樣的Ⅲ族元素。被用作第一導電類型或第二導電類型的雜質的n型摻雜物可以包括諸如磷(P)、砷(As)、鉍(Bi)和銻(Sb)這樣的V族元素。然而,本發明不限於這些示例,並且可以使用各種摻雜物作為第一導電類型或第二導電類型的雜質。
當入射在半導體基板100上的光的能量施加至半導體基板100內部的原子時,由此生成多個電子空穴對。電子接著向n型半導體移動,而空穴接著向p型半導體移動。因而,如果半導體基板100是p型而第二導電類型半導體層是n型,則空穴向p型半導體基板100移動而電子向n型第二導電類型半導體層移動。因為第二導電類型半導體層和半導體基板100一起形成p-n結,所以如果半導體基板100是n型,則第二導電類型半導體層是p型。在這種情況下,電子向半導體基板100移動,而空穴向第二導電類型半導體層移動。
所述半導體基板100可以在凹槽區域101帶有絨面。單晶矽使用堿制絨的方法在矽片表面形成金字塔絨面,多晶電池使用酸刻蝕的方法在矽片表面形成凹坑絨面。矽表面的絨面可以增加太陽光在電池表面的吸收,使到達半導體基板100的光的量增加,達到陷光作用。在本實施方式中,絨面可以在半導體基板100的前表面和後表面形成,因此有效地防止通過這兩個表面入射的光的反射。
所述凹槽區域101可以通過鐳射在半導體基板100表面開槽形成。鐳射的相應參數為鐳射功率範圍在10~50W,頻率範圍在10~50KHz,脈衝寬度範圍在10~100ns,波長範圍為400-600nm,速度範圍在50~200mm/s。
圖4是根據本發明實施例的一種太陽能電池的結構示意圖,如圖4所示,本發明實施例中的太陽能電池包括半導體基板100和設置於半導體基板100上的第二導電類型半導體層230,第二導電類型半導體層230被設置在半導體基板100的第二表面202上,第二表面202可以為半導體基板100的光入射到的前表面上。第二導電類型半導體層230可以通過將第二導電類型的雜質摻雜到半導體基板100的部分中而形成,第一表面102可以為半導體基板100的背光面。第一表面102設置有多個凹槽區域101,在所述半導體基板100的第一表面上依次設置有第一隧穿層120、第一導電類型半導體層130、第一鈍化膜140,柵線110在第一鈍化膜140上形成,並且穿過在第一鈍化膜140中形成的開口部連接至第一導電類型半導體層130。具體的,柵線110的第一端部111在凹槽區域101的第一鈍化膜140上形成,並且穿過在第一鈍化膜140中形成的開口部連接至第一導電類型半導體層130。若第二端部112的寬度大於凹槽區域101的槽口寬度,則第二端部112穿過在第一表面102的第一鈍化膜140中形成的開口部連接至第一導電類型半導體層130。
在所述第二導電類型半導體層230的表面上還可以設置有凹槽區域201、第二鈍化膜240以及柵線210。
本實施例中的凹槽接觸結構和膜層設計相互配合,凹槽區域和電極的接觸結構雖增大了接觸面積,但是由於存在第一隧穿層120,金屬電極並不與半導體基板直接接觸,並不會由於增大的金屬電極與第一導電類型半導體導電層的接觸面積而增大金屬複合,導致電池開路電壓的降低。相反,第一隧穿層120的鈍化作用和第一導電類型半導體層130的場鈍化作用可以極大地降低少子複合速率,同時有利於多子的傳導,因而電池具有高的開路電壓和填充因數。同時,由於凹槽區域和電極的接觸結構增大了接觸面積,降低了線電阻和接觸電阻,提高了填充因數。進而提高了太陽能電池的效率。
第二導電類型半導體層230可以具有與半導體基板100相同的晶體結構和半導體材料,但是可以具有不同的導電類型或者不同的摻雜濃度。半導體基板100可以具有第一導電類型或第二導電類型。第一導電類型及第二導電類型分別為P型或N型,第一導電類型與第二導電類型的導電類型相反,若第一導電類型為P型,則第二導電類型為N型,若第一導電類型為N型,則第二導電類型為P型。具體地,如果半導體基板100具有第一導電類型,則半導體基板100和第二導電類型半導體層230具有不同的導電類型。如果半導體基板100具有第二導電類型,則第二導電類型半導體層230可以具有比半導體基板100高的摻雜濃度。半導體基板100以低摻雜濃度摻雜有第一導電類型或第二導電類型的雜質。在這種情況下,半導體基板100可以具有比第一導電類型半導體層130和第二導電類型半導體層230中的一個低的摻雜濃度、高的電阻或者低的載流子濃度。
如果半導體基板100具有第一導電類型如P型,則具有第一導電類型的第一導電類型半導體層130具有與半導體基板100相同的導電類型,並且可以形成後表面場(BSF)區域,該後表面場(BSF)區域具有比半導體基板100高的摻雜濃度並且形成BSF。具有第二導電類型的第二導電類型半導體層230具有與半導體基板100的導電類型不同的導電類型,並且可以與半導體基板100一起形成p-n結的發射極區域。因此,形成發射極區域的第二導電類型半導體層230被設置在半導體基板100的前表面側,能夠使進入p-n結區域的光的路徑最小化。
如果半導體基板100具有第二導電類型如N型,則第一導電類型半導體層130形成發射極區域,並且第二導電類型半導體層230具有與半導體基板100相同的導電類型,並且可以形成前表面場(FSF)區域,該前表面場(FSF)區域具有比半導體基板100高的摻雜濃度並且形成FSF。
與半導體基板100分離地形成的第一導電類型半導體層130可以被設置在半導體基板100的後表面側,形成半導體基板100的一部分的第二導電類型半導體層230可以被設置在半導體基板100的前表面側。如果具有與半導體基板100的晶體結構不同的晶體結構的第一導電類型半導體層130被設置在半導體基板100的前表面側,由於第一導電類型半導體層130中的光的吸收增加則可以減少到達p-n結的光的量。因此,第一導電類型半導體層130可以被設置在半導體基板100的後表面側,但是本發明不限於此。
第一隧穿層120可以產生隧穿效應。具體地,第一隧穿層120可以用作電子和空穴的一種屏障。也就是說,第一隧穿層120可以不發送少數載流子。在少數載流子在與第一隧穿層120相鄰的部分中被累積之後,只有具有特定級別或更高級別的能量的多數載流子可以穿過第一隧穿層120。具有特定級別或更高級別的能量的多數載流子可以通過隧穿效應很容易地穿過第一隧穿層120。此外,第一隧穿層120還可以用作用於防止第一導電類型半導體層130的摻雜物擴散到半導體基板100中的擴散屏障。
第一隧穿層120可以包括多數載流子能夠隧穿的各種材料。例如,第一隧穿層120可以包括氧化物、氮化物、半導體和導電聚合物。具體地,第一隧穿層120可以由包括矽氧化物(SiOx)的矽氧化物層形成。矽氧化物層具有極好的鈍化特性,並且載流子能夠很容易地隧穿矽氧化物層。在一些實施方式中,第一隧穿層120可以由包括即使在高溫處理中也具有強的耐用性的SiCx的介電材料製成,或者可以由SiNx、氫化的SiNx、TiOx、SiON或氫化的SiON製成。所述第一隧穿層120為這些材料中一種形成的單層膜或幾種形成的疊層膜。
第一隧穿層120的厚度可以是0.5nm~2.5nm。在這種情況下,可以通過氧化工藝如低溫爐管氧化工藝、硝酸氧化工藝、臭氧氧化工藝,或原子層沉積工藝(ALD),或低壓化學氣相沉積工藝(LPCVD)形成。第一隧穿層120的厚度限於0 .5nm~2.5nm的範圍內,以便實現隧穿效應。可以稍微地超出0.5nm~2.5nm的範圍。然而,在這種情況下,可以減小隧穿效應。第一隧穿層120為具有0.5nm或更高的厚度,因為實際上很難形成具有小於0.5nm的厚度的第一隧穿層120。此外,第一隧穿層120為具有2.5nm或更小的厚度,如果厚度超過2.5nm,則隧穿效應是微弱的。
在本公開的一個實施例中,所述的第一導電類型半導體層130可以包括與半導體基板100相同的半導體材料(更具體地,矽半導體材料)。由於可以與半導體基板100分離地在半導體基板100上形成第一導電類型半導體層130,因此第一導電類型半導體層130可以具有與半導體基板100的晶體結構不同的晶體結構。第一導電類型半導體層130可以為微晶矽薄膜層、非晶矽薄膜層、多晶矽薄膜層、氧化矽薄膜層及碳化矽薄膜層中的一種形成的單層膜或者至少兩種形成的疊層膜,其厚度為5nm-200nm。如果第一導電類型半導體層130為多晶矽材料,載流子可以平滑地移動,因為第一導電類型半導體層130具有極好的導電性,並且能夠在由氧化物製成的第一隧穿層120中平滑地產生載流子的隧穿。
可以採用低壓化學氣相沉積法(LPCVD)或者等離子增強化學氣相沉積法(PECVD)沉積矽薄膜。通過將第一導電類型的雜質摻雜到非晶矽材料、細晶矽材料或多晶矽材料中可以形成第一導電類型半導體層130。比如採用離子注入的方法對矽薄膜進行摻雜。通過退火的方式可以將摻雜進的雜質進行激活,從而真正實現對矽薄膜的摻雜,同時對矽薄膜進行了晶化熱處理,進一步提升該薄膜的性能。通過化學溶液如HF等可以將退火後形成的氧化層除去。所述的矽薄膜摻雜的濃度範圍在1.0E19atoms/cm3-2.0E21atoms/cm3。
第一鈍化膜140與第一導電類型半導體層130接觸並且在第一導電類型半導體層130上形成,第一鈍化膜140可以是矽氮化物膜、包含氫的矽氮化物膜、矽氧化物膜如氧化矽SiO2、矽氮氧化物膜、鋁氧化物膜如氧化鋁Al2O3、MgF2、TiO2、和CeO2構成的組中選擇的單層膜,或者為從該組中選擇的兩種或更多種膜進行組合的多層結構。其厚度為30~300nm,折射率為1.2~2.8。第一鈍化膜140可以通過管式或板式等離子增強化學氣相沉積法(PECVD)在第一導電類型半導體層130上生長。
第一鈍化膜140優選鈍化減反複合膜如矽氮化物膜,能夠使存在於第一導電類型半導體層130中的缺陷固定化,從而能夠使太陽能電池的開路電壓增大,因為去除了少數載流子的重新結合地點。同時可以降低入射在半導體基板100的表面上的光的反射率,可以使到達在半導體基板100和第一導電類型半導體層130的交界面處形成的p-n結的光的量增加。因此,能夠使太陽能電池的短路電流增加。開路電壓和短路電流同時增加,提高太陽能電池的效率。
如果所接觸的導電類型半導體層具有n型,則第一鈍化膜140可以包括具有固定的正電荷的矽氧化物膜或矽氮化物膜。如果所接觸的導電類型半導體層具有p型,則相應的鈍化膜可以包括具有固定的負電荷的鋁氧化物膜。
圖5是根據本發明實施例的一種太陽能電池的結構示意圖,如圖5所示,在本公開的一個實施例中,所述半導體基板100的第一表面102上設置有凹槽區域101,在所述半導體基板100的第一表面102上依次設置有第一隧穿層120、第一導電類型半導體層130、第一鈍化膜140以及柵線110,柵線110在凹槽區域101的第一鈍化膜140上形成,並且穿過在第一鈍化膜140中形成的開口部連接至第一導電類型半導體層130;與所述第一表面相對的第二表面202上設置有凹槽區域201,在所述第二表面202上依次設置有第二隧穿層220、第二導電類型半導體層230、第二鈍化膜240以及柵線210,柵線210在凹槽區域201的第二鈍化膜240上形成,並且穿過在第二鈍化膜240中形成的開口部連接至第二導電類型半導體層230。
本實施例中在半導體基板的雙面均設置有凹槽接觸結構和鈍化膜層結構,在太陽能電池的雙面均增大了接觸面積,降低少子複合速率,同時增大了開路電壓和填充因數,進一步提高了太陽能電池的效率。
目前為止,已經描述了根據本發明的實施方式的太陽能電池的結構。在下文中,描述用於製造太陽能電池的方法。
一種製備以上所述的太陽能電池的方法,包括以下步驟:凹槽區域101形成步驟以及柵線110形成步驟。
凹槽區域101形成步驟。通過鐳射在半導體基板100的第一表面形成凹槽區域101,鐳射的相應參數為鐳射功率範圍在10~50W,頻率範圍在10~50KHz,脈衝寬度範圍在10~100ns,波長範圍為400-600nm,速度範圍在50~200mm/s。
電極形成步驟。電極形成步驟可以包括在第一鈍化膜140中形成的開口部的步驟。可以在利用用於形成電極的金屬來填充開口部的同時形成電極。可以通過使用鐳射的鐳射燒蝕或者使用蝕刻溶液、蝕刻糊劑和光刻工藝的各種方法來形成開口部。此外,可以通過諸如鍍制法或沉積法這樣的各種方法來形成電極。
在本公開的一些實施方式中,可以通過使用絲網印刷並且然後使用熱處理方法(諸如火貫通或鐳射燒結接觸)在第一鈍化膜140上塗覆用於形成電極的糊劑來形成電極。如果如上所述地使用印刷方法和熱處理方法來形成電極,則當形成電極時,自然地形成開口部。因此,能夠進一步地使製造工藝簡化,因為不需要用於形成開口部的單獨的工藝。
還可以包括制絨步驟可以採用濕法或幹法制絨技術。可以通過將半導體基板100浸入溶液中如來進行濕法制絨,濕法制絨的有利之處在於處理時間短。可以通過使用金剛石烤架或鐳射切割半導體基板100的表面來進行幹法制絨。在幹法制絨中,可以均勻地形成凹凸部,但是處理時間長並且可能損壞半導體基板100。另外,可以使用反應離子刻蝕(RIE)來對半導體基板100進行制絨。
圖6是根據本發明實施例的一種製備太陽能電池的方法流程示意圖,如圖6所示一種製備以上所述的太陽能電池的方法,包括以下步驟:凹槽區域101形成步驟S1、第一隧穿層120形成步驟S2、第一導電類型半導體層130形成步驟S3、第一鈍化膜140形成步驟S4、以及柵線110形成步驟S5。
S1:凹槽區域101形成步驟。通過鐳射在半導體基板100的第一表面形成凹槽區域101,鐳射的相應參數為鐳射功率範圍在10~50W,頻率範圍在10~50KHz,脈衝寬度範圍在10~100ns,波長範圍為400-600nm,速度範圍在50~200mm/s。
S2:第一隧穿層120形成步驟。可以通過例如熱氧化、化學氧化(例如硝酸氧化、臭氧氧化)或沉積(例如,常壓化學氣相沉積(APCVD)方法或低壓化學氣相沉積(LPCVD)方法)來形成第一隧穿層120。可以在半導體基板100的一個表面和另一表面上總體上形成第一隧穿層120,也可以在半導體基板100的側面上總體上形成第一隧穿層120。如果如上所述地在半導體基板100的表面上總體上形成第一隧穿層120,則可以在去除步驟中將在半導體基板100的其它表面即前表面和側面上形成的第一隧穿層120去除。如果在半導體基板100的僅一個表面上形成第一隧穿層120,則可以省略去除步驟。此外,在形成具有薄的厚度的第一隧穿層120之後,可以通過熔爐內的後續熱處理來增加第一隧穿層120的厚度或密度。
S3:第一導電類型半導體層130形成步驟。通過沉積裝置在第一隧穿層120上形成本征半導體層130’。如果在沉積裝置中形成第一隧穿層120,則可以通過用於在同一沉積裝置(更具體地,低壓化學氣相沉積裝置)中連續地形成第一隧穿層120和本征半導體層130’的原位工藝來形成第一隧穿層120和本征半導體層130’。如果通過如上所述的原位工藝形成第一隧穿層120和本征半導體層130’,則能夠使製造成本和製造時間顯著減少。
在本實施方式中,可以將形成第一隧穿層120的溫度與沉積本征半導體層130’的工藝中的溫度之間的差設置為200℃或更低(即,0℃至200℃)。更具體地,可以將形成第一隧穿層120的溫度與沉積本征半導體層130’的工藝中的溫度之間的差設置為100℃或更低(即,0℃至100℃)。這樣夠使形成第一隧穿層120的溫度與沉積本征半導體層130’的工藝中的溫度之間的差減少,因為在低壓下形成第一隧穿層120並因此能夠使形成第一隧穿層120的溫度相對提高。因此,能夠進一步地提高連續地形成第一隧穿層120和本征半導體層130’的原位工藝的效率4。沉積本征半導體層130’的工藝中的氣體氣氛可以與形成第一隧穿層120時的氣體氣氛不同,並且沉積本征半導體層130’的工藝中的壓力可以與形成第一隧穿層120時的壓力相同或不同。
採用離子注入或熱擴散方法來摻雜第一導電類型的雜質。
退火。通過退火的方式可以將摻雜進的雜質進行激活,從而真正實現對矽薄膜的摻雜,同時對矽薄膜進行了晶化熱處理,進一步提升該薄膜的性能。
去除氧化層。通過氫氟酸(HF)等化學溶液將退火後在多晶矽表面生長的氧化層除去。
S4:製備鈍化減反膜:通過管式或板式等離子增強化學氣相沉積法(PECVD )在矽薄膜上生長一層氮化矽層。
S5:電極形成步驟。電極形成步驟S5可以包括在第一鈍化膜140中形成的開口部的步驟。然後,可以在利用用於形成電極的金屬來填充開口部的同時形成電極。可以通過使用鐳射的鐳射燒蝕或者使用蝕刻溶液、蝕刻糊劑和光刻工藝的各種方法來形成開口部。此外,可以通過諸如鍍制法或沉積法這樣的各種方法來形成電極。
在本公開的一些實施方式中,可以通過使用絲網印刷並且然後使用熱處理方法(諸如火貫通或鐳射燒結接觸)在第一鈍化膜140上塗覆用於形成電極的糊劑來形成電極。如果如上所述地使用印刷方法和熱處理方法來形成電極,則當形成電極時,自然地形成開口部。因此,能夠進一步地使製造工藝簡化,因為不需要用於形成開口部的單獨的工藝。
還可以包括制絨步驟可以採用濕法或幹法制絨技術。可以通過將半導體基板100浸入溶液中如來進行濕法制絨,濕法制絨的有利之處在於處理時間短。可以通過使用金剛石烤架或鐳射切割半導體基板100的表面來進行幹法制絨。在幹法制絨中,可以均勻地形成凹凸部,但是處理時間長並且可能損壞半導體基板100。另外,可以使用反應離子刻蝕(RIE)來對半導體基板100進行制絨。
可以在S1鐳射開槽步驟之前執行制絨步驟。這樣在凹槽區域101上不會形成絨面。如果先進行S1鐳射開槽步驟和S2第一隧穿層形成步驟之間執行制絨步驟,在凹槽區域101上也會形成絨面,可以進一步增加接觸面積。
還可以包括第二導電類型半導體層230形成步驟:可以通過已知的各種方法來形成第二導電類型半導體層230。例如,可以通過熱擴散方法來形成第二導電類型半導體層230。可以通過在半導體基板100的側面和後表面上形成掩範本並且在包括第二導電類型的雜質的氣體氣氛中執行熱處理來在半導體基板100的前表面上形成第二導電類型半導體層230。如果第二導電類型半導體層230具有p型,則可以在包含BBr3的氣體氣氛中執行熱處理。如果第二導電類型半導體層230具有n型,則可以在包含POCl3的氣體氣氛中執行熱處理。在通過這樣的熱處理形成第二導電類型半導體層230之後,可以去除掩膜板。能夠防止第二導電類型的雜質的摻雜的各種膜可以被用作掩膜板。
可以在P型基板100上執行例如包含諸如磷(P)、砷(As)以及銻(Sb)的V族元素雜質的材料的高溫熱處理,以將V族元素雜質分佈到基板100中形成第二導電類型半導體層230。可以在N型基板100上執行例如包含Ⅲ族元素雜質的材料的高溫熱處理。隨後,通過蝕刻工序去除在將P型雜質或N型雜質分佈到基板110中時所生成的包含磷(P)的磷矽酸鹽玻璃(PSG)或包含硼(B)的硼矽酸鹽玻璃(BSG)。
上述具體實施方式,並不構成對本發明保護範圍的限制。本領域技術人員應該明白的是,取決於設計要求和其他因素,可以發生各種各樣的修改、組合、子組合和替代。任何在本發明的精神和原則之內所作的修改、等同替換和改進等,均應包含在本發明保護範圍之內。
100:半導體基板 101:凹槽區域 102:第一表面 110:柵線 111:第一端部 112:第二端部 120:第一隧穿層 130:第一導電類型半導體層 140:第一鈍化膜 201:凹槽區域 202:第二表面 210:柵線 220:第二隧穿層 230:第二導電類型半導體層 240:第二鈍化膜 S1~S5:步驟
附圖用於更好地理解本發明,不構成對本發明的不當限定。其中:
圖1是根據本發明實施例的太陽能電池的結構示意圖;
圖2是根據本發明實施例的太陽能電池的結構示意圖;
圖3是根據本發明實施例的太陽能電池的結構示意圖;
圖4是根據本發明實施例的太陽能電池的結構示意圖;
圖5是根據本發明實施例的太陽能電池的結構示意圖;
圖6是根據本發明實施例的製備太陽能電池的方法流程示意圖。
100:半導體基板
110:柵線
111:第一端部
112:第二端部

Claims (19)

  1. 一種太陽能電池,包括半導體基板(100),其特徵在於,所述半導體基板(100)的第一表面(102)設置有多個凹槽區域(101),在所述凹槽區域(101)上設置有多個柵線(110),所述柵線(110)的第一端部(111)的至少一部分容置於所述凹槽區域(101)中,所述柵線(110)的與第一端部(111)相對的第二端部(112)突出於所述半導體基板(100)的第一表面(102);所述凹槽區域(101)的表面為弧形面,所述柵線(110)的第一端部(111)的表面與所述凹槽區域(101)的表面相配合;所述凹槽區域(101)的槽口的寬度小於所述第二端部的寬度;所述第一表面(102)上依次設置有第一隧穿層(120)、第一導電類型半導體層(130)、第一鈍化膜(140);所述柵線(110)的第一端部(111)在所述凹槽區域(101)的所述第一鈍化膜(140)上形成,並且穿過在所述第一鈍化膜(140)中形成的開口部連接至所述第一導電類型半導體層(130);其中所述柵線(110)不與所述半導體基板直接接觸;其中所述第一隧穿層(120)連續且完全覆蓋所述第一表面(102);其中所述第一導電類型半導體層(130)連續且完全覆蓋所述第一隧穿層(120);其中所述柵線(110)完全填滿對應之所述凹槽區域(101)。
  2. 如請求項1所述之太陽能電池,其特徵在於,在所述半導體基板(100)的與所述第一表面(102)相對的第二表面(202)上設置有第二導電類型半導體層(230)。
  3. 如請求項2所述之太陽能電池,其特徵在於,所述第二導電類型半導體層(230)通過在半導體基板(100)的所述第二表面(202)上摻雜第二導電類型的雜質形成。
  4. 如請求項2所述之太陽能電池,其特徵在於,在所述第二表面(202)上設置有凹槽區域(201),所述第二表面(202)上依次設置有第二隧穿層(220)、第二導電類型半導體層(230)、第二鈍化膜(240)、柵線(210),所述柵線(210)在所述凹槽區域(201)的所述第二鈍化膜(240)上形成,並且穿過在所述第二鈍化膜(240)中形成的開口部連接至所述第二導電類型半導體層(230)。
  5. 如請求項1至4任一項所述之太陽能電池,其特徵在於,所述第一導電類型半導體層(130)為微晶矽薄膜層、非晶矽薄膜層、多晶矽薄膜層、氧化矽薄膜層及碳化矽薄膜層中的一種形成的單層膜或者幾種形成的複合膜。
  6. 一種製備請求項1至5任一項所述之太陽能電池的方法,其特徵在於,包括以下步驟:在半導體基板(100)的第一表面(102)形成凹槽區域(101);將所述柵線(110)形成於所述凹槽區域(101)上。
  7. 如請求項6所述之製備太陽能電池的方法,其特徵在於,通過鐳射開槽的方法在所述半導體基板(100)的第一表面(102)形成所述凹槽區域(101)。
  8. 如請求項6所述之製備太陽能電池的方法,其特徵在於,在半導體基板(100)第一表面(102)形成凹槽區域(101)後還包括以下步驟:在所述第一表面(102)上製備第一隧穿層(120);在第一隧穿層(120)上形成第一導電類型半導體層(130);第一導電類型半導體層(130)上形成第一鈍化膜(140);以及在所述凹槽區域(101)的所述第一鈍化膜(140)上形成柵線(110),使柵線(110)穿過在所述第一鈍化膜(140)中形成的開口部連接至所述第一導電類型半導體層(130)。
  9. 如請求項1至3任一項所述之太陽能電池,其特徵在於,所述多個柵線(110)均勻排布或不均勻排布。
  10. 如請求項1至4任一項所述之太陽能電池,其特徵在於,所述半導體基板(100)在凹槽區域(101)帶有絨面。
  11. 如請求項1所述之太陽能電池,所述半導體基板(100)具有第一導電類型,所述第一導電類型半導體層(130)具有比所述半導體基板(100)高的摻雜濃度,所述第一導電類型半導體層設置於所述半導體基板的背光面。
  12. 如請求項2所述之太陽能電池,所述半導體基板(100)具有第二導電類型,所述第二導電類型半導體層(230)具有比所述半導體基板(100)高的摻雜濃度。
  13. 如請求項12所述之太陽能電池,其特徵在於,所述第一導電類型及所述第二導電類型為P型或N型,所述第一導電類型與所述第二導電類型的導電類型相反。
  14. 如請求項4所述之太陽能電池,其特徵在於,所述第一隧穿層(120)及所述第二隧穿層(220)分別為氧化物、氮化物、半導體或導電聚合物中一種形成的單層膜或幾種形成的疊層膜。
  15. 如請求項4所述之太陽能電池,其特徵在於,所述第一隧穿層(120)及所述第二隧穿層(220)的厚度為0.5nm~2.5nm。
  16. 如請求項4所述之太陽能電池,其特徵在於,所述第一鈍化膜(140)及所述第二鈍化膜(240)為矽氮化物膜、包含氫的矽氮化物膜、矽氧化物膜、矽氮氧化物膜、鋁氧化物膜中一種形成的單層膜或幾種形成的疊層膜。
  17. 如請求項8所述之製備太陽能電池的方法,其特徵在於,通過使用鐳射的鐳射燒蝕或者使用蝕刻溶液、蝕刻糊劑和光刻工藝的各種方法來形成開口部。
  18. 如請求項8所述之製備太陽能電池的方法,其特徵在於,通過使用絲網印刷並且然後使用熱處理方法,在第一鈍化膜上塗覆用於形成電極的糊劑來形成電極,使用印刷方法和熱處理方法來形成電極,則當形成電極時,自然地形成開口部。
  19. 如請求項1所述之太陽能電池,其特徵在於,所述第二端部(112)穿過在所述第一表面(102)的所述第一鈍化膜(140)中形成的開口部連接至所述第一導電類型半導體層(130)。
TW110105037A 2020-03-27 2021-02-09 一種太陽能電池及其製備方法 TWI802847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010232106.XA CN111403534B (zh) 2020-03-27 2020-03-27 一种太阳能电池及其制备方法
CN202010232106.X 2020-03-27

Publications (2)

Publication Number Publication Date
TW202137576A TW202137576A (zh) 2021-10-01
TWI802847B true TWI802847B (zh) 2023-05-21

Family

ID=71414127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105037A TWI802847B (zh) 2020-03-27 2021-02-09 一種太陽能電池及其製備方法

Country Status (2)

Country Link
CN (1) CN111403534B (zh)
TW (1) TWI802847B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240088306A1 (en) 2022-09-09 2024-03-14 Jinko Solar Co., Ltd. Solar cell, photovoltaic module, and method for manufacturing photovoltaic module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201824571A (zh) * 2016-08-04 2018-07-01 荷蘭史迪克汀艾能吉翁德卓克中心 鈍化射極以及背接觸太陽能電池
CN110838536A (zh) * 2019-11-28 2020-02-25 泰州中来光电科技有限公司 具有多种隧道结结构的背接触太阳能电池及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4092757A1 (en) * 2013-04-03 2022-11-23 Lg Electronics Inc. Method for fabricating a solar cell
CN203367298U (zh) * 2013-06-26 2013-12-25 江苏爱多光伏科技有限公司 一种太阳能电池片上的埋栅电极
MX359183B (es) * 2015-02-17 2018-09-17 Solarcity Corp Metodo y sistema para mejorar rendimiento de fabricacion de celda solar.
CN209133518U (zh) * 2018-10-27 2019-07-19 江苏东鋆光伏科技有限公司 一种新型埋栅光伏电池片
CN110148636A (zh) * 2018-11-27 2019-08-20 晶澳(扬州)太阳能科技有限公司 一种太阳能电池及其制备方法、光伏组件
CN110212037A (zh) * 2019-04-17 2019-09-06 天津爱旭太阳能科技有限公司 选择性增强正面钝化的perc太阳能电池及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201824571A (zh) * 2016-08-04 2018-07-01 荷蘭史迪克汀艾能吉翁德卓克中心 鈍化射極以及背接觸太陽能電池
CN110838536A (zh) * 2019-11-28 2020-02-25 泰州中来光电科技有限公司 具有多种隧道结结构的背接触太阳能电池及其制备方法

Also Published As

Publication number Publication date
CN111403534B (zh) 2022-04-15
CN111403534A (zh) 2020-07-10
TW202137576A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN109037359B (zh) 太阳能电池
WO2023045347A1 (zh) 一种背接触电池及其制作方法
KR101622089B1 (ko) 태양 전지 및 이의 제조 방법
US8203072B2 (en) Solar cell and method of manufacturing the same
JP6671888B2 (ja) 太陽電池及びその製造方法
WO2017020689A1 (zh) 基于p型硅衬底的背接触式太阳能电池及其制备方法
KR102045001B1 (ko) 태양 전지 및 이의 제조 방법
WO2023050822A1 (zh) 一种背接触电池的制作方法
US11848397B1 (en) Method for preparing solar cell and solar cell, photovoltaic module
JP2017126748A (ja) 太陽電池及びその製造方法
WO2017020690A1 (zh) 基于p型硅衬底的背接触式太阳能电池
JP6692865B2 (ja) 太陽電池の製造方法
TWI518937B (zh) Manufacture of solar cells
JP2019068108A (ja) 太陽電池及びその製造方法
WO2024000399A1 (zh) 太阳能电池结构及其制作方法
TWI802847B (zh) 一種太陽能電池及其製備方法
US20230327030A1 (en) Solar cell and preparation method thereof
JP7182052B2 (ja) 太陽電池の製造方法
KR102053140B1 (ko) 태양 전지
WO2022156102A1 (zh) 太阳能电池叠层钝化结构及制备方法
KR20180127597A (ko) 후면접합 실리콘 태양전지 및 이를 제조하는 방법
KR101823599B1 (ko) 태양 전지 및 이의 제조 방법
JP7486654B1 (ja) 太陽電池
CN114093980B (zh) 一种叉指背接触电池的制作方法
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법