TWI798975B - 半導體裝置與其製造方法 - Google Patents

半導體裝置與其製造方法 Download PDF

Info

Publication number
TWI798975B
TWI798975B TW110145042A TW110145042A TWI798975B TW I798975 B TWI798975 B TW I798975B TW 110145042 A TW110145042 A TW 110145042A TW 110145042 A TW110145042 A TW 110145042A TW I798975 B TWI798975 B TW I798975B
Authority
TW
Taiwan
Prior art keywords
wafer
groove
polymer
front surface
dielectric layer
Prior art date
Application number
TW110145042A
Other languages
English (en)
Other versions
TW202309980A (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202309980A publication Critical patent/TW202309980A/zh
Application granted granted Critical
Publication of TWI798975B publication Critical patent/TWI798975B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本揭露的一些實施方式包含一種製造半導體裝置的方法，包含形成第一凹槽於第一晶圓中，其中第一凹槽在第一晶圓的第一前側表面並暴露第一晶圓的第一互連結構。形成第二凹槽於第二晶圓中，其中第二凹槽在第二晶圓的第二前側表面。以第一聚合物填充第一凹槽。以第二聚合物填充第二凹槽。接合第一晶圓的第一前側表面至第二晶圓的第二前側表面，使得第一聚合物接合至第二聚合物。移除在第一凹槽中的第一聚合物與在第二凹槽中的第二聚合物。以及，沉積金屬在第一凹槽與第二凹槽中。

Description

半導體裝置與其製造方法
本揭露是關於一種半導體裝置與其製造方法，特別是半導體裝置的混合接合製程。
三維(3D)積體電路為藉由將晶圓垂直堆疊而形成的結構。堆疊晶圓是藉由矽穿孔結構(through silicon vias，TSVs)或銅-銅接合連接。所得的結構可達成多種優勢。舉例而言，三維積體電路具有較小的足跡(footprint)以增加積體密度，且三維積體電路中的較短的線路可減少三維積體電路的功率消耗。然而，三維積體電路的科技技術仍遭受多個需解決的問題。
本揭露的一些實施方式包含一種製造半導體裝置的方法，包含形成第一凹槽於第一晶圓中，其中第一凹槽在第一晶圓的第一前側表面並暴露第一晶圓的第一互連結構。形成第二凹槽於第二晶圓中，其中第二凹槽在第二晶圓的第二前側表面。以第一聚合物填充第一凹槽。以第二聚合物填充第二凹槽。接合第一晶圓的第一前側表面至第二晶圓的第二前側表面，使得第一聚合物接合至第二聚合物。移除在第一凹槽中的第一聚合物與在第二凹槽中的第二聚合物。以及，沉積金屬在第一凹槽與第二凹槽中。
在一些實施方式中，第一凹槽的尺寸與第二凹槽的尺寸不同。
在一些實施方式中，以第一聚合物填充第一凹槽包含塗佈聚合物材料於第一晶圓的第一前側表面上。以及，平坦化第一晶圓的第一前側表面以移除聚合物材料的多餘部分，以在第一凹槽中形成第一聚合物。
在一些實施方式中，在接合第一晶圓的第一前側表面至第二晶圓的第二前側表面，使得第一聚合物接合至第二聚合物的期間，第一晶圓的第一介電層接合至第二晶圓的第二介電層。
在一些實施方式中，沉積金屬在第一凹槽與第二凹槽中使得沉積在第一凹槽與第二凹槽中的金屬為一體成形的。
在一些實施方式中，方法更包含在以第二聚合物填充第二凹槽之前，共形地沉積絕緣層於第二凹槽中。
在一些實施方式中，形成第二凹槽於第二晶圓中包含形成第二凹槽的墊凹槽於第二晶圓的第二前側表面。以及，形成第二凹槽的基板穿孔洞於墊凹槽中，且基板穿孔洞延伸至第二晶圓的基板。
在一些實施方式中，方法更包含在接合第一晶圓的第一前側表面至第二晶圓的第二前側表面之後，從第二晶圓的背側表面研磨第二晶圓，以暴露在基板穿孔洞中的第二聚合物。以及，在移除在第一凹槽中的第一聚合物與在第二凹槽中的第二聚合物之前，形成第三介電層於第二晶圓的背側表面上。
在一些實施方式中，方法更包含在沉積金屬在第一凹槽與第二凹槽中之後，形成凸塊於基板穿孔洞中的金屬上。
在一些實施方式中，方法更包含在移除在第一凹槽中的第一聚合物與在第二凹槽中的第二聚合物之後，沉積阻障層於第一凹槽與第二凹槽中。
在一些實施方式中，使用化學溶劑移除在第一凹槽中的第一聚合物。
在一些實施方式中，金屬包含銅。
在一些實施方式中，第一凹槽的寬度在0.2微米至20微米之間。
本揭露的一些實施方式包含一種半導體裝置，包含第一晶圓、第二晶圓、基板穿孔結構、導電墊與阻障層。第一晶圓包含第一互連結構。第二晶圓包含第二互連結構，第二互連結構接合至第一晶圓的第一互連結構。基板穿孔結構延伸貫穿第二晶圓。導電墊接觸基板穿孔結構與第一晶圓的第一互連結構，其中導電墊的一部分嵌入於第二晶圓中。阻障層從基板穿孔結構的側壁延伸至導電墊的底表面。
在一些實施方式中，阻障層為一體成形的材料。
在一些實施方式中，阻障層接觸第一晶圓的前側表面。
在一些實施方式中，導電墊與基板穿孔結構為一體成形的材料。
在一些實施方式中，半導體裝置更包含介電層，覆蓋第二晶圓，使得第二晶圓直接位於第一晶圓與介電層之間。
在一些實施方式中，阻障層接觸介電層與第一晶圓的第一互連結構。
本揭露改善半導體裝置的混合接合製程。更特別而言，聚合物材料用於形成在不同尺寸凹槽中的墊。具有由聚合物材料形成的不同尺寸的墊的晶圓可良好地被平坦化，且可減少平坦化製程的凹陷問題(dishing issue)。因此，後續形成的導電墊可形成具有不同尺寸。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本揭露的一些實施方式是關於製造半導體裝置的方式，此方式藉由將兩個晶圓的聚合物墊接合在一起來改善半導體裝置的混合接合(hybrid bonding)製程。在混合接合製程之後，半導體墊被導電墊取代。因此，後續形成的導電墊可形成為具有不同尺寸。
第1A圖至第9圖繪示根據本揭露的一些實施方式的半導體裝置的製程的中間階段的橫截面視圖。參考第1A圖，提供第一晶圓100。第一晶圓100可包含第一基板102、第一裝置元件104、第一互連結構106與第一介電層108。第一基板102可包含任何適合的材料，例如半導體材料(例如矽)。第一裝置元件104置於第一基板102上且可為任何適合的元件，例如半導體裝置的主動區或類似者。舉例而言，第一裝置元件104可為主動元件，例如電晶體或二極體。第一裝置元件104也可為排列在第一基板102上的被動元件，例如電阻器、電感器或電容器。第一互連結構106用於提供第一裝置元件104之間的電性互連，且由導電材料製成。在一些實施方式中，第一互連結構106包含導電通孔件105與導電線107。導電通孔件105連接在不同層中的導電線107，以形成第一互連結構106。第一介電層108覆蓋第一基板102、第一裝置元件104與第一互連結構106，以電性隔絕相鄰的第一互連結構106。第一介電層108可由任何適合的材料製成。在一些實施方式中，第一介電層108由二氧化矽、碳化矽、低介電常數材料或類似者製成。
複數個第一凹槽110形成在第一晶圓100的第一前側表面101並暴露第一互連結構106。第一前側表面101也是第一介電層108的表面。藉由圖案化製程來形成具有不同尺寸的第一凹槽110。換句話說，第一凹槽110的尺寸不受嚴格的控制。在一些實施方式中，每個第一凹槽110的寬度在0.2微米至20微米之間。
參考第1B圖，提供第二晶圓200。第二晶圓200可包含第二基板202、第二裝置元件204、第二互連結構206與第二介電層208。第二基板202、第二裝置元件204、第二互連結構206與第二介電層208分別與第一基板102、第一裝置元件104、第一互連結構106與第一介電層108類似或相同。因此，相關細節不在此贅述。
複數個第二凹槽210形成在第二晶圓200的第二前側表面201。形成第二凹槽210包含首先在第二晶圓200的第二前側表面201形成墊凹槽212。接著，在墊凹槽212中形成第二凹槽210的基板穿孔洞214，且基板穿孔洞214延伸至第二晶圓200的第二基板202。墊凹槽212與第一凹槽110將會用於沉積導電墊(例如第8圖中的導電墊304)，且基板穿孔洞214將會用於沉積通孔件(例如第8圖中的基板穿孔結構306)。第二前側表面201為第二介電層208的表面。基板穿孔洞214不暴露第二互連結構206，所以在後續製程中，在基板穿孔洞214中形成的材料將不會接觸第二互連結構206，以確保後續形成的基板穿孔結構(例如第8圖中的基板穿孔結構306)彼此電性隔絕。在一些實施方式中，與第一凹槽110類似，第二凹槽210的墊凹槽212的尺寸不受嚴格的控制。因此，第二凹槽210的墊凹槽212形成為具有不同尺寸。第一凹槽110的尺寸也與第二凹槽210的尺寸不同。第二凹槽210的墊凹槽212可形成為具有任何適合的尺寸。在一些實施方式中，每個第二凹槽210的墊凹槽212的寬度在0.2微米至20微米之間。
參考第2圖，在一些實施方式中，共形地在第二凹槽210中沉積絕緣層215。絕緣層215是用於後續形成在第二凹槽210中的金屬之間的隔離。在一些實施方式中，絕緣層215可不形成在第二凹槽210中。
參考第3A圖，以第一聚合物120分別填充第一凹槽110。更具體而言，藉由例如旋轉塗佈，塗佈聚合物材料於第一晶圓100的第一前側表面101上。在塗佈聚合物材料的期間，部分聚合物材料填充於第一凹槽110中，而聚合物材料的多餘部分在第一晶圓100的第一前側表面101且不在第一凹槽110中。接著，平坦化第一晶圓100的第一前側表面101以移除聚合物材料的多餘部分，以在第一凹槽110中形成第一聚合物120。可藉由任何適合的方式，例如化學機械研磨(chemical mechanical polishing，CMP)，來平坦化第一晶圓100。每個第一聚合物120作為犧牲墊，且會在後續製程(見第7圖)中被替換。聚合物材料為可流動性與低熱膨脹性材料。在一些實施方式中，用於形成第一聚合物120的聚合物材料為有機材料，例如低密度聚乙烯(low density polyethylene，LDPE)、高密度聚乙烯(high density polyethylene，HDPE)、聚丙烯(polypropylene，PP)、聚氯乙烯(polyvinyl chloride，PVC)、聚苯乙烯(polystyrene，PS)、尼龍(nylon)、鐵氟龍(Teflon)、熱塑性聚氨酯(thermoplastic polyurethane，TPU)或類似者。在平坦化製程中，聚合物材料可如其他材料(例如金屬)一樣收縮。因此，在平坦化聚合物材料以形成不同尺寸的第一凹槽110中的第一聚合物120後，第一前側表面101仍然平坦(或平滑)。因為聚合物材料的良好伸縮性，在第一前側表面101的不同尺寸的第一聚合物120在實質上相同高度上被平坦化，從而減少在平坦化製程中的凹陷問題(dishing issue)。參考第3B圖，以第二聚合物220分別填充第二凹槽210。以第二聚合物220填充第二凹槽210的製程與第二聚合物220的材料與第3A圖所示的製程類似或相同。因此，相關細節不在此贅述。
參考第4圖，執行混合接合(hybrid bonding)製程。在混合接合製程中，上下翻轉第二晶圓200並將第二晶圓200置於第一晶圓100上，以形成半導體裝置300。第一晶圓100的第一前側表面101接合至第二晶圓200的第二前側表面201，使得第一聚合物120接合至第二聚合物220。此外，第一晶圓100的第一介電層108也接合至第二晶圓200的第二介電層208。第一晶圓100的第一前側表面101與第二晶圓200的第二前側表面201實質平坦且沒有遭受凹陷問題。因此，第一晶圓100與第二晶圓200可緊密與彼此接合，所以第一聚合物120與第二聚合物220可接觸彼此。第一凹槽110中的第一聚合物120與第二凹槽210中的第二聚合物220被形成為不同尺寸，所以每個第一聚合物120的尺寸不需要與所對應的第二聚合物220相同。也就是說，第一聚合物120的側壁不需要對齊所對應的第二聚合物220的側壁。在此所述的術語「所對應的第二聚合物220」是指與該第一聚合物120接觸的第二聚合物220。
參考第5圖，在接合第一晶圓100的第一前側表面101至第二晶圓200的第二前側表面201之後，從第二晶圓200的背側表面209研磨第二晶圓200，以暴露在第二凹槽210的基板穿孔洞214中的第二聚合物220。背側表面209為第二基板202的表面，且與第二前側表面201相對。第二基板202與基板穿孔洞214中的第二聚合物220由不同的材料製成。只有一部分的第二基板202可在薄化第二基板202的製程中被移除，且第二聚合物220的一開始嵌入於第二基板202的部分幾乎不會被移除。因此，第二聚合物220從第二凹槽210突出且貫穿第二基板202。在一些實施方式中，從第二晶圓200的第二基板202暴露的絕緣層215在研磨製程中被移除，如第5圖所示。在一些其他的實施方式中，從第二晶圓200的第二基板202暴露的絕緣層215可保留。
參考第6圖，在第二晶圓200的背側表面209上形成第三介電層230。在一些實施方式中，首先形成完全覆蓋第二晶圓200的背側表面209與突出的第二聚合物220的第三介電層230。接著，回蝕第三介電層230以暴露第二聚合物220。如此一來，第三介電層230形成在相鄰的第二聚合物220中，以提供後續形成的觸點之間的電性隔絕。任何適合的材料皆可用於形成第三介電層230。在一些實施方式中，第三介電層230可藉由化學氣相沉積、物理氣相沉積、原子層沉積或類似者形成，且第三介電層230可由二氧化矽、碳化矽、低介電常數材料或類似者製成。
參考第7圖，移除在第一凹槽110中的第一聚合物120與在第二凹槽210中的第二聚合物220。在移除第一聚合物120與第二聚合物220之後，第一凹槽110與第二凹槽210共同在半導體裝置300中形成空間S。空間S從第二晶圓200的背側表面209延伸至第一晶圓100以暴露第一互連結構106。空間S在相鄰的第二互連結構206之間且不接觸第二互連結構206。第一聚合物120與第二聚合物220可藉由任何適合的方式移除。在一些實施方式中，第一聚合物120與第二聚合物220藉由包含使用化學溶劑的選擇性蝕刻製程來移除。此化學溶劑移除聚合物材料(例如第一聚合物120與第二聚合物220)的蝕刻速率比移除介電材料(例如第一介電層108、第二介電層208、絕緣層215與第三介電層230)還快。
參考第8圖，在第一凹槽110與第二凹槽210中共形地形成阻障層302。接著，在第一凹槽110與第二凹槽210中沉積金屬材料以形成導電墊304與基板穿孔結構306。阻障層302是用於防止導電墊304與基板穿孔結構306的金屬材料擴散至第一介電層108與第二介電層208，而造成半導體裝置300的損害。可在單一製程中形成導電墊304與基板穿孔結構306。因此，每個導電墊304與所對應的基板穿孔結構306為單一連續材料且為一體成形的材料。類似地，每一個阻障層302是在單一製程中共形地沉積在第一凹槽110與所對應的第二凹槽210中。因此，阻障層302為從基板穿孔結構306的側壁、導電墊304的側壁延伸至導電墊304的底面的單一連續材料且阻障層302為一體成形的材料。阻障層302、導電墊304與基板穿孔結構306包含適合的材料。在一些實施方式中，阻障層302可包含鉭，而導電墊304與基板穿孔結構306可包含銅。
雖然第8圖繪示導電墊304與基板穿孔結構306為在單一製程中製造的單一連續材料，導電墊304與基板穿孔結構306也可由不同材料製成。舉例而言，導電墊304可先形成在第一凹槽110與第二凹槽210的墊凹槽212中。阻障層302可共形地形成在導電墊304與基板穿孔洞214的側壁上。接著，基板穿孔結構306的材料可接著形成在基板穿孔洞214中。
參考第9圖，在沉積金屬於第一凹槽110與第二凹槽210中以形成導電墊304與基板穿孔結構306之後，在基板穿孔結構306上形成凸塊308。凸塊308可進一步連接至其他應用元件。例如電路板。凸塊308由導電材料製成。在一些實施方式中，凸塊308由錫製成。
在第9圖中，半導體裝置300包含第一晶圓100、第二晶圓200、基板穿孔結構306、導電墊304與阻障層302。第一晶圓100包含第一互連結構106。第二晶圓200包含第二互連結構206，第二互連結構206接合至第一晶圓100的第一互連結構106。基板穿孔結構306延伸貫穿第二晶圓200。導電墊304接觸基板穿孔結構306與第一晶圓100的第一互連結構106，其中導電墊304的一部分嵌入於第二晶圓200中。阻障層302從基板穿孔結構306的側壁306S延伸至導電墊304的底表面304B。
特別而言，阻障層302橫向包圍基板穿孔結構306與導電墊304。因為阻障層302是在混合接合製程後形成，在第一晶圓100與第二晶圓200的接合界面(例如第一前側表面101與第二前側表面201)附近不會有界面形成(例如接合界面)在阻障層302中。此外，因為在移除第一聚合物120與第二聚合物220(見第6圖與第7圖)之後，部分第一前側表面101暴露出，阻障層302更覆蓋且接觸部分第一前側表面101。換句話說，因為第一聚合物120的側壁可能不會對齊所對應的第二聚合物220的側壁(見第4圖)，阻障層302可水平地形成在第一晶圓100的第一前側表面101(或第二晶圓200的第二前側表面201)。
如第9圖所示，每個導電墊304具有嵌入於第一晶圓100的第一部分與嵌入於第二晶圓200的第二部分。因為導電墊304是在混合接合製程後形成，在第一晶圓100與第二晶圓200的接合界面(例如第一前側表面101與第二前側表面201)附近不會有界面形成(例如接合界面)在導電墊304中。
半導體裝置300更包含覆蓋第二晶圓200的第三介電層230，使得第二晶圓200直接位於第一晶圓100與第三介電層230之間。阻障層302接觸第三介電層230與第一晶圓100的第一互連結構106。換句話說，阻障層302從第三介電層230延伸至第一互連結構106的導電通孔件105(見第1圖)。
本揭露的一些實施方式提供一些優勢。舉例而言，導電墊可形成為具有不同尺寸，在混合接合製程中，在一個晶圓中的導電墊不需要對齊另一個晶圓中的導電墊。由聚合物材料製成的犧牲墊具有良好的伸縮性，當平坦化晶圓的表面時，聚合物材料的良好伸縮性使晶圓的表面更平坦。此外，聚合物材料沒那麼容易在晶圓平坦化製程期間熱膨脹與熱收縮。雖然犧牲墊形成為具有不同尺寸，晶圓的表面也不會遭受凹陷問題。當具有如此優勢時，可減少或解決當平坦化晶圓時以形成半導體裝置時造成的問題。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100：第一晶圓 101：第一前側表面 102：第一基板 104：第一裝置元件 105：導電通孔件 106：第一互連結構 107：導電線 108：第一介電層 110：第一凹槽 120：第一聚合物 200：第二晶圓 201：第二前側表面 202：第二基板 204：第二裝置元件 206：第二互連結構 208：第二介電層 209：背側表面 210：第二凹槽 212：墊凹槽 214：基板穿孔洞 215：絕緣層 220：第二聚合物 230：第三介電層 300：半導體裝置 302：阻障層 304：導電墊 304B：底表面 306：基板穿孔結構 306S：側壁 308：凸塊 S：空間
第1A圖至第9圖繪示根據本揭露的一些實施方式的半導體裝置的製程的中間階段的橫截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100：第一晶圓 101：第一前側表面 102：第一基板 104：第一裝置元件 106：第一互連結構 108：第一介電層 200：第二晶圓 201：第二前側表面 202：第二基板 204：第二裝置元件 206：第二互連結構 208：第二介電層 215：絕緣層 230：第三介電層 300：半導體裝置 302：阻障層 304：導電墊 304B：底表面 306：基板穿孔結構 306S：側壁 308：凸塊

Claims (18)

  1. 一種製造半導體裝置的方法，包含：形成一第一凹槽於一第一晶圓中，其中該第一凹槽在該第一晶圓的一第一前側表面並暴露該第一晶圓的一第一互連結構；形成一第二凹槽於一第二晶圓中，其中該第二凹槽在該第二晶圓的一第二前側表面；以一第一聚合物填充該第一凹槽；以一第二聚合物填充該第二凹槽；接合該第一晶圓的該第一前側表面至該第二晶圓的該第二前側表面，使得該第一聚合物接合至該第二聚合物；移除在該第一凹槽中的該第一聚合物與在該第二凹槽中的該第二聚合物；以及沉積一金屬在該第一凹槽與該第二凹槽中。
  2. 如請求項1所述之方法，其中該第一凹槽的尺寸與該第二凹槽的尺寸不同。
  3. 如請求項1所述之方法，其中以該第一聚合物填充該第一凹槽包含：塗佈一聚合物材料於該第一晶圓的該第一前側表面上；以及平坦化該第一晶圓的該第一前側表面以移除該聚合物材料的一多餘部分，以在該第一凹槽中形成該第一聚合物。
  4. 如請求項1所述之方法，其中在接合該第一晶圓的該第一前側表面至該第二晶圓的該第二前側表面，使得該第一聚合物接合至該第二聚合物的期間，該第一晶圓的一第一介電層接合至該第二晶圓的一第二介電層。
  5. 如請求項4所述之方法，其中沉積該金屬在該第一凹槽與該第二凹槽中使得沉積在該第一凹槽與該第二凹槽中的該金屬為一體成形的。
  6. 如請求項1所述之方法，更包含在以該第二聚合物填充該第二凹槽之前，共形地沉積一絕緣層於該第二凹槽中。
  7. 如請求項1所述之方法，其中形成該第二凹槽於該第二晶圓中包含：形成該第二凹槽的一墊凹槽於該第二晶圓的該第二前側表面；以及形成該第二凹槽的一基板穿孔洞於該墊凹槽中，且該基板穿孔洞延伸至該第二晶圓的一基板。
  8. 如請求項7所述之方法，更包含：在接合該第一晶圓的該第一前側表面至該第二晶圓的該第二前側表面之後，從該第二晶圓的一背側表面研磨該第 二晶圓，以暴露在該基板穿孔洞中的該第二聚合物；以及在移除在該第一凹槽中的該第一聚合物與在該第二凹槽中的該第二聚合物之前，形成一第三介電層於該第二晶圓的該背側表面上。
  9. 如請求項7所述之方法，更包含在沉積該金屬在該第一凹槽與該第二凹槽中之後，形成一凸塊於該基板穿孔洞中的該金屬上。
  10. 如請求項1所述之方法，更包含在移除在該第一凹槽中的該第一聚合物與在該第二凹槽中的該第二聚合物之後，沉積一阻障層於該第一凹槽與該第二凹槽中。
  11. 如請求項1所述之方法，其中使用一化學溶劑移除在該第一凹槽中的該第一聚合物。
  12. 如請求項1所述之方法，其中該金屬包含銅。
  13. 如請求項1所述之方法，其中該第一凹槽的一寬度在0.2微米至20微米之間。
  14. 一種半導體裝置，包含：一第一晶圓，包含一第一互連結構；一第二晶圓，包含一第二互連結構，該第二互連結構接 合至該第一晶圓的該第一互連結構；一基板穿孔結構，延伸貫穿該第二晶圓；一導電墊，接觸該基板穿孔結構與該第一晶圓的該第一互連結構，其中該導電墊的一部分嵌入於該第二晶圓中，且該導電墊與該基板穿孔結構為一體成形的一材料；以及一阻障層，從該基板穿孔結構的一側壁延伸至該導電墊的一底表面。
  15. 如請求項14所述之半導體裝置，其中該阻障層為一體成形的一材料。
  16. 如請求項14所述之半導體裝置，其中該阻障層接觸該第一晶圓的一前側表面。
  17. 如請求項14所述之半導體裝置，更包含一介電層，覆蓋該第二晶圓，使得該第二晶圓直接位於該第一晶圓與該介電層之間。
  18. 如請求項17所述之半導體裝置，其中該阻障層接觸該介電層與該第一晶圓的該第一互連結構。
TW110145042A 2021-08-30 2021-12-02 半導體裝置與其製造方法 TWI798975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/446,460 US11749565B2 (en) 2021-08-30 2021-08-30 Semiconductor device and manufacturing method thereof
US17/446,460 2021-08-30

Publications (2)

Publication Number Publication Date
TW202309980A TW202309980A (zh) 2023-03-01
TWI798975B true TWI798975B (zh) 2023-04-11

Family

ID=85285508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145042A TWI798975B (zh) 2021-08-30 2021-12-02 半導體裝置與其製造方法

Country Status (3)

Country Link
US (1) US11749565B2 (zh)
CN (1) CN115732400A (zh)
TW (1) TWI798975B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021789A1 (en) * 2013-07-16 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (tsv)
US20190244899A1 (en) * 2015-12-18 2019-08-08 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
TW202105687A (zh) * 2019-07-16 2021-02-01 大陸商長江存儲科技有限責任公司 在三維記憶體件中的自對準觸點和用於形成該自對準觸點的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
US10510946B2 (en) * 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
KR102576349B1 (ko) * 2016-08-24 2023-09-07 삼성전자주식회사 이미지 센서
JP2020150232A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021789A1 (en) * 2013-07-16 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (tsv)
US20190244899A1 (en) * 2015-12-18 2019-08-08 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
TW202105687A (zh) * 2019-07-16 2021-02-01 大陸商長江存儲科技有限責任公司 在三維記憶體件中的自對準觸點和用於形成該自對準觸點的方法

Also Published As

Publication number Publication date
CN115732400A (zh) 2023-03-03
TW202309980A (zh) 2023-03-01
US20230066256A1 (en) 2023-03-02
US11749565B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
TWI416692B (zh) 半導體裝置及其製造方法
TWI429046B (zh) 半導體裝置及其製造方法
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
TWI602273B (zh) 半導體裝置
KR102521658B1 (ko) 반도체 칩 및 이의 제조 방법
TWI447850B (zh) 直通基材穿孔結構及其製造方法
KR20100045857A (ko) 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US11699638B2 (en) Package and manufacturing method thereof
US9997452B1 (en) Forming conductive plugs for memory device
US11658069B2 (en) Method for manufacturing a semiconductor device having an interconnect structure over a substrate
KR20210018775A (ko) 반도체 디바이스 및 제조 방법
US11688667B2 (en) Semiconductor package including a pad pattern
TW202310365A (zh) 三維元件結構及其形成方法
KR20200052536A (ko) 관통 실리콘 비아를 포함하는 반도체 소자 및 그 제조 방법
CN110610923A (zh) 半导体器件、半导体封装件和制造半导体器件的方法
TW202310186A (zh) 三維裝置結構
US20220375793A1 (en) Semiconductor Device and Method
US8587131B1 (en) Through-silicon via and fabrication method thereof
TWI798975B (zh) 半導體裝置與其製造方法
US9478464B2 (en) Method for manufacturing through-hole silicon via
CN111883498A (zh) 一种dram芯片三维集成系统及其制备方法
CN110783265A (zh) 一种半导体器件及其制作方法
TWI739413B (zh) 半導體裝置及其製造方法