TWI796659B - 形成微機電系統結構的方法 - Google Patents

形成微機電系統結構的方法 Download PDF

Info

Publication number
TWI796659B
TWI796659B TW110110937A TW110110937A TWI796659B TW I796659 B TWI796659 B TW I796659B TW 110110937 A TW110110937 A TW 110110937A TW 110110937 A TW110110937 A TW 110110937A TW I796659 B TWI796659 B TW I796659B
Authority
TW
Taiwan
Prior art keywords
wafer
device wafer
forming
acid
duration
Prior art date
Application number
TW110110937A
Other languages
English (en)
Other versions
TW202218979A (zh
Inventor
郭宏達
王乙翕
楊子平
王興宇
趙書漢
許希丞
周銀銅
紀元興
林生元
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202218979A publication Critical patent/TW202218979A/zh
Application granted granted Critical
Publication of TWI796659B publication Critical patent/TWI796659B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

可從共晶接合序列省略預清潔製程。為了從微機電系統 (MEMS)結構的器件晶圓的一個或多個表面去除氧化物，相對於在進行預清潔製程時酸基蝕刻製程的持續時間，可增加共晶接合序列中的酸基蝕刻製程的持續時間。酸基蝕刻製程的持續時間增加使得酸基蝕刻製程能夠在不使用前述預清潔製程的情況下從器件晶圓的一個或多個表面去除氧化物。這降低共晶接合序列的複雜度和循環時間，降低微機電系統結構的懸置機械元件之間黏附的風險，和/或降低微機電系統結構在製造期間可能變得有缺陷或不可操作的可能性，這增加製程產量。

Description

形成微機電系統結構的方法
本發明的實施例是有關於形成微機電系統結構的方法。
集成電路可在半導體晶圓上製造。半導體晶圓可堆疊或接合在彼此的頂部上以形成所謂的三維集成電路。一些半導體晶圓包含微機電系統(micro-electromechanical-system；MEMS)，其涉及形成具有微米級(百萬分之一米)尺寸的微型結構的製程。通常，MEMS器件構建於矽晶圓上且在材料的薄膜中實現。MEMS應用包含慣性感測器應用(inertial sensors application)，例如運動感測器、加速計以及陀螺儀。其它MEMS應用包含例如可移動反射鏡的光學應用，以及例如射頻(radio frequency；RF)開關和諧振器(resonator)的RF應用。
本發明實施例的一種形成微機電系統結構的方法包括至少以下步驟。使用酸性蝕刻劑蝕刻第一晶圓一持續時間以從所 述第一晶圓的一個或多個部分去除氧化物，其中在沒有在從所述第一晶圓去除光阻層與使用所述酸性蝕刻劑蝕刻所述第一晶圓之間的介入預清潔製程的情況下，蝕刻所述第一晶圓所述持續時間使得能夠從所述第一晶圓的所述一個或多個部分去除所述氧化物。在蝕刻所述第一晶圓之後將所述第一晶圓與第二晶圓接合。
本發明實施例的一種形成微機電系統結構的方法包括至少以下步驟。在微機電系統結構的器件晶圓中形成一個或多個致動器。在形成所述一個或多個致動器之後，使所述器件晶圓浸沒在酸基蝕刻劑中一持續時間以從所述器件晶圓的一個或多個部分去除氧化物，所述持續時間在大約20秒到大約30秒範圍內。在蝕刻所述器件晶圓之後，將所述器件晶圓與所述微機電系統結構的電路系統晶圓接合。
本發明實施例的一種形成微機電系統結構的方法包括至少以下步驟。在微機電系統結構的器件晶圓中形成微機電系統致動器。在形成所述微機電系統致動器之後，在沒有在形成所述微機電系統致動器之後的介入預清潔處理的情況下，在酸基蝕刻劑中濕式蝕刻所述器件晶圓一持續時間以從所述器件晶圓的一個或多個部分去除氧化物。在蝕刻所述器件晶圓之後將所述器件晶圓與互補金屬氧化物半導體晶圓接合。
100:環境
102:沉積工具/半導體處理工具
104:曝光工具/半導體處理工具
106:顯影劑工具/半導體處理工具
108:蝕刻工具/半導體處理工具
110:接合工具/半導體處理工具
112:晶圓/晶粒輸送工具
200:微機電系統結構
202:互補金屬氧化物半導體晶圓/第二晶圓
204:器件晶圓/第一晶圓
206:封蓋晶圓
208:金屬墊
210:鈍化層
212:基底/半導體基底
214:致動器
216:支撐結構
218:鍺層
220:基底
222:空腔
300、400:實例
302、306、310:光阻層
304、308、312:圖案
314:氧化物層
316:腔室
318:酸基蝕刻劑
320:浴
500:器件
510:匯流排
520:處理器
530:記憶體
540:存儲元件
550:輸入元件
560:輸出元件
570:通訊元件
600、700、800:製程
610、620、710、720、730、810、820、830:框
結合附圖閱讀以下具體實施方式會最好地理解本公開 的方面。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為了論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1是可在其中實施本文中所描述的系統和/或方法的實例環境的圖。
圖2是本文中所描述的實例微機電系統(MEMS)結構的圖。
圖3A到圖3P是形成圖2的MEMS結構的實例的圖。
圖4是與用於形成MEMS結構的多個製程相關聯的X射線光電子能譜分析(X-ray photoelectron spectroscopy；XPS)資料的實例的。
圖5是圖1的一個或多個器件的實例元件的圖。
圖6到圖8是與形成MEMS結構相關的實例製程的流程。
以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件和佈置的具體實例以簡化本公開。當然，這些僅是實例且並不意圖為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵之上或第二特徵上形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特 徵可以不直接接觸的實施例。此外，本公開可在各種實例中重複附圖標號和/或字母。此重複是出於簡化和清晰的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
另外，為易於描述，可使用例如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及類似物的空間相對性術語，以描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向外，空間相對性術語意圖涵蓋器件在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對性描述詞同樣可相應地進行解釋。
微機電系統(MEMS)結構可包含接合在一起以形成MEMS結構的多個器件或晶圓。舉例來說，MEMS結構可包含：互補金屬氧化物半導體(complementary metal oxide semiconductor；CMOS)晶圓，包含用於MEMS結構的電路系統；器件晶圓，包含充當MEMS結構的致動器的懸置機械元件(suspended mechanical component)；以及空腔(或封蓋)晶圓，用以將機械元件密封在空腔或微腔室中。CMOS晶圓、器件晶圓以及空腔晶圓可使用共晶接合製程(eutectic bonding process)接合在一起。共晶接合是藉以加熱MEMS結構的晶圓以在晶圓的材料之間形成共晶系統的晶圓接合技術。共晶系統通常包含矽或鍺以及例如金或鋁的金屬。因為形成共晶系統，所以所接合材料之間可能不存在可辨別的介面。
共晶接合序列可包含用以在共晶接合之前從器件晶圓的表面去除氧化物(例如，原生氧化物，例如二氧化矽)的預清潔製程，以及用以從器件晶圓的將要接合到CMOS晶圓的部分去除預清潔處理層的酸基蝕刻製程(acid-based etch process)。MEMS結構可放置在預清潔腔室中以濺射去除氧化物。預清潔腔室可包含射頻產生器(RF generator)和線圈結構(coiled structure)，所述線圈結構產生用於濺射去除原生氧化物的離子。儘管預清潔製程可改善MEMS結構的晶圓之間的共晶接合的品質，但RF產生器的操作頻率可能與器件晶圓的懸置機械元件的諧振頻率相同或接近。因此，RF產生器可能導致懸置機械元件振動且黏附到MEMS結構的空腔的壁，從而導致MEMS結構有缺陷或不可操作。
本文中所描述的一些實施方案提供用於共晶接合序列的技術和設備，所述共晶接合序列具有用於從半導體器件(例如MEMS結構)去除氧化物的延長的酸基蝕刻製程。在一些實施方案中，可從共晶接合序列省略預清潔製程。為了從MEMS結構的器件晶圓的一個或多個表面去除氧化物，相對於當有執行預清潔製程時的酸基蝕刻製程的持續時間，可增加酸基蝕刻製程的持續時間。作為實例，酸基蝕刻製程的持續時間可從大約10秒增加到至少20秒。酸基蝕刻製程的持續時間增加使得酸基蝕刻製程能夠在不使用前述預清潔製程的情況下從器件晶圓的一個或多個表面去除氧化物。可選擇酸基蝕刻劑以提供合適的蝕刻速率以去除氧化物，同時最小化從器件蝕刻的矽和/或鍺材料的量。
以這種方式，酸基蝕刻製程的持續時間增加准許從共晶接合序列省略預清潔製程。這降低共晶接合序列的複雜度和循環時間，因為去除預清潔製程使得在共晶接合序列中進行的步驟更少。此外，在沒有預清潔製程的情況下進行共晶接合序列降低MEMS結構的懸置機械元件之間黏附的風險。這降低MEMS結構在製造期間可能變得有缺陷或不可操作的可能性，這增加製程產量。
圖1是可在其中實施本文中所描述的系統和/或方法的實例環境100的圖。如圖1中所繪示，環境100可包含多個半導體處理工具以及晶圓/晶粒輸送工具112。多個半導體處理工具可包含沉積工具(也稱為半導體處理工具)102、曝光工具(也稱為半導體處理工具)104、顯影劑工具(也稱為半導體處理工具)106、蝕刻工具(也稱為半導體處理工具)108、接合工具(也稱為半導體處理工具)110和/或另一類型的半導體處理工具。包含於實例環境100中的工具可包含于半導體潔淨室、半導體鑄造廠、半導體處理和/或製造設施和/或類似物。
沉積工具102是包含半導體處理腔室和能夠將各種類型的材料沉積到基底上的一個或多個器件的半導體處理工具。在一些實施方案中，沉積工具102包含能夠在例如晶圓的基底上沉積光阻層的旋轉塗佈工具。在一些實施方案中，沉積工具102包含化學氣相沉積(chemical vapor deposition；CVD)工具，例如電漿增強CVD(plasma-enhanced CVD；PECVD)工具、高密度電漿 CVD(high-density plasma CVD；HDP-CVD)工具、低於大氣壓的CVD(sub-atmospheric CVD；SACVD)工具、原子層沉積(atomic layer deposition；ALD)工具、電漿增強原子層沉積(plasma-enhanced atomic layer deposition；PEALD)工具或另一類型的CVD工具。在一些實施方案中，沉積工具102包含物理氣相沉積(physical vapor deposition；PVD)工具，例如濺射工具或另一類型的PVD工具。在一些實施方案中，實例環境100包含多種類型的沉積工具102。
曝光工具104是能夠將光阻層暴露於輻射源的半導體處理工具，所述輻射源例如紫外光(ultraviolet light；UV)源(例如，深UV光源、極UV光源和/或類似物)、x射線源和/或類似物。曝光工具104可將光阻層暴露於輻射源以將圖案從光罩轉印到光阻層。圖案可包含用於形成一個或多個半導體器件的一個或多個半導體器件層圖案，可包含用於形成半導體器件的一個或多個結構的圖案，可包含用於蝕刻半導體器件的各種部分的圖案，和/或類似物。在一些實施方案中，曝光工具104包含掃描器、步進器或類似類型的曝光工具。
顯影劑工具106是能夠使已暴露於輻射源的光阻層顯影以使從曝光工具104轉印到光阻層的圖案顯影的半導體處理工具。在一些實施方案中，顯影劑工具106通過去除光阻層的未曝光部分來使圖案顯影。在一些實施方案中，顯影劑工具106通過去除光阻層的曝光部分來使圖案顯影。在一些實施方案中，顯影 劑工具106通過使用化學顯影劑溶解光阻層的曝光或未曝光部分來使圖案顯影。
蝕刻工具108是能夠蝕刻基底、晶圓或半導體器件的各種類型的材料的半導體處理工具。舉例來說，蝕刻工具108可包含濕式蝕刻工具、乾式蝕刻工具和/或類似物。在一些實施方案中，蝕刻工具108包含填充有蝕刻劑的腔室，且將基底放置在腔室中持續特定時間段以去除基底的特定量的一個或多個部分。在一些實施方案中，蝕刻工具108可使用電漿蝕刻或電漿輔助蝕刻(其可涉及使用離子化氣體來等向性地(isotropically)或定向地蝕刻一個或多個部分)來蝕刻基底的一個或多個部分。
接合工具110是能夠將兩個或大於兩個晶圓(或兩個或大於兩個半導體基底，或兩個或大於兩個半導體器件)接合在一起的半導體處理工具。舉例來說，接合工具110可包含能夠在一起的兩個或大於兩個晶圓之間形成共晶接合的共晶接合工具。在這些實例中，接合工具110可加熱兩個或大於兩個晶圓以在兩個或大於兩個晶圓的材料之間形成共晶。
晶圓/晶粒輸送工具112包含行動機器人、機器人臂、電車或軌道車，和/或用於在半導體處理工具102到半導體處理工具110之間輸送晶圓和/或晶粒，和/或將晶圓和/或晶粒輸送到其它位置(例如晶圓架、存儲室和/或類似物)且從所述其它位置輸送晶圓和/或晶粒的另一類型的器件。在一些實施方案中，晶圓/晶粒輸送工具112可以是已程式設計器件以行進特定路徑，和/或可半自 主地或自主地操。
提供圖1中所繪示的器件的數目和佈置作為一個或多個實例。實際上，與圖1中所繪示的器件相比，可存在額外器件、更少器件、不同器件或以不同方式佈置的器件。此外，圖1中所繪示的兩個或大於兩個器件可在單個器件內實施，或圖1中所繪示的單個器件可實施為多個分散式器件。另外或替代地，環境100的一組器件(例如，一個或多個器件)可進行描述為由環境100的另一組器件進行的一個或多個功能。
圖2是本文中所描述的實例MEMS結構200的圖。如圖2中所繪示，MEMS結構200可包含CMOS晶圓(也稱為第二晶圓)202、器件晶圓(也稱為第一晶圓)204以及封蓋晶圓206。CMOS晶圓202可與器件晶圓204在器件晶圓204的第一側上接合，且封蓋晶圓206可與器件晶圓204在器件晶圓204的與第一側相對的第二側上接合。
CMOS晶圓202可以是包含半導體元件(例如電晶體、電感器、電容器和/或電阻器)、包含集成電路和/或包含MEMS結構200的內連金屬化層的電路系統晶圓。CMOS晶圓202可包含由鋁或另一導電材料(例如金)形成的多個金屬墊208。金屬墊208可以是用於器件晶圓204的接合墊且可提供電連接給MEMS結構200的電路系統和內連金屬化層。鈍化層210可安置於相鄰金屬墊之間且部分地在相鄰金屬墊上以提供電隔離。鈍化層210可由介電材料形成，例如氮化矽(silicon nitride；SiNx)、碳化矽 (silicon carbide；SiCx)或其混合物，例如氮化矽碳(silicon carbon nitride；SiCN)、氮氧化矽(silicon oxynitride；SiON)或另一介電材料。在一些實施方案中，CMOS晶圓202可包含與MEMS結構200的封裝或焊料墊的連接。
器件晶圓204由例如矽基底的半導體基底(也稱為基底)212形成。一個或多個致動器214可形成於器件晶圓204中，所述一個或多個致動器214可充當用於MEMS結構200的MEMS致動器。一或多個致動器214可通過蝕刻穿過基底212的部分以形成細長部件來形成，所述細長部件通過與器件晶圓204的基底212的一側的橫向連接懸置在CMOS晶圓202上方。以這種方式，准許一個或多個致動器214移位以充當振動質量塊(vibrating mass)、彈力繩(elastic string)或線圈，或用於在感測器、陀螺儀、加速計、RF器件或光學器件中進行功能的其它類型的致動器。
器件晶圓204可由形成於基底212上的多個支撐結構216支撐在CMOS晶圓202上。支撐結構216可充當用於一個或多個致動器214的支架，使得准許一個或多個致動器214懸置在CMOS晶圓202上方。每一支撐結構216可塗佈有相應鍺層218，使得多個鍺層218形成於基底212上。鍺層218可增加CMOS晶圓202與器件晶圓204之間的接合的品質和強度。特定來說，共晶接合可形成於鍺層218與金屬墊208之間(例如，相應組的鍺層218與金屬墊208之間)。
封蓋晶圓206可包含由矽晶圓或用於半導體處理中的另 一類型的晶圓形成的基底220，所述基底220能夠經過蝕刻且具有機械強度和材料組合物以在MEMS結構200內形成空腔222。空腔222可以是氣密密封的微腔室(hermetically sealed micro-chamber)，其中形成真空以防止釋氣(outgassing)且防止異物和其它污染物損壞一個或多個致動器214。空腔222可由CMOS晶圓202、器件晶圓204以及封蓋晶圓206的組合形成，其可將一個或多個致動器214封閉在空腔222中。
提供圖2中所繪示的結構、層和/或類似物的數目和佈置作為實例。實際上，與圖2中所繪示的結構和/或層相比，MEMS結構可包含額外結構和/或層、更少結構和/或層、不同結構和/或層或以不同方式佈置的結構和/或層。
圖3A到圖3P是形成圖2的MEMS結構200的實例300的圖。在一些實施方案中，一個或多個半導體處理工具102到半導體處理工具110可進行結合圖3A到圖3P所描述的技術和/或製程中的一種或多種。在一些實施方案中，可由其它半導體處理工具進行結合圖3A到圖3P所描述的技術和/或製程中的一種或多種。
如圖3A中所繪示，形成MEMS結構200的一部分可包含形成器件晶圓204的基底212。這可包含根據晶種或其它晶圓形成技術形成晶體矽晶圓。
如圖3B中所繪示，半導體處理工具(例如，沉積工具102)可在基底212上形成光阻層302。舉例來說，半導體處理工 具可通過旋轉塗佈製程在基底212上形成光阻層302。在這些實例中，可預加熱基底212以從基底212的表面去除水分，可將底塗劑材料(primer material)施加於基底212的表面以促進旋轉塗佈材料的黏著，且可將基底212冷卻到室溫(例如，使用冷卻板)。接著可將基底212放置在夾盤(例如，真空夾盤)上以固持和旋轉基底212，同時將旋轉塗佈材料沉積到基底212的表面上。基底212的轉動(rotation)(或旋轉(spinning))使得將材料分佈在基底212的表面上，且使得形成光阻層。可再次加熱基底212以從光阻層去除殘餘溶劑。
如圖3C中所繪示，圖案304可形成於光阻層302中。在這些實例中，半導體處理工具(例如，曝光工具104)可將光阻層302暴露於輻射源，例如UV源(例如，深UV光源、極UV(extreme UV；EUV)光源和/或類似物)、x射線源和/或類似物。半導體處理工具可將光阻層302暴露於輻射源以將圖案304從光罩轉印到光阻層302。
半導體處理工具(例如，顯影劑工具106)可進行包含一種或多種技術的顯影製程以使光阻層302中的圖案304顯影。舉例來說，顯影製程可包含在化學顯影劑中沖洗或浸沒基底212和光阻層302，所述化學顯影劑與晶圓上的光阻層302反應以形成圖案304。在圖案304已顯影之後，可沖洗基底212以去除任何殘餘化學顯影劑且旋轉乾燥所述基底212。
如圖3D中所繪示，可基於形成於光阻層302中的圖案 304來蝕刻基底212以形成器件晶圓204的多個支撐結構216。舉例來說，半導體處理工具(例如，蝕刻工具108)可進行濕式蝕刻技術(例如，其中將基底212暴露或浸沒在以特定蝕刻速率從基底212蝕刻或去除材料的化學物質中)、乾式蝕刻器件(例如，其中使用電漿從基底212濺射材料)或另一類型的蝕刻技術。
如圖3E中所繪示，可在蝕刻基底212以形成多個支撐結構216之後從基底212去除光阻層302的剩餘部分。在一些實施方案中，使用溶劑或化學剝離劑從基底212去除光阻層302的剩餘部分。在一些實施方案中，使用電漿灰化製程來去除光阻層302的剩餘部分。在這些實例中，使用電漿源來形成氧離子或氟離子的電漿以與光阻材料反應。電漿中的離子與光阻材料之間的反應使得光阻材料形成灰分(ash)，使用真空泵去除所述灰分。
如圖3F中所繪示，光阻層306可形成於基底212上。舉例來說，半導體處理工具(例如，沉積工具102)可通過進行如上文所描述的旋轉塗佈製程在基底212上形成光阻層306。
如圖3G中所繪示，圖案308可形成於光阻層306中。一個或多個半導體處理工具可通過進行上文所描述的技術中的一種或多種在光阻層306中形成圖案308。舉例來說，曝光工具104可將光阻層306的部分暴露於輻射源，且顯影劑工具106可通過使用化學顯影劑從基底212去除光阻層306的曝光部分或未曝光部分來使光阻層306的曝光部分或未曝光部分顯影。
如圖3H中所繪示，可基於形成於光阻層306中的圖案 308將多個鍺層218沉積到基底212上。舉例來說，半導體處理工具(例如，沉積工具102)可使用CVD製程、PVD製程、ALD製程或另一類型的沉積製程將多個鍺層218沉積到基底212上。特定來說，半導體處理工具可在基底212的多個支撐結構216中的每一個之上形成相應鍺層218。
如圖3I中所繪示，可在多個鍺層218形成於多個支撐結構216上之後從基底212去除光阻層306的剩餘部分。在一些實施方案中，使用溶劑或化學剝離劑從基底212去除光阻層306的剩餘部分。在一些實施方案中，使用電漿灰化製程從基底212去除光阻層306的剩餘部分。
如圖3J中所繪示，光阻層310可形成於基底212和多個鍺層218上。舉例來說，半導體處理工具(例如，沉積工具102)可通過進行如上文所描述的旋轉塗佈製程在基底212和多個鍺層218上形成光阻層310。
如圖3K中所繪示，圖案312可形成於光阻層310中。一個或多個半導體處理工具可通過進行上文所描述的技術中的一種或多種在光阻層310中形成圖案312。舉例來說，曝光工具104可將光阻層310的部分暴露於輻射源，且顯影劑工具106可通過使用化學顯影劑從基底212去除光阻層310的曝光部分或未曝光部分來使光阻層310的曝光部分或未曝光部分顯影。
如圖3L中所繪示，可基於形成於光阻層310中的圖案312來蝕刻基底212以在基底212中形成MEMS結構200的一個 或多個致動器214(例如，一個或多個MEMS致動器)。舉例來說，半導體處理工具(例如，蝕刻工具108)可進行濕式蝕刻技術(例如，其中將基底212暴露或浸沒在以特定蝕刻速率從基底212蝕刻或去除材料的化學物質中)、乾式蝕刻器件(例如，其中使用電漿從基底212濺射材料)或另一類型的蝕刻技術。半導體處理工具可基於圖案312來蝕刻穿過基底212，使得一個或多個致動器214通過與基底212的一側的橫向連接懸置。可在蝕刻基底212以形成一個或多個致動器214之後從基底212和多個鍺層218去除光阻層310的剩餘部分。在一些實施方案中，使用溶劑或化學剝離劑從基底212去除光阻層302的剩餘部分。在一些實施方案中，使用電漿灰化製程從基底212去除光阻層302的剩餘部分。
結合圖3M到圖3O所示出和描述的製程可稱為共晶接合序列。共晶接合序列可包含準備將要與CMOS晶圓202接合的器件晶圓204的各種製程，以及接合器件晶圓204和CMOS晶圓202的共晶接合製程。
如圖3M中所繪示，氧化物層314可在共晶接合序列之前和/或期間的一種或多種製程之後形成於器件晶圓204上。舉例來說，在去除光阻層310之後，氧化物層314可形成於器件晶圓204的表面上。氧化物層314可包含因基底212的矽與空氣中的氧(例如，大氣氧)之間的自然氧化以及多個鍺層218的鍺與空氣中的氧之間的氧化而形成於器件晶圓204的表面上的原生氧化物。氧化使得在器件晶圓204上形成原生氧化物的薄層(例如， 器件晶圓204的矽部分上的二氧化矽和多個鍺層218上的二氧化鍺)。
如圖3M中進一步繪示，為了從器件晶圓204的一個或多個部分(例如，從基底212、從一個或多個致動器214和/或從多個鍺層218)去除氧化物層314，半導體處理工具(例如，蝕刻工具108)可對器件晶圓204進行濕式蝕刻。器件晶圓204可放置在半導體處理工具的腔室316中。腔室316可填充有酸基蝕刻劑318。器件晶圓204可放置在腔室316中的酸基蝕刻劑318的浴中以從器件晶圓204的一個或多個部分去除氧化物層314。
酸基蝕刻劑318可包含酸性化學化合物，包含多種酸，例如硝酸、乙酸和/或磷酸。作為實例，酸基蝕刻劑318的酸性化學化合物可包含大約4%硝酸、大約19%乙酸以及大約77%磷酸。在一些實施方案中，可選擇酸基蝕刻劑318的酸性化學化合物以提供用於氧化物層314的合適蝕刻速率，同時最小化或保持鍺層218(例如，每秒15埃)和基底212的矽的合適蝕刻速率。
器件晶圓204可保持浸沒在酸基蝕刻劑318的浴中一持續時間以去除氧化物層314。可在去除光阻層310之後且在去除光阻層310之後沒有用以去除氧化物層314的介入預清潔製程的情況下進行器件晶圓204的濕式蝕刻。為了補償預清潔製程的缺少，器件晶圓204可保持浸沒在酸基蝕刻劑318的浴中一增加的持續時間，以去除氧化物層314。持續時間可相對於器件晶圓204將保持浸沒在酸基蝕刻劑318的浴中以從器件晶圓204去除將在預清 潔製程期間形成的預清潔處理層的持續時間而增加。特定來說，器件晶圓204保持浸沒在酸基蝕刻劑318的浴中的持續時間可從10秒增加到至少20秒。在一些實施方案中，器件晶圓204保持浸沒在酸基蝕刻劑318的浴中的持續時間在大約20秒到大約30秒範圍內，以確保可在不需要介入預清潔製程的情況下通過酸基蝕刻劑318去除氧化物層314，同時避免鍺層218和基底212的矽的過度蝕刻。
如圖3N中所繪示，可在蝕刻器件晶圓204之後沖洗器件晶圓204以從器件晶圓204去除任何殘餘酸基蝕刻劑318。器件晶圓204可在水(例如，去離子水)、醇(例如，異丙醇)或醇與水(醇/水)混合物的浴320中沖洗。將器件晶圓204浸沒在浴320中另一持續時間以從器件晶圓204沖洗和去除殘餘酸基蝕刻劑318。在沖洗之後，可用例如氮氣或另一類型的氣體的氣體來乾燥器件晶圓204以消散水、醇或醇/水混合物。
如圖3O中所繪示，可接合器件晶圓204和CMOS晶圓202。半導體處理工具(例如，接合工具110)可通過進行共晶接合製程以在器件晶圓204的多個鍺層218與CMOS晶圓202的多個金屬墊208之間形成共晶接合來接合器件晶圓204和CMOS晶圓202。共晶接合可稱為低溫接合，因為鍺層218與金屬墊208的材料之間的接合在低於鍺層218和金屬墊208的材料的熔化溫度的溫度下形成。接合工具110可加熱器件晶圓204和CMOS晶圓202，使得共晶接合形成於鍺層218與金屬墊208之間。舉例來 說，如果金屬墊208由鋁材料形成，那麼接合工具110可加熱器件晶圓204和CMOS晶圓202，使得將鍺層218和金屬墊208加熱到大約425攝氏度以形成共晶接合。在一些實施方案中，共晶接合製程可與退火製程(例如，其中將CMOS晶圓202和器件晶圓204加熱到1100攝氏度或大於1100攝氏度的高溫)組合以減小由共晶接合製程在接合介面處引起的應力。
如圖3P中所繪示，可接合器件晶圓204和封蓋晶圓206(例如，在器件晶圓204的與器件晶圓204與CMOS晶圓202之間的接合相對的一側處)。在一些實施方案中，半導體處理工具(例如，接合工具110)可在器件晶圓204與封蓋晶圓206之間形成接合。在一些實施方案中，器件晶圓204與封蓋晶圓206之間的接合是矽矽接合。在這些實例中，接合工具110可使用器件晶圓204與封蓋晶圓206之間的一個或多個膠合層或接合層來形成矽矽接合。在一些實施方案中，一個或多個膠合層包含氫基和/或氧基材料，使得在器件晶圓204與封蓋晶圓206之間形成氫氧化矽鍵結(silicon hydroxide bond)。
器件晶圓204與CMOS晶圓202之間的共晶接合以及器件晶圓204與封蓋晶圓206之間的接合形成在其中氣密密封一個或多個致動器214的空腔222。空腔222准許一個或多個致動器214自由移動或致動，且防止異物和其它污染物損壞一個或多個致動器214。
如上文所指示，提供圖3A到圖3P作為實例。其它實例 可與關於圖3A到圖3P所描述的實例不同。
圖4是與用於形成MEMS結構的多個製程相關聯的X射線光電子能譜分析(XPS)資料的實例400的圖。XPS資料示出與用於包含預清潔製程和基線酸基蝕刻持續時間(baseline acid-based etch duration)的共晶接合序列、用於沒有預清潔製程且具有基線酸基蝕刻持續時間的共晶接合序列以及用於沒有預清潔製程且具有如本文中所描述的延長的酸基蝕刻持續時間的共晶接合序列的MEMS結構中的深度(以納米為單位)相關聯的氧化物材料的原子百分比。
如圖4中所繪示，用於包含預清潔製程和基線酸基蝕刻持續時間的共晶接合序列的MEMS結構上的氧化物的深度是大約1納米。去除預清潔製程同時保持基線酸基蝕刻持續時間呈現出氧化物深度增加直到3納米或大於3納米。然而，將酸基蝕刻持續時間增加到延長的酸基蝕刻持續時間同時去除預清潔製程(如本文中所描述)產生類似于預清潔製程和基線酸基蝕刻持續時間的氧化物深度，同時提供更不複雜的共晶接合序列。
如上文所指示，提供圖4作為實例。其它實例可與關於圖4所描述的實例不同。
圖5是器件500的實例元件的圖。在一些實施方案中，半導體處理工具102到半導體處理工具110以及晶圓/晶粒輸送工具112中的一個或多個可包含一個或多個器件500和/或器件500的一個或多個元件。如圖5中所繪示，器件500可包含匯流排(bus) 510、處理器520、記憶體530、存儲元件540、輸入元件550、輸出元件560以及通訊元件570。
匯流排510包含實現器件500的多個元件當中的有線和/或無線通訊的組件。處理器520包含中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位訊號處理器、現場可程式化閘陣列(field-programmable gate array)、應用專用集成電路(application-specific integrated circuit)和/或另一類型的處理組件。處理器520實施於硬體、韌體或硬體與軟體的組合中。在一些實施方案中，處理器520包含能夠程式設計以執行功能的一個或多個處理器。記憶體530包含隨機存取記憶體、唯讀記憶體(read-only memory)和/或另一類型的記憶體(例如，快閃記憶體(flash memory)、磁記憶體(magnetic memory)和/或光學記憶體(optical memory))。
存儲元件540存儲與器件500的操作相關的資訊和/或軟體。舉例來說，存儲元件540可包含硬碟驅動器、磁碟機、光碟驅動器、固態盤驅動器(solid state disk drive)、壓縮磁碟(compact disc)、數字通用盤(digital versatile disc)和/或另一類型的非暫時性電腦可讀介質(non-transitory computer-readable medium)。輸入元件550使得器件500能夠接收輸入，例如用戶輸入和/或傳感的輸入。舉例來說，輸入元件550可包含觸控式螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統元件、加速計、陀螺儀、致動器和/或類似物。輸出元件560使得器件500 能夠例如經由顯示器、揚聲器和/或一個或多個發光二極體提供輸出。通訊元件570使得器件500能夠例如經由有線連接和/或無線連接與其它器件通訊。舉例來說，通訊元件570可包含接收器、傳輸器、收發器、數據機(modem)、網路介面卡(network interface card)、天線和/或類似物。
器件500可進行本文中所描述的一種或多種製程。舉例來說，非暫時性電腦可讀介質(例如，記憶體530和/或存儲元件540)可存儲用於由處理器520執行的指令集(例如，一個或多個指令、代碼、軟體代碼、程式碼和/或類似物)。處理器520可執行指令集以進行本文中所描述的一種或多種製程。在一些實施方案中，由一個或多個處理器520執行指令集使得一個或多個處理器520和/或器件500進行本文中所描述的一種或多種製程。在一些實施方案中，硬連線電路系統可代替或結合指令使用，以進行本文中所描述的一種或多種製程。因此，本文中所描述的實施方案不限於硬體電路系統與軟體的任何特定組合。
提供圖5中所繪示的元件的數目和佈置作為實例。與圖5中所繪示的元件相比，器件500可包含額外元件、更少元件、不同元件或以不同方式佈置的元件。另外或替代地，器件500的一組元件(例如，一個或多個元件)可進行描述為由器件500的另一組元件進行的一個或多個功能。
圖6是與形成MEMS結構相關聯的實例製程600的流程圖。在一些實施方案中，圖6的一個或多個製程框可由一個或多 個半導體處理工具(例如，半導體處理工具102到半導體處理工具110以及晶圓/晶粒輸送工具112中的一個或多個)進行。另外或替代地，圖6的一個或多個製程框可由器件500的一個或多個元件進行，例如處理器520、記憶體530、存儲元件540、輸入元件550、輸出元件560和/或通訊元件570。
如圖6中所繪示，製程600可包含使用酸性蝕刻劑蝕刻第一晶圓一持續時間範圍以從第一晶圓的一個或多個部分去除氧化物，其中蝕刻第一晶圓所述持續時間使得能夠在從第一晶圓去除光阻層與使用酸性蝕刻劑蝕刻第一晶圓之間沒有介入預清潔製程的情況下從第一晶圓的一個或多個部分去除氧化物(框610)。舉例來說，半導體處理工具(例如，蝕刻工具108)可使用酸基蝕刻劑318蝕刻第一晶圓204一持續時間以從第一晶圓204的一個或多個部分去除氧化物層314，如上文所描述。在一些實施方案中，在沒有在從第一晶圓204去除光阻層310與使用酸基蝕刻劑318蝕刻第一晶圓204之間的介入預清潔製程的情況下，蝕刻第一晶圓204所述持續時間使得能夠從第一晶圓204的一個或多個部分去除氧化物層314。
如圖6中進一步繪示，製程600可包含在蝕刻第一晶圓之後將第一晶圓與第二晶圓接合(框620)。舉例來說，半導體處理工具(例如，接合工具110)可在蝕刻第一晶圓204之後將第一晶圓204與第二晶圓202接合，如上文所描述。
製程600可包含額外實施方案，例如下文所描述的和/ 或結合本文中其它地方所描述的一種或多種其它製程的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，持續時間在大約20秒到大約30秒範圍內。在第二實施方案中，單獨地或與第一實施方案組合，第一晶圓204包含MEMS器件晶圓，且第二晶圓202包含MEMS電路系統晶圓。在第三實施方案中，單獨地或與第一實施方案和第二實施方案中的一個或多個組合，將第一晶圓204與第二晶圓202接合包含進行第一晶圓204和第二晶圓204的共晶接合。
在第四實施方案中，單獨地或與第一實施方案到第三實施方案中的一個或多個組合，第一晶圓204的一個或多個部分包含第一晶圓204的一個或多個矽部分(例如，基底212、一個或多個致動器214)或第一晶圓204的一個或多個鍺部分(例如，多個鍺層218)中的至少一個。在第五實施方案中，單獨地或與第一實施方案到第四實施方案中的一個或多個組合，酸基蝕刻劑318包含硝酸、乙酸或磷酸中的至少一種。在第六實施方案中，單獨地或與第一實施方案到第五實施方案中的一個或多個組合，製程600包含在蝕刻第一晶圓204之後在醇/水的浴320中沖洗第一晶圓204一持續時間，以及在沖洗第一晶圓204之後乾燥第一晶圓204，其中將第一晶圓204與第二晶圓202接合包含在乾燥第一晶圓204之後將第一晶圓204與第二晶圓202接合。
儘管圖6繪示製程600的多個實例框，但在一些實施方案中，與圖6中所描繪的框相比，製程600可包含額外框、更少 框、不同框或以不同方式佈置的框。另外或替代地，可並行地進行製程600的多個框中的兩個或大於兩個。
圖7是與形成MEMS結構相關聯的實例製程700的流程圖。在一些實施方案中，圖7的一個或多個製程框可由一個或多個半導體處理工具(例如，半導體處理工具102到半導體處理工具110以及晶圓/晶粒輸送工具112中的一個或多個)進行。另外或替代地，圖7的一個或多個製程框可由器件500的一個或多個元件進行，例如處理器520、記憶體530、存儲元件540、輸入元件550、輸出元件560和/或通訊元件570。
如圖7中所繪示，製程700可包含在MEMS結構200的器件晶圓中形成一個或多個致動器214(框710)。舉例來說，半導體處理工具(例如，沉積工具102、曝光工具104、顯影劑工具106、蝕刻工具108和/或另一半導體處理工具)可在MEMS結構200的器件晶圓204中形成一個或多個致動器214，如上文所描述。
如圖7中進一步繪示，製程700可包含在形成一個或多個致動器之後使器件晶圓浸沒在酸基蝕刻劑中一持續時間以從器件晶圓的一個或多個部分去除氧化物，所述持續時間在大約20秒到大約30秒範圍內(框720)。舉例來說，半導體處理工具(例如，蝕刻工具108)可在形成一個或多個致動器214之後使器件晶圓204浸沒在酸基蝕刻劑318中一持續時間以從器件晶圓204的一個或多個部分(例如，基底212、一個或多個致動器214和/或多個 鍺層218)去除氧化物層314，所述持續時間在大約20秒到大約30秒範圍內，如上文所描述。
如圖7中進一步繪示，製程700可包含在蝕刻器件晶圓之後將器件晶圓與MEMS結構的電路系統晶圓接合(框730)。舉例來說，半導體處理工具(例如，接合工具110)可在蝕刻器件晶圓204之後將器件晶圓204與MEMS結構200的CMOS晶圓202接合，如上文所描述。
製程700可包含額外實施方案，例如下文所描述的和/或結合本文中其它地方所描述的一種或多種其它製程的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，形成一個或多個致動器214包含在器件晶圓204的表面上形成光阻層310，基於光阻層310(例如，至少部分地基於形成於光阻層310中的圖案312)來蝕刻(例如，使用蝕刻工具108)器件晶圓204以形成一個或多個致動器214，以及進行電漿灰化製程以去除光阻層310。在第二實施方案中，單獨地或與第一實施方案組合，使器件晶圓204浸沒在酸基蝕刻劑318中所述持續時間包含在進行電漿灰化製程之後，在沒有用以在器件晶圓204上形成預清潔處理層的介入製程的情況下使器件晶圓204浸沒在酸基蝕刻劑318中所述持續時間。在第三實施方案中，單獨地或與第一實施方案和第二實施方案中的一個或多個組合，製程700包含在蝕刻器件晶圓204之後用去離子水沖洗器件晶圓204另一持續時間，以及在沖洗器件晶圓(例如，用去離子 水浴)之後乾燥器件晶圓，其中將器件晶圓204與CMOS晶圓202接合包含在乾燥器件晶圓204之後將器件晶圓204與CMOS晶圓202接合。
在第四實施方案中，單獨地或與第一實施方案到第三實施方案中的一個或多個組合，製程700包含將器件晶圓204與在器件晶圓204的接合CMOS晶圓202的相對側上的封蓋晶圓206接合(例如，所述接合工具110)，其中器件晶圓204、CMOS晶圓202以及封蓋晶圓206形成用於一個或多個致動器214的空腔222。在第五實施方案中，單獨地或與第一實施方案到第四實施方案中的一個或多個組合，器件晶圓204的一個或多個部分包括器件晶圓204的一個或多個矽部分(例如，基底212和/或一個或多個致動器214)，以及器件晶圓204的一個或多個鍺部分(例如，多個鍺層218)。在第六實施方案中，單獨地或與第一實施方案到第五實施方案中的一個或多個組合，酸基蝕刻劑318包含大約4%硝酸、大約19%乙酸以及大約77%磷酸。
儘管圖7繪示製程700的多個實例框，但在一些實施方案中，與圖7中所描繪的框相比，製程700可包含額外框、更少框、不同框或以不同方式佈置的框。另外或替代地，可並行地進行製程700的多個框中的兩個或大於兩個。
圖8是與形成MEMS結構相關聯的實例製程800的流程圖。在一些實施方案中，圖8的一個或多個製程框可由一個或多個半導體處理工具(例如，半導體處理工具102到半導體處理工 具110以及晶圓/晶粒輸送工具112中的一個或多個)進行。另外或替代地，圖8的一個或多個製程框可由器件500的一個或多個元件進行，例如處理器520、記憶體530、存儲元件540、輸入元件550、輸出元件560和/或通訊元件570。
如圖8中所繪示，製程800可包含在MEMS結構的器件晶圓中形成MEMS致動器(框810)。舉例來說，半導體處理工具(例如，沉積工具102、曝光工具104、顯影劑工具106、蝕刻工具108和/或另一半導體處理工具)可在MEMS結構200的器件晶圓204中形成MEMS致動器214，如上文所描述。
如圖8中進一步繪示，製程800可包含在形成MEMS致動器之後，在沒有在形成MEMS致動器之後的介入預清潔處理的情況下，在酸基蝕刻劑中濕式蝕刻器件晶圓一持續時間以從器件晶圓的一個或多個部分去除氧化物(框820)。舉例來說，半導體處理工具(例如，蝕刻工具108)可在形成MEMS致動器214之後，在沒有在形成MEMS致動器214之後的介入預清潔處理的情況下，在酸基蝕刻劑318中濕式蝕刻器件晶圓204一持續時間以從器件晶圓204的一個或多個部分去除氧化物，如上文所描述。
如圖8中進一步繪示，製程800可包含在蝕刻器件晶圓之後將器件晶圓與CMOS晶圓接合(框830)。舉例來說，半導體處理工具(例如，接合工具110)可在蝕刻器件晶圓204之後將器件晶圓204與CMOS晶圓202接合，如上文所描述。
製程800可包含額外實施方案，例如下文所描述的和/ 或結合本文中其它地方所描述的一種或多種其它製程的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，酸基蝕刻劑318包含硝酸、乙酸以及磷酸的組合。在第二實施方案中，單獨地或與第一實施方案組合，器件晶圓204的一個或多個部分包含器件晶圓204的一個或多個鍺部分(例如，多個鍺層218)。在第三實施方案中，單獨地或與第一實施方案和第二實施方案中的一個或多個組合，相對於進行介入預清潔處理，在沒有介入預清潔處理的情況下濕式蝕刻器件晶圓204降低MEMS致動器214黏附到MEMS結構200內的空腔222的壁的可能性。
在第四實施方案中，單獨地或與第一實施方案到第三實施方案中的一個或多個組合，將器件晶圓204與CMOS晶圓202接合包含在器件晶圓204的鍺層218與CMOS晶圓202的金屬墊208之間形成共晶接合。在第五實施方案中，單獨地或與第一實施方案到第四實施方案中的一個或多個組合，相對於進行介入預清潔處理，在沒有介入預清潔處理的情況下濕式蝕刻器件晶圓204降低對器件晶圓204造成電漿損壞的可能性。在第六實施方案中，單獨地或與第一實施方案到第五實施方案中的一個或多個組合，持續時間在大約20秒到大約30秒範圍內。
儘管圖8繪示製程800的多個實例框，但在一些實施方案中，與圖8中所描繪的框相比，製程800可包含額外框、更少框、不同框或以不同方式佈置的框。另外或替代地，可並行地進 行製程800的多個框中的兩個或大於兩個。
以這種方式，可從共晶接合序列省略預清潔製程。為了從MEMS結構的器件晶圓的一個或多個表面去除氧化物，相對於在進行預清潔製程時酸基蝕刻製程的持續時間，可增加共晶接合序列中的酸基蝕刻製程的持續時間。酸基蝕刻製程的持續時間增加使得酸基蝕刻製程能夠在不使用前述預清潔製程的情況下從器件晶圓的一個或多個表面去除氧化物。這降低共晶接合序列的複雜度和循環時間，降低MEMS結構的懸置機械元件之間的黏附的風險，和/或降低MEMS結構在製造期間可能變得有缺陷或不可操作的可能性，這增加製程產量。
如上文較詳細地描述，本文中所描述的一些實施方案提供一種方法。所述方法包含使用酸性蝕刻劑蝕刻第一晶圓一持續時間以從第一晶圓的一個或多個部分去除氧化物。在沒有在從第一晶圓去除光阻層與使用酸性蝕刻劑蝕刻第一晶圓之間的介入預清潔製程的情況下，蝕刻第一晶圓所述持續時間使得能夠從第一晶圓的一個或多個部分去除氧化物。所述方法包含在蝕刻第一晶圓之後將第一晶圓與第二晶圓接合。在一些實施例中，所述持續時間在大約20秒到大約30秒範圍內。在一些實施例中，所述第一晶圓包括微機電系統器件晶圓；且其中所述第二晶圓包括微機電系統電路系統晶圓。在一些實施例中，將所述第一晶圓與所述第二晶圓接合包括：進行所述第一晶圓和所述第二晶圓的共晶接合。在一些實施例中，所述第一晶圓的所述一個或多個部分包括 以下中的至少一個：所述第一晶圓的一個或多個矽部分，或所述第一晶圓的一個或多個鍺部分。在一些實施例中，所述酸性蝕刻劑包含以下中的至少一種：硝酸，乙酸，或磷酸。在一些實施例中，所述方法更包括在蝕刻所述第一晶圓之後在醇/水浴中沖洗所述第一晶圓一持續時間；以及在沖洗所述第一晶圓之後乾燥所述第一晶圓，其中將所述第一晶圓與所述第二晶圓接合包括：在乾燥所述第一晶圓之後將所述第一晶圓與所述第二晶圓接合。
如上文較詳細地描述，本文中所描述的一些實施方案提供一種方法。所述方法包含在MEMS結構的器件晶圓中形成一個或多個致動器。所述方法包含在形成一個或多個致動器之後，使器件晶圓浸沒在酸基蝕刻劑中一持續時間以從器件晶圓的一個或多個部分去除氧化物，所述持續時間在大約20秒到大約30秒範圍內。所述方法包含在蝕刻器件晶圓之後，將器件晶圓與MEMS結構的電路系統晶圓接合。在一些實施例中，形成所述一個或多個致動器包括：在所述器件晶圓的表面上形成光阻層；基於所述光阻層來蝕刻所述器件晶圓以形成所述一個或多個致動器；以及進行電漿灰化製程以去除所述光阻層。在一些實施例中，使所述器件晶圓浸沒在所述酸基蝕刻劑中所述持續時間包括：在進行所述電漿灰化製程之後，在沒有用以在所述器件晶圓上形成預清潔處理層的介入製程的情況下使所述器件晶圓浸沒在所述酸基蝕刻劑中所述持續時間。在一些實施例中，所述方法更包括：在蝕刻所述器件晶圓之後用去離子水沖洗所述器件晶圓另一持續時間； 以及在沖洗所述器件晶圓之後乾燥所述器件晶圓，其中將所述器件晶圓與所述電路系統晶圓接合包括：在乾燥所述器件晶圓之後，將所述器件晶圓與所述電路系統晶圓接合。在一些實施例中，所述方法更包括：將所述器件晶圓與在所述器件晶圓的接合所述電路系統晶圓的相對側上的封蓋晶圓接合，其中所述器件晶圓、所述電路系統晶圓以及所述封蓋晶圓形成用於所述一個或多個致動器的空腔。在一些實施例中，所述器件晶圓的所述一個或多個部分包括：所述器件晶圓的一個或多個矽部分，以及所述器件晶圓的一個或多個鍺部分。在一些實施例中，所述酸基蝕刻劑包括：大約4%硝酸，大約19%乙酸，以及大約77%磷酸。
如上文較詳細地描述，本文中所描述的一些實施方案提供一種方法。所述方法包含在MEMS結構的器件晶圓中形成MEMS致動器。所述方法包含在形成MEMS致動器之後且在沒有介入預清潔處理的情況下，在酸基蝕刻劑中濕式蝕刻器件晶圓至少20秒以從器件晶圓的一個或多個部分去除氧化物。所述方法包含在蝕刻器件晶圓之後，將器件晶圓與CMOS晶圓接合。如上文較詳細地描述，本文中所描述的一些實施方案提供一種方法。所述方法包含在MEMS結構的器件晶圓中形成MEMS致動器。在形成所述MEMS致動器之後，在沒有在形成所述MEMS致動器之後的介入預清潔處理的情況下，在酸基蝕刻劑中濕式蝕刻所述器件晶圓一持續時間以從所述器件晶圓的一個或多個部分去除氧化物。所述方法包含在蝕刻器件晶圓之後，將器件晶圓與CMOS晶 圓接合。在一些實施例中，所述酸基蝕刻劑包含以下的組合：硝酸，乙酸，以及磷酸。在一些實施例中，所述器件晶圓的所述一個或多個部分包括所述器件晶圓的一個或多個鍺部分。在一些實施例中，相對於進行介入預清潔處理，在沒有介入預清潔處理的情況下濕式蝕刻所述器件晶圓降低所述微機電系統致動器黏附到所述微機電系統結構內的空腔的壁的可能性。在一些實施例中，將所述器件晶圓與所述互補金屬氧化物半導體晶圓接合包括：在所述器件晶圓的鍺層與所述互補金屬氧化物半導體晶圓的金屬墊之間形成共晶接合。在一些實施例中，所述持續時間在大約20秒到大約30秒範圍內。
前文概述若干實施例的特徵使得本領域的技術人員可更好地理解本公開的方面。本領域的技術人員應瞭解，其可易於使用本公開作為設計或修改用於進行本文中所介紹的實施例的相同目的和/或實現相同優點的其它製程和結構的基礎。本領域的技術人員還應認識到，這種等效構造並不脫離本公開的精神和範圍，且其可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
600:製程
610、620:框

Claims (10)

  1. 一種形成微機電系統結構的方法，包括：使用酸性蝕刻劑蝕刻第一晶圓一持續時間以從所述第一晶圓的一個或多個部分去除氧化物，其中在沒有在從所述第一晶圓去除光阻層與使用所述酸性蝕刻劑蝕刻所述第一晶圓之間的介入預清潔製程的情況下，蝕刻所述第一晶圓所述持續時間使得能夠從所述第一晶圓的所述一個或多個部分去除所述氧化物；以及在蝕刻所述第一晶圓之後將所述第一晶圓與第二晶圓接合。
  2. 如請求項1所述的形成微機電系統結構的方法，其中所述持續時間在大約20秒到大約30秒範圍內。
  3. 如請求項1所述的形成微機電系統結構的方法，其中將所述第一晶圓與所述第二晶圓接合包括：進行所述第一晶圓和所述第二晶圓的共晶接合。
  4. 如請求項1所述的形成微機電系統結構的方法，其中所述第一晶圓的所述一個或多個部分包括以下中的至少一個：所述第一晶圓的一個或多個矽部分，或所述第一晶圓的一個或多個鍺部分。
  5. 一種形成微機電系統結構的方法，包括：在微機電系統(MEMS)結構的器件晶圓中形成一個或多個致動器；在形成所述一個或多個致動器之後，在沒有在形成所述一個 或多個致動器之後的介入預清潔處理的情況下，使所述器件晶圓浸沒在酸基蝕刻劑中一持續時間以從所述器件晶圓的一個或多個部分去除氧化物，所述持續時間在大約20秒到大約30秒範圍內；以及在蝕刻所述器件晶圓之後，將所述器件晶圓與所述微機電系統結構的電路系統晶圓接合。
  6. 如請求項5所述的形成微機電系統結構的方法，其中形成所述一個或多個致動器包括：在所述器件晶圓的表面上形成光阻層；基於所述光阻層來蝕刻所述器件晶圓以形成所述一個或多個致動器；以及進行電漿灰化製程以去除所述光阻層，以及其中使所述器件晶圓浸沒在所述酸基蝕刻劑中所述持續時間包括：在進行所述電漿灰化製程之後，在沒有用以在所述器件晶圓上形成預清潔處理層的介入製程的情況下使所述器件晶圓浸沒在所述酸基蝕刻劑中所述持續時間。
  7. 如請求項5所述的形成微機電系統結構的方法，其中所述酸基蝕刻劑包括：大約4%硝酸，大約19%乙酸，以及大約77%磷酸。
  8. 一種形成微機電系統結構的方法，包括：在微機電系統(MEMS)結構的器件晶圓中形成微機電系統致動器；在形成所述微機電系統致動器之後，在沒有在形成所述微機電系統致動器之後的介入預清潔處理的情況下，在酸基蝕刻劑中濕式蝕刻所述器件晶圓一持續時間以從所述器件晶圓的一個或多個部分去除氧化物；以及在蝕刻所述器件晶圓之後將所述器件晶圓與互補金屬氧化物半導體(CMOS)晶圓接合。
  9. 如請求項8所述的形成微機電系統結構的方法，其中將所述器件晶圓與所述互補金屬氧化物半導體晶圓接合包括：在所述器件晶圓的鍺層與所述互補金屬氧化物半導體晶圓的金屬墊之間形成共晶接合。
  10. 如請求項8所述的形成微機電系統結構的方法，其中所述持續時間在大約20秒到大約30秒範圍內。
TW110110937A 2020-11-13 2021-03-25 形成微機電系統結構的方法 TWI796659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/949,767 2020-11-13
US16/949,767 US11655146B2 (en) 2020-11-13 2020-11-13 Extended acid etch for oxide removal

Publications (2)

Publication Number Publication Date
TW202218979A TW202218979A (zh) 2022-05-16
TWI796659B true TWI796659B (zh) 2023-03-21

Family

ID=79327292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110937A TWI796659B (zh) 2020-11-13 2021-03-25 形成微機電系統結構的方法

Country Status (3)

Country Link
US (2) US11655146B2 (zh)
CN (1) CN113942973A (zh)
TW (1) TWI796659B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184517A1 (en) * 2022-04-02 2023-10-05 Huawei Technologies Co.,Ltd. Mems device for euv mask-less lithography

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201402451A (zh) * 2012-07-13 2014-01-16 Taiwan Semiconductor Mfg 微機電裝置、被封裝之微機電裝置及其製造方法
TW201714818A (zh) * 2015-10-19 2017-05-01 台灣積體電路製造股份有限公司 微機電系統封裝及其形成方法
TW201725168A (zh) * 2015-10-19 2017-07-16 台灣積體電路製造股份有限公司 微機電系統封裝與形成微機電系統基板的方法
US20170225948A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Preconditioning to enhance hydrophilic fusion bonding
TW201732872A (zh) * 2015-12-18 2017-09-16 應用材料股份有限公司 清潔方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422928B2 (en) * 2003-09-22 2008-09-09 Matsushita Electric Works, Ltd. Process for fabricating a micro-electro-mechanical system with movable components
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US10081539B2 (en) * 2016-07-12 2018-09-25 Invensense, Inc. Two different conductive bump stops on CMOS-MEMS bonded structure
US10556790B2 (en) * 2017-11-27 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming multi-depth MEMS package
US10460750B1 (en) * 2018-05-14 2019-10-29 Sandisk Technologies Llc Plating based pre-defined side shield and application in magnetic head

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201402451A (zh) * 2012-07-13 2014-01-16 Taiwan Semiconductor Mfg 微機電裝置、被封裝之微機電裝置及其製造方法
CN103539062A (zh) * 2012-07-13 2014-01-29 台湾积体电路制造股份有限公司 Mems器件、封装mems器件及其制造方法
TW201714818A (zh) * 2015-10-19 2017-05-01 台灣積體電路製造股份有限公司 微機電系統封裝及其形成方法
TW201725168A (zh) * 2015-10-19 2017-07-16 台灣積體電路製造股份有限公司 微機電系統封裝與形成微機電系統基板的方法
TW201732872A (zh) * 2015-12-18 2017-09-16 應用材料股份有限公司 清潔方法
US20170225948A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Preconditioning to enhance hydrophilic fusion bonding

Also Published As

Publication number Publication date
CN113942973A (zh) 2022-01-18
US20220153574A1 (en) 2022-05-19
US11655146B2 (en) 2023-05-23
TW202218979A (zh) 2022-05-16
US20230264949A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
JP4544880B2 (ja) 微小電気機械式装置の封止方法
US20230264949A1 (en) Extended acid etch for oxide removal
US20120111925A1 (en) Reducing Formation Of Oxide On Solder
JP4016598B2 (ja) 半導体装置の製造方法
JP2018098359A (ja) エッチング方法及び基板処理システム
KR102344902B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2006270032A (ja) 基板の表面処理方法、基板の洗浄方法、及びプログラム
CN110299282A (zh) 基底清洁方法、基底清洁设备以及制造半导体器件的方法
US20140264644A1 (en) MEMS Method and Structure
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
TWI809438B (zh) 微機電系統裝置與其製造方法
JP2003094398A5 (zh)
US7087456B2 (en) Stiction resistant release process
CN104779197B (zh) 半导体器件金属化系统和方法
TW202232678A (zh) 用於半導體元件的鈍化層及其製造方法
TWI647795B (zh) 半導體器件及其製造方法
TWI791285B (zh) 用於連接兩個半導體裝置的原子層沉積接合層
JP2001345293A5 (zh)
US8598042B1 (en) Device manufacturing and cleaning method
US10950460B2 (en) Method utilizing using post etch pattern encapsulation
TW202240776A (zh) 用於半導體裝置效能增益的無氟介面
JP2023537517A (ja) 直径が減少したマイクロビアの形成方法
JPH1064865A (ja) 半導体装置の製造方法および装置
Agarwal et al. Process technique for singulating fragile devices
TW201801171A (zh) 微影製程