TWI795616B - 電漿處理裝置、阻抗之匹配方法及電漿處理方法 - Google Patents

電漿處理裝置、阻抗之匹配方法及電漿處理方法 Download PDF

Info

Publication number
TWI795616B
TWI795616B TW108144869A TW108144869A TWI795616B TW I795616 B TWI795616 B TW I795616B TW 108144869 A TW108144869 A TW 108144869A TW 108144869 A TW108144869 A TW 108144869A TW I795616 B TWI795616 B TW I795616B
Authority
TW
Taiwan
Prior art keywords
frequency power
period
plasma
power supply
plasma treatment
Prior art date
Application number
TW108144869A
Other languages
English (en)
Other versions
TW202040681A (zh
Inventor
輿水地塩
道菅隆
久保田紳治
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202040681A publication Critical patent/TW202040681A/zh
Application granted granted Critical
Publication of TWI795616B publication Critical patent/TWI795616B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之目的在於提供一種電漿處理裝置，其可將具有吾人所期望之離子能量的離子有效率地供給到基板。為了達成上述目的，在一例示之實施態樣的電漿處理裝置中，第1高頻電源，與設置在處理室內的基板支持台的下部電極透過第1匹配器連接。第1高頻電源，將偏壓用的第1高頻電力供給到下部電極。第2高頻電源，透過第2匹配器與負載連接。第2高頻電源，將電漿產生用的第2高頻電力供給到負載。第2匹配器的控制器，為了令第1高頻電力的各周期內的指定部分期間中的來自第2高頻電源的負載的反射減少，而設定該第2匹配器的匹配電路的阻抗。

Description

電漿處理裝置、阻抗之匹配方法及電漿處理方法
本發明之例示的實施態樣，係關於一種電漿處理裝置、阻抗的匹配方法以及電漿處理方法。
在電子裝置的製造步驟中會使用電漿處理裝置。電漿處理裝置，具備：處理室、基板支持台、第1高頻電源、第1匹配器、第2高頻電源，以及第2匹配器。基板支持台，具有下部電極，並設置在處理室內。第1高頻電源，將第1高頻電力透過第1匹配器供給到下部電極。第1匹配器，具有令第1高頻電源的負載側的阻抗與第1高頻電源的輸出阻抗匹配用的匹配電路。第1高頻電力，為偏壓高頻電力。第2高頻電源，透過第2匹配器供給電漿產生用的第2高頻電力。第2匹配器，具有令第2高頻電源的負載側的阻抗與第2高頻電源的輸出阻抗匹配用的匹配電路。該等電漿處理裝置，記載於專利文獻1。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2016－096342號公報
[發明所欲解決的問題]
在使用電漿處理裝置實行的電漿處理中，會要求將具有吾人所期望之離子能量的離子有效率地供給到基板。 [解決問題的手段]
在一例示之實施態樣中，提供一種電漿處理裝置。電漿處理裝置，具備：處理室、基板支持台、第1高頻電源、第1匹配器、第2高頻電源，以及第2匹配器。基板支持台，具有下部電極，並設置在處理室內。第1高頻電源，以將第1高頻電力供給到下部電極的方式構成。第1高頻電力為偏壓高頻電力。第1匹配器，連接在第1高頻電源與第1高頻電源的負載之間。第2高頻電源，以供給電漿產生用的第2高頻電力的方式構成。第2匹配器，連接在第2高頻電源與第2高頻電源的負載之間。第2匹配器，具有匹配電路以及控制器。匹配電路，具有可變阻抗。控制器，以「為了令第1高頻電力的各周期內的指定部分期間中的來自第2高頻電源的負載的反射減少，而設定匹配電路的阻抗」的方式構成。 [發明的功效]
若根據一例示之實施態樣，便可將具有吾人所期望之離子能量的離子有效率地供給到基板。
以下，針對各種例示之實施態樣進行説明。
在一例示之實施態樣中，提供一種電漿處理裝置。電漿處理裝置，具備：處理室、基板支持台、第1高頻電源、第1匹配器、第2高頻電源以及第2匹配器。基板支持台，具有下部電極，並設置在處理室內。第1高頻電源，以將第1高頻電力供給到下部電極的方式構成。第1高頻電力為偏壓高頻電力。第1匹配器，連接在第1高頻電源與第1高頻電源的負載之間。第2高頻電源，以供給電漿產生用的第2高頻電力的方式構成。第2匹配器，連接在第2高頻電源與第2高頻電源的負載之間。第2匹配器，具有匹配電路以及控制器。匹配電路，具有可變阻抗。控制器，以「為了令第1高頻電力的各周期內的指定部分期間中的來自第2高頻電源的負載的反射減少，而設定匹配電路的阻抗」的方式構成。
在第1高頻電源所輸出之第1高頻電力的電壓具有正極性的期間，基板與電漿之間的電位差較小，電漿鞘較薄。因此，在第1高頻電源所輸出之第1高頻電力的電壓具有正極性的期間，從電漿供給到基板之離子的能量較低。另一方面，在第1高頻電源所輸出之第1高頻電力的電壓具有負極性的期間，基板與電漿之間的電位差較大，電漿鞘較厚。因此，在第1高頻電源所輸出之第1高頻電力的電壓具有負極性的期間，從電漿供給到基板之離子的能量較高。在一例示之實施態樣中，在第1高頻電力的各周期內的部分期間中反射減少，電漿的產生效率提高。另一方面，在第1高頻電力的各周期內的部分期間以外的期間，第2高頻電力的反射增加，電漿的產生效率降低。因此，在該實施態樣中，藉由指定第1高頻電力之各周期內的部分期間，具有吾人所期望之離子能量的離子便有效率地產生並供給到基板。
在一例示之實施態樣中，電漿處理裝置，亦可更具備感測器。感測器，以測定匹配電路與第2高頻電源之間的通電路徑上的電壓以及電流的方式構成。控制器，根據感測器所取得之電壓以及電流，決定部分期間內的第2高頻電源的負載側的阻抗。控制器，以「為了令所決定之阻抗與第2高頻電源的輸出阻抗的差減小，而設定匹配電路的阻抗」的方式構成。
在另一例示之實施態樣中，提供一種在電漿處理裝置中實行的阻抗的匹配方法。匹配方法，包含：對設置在電漿處理裝置的處理室內的支持台的下部電極，透過第1匹配器從第1高頻電源供給偏壓高頻電力(亦即第1高頻電力)之步驟。匹配方法，更包含：透過第2匹配器從第2高頻電源供給電漿產生用的第2高頻電力之步驟。匹配方法，更包含：為了令第1高頻電力的各周期內的指定部分期間中的來自第2高頻電源的負載的反射減少，而設定第2匹配器的匹配電路的阻抗之步驟。
在一例示之實施態樣中，部分期間內的第2高頻電源的負載側的阻抗，根據匹配電路與第2高頻電源之間的通電路徑上的電壓以及電流決定之。電壓以及電流，由感測器取得。為了令所決定之阻抗與第2高頻電源的輸出阻抗的差減小，而設定匹配電路的阻抗。
在一例示之實施態樣中，部分期間，亦可為第1高頻電源所輸出之第1高頻電力的電壓具有負的極性的期間內之期間。若根據該實施態樣，具有較高能量之離子便有效率地產生，並供給到基板。
在一例示之實施態樣中，部分期間，亦可為第1高頻電源所輸出之第1高頻電力的電壓具有正的極性的期間內之期間。若根據該實施態樣，具有較低能量之離子便有效率地產生，並供給到基板。
在再另一例示之實施態樣中，提供一種在電漿處理裝置中實行的電漿處理方法。電漿處理方法，包含：在第1期間中，在電漿處理裝置的處理室內實行第1電漿處理之步驟。電漿處理方法，更包含：在第1期間之後或接續該第1期間的第2期間中，在處理室內實行第2電漿處理之步驟。實行第1電漿處理之步驟以及實行第2電漿處理之步驟，各自包含：對設置在處理室內之支持台的下部電極，透過第1匹配器從第1高頻電源供給偏壓高頻電力(亦即第1高頻電力)之步驟。實行第1電漿處理之步驟以及實行第2電漿處理之步驟，各自更包含：透過第2匹配器從第2高頻電源供給電漿產生用的第2高頻電力之步驟。實行第1電漿處理之步驟以及實行第2電漿處理之步驟，各自更包含：設定第2匹配器之匹配電路的阻抗之步驟。第2匹配器之匹配電路的阻抗，以「令第1高頻電力的各周期內的指定部分期間中的來自第2高頻電源的負載的反射減少」的方式設定之。在實行第1電漿處理之步驟以及實行第2電漿處理之步驟的其中一方中，部分期間，為第1高頻電源所輸出之第1高頻電力的電壓具有負的極性的期間內之期間。在實行第1電漿處理之步驟以及實行第2電漿處理之步驟的其中另一方中，部分期間，為第1高頻電源所輸出之第1高頻電力的電壓具有正的極性的期間內之期間。
在實行第1電漿處理之步驟中，部分期間，亦可為第1高頻電源所輸出之第1高頻電力的電壓具有負的極性的期間內之期間。此時，在實行第2電漿處理之步驟中，部分期間，亦可為第1高頻電源所輸出之第1高頻電力的電壓具有正的極性的期間內之期間。
在實行第1電漿處理之步驟中，部分期間，亦可為第1高頻電源所輸出之第1高頻電力的電壓具有正的極性的期間內之期間。此時，在實行第2電漿處理之步驟中，部分期間，亦可為第1高頻電源所輸出之第1高頻電力的電壓具有負的極性的期間內之期間。
在一例示之實施態樣中，基板亦可於第1期間以及第2期間均配置在處理室內。基板，可具有基底區域以及設置在該基底區域上的膜層。在實行第1電漿處理之步驟中，亦可以令基底區域露出的方式，用處理氣體的電漿對膜層進行蝕刻。在實行第2電漿處理之步驟中，亦可用處理氣體的電漿更進一步對膜層進行蝕刻。
在一例示之實施態樣中，基板亦可於第1期間以及第2期間均配置在處理室內。基板，可具有第1膜層以及第2膜層。第1膜層，亦可設置在第2膜層上。在實行第1電漿處理之步驟中，亦可用處理氣體的電漿對第1膜層進行蝕刻。在實行第2電漿處理之步驟中，亦可用處理氣體的電漿對第2膜層進行蝕刻。
在一例示之實施態樣中，基板亦可在第1期間中配置於處理室內。在實行第1電漿處理之步驟中，亦可用處理氣體的電漿對基板的膜層進行蝕刻。在第2期間中基板亦可並未配置在處理室內。附著於處理室的內壁面的沉積物，亦可在實行第2電漿處理之步驟中用處理氣體的電漿除去之。
在一例示之實施態樣中，基板可於第1期間以及第2期間均配置在處理室內。在實行第1電漿處理之步驟中，亦可用處理氣體的電漿以基板的膜層提供出側壁面的方式進行蝕刻。在實行第2電漿處理之步驟中，亦可於在實行第1電漿處理之步驟中其膜層受到蝕刻的基板的表面上，形成包含來自處理氣體的電漿的化學物種或來自其他處理氣體的電漿的化學物種在內的沉積物。實行第1電漿處理之步驟與實行第2電漿處理之步驟亦可交互地重複實行。
在一例示之實施態樣中，基板亦可於第1期間以及第2期間均配置在處理室內。在實行第1電漿處理之步驟中，亦可用處理氣體的電漿以基板的膜層提供出側壁面的方式進行蝕刻。在實行第2電漿處理之步驟中，亦可用處理氣體的電漿或其他處理氣體的電漿，令在實行第1電漿處理之步驟中受到蝕刻的膜層的表面變質。實行第1電漿處理之步驟與實行第2電漿處理之步驟亦可交互地重複實行。
以下，參照圖式針對各種例示之實施態樣詳細進行説明。另外，在各圖式中對相同或相當的部分會附上相同的符號。
圖1，係以概略方式表示一例示之實施態樣的電漿處理裝置圖。圖1所示之電漿處理裝置1，為電容耦合型電漿處理裝置。電漿處理裝置1，具備處理室10。處理室10，在其中提供了內部空間10s。
處理室10，包含處理室本體12。處理室本體12，大致具有圓筒形狀。於處理室本體12的內側提供了內部空間10s。處理室本體12，例如係由鋁所形成。在處理室本體12的內壁面上，設置了具有耐腐蝕性的膜層。具有耐腐蝕性的膜層，可為由氧化鋁、氧化釔等陶瓷所形成的膜層。
於處理室本體12的側壁，形成了通路12p。當在內部空間10s與處理室10的外部之間搬運基板W時，其會通過通路12p。通路12p，可由閘閥12g開閉之。閘閥12g，沿著處理室本體12的側壁設置。
在處理室本體12的底部上，設置了支持部13。支持部13，係由絕緣材料所形成。支持部13，大致具有圓筒形狀。支持部13，在內部空間10s之中，從處理室本體12的底部往上方延伸。支持部13，支持著基板支持台，亦即支持台14。支持台14，設置在內部空間10s之中。支持台14，以在處理室10內(亦即在內部空間10s之中)支持著基板W的方式構成。
支持台14，具有下部電極18以及靜電夾頭20。支持台14，可更具有電極平板16。電極平板16，例如係由鋁等導體所形成，大致具有圓盤形狀。下部電極18，設置在電極平板16上。下部電極18，例如係由鋁等導體所形成，大致具有圓盤形狀。下部電極18，與電極平板16電連接。
靜電夾頭20，設置在下部電極18上。在靜電夾頭20的頂面之上，載置基板W。靜電夾頭20，具有本體以及電極。靜電夾頭20的本體，大致具有圓盤形狀，並由介電體所形成。靜電夾頭20的電極，為膜狀的電極，設置在靜電夾頭20的本體內。靜電夾頭20的電極，透過開關20s與直流電源20p連接。當對靜電夾頭20的電極施加來自直流電源20p的電壓時，會在靜電夾頭20與基板W之間產生靜電引力。藉由所產生之靜電引力，基板W，被靜電夾頭20吸附，而被靜電夾頭20所保持。
支持台14，支持著聚焦環FR。聚焦環FR，以包圍基板W之邊緣的方式配置。聚焦環FR，係為了令對基板W的電漿處理的面內均一性提高而設置者。聚焦環FR，雖無限定，惟可由矽、碳化矽或石英所形成。
在下部電極18的內部，設置了流通管路18f。從設置在處理室10的外部的冷卻單元22經由配管22a將熱交換媒體(例如冷媒)供給到流通管路18f。供給到流通管路18f的熱交換媒體，經由配管22b回到冷卻單元22。在電漿處理裝置1中，載置在靜電夾頭20上的基板W的溫度，藉由熱交換媒體與下部電極18的熱交換，而受到調整。
於電漿處理裝置1，設置了氣體供給管線24。氣體供給管線24，將來自導熱氣體供給機構的導熱氣體(例如He氣)，供給到靜電夾頭20的頂面與基板W的背面之間的間隙。
電漿處理裝置1，更具備上部電極30。上部電極30，設置在支持台14的上方。上部電極30，透過構件32，在處理室本體12的上部受到支持。構件32，係由具有絕緣性的材料所形成。上部電極30與構件32，將處理室本體12的上部開口封閉。
上部電極30，可包含頂板34以及支持體36。頂板34的底面，係內部空間10s該側的底面，區劃出內部空間10s。頂板34，可由焦耳熱較少的低電阻導電體或半導體所形成。於頂板34，形成了複數個氣體吐出孔34a。複數個氣體吐出孔34a，從板厚方向貫通頂板34。
支持體36，以隨意裝卸的方式支持頂板34。支持體36，係由鋁等導電性材料所形成。在支持體36的內部，設置了氣體擴散室36a。於支持體36，形成了複數個氣體孔36b。複數個氣體孔36b，從氣體擴散室36a往下方延伸。複數個氣體孔36b，分別與複數個氣體吐出孔34a連通。於支持體36，形成了氣體導入口36c。氣體導入口36c，與氣體擴散室36a連接。氣體導入口36c，與氣體供給管38連接。
氣體供給管38，透過閥門群41、流量控制器群42以及閥門群43，與氣體源群40連接。氣體源群40、閥門群41、流量控制器群42以及閥門群43，構成氣體供給部GS。氣體源群40，包含複數個氣體源。閥門群41以及閥門群43，各自包含複數個開閉閥。流量控制器群42，包含複數個流量控制器。流量控制器群42的複數個流量控制器，各自為質量流量控制器或壓力控制式流量控制器。氣體源群40的複數個氣體源，各自透過閥門群41的對應的開閉閥、流量控制器群42的對應的流量控制器以及閥門群43的對應的開閉閥，與氣體供給管38連接。
在電漿處理裝置1中，防護部46以隨意裝卸的方式沿著處理室本體12的內壁面設置。防護部46，亦設置在支持部13的外周圍。防護部46，防止蝕刻副產物附著於處理室本體12。防護部46，例如，係藉由在由鋁所形成之構件的表面形成具有耐腐蝕性的膜層所構成。具有耐腐蝕性的膜層，可為由氧化釔等陶瓷所形成的膜層。
在支持部13與處理室本體12的側壁之間，設置了擋板48。擋板48，例如，係藉由在由鋁所形成之構件的表面形成具有耐腐蝕性的膜層所構成。具有耐腐蝕性的膜層，可為由氧化釔等陶瓷所形成的膜層。於擋板48，形成了複數個貫通孔。在擋板48的下方，且在處理室本體12的底部，設置了排氣口12e。排氣口12e，透過排氣管52與排氣裝置50連接。排氣裝置50，具有壓力調整閥以及渦輪分子泵等真空泵。
在一實施態樣中，電漿處理裝置1，可更具備發光分析器54。發光分析器54，設置在處理室10的外側。發光分析器54，透過設置於處理室10的光學透明窗構件，接收來自電漿的光。發光分析器54，取得電漿的一個以上之波長的發光強度。後述的控制部80，可根據發光分析器54所取得之發光強度，令後述的各種實施態樣的電漿處理方法之步驟結束。
在一實施態樣中，電漿處理裝置1，具備第1高頻電源61。第1高頻電源61，以輸出第1高頻電力(亦即高頻電力LF)的方式構成。高頻電力LF，為偏壓高頻電力。高頻電力LF，主要具有適合將離子吸引到基板W的頻率。高頻電力LF的頻率，例如係在400kHz~13.56MHz的範圍內的頻率。在一例中，高頻電力LF的頻率，為400kHz。
第1高頻電源61，以將高頻電力LF供給到下部電極18的方式構成。第1高頻電源61，透過第1匹配器63以及低通濾波器65與下部電極18電連接。圖2，係表示包含圖1所示之電漿處理裝置的二個匹配器在內電源系統的構造的一例的圖式。如圖2所示的，第1匹配器63，連接在第1高頻電源61與第1高頻電源61的負載之間。第1匹配器63，具有匹配電路63a。第1匹配器63，更具有控制器63b以及感測器63s。
匹配電路63a，具有可變阻抗。匹配電路63a的阻抗，以令來自第1高頻電源61的負載的反射減少的方式設定之。例如，匹配電路63a的阻抗，以「令第1高頻電源61的負載側(下部電極側)的阻抗與第1高頻電源61的輸出阻抗匹配」的方式設定之。
在一實施態樣中，匹配電路63a，為了提供可變阻抗，具有一個以上的可變電抗元件。匹配電路63a，亦可具有電容63c1以及電容63c2，作為一個以上的可變電抗元件。匹配電路63a，亦可更具有電感63i。電容63c1的一端，與節點63n連接。節點63n，設置於第1高頻電源61與下部電極18之間的通電路徑。電容63c1的另一端接地。電容63c2的一端，與節點63n連接。電容63c2的另一端，透過電感63i與下部電極18電連接。
在另一實施態樣中，匹配電路63a，為了提供可變阻抗，亦可係藉由將各自包含固定阻抗元件與開關元件在內的複數個串聯電路並聯連接所構成。固定阻抗元件，例如為固定容量電容。
控制器63b，以為了令來自第1高頻電源61的負載的反射減少而設定匹配電路63a的阻抗的方式構成。控制器63b，例如係由處理器所構成。
在一實施態樣中，控制器63b，以取得第1高頻電源61的負載側的阻抗Z1 的方式構成。控制器63b，以令所取得之阻抗Z1 與第1高頻電源61的輸出阻抗之間的差減小的方式，設定匹配電路63a的阻抗。在另一實施態樣中，控制器63b，以取得來自第1高頻電源61的負載的反射波的功率的方式構成。控制器63b，以令所取得之反射波的功率降低的方式，設定匹配電路63a的阻抗。
在一實施態樣中，控制器63b，為了設定匹配電路63a的阻抗，而設定匹配電路63a的上述的一個以上的可變電抗元件的各自的電抗。在一例中，電容63c1以及電容63c2，各自為機械式的可變容量電容。電容63c1的靜電容量，由馬達63m1調整之。電容63c2的靜電容量，由馬達63m2調整之。控制器63b，以「為了設定電容63c1的靜電容量以及電容63c1的靜電容量而控制馬達63m1以及馬達63m2」的方式構成。在另一實施態樣中，控制器63b，為了設定匹配電路63a的阻抗，而設定匹配電路63a的上述的複數個串聯電路的各自的開關元件的導通狀態。
在一實施態樣中，感測器63s，以「測定在第1高頻電源61與匹配電路63a之間的通電路徑上的電壓以及在該通電路徑上所流通之電流」的方式構成。控制器63b，以根據感測器63s所測定之電壓以及電流特定出阻抗Z1 的方式構成。
阻抗Z1 ，例如以V1 /I1 求出。V1 、I1 ，可為感測器63s所取得之電壓、電流。V1 、I1 ，亦可為感測器63s所取得之電壓的平均值、電流的平均值。電壓的平均值以及電流的平均值，各自可由設置在控制器63b與感測器63s之間的抽樣保持電路所產生。或者，電壓的平均值，亦可藉由控制器63b對感測器63s所取得之電壓實行平均化處理而產生。另外，電流的平均值，亦可藉由控制器63b對感測器63s所取得之電流實行平均化處理而產生。另外，欲平均化之電壓以及電流各自由感測器63s所取得之期間的時間長度，可為既定的時間長度。
在另一實施態樣中，感測器63s，亦可以「求出反映來自第1高頻電源61的負載的反射波的功率的參數」的方式構成。控制器63b，以因應感測器63s所求出之參數令反射波的功率降低的方式，設定匹配電路63a的阻抗。
電漿處理裝置1，更具備第2高頻電源62。第2高頻電源62，以輸出第2高頻電力(亦即高頻電力HF)的方式構成。高頻電力HF，係電漿產生用的高頻電力。高頻電力HF的頻率，比高頻電力LF的頻率更高。高頻電力HF的頻率，例如係在27MHz~100MHz的範圍內的頻率。在一例中，高頻電力HF的頻率，為40.68MHz。
第2高頻電源62，透過第2匹配器64與下部電極18電連接。在另一實施態樣中，第2高頻電源62，亦可透過第2匹配器64與上部電極30電連接。第2匹配器64，具有匹配電路64a。第2匹配器64，更具有控制器64b以及感測器64s。控制器64b，例如係由處理器所構成。
匹配電路64a，具有可變阻抗。匹配電路64a的阻抗，以令來自第2高頻電源62的負載的反射減少的方式設定之。例如，匹配電路64a的阻抗，以「令第2高頻電源62的負載側(下部電極側)的阻抗與第2高頻電源62的輸出阻抗匹配」的方式設定之。
在一實施態樣中，匹配電路64a，為了提供可變阻抗，具有一個以上的可變電抗元件。匹配電路64a，亦可具有電容64c1以及電容64c2，作為一個以上的可變電抗元件。匹配電路64a，亦可更具有電感64i。電容64c1的一端，與節點64n連接。節點64n，設置在第2高頻電源62與下部電極18之間的通電路徑上。電容64c1的另一端接地。電容64c2的一端，與節點64n連接。電容64c2的另一端，透過電感64i與下部電極18電連接。
在另一實施態樣中，匹配電路64a，為了提供可變阻抗，亦可係藉由將各自包含固定阻抗元件與開關元件在內的複數個串聯電路並聯連接所構成。固定阻抗元件，例如為固定容量電容。
以下，與圖1以及圖2一起，參照圖3。圖3，係關於高頻電力LF、高頻電力HF以及同步信號SS的一例的時序圖。控制器64b，以「為了令高頻電力LF的各周期PLF 內的指定部分期間PM (參照圖5)中的來自第2高頻電源62的負載的反射減少，而設定匹配電路64a的阻抗」的方式構成。以下，係針對在各周期PLF 內設定一個部分期間PM 的例子進行説明，惟亦可在各周期PLF 內設定二個以上的部分期間PM 。
部分期間PM ，只要是各周期PLF 內的一部分期間，其開始時點以及時間長度便無限定。部分期間PM 的開始時點以及時間長度，可根據來自後述之控制部80的指定任意設定之。
各周期PLF ，包含期間PP 與期間PN 。期間PP ，係第1高頻電源61所輸出之高頻電力HF的電壓具有正極性的期間。期間PN ，係第1高頻電源61所輸出之高頻電力HF的電壓具有負極性的期間。在一實施態樣中，部分期間PM ，為期間PN 內的期間。在另一實施態樣中，部分期間PM ，為期間PP 內的期間。
在一實施態樣中，控制器64b，用同步信號SS，特定出部分期間PM 。在一例中，同步信號SS，如圖3所示的，可為在高頻電力LF的各周期PLF 的開始時點具有同步脈衝的信號。同步信號SS，亦可由第1高頻電源61產生，並賦予控制器64b。同步信號SS，亦可由設置在第1高頻電源61與控制器64b之間的同步信號產生器70所產生。同步信號產生器70，以「從第1高頻電源61接收與高頻電力LF同步的高頻信號，並從該高頻信號產生同步信號SS」的方式構成。
圖4，係表示包含圖1所示之電漿處理裝置的二個匹配器在內的電源系統的構造的另一例的圖式。如圖4所示的，同步信號SS，亦可由另一同步信號產生器72產生。同步信號產生器72所產生之同步信號SS，賦予第1高頻電源61以及控制器64b。在該例中，第1高頻電源61，以與同步信號產生器72所產生之同步信號SS同步的方式，輸出高頻電力LF。
控制器64b，用同步信號SS還有控制部80所賦予之延遲時間以及時間長度，特定出部分期間PM 。部分期間PM 的開始時點，根據同步信號SS的同步脈衝的時序以及控制部80所賦予之延遲時間特定之。部分期間PM 的時間長度，根據控制部80所賦予之時間長度特定之。
在一實施態樣中，控制器64b，以取得各周期PLF 內的部分期間PM 中的第2高頻電源62的負載側的阻抗Z2 的方式構成。控制器64b，以令部分期間PM 中的阻抗Z2 與第2高頻電源62的輸出阻抗之間的差減小的方式，設定匹配電路64a的阻抗。在另一實施態樣中，控制器64b，以取得來自第2高頻電源62的負載的反射波的功率的方式構成。控制器64b，以令所取得之反射波的功率降低的方式，設定匹配電路64a的阻抗。
在一實施態樣中，控制器64b，為了設定匹配電路64a的阻抗，而設定匹配電路64a的上述的一個以上的可變電抗元件的各自的電抗。在一例中，電容64c1以及電容64c2，各自為機械式的可變容量電容。電容64c1的靜電容量，由馬達64m1調整之。電容64c2的靜電容量，由馬達64m2調整之。控制器64b，以「為了設定電容64c1的靜電容量以及電容64c1的靜電容量，而控制馬達64m1以及馬達64m2」的方式構成。所設定之匹配電路64a的一個以上的可變電抗元件的各自的電抗，在該一個以上的可變電抗元件的各自的電抗設定後的一個以上的周期PLF 內，除了部分期間PM 之外在部分期間PM 以外的期間亦可維持住。
在另一實施態樣中，控制器64b，為了設定匹配電路64a的阻抗，而設定匹配電路64a的上述的複數個串聯電路的各自的開關元件的導通狀態。所設定之複數個串聯電路的各自的開關元件的導通狀態，在其設定後的一個以上的周期PLF 內，除了部分期間PM 之外在部分期間PM 以外的期間亦可維持住。
在一實施態樣中，感測器64s，以「測定第2高頻電源62與匹配電路64a之間的通電路徑上的電壓以及在該通電路徑上所流通之電流」的方式構成。控制器64b，以「根據在部分期間PM 中由感測器64s所測定之電壓以及電流特定出阻抗Z2 」的方式構成。
阻抗Z2 ，例如由V2 /I2 求出。V2 、I2 ，可為在部分期間PM 中由感測器64s所取得之電壓、電流。V2 、I2 ，亦可為在部分期間PM 中由感測器64s所取得之電壓的平均值、電流的平均值。電壓的平均值以及電流的平均值，各自可由設置在控制器64b與感測器64s之間的抽樣保持電路所產生。或者，電壓的平均值，亦可藉由控制器64b對在部分期間PM 中由感測器64s所取得之電壓實行平均化處理而產生。另外，電流的平均值，亦可藉由控制器64b對在部分期間PM 中由感測器64s所取得之電流實行平均化處理而產生。或者，V2 、I2 ，亦可為在過去的若干部分期間PM 中由感測器64s所取得之電壓的移動平均值、電流的移動平均值。
在另一實施態樣中，感測器64s，亦可以「求出反映來自第2高頻電源62的負載的反射波的功率的參數」的方式構成。控制器64b，以因應感測器64s所求出之參數令反射波減少的方式，設定匹配電路64a的阻抗。
電漿處理裝置1，可更具備控制部80。控制部80，可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號輸入輸出介面等的電腦。控制部80，控制電漿處理裝置1的各部位。在控制部80，操作者為了管理電漿處理裝置1，可用輸入裝置實行指令的輸入操作等。另外，在控制部80，可利用顯示裝置將電漿處理裝置1的運作狀況以可視化的方式顯示之。再者，於控制部80的記憶部，儲存了控制程式以及配方資料。為了在電漿處理裝置1實行各種處理，由控制部80的處理器執行控制程式。控制部80的處理器，執行控制程式，依照配方資料控制電漿處理裝置1的各部位，以在電漿處理裝置1實行後述的方法MT以及各種實施態樣的電漿處理方法。
以下，參照圖5。圖5，係表示基於第1高頻電力的基板的電位以及電漿的電位的一例的時序圖。在第1高頻電源61所輸出之高頻電力LF的電壓具有正極性的期間(期間PP )內，基於高頻電力LF的基板W的電位VLF 為正極性的電位。在期間PP 中，電漿的電位VP ，比電位VLF 更高若干。因此，在期間PP 內，基板W與電漿之間的電位差較小，電漿鞘(plasma sheath)較薄。因此，在期間PP 中，從電漿供給到基板W的離子的能量較低。
另一方面，在第1高頻電源61所輸出之高頻電力LF的電壓具有負極性的期間PN ，基於高頻電力LF的基板W的電位VLF 為負極性的電位。在期間PN 中，電漿的電位雖低但具有正的極性。因此，在期間PN 中，基板W與電漿之間的電位差較大，電漿鞘(plasma sheath)較厚。因此，在期間PN 中，從電漿供給到基板的離子的能量較高。
在電漿處理裝置1中，在各周期PLF 內的部分期間PM 中，相對於高頻電力HF的反射減少，電漿的產生效率提高。另一方面，在各周期PLF 內的部分期間PM 以外的期間中，相對於高頻電力HF的反射增加，電漿的產生效率降低。因此，在電漿處理裝置1中，藉由指定高頻電力LF的各周期PLF 內的部分期間PM ，具有吾人所期望之離子能量的離子便有效率地產生並供給到基板。另外，由於可藉由指定部分期間PM ，而實現有效率地產生具有吾人所期望之離子能量的離子之目的，故可提供出一種成本較低且構造較簡單的電漿處理裝置。
在一實施態樣中，部分期間PM ，亦可為高頻電力LF的電壓具有負的極性的期間PN 內的期間。若根據該實施態樣，具有較高能量的離子便有效率地產生，並供給到基板W。
在一實施態樣中，部分期間PM ，亦可為高頻電力LF的電壓具有正的極性的期間PP 內的期間。若根據該實施態樣，具有較低能量的離子便有效率地產生，並供給到基板。
另外，當部分期間PM 為高頻電力LF的電壓具有負的極性的期間PN 內的期間時，基於高頻電力HF的電位在基板W的電位中為支配性電位。另一方面，當部分期間PM 為高頻電力LF的電壓具有正的極性的期間PP 內的期間時，基於高頻電力LF的電位在基板W的電位中為支配性電位。對基板W的電位具有支配性影響的高頻電力的頻率越高，相較於基板W的中心的電位，基板W的邊緣的電位便越小。因此，對基板W的電位具有支配性影響的高頻電力的頻率越高，基板W的處理速度(例如蝕刻率)的均一性便越低。如上所述的，在電漿處理裝置1中，可在高頻電力LF的各周期PLF 內指定部分期間PM 。因此，若根據電漿處理裝置1，藉由在高頻電力LF的各周期PLF 內指定部分期間PM ，便亦可對基板W的處理速度的半徑方向上的均一性進行調整。
關於電漿處理裝置1，上述的部分期間PM 與離子的能量的關係以及部分期間PM 與基板W的處理速度的半徑方向上的均一性的關係，均為在處理室10內產生正性電漿時的關係。所謂正性電漿，係指在其中相對於負離子，正離子為支配性存在的電漿。另一方面，當在處理室10內產生負性電漿時，部分期間PM 與離子的能量的關係以及部分期間PM 與基板W的處理速度的半徑方向上的均一性的關係，均為就產生正性電漿的態樣而言與上述的關係相反的關係。另外，所謂負性電漿，係指在其中相對於正離子，負離子為支配性存在的電漿。
以下，參照圖6，針對一例示之實施態樣的阻抗的匹配方法進行説明。圖6，係表示一例示之實施態樣的阻抗的匹配方法的流程圖。以下，以使用電漿處理裝置1的態樣為例，針對圖6所示之阻抗的匹配方法(以下稱為「方法MT」)進行説明。
在方法MT的實行中，基板W載置在支持台14(靜電夾頭20)上。在方法MT的實行中，氣體從電漿處理裝置1的氣體供給部GS供給到處理室10內。另外，在方法MT的實行中，處理室10內的壓力被排氣裝置50調整至指定的壓力。
在方法MT之步驟ST1中，從第1高頻電源61透過第1匹配器63將高頻電力LF供給到下部電極18。方法MT之步驟ST2，在步驟ST1的實行中實行之。在步驟ST2中，透過第2匹配器64從第2高頻電源62供給高頻電力HF。
在步驟ST3中，為了令高頻電力LF的各周期PLF 內的部分期間PM 中的來自第2高頻電源62的負載的反射減少，如上所述的，設定匹配電路64a的阻抗。步驟ST1~步驟ST3，持續實行，直到電漿處理結束為止。
以下，針對各種例示之實施態樣的電漿處理方法進行説明。圖7，係表示一例示之實施態樣的電漿處理方法的流程圖。圖8(a)，係一例之基板的部分放大剖面圖。圖8(b)以及圖8(c)，係圖7所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。
圖7所示之電漿處理方法(以下稱為「方法MT1」)，包含步驟ST11以及步驟ST12。步驟ST11，在第1期間中實行。第1期間的時間長度，可為高頻電力LF的一周期的時間長度的m倍。m為自然數。在步驟ST11中，實行第1電漿處理。步驟ST12，在第2期間中實行。第2期間，為接續第1期間的期間。在步驟ST12中，實行第2電漿處理。第2期間的時間長度，可為高頻電力LF的一周期的時間長度的n倍。n為自然數。
在步驟ST11以及步驟ST12中，對處理室10內供給處理氣體。在步驟ST11以及步驟ST12中，氣體供給部GS，為了供給處理氣體，而被控制部80所控制。在步驟ST11以及步驟ST12中，排氣裝置50，以將處理室10內的壓力設定成指定壓力的方式，被控制部80所控制。處理室10內的壓力，例如設定成在數mTorr~1000mTorr之範圍內的壓力。
在步驟ST11以及步驟ST12各自之中，實行步驟ST1~步驟ST3。在步驟ST11以及步驟ST12各自之中，控制部80，以實行步驟ST1~步驟ST3的方式，控制第1高頻電源61、第2高頻電源62以及第2匹配器64。
在步驟ST11中，部分期間PM ，設定在期間PN 內。在步驟ST11中，控制部80，以將部分期間PM 設定在期間PN 內的方式，控制第2匹配器64。在步驟ST12中，部分期間PM ，設定在期間PP 內。在步驟ST12中，控制部80，以將部分期間PM 設定在期間PP 內的方式，控制第2匹配器64。
在步驟ST11以及步驟ST12中，在處理室10內從處理氣體形成電漿。在步驟ST11中，由於部分期間PM 設定在期間PN 內，故從電漿射向支持台14的離子的能量較高。另一方面，在步驟ST12中，由於部分期間PM 設定在期間PP 內，故從電漿射向支持台14的離子的能量較低。
如圖8(a)所示的，可適用方法MT1的基板WA，具有基底區域URA以及膜層FA。膜層FA，設置在基底區域URA上。基板WA，可更具有遮罩MKA。遮罩MKA，設置在膜層FA上。遮罩MKA，以令膜層FA一部分露出的方式形成圖案。在一例中，基底區域URA係由矽所形成，膜層FA係由氧化矽所形成，遮罩MKA，具有包含光阻膜以及反射防止膜在內的多層構造。遮罩MKA的反射防止膜，設置在膜層FA上。遮罩MKA的反射防止膜，含有矽。遮罩MKA的光阻膜，設置在遮罩MKA的反射防止膜上。遮罩MKA，亦可由非晶碳膜所形成。
在方法MT1中，基板WA，於第1期間以及第2期間，均配置在處理室10內。基板WA，在處理室10內，載置在支持台14上。在步驟ST11以及步驟ST12中所使用之處理氣體，可包含C4 F8 氣體等氟碳化合物氣體。在步驟ST11以及步驟ST12中所使用之處理氣體，亦可更包含O2 氣體等含氧氣體及/或氬氣等稀有氣體。
如圖8(b)所示的，在步驟ST11中，以令基底區域URA露出的方式，利用來自電漿的離子，對膜層FA進行蝕刻。步驟ST11，在根據發光分析器54所取得之發光強度判斷膜層FA的蝕刻量減少時結束。例如，當判定發光分析器54所取得之CO的發光強度在既定值以下時，步驟ST11便結束。或者，步驟ST11，在經過既定時間後結束。在步驟ST11中，由於對基板WA供給較高能量的離子，故膜層FA快速地受到蝕刻。
在接續之步驟ST12中，如圖8(c)所示的，實行膜層FA的過度蝕刻。在步驟ST12中，由於對基板WA供給較低能量的離子，故可抑制基底區域URA受到損傷的程度，同時實行膜層FA的過度蝕刻。
接著，參照圖9、圖10(a)、圖10(b)、圖10(c)、圖10(d)，以及圖10(e)。圖9，係表示另一例示之實施態樣的電漿處理方法的流程圖。圖10(a)，係一例之基板的部分放大剖面圖。圖10(b)~圖10(e)，係圖9所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。
圖9所示之電漿處理方法(以下稱為「方法MT2」)，包含步驟ST21以及步驟ST22。步驟ST21，與方法MT1之步驟ST11同樣，在第1期間中實行。在步驟ST21中，實行第1電漿處理。步驟ST22，與方法MT1之步驟ST12同樣，在第2期間中實行。第2期間，為接續第1期間的期間。在步驟ST22中，實行第2電漿處理。
方法MT2，可更包含步驟ST23以及步驟ST24。步驟ST23，在第3期間中實行。第3期間為接續第2期間的期間。第3期間的時間長度，可為高頻電力LF的一周期的時間長度的p倍。p為自然數。在步驟ST23中，實行第3電漿處理。步驟ST24，在第4期間中實行。第4期間為接續第3期間的期間。第4期間的時間長度，可為高頻電力LF的一周期的時間長度的q倍。q為自然數。在步驟ST24中，實行第4電漿處理。
在步驟ST21、步驟ST22、步驟ST23以及步驟ST24中，對處理室10內供給處理氣體。在步驟ST21、步驟ST22、步驟ST23以及步驟ST24中，氣體供給部GS，為了供給處理氣體，而被控制部80所控制。在步驟ST21、步驟ST22、步驟ST23以及步驟ST24中，排氣裝置50，以將處理室10內的壓力設定成指定壓力的方式，被控制部80所控制。處理室10內的壓力，例如可設定成在數mTorr~1000mTorr之範圍內的壓力。
在步驟ST21、步驟ST22、步驟ST23以及步驟ST24各自之中，實行步驟ST1~步驟ST3。在步驟ST21、步驟ST22、步驟ST23以及步驟ST24各自之中，控制部80，以實行步驟ST1~步驟ST3的方式，控制第1高頻電源61、第2高頻電源62以及第2匹配器64。
在步驟ST21以及步驟ST23各自之中，部分期間PM ，設定在期間PN 內。在步驟ST21以及步驟ST23各自之中，控制部80，以將部分期間PM 設定在期間PN 內的方式，控制第2匹配器64。在步驟ST22以及步驟ST24各自之中，部分期間PM ，設定在期間PP 內。在步驟ST22以及步驟ST24各自之中，控制部80，以將部分期間PM 設定在期間PP 內的方式，控制第2匹配器64。
在步驟ST21、步驟ST22、步驟ST23以及步驟ST24各自之中，在處理室10內從處理氣體形成電漿。在步驟ST21以及步驟ST23各自之中，由於部分期間PM 設定在期間PN 內，故從電漿射向支持台14的離子的能量較高。另一方面，在步驟ST22以及步驟ST24各自之中，由於部分期間PM 設定在期間PP 內，故從電漿射向支持台14的離子的能量較低。
如圖10(a)所示的，可適用方法MT2的基板WB，具有第1膜層FB1以及第2膜層FB2。第1膜層FB1，設置在第2膜層FB2上。基板WB，可更具有基底區域URB、第3膜層FB3，以及遮罩MKB。第3膜層FB3，設置在基底區域URB上。第2膜層FB2，設置在第3膜層FB3上。遮罩MKB，設置在第1膜層FB1上。遮罩MKB，以令第1膜層FB1一部分露出的方式形成圖案。在一例中，基底區域URB係由矽所形成。第1膜層FB1以及第3膜層FB3，係由氧化矽所形成。第2膜層FB2，係由氮化矽所形成。遮罩MKB，係由光阻膜所形成。遮罩MKB，亦可由非晶碳膜所形成。
在方法MT2中，基板WB，於第1期間~第4期間，均配置在處理室10內。基板WB，在處理室10內，載置在支持台14上。在步驟ST21、步驟ST22、步驟ST23以及步驟ST24所使用之處理氣體，可包含C4 F8 氣體等氟碳化合物氣體。在步驟ST21、步驟ST22、步驟ST23以及步驟ST24所使用之處理氣體，亦可更包含O2 氣體等含氧氣體及/或氬氣等稀有氣體。
如圖10(b)所示的，在步驟ST21中，以「來自電漿的離子照射到第1膜層FB1，藉由化學離子蝕刻，令第2膜層FB2露出」的方式，對第1膜層FB1進行蝕刻。步驟ST21，在根據發光分析器54所取得之發光強度判斷第1膜層FB1的蝕刻量減少時結束。例如，步驟ST21，在判定發光分析器54所取得之CO的發光強度在既定值以下時結束，或者，步驟ST21，在判定發光分析器54所取得之CN的發光強度在另一既定值以上時結束。或者，步驟ST21，在經過既定時間後結束。
如圖10(c)所示的，在步驟ST22中，以「來自電漿的離子照射到第2膜層FB2，藉由化學離子蝕刻，令第3膜層FB3露出」的方式，對第2膜層FB2進行蝕刻。步驟ST22，在根據發光分析器54所取得之發光強度判斷第2膜層FB2的蝕刻量減少時結束。例如，步驟ST22，在判定發光分析器54所取得之CN的發光強度在既定值以下時結束，或者，步驟ST22，在判定發光分析器54所取得之CO的發光強度在另一既定值以上時結束。或者，步驟ST22，在經過既定時間後結束。
如圖10(d)所示的，在步驟ST23中，以「來自電漿的離子照射到第3膜層FB3，藉由化學離子蝕刻，令基底區域URB露出」的方式，對第3膜層FB3進行蝕刻。步驟ST23，在根據發光分析器54所取得之發光強度判斷第3膜層FB3的蝕刻量減少時結束。例如，步驟ST23，在判定發光分析器54所取得之CO的發光強度在既定值以下時結束。或者，步驟ST23，在經過既定時間後結束。
在接續之步驟ST24中，如圖10(e)所示的，實行第3膜層FB3的過度蝕刻。在步驟ST24中，由於對基板WB供給較低能量的離子，故可抑制基底區域URB受到損傷的程度，同時實行第3膜層FB3的過度蝕刻。
若根據該方法MT2，便可對具有其蝕刻需要較高能量之膜層作為第1膜層FB1且具有可用較低能量進行蝕刻之膜層作為第2膜層FB2的多層膜進行蝕刻。另外，可對在第2膜層FB2與基底區域URB之間更具有其蝕刻需要較高能量之膜層作為第3膜層FB3的多層膜進行蝕刻。
接著，參照圖11、圖12(a)以及圖12(b)。圖11，係表示再另一例示之實施態樣的電漿處理方法的流程圖。圖12(a)，係一例之基板的部分放大剖面圖。圖12(b)，係圖11所示之電漿處理方法之步驟ST31實行後之狀態下的一例之基板的部分放大剖面圖。
圖11所示之電漿處理方法(以下稱為「方法MT3」)，包含步驟ST31以及步驟ST32。步驟ST31，與方法MT1之步驟ST11同樣，在第1期間中實行。在步驟ST31中，實行第1電漿處理。步驟ST32，與方法MT1之步驟ST12同樣，在第2期間中實行。第2期間，為在第1期間之後或接續第1期間的期間。在步驟ST32中，實行第2電漿處理。
在步驟ST31以及步驟ST32中，對處理室10內供給處理氣體。在步驟ST31以及步驟ST32中，氣體供給部GS，為了供給處理氣體，而被控制部80所控制。在步驟ST31以及步驟ST32中，排氣裝置50，以將處理室10內的壓力設定成指定壓力的方式，被控制部80所控制。
在步驟ST31以及步驟ST32各自之中，實行步驟ST1~步驟ST3。在步驟ST31以及步驟ST32各自之中，控制部80，以實行步驟ST1~步驟ST3的方式，控制第1高頻電源61、第2高頻電源62以及第2匹配器64。
在步驟ST31中，部分期間PM ，設定在期間PN 內。在步驟ST31中，控制部80，以將部分期間PM 設定在期間PN 內的方式，控制第2匹配器64。在步驟ST32中，部分期間PM ，設定在期間PP 內。在步驟ST32中，控制部80，以將部分期間PM 設定在期間PP 內的方式，控制第2匹配器64。
在步驟ST31以及步驟ST32中，在處理室10內從處理氣體形成電漿。在步驟ST31中，由於部分期間PM 設定在期間PN 內，故從電漿射向支持台14的離子的能量較高。另一方面，在步驟ST32中，由於部分期間PM 設定在期間PP 內，故從電漿射向支持台14的離子的能量較低，相對地從電漿射向處理室10的內壁面的離子的能量較高。
如圖12(a)所示的，可適用方法MT3的基板WC，具有基底區域URC以及膜層FC。膜層FC，設置在基底區域URC上。基板WC，可更具有遮罩MKC。遮罩MKC，設置在膜層FC上。遮罩MKC，以令膜層FC的表面一部分露出的方式，形成圖案。在一例中，基底區域URC係由TaN所形成，膜層FC係包含若干磁性層在內的多層膜，遮罩MKC，係由氧化矽所形成。膜層FC的多層膜，例如係構成MRAM(Magnetoresistive Random Access Memory，磁阻式隨機存取記憶體)元件部位的多層膜，包含MTJ(Magnetic Tunnel Junction，磁性隧道接合)構造。
在方法MT3中，基板WC，在第1期間中，配置在處理室10內。基板WC，在處理室10內，載置在支持台14上。在步驟ST31以及步驟ST32所使用之處理氣體，可為包含Cl2 氣體與氬氣等稀有氣體在內的混合氣體，或者，可為包含CO氣體與NH3 氣體在內的混合氣體。
如圖12(b)所示的，在步驟ST31中，以「來自電漿的離子照射到膜層FC，藉由化學離子蝕刻及/或濺鍍，令基底區域URC露出」的方式，對膜層FC進行蝕刻。步驟ST31，在根據發光分析器54所取得之發光強度判斷膜層FC的蝕刻量減少時結束。或者，步驟ST31，在經過既定時間後結束。在步驟ST31中，由於對基板WC供給較高能量的離子，故可對由難以蝕刻之材料所形成的膜層FC進行蝕刻。
方法MT3，亦可更包含步驟ST3a。步驟ST3a，在步驟ST31與步驟ST32之間實行。在步驟ST3a中，基板WC從處理室10的內部空間10s搬出。因此，步驟ST32，可在基板WC並未配置在處理室10內的狀態下實施。方法MT3，亦可更包含步驟ST3b。步驟ST3b，在步驟ST3a與步驟ST32之間實行。在步驟ST3b中，虛擬基板被搬入處理室10內。虛擬基板，載置在支持台14上。因此，步驟ST32，亦可在虛擬基板載置在支持台14上的狀態下實行。
在步驟ST31中，於處理室10的內壁面附著了沉積物。沉積物可為蝕刻副產物。在步驟ST32中，附著於處理室10的內壁面的沉積物，被來自電漿的離子及/或自由基等化學物種除去。在實行步驟ST32的第2期間中，從電漿射向支持台14的離子的能量較低，相對地從電漿射向處理室10的內壁面的離子的能量較高。其結果，附著於處理室10的內壁面的沉積物便有效率地被除去。
接著，參照圖13、圖14(a)、圖14(b)、圖14(c)以及圖14(d)。圖13，係表示再另一例示之實施態樣的電漿處理方法的流程圖。圖14(a)，係一例之基板的部分放大剖面圖。圖14(b)~圖14(d)，係圖13所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。
圖13所示之電漿處理方法(以下稱為「方法MT4」)，包含步驟ST41以及步驟ST42。步驟ST41，與方法MT1之步驟ST11同樣，在第1期間中實行。第1期間亦可為與單一周期PLF 之時間長度具有相同時間長度的期間。在步驟ST41中，實行第1電漿處理。步驟ST42，與方法MT1之步驟ST12同樣，在第2期間中實行。第2期間，係接續第1期間的期間。第2期間亦可為與單一周期PLF 之時間長度具有相同時間長度的期間。在步驟ST42中，實行第2電漿處理。
在步驟ST41中，對處理室10內供給處理氣體。在步驟ST42中，與在步驟ST41所使用之處理氣體相同的處理氣體或另一種處理氣體供給到處理室10內。在步驟ST41以及步驟ST42中，氣體供給部GS被控制部80所控制。在步驟ST41以及步驟ST42中，排氣裝置50，以將處理室10內的壓力設定成指定壓力的方式，被控制部80所控制。處理室10內的壓力，例如設定成在數mmTorr~1000mTorr之範圍內的壓力。
在步驟ST41以及步驟ST42各自之中，實行步驟ST1~步驟ST3。在步驟ST41以及步驟ST42各自之中，控制部80，以實行步驟ST1~步驟ST3的方式，控制第1高頻電源61、第2高頻電源62以及第2匹配器64。
在步驟ST41中，部分期間PM ，設定在期間PN 內。在步驟ST41中，控制部80，以將部分期間PM 設定在期間PN 內的方式，控制第2匹配器64。在步驟ST42中，部分期間PM ，設定在期間PP 內。在步驟ST42中，控制部80，以將部分期間PM 設定在期間PP 內的方式，控制第2匹配器64。
在步驟ST41以及步驟ST42中，在處理室10內形成電漿。在步驟ST41中，由於部分期間PM 設定在期間PN 內，故從電漿射向支持台14的離子的能量較高。另一方面，在步驟ST42中，由於部分期間PM 設定在期間PP 內，故從電漿射向支持台14的離子的能量較低。
在方法MT4中，基板，於第1期間以及第2期間，均配置在處理室10內。基板，在處理室10內，載置在支持台14上。可適用方法MT4的基板WD，如圖14(a)所示的，具有基底區域URD以及膜層FD。膜層FD，設置在基底區域URD上。基板WD，可更具有遮罩MKD。遮罩MKD，設置在膜層FD上。遮罩MKD，以令膜層FD的表面一部分露出的方式，形成圖案。在一例中，基底區域URD係由氧化矽所形成，膜層FD為有機膜或矽氧化膜，遮罩MKD具有包含光阻膜以及反射防止膜在內的多層構造。遮罩MKD的反射防止膜，設置在膜層FD上。遮罩MKD的反射防止膜，含有矽。遮罩MKD的光阻膜，設置在遮罩MKD的反射防止膜上。
在步驟ST41所使用之處理氣體，當膜層FD為有機膜時，可包含O2 氣體等含氧氣體。在步驟ST41所使用之處理氣體，當膜層FD為有機膜時，亦可更包含氬氣等稀有氣體。在步驟ST41所使用之處理氣體，當膜層FD為矽氧化膜時，可包含C4 F8 氣體等氟碳化合物氣體。在步驟ST41所使用之處理氣體，無論膜層FD為有機膜或矽氧化膜，均亦可為包含C4 F8 氣體等氟碳化合物氣體、O2 氣體等含氧氣體以及氬氣等稀有氣體在內的混合氣體。
在步驟ST42所使用之處理氣體，無論膜層FD為有機膜或矽氧化膜，均可包含C4 F8 氣體等氟碳化合物氣體。在步驟ST42所使用之處理氣體，亦可更包含O2 氣體等含氧氣體以及氬氣等稀有氣體。
在步驟ST41中，從電漿射向支持台14的離子的能量較高。因此，在步驟ST41中，來自電漿的離子照射到膜層FD，藉由化學離子蝕刻，對膜層FD進行蝕刻。如圖14(b)所示的，在步驟ST41中，膜層FD，以提供出側壁面的方式，受到蝕刻。在步驟ST42中，從電漿射向支持台14的離子的能量較低。在步驟ST42中，如圖14(c)所示的，來自電漿的化學物種在基板WD的表面上形成沉積物DP的膜層。沉積物DP的膜層，係由碳及/或氟碳化合物此等化學物種所形成。
在接續之步驟ST43中，判定是否滿足停止條件。在步驟ST43中，停止條件，在包含步驟ST41與步驟ST42在內之序列的實行次數到達既定次數時判定為滿足。或者，在步驟ST43中，停止條件，亦可根據發光分析器54所取得之既定波長的發光強度判定之，亦可根據包含步驟ST41以及步驟ST42在內之序列或重複該序列的實行時間長度判定之。當在步驟ST43中判定並未滿足停止條件時，便再度實行包含步驟ST41與步驟ST42在內之序列。步驟ST41的蝕刻具有異向性。因此，在步驟ST41中，如圖14(d)所示的，在基板WD的側壁面上延伸的沉積物DP便殘留下來。另一方面，在步驟ST41中，在基板WD的另一表面(水平面)上延伸的沉積物DP被除去，膜層FD更進一步受到蝕刻。當在步驟ST43中判定滿足停止條件時，方法MT4便結束。
在方法MT4中，步驟ST41與步驟ST42交互地重複實行。亦即，在方法MT4中，沉積物DP的形成(步驟ST42)與膜層FD的蝕刻(步驟ST41)交替實行。若根據方法MT4，在膜層FD的蝕刻步驟的實行中，膜層FD的側壁面被沉積物DP所保護。
接著，參照圖15、圖16(a)、圖16(b)、圖16(c)以及圖16(d)。圖15，係表示再另一例示之實施態樣的電漿處理方法的流程圖。圖16(a)，係一例之基板的部分放大剖面圖。圖16(b)~圖16(d)，係圖15所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。
圖15所示之電漿處理方法(以下稱為「方法MT5」)，包含步驟ST51以及步驟ST52。步驟ST51，與方法MT1之步驟ST51同樣，在第1期間中實行。第1期間亦可為與單一周期PLF 之時間長度具有相同時間長度的期間。在步驟ST51中，實行第1電漿處理。步驟ST52，與方法MT1之步驟ST12同樣，在第2期間中實行。第2期間，係接續第1期間的期間。第2期間亦可為與單一周期PLF 之時間長度具有相同時間長度的期間。在步驟ST52中，實行第2電漿處理。
在步驟ST51中，對處理室10內供給處理氣體。在步驟ST52中，與在步驟ST51所使用之處理氣體相同的處理氣體或另一種處理氣體，供給到處理室10內。在步驟ST51以及步驟ST52中，氣體供給部GS被控制部80所控制。在步驟ST51以及步驟ST52中，排氣裝置50，以將處理室10內的壓力設定成指定壓力的方式，被控制部80所控制。處理室10內的壓力，例如設定成在數mTorr~1000mTorr之範圍內的壓力。
在步驟ST51以及步驟ST52各自之中，實行步驟ST1~步驟ST3。在步驟ST51以及步驟ST52各自之中，控制部80，以實行步驟ST1~步驟ST3的方式，控制第1高頻電源61、第2高頻電源62以及第2匹配器64。
在步驟ST51中，部分期間PM ，設定在期間PN 內。在步驟ST51中，控制部80，以將部分期間PM 設定在期間PN 內的方式，控制第2匹配器64。在步驟ST52中，部分期間PM ，設定在期間PP 內。在步驟ST52中，控制部80，以將部分期間PM 設定在期間PP 內的方式，控制第2匹配器64。
在步驟ST51以及步驟ST52中，於處理室10內形成電漿。在步驟ST51中，由於部分期間PM 設定在期間PN 內，故從電漿射向支持台14的離子的能量較高。另一方面，在步驟ST52中，由於部分期間PM 設定在期間PP 內，故從電漿射向支持台14的離子的能量較低。
在方法MT5中，基板，於第1期間以及第2期間，均配置在處理室10內。基板，在處理室10內，載置在支持台14上。可適用方法MT5的基板WE，如圖16(a)所示的，具有基底區域URE以及膜層FE。膜層FE，設置在基底區域URE上。基板WE，可更具有遮罩MKE。遮罩MKE，設置在膜層FE上。遮罩MKE，以令膜層FE的表面一部分露出的方式形成圖案。在一例中，基底區域URE係由氧化矽所形成，膜層FE係由多晶矽所形成，遮罩MKE係由氧化矽所形成。
在步驟ST51所使用之處理氣體，可包含Cl2 氣體、HBr氣體、SF6 氣體等含鹵素氣體。在步驟ST51所使用之處理氣體，亦可更包含O2 氣體等含氧氣體。當在步驟ST52所使用之處理氣體，與在步驟ST51所使用之處理氣體相異時，可包含O2 氣體等含氧氣體。在步驟ST52所使用之處理氣體，亦可更包含氬氣等稀有氣體。
在步驟ST51中，從電漿射向支持台14的離子的能量較高。因此，在步驟ST51中，來自電漿的離子照射到膜層FE，藉由化學離子蝕刻，對膜層FE進行蝕刻。如圖16(b)所示的，在步驟ST51中，膜層FE，以提供出側壁面的方式受到蝕刻。在步驟ST52中，從電漿射向支持台14的離子的能量較低。在步驟ST52中，如圖16(c)所示的，膜層FE的蝕刻程度受到抑制，包含膜層FE的表面在內的區域變質，形成變質區域MR。例如，變質區域MR，係由包含膜層FE的表面在內的區域中的矽氧化所形成。
在接續之步驟ST53中，判定停止條件是否滿足。在步驟ST53中，停止條件，在包含步驟ST51與步驟ST52在內之序列的實行次數到達既定次數時判定為滿足。或者，在步驟ST53中，停止條件，亦可根據發光分析器54所取得之既定波長的發光強度判定之，亦可根據包含步驟ST51以及步驟ST52在內之序列或重複該序列的實行時間長度判定之。當在步驟ST53中判定並未滿足停止條件時，便再度實行包含步驟ST51與步驟ST52在內的序列。當在步驟ST53中判定滿足停止條件時，方法MT5便結束。
在方法MT5中，步驟ST51與步驟ST52交互地重複實行。亦即，若根據方法MT5，膜層FE的變質處理(步驟ST52)與膜層FE的蝕刻(步驟ST51)交替實行。在方法MT5中，由於膜層FE的側壁面變質，故如圖16(d)所示的，可抑制在步驟ST51中側壁面受到蝕刻的程度。
接著，參照圖17、圖18(a)、圖18(b)以及圖18(c)。圖17，係表示再另一例示之實施態樣的電漿處理方法的流程圖。圖18(a)，係一例之基板的部分放大剖面圖。圖18(b)以及圖18(c)，係圖17所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。
圖17所示之電漿處理方法(以下稱為「方法MT6」)，包含步驟ST61以及步驟ST62。步驟ST61，與方法MT1之步驟ST11同樣，在第1期間中實行。在步驟ST61中，實行第1電漿處理。步驟ST62，與方法MT1之步驟ST12同樣，在第2期間中實行。第2期間，係接續第1期間的期間。在步驟ST62中，實行第2電漿處理。
在步驟ST61以及步驟ST62中，對處理室10內供給處理氣體。在步驟ST61以及步驟ST62中，氣體供給部GS，為了供給處理氣體，而被控制部80所控制。在步驟ST61以及步驟ST62中，排氣裝置50，以將處理室10內的壓力設定成指定壓力的方式，被控制部80所控制。處理室10內的壓力，例如設定成在數mTorr~1000mTorr之範圍內的壓力。
在步驟ST61以及步驟ST62各自之中，實行步驟ST1~步驟ST3。在步驟ST61以及步驟ST62各自之中，控制部80，以實行步驟ST1~步驟ST3的方式，控制第1高頻電源61、第2高頻電源62以及第2匹配器64。
在步驟ST61中，部分期間PM ，設定在期間PP 內。在步驟ST61中，控制部80，以將部分期間PM 設定在期間PP 內的方式，控制第2匹配器64。在步驟ST62中，部分期間PM ，設定在期間PN 內。在步驟ST62中，控制部80，以將部分期間PM 設定在期間PN 內的方式，控制第2匹配器64。
在步驟ST61以及步驟ST62中，於處理室10內形成電漿。在步驟ST61中，由於部分期間PM 設定在期間PP 內，故從電漿射向支持台14的離子的能量較低。另一方面，在步驟ST62中，由於部分期間PM 設定在期間PN 內，故從電漿射向支持台14的離子的能量較高。
如圖18(a)所示的，可適用方法MT6的基板WF，具有第1膜層FF1以及第2膜層FF2。第1膜層FF1，設置在第2膜層FF2上。基板WF，可更具有基底區域URF以及遮罩MKF。第2膜層FF2，設置在基底區域URF上。遮罩MKF，設置在第1膜層FF1上。遮罩MKF，以令第1膜層FF1一部分露出的方式形成圖案。在一例中，基底區域URF係由矽所形成。第1膜層FF1，係含有矽的反射防止膜。第2膜層FF2，係由氧化矽所形成。遮罩MKF，係由光阻膜所形成。
在方法MT6中，基板WF，於第1期間與第2期間，均配置在處理室10內。基板WF，在處理室10內，載置在支持台14上。在步驟ST61以及步驟ST62中所使用之處理氣體，包含CF4 氣體等氟碳化合物氣體。在步驟ST61以及步驟ST62中所使用之處理氣體，亦可更包含氬氣等稀有氣體。
如圖18(b)所示的，在步驟ST61中，以令第2膜層FF2露出的方式，來自電漿的離子照射到第1膜層FF1，藉由化學離子蝕刻，對第1膜層FF1進行蝕刻。步驟ST61，在根據發光分析器54所取得之發光強度判斷第1膜層FF1的蝕刻量減少時結束。或者，步驟ST61，在經過既定時間後結束。
如圖18(c)所示的，在步驟ST62中，以令基底區域URF露出的方式，來自電漿的離子照射到第2膜層FF2，藉由化學離子蝕刻，對第2膜層FF2進行蝕刻。步驟ST62，在根據發光分析器54所取得之發光強度判斷第2膜層FF2的蝕刻量減少時結束。例如，當判定發光分析器54所取得之CO的發光強度在既定值以下時，步驟ST62便結束。或者，步驟ST62，在經過既定時間後結束。
若根據該方法MT6，便可對具有可用較低能量蝕刻之膜層作為第1膜層FF1並具有其蝕刻需要較高能量之膜層作為第2膜層FF2的多層膜進行蝕刻。
以上，係針對各種例示之實施態樣進行説明，惟不限於上述例示之實施態樣，亦可作出各種省略、置換以及變更。另外，可組合相異實施態樣的要素以形成其他實施態樣。
例如，另一實施態樣之電漿處理裝置，亦可為電容耦合型以外的任意類型的電漿處理裝置。該等電漿處理裝置，例如為電感耦合型的電漿處理裝置以及將微波等表面波用於電漿產生的電漿處理裝置。該等電漿處理裝置，亦為了令部分期間PM 中的來自第2高頻電源62的負載的反射減少，而設定匹配電路64a的阻抗。例如，以令部分期間PM 中的阻抗Z2 與第2高頻電源62的輸出阻抗的差減小的方式，調整匹配電路64a的可變電抗元件的可變電抗。另外，在電感耦合型的電漿處理裝置中，來自第2高頻電源62的高頻電力HF透過第2匹配器64供給到電感耦合天線。在將微波等表面波用於電漿產生的電漿處理裝置中，來自第2高頻電源62的高頻電力HF透過第2匹配器64供給到下部電極18。
另外，電漿處理裝置1，如圖19所示的，亦可取代第1高頻電源61而具備電源61A。圖19，係以概略方式表示另一實施態樣之電漿處理裝置的圖式。在圖19所示之電漿處理裝置1中，電源61A，與下部電極18電連接。電源61A，以產生脈衝狀的負的直流電壓BV的方式構成。
圖20，係關於電源61A的輸出電壓VO、高頻電力HF以及同步信號SS的一例的時序圖。如圖20所示的，電源61A的輸出電壓VO，包含周期性產生之脈衝狀的負的直流電壓BV。亦即，電源61A，以周期性地對下部電極18施加脈衝狀的負的直流電壓BV的方式構成。在圖20所示之例中，電源61A，以周期PBV 周期性地對下部電極18施加脈衝狀的負的直流電壓BV。各周期PBV ，包含期間PN 與期間PP 。在各周期PBV 中，期間PP 係在期間PN 之後的期間。在期間PN 中，電源61A，對下部電極18施加脈衝狀的負的直流電壓BV。在期間PP 中，電源61A的輸出電壓VO可為0V。另外，在各周期PBV 中，期間PP 亦可為在期間PN 之前的期間。
在圖19所示之電漿處理裝置1中，控制器64b，亦用同步信號SS特定出部分期間PM 。同步信號SS，可為在脈衝狀的負的直流電壓BV的各周期PBV 的開始時點具有同步脈衝的信號。同步信號SS，亦可由電源61A產生。或者，同步信號SS，亦可由同步信號產生器70產生。同步信號產生器70，可以「從電源61A接收與脈衝狀的負的直流電壓BV同步的信號，並根據該信號產生同步信號SS」的方式構成。或者，同步信號SS，亦可由同步信號產生器72產生。同步信號產生器72所產生之同步信號SS，賦予電源61A以及控制器64b。在該例中，電源61A，以與同步信號產生器72所產生之同步信號SS同步的方式，周期性地輸出脈衝狀的負的直流電壓BV。
在圖19所示之電漿處理裝置1中，亦可在各周期PLF 內，設定一個以上的部分期間PM 。另外，只要一個以上的部分期間PM 各自為各周期PLF 內的部分期間，其開始時點以及時間長度便無限定。部分期間PM 的開始時點以及時間長度，可根據來自控制部80的指定任意設定之。另外，部分期間PM ，亦可為期間PN 內的期間。或者，部分期間PM ，亦可為期間PP 內的期間。
另外，在方法MT、方法MT1、方法MT2、方法MT3、方法MT4、方法MT5以及方法MT6中所使用之電漿處理裝置，亦可為有別於電容耦合型的其他類型的電漿處理裝置。例如，上述之電感耦合型的電漿處理裝置，或者，將微波等表面波用於電漿產生的電漿處理裝置，亦可在方法MT、方法MT1、方法MT2、方法MT3、方法MT4、方法MT5以及方法MT6中使用。
根據以上之說明，本案的各種實施態樣，係為了説明之目的而在本說明書中説明之，吾人應可理解，在不超出本案之範圍以及主旨的情況下，實可作出各種變更。因此，本說明書所揭示之各種實施態樣並無限定之意圖，真正的範圍與主旨，係由所附之專利請求範圍表示之。
1:電漿處理裝置 10:處理室 10s:內部空間 12:處理室本體 12e:排氣口 12g:閘閥 12p:通路 13:支持部 14:支持台 16:電極平板 18:下部電極 18f:流通管路 20:靜電夾頭 20p:直流電源 20s:開關 22:冷卻單元 22a,22b:配管 24:氣體供給管線 30:上部電極 32:構件 34:頂板 34a:氣體吐出孔 36:支持體 36a:氣體擴散室 36b:氣體孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 41:閥門群 42:流量控制器群 43:閥門群 46:防護部 48:擋板 50:排氣裝置 52:排氣管 54:發光分析器 61:第1高頻電源 61A:電源 62:第2高頻電源 63:第1匹配器 63a:匹配電路 63b:控制器 63c1,63c2:電容 63i:電感 63m1,63m2:馬達 63n:節點 63s:感測器 64:第2匹配器 64a:匹配電路 64b:控制器 64c1,64c2:電容 64i:電感 64m1,64m2:馬達 64n:節點 64s:感測器 65:低通濾波器 70,72:同步信號產生器 80:控制部 BV:直流電壓 DP:沉積物 FA,FC,FD,FE:膜層 FF1:第1膜層 FF2:第2膜層 FB1~FB3:第1膜層~第3膜層 FR:聚焦環 GS:氣體供給部 He:氦氣 HF,LF:高頻電力 MKA,MKB,MKC,MKD,MKE,MKF:遮罩 MR:變質區域 MT,MT1,MT2,MT3,MT4,MT5,MT6:方法 PBV,PLF:周期 PM:部分期間 PN,PP:期間 SS:同步信號 ST1~ST3,ST11,ST12,ST21~ST24,ST31,ST32,ST3a,ST3b,ST41~ST43,ST51~ST53,ST61,ST62:步驟 URA,URB,URC,URD,URE,URF:基底區域 VLF:電位 VO:輸出電壓 VP:電位 W,WA,WB,WC,WD,WE,WF:基板
[圖1]係以概略方式表示一例示之實施態樣的電漿處理裝置的圖式。 [圖2]係表示包含圖1所示之電漿處理裝置的二個匹配器在內的電源系統的構造的一例的圖式。 [圖3]係關於高頻電力LF、高頻電力HF以及同步信號SS的一例的時序圖。 [圖4]係表示包含圖1所示之電漿處理裝置的二個匹配器在內的電源系統的構造的另一例的圖式。 [圖5]係表示基於第1高頻電力的基板的電位以及電漿的電位的一例的時序圖。 [圖6]係表示一例示之實施態樣的阻抗的匹配方法的流程圖。 [圖7]係表示一例示之實施態樣的電漿處理方法的流程圖。 [圖8]圖8(a)係一例之基板的部分放大剖面圖，圖8(b)以及圖8(c)係圖7所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。 [圖9]係表示另一例示之實施態樣的電漿處理方法的流程圖。 [圖10]圖10(a)係一例之基板的部分放大剖面圖，圖10(b)~圖10(e)係圖9所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。 [圖11]係表示再另一例示之實施態樣的電漿處理方法的流程圖。 [圖12]係圖12(a)係一例之基板的部分放大剖面圖，圖12(b)係圖11所示之電漿處理方法之步驟ST31的實行後之狀態下的一例之基板的部分放大剖面圖。 [圖13]係表示再另一例示之實施態樣的電漿處理方法的流程圖。 [圖14]圖14(a)係一例之基板的部分放大剖面圖，圖14(b)~圖14(d)係圖13所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。 [圖15]係表示再另一例示之實施態樣的電漿處理方法的流程圖。 [圖16]圖16(a)係一例之基板的部分放大剖面圖，圖16(b)~圖16(d)係圖15所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。 [圖17]係表示再另一例示之實施態樣的電漿處理方法的流程圖。 [圖18]圖18(a)係一例之基板的部分放大剖面圖，圖18(b)以及圖18(c)係圖17所示之電漿處理方法的複數個步驟各自實行後之狀態下的一例之基板的部分放大剖面圖。 [圖19]係以概略方式表示另一例示之實施態樣的電漿處理裝置的圖式。 [圖20]係關於電源61A的輸出電壓VO、高頻電力HF以及同步信號SS的一例的時序圖。
1:電漿處理裝置
10:處理室
10s:內部空間
12:處理室本體
12e:排氣口
12g:閘閥
12p:通路
13:支持部
14:支持台
16:電極平板
18:下部電極
18f:流通管路
20:靜電夾頭
20p:直流電源
20s:開關
22:冷卻單元
22a,22b:配管
24:氣體供給管線
30:上部電極
32:構件
34:頂板
34a:氣體吐出孔
36:支持體
36a:氣體擴散室
36b:氣體孔
36c:氣體導入口
38:氣體供給管
40:氣體源群
41:閥門群
42:流量控制器群
43:閥門群
46:防護部
48:擋板
50:排氣裝置
52:排氣管
54:發光分析器
61:第1高頻電源
62:第2高頻電源
63:第1匹配器
64:第2匹配器
65:低通濾波器
70:同步信號產生器
80:控制部
FR:聚焦環
GS:氣體供給部
He:氦氣
HF,LF:高頻電力
W:基板

Claims (16)

  1. 一種電漿處理裝置，包含： 處理室； 基板支持台，具有下部電極，並設置在該處理室內； 第1高頻電源，將作為偏壓高頻電力的第1高頻電力供給到該下部電極； 第1匹配器，連接在該第1高頻電源與該第1高頻電源的負載之間； 第2高頻電源，供給電漿產生用的第2高頻電力；以及 第2匹配器，連接在該第2高頻電源與該第2高頻電源的負載之間； 該第2匹配器，包含具有可變阻抗的匹配電路以及控制器； 該控制器，為了令該第1高頻電力的各周期內的指定部分期間中的來自該第2高頻電源的該負載的反射減少而設定該匹配電路的阻抗。
  2. 如請求項1之電漿處理裝置，其中， 該部分期間，為該第1高頻電源所輸出之該第1高頻電力的電壓具有負的極性的期間內之期間。
  3. 如請求項1之電漿處理裝置，其中， 該部分期間，為該第1高頻電源所輸出之該第1高頻電力的電壓具有正的極性的期間內之期間。
  4. 如請求項1至3項中任一項之電漿處理裝置，其中， 更包含：感測器，測定該匹配電路與該第2高頻電源之間的通電路徑上的電壓以及電流； 該控制器，根據該感測器所取得之該電壓以及該電流，決定該部分期間內的該第2高頻電源的負載側的阻抗，且為了令所決定之該阻抗與該第2高頻電源的輸出阻抗的差減小，而設定該匹配電路的該阻抗。
  5. 一種阻抗的匹配方法，係在電漿處理裝置中實行，包含： 對設置在該電漿處理裝置的處理室內的支持台的下部電極，透過第1匹配器從第1高頻電源供給作為偏壓高頻電力的第1高頻電力之步驟； 透過第2匹配器從第2高頻電源供給電漿產生用的第2高頻電力之步驟；以及 為了令該第1高頻電力的各周期內的指定部分期間中的來自該第2高頻電源的負載的反射減少，而設定該第2匹配器的匹配電路的阻抗之步驟。
  6. 如請求項5之阻抗的匹配方法，其中， 該部分期間，為該第1高頻電源所輸出之該第1高頻電力的電壓具有負的極性的期間內之期間。
  7. 如請求項5之阻抗的匹配方法，其中， 該部分期間，為該第1高頻電源所輸出之該第1高頻電力的電壓具有正的極性的期間內之期間。
  8. 如請求項5至7項中任一項之匹配方法，其中， 該部分期間內的該第2高頻電源的負載側的阻抗，係根據感測器所取得之電壓以及電流，亦即該匹配電路與該第2高頻電源之間的通電路徑上的該電壓以及該電流，而決定之； 為了令所決定之該阻抗與該第2高頻電源的輸出阻抗的差減小，而設定該匹配電路的該阻抗。
  9. 一種電漿處理方法，係在電漿處理裝置中實行，包含： 在第1期間中，在該電漿處理裝置的處理室內實行第1電漿處理之步驟；以及 在該第1期間之後或接續該第1期間的第2期間中，在該處理室內實行第2電漿處理之步驟； 實行第1電漿處理的該步驟以及實行第2電漿處理的該步驟各自包含： 對設置在該處理室內的支持台的下部電極，透過第1匹配器從第1高頻電源供給作為偏壓高頻電力的第1高頻電力之步驟； 透過第2匹配器從第2高頻電源供給電漿產生用的第2高頻電力之步驟；以及 為了令該第1高頻電力的各周期內的指定部分期間中的來自該第2高頻電源的負載的反射減少，而設定該第2匹配器的匹配電路的阻抗之步驟； 在實行第1電漿處理的該步驟以及實行第2電漿處理的該步驟之其中一步驟中，該部分期間為該第1高頻電源所輸出之該第1高頻電力的電壓具有負的極性的期間內之期間； 在實行第1電漿處理的該步驟以及實行第2電漿處理的該步驟的其中另一步驟中，該部分期間為該第1高頻電源所輸出之該第1高頻電力的電壓具有正的極性的期間內之期間。
  10. 如請求項9之電漿處理方法，其中， 在實行第1電漿處理的該步驟中，該部分期間為該第1高頻電源所輸出之該第1高頻電力的電壓具有負的極性的期間內之期間； 在實行第2電漿處理的該步驟中，該部分期間為該第1高頻電源所輸出之該第1高頻電力的電壓具有正的極性的期間內之期間。
  11. 如請求項9之電漿處理方法，其中， 在實行第1電漿處理的該步驟中，該部分期間為該第1高頻電源所輸出之該第1高頻電力的電壓具有正的極性的期間內之期間； 在實行第2電漿處理的該步驟中，該部分期間為該第1高頻電源所輸出之該第1高頻電力的電壓具有負的極性的期間內之期間。
  12. 如請求項9至11項中任一項之電漿處理方法，其中， 於該第1期間以及該第2期間，基板均配置在該處理室內； 該基板，具有基底區域以及設置在該基底區域上的膜層； 在實行第1電漿處理的該步驟中，以令該基底區域露出的方式，用處理氣體的電漿對該膜層進行蝕刻； 在實行第2電漿處理的該步驟中，用該處理氣體的電漿更進一步對該膜層進行蝕刻。
  13. 如請求項9至11項中任一項之電漿處理方法，其中， 於該第1期間以及該第2期間，基板均配置在該處理室內； 該基板，具有第1膜層以及第2膜層，該第1膜層設置在該第2膜層上； 在實行第1電漿處理的該步驟中，用處理氣體的電漿對該第1膜層進行蝕刻； 在實行第2電漿處理的該步驟中，用該處理氣體的電漿對第2膜層進行蝕刻。
  14. 如請求項11之電漿處理方法，其中， 在該第1期間中，基板配置在該處理室內； 在實行第1電漿處理的該步驟中，用處理氣體的電漿對該基板的膜層進行蝕刻； 在該第2期間中，該基板並未配置在該處理室內； 附著於該處理室的內壁面的沉積物，在實行第2電漿處理的該步驟中，用該處理氣體的電漿除去。
  15. 如請求項10之電漿處理方法，其中， 於該第1期間以及該第2期間，基板均配置在該處理室內； 在實行第1電漿處理的該步驟中，用處理氣體的電漿以該基板的膜層提供出側壁面的方式進行蝕刻； 在實行第2電漿處理的該步驟中，於在實行第1電漿處理的該步驟中該膜層受到蝕刻的該基板的表面上，形成包含來自該處理氣體的電漿的化學物種或來自其他處理氣體的電漿的化學物種在內的沉積物； 實行第1電漿處理的該步驟與實行第2電漿處理的該步驟，交互地重複實行。
  16. 如請求項10之電漿處理方法，其中， 於該第1期間以及該第2期間，基板均配置在該處理室內； 在實行第1電漿處理的該步驟中，用處理氣體的電漿以該基板的膜層提供出側壁面的方式進行蝕刻； 在實行第2電漿處理的該步驟中，用該處理氣體的電漿或其他處理氣體的電漿，令在實行第1電漿處理的該步驟中受到蝕刻的該膜層的表面變質； 實行第1電漿處理的該步驟與實行第2電漿處理的該步驟，交互地重複實行。
TW108144869A 2018-12-19 2019-12-09 電漿處理裝置、阻抗之匹配方法及電漿處理方法 TWI795616B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018237154 2018-12-19
JP2018-237154 2018-12-19
JP2019207063A JP7250663B2 (ja) 2018-12-19 2019-11-15 プラズマ処理装置及びインピーダンスの整合方法
JP2019-207063 2019-11-15

Publications (2)

Publication Number Publication Date
TW202040681A TW202040681A (zh) 2020-11-01
TWI795616B true TWI795616B (zh) 2023-03-11

Family

ID=71141307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144869A TWI795616B (zh) 2018-12-19 2019-12-09 電漿處理裝置、阻抗之匹配方法及電漿處理方法

Country Status (4)

Country Link
JP (1) JP7250663B2 (zh)
KR (1) KR20200076614A (zh)
CN (1) CN111341637A (zh)
TW (1) TWI795616B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113202708B (zh) * 2021-05-16 2023-01-31 兰州空间技术物理研究所 一种离子电推进系统在全寿命周期下的工作方法
JP7434669B2 (ja) * 2021-06-21 2024-02-20 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
TW202335028A (zh) * 2021-10-28 2023-09-01 日商東京威力科創股份有限公司 電漿處理裝置、供電系統、控制方法、程式及記憶媒體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096342A (ja) * 2015-11-26 2016-05-26 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536250A (ja) 2000-06-02 2003-12-02 東京エレクトロン株式会社 電子の加速を改善するための装置及び方法
JP4607930B2 (ja) * 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
JP5657262B2 (ja) * 2009-03-27 2015-01-21 東京エレクトロン株式会社 プラズマ処理装置
JP6378234B2 (ja) * 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6697372B2 (ja) * 2016-11-21 2020-05-20 キオクシア株式会社 ドライエッチング方法及び半導体装置の製造方法
JP6846387B2 (ja) 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096342A (ja) * 2015-11-26 2016-05-26 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
CN111341637A (zh) 2020-06-26
JP7250663B2 (ja) 2023-04-03
TW202040681A (zh) 2020-11-01
KR20200076614A (ko) 2020-06-29
JP2020102443A (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
TWI815911B (zh) 電漿處理方法及電漿處理裝置
US10903084B2 (en) Method of etching silicon containing films selectively against each other
TWI795616B (zh) 電漿處理裝置、阻抗之匹配方法及電漿處理方法
TWI751264B (zh) 包含電漿處理裝置之腔室本體內部的清理之電漿處理方法
JP7101096B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2017098323A (ja) プラズマエッチング方法
US11017985B2 (en) Plasma processing apparatus, impedance matching method, and plasma processing method
CN109755125A (zh) 蚀刻方法
US20150311040A1 (en) Plasma processing apparatus
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11955319B2 (en) Processing chamber with multiple plasma units
US20230100292A1 (en) Plasma processing method and plasma processing system
JP2024004607A (ja) プラズマ処理装置及びプラズマ処理方法
JP2024014744A (ja) シーズニング方法及びプラズマ処理装置
TW202018806A (zh) 蝕刻方法及基板處理裝置