TWI791375B - 記憶體裝置、功率斜變控制系統操作方法以及電子裝置 - Google Patents

Abstract

於此揭示支援多個功率斜變序列或模式的記憶體裝置。舉例而言，位凖移位器裝置可操作地連接至記憶體裝置中之記憶體巨集。位凖移位器裝置接收至少一個閘控訊號。基於該至少一個閘控訊號之狀態，位凖移位器裝置輸出一或多個訊號，該一或多個訊號導致或控制記憶體巨集中或由記憶體巨集接收之電壓訊號根據一或多個功率斜變模式斜升、斜降、或斜升並斜降。

Description

記憶體裝置、功率斜變控制系統操作方法以及電子裝置

本案係關於一種記憶體裝置，特別係關於一種包含記憶體巨集以及位凖移位器裝置的記憶體裝置。

記憶體裝置由單獨記憶體單元的大型陣列組成。記憶體裝置的一個實例為靜態隨機存取記憶體(static random-access memory，SRAM)。記憶體裝置中的各個記憶體單元可儲存一「1」或一「0」位元之資料作為電性高或電性低的電壓狀態。按照慣例，八(8)位元組成一位元組之資料。在各個記憶體操作迴圈中，通常至少有一個位元組寫入陣列中或自陣列讀取。記憶體單元配置於垂直資料線(或位元線)與水準字元線(或位址線)之交叉處。字元線賦能讀取或寫入操作。當一字元線、以及一位元線、或一對位線啟動時，發生讀取或寫入迴圈。

記憶體裝置的一些電力管理方案僅支援首先斜升一個電源。舉例而言，電力管理方案可能僅支援首先斜升VDD電壓訊號或首先斜升VDDM電壓訊號的功率斜變序 列。在一些記憶體裝置中，電力管理電路或控制器僅支援或滿足其中一個電源斜變序列的規範。

本案的一實施例提供一種記憶體裝置，包含記憶體巨集以及位凖移位器裝置。記憶體巨集用以接收第一電壓訊號及第二電壓訊號，記憶體巨集包括電力管理電路系統。位凖移位器裝置用以提供第三訊號至電力管理電路系統，以基於第四訊號控制記憶體巨集中的第一電壓訊號及第二電壓訊號。當第四訊號具有第一邏輯狀態時，第一電壓訊號在第二電壓訊號斜升之前斜升。當第四訊號具有第二邏輯狀態時，第二電壓訊號在第一電壓訊號斜升之前斜升。

本案的另一實施例提供一種操作功率斜變控制系統的方法，包含：在可操作地連接至記憶體巨集的位凖移位器裝置處接收閘控訊號；基於具有第一邏輯狀態的閘控訊號之訊號位凖：使複數個功率斜變模式中之第一功率斜變模式在記憶體巨集中產生；以及使複數個功率斜變模式中之第二功率斜變模式在第一功率斜變模式之後在記憶體巨集中產生。

本案的另一實施例提供一種電子裝置，包含電力供應、記憶體巨集以及位凖移位器裝置。記憶體巨集可操作地連接至電力供應並用以接收第一電壓訊號及第二電壓訊號，記憶體巨集包含電力管理電路系統，其可操作以根據至少功率斜變模式使第一電壓訊號及第二電壓訊號斜升並斜降，至少一功率斜變模式包括於複數個功率斜變模式中。 位凖移位器裝置可操作地連接至記憶體巨集中之電力管理電路系統且連接至電力供應，並用以提供一或多個訊號至支援功率斜變模式的電力管理電路系統。

100:記憶體裝置

102:記憶體單元

104:記憶體陣列

106:字元線

108:列選擇電路

110:訊號線

112:位元線

114:行選擇電路

116:訊號線

118:周邊電路系統

120:訊號線

122:標頭電路

124:電力管理電路系統

126:處理裝置

128:位凖移位器裝置

130:邏輯電路

132:記憶體巨集

134:電力供應

136:電子裝置

200:斜變控制系統

202:位凖移位器裝置

204:邏輯電路

206a~206b:訊號線

208a~208b:訊號線

210:訊號線

212:訊號線

300:位凖移位器電路

300a:位凖移位器電路

300b:位凖移位器電路

302:訊號線

304:訊號線

306:訊號線

308:訊號線

400:反或閘

402:反向器

404:反向器

406:反向器

408:端子

410:電晶體

412:端子

414:參考電壓

416:閘極

418:閘極

420:電晶體

422:端子

424:端子

426:閘極

428:電晶體

430:端子

432:端子

434:反及閘

436:反向器

500:反向器

502:及閘

504:反或閘

600:位凖移位器電路

602:訊號線

604:訊號線

606:訊號線

700:反或閘

702:反向器

704:閘極

706:電晶體

708:端子

710:端子

712:參考電壓

714:反向器

716:閘極

718:電晶體

720:端子

722:端子

724:端子

726:電晶體

728:端子

730:閘極

800:記憶體巨集

802:記憶體陣列區塊

804:邊緣

806:邊緣

808:記憶體陣列區塊

810:邊緣

812:WLDV區塊

814:WLDV邊緣區塊

816:CNT區塊

818:邊緣

820:區塊

822:IO區塊

824:區塊

826:IO區塊

900:系統

902:V1域

904:邏輯電路

906:標頭電路

908:標頭電路

910:標頭電路

910a~910d:標頭電路

912:標頭電路

914:標頭電路

914a~914g:標頭電路

916:標頭電路

916a:標頭電路

1000:電力管理電路

1002:電力管理電路

1004:電力管理電路

1006:電力管理電路

1008:電力管理電路

1010:電力管理電路

1012:電力管理電路

1014:電力管理電路

1016:反或閘

1018:訊號線

1020:訊號線

1022:反向器

1024a~1024g:訊號線

1025:電晶體

1026:反向器

1028:訊號線

1030:反或閘

1032:虛線

1034:虛線

1036:反向器

1038:電晶體

1040:反向器

1042:反或閘

1044:反向器

1046:或閘

1048:訊號線

1050:電晶體

1052:虛線

1054:虛線

1056:虛線

1058:反向器

1060:電晶體

1100:電力管理電路區塊

1102:電力管理電路

1104:電力管理電路

1106:電力管理電路

1108:反向器

1110:訊號線

1112:及閘

1114:訊號線

1116:反或閘

1118:訊號線

1120:反向器

1122a~1122c:訊號線

1124:反向器

1126:反向器

1128:電晶體

1130:反或閘

1132:反向器

1134:訊號線

1136:虛線

1138:反或閘

1140:反向器

1142:訊號線

1144:虛線

1146:區域

1148:第一延遲

1150:第二延遲

1200:電力管理電路

1202:電力管理電路

1204:反或閘

1206:訊號線

1208:訊號線

1210:反向器

1212:p型電晶體

1214:反向器

1216:訊號線

1218:反向器

1220:n型電晶體

1222:p型電晶體

1224:n型電晶體

1226:第一端子

1228:第二端子

1230:端子

1300:電力管理電路

1302:反或閘

1304:虛線

1306:虛線

1308:訊號線

1310:反向器

1312:訊號線

1400:位凖移位器裝置

1402:位凖移位器電路

1404:位凖移位器電路

1406:位凖移位器電路

1408:位凖移位器電路

1500:區域

1700:方塊

1702:方塊

1704:方塊

1706:方塊

1708:方塊

1710:方塊

1800:系統

1802:電子裝置

1804:處理裝置

1806:記憶體裝置

1808:作業系統

1810:應用程式

1812:記憶體操作

1814:資料儲存裝置

1816:輸入裝置

1818:輸出裝置

1820:通訊裝置

1822:電力供應

1824:虛線

1826:伺服器計算裝置

1828:網路

1830:記憶體裝置

Q:輸出訊號

PUDELAY:輸出訊號

CNTL:控制訊號

SD2:關機模式訊號

DSLP2:睡眠模式訊號

ISOSRM:閘控訊號

ISORET:閘控訊號

V1:第一電壓

V2:第二電壓

本案的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。

第1圖圖示實例記憶體裝置之方塊圖，其中可根據一些實施例實施本案的各個態樣；第2圖圖示根據一些實施例的實例斜變控制系統之方塊圖；第3圖圖示根據一些實施例的可操作地連接至記憶體巨集的位凖移位器裝置的第一實例之方塊圖；第4圖圖示根據一些實施例的第3圖中所示的位凖移位器電路的第一實例之示意圖；第5圖圖示根據一些實施例的第3圖中所示的位凖移位器電路的第二實例之示意圖；第6圖圖示根據一些實施例的可操作地連接至記憶體巨集的位凖移位器裝置的第二實例之方塊圖；第7圖圖示根據一些實施例的適於在第6圖中所示的位凖移位器裝置中使用的實例位凖移位器電路之示意圖；第8圖圖示根據一些實施例的記憶體巨集之方塊圖； 第9圖圖示根據一些實施例的功率斜變模式控制系統之方塊圖；第10圖圖示根據一些實施例的適於在電力管理電路系統中使用的電力管理電路的第一實例之示意圖；第11圖圖示根據一些實施例的適於在電力管理電路系統中使用的電力管理電路的第二實例之示意圖；第12圖圖示根據一些實施例的適於在電力管理電路系統中使用的電力管理電路的第三實例之示意圖；第13圖圖示根據一些實施例的適於在電力管理電路系統中使用的電力管理電路的第四實例之示意圖；第14圖圖示根據一些實施例的適於與第10圖至第13圖中所示的電力管理電路一起使用的實例位凖移位器裝置；第15圖圖示根據一些實施例的第一功率斜變模式之實例時序圖；第16圖圖示根據一些實施例的第二功率斜變模式之實例時序圖；第17圖圖示根據一些實施例的操作功率斜變控制系統的方法之實例流程圖；及第18圖圖示根據一些實施例的可包括一或多個記憶體裝置的實例系統。

以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實例。下文描述元件及配置的 特定實例以簡化本案。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外，本案在各種實例中可重複參考數位及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施例及/或組態之間的關係。

此外，為了便於描述，在本文中可使用空間相對術語，諸如「在......下方」、「在......之下」、「下部」、「在......之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一(多個)元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。裝置可另外定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述符可類似地加以相應解釋。

本文揭示之實施例提供支援多個功率斜變序列的記憶體裝置。在非限制性實施例中，電路可操作地連接至記憶體裝置中的記憶體巨集。電路的一個非排他性實例為位凖移位器。基於至少一個所接收閘控訊號的狀態，電路輸出一或多個訊號，其根據一或多個功率斜變序列使記憶體巨集中或由記憶體巨集接收的電壓訊號斜升、斜降或斜升並斜降。功率斜變序列在本文中亦稱為功率斜變模式。

在一個實施例中，記憶體裝置同時支援兩個功率斜 變序列。額外地或替代性地，記憶體裝置支援批量關閉模式，其中當記憶體巨集處於睡眠模式時關閉一或多個電源(例如，VDD)。與睡眠模式及關機模式相比，批量關閉模式可節省額外的電量。在批量關閉模式下，可藉由在第一電壓訊號(例如，VDD)關閉時打開(例如，設定為高訊號位凖)第二電壓訊號(例如，VDDM)，將資料保留在記憶體陣列(例如，一或多個記憶體單元)中。

以下參考第1圖至第18圖討論這些及其他實施例。然而，熟習此項技術者將容易理解，本文給出的關於這些附圖的詳細描述僅用於解釋目的，而不應解譯為限制性的。

第1圖圖示一實例記憶體裝置之方塊圖，其中可根據一些實施例實施本案的各個態樣。記憶體裝置100包括配置成列及行以形成記憶體陣列104的記憶體單元102。記憶體裝置100可包括任何適合數目的列及行。舉例而言，記憶體裝置包括R數目個列及C數目個行，其中R為大於或等於1之整數，且C為大於或等於1之數目。其他實施例不限於記憶體單元102的列及行。記憶體陣列104中的記憶體單元102可以任何適合之配置來組織。

記憶體單元102的各個列可操作地連接至一或多個字元線(統稱為字元線106)。字元線106可操作地連接至一或多個列選擇電路(統稱為列選擇電路108)。列選擇電路108基於在訊號線110上接收的位址訊號選擇特定字元線106。

記憶體單元102的各個行可操作地連接至一或多個位元線(統稱為位元線112)。位元線112可操作地連接至一或多個行選擇電路(統稱為行選擇電路114)。行選擇電路114基於在訊號線116上接收的選擇訊號選擇特定位元線112。

周邊電路系統118透過一或多個訊號線(統稱為訊號線120)可操作地連接至記憶體陣列104。周邊電路系統118可包括用於驅動記憶體陣列104的裝置及/或可操作以存取及/或控制記憶體陣列104的各種裝置的元件(例如，半導體裝置)。在非限制性實例中，周邊電路系統118包括用於在記憶體陣列104中的記憶體單元102中執行讀取/寫入/抹除操作的裝置。這些裝置包括n型電晶體(例如，n型場效電晶體(n type field-effect transistor，n-FET))及p型電晶體(例如，p型場效電晶體(p type field-effect transistor，p-FET))。電晶體可組態為平面電晶體或多閘極電晶體，諸如鰭式多閘極電晶體(鰭式場效(FinFET)電晶體)，儘管實施例不限於這一實施。

在一個實施例中，周邊電路系統118包括用於將功率訊號(例如，VDD及VDDM)供應閘控至記憶體陣列104的標頭電路122。當資料待寫入記憶體單元102(例如，記憶體單元102經程式化)或待自記憶體單元102讀取時，在訊號線110上接收記憶體單元的位址。在訊號線116上接收選擇訊號，並且與待存取(讀取或寫入)的記 憶體單元相關聯的位元線112由周邊電路系統118預充電(例如，藉由啟動或停用個別標頭電路122)。當位元線112經預充電時，列選擇電路108啟動或啟用與位址相關聯的字元線106。接著將資料寫入記憶體單元102、或自記憶體單元102讀取資料。

電力管理電路系統124包括可操作地連接至記憶體裝置100中的各種元件的電力管理電路。在一個實施例中，電力管理電路系統124可操作地連接至標頭電路122並連接至處理裝置126。在處理裝置126中實施位凖移位器(level shifter，LS)裝置128。如稍後將更詳細地描述的，位凖移位器裝置128自邏輯電路系統130接收訊號，並回應地產生由電力管理電路系統124接收的訊號。電力管理電路系統124根據一或多個功率斜變序列使記憶體巨集132中或由記憶體巨集132接收的電壓訊號斜升、斜降或斜升並斜降。

處理裝置126可操作地連接至記憶體巨集132。在實例實施例中，記憶體巨集132為包括記憶體裝置100之各種元件的記憶體單元。在所示實施例中，記憶體巨集132包括記憶體陣列104、列選擇電路108、行選擇電路110、周邊電路系統118、及電力管理電路系統124。在記憶體巨集132內，處理裝置126可操作地連接至記憶體陣列104、列選擇電路108、行選擇電路114、周邊電路系統118、及電力管理電路系統124中之至少一者。處理裝置126可用於控制記憶體陣列104、列選擇電路108、 行選擇電路114、周邊電路系統118、及/或電力管理電路系統124中之一或多個操作。可使用任何適合的處理裝置。實例處理裝置包括但不限於中央處理單元、微處理器、特殊應用積體電路、圖形處理單元、現場可程式閘陣列、或其組合。

電力供應134可操作地連接至記憶體巨集132並連接至處理裝置126。在一些實施例中，電力供應134可操作地連接至記憶體陣列104、列選擇電路108、行選擇電路114、周邊電路系統118、及電力管理電路系統124。在所示實施例中，處理裝置126及電力供應134定位於記憶體巨集132的外部。在另一實施例中，處理裝置126及/或電力供應134可設置於記憶體巨集132內。在又另一實施例中，處理裝置126及/或電力供應134可設置於分開的電路系統中並可操作地連接至記憶體裝置100。

記憶體裝置100包括於電子裝置136中。電子裝置136可係任何適合的電子裝置。實例電子裝置包括但不限於計算裝置，諸如膝上型電腦及平板電腦、行動電話、電視、汽車、立體聲系統、及相機。

第2圖圖示根據一些實施例的實例斜變控制系統之方塊圖。斜變控制系統200包括記憶體巨集132、可操作地連接至記憶體巨集132的位凖移位器裝置202、及可操作地連接至位凖移位器裝置202並連接至記憶體巨集132的邏輯電路204。位凖移位器裝置202為第1圖中所示的位凖移位器裝置128。邏輯電路204為任何適合的邏 輯電路或電路。舉例而言，在一些實施例中，邏輯電路204為反向器或緩衝器。

在一個實施例中，位凖移位器裝置202在第一電壓V1之電路系統(本文稱為V1域)與第二電壓V2之電路系統(本文稱為V2域)之間的介面處操作。舉例而言，V1域可為VDD域，V2域可為VDDM域。位凖移位器裝置202中之一或多個位凖移位器電路用以接收一或多個閘控訊號(例如，訊號線206a上之閘控訊號ISOSRM)及V1域中之一或多個輸入訊號(例如，訊號位凖210上之關機模式訊號SD1)，並輸出V2域中之一或多個訊號(例如，關機模式訊號SD2)。V2域中之訊號(多個)用於控制記憶體巨集132中的第一電壓V1及第二電壓V2訊號之斜升及斜降。結合第4圖、第5圖、及第7圖更詳細地描述實例位凖移位器電路。

在一個實施例中，位凖移位器裝置202可操作以接收訊號線206a上之閘控訊號ISOSRM。在另一實施例中，位凖移位器裝置202可操作以接收訊號線206a上之閘控訊號ISOSRM及訊號線206b上之閘控訊號ISORET。閘控訊號ISOSRM及閘控訊號ISORET可由處理裝置(例如，使用第1圖中所示邏輯電路130的處理裝置126)產生。

基於閘控訊號ISOSRM及閘控訊號ISORET之狀態或訊號位凖，位凖移位器裝置202中之位凖移位器電路在訊號線208a上輸出關機模式訊號SD2。第4圖及第 5圖顯示非限制性及非排他性實例位凖移位器電路。第1表為第4圖及第5圖中位凖移位器電路之真值表，其基於閘控訊號ISOSRM、閘控訊號ISORET、及關機模式訊號SD1的各種訊號位凖圖示關機模式訊號SD2之訊號位凖。

在位凖移位器裝置202接收閘控訊號ISOSRM的實施例中，位凖移位器裝置在訊號線208b上輸出睡眠模式訊號DSLP2。第7圖中顯示一非限制性及非排他性實例位凖移位器電路。第4表為第7圖的位凖移位器電路之真值表，其基於閘控訊號ISOSRM及關機模式訊號SD1的各種訊號位凖圖示睡眠模式訊號DSLP2之訊號位凖。

關機模式訊號SD2及睡眠模式訊號DSLP2在V2域中，並在記憶體巨集132中產生不同的省電模式。在一個實施例中，關機模式訊號SD2與關機模式相關聯，關機模式關閉周邊電路系統及記憶體陣列中之元件的電力(例如，電壓)，同時保持一或多個電源(例如，VDD、VDDM)打開。睡眠模式訊號DSLP2與睡眠模式相關聯，睡眠模式關閉周邊電路中的一些元件之電力，同時保持一或多個電源(例如VDD、VDDM)打開。第三省電模式為批量關閉模式，其用以在記憶體巨集132處於睡眠模式時關閉一或多個電源(例如，VDD)。批量關閉模式可節省額外的電量。關機模式訊號SD2或關機模式訊號SD2與睡眠模式訊號DSLP2亦使記憶體巨集132中或由記憶體巨集132接收之第一電壓V1及第二電壓V2電壓訊號 根據一或多個功率斜變序列斜升、斜降或斜升並斜降。功率斜變序列在本文中亦稱為功率斜變模式。

邏輯電路204在訊號線210上輸出由位凖移位器裝置202接收的一或多個訊號。可由位凖移位器裝置202接收的實例訊號包括但不限於關機模式訊號SD1及睡眠模式訊號DSLP1。關機模式訊號SD1及睡眠模式訊號DSLP1在V1域中產生。

邏輯電路204亦在訊號線212上輸出由記憶體巨集132接收的一或多個訊號。可由記憶體巨集132接收的實例訊號包括但不限於控制訊號，諸如時脈訊號、晶片賦能訊號、允寫訊號、及位址訊號。

輸出訊號Q及輸出訊號PUDELAY自記憶體巨集132輸出。輸出訊號Q之訊號位凖或狀態表示一或多個記憶體單元中之資料值。輸出訊號PUDELAY表示一個起動或開機延遲訊號，其傳播至記憶體裝置中之其他記憶體巨集。輸出訊號PUDELAY用於多個巨集上之順序喚醒控制，以減少晶片層級上之同時尖峰電流。

在非限制性實例中，第一電壓V1訊號為VDD電壓訊號，而第二電壓V2訊號為VDDM電壓訊號。在這個實例實施例中，位凖移位器裝置202在訊號線208上輸出一或多個訊號，其使得記憶體巨集132中或由記憶體巨集132接收之第一電壓V1電壓訊號及第二電壓V2電壓訊號根據一或多個功率斜變模式斜升、斜降或斜升並斜降。舉例而言，如第2表中所示，當閘控訊號ISOSRM之訊 號位凖或狀態處於第一訊號位凖或第一邏輯狀態時，第一功率斜變模式在VDDM電壓訊號斜升之前斜升VDD電壓訊號，並在VDDM電壓訊號斜降之後斜降VDD電壓訊號。當閘控訊號ISOSRM之訊號位凖處於第二訊號位凖或第二邏輯狀態時，第二功率斜變模式在VDD電壓訊號斜升之前斜升VDDM電壓訊號，並在VDD電壓訊號斜降之後斜降VDDM電壓訊號。在另一實施例中，第一功率斜變模式在斜升VDDM電壓訊號之前斜升VDD電壓訊號，而第二功率斜變模式在斜升VDD電壓訊號之前斜升VDDM電壓訊號。

第3圖圖示根據一些實施例的可操作地連接至記憶體巨集的位凖移位器裝置的第一實例之方塊圖。位凖移位器裝置202包括位凖移位器電路300。位凖移位器電路300在V1域中接收關機模式訊號(SD1)，並在V2域中輸出關機訊號(關機模式訊號SD2)。位凖移位器電路300在訊號線302上接收關機模式訊號SD1，在訊號線304上接收閘控訊號(閘控訊號ISOSRM)，並在訊號線306上接收閘控訊號(閘控訊號ISORET)。位凖移位器電路300在訊號線308上輸出關機模式訊號SD2。關機模式訊號SD2由記憶體巨集132(例如，第1圖中之電力管理電路124)接收，並用於使記憶體巨集132中的第一電壓V1及第二電壓V2訊號根據一或多個功率斜變模式斜升並斜降。

如前所述，在非限制性實施例中，斜變控制系統支 援兩個功率斜變模式。一個功率斜變模式在本文中稱為DL模式，而另一功率斜變模式稱為DM模式。DL模式及DM模式兩者均使個別第一電壓訊號首先斜升且個別第二電壓訊號隨後斜升(在第一電壓訊號之後)，並且第二電壓訊號首先斜降且個別第一電壓訊號隨後斜降(在第二電壓訊號之後)。舉例而言，在DL模式中，第一電壓V1訊號(諸如VDD電壓訊號)比第二電壓V2訊號(例如，VDDM電壓訊號)更早地斜升且更晚地斜降。在DM模式下，第二電壓V2訊號(例如，VDDM電壓訊號)比第一電壓V1訊號(例如，VDD電壓訊號)更早地斜升且更晚地斜降。在一個實施例中，閘控訊號ISOSRM用以在DL模式與DM模式之間切換功率斜變模式，而閘控訊號ISORET用以在記憶體巨集132中產生可選的批量關閉模式，如前所述，批量關閉模式用以在記憶體巨集處於睡眠模式時關閉電源(例如，第一電壓V1)的額外省電模式。

第4圖圖示根據一些實施例的第3圖中所示的位凖移位器電路的第一實例之示意圖。所描繪之位凖移位器電路300a可操作以接收V1域中之關機模式訊號SD1並輸出V2域中之關機模式訊號SD2。在所示實施例中，訊號線302上之關機模式訊號SD1及訊號線304上之閘控訊號ISOSRM輸入至反或閘400中。關機模式訊號SD1亦輸入至反向器402中。訊號線306上之閘控訊號ISORET輸入至反向器404中。如前所述，閘控訊號ISOSRM可操作以在記憶體巨集中在DL與DM模式之間 切換功率斜變模式，而閘控訊號ISORET用以在記憶體巨集132中產生批量關閉模式。

反或閘400之輸出輸入至反向器406中。反向器402之輸出連接至電晶體410之端子408。電晶體410的一個實例為n型電晶體(例如，N型金氧半導體(n-type metal oxide semiconductor，NMOS)電晶體)，儘管其他實施例不限於這個類型的電晶體。電晶體410的另一端子412連接至參考電壓414。參考電壓414的一個實例為地面。閘控訊號ISOSRM為電晶體410的閘極416之輸入訊號。

反向器402之輸出亦連接至電晶體420的閘極418。電晶體420的一個實例為p型電晶體(例如，P型金氧半導體(p-type metal oxide semiconductor，PMOS)電晶體)，儘管其他實施例不限於這個類型的電晶體。電晶體420的端子422連接至第二電壓V2電壓源。在代表性實施例中，第二電壓V2電壓源為VDDM電壓源。電晶體420的另一端子424連接至參考電壓414。

反向器406之輸出連接至另一電晶體428的閘極426。在所示實施例中，電晶體428為p型電晶體。電晶體428的端子430連接至第二電壓V2電壓源。電晶體420的另一端子432連接至參考電壓414。

反向器404之輸出及反向器406之輸出輸入至反及閘434。反及閘434之輸出輸入至反向器436中。關機模式訊號SD2在訊號線308上自反向器436輸出。如稍 後更詳細地討論的，第1表描繪位凖移位器電路300a的真值表，其顯示閘控訊號ISOSRM、閘控訊號ISORET、關機模式訊號SD1、及關機模式訊號SD2的各種訊號位凖。

第5圖圖示根據一些實施例的第3圖中所示的位凖移位器電路的第二實例之示意圖。除省略反及閘434並添加反向器500、及閘502、以及反或閘504以外，第5圖中所示的位凖移位器電路300b類似於第4圖中所示的位凖移位器電路300a。與第4圖中的位凖移位器電路300a類似，所示的位凖移位器電路300b可操作以輸出V2域中的關機模式訊號SD2。閘控訊號ISOSRM可操作以在DL與DM模式之間切換記憶體巨集中的功率斜變模式，且閘控訊號ISORET用以在記憶體巨集132中產生批量關閉模式。

訊號線302上的關機模式訊號SD1輸入至反向器500中，且反向器500之輸出輸入至反向器402中並輸入至反或閘400中。反向器404之輸出及閘控訊號ISOSRM輸入至及閘502中。在所示實施例中，及閘502之輸出及反向器402之輸出輸入至反或閘504中。與第4圖中所示的實施例不同，反向器406之輸出僅連接至電晶體428的閘極426。反向器406之輸出未輸入至反及閘434中，因為在第5圖中所示的實施例中省略了反及閘434。

如前所述，所描繪之位凖移位器電路300a、300b可操作以接收V1域中的關機模式訊號SD1並輸出V2域 中的關機模式訊號SD2。在一個實施例中，第4圖及第5圖中之位凖移位器電路300a、300b使用第1表中所示的真值表來操作。

第6圖圖示根據一些實施例的可操作地連接至記憶體巨集的位凖移位器裝置的第二實例之方塊圖。位凖移位器裝置202包括位凖移位器電路600及第3圖中所示的位凖移位器電路300。為簡潔起見，這裡不重複對位凖移位器電路300的描述。

位凖移位器電路300可操作以接收V1域中產生的關機模式訊號SD1，並在V2域中輸出關機模式訊號SD2。位凖移位器電路600可操作以接收在V1域中產生的睡眠模式訊號DSLP1，並在V2域中輸出睡眠模式訊號DSLP2。位凖移位器電路600在訊號線602上接收睡眠訊號(睡眠模式訊號DSLP1)，並在訊號線604上接收閘控訊號ISOSRM。訊號線604可係與訊號線304相同的訊號線，或者訊號線604可係不同於訊號線304的訊號線。位凖移位器電路300在訊號線308上輸出關機模式訊號SD2，位凖移位器電路600在訊號線606上輸出睡眠 模式訊號DSLP2。關機模式訊號SD2及睡眠模式訊號DSLP2由記憶體巨集132(例如，第1圖中的電力管理電路系統124)接收。關機模式訊號SD2及睡眠模式訊號DSLP2使記憶體巨集132中的第一電壓V1及第二電壓V2訊號根據一或多個功率斜變模式斜升並斜降。

在非限制性實施例中，位凖移位器電路300、600為多個功率斜變模式提供控制。在DL模式下，第一電壓V1訊號(諸如VDD電壓訊號)比第二電壓V2訊號(例如，VDDM電壓訊號)更早地斜升且更晚地斜降。在DM模式下，第二電壓V2訊號(例如，VDDM電壓訊號)比第一電壓V1訊號(例如，VDD電壓訊號)更早地斜升且更晚地斜降。如前所述，在一個實施例中，閘控訊號ISOSRM用以在DL模式與DM模式之間切換功率斜變模式，且閘控訊號ISORET用以在記憶體巨集132中產生可選的批量關閉模式。

在所示實施例中，位凖移位器電路600接收一個閘控訊號，即閘控訊號ISOSRM。第2表為位凖移位器電路600的實例模式支援表。

當閘控訊號ISOSRM處於低訊號位凖時，第一電壓V1訊號在第二電壓V2訊號之前斜升且在第二電壓V2訊號斜降之後斜降(例如，DL模式)。當閘控訊號ISOSRM處於 高訊號位凖時，第二電壓V2訊號在第一電壓V1訊號之前斜升且在第一電壓V1訊號斜降之後斜降(例如，DM模式)。

在其他實施例中，位凖移位器電路(例如，第4圖及第5圖中之位凖移位器電路300a、300b)接收兩個閘控訊號，即閘控訊號ISOSRM及閘控訊號ISORET，以及關機模式訊號SD1及睡眠模式訊號DSLP1。第3表為位凖移位器電路的實例模式支援表。

第3表中之用語「資料崩潰」係指儲存於記憶體陣列中的記憶體單元中的資料之不可預測性。用語「資料保留」意謂儲存於記憶體陣列中的記憶體單元中的資料經保留。當閘控訊號ISOSRM處於低訊號位凖時，關機模式訊號SD2跟隨輸入關機模式訊號SD1，且睡眠模式訊號DSLP2跟隨輸入睡眠模式訊號DSLP1。此外，第一電壓V1訊號在第二電壓V2訊號斜升之前斜升，且第一電壓V1訊號在第二電壓V2訊號斜降之後斜降。第二電壓V2訊號處於批量關閉模式。

當閘控訊號ISOSRM處於高訊號位凖且閘控訊號ISORET處於低訊號位凖時，關機模式訊號SD2及睡眠 模式訊號DSLP2兩者均處於高訊號位凖。第二電壓V2訊號在第一電壓V1訊號斜升之前斜升，且第二電壓V2訊號在第一電壓V1訊號斜降之後斜降。第一電壓V1訊號處於批量關閉模式，其中一或多個記憶體單元中的資料崩潰。

當閘控訊號ISOSRM處於高訊號位凖且閘控訊號ISORET處於高訊號位凖時，關機模式訊號SD2處於低訊號位凖且睡眠模式訊號DSLP2處於高訊號位凖。第二電壓V2訊號在第一電壓V1訊號斜升之前斜升，且第二電壓V2訊號在第一電壓V1訊號斜降之後斜降。第一電壓V1訊號處於批量關閉模式，其中在一或多個記憶體單元中資料保留。

第7圖圖示根據一些實施例的適於在第6圖中所示的位凖移位器裝置中使用的實例位凖移位器電路之示意圖。位凖移位器電路600在V1域中接收睡眠模式訊號DSLP1並在V2域中輸出睡眠模式訊號DSLP2。在所示實施例中，訊號線602上的睡眠模式訊號DSLP1及訊號線604上的閘控訊號ISOSRM輸入至反或閘700中。閘控訊號ISOSRM可用於在DL與DM模式之間切換記憶體巨集中的功率斜變模式。

反或閘700之輸出輸入至反向器702中，且反向器702之輸出連接至電晶體706的閘極704。電晶體706的一個實例為p型電晶體(例如，PMOS電晶體)，儘管其他實施例不限於這個類型的電晶體。電晶體706的端子 708連接至第二電壓V2電壓源。在代表性實施例中，第二電壓V2電壓源為VDDM電壓源。電晶體706的另一端子710連接至參考電壓712。參考電壓712的一個實例為地面。

訊號線602上的睡眠模式訊號DSLP1亦輸入至反向器714中。反向器714之輸出連接至另一電晶體718的閘極716。電晶體718的一個實例為p型電晶體，諸如PMOS電晶體。其他實施例不限於這個類型的電晶體。電晶體718的端子720連接至第二電壓V2電壓源。電晶體718的另一端子722連接至參考電壓712。

反向器714之輸出亦連接至電晶體726的端子724。電晶體726的一個實例為n型電晶體，諸如NMOS電晶體。其他實施例不限於這個類型的電晶體。電晶體726的另一端子728連接至參考電壓712。閘控訊號ISOSRM為電晶體726的閘極730的輸入訊號。

如前所述，所描繪之位凖移位器電路600可操作以接收V1域中的睡眠模式訊號DSLP1並輸出V2域中的睡眠模式訊號DSLP2。在一個實施例中，第7圖中所示的位凖移位器電路600使用第4表中所示的真值表來操作。

第8圖圖示根據一些實施例的實例記憶體巨集之 方塊圖。在一個實施例中，記憶體巨集800為第1圖中所示的記憶體巨集132。在一些實施例中，可使用多個位凖移位器電路來產生控制記憶體巨集800的不同區域或區塊的功率斜變模式的訊號。第14圖圖示包括四個位凖移位器電路的位凖移位器裝置的方塊圖。如稍後將更詳細地描述的，四個位凖移位器電路之輸出輸入至第10圖至第13圖中所示的個別電力管理電路中，以控制記憶體巨集800的不同區塊的功率斜變模式。

實例記憶體巨集800包括定位於記憶體巨集800的邊緣804、806處的記憶體陣列區塊802、定位於記憶體巨集800的邊緣806、810處的記憶體陣列區塊808、及定位於記憶體陣列區塊802、808之間的字線驅動器(word driver，WLDV)區塊812。在一個實施例中，記憶體陣列區塊802、804的實施類似於第1圖中的記憶體陣列104。

WLDV邊緣區塊814設置於邊緣806與WLDV區塊812之間。控制(control，CNT)區塊816定位於記憶體巨集800的邊緣818與WLDV區塊812之間。輸入/輸出(Input/output，IO)邊緣區塊820沿著邊緣808設置且在記憶體陣列區塊802與邊緣818之間。IO區塊822沿著邊緣818定位且在IO邊緣區塊820與CNT區塊816之間。另一IO邊緣區塊824沿著邊緣810定位且在記憶體陣列區塊808與邊緣818之間。另一IO區塊826沿著邊緣818定位且在IO邊緣區塊824與CNT區 塊816之間。在其他實施例中，區塊的配置可不同於第8圖中所示的配置，並可省略或添加一或多個區塊。

第9圖圖示根據一些實施例的用於功率斜變模式控制的實例系統之方塊圖。系統900包括V1域902、位凖移位器裝置202、電力管理電路系統124、及標頭電路122。V1域902包括由V1電壓供電並使用V1電壓操作的電路系統(例如，邏輯電路904)。在一個實施例中，邏輯電路904為第1圖中的邏輯電路130。邏輯電路904提供資料至處理裝置(例如，第1圖中的處理裝置126)，以使V1域902輸出由位凖移位器裝置202接收的一或多個訊號。實例訊號包括但不限於關機模式訊號SD1、多個睡眠模式訊號DSLP1、DSLPV1、及DSLPNDIO1、以及內部斷電訊號PD1_INT(見第3圖至第7圖及第14圖至第16圖)。

位凖移位器裝置202包括一或多個位凖移位器電路，其在V2域中輸出一或多個訊號。V2域包括由第二電壓V2電壓供電並使用第二電壓V2電壓操作的電路系統(未顯示)。在一個實施例中，位凖移位器裝置202包括於處理裝置(例如，第1圖中所示的處理裝置126)中。自位凖移位器裝置202輸出的一或多個訊號包括關機模式訊號SD2以及睡眠模式訊號DSLP2、DSLPV2、及DSLPNDIO2(見第3圖至第7圖及第10圖至第14圖)。在一個實施例中，V1域為VDD域，而V2域為VDDM域。

電力管理電路系統124接收自位凖移位器裝置202輸出的一或多個訊號。如前所述，電力管理電路系統124包括可操作地連接至記憶體巨集中的各個區塊的電力管理電路。在所示實施例中，電力管理電路系統124可操作地連接於標頭電路122與位凖移位器裝置202之間。標頭電路122包括可操作地連接至記憶體巨集(例如，第8圖中所示的記憶體巨集800)中之一或多個區塊的標頭電路。第9圖中所示的標頭電路122包括可操作地連接至記憶體巨集中之一或多個WLDV邊緣區塊(例如，第8圖中的WLDV邊緣區塊814)的一或多個WLDV邊緣標頭電路(由WLDV邊緣標頭電路906表示)、及可操作地連接至記憶體巨集中之一或多個WLDV區塊(例如，第8圖中的WLDV區塊812)的一或多個WLDV標頭電路(由WLDV標頭電路908表示)。一或多個記憶體陣列(memory array，MA)標頭電路(由MA標頭電路910表示)可操作地連接至記憶體巨集中之一或多個MA區塊(例如，第8圖中的MA區塊802、804)。一或多個IO邊緣標頭電路(由IO邊緣標頭電路912表示)可操作地連接至記憶體巨集中之一或多個IO邊緣區塊(例如，第8圖中的MA區塊820、824)。實例標頭電路122進一步包括可操作地連接至記憶體巨集中之一或多個IO區塊(例如，第8圖中的IO區塊822、826)的一或多個IO標頭電路(由IO標頭電路914表示)、及可操作地連接至記憶體巨集中之一或多個CNT區塊(例如，第8圖中的CNT 區塊816)的一或多個CNT標頭電路(由CNT標頭電路916表示)。

電力管理電路系統124中的電力管理電路輸出打開及關閉選擇標頭電路122的訊號。打開及關閉標頭電路122的操作使記憶體巨集中的第一電壓V1及第二電壓V2訊號根據一或多個功率斜變模式斜升並斜降。結合第10圖至第13圖描述實例電力管理電路。

第10圖圖示適於根據一些實施例的電力管理電路中使用的實例第一電力管理電路之示意圖。如圖中所示，電力管理電路1000、1002、1004、1006、1008、1010、1012、1014分別可操作地連接至標頭電路916a、914a、914b、914c、914d、914e、914f、908。標頭電路916a、914a、914b、914c、914d、914e、94f、908可操作地連接於第一電壓V1(例如，VDDHD、VBL、VDDAI)與第二電壓V2(例如，VDDM)之間。電力管理電路1000、1002、1004、1006、1008、1010、1012、1014中之一些或全部可在記憶體巨集中的電力管理電路系統中實施(例如，第1圖及第9圖中的電力管理電路系統124)，且標頭電路916a、914a、914b、914c、914d、914e、914f、908中之一些或全部可包括於標頭電路(例如，第1圖中之標頭電路122)中。在一個實施例中，電力管理電路1000、1002、1004、1006、1008、1010、1012、1014在V2域中操作。

實例電力管理電路1000可操作地連接至標頭電 路916a。在一個實施例中，標頭電路916a可操作地連接至記憶體巨集中之一或多個CNT區塊(例如，第8圖中的CNT區塊816)。電力管理電路1000包括一反或閘1016，其在訊號線1018上自位凖移位器電路(如第4圖中所示的位凖移位器電路)接收關機模式訊號SD2，並自在訊號線1020上自位凖移位器電路(如第7圖中所示的位凖移位器電路)接收睡眠模式訊號DSLP2。反或閘1016之輸出可操作地連接至反向器1022的輸入。反向器1022之輸出(訊號線1024a上的SLP2D訊號)可操作地連接至標頭電路916a的輸入。在所示實施例中，標頭電路916a為p型電晶體1025，儘管其他實施例不限於這個組態。

標頭電路916a打開以提供電力(例如，第二電壓V2訊號)、且關閉以提供電力(例如，第一電壓V1訊號)至記憶體巨集的CNT區塊(多個)(例如，第8圖中的CNT區塊816)中的電路系統。基於分別在訊號線1018、1020上自位凖移位器電路接收的關機模式訊號SD2及睡眠模式訊號DSLP2之狀態，電力管理電路1000控制CNT區塊(多個)中電路系統的功率斜變模式(多個)。舉例而言，標頭電路916a在關機模式訊號SD2及睡眠模式訊號DSLP2之訊號位凖為低時打開(例如，SLP2D訊號之訊號位凖為低)，且在關機模式訊號SD2及睡眠模式訊號DSLP2中之至少一個訊號位凖為高時關閉。

實例電力管理電路1002、1004、1006各個分別可操作地連接至標頭電路914a、914b、914c。在一個實 施例中，標頭電路914a、914b、914c可操作地連接至記憶體巨集中之一或多個IO區塊(例如，第8圖中的IO區塊822、826)。各個實例電力管理電路1002、1004、1006包括在訊號線1028上接收訊號VHI的反向器1026。在一個實施例中，自第二電壓V2電源接收訊號VHI。反向器1026之輸出可操作地連接至反或閘1030之輸入。反或閘1030(電力管理電路1002中之反或閘1030)的另一輸入在訊號線1024b上接收SLP2D訊號。電力管理電路1004中之反或閘1030在訊號線1024c上接收SLP2D訊號，且電力管理電路1006中之反或閘1030在訊號線1024d上接收SLP2D訊號。SLP2D訊號自電力管理電路1000中之反向器1022輸出。

各個電力管理電路1002、1004、1006中之反或閘1030之輸出可操作地連接至個別標頭電路914a、914b、914c之輸入。另外，電力管理電路1002中之反或閘1030之輸出輸入至電力管理電路1004中之反向器1026中(虛線1032表示RC延遲)。電力管理電路1004中之反或閘1030之輸出輸入至電力管理電路1006中之反向器1026中(虛線1034表示RC延遲)。

各個實例標頭電路914a、914b、914c包括一反向器1036，其接收來自反或閘1030之訊號輸出。反向器1036之輸出可操作地連接至電晶體1038(例如，電晶體1038之閘極)。在所示實施例中，電晶體1038為p型電晶體。標頭電路914a、914b、914c打開以提供電力(例 如，第二電壓V2訊號)、且關閉以不向記憶體巨集的IO區塊(例如，第8圖中的IO區塊822、826)中之電路系統提供電力。基於分別在訊號線1018、1020上自位凖移位器電路接收的關機模式訊號SD2及睡眠模式訊號DSLP2之狀態，電力管理電路1002、1004、1006控制IO區塊(多個)中的電路系統的功率斜變模式(多個)。舉例而言，當關機模式訊號SD2及睡眠模式訊號DSLP2之訊號位凖為低且訊號VHI之訊號位凖為高時，標頭電路914a、914b、914c打開。當關機模式訊號SD2及睡眠模式訊號DSLP2中之至少一訊號位凖為高或當訊號VHI之訊號位凖為低時，標頭電路914a、914b、914c關閉。

實例電力管理電路1008、1010、1012分別可操作地連接至標頭電路914d、914e、914f。在一個實施例中，標頭電路914d、914e、914f可操作地連接至記憶體巨集中之一或多個IO區塊(例如，第8圖中的IO區塊822、826中之位元線預充電電路系統)。各個實例電力管理電路1008、1010、1012包括反向器1040之一輸出，可操作地連接至反或閘1042之輸入。反或閘1042(電力管理電路1008中之反或閘1042)之另一輸入在訊號線1024e上接收SLP2D。電力管理電路1010中之反或閘1042在訊號線1024f上接收SLP2D訊號，且電力管理電路1012中之反或閘1042在訊號線1024g上接收SLP2D訊號。

電力管理電路1008、1010、1012中之反或閘 1042之輸出可操作地連接至個別標頭電路914d、914e、914f之輸入。各個實例標頭電路914d、914e、914f包括接收自反或閘1042輸出之訊號的反向器1044。反向器1044之輸出可操作地連接至或閘1046之輸入。GLB_BLPREB訊號在訊號線1048上輸入至或閘1046的另一輸入。在非限制性實例中，GLB_BLPREB訊號為自反或閘1042輸出之訊號。或閘1046之輸出可操作地連接至電晶體1050(例如，電晶體1050之閘極)。在所示實施例中，電晶體1050為p型電晶體。

自電力管理電路1006中的反或閘1030輸出之訊號輸入至電力管理電路1008中之反向器1040中(虛線1052表示RC延遲)。電力管理電路1008中的反或閘1042之輸出輸入至電力管理電路1010中的反向器1040中(虛線1054表示RC延遲)。電力管理電路1010中的反或閘1042之輸出輸入至電力管理電路1012中的反向器1040中(虛線1056表示RC延遲)。

標頭電路914d、914e、914f打開以提供電力(例如，第二電壓V2訊號)、且關閉以不向記憶體巨集的IO區塊(多個)中的電路系統(例如，第8圖中的IO區塊822、826中的位元線預充電電路(多個))提供電力。基於自位凖移位器電路分別在訊號線1018、1020上接收的關機模式訊號SD2及睡眠模式訊號DSLP2之狀態、以及自反或閘1030、1042輸出的訊號之狀態，電力管理電路1008、1010、1012控制IO區塊(多個)中電路系統 的功率斜變模式(多個)。舉例而言，標頭電路914d、914e、914f在關機模式訊號SD2及睡眠模式訊號DSLP2之訊號位凖為低、自電力管理電路1006中的反或閘1030輸出的訊號之訊號位凖為高、以及GLB_BLPREB訊號之訊號位凖為低時打開。當關機模式訊號SD2及睡眠模式訊號DSLP2中之至少一訊號位凖為高時、當自反或閘1030輸出的訊號之訊號位凖為低時、或當GLB_BLPREB訊號之訊號位凖為高時，標頭電路914d、914e、914f關閉。

實例電力管理電路1014可操作地連接至標頭電路908。在一個實施例中，標頭電路908可操作地連接至記憶體巨集中之一或多個WLDV區塊(例如，第8圖中的WLDV區塊812)。實例電力管理電路1014包括反向器1058。電力管理電路1012中的反或閘1042之輸出由反向器1058之輸入接收。反向器1058之輸出可操作地連接至WLDV標頭電路908。在所示實施例中，標頭電路908為p型電晶體1060。

標頭電路908打開以提供電力(例如，第二電壓V2訊號)、且關閉以提供電力(例如，第一電壓V1訊號)至記憶體巨集的WLDV區塊(多個)(例如，第8圖中的WLDV區塊812)中的電路系統。基於自位凖移位器電路分別在訊號線1018、1020上接收的關機模式訊號SD2及睡眠模式訊號DSLP2之狀態、及基於自電力管理電路1012中反或閘1042輸出的GLB_BLPREB訊號之訊號 位凖，電力管理電路1014控制WLDV區塊(多個)中電路系統的功率斜變模式(多個)。舉例而言，當關機模式訊號SD2及睡眠模式訊號DSLP2之訊號位凖為低且自電力管理電路1012中反或閘1042輸出的GLB_BLPREB訊號之訊號位凖為高時，標頭電路908打開。當關機模式訊號SD2及睡眠模式訊號DSLP2中之至少一個訊號位凖為高時或當GLB_BLPREB訊號之訊號位凖為低時，標頭電路908關閉。

第11圖圖示適於在根據一些實施例的電力管理電路系統中使用的電力管理電路的第二實例之示意圖。電力管理電路區塊1100包括分別可操作地連接至標頭電路910a、910b、910c的電力管理電路1102、1104、1106。在一個實施例中，標頭電路910a、910b、910c可操作地連接至記憶體巨集中之一或多個MA區塊(例如，第8圖中的MA區塊802、808)。標頭電路910a、910b、910c可操作地連接於第一電壓V1(例如，VDDAI)與第二電壓V2(例如，VDDM)之間。電力管理電路1102、1104、1106中之一些或全部可在記憶體巨集中的電力管理電路系統(例如，第1圖及第9圖中的電力管理電路系統124)中實施，且標頭電路910a、910b、910c中之一些或全部可包括於標頭電路(例如，第1圖中的標頭電路122)中。在所示實施例中，電力管理電路1102、1104、1106在V2域中操作。

實例電力管理電路區塊1100包括反向器1108， 其自位凖移位器電路(例如，第7圖中所示的位凖移位器電路)在訊號線1110上接收DSLP第二電壓V2訊號。反向器1108之輸出輸入至及閘1112中。來自位凖移位器電路(例如，第7圖中所示的位凖移位器電路)的睡眠模式訊號DSLP2由訊號線1114上的及閘1112的另一輸入接收。及閘1112之輸出由反或閘1116之輸入接收。來自位凖移位器電路(例如，第4圖中所示的位凖移位器電路)的關機模式訊號SD2由反或閘1116之另一輸入在訊號線1118上接收。

反或閘1116之輸出輸入至反向器1120中。反向器1108、及閘1112、反或閘1116、及反向器1120包括於電力管理電路1102、1104、1106中。反向器1120之輸出(SLP2D_MCB)分別在訊號線1122a、1122b、1122c上輸入至電力管理電路1102、1104、1106中。實例電力管理電路1102包括在訊號線1122a上接收SLP2D_MCB訊號的反向器1124。反向器1124之輸出輸入至標頭電路910a中。實例標頭電路910a、910b、910c各個包括接收反向器1124之輸出的反向器1126。反向器1126之輸出輸入至電晶體1128中。在所示實施例中，電晶體1128為p型電晶體。

電力管理電路1104包括在訊號線1122b上接收SLP2D_MCB訊號的反或閘1130。反或閘1130的另一輸入接收反向器1132之輸出。反或閘1130的另一輸入在訊號線1134上接收訊號SD_DLY1。電力管理電路 1102中的反向器1124之輸出由反向器1132接收為輸入(虛線1136表示RC延遲)。反或閘1130之輸出輸入至標頭電路910b中(例如，輸入至標頭電路910b的反向器1126中)。

電力管理電路1106包括在訊號線1122c上接收SLP2D_MCB訊號的反或閘1138。反或閘1138的另一輸入接收反向器1140之輸出。反或閘1138的另一輸入在訊號線1142上接收訊號SD_DLY2。電力管理電路1104中的反或閘1130之輸出由反向器1140接收為輸入(虛線1144表示RC延遲)。反或閘1138之輸出輸入至標頭電路910c中(例如，輸入至標頭電路910c的反向器1126中)。

訊號SD_DLY1及訊號SD_DLY2為關機模式訊號SD2的延遲訊號，如區域1146中所示。關機模式訊號SD2輸入至延遲電路中以產生第一延遲1148。第一延遲產生訊號SD_DLY1。訊號SD_DLY1輸入至另一延遲電路中以產生第二延遲1150。第二延遲1150產生訊號SD_DLY2。延遲電路的非限制性實例為緩衝電路。訊號SD_DLY1及訊號SD_DLY2用於管理及分離可操作地連接至一或多個MA區塊(例如，第8圖中的MA區塊802、808)的一或多個MA標頭電路(例如，標頭電路910a、910b、910c)中的尖峰電流位凖。

標頭電路910a、910b、910c打開以提供電力(例如，第二電壓V2訊號)、且關閉以不向記憶體巨集的各 個MA區塊(多個)(例如，第8圖中的MA區塊802、806)中的電路系統提供電力。基於關機模式訊號SD2、睡眠模式訊號DSLP2、及DSLPV2訊號之狀態，電力管理電路1102、1104、1106控制MA區塊(多個)中電路系統的功率斜變模式(多個)。舉例而言，當SLP2D_MCB訊號之訊號位凖為低時，標頭電路910a打開。當關機模式訊號SD2之訊號位凖為低、且DSLPL第二電壓V2訊號之訊號位凖為高(與睡眠模式訊號DSLP2之訊號位凖無關)或睡眠模式訊號DSLP2之訊號位凖為低(與DSLPL第二電壓V2訊號之訊號位凖無關)時，SLP2D_MCB訊號之訊號位凖為低。

當SLP2D_MCB訊號及訊號SD_DLY1之訊號位凖為低時，實例標頭電路910b打開。在SLP2D_MCB訊號及訊號SD_DLY2之訊號位凖為低時，實例標頭電路910c打開。

第12圖圖示適於根據一些實施例的電力管理電路系統中使用的電力管理電路的第三實例之示意圖。實例電力管理電路1200可操作地連接至標頭電路912。在一個實施例中，標頭電路912可操作地連接至記憶體巨集中之一或多個IO邊緣區塊(例如，第8圖中的IO邊緣區塊820、824)。實例電力管理電路1202可操作地連接至標頭電路914g並連接至標頭電路910d。標頭電路914g可操作地連接至記憶體巨集中之一或多個IO區塊、且標頭電路910d可操作地連接至記憶體巨集中之一或多個MA區 塊(例如，第8圖中的IO區塊822、826及MA區塊802、808)。在另一實施例中，標頭電路910d可由可操作地連接至一或多個IO區塊的標頭電路替換。標頭電路914g、910d可操作地連接於第一電壓V1(例如，VDDAI)與第二電壓V2(例如，VDDM)之間。可在記憶體巨集中的電力管理電路系統(例如，第1圖及第9圖中的電力管理電路系統124)中實施電力管理電路1200、1202中之一些或全部，且標頭電路912、910d、914g中之一些或全部可包括於標頭電路(例如，第1圖中的標頭電路122)中。在一個實施例中，電力管理電路1200、1202在V2域中操作。

電力管理電路1200包括反或閘1204，其在訊號線1206上接收關機模式訊號SD2，且在訊號線1208上接收訊號SD_DLY2(第11圖中的區域1146)。反或閘1204之輸出輸入至反向器1210中。反向器1210之輸出(SD_DIO訊號)輸入至標頭電路912中。實例標頭電路912實施為p型電晶體1212，儘管其他實施例不限於這個組態。當SD_DIO訊號之訊號位凖為低時(例如，當關機模式訊號SD2及訊號SD_DLY2之訊號位凖為低時)，實例標頭電路912打開。

電力管理電路1202包括在訊號線1216上接收睡眠模式訊號DSLPNDIO2的反向器1214。反向器1214之輸出輸入至反向器1218中。反向器1218之輸出(DSLPNDIO_I訊號)輸入至標頭電路914g中。在所 示實施例中，標頭電路914g為n型電晶體1220，且反向器1218之輸出由n型電晶體1220之閘極接收。

實例標頭電路910d包括與n型電晶體1224並聯連接的p型電晶體1222。p型電晶體1222亦與標頭電路914g(例如，電晶體1220)並聯連接。p型電晶體1222的閘極可操作地連接至標頭電路914g的第一端子1226。n型電晶體1224的閘極可操作地連接至標頭電路914g的第二端子1228。此外，標頭電路912的端子1230可操作地連接至標頭電路914g的第二端子1228。當DSLPNDIO_I訊號之訊號位凖為高時(例如，當睡眠模式訊號DSLPNDIO2之訊號位凖為高時)，實例標頭電路914g、910d打開。

第13圖圖示根據一些實施例的適於在電力管理電路系統中使用的電力管理電路的第四實例之示意圖。在一個實施例中，電力管理電路1300為連接至主控制電路的喚醒電路，且電力管理電路1300之輸出用作隔離控制訊號，以防止關機期間的潛在洩漏。電力管理電路1300可在記憶體巨集中的電力管理電路系統(例如，第1圖及第9圖中的電力管理電路系統124)中實施。在一個實施例中，電力管理電路1300在V2域中操作。

電力管理電路1300包括反或閘1302，其接收自第10圖中所示的反向器1058輸出之訊號作為輸入訊號(虛線1304表示RC延遲)。反或閘1302接收自第11圖中所示的電力管理電路1106中的反向器1126輸出之 訊號作為輸入訊號(虛線1306表示RC延遲)。反或閘1302接收由電力管理電路1000(第10圖)中的反向器1022輸出之SLP2D訊號，作為訊號線1308上之輸入訊號。反或閘1302之輸出可操作地連接至反向器1310之輸入。反向器1310在訊號線1312上輸出喚醒訊號。

第14圖圖示根據一些實施例的適於與第10圖至第13圖中所示電力管理電路一起使用的實例位凖移位器裝置。位凖移位器裝置1400包括四個位凖移位器電路1402、1404、1406、1408。在一個實施例中，位凖移位器裝置1400為第1圖中所示之位凖移位器裝置128。各個位凖移位器電路1402、1404、1406、1408接收來自V1域(例如，第9圖中之V1域902)的訊號並輸出V2域中之訊號。

位凖移位器電路1402自V1域接收關機模式訊號SD1，並在V2域輸出關機模式訊號SD2。關機模式訊號SD2用作電力管理電路1000(第10圖)、1100(第11圖)、及1200(第12圖)中之輸入訊號。在一個實施例中，位凖移位器電路1402實施為第4圖中所示之位凖移位器電路300a。

位凖移位器電路1404自V1域接收睡眠模式訊號DSLP1，並在V2域中輸出睡眠模式訊號DSLP2。睡眠模式訊號DSLP2用作電力管理電路1000(第10圖)及1100(第11圖)中之輸入訊號。在一個實施例中，位凖移位器電路1406實施為第7圖中所示之位凖移位器電路 600。

位凖移位器電路1406自V1域接收DSLPLV1訊號，並在V2域中輸出DSLPL第二電壓V2訊號。DSLPL第二電壓V2訊號用作電力管理電路1100中之輸入訊號(第11圖)。在一個實施例中，位凖移位器電路1406實施為第7圖中所示之位凖移位器電路600。

位凖移位器電路1408自V1域接收DSLPNDIO1訊號，並在V2域輸出睡眠模式訊號DSLPNDIO2。睡眠模式訊號DSLPNDIO2用作電力管理電路1200中之輸入訊號(第12圖)。在一個實施例中，位凖移位器電路1408實施為第7圖中所示之位凖移位器電路600。

包括輸出關機模式訊號SD2的位凖移位器電路的實施例中(第3圖至第5圖)，第10圖中所示之電力管理電路不包括反或閘1016及反向器1022，且在訊號線1024a~1024g上接收關機模式訊號SD2。第11圖中所示之電力管理電路不包括反向器1108、及閘1112、反或閘1116、及反向器1120。在訊號線1122a、1122b、1122c上接收關機模式訊號SD2。第12圖中之電力管理電路1202可省略。

在包括輸出關機模式訊號SD2的位凖移位器電路及輸出睡眠模式訊號DSLP2的位凖移位器電路的實施例中(第6圖至第7圖)，第11圖中所示之電力管理電路不包括反向器1108以及及閘1112。關機模式訊號SD2 及睡眠模式訊號DSLP2由反或閘1116接收。第12圖中的電力管理電路1202中的反向器1214接收睡眠模式訊號DSLP2。

第15圖圖示根據一些實施例的第一功率斜變模式之實例時序圖。所示實施例描繪DL模式，其中第一電壓V1電壓訊號在第二電壓V2電壓訊號斜升之前斜升，且第一電壓V1電壓訊號在第二電壓V2電壓訊號斜降之後斜降。

在時間t0處，關機模式訊號SD1、睡眠模式訊號DSLP1(若使用)、第一電壓V1訊號、第二電壓V2訊號、及內部斷電訊號PD1_INT處於低訊號位凖(例如，邏輯狀態0)。內部斷電訊號PD1_INT為V1域中的內部斷電控制訊號，可用於在關機模式、睡眠模式、批量關閉模式(第16圖中所示之批量關閉模式)、及/或第二電壓V2訊號斜升及斜降的時間段期間斷電V1域。自記憶體巨集輸出之輸出訊號Q亦處於低訊號位凖。如前所述，在一個實施例中，第一電壓V1電壓訊號為VDD電壓訊號，而第二電壓V2訊號為VDDM電壓訊號。

在時間t1處，第一電壓V1訊號及內部斷電訊號PD1_INT開始斜升至高訊號位凖(例如，邏輯狀態1)。如前所述，在DL模式下，第一電壓V1訊號在第二電壓V2訊號之前斜升。在一個實施例中，邏輯電路904提供關機模式訊號SD1至緩衝電路以輸出內部斷電訊號PD1_INT，其中內部斷電訊號PD1_INT斜升。位凖移 位器裝置128及電力管理電路系統124(例如，第10圖中所示之電力管理電路)使第一電壓V1訊號斜升。關機模式訊號SD1/睡眠模式訊號DSLP1、第二電壓V2訊號、及輸出訊號Q保持在低訊號位凖。

在時間t2處，關機模式訊號SD1(及睡眠模式訊號DSLP1，若使用)開始斜升至高訊號位凖。舉例而言，邏輯電路904(第9圖)使關機模式訊號SD1及睡眠模式訊號DSLP1斜升。關機模式訊號SD1由位凖移位器電路300a、300b(第4圖及第5圖)接收，且睡眠模式訊號DSLP1由位凖移位器電路600(第6圖)接收。第一電壓V1訊號及內部斷電訊號PD1_INT處於高訊號位凖。第二電壓V2訊號及輸出訊號Q保持在低訊號位凖。

在時間t2與時間t3之間，第二電壓V2訊號斜升至高訊號位凖，而關機模式訊號SD1/睡眠模式訊號DSLP1斜降至低訊號位凖。在一個實施例中，位凖移位器裝置128(第1圖)及電力管理電路系統124(例如，第10圖中所示之電力管理電路)基於自邏輯電路130接收的資料使第二電壓V2訊號斜升，且邏輯電路904使關機模式訊號SD1斜降。此外，一旦第二電壓V2訊號處於高訊號位凖，則內部斷電訊號PD1_INT開始斜降至低訊號位凖。在一個實施例中，關機模式訊號SD1及睡眠模式訊號DSLP1在時間t2與t3之間斜升至高訊號位凖並斜降至低訊號位凖，以減少或避免第一電壓V1的電力軌上的洩漏。

在時間t3處，關機模式訊號SD1(及睡眠模式訊 號DSLP1，若使用)處於低訊號位凖。第一電壓V1訊號及第二電壓V2訊號處於高訊號位凖。內部斷電訊號PD1_INT正逐漸斜降至低訊號位凖或處於低訊號位凖。在時間t3與時間t4之間，執行讀取操作或寫入操作，並由記憶體巨集輸出輸出訊號Q(在所示實施例中表示為斜升至高訊號位凖輸出訊號的Q)。然而，輸出訊號Q的值或訊號位凖可係如圖中所示之低訊號位凖(例如，邏輯狀態0)或高訊號位凖(例如，邏輯狀態1)，這取決於所存取的記憶體單元中儲存之資料。

在時間t4處，關機模式訊號SD1及睡眠模式訊號DSLP1斜升至高訊號位凖。舉例而言，邏輯電路904使關機模式訊號SD1及睡眠模式訊號DSLP1斜升。第一電壓V1訊號、第二電壓V2訊號、及輸出訊號Q保持在高訊號位凖。在時間t4與t5之間，關機模式訊號SD1/睡眠模式訊號DSLP1(多個)斜升至高訊號位凖，以減少或避免第一電壓V1電力軌上的洩漏。

在時間t4與時間t6之間，輸出訊號Q斜降至低訊號位凖。當第一電壓V1及第二電壓V2訊號處於高訊號位凖時，輸出訊號Q之訊號位凖不確定，因為訊號位凖可係高位凖或低位凖(0/1)。在所示實施例中，輸出訊號Q的不確定性由區域1500中的三條線表示。

在時間t5與t6之間，第二電壓V2訊號斜降為低電壓訊號。在一個實施例中，位凖移位器裝置128(第1圖)及電力管理電路系統124(例如，第10圖中所示之 電力管理電路)基於自邏輯電路130接收的資料使第二電壓V2訊號斜降。第二電壓V2訊號處於低訊號位凖之後，關機模式訊號SD1/睡眠模式訊號DSLP1(多個)、第一電壓V1訊號、及內部斷電訊號PD1_INT斜降至低訊號位凖。舉例而言，邏輯電路904使關機模式訊號SD1/睡眠模式訊號DSLP1(多個)斜降，並將關機模式訊號SD1提供至緩衝電路。內部斷電訊號PD1_INT自緩衝電路輸出。因此，內部斷電訊號PD1_INT斜降。位凖移位器裝置128(第1圖)及電力管理電路系統124(例如，第10圖中所示之電力管理電路)使第一電壓V1訊號斜降。在時間t6之後，關機模式訊號SD1/睡眠模式訊號DSLP1(多個)、第一電壓V1訊號、第二電壓V2訊號、內部斷電訊號PD1_INT、及輸出訊號Q全部處於低訊號位凖。

第16圖圖示根據一些實施例的第二功率斜變模式之實例時序圖。所示實施例描繪DM模式，其中第二電壓V2電壓訊號在第一電壓V1電壓訊號斜升之前斜升，且第二電壓V2電壓訊號在第一電壓V1電壓訊號斜降之後斜降。時序圖亦顯示批量關閉模式的執行。如前所述，批量關閉模式係一額外省電模式，其在記憶體巨集處於睡眠模式時關閉第一電壓V1電源。

在時間t0處，閘控訊號ISOSRM、閘控訊號ISORET、關機模式訊號SD1、睡眠模式訊號DSLP1、第二電壓V2訊號、第一電壓V1訊號、內部斷電訊號PD1_INT、PD2_INT訊號、及輸出訊號Q處於低訊號 位凖(例如，邏輯狀態0)。PD2_INT訊號為V2域中的內部斷電訊號，用於在第一電壓V1及第二電壓V2訊號斜升或斜降的時間段期間斷電V2域。

在時間t1處，閘控訊號ISOSRM、第二電壓V2訊號、及PD2_INT訊號開始斜升至高訊號位凖(例如，邏輯狀態1)。在一個實施例中，處理裝置126(第1圖)使閘控訊號ISOSRM斜升，且位凖移位器裝置128及電力管理電路系統124(例如，第10圖中所示之電力管理電路)使第二電壓V2訊號斜升。儘管未在第4圖及第5圖中顯示，關機模式訊號SD1輸入亦用於自位凖移位器裝置(例如，位凖移位器裝置128)輸出PD2_INT訊號。閘控訊號ISORET、關機模式訊號SD1、睡眠模式訊號DSLP1、第一電壓V1訊號、內部斷電訊號PD1_INT、及輸出訊號Q保持在低訊號位凖。在一個實施例中，在整個第二電壓V2及第一電壓V1訊號斜升時間段(時間t1至時間t3)期間，SIOSRM訊號必須處於高訊號位凖，以減少或防止位凖移位器電路(多個)處的DC電流。

在時間t2處，關機模式訊號SD1及第一電壓V1訊號開始斜升至高訊號位凖。如前所述，邏輯電路904(第9圖)使關機模式訊號SD1斜升，且位凖移位器裝置128及電力管理電路系統124(例如，第10圖中所示之電力管理電路)使第一電壓V1訊號斜升。在一個實施例中，關機模式訊號SD1斜升至高訊號位凖，以減少或避免第二電壓V2電力軌上的洩漏。閘控訊號ISOSRM、第二電壓 V2訊號、及PD2_INT訊號保持在高訊號位凖。閘控訊號ISORET、睡眠模式訊號DSLP1、及輸出訊號Q保持在低訊號位凖。

在時間t2與t3之間，第一電壓V1訊號斜升至高訊號位凖，且當第一電壓V1斜升時，位凖移位器電路(多個)的輸入(多個)處於懸浮狀態。因此，在一個實施例中，第一電壓V1至V2域介面經隔離以防止位凖移位器電路中的DC電流。

在時間t3處，閘控訊號ISORET、睡眠模式訊號DSLP1、及輸出訊號Q保持在低訊號位凖。關機模式訊號SD1、內部斷電訊號PD1_INT、第二電壓V2訊號、第一電壓V1訊號、及PD2_INT訊號保持在高訊號位凖，而閘控訊號ISOSRM開始斜降至低訊號位凖。處理裝置126(第1圖)基於自邏輯電路系統130接收之資料使閘控訊號ISOSRM斜降。

在時間t3與t4之間，關機模式訊號SD1及閘控訊號ISOSRM斜降至低訊號位凖，且PD1_INT及PD2_INT訊號開始斜降至低訊號位凖。邏輯電路904(第9圖)使關機模式訊號SD1及內部斷電訊號PD1_INT斜降，且處理裝置126(第1圖)使閘控訊號ISOSRM斜降，而位凖移位器裝置128使PD2_INT訊號斜降。

在時間t4處，閘控訊號ISOSRM、閘控訊號ISORET、關機模式訊號SD1、睡眠模式訊號DSLP1、及輸出訊號Q處於低訊號位凖。第一電壓V1及第二電壓 V2訊號保持在高訊號位凖。

在時間t4與時間t5之間，閘控訊號ISOSRM、閘控訊號ISORET及睡眠模式訊號DSLP1斜升至高訊號位凖。在一個實施例中，處理裝置126(第1圖)使閘控訊號ISOSRM及閘控訊號ISORET斜升，且邏輯電路904(第9圖)使睡眠模式訊號DSLP1斜降。可在時間t4與t5之間執行讀取或寫入操作，這由輸出訊號Q斜升及斜降表示。類似於第15圖，輸出訊號Q的值或訊號位凖可為低訊號位凖(例如，邏輯狀態0)或高訊號位凖(例如，邏輯狀態1)，這取決於所存取的記憶體單元中儲存的資料。

在時間t5處，閘控訊號ISOSRM、閘控訊號ISORET、睡眠模式訊號DSLP1、第二電壓V2訊號、及第一電壓V1訊號處於高訊號位凖。關機模式訊號SD1保持在低訊號位凖。閘控訊號ISORET使記憶體巨集置放於批量關閉模式。在時間t5與t6之間描繪批量關閉模式，其中第一電壓V1訊號關閉，同時第二電壓V2訊號處於高訊號位凖。相應地，在時間t4與t7之間，對於批量關閉模式，內部斷電訊號PD1_INT斜升並斜降，而PD2_INT訊號由於第一電壓V1訊號中的轉換而斜升並斜降。

在時間t5與t6之間，當第一電壓V1訊號關閉時，閘控訊號ISORET斜升至高訊號位凖，而睡眠模式訊號DSLP1斜降至低訊號位凖。在時間t5及t6之間，當閘控訊號ISORET及閘控訊號ISOSRM處於高訊號位凖時， 資料保留在一或多個記憶體單元中。此外，閘控訊號ISOSRM及ISORET之訊號位凖為高，以覆蓋第二電壓V2為高且第一電壓V1為低的時間段，從而在DSLP訊號之訊號位凖為高時將資料保留在記憶體單元(多個)中。在一個實施例中，處理裝置126(第1圖)使閘控訊號ISORET斜升，且邏輯電路904(第9圖)使睡眠模式訊號DSLP1斜降。

在時間t6與t7之間，閘控訊號ISOSRM、閘控訊號ISORET、關機模式訊號SD1及睡眠模式訊號DSLP1處於低訊號位凖，而第一電壓V1及第二電壓V2訊號處於高訊號位凖。在此期間，可執行讀或寫操作，如由輸出訊號Q轉換為高訊號位凖表示。然而，如前所述，輸出訊號Q的值或訊號位凖可係低訊號位凖(例如，邏輯狀態0)或高訊號位凖(例如，邏輯狀態1)，這取決於所存取的記憶體單元中儲存的資料。

在時間t7與t8之間，關機模式訊號SD1斜升至高訊號位凖，這導致輸出訊號Q斜降至低訊號位凖。在一個實施例中，邏輯電路904(第9圖)使關機模式訊號SD1斜升。第一電壓V1及第二電壓V2訊號處於高訊號位凖。閘控訊號ISOSRM、ISORET訊號、及DSLP訊號處於低訊號位凖。

在時間t8與時間t9之間，閘控訊號ISORET、睡眠模式訊號DSLP1、及輸出訊號Q處於低訊號位凖。關機模式訊號SD1及第一電壓V1訊號斜降至低訊號位凖。 如前所述，在DM模式下，第一電壓V1訊號在第二電壓V2訊號斜降之前斜降。閘控訊號ISOSRM的高訊號位凖在時間t8與時間t10之間保持在高訊號位凖，以減少或防止位凖移位器電路(多個)中的DC電流。

在時間t9與t10之間，閘控訊號ISOSRM、第二電壓V2訊號、及PD2_INT訊號斜降。處理裝置126(第1圖)使閘控訊號ISOSRM斜降，位凖移位器裝置128使PD2_INT訊號斜降，且位凖移位器裝置128及電力管理電路系統124(例如，第10圖中所示之電力管理電路)使第二電壓V2訊號斜降。在時間t10之後，閘控訊號ISOSRM、閘控訊號ISORET、關機模式訊號SD1、睡眠模式訊號DSLP1、第二電壓V2訊號、第一電壓V1訊號、關機模式訊號SD2、及輸出訊號Q處於低訊號位凖。

第17圖描繪根據一些實施例的操作功率斜變控制系統的方法之實例流程圖。最初，在方塊1700處，由位凖移位器裝置接收閘控訊號。在一個實施例中，閘控訊號為閘控訊號ISOSRM。在方塊1702處確定閘控訊號的狀態是否處於第一狀態(例如，訊號位凖為低)或處於第二狀態(例如，訊號位凖為高)。若閘控訊號的狀態處於第一狀態，則處理序進行至方塊1704，其中使第一功率斜變模式在記憶體巨集中或為記憶體巨集產生。接著，方法可選地在方塊1706處繼續，其中在記憶體巨集中或為記憶體巨集產生第二功率斜變模式。

在一個實施例中，第一功率斜變模式(方塊1704) 為DM模式，而第二功率斜變模式(方塊1706)為DL模式。在DM模式下，第二電壓V2訊號在第一電壓V1訊號斜升之前斜升，而第一電壓V1訊號在第二電壓V2訊號斜降之前斜降。在DL模式下，第一電壓V1訊號在第二電壓V2訊號斜升之前斜升，而第二電壓V2訊號在第一電壓V1訊號斜降之前斜降。第16圖顯示DM模式之實例時序圖，而第15圖描繪DL模式之實例時序圖。在另一實施例中，第一功率斜變模式(方塊1704)為DL模式，而第二功率斜變模式(方塊1706)為DM模式。

若閘控訊號的狀態處於第二狀態，則處理序進行至方塊1708，其中使第二功率斜變模式在記憶體巨集中或為記憶體巨集產生。接著，方法可選地在方塊1710處繼續，其中在記憶體巨集中或為記憶體巨集產生第一功率斜變模式。如前所述，在一個實施例中，第二功率斜變模式(方塊1708)為DL模式，而第一功率斜變模式(方塊1710)為DM模式。或者，在另一實施例中，第二功率斜變模式(方塊1708)為DM模式，而第一功率斜變模式(方塊1710)為DL模式。

第17圖描述僅執行一個功率斜變模式(執行方塊1704或方塊1708)，或執行雙向功率斜變模式，其中執行方塊1704及1706、或執行方塊1708及1710兩者。如前所述，雙向功率斜變模式同時組合兩個或兩個以上功率斜變模式。舉例而言，第10圖至第13圖中所示的電力管理電路支援雙向功率斜變模式，該模式同時控制第一功 率斜變模式及第二功率斜變模式。在非限制性實例中，在第一功率斜變模式中，第一電壓V1在第二電壓V2斜升之前斜升，且在第二電壓V2斜降之後斜降(如第15圖中所示)。在第二功率斜變模式中，第二電壓V2在第一電壓V1斜升之前斜升，且在第一電壓V1斜降之後斜降(如第16圖中所示)。實施例可使第一功率斜變模式最初執行，且第二功率斜變模式在第一功率斜變模式之後執行，或使第二功率斜變模式最初執行，且第一功率斜變模式在第二功率斜變模式之後執行。

第18圖圖示根據一些實施例的可包括一或多個記憶體裝置的實例系統。系統1800包括電子裝置1802。在實例組態中，電子裝置1802包括至少一個處理裝置1804及至少一個記憶體裝置1806。記憶體裝置1806可包括一些資料檔案及程式模組的可執行指令，諸如與以下各者相關聯的可執行指令：作業系統(operating system，OS)1808；適於解析接收之輸入、確定接收之輸入的標的物、確定與輸入等相關聯的動作的一或多個軟體程式(應用程式)1810；及用於執行本文揭示之記憶體操作中之一些或全部的記憶體操作1812。當由處理裝置(多個)1804執行時，可執行指令可經執行及/或使待執行處理序包括但不限於本文所述態樣。在一個實施例中，記憶體裝置1806及/或儲存裝置1814儲存一或多個閘控訊號、睡眠訊號(多個)、關機訊號、及/或記憶體輸出訊號。

舉例而言，OS 1808可適於控制電子裝置1802 的操作。此外，實施例可結合圖形庫、其他作業系統、或任何其他應用程式實施，且不限於任何特定應用程式或系統。

電子裝置1802可具有額外特徵或功能。舉例而言，電子裝置1802亦可包括額外的可移動及/或不可移動資料儲存裝置1814，諸如舉例而言，磁碟、光碟、磁帶、及/或記憶卡或記憶棒。記憶體裝置1806及/或資料儲存裝置1814可實施為本文揭示之記憶體裝置。舉例而言，記憶體裝置1806及/或資料儲存裝置1814可係SRAM裝置。

電子裝置1802亦可具有一或多個輸入裝置1816及一或多個輸出裝置1818。實例輸入裝置(多個)1816包括但不限於鍵盤、觸控板、滑鼠、筆、聲音或語音輸入裝置、及/或觸控、力感及/或滑動輸入裝置。輸出裝置(多個)1818可係一或多個顯示器、一或多個揚聲器、列印機、耳機、觸覺回饋裝置、及類似者。電子裝置1802可包括允許與其他電子裝置通訊的一或多個通訊裝置1820。實例通訊裝置1820包括但不限於射頻(radio frequency，RF)發射機、接收機、及/或收發器電路系統(例如，WiFi)、通用串列匯流排(universal serial bus，USB)、並列埠及/或串列埠、蜂窩式裝置、近場通訊裝置、及短程無線裝置。

電子裝置1802進一步包括電力供應1822，電力供應1822可實施為外部電源，諸如AC配接器。另外或其他，電力供應1822可包括一或多個電池或補充電池或 充電電池的供電對接托架。

系統記憶體裝置1806及儲存裝置(多個)1814可包括但不限於揮發性記憶體(例如，隨機存取記憶體)、非揮發性記憶體(例如，唯讀記憶體)、快閃記憶體、或此類記憶體的任意組合。舉例而言，系統記憶體裝置1806及儲存裝置(多個)1814各個可係隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、電子可抹除唯讀記憶體(electrically erasable read-only memory，EEPROM)、快閃記憶體或其他記憶體技術、唯讀記憶光碟(compact disc read-only memory，CD-ROM)、數位多功能碟(digital versatile disk，DVD)或其他光記憶體、磁卡、磁帶、或其他磁儲存裝置、或可用於儲存資訊並可由電子裝置1802存取的任何其他製造品。在一些實例中，任何此類記憶體或儲存裝置可係電子裝置1802的部分或可操作地連接至電子裝置1802。

此外，實施例可在包含離散電子元件的電路、含有邏輯閘的封裝或積體電子晶片、利用微處理器的電路、或含有電子元件或微處理器的單一晶片上實施。舉例而言，本案的一實施例可透過晶片上系統(system-on-a-chip，SOC)實施，其中第18圖中所示之各個或多個元件可整合至單個積體電路上。這樣的SOC裝置可包括一或多個處理裝置、圖形單元、通訊單元、系統虛擬化單元及各種應用功能，所有這些作為單個積體電路整合(或「預燒」)至 晶片基板上。

當透過SOC操作時，本文描述的關於記憶體操作的功能可透過與單個積體電路(晶片)上的電子裝置1802的其他元件整合的特殊應用邏輯操作。本案的一實施例亦可使用能夠執行邏輯操作的其他技術來實施，舉例而言，及(AND)、或(OR)、以及反(NOT)，包括但不限於機械、光學、流體、及量子技術。此外，實施例可在通用電腦內或在任何其他電路或系統中實施。

在一些實施例中，電子裝置1802經由至一或多個網路(由網路1828表示)的有線及/或無線連接選擇性地存取(由虛線1824表示的可選連接及存取)一或多個伺服器計算裝置(由伺服器計算裝置1826表示)。伺服器計算裝置1826可與儲存於一或多個記憶體裝置(由記憶體裝置1830表示)上並由伺服器計算裝置1826執行的各種程式或服務交互。

在一或多個實施例中，網路1828圖示任何類型的網路，舉例而言，內部網路及/或分散式計算網路(例如，網際網路)。電子裝置1802可係個人或手持計算裝置或桌面計算裝置。舉例而言，電子裝置1802可係智慧型電話、平板電腦、穿戴式裝置、桌上電腦、膝上型電腦、及/或伺服器(單獨或組合)。這個電子裝置清單僅用於實例目的，不應視為限制性的。

儘管圖中描繪某些元件、電路、值、訊號位凖、及時序圖，但其他實施例不限於這些元件、電路值、訊號位 凖、及時序圖。舉例而言，第4圖、第5圖、及第7圖描繪實例位凖移位器電路之示意圖，且第10圖至第13圖顯示實例電力管理電路之示意圖。其他實施例不限於位凖移位器裝置及/或電力管理電路的這些實施。位凖移位器裝置及/或電力管理電路可由不同類型之邏輯電路、電子電路及/或元件、及其組合構成。

在一個態樣中，裝置包括記憶體巨集及位凖移位器裝置。記憶體巨集包括電力管理電路系統。記憶體巨集用以接收第一電壓訊號及第二電壓訊號。位凖移位器裝置用以提供第三訊號至電力管理電路系統，以基於第四訊號控制記憶體巨集中的第一及第二電壓訊號。當第四訊號具有第一邏輯狀態時，第一電壓訊號在第二電壓訊號斜升之前斜升。當第四訊號具有第二邏輯狀態時，第二電壓訊號在第一電壓訊號斜升之前斜升。

在一些實施例中，記憶體巨集包含靜態隨機存取巨集，靜態隨機存取巨集包含靜態隨機存取記憶體陣列及周邊電路系統。

在一些實施例中，靜態隨機存取記憶體陣列及周邊電路系統包含可操作地連接至電力管理電路系統中之個別電力管理電路的多個標頭電路。

在一些實施例中，第一電壓訊號為VDD電壓訊號且第二電壓訊號為VDDM電壓訊號。

在一些實施例中，位凖移位器裝置用以同時結合多個功率斜變模式。

在一些實施例中，位凖移位器裝置用以產生關機訊號。

在一些實施例中，位凖移位器裝置用以產生關機訊號及睡眠訊號。

在一些實施例中，位凖移位器裝置用以使第一電壓訊號在批量關閉模式下懸浮。

在一些實施例中，位凖移位器裝置包含四個位凖移位器電路，其中該些位凖移位器電路中的一者輸出一關機訊號，且該些位凖移位器電路中的三者各自輸出一睡眠訊號。

在另一態樣中，記憶體巨集可操作地連接至位凖移位器裝置。一種方法包括位凖移位器裝置接收閘控訊號。基於具有第一邏輯狀態的閘控訊號之訊號位凖，使得在記憶體巨集中產生複數個功率斜變模式中之第一功率斜變模式。在產生第一功率斜變模式之後，使得在記憶體巨集中產生複數個功率斜變模式中之第二功率斜變模式。

在一些實施例中，一種操作功率斜變控制系統的方法，包含：在可操作地連接至記憶體巨集的位凖移位器裝置處接收閘控訊號；基於具有第一邏輯狀態的閘控訊號之訊號位凖，使複數個功率斜變模式中之第一功率斜變模式在記憶體巨集中產生，以及使複數個功率斜變模式中之第二功率斜變模式在第一功率斜變模式之後在記憶體巨集中產生。

在一些實施例中，第一功率斜變模式在第二電壓訊 號斜升之前斜升第一電壓訊號，且第一功率斜變模式在第一電壓訊號斜降之前斜降第二電壓訊號；以及第二功率斜變模式在第一電壓訊號斜升之前斜升第二電壓訊號，且第二功率斜變模式在第二電壓訊號斜降之前斜降第一電壓訊號。

在一些實施例中，第一功率斜變模式在第二電壓訊號斜升之前斜升第一電壓訊號；以及第二功率斜變模式在第一電壓訊號斜升之前斜升第二電壓訊號。

在又另一態樣中，電子裝置包括電力供應、可操作地連接至電力供應的記憶體巨集、及可操作地連接至記憶體巨集中的電力管理電路系統並連接至電力供應的位凖移位器裝置。記憶體巨集用以接收第一電壓訊號及第二電壓訊號。記憶體巨集包含電力管理電路系統，電力管理電路系統可操作以根據包括於複數個功率斜變模式中之至少一個功率斜變模式使第一及第二電壓訊號斜升並斜降。位凖移位器裝置可操作以提供一或多個訊號至支援複數個功率斜變模式的電力管理電路系統。

在一些實施例中，功率斜變模式包含第一功率斜變模式及第二功率斜變模式。

在一些實施例中，第一功率斜變模式使第一電壓訊號在第二電壓訊號斜升之前斜升；且第二功率斜變模式使第二電壓訊號在第一電壓訊號斜升之前斜升。

在一些實施例中，第一電壓訊號為VDD電壓訊號且第二電壓訊號為VDDM電壓訊號。

在一些實施例中，位凖移位器裝置用以支援雙向模式功率斜變模式，雙向模式功率斜變模式結合第一功率斜變模式與第二功率斜變模式。

在一些實施例中，記憶體巨集包含靜態隨機存取巨集。

在一些實施例中，位凖移位器裝置包含多個位凖移位器電路，位凖移位器電路產生關機訊號及一或多個睡眠訊號。

在一些實施例中，位凖移位器裝置用以產生關機訊號或睡眠訊號中之至少一者。

舉例而言，本案的態樣在上文中參考根據本案的態樣的方法、系統、及電腦程式產品的方塊圖及/或操作圖示來描述。方塊中提及之功能/動作可不按任一流程圖中所示之次序發生。舉例而言，連續示出的兩個方塊實際上可基本同時執行，或有時可按照相反次序執行，這取決於所涉及之功能/動作。

前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本案的態樣。熟習此項技術者應瞭解，其可易於使用本案的一實施例作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本案的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本案的精神及範疇。

132:記憶體巨集

200:斜變控制系統

202:位凖移位器裝置

204:邏輯電路

206a~206b:訊號線

208a~208b:訊號線

210:訊號線

212:訊號線

Q:輸出訊號

PUDELAY:輸出訊號

CNTL:控制訊號

SD2:關機模式訊號

DSLP2:睡眠模式訊號

ISOSRM:閘控訊號

ISORET:閘控訊號

V1:第一電壓

V2:第二電壓

Claims (10)

1. 一種記憶體裝置，包含：一記憶體巨集，用以接收一第一電壓訊號及一第二電壓訊號，該記憶體巨集包括一電力管理電路系統；以及一位凖移位器裝置，用以提供一第三訊號至該電力管理電路系統，以基於一第四訊號控制該記憶體巨集中的該第一電壓訊號及該第二電壓訊號，其中：當該第四訊號具有一第一邏輯狀態時，該第一電壓訊號在該第二電壓訊號斜升之前斜升；以及當該第四訊號具有一第二邏輯狀態時，該第二電壓訊號在該第一電壓訊號斜升之前斜升。
2. 如請求項1所述之記憶體裝置，其中：該記憶體巨集包含一靜態隨機存取巨集，該靜態隨機存取巨集包含一靜態隨機存取記憶體陣列及周邊電路系統；以及該靜態隨機存取記憶體陣列及周邊電路系統包含可操作地連接至該電力管理電路系統中之個別電力管理電路的多個標頭電路。
3. 如請求項1所述之記憶體裝置，其中該位凖移位器裝置用以使該第一電壓訊號在一批量關閉模式下懸浮。
4. 如請求項1所述之記憶體裝置，其中該位凖移位器裝置包含四個位凖移位器電路，其中該些位凖移位器電路中的一者輸出一關機訊號，且該些位凖移位器電路中的三者各自輸出一睡眠訊號。
5. 一種操作功率斜變控制系統的方法，包含：在可操作地連接至一記憶體巨集的一位凖移位器裝置處接收一閘控訊號；基於具有一第一邏輯狀態的該閘控訊號之一訊號位凖：使複數個功率斜變模式中之一第一功率斜變模式在該記憶體巨集中產生；以及使複數個功率斜變模式中之一第二功率斜變模式在該第一功率斜變模式之後在該記憶體巨集中產生。
6. 如請求項5所述的方法，其中：該第一功率斜變模式在一第二電壓訊號斜升之前斜升一第一電壓訊號，且該第一功率斜變模式在該第一電壓訊號斜降之前斜降該第二電壓訊號；以及該第二功率斜變模式在該第一電壓訊號斜升之前斜升該第二電壓訊號，且該第二功率斜變模式在該第二電壓訊號斜降之前斜降該第一電壓訊號。
7. 一種電子裝置，包含： 一電力供應；一記憶體巨集，可操作地連接至該電力供應並用以接收一第一電壓訊號及一第二電壓訊號，該記憶體巨集包含一電力管理電路系統，其可操作以根據至少一功率斜變模式使該第一電壓訊號及該第二電壓訊號斜升並斜降，該至少一功率斜變模式包括於複數個功率斜變模式中；以及一位凖移位器裝置，可操作地連接至該記憶體巨集中之該電力管理電路系統且連接至該電力供應，並用以提供一或多個訊號至支援該些功率斜變模式的該電力管理電路系統。
8. 如請求項7所述之電子裝置，其中該些功率斜變模式包含一第一功率斜變模式及一第二功率斜變模式。
9. 如請求項8所述之電子裝置，其中：該第一功率斜變模式使一第一電壓訊號在一第二電壓訊號斜升之前斜升；該第二功率斜變模式使該第二電壓訊號在該第一電壓訊號斜升之前斜升；以及該第一電壓訊號為一VDD電壓訊號且該第二電壓訊號為一VDDM電壓訊號。
10. 如請求項8所述之電子裝置，其中該位凖移 位器裝置用以支援一雙向模式功率斜變模式，該雙向模式功率斜變模式結合該第一功率斜變模式與該第二功率斜變模式。

Images