TWI789959B - 自動降低穩態電流之通道運算放大器電路 - Google Patents
自動降低穩態電流之通道運算放大器電路 Download PDFInfo
- Publication number
- TWI789959B TWI789959B TW110139138A TW110139138A TWI789959B TW I789959 B TWI789959 B TW I789959B TW 110139138 A TW110139138 A TW 110139138A TW 110139138 A TW110139138 A TW 110139138A TW I789959 B TWI789959 B TW I789959B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- operational amplifier
- amplifier circuit
- width
- channel operational
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一種通道運算放大器電路，包括輸入級電路、輸出級電路及輔助輸出級電路。輸出級電路包括串接於工作電壓與接地端之間的第一電晶體及第二電晶體。輔助輸出級電路包括串接於工作電壓與接地端之間的第一二極體、第三電晶體、第四電晶體及第二二極體。輸入級電路耦接第一電晶體至第四電晶體的閘極。輸入級電路接收輸入電壓及輸出電壓並輸出第一閘極控制電壓至第一電晶體及第三電晶體的閘極及輸出第二閘極控制電壓至第二電晶體及第四電晶體的閘極。於穩態下，第三電晶體與第四電晶體完全關閉且流經第一電晶體及第二電晶體的穩態電流變小。
Description
本發明係與運算放大器有關，特別是關於一種能夠有效降低操作於穩態(Steady state)下所產生之穩態電流(Steady current)的通道運算放大器(Channel operational amplifier, CHOP)電路。
請參照圖1，圖1繪示傳統的通道運算放大器電路的示意圖。如圖1所示，通道運算放大器電路1包括輸入級(Input stage)電路INS及輸出級電路OS。輸入級電路INS包括差動運算放大器OP。輸出級電路OS包括兩個驅動電晶體：第一電晶體M1及第二電晶體M2。差動運算放大器OP的正輸入端+接收輸入電壓VIN且其負輸入端-接收輸出電壓VOUT。差動運算放大器OP的第一輸出端提供第一閘極控制電壓VP至第一電晶體M1的閘極且其第二輸出端提供第二閘極控制電壓VN至第二電晶體M2的閘極。第一電晶體M1與第二電晶體M2串接於工作電壓AVDD與接地端GND之間。第一電晶體M1與第二電晶體M2之間的接點具有輸出電壓VOUT。
亦請參照圖2，當通道運算放大器電路1應用於源極驅動電路時，在以大電壓擺幅(Voltage swing)對顯示面板的像素進行充電的情況下，第一閘極控制電壓VP及第二閘極控制電壓VN會被拉低(pulled low)，以產生從第一電晶體M1至像素的最大充電電流，在放電的情況下反之亦然。在穩態下，第一閘極控制電壓VP會被拉高(pulled high)，以減少充電電流而穩定下來，但第二閘極控制電壓VN仍維持於低位準。
然而，在穩態下，第一閘極控制電壓VP與第二閘極控制電壓VN的值無法關閉第一電晶體M1及第二電晶體M2，因而如圖1所示產生流經第一電晶體M1及第二電晶體M2的穩態電流I。
當通道運算放大器電路1應用於源極驅動電路時，由於驅動IC的峰值電流(Peak current)會出現在輸出電壓VOUT的擺幅(swing)較大的情況下，因此，輸出級電路OS中之第一電晶體M1與第二電晶體M2的總寬度需夠大，以縮短充/放電所需的安定時間(Settling time)。然而，一旦通道運算放大器電路1所需的驅動電晶體總寬度變大，亦使得其產生的峰值電流及穩態電流I隨之變大，亟待改善。
因此，本發明提出一種能夠有效降低在穩態下之穩態電流的通道運算放大器電路，以解決先前技術所遭遇到的問題。
本發明之一較佳具體實施例為一種通道運算放大器電路。於此實施例中，通道運算放大器電路包括輸入級電路、輸出級電路及輔助輸出級電路。輸出級電路包括串接於工作電壓與接地端之間的第一電晶體及第二電晶體。輔助輸出級電路包括串接於工作電壓與接地端之間的第一二極體、第三電晶體、第四電晶體及第二二極體。輸入級電路耦接第一電晶體至第四電晶體的閘極。輸入級電路接收輸入電壓及輸出電壓並輸出第一閘極控制電壓至第一電晶體及第三電晶體的閘極及輸出第二閘極控制電壓至第二電晶體及第四電晶體的閘極。當通道運算放大器電路操作於穩態下，第三電晶體與第四電晶體完全關閉且流經第一電晶體及第二電晶體的穩態電流變小。
於一實施例中，第一電晶體及第三電晶體為P型電晶體且第二電晶體及第四電晶體為N型電晶體。
於一實施例中，第一電晶體與第二電晶體之間的接點以及第三電晶體與第四電晶體之間的接點彼此耦接以提供輸出電壓。
於一實施例中，當通道運算放大器電路操作於穩態下，第一閘極控制電壓拉高且第二閘極控制電壓維持低電位，第一電晶體及第二電晶體均為部分關閉(不完全關閉)而使穩態電流流經第一電晶體及第二電晶體。
於一實施例中，當通道運算放大器電路操作於充電狀態下，第一閘極控制電壓拉低以啟動第一電晶體及第三電晶體來充電，且第二閘極控制電壓維持低電位，第二電晶體為部分關閉(不完全關閉)且第四電晶體為完全關閉。
於一實施例中，當通道運算放大器電路應用於源極驅動電路驅動顯示面板時，對顯示面板之像素充/放電所需的安定時間(Settling time)係對應於通道運算放大器電路所需的驅動電晶體總寬度。
於一實施例中，通道運算放大器電路所需的P型驅動電晶體總寬度等於第一電晶體的寬度與第三電晶體的寬度之總和且通道運算放大器電路所需的N型驅動電晶體總寬度等於第二電晶體的寬度與第四電晶體的寬度之總和。
於一實施例中，第一電晶體的寬度、第二電晶體的寬度、第三電晶體的寬度及第四電晶體的寬度彼此相等。
於一實施例中，第一電晶體的寬度、第二電晶體的寬度、第三電晶體的寬度及第四電晶體的寬度中之至少一者不同。
於一實施例中，穩態電流的大小係與第一電晶體的寬度及第二電晶體的寬度有關。
相較於先前技術，在滿足所需的充放電之安定時間的驅動電晶體總寬度的情況下，本發明的通道運算放大器電路能夠透過額外設置輔助輸出級電路來將驅動電晶體總寬度拆分為兩部分，在充/放電時可以啟用兩部分的驅動電晶體，在穩態時則關掉一部分的驅動電晶體，藉以在不影響其充/放電效能的前提下達到降低穩態電流的效果。
本發明之一較佳具體實施例為一種通道運算放大器電路。於此實施例中，通道運算放大器電路可應用於顯示裝置的源極驅動電路並透過資料線耦接至顯示面板，以驅動顯示面板上之像素，但不以此為限。
請參照圖3，圖3繪示此實施例中之通道運算放大器電路3的示意圖。如圖3所示，通道運算放大器電路3包括輸入級電路INS、輸出級電路OS及輔助輸出級電路30。
輸出級電路OS包括第一電晶體M1A及第二電晶體M2A。第一電晶體M1A與第二電晶體M2A串接於工作電壓AVDD與接地端GND之間且第一電晶體M1A為P型電晶體且第二電晶體M2A為N型電晶體，但不以此為限。
輔助輸出級電路30包括第一二極體D1、第三電晶體M1B、第四電晶體M2B及第二二極體D2。第一二極體D1、第三電晶體M1B、第四電晶體M2B及第二二極體D2串接於工作電壓AVDD與接地端GND之間且第三電晶體M1B為P型電晶體且第四電晶體M2B為N型電晶體，但不以此為限。第三電晶體M1B與第四電晶體M2B之間的接點以及第一電晶體M1A與第二電晶體M2A之間的接點彼此耦接以提供輸出電壓VOUT。
輸入級電路INS分別耦接第一電晶體M1A、第二電晶體M2A、第三電晶體M1B及第四電晶體M2B的閘極。輸入級電路INS分別接收輸入電壓VIN及輸出電壓VOUT，並輸出第一閘極控制電壓VP至第一電晶體M1A及第三電晶體M1B的閘極且輸出第二閘極控制電壓VN至第二電晶體M2A及第四電晶體M2B的閘極。輸入級電路INS包括差動運算放大器OP，其兩輸入端分別接收輸入電壓VIN及輸出電壓VOUT且其兩輸出端分別輸出第一閘極控制電壓VP及第二閘極控制電壓VN。
需說明的是，由於輸出級電路OS包括兩個驅動電晶體(亦即第一電晶體M1A及第二電晶體M2A)且輔助輸出級電路30包括兩個驅動電晶體(亦即第三電晶體M1B及第四電晶體M2B)，因此，本發明的通道運算放大器電路3共包括四個驅動電晶體。
當本發明的通道運算放大器電路3應用於源極驅動電路驅動顯示面板時，為了滿足對顯示面板之像素進行充/放電所需的安定時間(Settling time)，通道運算放大器電路3需要足夠的驅動電晶體總寬度。需說明的是，本發明的通道運算放大器電路3可將所需的驅動電晶體總寬度拆分為兩部分：輸出級電路OS與輔助輸出級電路30，亦即將其所需的驅動電晶體總寬度分配給第一電晶體M1A、第二電晶體M2A、第三電晶體M1B及第四電晶體M2B，因此，基於充電與放電兩者的驅動電晶體寬度各為獨立，本發明的通道運算放大器電路3所需的P型驅動電晶體總寬度會等於第一電晶體M1A的寬度與第三電晶體M1B的寬度之總和且本發明的通道運算放大器電路3所需的N型驅動電晶體總寬度會等於第二電晶體M2A的寬度與第四電晶體M2B的寬度之總和。於實際應用中，第一電晶體M1A的寬度、第二電晶體M2A的寬度、第三電晶體M1B的寬度及第四電晶體M2B的寬度可彼此相等或其中至少一者不同。
亦請參照圖2，當本發明的通道運算放大器電路3應用於源極驅動電路時，在本發明的通道運算放大器電路3對顯示面板的像素充電時，第一閘極控制電壓VP會拉低(pulled low)以啟動輸出級電路OS中之第一電晶體M1A與輔助輸出級電路30中之第三電晶體M1B來充電，此時第二閘極控制電壓VN則維持低電位，輸出級電路OS中之第二電晶體M2A部分關閉(不完全關閉)，但輔助輸出級電路30中之第四電晶體M2B由於其啟動電壓高於第二電晶體M2A(因為加入第二二極體D2於第四電晶體M2B與接地端GND之間的緣故)而會完全關閉，在放電的情況下反之亦然。
在穩態下，第一閘極控制電壓VP會拉高(pulled high)而回復至高電位，此時輸出級電路OS中之第一電晶體M1A部分關閉(不完全關閉)，但輔助輸出級電路30中之第三電晶體M1B由於其啟動電壓高於第一電晶體M1A(因為加入第一二極體D1於第三電晶體M1B與工作電壓AVDD之間的緣故)而會完全關閉，此時第二閘極控制電壓VN則維持低電位，輸出級電路OS中之第二電晶體M2A與輸出級電路30中之第四電晶體M2B仍分別維持部分關閉(不完全關閉)及完全關閉的狀態。由於輸出級電路OS中之第一電晶體M1A及第二電晶體M2A均為部分關閉(不完全關閉)，所以會從工作電壓AVDD產生流經第一電晶體M1A及第二電晶體M2A的穩態電流IA且穩態電流IA的大小會與第一電晶體M1A的寬度及第二電晶體M2A的寬度有關。
換言之，由於本發明的通道運算放大器電路3可將滿足充/放電之安定時間所需的驅動電晶體總寬度拆分為輸出級電路OS與輔助輸出級電路30兩部分，在對顯示面板之像素充/放電時可同時啟用輸出級電路OS與輔助輸出級電路30的驅動電晶體，在穩態時則關掉輔助輸出級電路30的驅動電晶體，使其輸出級電路OS能產生相對較小的穩態電流，故本發明的通道運算放大器電路3可在不影響其充/放電效能的前提下達到降低穩態電流的效果。舉例而言，如圖4所示，在穩態下，本發明的通道運算放大器電路3所產生的第一穩態電流IA明顯小於傳統的運算放大器電路1所產生的穩態電流I。
相較於先前技術，在滿足所需的充放電之安定時間的驅動電晶體總寬度W的情況下，本發明的通道運算放大器電路3能夠透過額外設置輔助輸出級電路30來將驅動電晶體總寬度W拆分為兩部分，在充/放電時可以啟用兩部分的驅動電晶體，在穩態時則關掉一部分的驅動電晶體，藉以在不影響其充/放電效能的前提下達到降低穩態電流的效果。
1:通道運算放大器電路
INS:輸入級電路
OS:輸出級電路
OP:差動運算放大器
M1:第一電晶體
M2:第二電晶體
VIN:輸入電壓
VOUT:輸出電壓
AVDD:工作電壓
GND:接地端
VP:第一閘極控制電壓
VN:第二閘極控制電壓
I:穩態電流
3:通道運算放大器電路
30:輔助輸出級電路
M1A:第一電晶體
M2A:第二電晶體
M1B:第三電晶體
M2B:第四電晶體
D1:第一二極體
D2:第二二極體
IA:穩態電流
圖1繪示傳統的通道運算放大器(CHOP)電路1的示意圖。
圖2繪示傳統的通道運算放大器電路的輸入電壓VIN、輸出電壓VOUT、第一閘極控制電壓VP及第二閘極控制電壓VN的時序圖。
圖3繪示本發明之一具體實施例中之通道運算放大器電路3的示意圖。
圖4繪示在穩態下本發明所產生的穩態電流IA低於先前技術所產生的穩態電流I的示意圖。
3:通道運算放大器電路
30:輔助輸出級電路
INS:輸入級電路
OS:輸出級電路
OP:差動運算放大器
M1A:第一電晶體
M2A:第二電晶體
M1B:第三電晶體
M2B:第四電晶體
D1:第一二極體
D2:第二二極體
VIN:輸入電壓
VOUT:輸出電壓
AVDD:工作電壓
GND:接地端
VP:第一閘極控制電壓
VN:第二閘極控制電壓
IA:穩態電流
Claims (8)
- 一種通道運算放大器電路，包括：輸出級電路，包括第一電晶體及第二電晶體，該第一電晶體與該第二電晶體串接於工作電壓與接地端之間；輔助輸出級電路，包括第一二極體、第三電晶體、第四電晶體及第二二極體，該第一二極體、該第三電晶體、該第四電晶體及該第二二極體串接於該工作電壓與該接地端之間；以及輸入級電路，分別耦接該第一電晶體的閘極、該第二電晶體的閘極、該第三電晶體的閘極及該第四電晶體的閘極，用以接收輸入電壓及輸出電壓，並輸出第一閘極控制電壓至該第一電晶體及該第三電晶體的閘極及輸出第二閘極控制電壓至該第二電晶體及該第四電晶體的閘極；其中，當該通道運算放大器電路操作於穩態下，該第三電晶體與該第四電晶體完全關閉且流經該第一電晶體及該第二電晶體的穩態電流變小，當該通道運算放大器電路應用於源極驅動電路驅動顯示面板時，該通道運算放大器電路對該顯示面板之像素充/放電所需的安定時間(Settling time)係對應於該通道運算放大器電路所需的驅動電晶體總寬度，該通道運算放大器電路所需的P型驅動電晶體總寬度等於該第一電晶體的寬度與該第三電晶體的寬度之總和且該通道運算放大器電路所需的N型驅動電晶體總寬度等於該第二電晶體的寬度與該第四電晶體的寬度之總和。
- 如請求項1所述的通道運算放大器電路，其中該第一 電晶體及該第三電晶體為P型電晶體且該第二電晶體及該第四電晶體為N型電晶體。
- 如請求項1所述的通道運算放大器電路，其中該第一電晶體與該第二電晶體之間的接點以及該第三電晶體與該第四電晶體之間的接點彼此耦接以提供該輸出電壓。
- 如請求項1所述的通道運算放大器電路，其中當該通道運算放大器電路操作於穩態下，該第一閘極控制電壓拉高且該第二閘極控制電壓維持低電位，該第一電晶體及該第二電晶體均為部分關閉(不完全關閉)而使該穩態電流流經該第一電晶體及該第二電晶體。
- 如請求項1所述的通道運算放大器電路，其中當該通道運算放大器電路操作於充電狀態下，該第一閘極控制電壓拉低以啟動該第一電晶體及該第三電晶體來充電，且該第二閘極控制電壓維持低電位，該第二電晶體為部分關閉(不完全關閉)且該第四電晶體為完全關閉。
- 如請求項1所述的通道運算放大器電路，其中該第一電晶體的寬度、該第二電晶體的寬度、該第三電晶體的寬度及該第四電晶體的寬度彼此相等。
- 如請求項1所述的通道運算放大器電路，其中該第一電晶體的寬度、該第二電晶體的寬度、該第三電晶體的寬度及該第四電晶體的寬度中之至少一者不同。
- 如請求項1所述的通道運算放大器電路，其中該穩態電流的大小係與該第一電晶體的寬度及該第二電晶體的寬度有 關。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110139138A TWI789959B (zh) | 2021-10-21 | 2021-10-21 | 自動降低穩態電流之通道運算放大器電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110139138A TWI789959B (zh) | 2021-10-21 | 2021-10-21 | 自動降低穩態電流之通道運算放大器電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI789959B true TWI789959B (zh) | 2023-01-11 |
| TW202318797A TW202318797A (zh) | 2023-05-01 |
Family
ID=86670168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110139138A TWI789959B (zh) | 2021-10-21 | 2021-10-21 | 自動降低穩態電流之通道運算放大器電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI789959B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962639A (en) * | 1973-06-11 | 1976-06-08 | The United States Of America As Represented By The Secretary Of The Navy | System for reducing radio communication frequency bandwidth and increasing number of channels available |
| TW201816763A (zh) * | 2016-10-28 | 2018-05-01 | 奇景光電股份有限公司 | 通道運算放大器電路 |
-
2021
- 2021-10-21 TW TW110139138A patent/TWI789959B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962639A (en) * | 1973-06-11 | 1976-06-08 | The United States Of America As Represented By The Secretary Of The Navy | System for reducing radio communication frequency bandwidth and increasing number of channels available |
| TW201816763A (zh) * | 2016-10-28 | 2018-05-01 | 奇景光電股份有限公司 | 通道運算放大器電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202318797A (zh) | 2023-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159302B2 (en) | Differential amplifier circuit | |
| TWI423211B (zh) | 輸出緩衝電路、放大器裝置及顯示裝置 | |
| US7863982B2 (en) | Driving circuit capable of enhancing response speed and related method | |
| US7391262B2 (en) | Circuit and method for driving bulk capacitance of amplifier input transistors | |
| TWI408638B (zh) | 驅動電路系統以及運算放大器迴轉率提高方法 | |
| WO2019205663A1 (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US11232762B2 (en) | Semiconductor device and data driver | |
| JP2011172066A (ja) | 演算増幅器、並びに、それを用いた表示パネルドライバ及び表示装置 | |
| US7436261B2 (en) | Operational amplifier | |
| TWI701902B (zh) | 運算放大器電路 | |
| TWI789959B (zh) | 自動降低穩態電流之通道運算放大器電路 | |
| US8482317B2 (en) | Comparator and method with adjustable speed and power consumption | |
| US7969217B2 (en) | Output buffer with slew-rate enhancement output stage | |
| US20130234760A1 (en) | Output buffer | |
| TWI446707B (zh) | 放大器裝置 | |
| CN112564649A (zh) | 运算放大器电路 | |
| TWI479803B (zh) | 輸出級電路 | |
| KR101444542B1 (ko) | 저 전력 소비를 갖는 연산 증폭기 | |
| CN113708728B (zh) | 自动降低稳态电流的通道运算放大器电路 | |
| TWI804013B (zh) | 動態控制輸出級之低穩態電流之通道運算放大器電路 | |
| JP4664177B2 (ja) | オープンドレイン出力回路 | |
| CN113676141B (zh) | 低功耗通道运算放大器电路及运算放大器的控制方法 | |
| TWI790909B (zh) | 高速緩衝放大器 | |
| WO2022226687A1 (zh) | 源极驱动电路、显示装置和数据驱动方法 | |
| US11837164B2 (en) | Drive control circuit and related driving method thereof, and display panel |