TW201816763A - 通道運算放大器電路 - Google Patents

Abstract

一種通道運算放大器電路包含運算放大器緩衝電路，產生充電控制信號及放電控制信號，使得輸出電壓跟隨輸入電壓。通道運算放大器電路還包含充電電路，其輸入端接收充電控制信號，且其輸出端連接運算放大器緩衝電路的輸出電壓，該充電電路於轉態期間提供充電電流，且於穩態期間處於關閉狀態。通道運算放大器電路還包含放電電路，其輸入端接收放電控制信號，且其輸出端連接運算放大器緩衝電路的輸出電壓，該放電電路於轉態期間提供放電電流，且於穩態期間處於關閉狀態。

Description

通道運算放大器電路

本發明係有關一種通道運算放大器電路，特別是關於一種適用於液晶顯示器的源極驅動器的電流提升之運算放大器電路。

液晶顯示器（LCD）具有重量輕、低功耗且無輻射等優點，因此普遍使用於各種電子產品，例如桌上型電腦、平板電腦、手機等，作為輸出顯示之用。

第一圖顯示液晶顯示器100的系統方塊圖。閘極線GL1~GLn與資料線DL1~DLm互相交叉，於液晶面板11定義出矩陣形式排列的複數像素。於每一像素形成有薄膜電晶體TFT及液晶電容Clc，分別作為開關與液晶胞（liquid crystal cell）。液晶電容Clc的像素電極（pixel electrode）與共電壓（common voltage, Vcom）電極之間的電壓差產生電場以控制液晶分子，用以改變通過光線的強度。閘極驅動信號藉由閘極線GL1~GLn以開啟薄膜電晶體TFT，使得資料驅動信號藉由相應的資料線DL1~DLm而電性連接至像素電極。

液晶顯示器100包含閘極驅動器13以驅動閘極線GL1~GLn，且包含源極（或資料）驅動器15以驅動資料線DL1~DLm。於圖框（frame）顯示期間，閘極驅動器13依序提供閘極驅動信號至閘極線GL1~GLn，而源極驅動器15則提供資料驅動信號至資料線DL1~DLm，用以對液晶電容Clc的像素電極進行充電。

液晶顯示器100還包含時序控制器（timing controller或Tcon）17，用以控制閘極驅動器13及源極驅動器15，且提供影像信號給源極驅動器15。

源極驅動器15相應於資料線DL1~DLm具有通道運算放大器（channel operational amplifier）。對於可攜式裝置（例如筆記型電腦、行動電話或平板電腦）的應用，由於電源極為有限，因此該些通道運算放大器必須可以節省功耗。對於電視機的應用，操作溫度不可太高，因此該些通道運算放大器必須考量散熱問題。為了節省功耗或考量散熱問題，該些通道運算放大器必須具有較小的靜態電流（static current）。另一方面，對於高解析度之液晶面板11的應用，該些通道運算放大器必須具有較短的安定時間（settling time）或者較高的旋轉率（slew rate）。

然而，對於運算放大器（OPA）的設計，較小靜態電流與較短安定時間兩者互為衝突。因此，運算放大器的設計者必須就較小靜態電流（或低功耗）與較短安定時間（或高旋轉率）兩者做一個取捨。

因此亟需提出一種通道運算放大器電路，使其兼具較小靜態電流與較短安定時間。

鑑於上述，本發明實施例的目的之一在於提出一種電流提升之通道運算放大器電路，用以提升轉態期間的輸出電流，可縮短安定時間，且於穩態期間消耗較小的靜態電流。

根據本發明實施例，通道運算放大器電路包含運算放大器緩衝電路、充電電路及放電電路。運算放大器緩衝電路接收輸入電壓以產生輸出電壓，且產生充電控制信號及放電控制信號，使得輸出電壓跟隨輸入電壓。充電電路的輸入端接收充電控制信號，且其輸出端連接運算放大器緩衝電路的輸出電壓，該充電電路於轉態期間提供充電電流且於穩態期間處於關閉狀態。放電電路的輸入端接收放電控制信號，且其輸出端連接運算放大器緩衝電路的輸出電壓，該放電電路於轉態期間提供放電電流且於穩態期間處於關閉狀態。

第二A圖顯示運算放大器緩衝電路200的電路圖，可作為源極驅動器15的通道運算放大器（channel operational amplifier, CHOP）電路，第二B圖顯示第二A圖的相關信號的時序圖。為簡化說明，在本說明書及圖式中，部分元件的輸入端/輸出端與相應的電壓使用相同的符號來表示。在本說明書中，電晶體係以金屬氧化物半導體（MOS）電晶體來實施，但不限定於此。

運算放大器緩衝電路200包含運算放大器21，其具有正輸入端（+）及負輸入端（-）。正輸入端（+）作為運算放大器緩衝電路200的輸入端Vin以接收輸入電壓Vin，負輸入端（-）則從運算放大器緩衝電路200的輸出端Vout回饋接收輸出電壓Vout。

運算放大器緩衝電路200還包含充電電晶體（例如P型電晶體）Mp與放電電晶體（例如N型電晶體）Mn，串聯於電源AVDD與地之間。充電電晶體Mp之汲極與放電電晶體Mn之汲極的連接節點作為運算放大器緩衝電路200的輸出端Vout。

運算放大器21產生充電控制信號VP及放電控制信號VN。其中，充電控制信號VP控制充電電晶體Mp的閘極，用以提供充電路徑22給輸出負載；放電控制信號VN控制放電電晶體Mn的閘極，用以提供放電路徑23給輸出負載。當輸入電壓Vin大於輸出電壓Vout時，充電控制信號VP與放電控制信號VN的電壓位準會降低，讓充電電晶體Mp開啟的程度變大，使得流經充電電晶體Mp的電流增加；且讓放電電晶體Mn開啟的程度變小，使得流經放電電晶體Mn的電流減少。藉此，提高輸出電壓Vout的電壓位準，使其趨近於輸入電壓Vin的電壓位準。反之，當輸入電壓Vin小於輸出電壓Vout時，充電控制信號VP與放電控制信號VN的電壓位準會提高，讓充電電晶體Mp開啟的程度變小，使得流經充電電晶體Mp的電流減少；且讓放電電晶體Mn開啟的程度變大，使得流經放電電晶體Mn的電流增加。藉此，降低輸出電壓Vout的電壓位準，使其趨近於輸入電壓Vin的電壓位準。

第三圖顯示本發明實施例的電流提升（current boosting）之通道運算放大器電路300的方塊圖，其可適用於液晶顯示器的源極驅動器。

在本實施例中，通道運算放大器電路300包含運算放大器緩衝電路200，其可為第二A圖所示的電路，或者為等效改變的其他電路。如前所述，運算放大器緩衝電路200接收輸入電壓Vin以產生輸出電壓Vout。此外，運算放大器緩衝電路200產生充電控制信號VP及放電控制信號VN，使得輸出電壓Vout跟隨輸入電壓Vin。

本實施例的通道運算放大器電路300包含充電電路32，其輸入端接收運算放大器緩衝電路200提供的充電控制信號VP，且其輸出端連接至運算放大器緩衝電路200的輸出端Vout，作為整個通道運算放大器電路300的輸出端。充電電路32於轉態期間（transition state）提供充電電流Iop給負載（未顯示），且於穩態期間（steady state）處於關閉狀態。藉此，通道運算放大器電路300於轉態期間可具較大充電電流以縮短安定時間（或提高旋轉率），且運算放大器緩衝電路200可使用較小尺寸的充電電晶體Mp以消耗較小的靜態電流。反觀傳統緩衝電路使用較大尺寸的充電電晶體，雖然可於轉態期間具較大充電電流，但是於穩態期間卻消耗更大的靜態電流。

本實施例的通道運算放大器電路300包含放電電路33，其輸入端接收運算放大器緩衝電路200提供的放電控制信號VN，且其輸出端連接至運算放大器緩衝電路200的輸出端Vout，作為整個通道運算放大器電路300的輸出端。放電電路33於轉態期間接收負載的放電電流Ion，且於穩態期間處於關閉狀態。藉此，通道運算放大器電路300於轉態期間可具較大放電電流以縮短安定時間（或提高旋轉率），且運算放大器緩衝電路200可使用較小尺寸的放電電晶體Mn以消耗較小的靜態電流。反觀傳統緩衝電路使用較大尺寸的放電電晶體，雖然可於轉態期間具較大放電電流，但是於穩態期間卻消耗更大的靜態電流。

第四A圖顯示第三圖之充電電路32的詳細電路圖。充電電路32包含充電控制電晶體Pm（在本實施例中為P型電晶體），其閘極受控於充電控制信號VP。本實施例之充電控制電晶體Pm的元件尺寸遠較傳統來得小，因此可以有效減小雜散電容值。

本實施例之充電電路32包含第一截止電晶體Pn，設於電源AVDD與充電控制電晶體Pm之間，於穩態期間可降低充電控制電晶體Pm的源極-閘極電壓，促使充電電路32於穩態期間處於關閉狀態。在本實施例中，第一截止電晶體Pn為二極體連接型式（diode-connected）的P型電晶體，其閘極與汲極連接在一起作為陰極，連接至充電控制電晶體Pm的源極。

本實施例之充電電路32包含第一電流鏡（current mirror）321，其連接至第一截止電晶體Pn的源極（亦即陽極），經由第一截止電晶體Pn以提供第一鏡射電流給充電控制電晶體Pm。如第四A圖所示，本實施例之第一電流鏡321係由P型第一電晶體S1、P型第二電晶體S2所組成，其源極皆連接至電源AVDD且閘極連接在一起。P型第一電晶體S1的閘極與汲極連接在一起且連接至第一電流源3211；P型第二電晶體S2的汲極連接至第一截止電晶體Pn的源極（亦即陽極），以提供第一鏡射電流。在一實施例中，P型第一電晶體S1與P型第二電晶體S2的元件尺寸（例如電晶體的寬度）比例為1:1，使得（流經P型第二電晶體S2的）第一鏡射電流相同於第一電流源3211的電流。

本實施例之充電電路32包含第二電流鏡322，其連接至充電控制電晶體Pm（例如汲極），並以充電控制電晶體Pm的電流作為電流源。如第四A圖所示，本實施例之第二電流鏡322係由N型第三電晶體S3、N型第四電晶體S4所組成，其源極皆連接至地且閘極連接在一起。N型第三電晶體S3的閘極與汲極連接在一起且連接至充電控制電晶體Pm的汲極；N型第四電晶體S4提供第二鏡射電流。在一實施例中，N型第三電晶體S3與N型第四電晶體S4的元件尺寸比例為1:N（N大於1），使得（流經N型第四電晶體S4的）第二鏡射電流為流經N型第三電晶體S3之電流的N倍。

本實施例之充電電路32還包含第三電流鏡323，其連接至第二電流鏡322（例如N型第四電晶體S4的汲極），以（第二電流鏡322的）第二鏡射電流作為電流源，產生第三鏡射電流作為充電電流而提供給負載。如第四A圖所示，本實施例之第三電流鏡323係由P型第五電晶體S5、P型第六電晶體S6所組成，其源極皆連接至電源AVDD且閘極連接在一起。P型第五電晶體S5的閘極與汲極連接在一起且連接至第二電流鏡322的N型第四電晶體S4的汲極；P型第六電晶體S6的汲極作為通道運算放大器電路300的輸出端Vout，且提供第三鏡射電流作為通道運算放大器電路300的充電電流。在一實施例中，P型第五電晶體S5與P型第六電晶體S6的元件尺寸比例為1:1，使得（流經P型第六電晶體S6的）第三鏡射電流相同於第二電流鏡322的第二鏡射電流。

第四B圖顯示第三圖之放電電路33的詳細電路圖。本實施例之放電電路33的架構類似於充電電路32（第四A圖），但是元件的極性互為相反。放電電路33包含放電控制電晶體Nm（在本實施例中為N型電晶體），其閘極受控於放電控制信號VN。本實施例之放電控制電晶體Nm的元件尺寸遠較傳統來得小，因此可以有效減小雜散電容值。

本實施例之放電電路33包含第二截止電晶體Nn，設於充電控制電晶體Pm與地之間，於穩態期間可降低放電控制電晶體Nm的閘極-源極電壓，促使放電電路33於穩態期間處於關閉狀態。在本實施例中，第二截止電晶體Nn為二極體連接型式的N型電晶體，其閘極與汲極連接在一起作為陽極，連接至放電控制電晶體Nm的源極。

本實施例之放電電路33包含第四電流鏡331，其連接至第二截止電晶體Nn的源極（亦即陰極），經由第二截止電晶體Nn以提供第四鏡射電流給放電控制電晶體Nm（例如源極）。如第四B圖所示，本實施例之第四電流鏡331係由N型第七電晶體Q7、N型第八電晶體Q8所組成，其源極皆連接至地且閘極連接在一起。N型第七電晶體Q7的閘極與汲極連接在一起且連接至第二電流源3311；N型第八電晶體Q8的汲極連接至第二截止電晶體Nn的陰極（例如源極），以提供第四鏡射電流。在一實施例中，N型第七電晶體Q7與N型第八電晶體Q8的元件尺寸比例為1:1，使得（流經N型第八電晶體Q8的）第四鏡射電流相同於第二電流源3311的電流。

本實施例之放電電路33包含第五電流鏡332，其連接至放電控制電晶體Nm（例如汲極），並以放電控制電晶體Nm的電流作為電流源。如第四B圖所示，本實施例之第五電流鏡332係由P型第九電晶體Q9、P型第十電晶體Q10所組成，其源極皆連接至電源AVDD且閘極連接在一起。P型第九電晶體Q9的閘極與汲極連接在一起且連接至放電控制電晶體Nm的汲極；P型第十電晶體Q10提供第五鏡射電流。在一實施例中，P型第九電晶體Q9與P型第十電晶體Q10的元件尺寸比例為1:N（N大於1），使得（流經P型第十電晶體Q10的）第五鏡射電流為流經P型第九電晶體Q9之電流的N倍。

本實施例之放電電路33還包含第六電流鏡333，其連接至第五電流鏡332（例如P型第十電晶體Q10的汲極），以（第五電流鏡332的）第五鏡射電流作為電流源，產生第六鏡射電流提供給負載作為放電電流。如第四B圖所示，本實施例之第六電流鏡333係由N型第十一電晶體Q11、N型第十二電晶體Q12所組成，其源極皆連接至地且閘極連接在一起。N型第十一電晶體Q11的閘極與汲極連接在一起且連接至第五電流鏡332的P型第十電晶體Q10的汲極；N型第十二電晶體Q12的汲極作為通道運算放大器電路300的輸出端Vout，且提供第六鏡射電流作為通道運算放大器電路300的放電電流。在一實施例中，第十一電晶體Q11與N型第十二電晶體Q12的元件尺寸比例為1:1，使得（流經N型第十二電晶體Q12的）第六鏡射電流相同於第五電流鏡332的第五鏡射電流。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

100‧‧‧液晶顯示器

11‧‧‧液晶面板

13‧‧‧閘極驅動器

15‧‧‧源極驅動器

17‧‧‧時序控制器

200‧‧‧運算放大器緩衝電路

21‧‧‧運算放大器

22‧‧‧充電路徑

23‧‧‧放電路徑

300‧‧‧通道運算放大器電路

32‧‧‧充電電路

321‧‧‧第一電流鏡

3211‧‧‧第一電流源

322‧‧‧第二電流鏡

323‧‧‧第三電流鏡

33‧‧‧放電電路

331‧‧‧第四電流鏡

3311‧‧‧第二電流源

332‧‧‧第五電流鏡

333‧‧‧第六電流鏡

TFT‧‧‧薄膜電晶體

Clc‧‧‧液晶電容

Vcom‧‧‧共電壓

GL1~GLn‧‧‧閘極線

DL1~DLm‧‧‧資料線

Mp‧‧‧充電電晶體

Mn‧‧‧放電電晶體

Vin‧‧‧輸入端/輸入電壓

Vout‧‧‧輸出端/輸出電壓

+‧‧‧正輸入端

-‧‧‧負輸入端

VP‧‧‧充電控制信號

VN‧‧‧放電控制信號

Iop‧‧‧充電電流

Ion‧‧‧放電電流

AVDD‧‧‧電源

Pm‧‧‧充電控制電晶體

Nm‧‧‧放電控制電晶體

Pn‧‧‧第一截止電晶體

Nn‧‧‧第二截止電晶體

S1‧‧‧P型第一電晶體

S2‧‧‧P型第二電晶體

S3‧‧‧N型第三電晶體

S4‧‧‧N型第四電晶體

S5‧‧‧P型第五電晶體

S6‧‧‧P型第六電晶體

Q7‧‧‧N型第七電晶體

Q8‧‧‧N型第八電晶體

Q9‧‧‧P型第九電晶體

Q10‧‧‧P型第十電晶體

Q11‧‧‧N型第十一電晶體

Q12‧‧‧N型第十二電晶體

第一圖顯示液晶顯示器的系統方塊圖。 第二A圖顯示運算放大器緩衝電路的電路圖。 第二B圖顯示第二A圖的相關信號的時序圖。 第三圖顯示本發明實施例的電流提升之通道運算放大器電路的方塊圖。 第四A圖顯示第三圖之充電電路的詳細電路圖。 第四B圖顯示第三圖之放電電路的詳細電路圖。

Claims (15)

1. 一種通道運算放大器電路，包含： 一運算放大器緩衝電路，接收一輸入電壓以產生一輸出電壓，該運算放大器緩衝電路產生一充電控制信號及一放電控制信號，使得該輸出電壓跟隨該輸入電壓； 一充電電路，其輸入端接收該充電控制信號，且其輸出端連接該運算放大器緩衝電路的輸出電壓，該充電電路於轉態期間提供充電電流，且於穩態期間處於關閉狀態；及 一放電電路，其輸入端接收該放電控制信號，且其輸出端連接該運算放大器緩衝電路的輸出電壓，該放電電路於轉態期間提供放電電流，且於穩態期間處於關閉狀態。
2. 根據申請專利範圍第1項所述之通道運算放大器電路，其中該充電電路包含: 一充電控制電晶體，受控於該充電控制信號； 一第一截止電晶體，設於電源與該充電控制電晶體之間，促使該充電電路於穩態期間處於關閉狀態；及 至少一電流鏡，電性連接至該充電控制電晶體與該第一截止電晶體，用以提供該充電電流。
3. 根據申請專利範圍第2項所述之通道運算放大器電路，其中該放電電路包含: 一放電控制電晶體，受控於該放電控制信號； 一第二截止電晶體，設於該放電控制電晶體與地之間，促使該放電電路於穩態期間處於關閉狀態；及 至少一電流鏡，電性連接至該放電控制電晶體與該第二截止電晶體，用以提供該放電電流。
4. 根據申請專利範圍第3項所述之通道運算放大器電路，其中該充電控制電晶體包含一P型電晶體；且該第一截止電晶體包含二極體連接型式的P型電晶體，其閘極與汲極連接在一起作為陰極，連接至該充電控制電晶體的源極。
5. 根據申請專利範圍第4項所述之通道運算放大器電路，其中該放電控制電晶體包含一N型電晶體；且該第二截止電晶體包含二極體連接型式的N型電晶體，其閘極與汲極連接在一起作為陽極，連接至該放電控制電晶體的源極。
6. 根據申請專利範圍第5項所述之通道運算放大器電路，其中該充電電路的至少一電流鏡包含： 一第一電流鏡，連接至該第一截止電晶體，經由該第一截止電晶體以提供一第一鏡射電流給該充電控制電晶體； 一第二電流鏡，連接至該充電控制電晶體，並以該充電控制電晶體的電流作為電流源，以產生一第二鏡射電流；及 一第三電流鏡，連接至該第二電流鏡，並以該第二鏡射電流作為電流源，以產生一第三鏡射電流作為該充電電流。
7. 根據申請專利範圍第6項所述之通道運算放大器電路，其中該第一電流鏡包含： 一第一電流源； 一P型第一電晶體，其閘極與汲極連接在一起且連接至該第一電流源；及 一P型第二電晶體，其汲極連接至該第一截止電晶體的源極，以提供該第一鏡射電流； 其中該P型第一電晶體與該P型第二電晶體的源極皆連接至電源且其閘極連接在一起。
8. 根據申請專利範圍第6項所述之通道運算放大器電路，其中該第二電流鏡包含： 一N型第三電晶體，其閘極與汲極連接在一起且連接至該充電控制電晶體的汲極；及 一N型第四電晶體，提供該第二鏡射電流； 其中該N型第三電晶體與該N型第四電晶體的源極皆連接至地且其閘極連接在一起。
9. 根據申請專利範圍第8項所述之通道運算放大器電路，其中該N型第三電晶體與該N型第四電晶體的元件尺寸比例為1:N，其中N大於1，使得該第二鏡射電流為流經該N型第三電晶體之電流的N倍。
10. 根據申請專利範圍第6項所述之通道運算放大器電路，其中該第三電流鏡包含： 一P型第五電晶體，其閘極與汲極連接在一起且連接至該第二電流鏡；及 一P型第六電晶體，其汲極提供該第三鏡射電流； 其中該P型第五電晶體與該P型第六電晶體的源極皆連接至電源且其閘極連接在一起。
11. 根據申請專利範圍第5項所述之通道運算放大器電路，其中該放電電路的至少一電流鏡包含： 一第四電流鏡，連接至該第二截止電晶體，經由該第二截止電晶體以提供一第四鏡射電流給該放電控制電晶體； 一第五電流鏡，連接至該放電控制電晶體，並以該放電控制電晶體的電流作為電流源，以產生一第五鏡射電流；及 一第六電流鏡，連接至該第五電流鏡，並以該第五鏡射電流作為電流源，以產生一第六鏡射電流作為該放電電流。
12. 根據申請專利範圍第11項所述之通道運算放大器電路，其中該第四電流鏡包含： 一第二電流源； 一N型第七電晶體，其閘極與汲極連接在一起且連接至該第二電流源；及 一N型第八電晶體，其汲極連接至該第二截止電晶體的源極，以提供該第四鏡射電流； 其中該N型第七電晶體與該N型第八電晶體的源極皆連接至地且其閘極連接在一起。
13. 根據申請專利範圍第11項所述之通道運算放大器電路，其中該第五電流鏡包含： 一P型第九電晶體，其閘極與汲極連接在一起且連接至該放電控制電晶體的汲極；及 一P型第十電晶體，提供該第五鏡射電流； 其中該P型第九電晶體與該P型第十電晶體的源極皆連接至電源且其閘極連接在一起。
14. 根據申請專利範圍第13項所述之通道運算放大器電路，其中該P型第九電晶體與該P型第十電晶體的元件尺寸比例為1:N，其中N大於1，使得該第五鏡射電流為流經該P型第九電晶體之電流的N倍。
15. 根據申請專利範圍第11項所述之通道運算放大器電路，其中該第六電流鏡包含： 一N型第十一電晶體，其閘極與汲極連接在一起且連接至該第五電流鏡；及 一N型第十二電晶體，其汲極提供該第六鏡射電流； 其中該N型第十一電晶體與該N型第十二電晶體的源極皆連接至地且其閘極連接在一起。