TWI804013B

TWI804013B - 動態控制輸出級之低穩態電流之通道運算放大器電路

Info

Publication number: TWI804013B
Application number: TW110139137A
Authority: TW
Inventors: 蔡水河; 郭洲銘
Original assignee: 大陸商常州欣盛半導體技術股份有限公司
Priority date: 2021-10-21
Filing date: 2021-10-21
Publication date: 2023-06-01
Also published as: TW202318793A

Abstract

一種通道運算放大器電路，包括輸入級電路、輸出級電路、電壓調整電路及偵測電路。輸出級電路包括第一及第二電晶體。第一及第二電晶體串接於工作電壓與接地電壓之間。輸入級電路耦接第一及第二電晶體的閘極，且接收輸入電壓及輸出電壓並輸出第一及第二閘極控制電壓至第一及第二電晶體的閘極。電壓調整電路包括第三及第四電晶體。第三電晶體耦接於工作電壓與第二閘極控制電壓之間。第四電晶體耦接於第一閘極控制電壓與接地電壓之間。偵測電路偵測輸入電壓及輸出電壓並選擇性地控制第三及第四電晶體的操作來調整第一或第二閘極控制電壓。

Description

動態控制輸出級之低穩態電流之通道運算放大器電路

本發明係與運算放大器有關，特別是關於一種能夠有效降低穩態電流(Steady current)以節省功耗(Power consumption)的通道運算放大器(Channel operational amplifier, CHOP)電路。

請參照圖1，圖1繪示傳統的通道運算放大器電路的示意圖。如圖1所示，傳統的通道運算放大器電路1包括輸入級(Input stage)電路INS及輸出級(Output stage)電路OS。輸入級電路INS包括差動運算放大器OP。輸出級電路OS包括兩個驅動電晶體：第一電晶體M1及第二電晶體M2。第一電晶體M1與第二電晶體M2串接於工作電壓AVDD與接地電壓GND之間。第一電晶體M1與第二電晶體M2之間的接點具有輸出電壓VOUT。差動運算放大器OP的正輸入端+接收輸入電壓VIN且其負輸入端-接收輸出電壓VOUT。差動運算放大器OP的第一輸出端提供第一閘極控制電壓VP至第一電晶體M1的閘極且其第二輸出端提供第二閘極控制電壓VN至第二電晶體M2的閘極。

亦請參照圖2，當傳統的通道運算放大器電路1應用於源極驅動電路時，在對顯示面板的像素進行充電的情況下，第一閘極控制電壓VP及第二閘極控制電壓VN會被拉低(pulled low)，以產生從第一電晶體M1至像素的充電電流，在放電的情況下反之亦然。在穩態下，第一閘極控制電壓VP會被拉高(pulled high)，以減少充電電流而穩定下來，但第二閘極控制電壓VN仍維持於低電位。

然而，第一閘極控制電壓VP的電位在充電階段不夠低，反之亦然。因此，在充電狀態下，輸出級電路OS的第一電晶體M1的寬度需夠大，才能提供足夠的電流對顯示面板之像素充電。然而，一旦第一電晶體M1的寬度增大，亦會相對應使得在穩態下流經第一電晶體M1的穩態電流I1增大，導致功耗增加，亟待改善。

因此，本發明提出一種能夠有效降低穩態電流以節省功耗的通道運算放大器電路，以解決先前技術所遭遇到的問題。

本發明之一較佳具體實施例為一種通道運算放大器電路。於此實施例中，通道運算放大器電路包括輸入級電路、輸出級電路、電壓調整電路及偵測電路。輸出級電路包括第一電晶體及第二電晶體。第一電晶體與第二電晶體串接於工作電壓與接地電壓之間。輸入級電路耦接第一電晶體的閘極及第二電晶體的閘極，用以接收輸入電壓及輸出電壓並分別輸出第一閘極控制電壓及第二閘極控制電壓至第一電晶體及第二電晶體的閘極。電壓調整電路包括第三電晶體及第四電晶體，第三電晶體耦接於工作電壓與第二閘極控制電壓之間。第四電晶體耦接於第一閘極控制電壓與接地電壓之間。偵測電路耦接於輸入級電路與電壓調整電路之間，用以偵測輸入電壓及輸出電壓並選擇性地控制第三電晶體及第四電晶體的操作來調整第一閘極控制電壓或第二閘極控制電壓。

於一實施例中，當偵測電路控制第四電晶體導通(Turn-on)時，第一閘極控制電壓被調整至接地電壓。

於一實施例中，當通道運算放大器電路應用於源極驅動電路來驅動顯示面板時，第一電晶體的閘極受控於被調整至接地電壓的第一閘極控制電壓而增大其輸出電流來對顯示面板之像素充電，使得第一電晶體所需的寬度變小，而相對應降低在穩態下流經第一電晶體的穩態電流，以節省功耗。

於一實施例中，當偵測電路控制第三電晶體導通時，第二閘極控制電壓被調整至工作電壓。

於一實施例中，當通道運算放大器電路應用於源極驅動電路來驅動顯示面板時，第二電晶體的閘極受控於被調整至工作電壓的第二閘極控制電壓而增大其輸出電流來對顯示面板之像素放電，使得第二電晶體所需的寬度變小，而相對應降低在穩態下流經第二電晶體的穩態電流，以節省功耗。

於一實施例中，偵測電路包括比較器及控制單元。比較器用以比較輸入電壓及輸出電壓以產生比較結果。控制單元分別耦接比較器、第三電晶體的閘極及第四電晶體的閘極，用以根據比較結果選擇性地控制第三電晶體或第四電晶體的操作。

於一實施例中，當比較結果為輸入電壓與輸出電壓的差距過大時，控制單元會選擇性地控制第三電晶體或第四電晶體導通。

於一實施例中，第一電晶體為P型電晶體且第二電晶體為N型電晶體。

於一實施例中，第三電晶體為P型電晶體且第四電晶體為N型電晶體。

於一實施例中，輸出電壓係由第一電晶體與第二電晶體之間的接點所提供。

相較於先前技術，本發明的通道運算放大器電路能夠透過在充/放電期間動態調整閘極控制電壓的電位來控制驅動電晶體增大其提供的充/放電電流以相對應減少驅動電晶體所需的寬度，藉以降低在穩態下流經驅動電晶體的穩態電流，故能達到節省功耗之效果。

本發明之一較佳具體實施例為一種通道運算放大器電路。於此實施例中，通道運算放大器電路可應用於顯示裝置的源極驅動電路並透過資料線耦接至顯示面板，以驅動顯示面板上之像素，但不以此為限。

請參照圖3，圖3繪示此實施例中之通道運算放大器電路3的示意圖。如圖3所示，通道運算放大器電路3包括輸入級電路INS、輸出級電路OS、偵測電路30及電壓調整電路32。

輸出級電路OS包括第一電晶體M1及第二電晶體M2。第一電晶體M1與第二電晶體M2串接於工作電壓AVDD與接地電壓GND之間且第一電晶體M1為P型電晶體且第二電晶體M2為N型電晶體，但不以此為限。第一電晶體M1與第二電晶體M2之間的接點提供輸出電壓VOUT。

輸入級電路INS分別耦接第一電晶體M1及第二電晶體M2的閘極。輸入級電路INS分別接收輸入電壓VIN及輸出電壓VOUT，並輸出第一閘極控制電壓VP至第一電晶體M1的閘極且輸出第二閘極控制電壓VN至第二電晶體M2的閘極。輸入級電路INS包括差動運算放大器OP，其兩輸入端分別接收輸入電壓VIN及輸出電壓VOUT且其兩輸出端分別輸出第一閘極控制電壓VP及第二閘極控制電壓VN。

電壓調整電路32包括第三電晶體MS1及第四電晶體MS2，且第三電晶體MS1為P型電晶體且第四電晶體MS2為N型電晶體。第三電晶體MS1耦接於工作電壓AVDD與第二閘極控制電壓VN之間。第四電晶體MS2耦接於第一閘極控制電壓VP與接地電壓GND之間。

偵測電路30耦接於輸入級電路INS與電壓調整電路32之間，用以偵測輸入電壓VIN及輸出電壓VOUT並選擇性地控制第三電晶體MS1及第四電晶體MS2的操作來調整第一閘極控制電壓VP或第二閘極控制電壓VN。需說明的是，偵測電路30可包括比較器301及控制單元302。比較器301用以比較輸入電壓VIN及輸出電壓VOUT以產生比較結果。控制單元302分別耦接第三電晶體MS1的閘極及第四電晶體MS2的閘極，用以根據輸入電壓VIN及輸出電壓VOUT的比較結果選擇性地控制第三電晶體MS1及第四電晶體MS2的操作來調整第一閘極控制電壓VP或第二閘極控制電壓VN。

於實際應用中，當輸入電壓VIN及輸出電壓VOUT的比較結果為輸入電壓VIN與輸出電壓VOUT的差距過大時，控制單元302會選擇性地控制第三電晶體MS1或第四電晶體MS2導通。

若以充電狀態為例，控制單元302會控制第四電晶體MS2導通並控制第三電晶體MS1關閉，使得控制第一電晶體M1的第一閘極控制電壓VP被拉低至接地電壓GND。因此，相較於先前技術，本發明的第一電晶體M1的閘極電壓更低而可提供更多的電流對顯示面板之像素充電，故本發明的第一電晶體M1僅需較小的寬度即可提供與先前技術相同的充電電流。

在穩態時，第四電晶體MS2會關閉，第一閘極控制電壓VP會拉高，但第一電晶體M1不會完全關閉。在提供相同的充電電流的情況下，本發明的第一電晶體M1所需的寬度小於先前技術的第一電晶體M1所需的寬度，所以流經本發明的第一電晶體M1的穩態電流I2亦會低於流經先前技術的第一電晶體M1的穩態電流I1(如圖4所示)，藉以達到節省功耗之效果。

反之，在放電狀態下，控制單元302會控制第三電晶體MS1導通並控制第四電晶體MS2關閉，使得控制第二電晶體M2的第二閘極控制電壓VN被拉升至工作電壓AVDD。其餘可依此類推，於此不另行贅述。

1…通道運算放大器電路 INS…輸入級電路 OS…輸出級電路 OP…差動運算放大器 M1…第一電晶體 M2…第二電晶體 VIN…輸入電壓 VOUT…輸出電壓 AVDD…工作電壓 GND…接地電壓 VP…第一閘極控制電壓 VN…第二閘極控制電壓 I1…穩態電流 3…通道運算放大器電路 30…偵測電路 32…電壓調整電路 301…比較器 302…控制單元 MS1…第三電晶體 MS2…第四電晶體 I2…穩態電流

圖1繪示傳統的通道運算放大器(CHOP)電路1的示意圖。

圖2繪示傳統的通道運算放大器電路的輸入電壓VIN、輸出電壓VOUT、第一閘極控制電壓VP及第二閘極控制電壓VN的時序圖。

圖3繪示本發明之一具體實施例中之通道運算放大器電路3的示意圖。

圖4繪示在穩態下本發明的通道運算放大器電路3所產生的穩態電流I2小於傳統的通道運算放大器電路1所產生的穩態電流I1的示意圖。

3…通道運算放大器電路 30…偵測電路 32…電壓調整電路 301…比較器 302…控制單元 INS…輸入級電路 OS…輸出級電路 OP…差動運算放大器 M1…第一電晶體 M2…第二電晶體 MS1…第三電晶體 MS2…第四電晶體 VIN…輸入電壓 VOUT…輸出電壓 AVDD…工作電壓 GND…接地電壓 VP…第一閘極控制電壓 VN…第二閘極控制電壓 I2…穩態電流

Claims

一種通道運算放大器電路，包括：輸出級電路，包括第一電晶體及第二電晶體，該第一電晶體與該第二電晶體串接於工作電壓與接地電壓之間；輸入級電路，耦接該第一電晶體的閘極及該第二電晶體的閘極，用以接收輸入電壓及輸出電壓並分別輸出第一閘極控制電壓及第二閘極控制電壓至該第一電晶體及該第二電晶體的閘極；電壓調整電路，包括第三電晶體及第四電晶體，該第三電晶體耦接於該工作電壓與該第二閘極控制電壓之間，該第四電晶體耦接於該第一閘極控制電壓與該接地電壓之間；以及偵測電路，耦接於該輸入級電路與該電壓調整電路之間且該偵測電路並聯地分別耦接該第三電晶體與該第四電晶體的閘極，用以偵測該輸入電壓及該輸出電壓並選擇性地控制該第三電晶體及該第四電晶體的操作來調整該第一閘極控制電壓或該第二閘極控制電壓；其中，該第三電晶體與該第四電晶體係並聯地耦接至該偵測電路且該第三電晶體與該第四電晶體的閘極之間並未彼此串接。
如請求項1所述的通道運算放大器電路，其中當該偵測電路控制該第四電晶體導通(Turn-on)時，該第一閘極控制電壓被調整至該接地電壓。
如請求項2所述的通道運算放大器電路，其中當該通道運算放大器電路應用於源極驅動電路來驅動顯示面板時，該第一電晶體的閘極受控於被調整至該接地電壓的該第一閘極控制電壓而增大其輸出電流來對該顯示面板之像素充電，使得該第一電晶體所需的寬度變小，而相對應降低在穩態下流經該第一電晶體的穩態電流，以節省功耗。
如請求項1所述的通道運算放大器電路，其中當該偵測電路控制該第三電晶體導通時，該第二閘極控制電壓被調整至該工作電壓。
如請求項4所述的通道運算放大器電路，其中當該通道運算放大器電路應用於源極驅動電路來驅動顯示面板時，該第二電晶體的閘極受控於被調整至該工作電壓的該第二閘極控制電壓而增大其輸出電流來對該顯示面板之像素放電，使得該第二電晶體所需的寬度變小，而相對應降低在穩態下流經該第二電晶體的穩態電流，以節省功耗。
如請求項1所述的通道運算放大器電路，其中該偵測電路包括：比較器，用以比較該輸入電壓及該輸出電壓以產生比較結果；以及控制單元，分別耦接該比較器、該第三電晶體的閘極及該第四電晶體的閘極，用以根據該比較結果選擇性地控制該第三電晶體或該第四電晶體的操作。
如請求項6所述的通道運算放大器電路，其中當該比較結果為該輸入電壓與該輸出電壓的差距過大時，該控制單元會選擇性地控制該第三電晶體或該第四電晶體導通。
如請求項1所述的通道運算放大器電路，其中該第一電晶體為P型電晶體且該第二電晶體為N型電晶體。
如請求項1所述的通道運算放大器電路，其中該第三電晶體為P型電晶體且該第四電晶體為N型電晶體。
如請求項1所述的通道運算放大器電路，其中該輸出電壓係由該第一電晶體與該第二電晶體之間的接點所提供。