TWI789192B - 裸晶測試系統及其測試方法 - Google Patents

裸晶測試系統及其測試方法 Download PDF

Info

Publication number
TWI789192B
TWI789192B TW110149476A TW110149476A TWI789192B TW I789192 B TWI789192 B TW I789192B TW 110149476 A TW110149476 A TW 110149476A TW 110149476 A TW110149476 A TW 110149476A TW I789192 B TWI789192 B TW I789192B
Authority
TW
Taiwan
Prior art keywords
temperature compensation
resistance values
temperature
calibration
interpolated
Prior art date
Application number
TW110149476A
Other languages
English (en)
Other versions
TW202326152A (zh
Inventor
洪嘉宏
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110149476A priority Critical patent/TWI789192B/zh
Priority to CN202210938726.4A priority patent/CN116413575A/zh
Application granted granted Critical
Publication of TWI789192B publication Critical patent/TWI789192B/zh
Publication of TW202326152A publication Critical patent/TW202326152A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Die Bonding (AREA)

Abstract

本發明提供一種裸晶測試系統及其測試方法。裸晶測試系統包括用以提供測試命令的控制裝置與測試裝置。測試裝置包括具有溫度補償電阻串與校準電阻串的待測裸晶，測試裝置依據測試命令進行頻率測試操作。頻率測試操作包括：在第一溫度下，依序調整溫度補償電阻串為多個溫度補償電阻値，並依序調整校準電阻串來對待測裸晶進行輸出頻率校準，以產生多個校準電阻値；對多個溫度補償電阻値與多個校準電阻値進行內插運算；依序在第二溫度與第三溫度下依據多個經內插溫度補償電阻値與多個經內插校準電阻値進行輸出頻率測試以產生多個輸出頻率。

Description

裸晶測試系統及其測試方法
本發明是有關於一種裸晶測試系統，且特別是有關於一種可在不同溫度條件下進行輸出頻率測試的裸晶測試系統及其測試方法。
傳統上，半導體元件測試可區分為封裝前測試(裸晶測試)與封裝後測試。一般來說，封裝前測試使用探針卡(probe card)對裸晶(die)進行測試，而封裝後測試對封裝後的腳位進行測試。傳統上，在常溫、低溫與高溫下分別使用多組溫度補償係數(溫度補償電阻串的電阻值)對裸晶進行輸出頻率測試。然而，若發現裸晶良率過低而想要重新測試另一組溫度補償係數時，傳統方法需要重複進行高低溫升降動作再來收集資料，將耗費大量測試時間。
本發明提供一種裸晶測試系統及其測試方法，用以解決裸晶測試無法快速測試多組溫度補償係數的問題。
本發明的實施例提供一種裸晶測試系統。裸晶測試系統包括但不限於控制裝置與測試裝置。控制裝置用以提供測試命令至測試裝置。測試裝置，包括具有溫度補償電阻串與校準電阻串的待測裸晶，測試裝置依據測試命令進行頻率測試操作。其中頻率測試操作包括：在第一溫度下，測試裝置依據測試命令依序調整溫度補償電阻串為多個溫度補償電阻値，並依序調整校準電阻串來對待測裸晶進行輸出頻率校準，以產生對應多個溫度補償電阻値的多個校準電阻値；控制裝置對多個溫度補償電阻値與多個校準電阻値進行內插運算，以產生多個經內插溫度補償電阻値與多個經內插校準電阻値；測試裝置依序在第二溫度與第三溫度下依據多個經內插溫度補償電阻値與多個經內插校準電阻値進行輸出頻率測試，以產生對應多個經內插溫度補償電阻値與多個經內插校準電阻値的多個輸出頻率。
本發明的實施例提供一種裸晶測試方法，適用於裸晶測試系統，裸晶測試系統包括但不限於控制裝置與測試裝置。控制裝置用以提供測試命令，測試裝置包括具有溫度補償電阻串與校準電阻串的待測裸晶，頻率測試方法包括：在第一溫度下，依據測試命令依序調整溫度補償電阻串為多個溫度補償電阻値，並依序調整校準電阻串來對待測裸晶進行輸出頻率校準，以產生對應多個溫度補償電阻値的多個校準電阻値；對多個溫度補償電阻値與多個校準電阻値進行內插運算，以產生多個經內插溫度補償電阻値與多個經內插校準電阻値；依序在第二溫度與第三溫度下依據多個經內插溫度補償電阻値與多個經內插校準電阻値進行輸出頻率測試，以產生對應多個經內插溫度補償電阻値與多個經內插校準電阻値的多個輸出頻率。
基於上述，在本發明一些實施例中，藉由內插運算增加溫度補償電阻値與校準電阻値的組數，以依序在低溫與高溫下產生多個輸出頻率。由於僅需於進入低溫與高溫各一次即可運用內插運算取得多組經內插溫度補償電阻値與經內插校準電阻値以進行輸出頻率測試，無需重複進行高低溫升降動作來進行測試，可節省大量測試時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依據本發明一實施例所繪示的裸晶測試系統的方塊圖。請參照圖1，裸晶測試系統10包括但不限於控制裝置110與測試裝置120。控制裝置110具有輸入輸出電路111、處理器112與記憶體113，控制裝置110用以提供測試命令CMD至測試裝置120。輸入輸出電路用以提供測試命令CMO並接收輸出頻率CKO，處理器112耦接輸入輸出電路111，用以提供測試命令CMO與進行頻率測試操作中相關運算與資料處理。記憶體113用以儲存頻率測試操作中的資料。測試裝置120包括待測裸晶121，待測裸晶121具有溫度補償電阻串122、校準電阻串123、處理器124與輸入輸出電路125。待測裸晶121中的處理器124用以結合待測裸晶121的其他電路產生輸出頻率CKO。測試裝置120藉由輸入輸出電路125接收測試命令CMD並提供輸出頻率CKO至控制裝置110，控制裝置110與測試裝置120依據測試命令CMD進行頻率測試操作。溫度補償電阻串122與校準電阻串123可以是可變電阻串。溫度補償電阻串112的溫度補償電阻值與校準電阻串113的校準電阻値受控於控制裝置110。
圖2是依據本發明一實施例所繪示的裸晶測試方法的流程圖。關於頻率測試操作，於步驟S210，在第一溫度下，測試裝置可依據測試命令依序調整多個溫度補償電阻串為多個溫度補償電阻值，並依序調整校正電阻串來對待測裸晶進行頻率校準，以產生對應多個溫度補償電阻値的多個校正電阻値。舉例而言，在攝氏25度(第一溫度)下，測試裝置120可依據測試命令CMD依序調整測試裝置120中的溫度補償電阻串122為多個溫度補償電阻值，並依序調整校準電阻串123來對待測裸晶121進行輸出頻率校準，以獲得對應多個溫度補償電阻値的多個校準電阻値。
更進一步說，多個溫度補償電阻值包括預設溫度補償電阻值RT1、最大溫度補償電阻值RT2，最小溫度補償電阻值RT3，且最大溫度補償電阻值RT2大於預設溫度補償電阻值RT1，預設溫度補償電阻值RT1大於最小溫度補償電阻值RT3。測試裝置120依據測試命令CMD先調整溫度補償電阻串122為預設溫度補償電阻值RT1，再調整校準電阻值為對應預設溫度補償電阻值RT1的校準電阻值RC1，以使待測裸晶121的輸出頻率被校準為參考頻率REF，參考頻率REF例如是12MHz。接著，調整溫度補償電阻串122為最大溫度補償電阻值RT2，再調整校準電阻值為對應最大溫度補償電阻值RT2的校準電阻值RC2，以使待測裸晶121的輸出頻率被校準為參考頻率REF。最後，調整溫度補償電阻串122為最小溫度補償電阻值RT3，再調整校準電阻值為對應最小溫度補償電阻值RT3的校準電阻值RC3，以使待測裸晶121的輸出頻率被校準為參考頻率REF。
接著，於步驟S220，控制裝置110對多組溫度補償電阻値與校準電阻値進行內插運算，內插運算可以是牛頓多項式內插運算(Newton Polynomial Interpolation)，以產生多個經內插溫度補償電阻値與多個經內插校正電阻値。具體而言，控制裝置110可對預設溫度補償電阻值RT1及其對應的校準電阻值RC1、最大溫度補償電阻值RT2及其對應的校準電阻值RC2、以及最小溫度補償電阻值RT3及其對應的校準電阻值RC3進行內插運算，以產生8組經內插溫度補償電阻値IT1-IT8及其對應的經內插校準電阻值IC1-IC8。請注意，8組僅為示例，本發明不限制內插運算所產生的數值數量。舉例來說，內插運算可以先將經內插溫度補償電阻値IT4設為預設溫度補償電阻值RT1，將對應的經內插校準電阻值IC4設為校準電阻值RC1。將經內插溫度補償電阻値IT8設為最大溫度補償電阻值RT2，將對應的經內插校準電阻值IC8設為校準電阻值RC2。將經內插溫度補償電阻値IT1設為最小溫度補償電阻值RT3，將對應的經內插校準電阻值IC1設為校準電阻值RC3。如表一所示。 表一
IT1 IT2 IT3 IT4 IT5 IT6 IT7 IT8
RT3     RT1       RT2
IC1 IC2 IC3 IC4 IC5 IC6 IC7 IC8
RC3     RC1       RC2
接著，控制裝置110對(IT1, IC1)與(IT4, IC4)進行內插運算，以取得介於(RT3, RC3)與(RT1, RC1)的經內插溫度補償電阻値IT2-IT3及其對應的經內插校準電阻值IC2-IC3。(IT4, IC4)與(IT8, IC8)進行內插運算，以取得介於(RT1, RC1)與(RT2, RC2)的經內插溫度補償電阻値IT5-IT7及其對應的經內插校準電阻值IC5-IC7。
必須注意的是，在內插運算後，經內插溫度補償電阻値IT1-IT8的值是逐漸增加的。也就是說，經內插溫度補償電阻値IT1小於經內插溫度補償電阻値IT2，經內插溫度補償電阻値IT2小於經內插溫度補償電阻値IT3，經內插溫度補償電阻値IT3小於經內插溫度補償電阻値IT4，以此類推，而經內插溫度補償電阻値IT8是最大值。舉例來說，經內插溫度補償電阻値IT1-IT8的值可分別是443、450、457、464、471、478、485、492階，其中階為電阻串的可調階數的示意單位，並非實際單位。另外，經內插溫度補償電阻値IT1-IT8的數量為8組，大於多個補償電阻値RT1-RT3的數量為3組。且多個經內插校準電阻値IC1-IC8的數量為8組，大於多個校準電阻値RC1-RC3的數量為3組。
於步驟S230，測試裝置120可依序在第二溫度與第三溫度下在第二溫度與第三溫度下依據多個經內插溫度補償電阻値與多個經內插校正電阻値進行輸出頻率測試，以產生對應多個經內插溫度補償電阻値與多個經內插校正電阻値的多個輸出頻率。在一實施例中，第二溫度低於第一溫度，且第三溫度高於第一溫度。舉例來說，第二溫度與第三溫度可分別是攝氏-40度與攝氏125度，測試裝置120可依據多個經內插溫度補償電阻値IT1-IT8與多個經內插校正電阻値IC1-IC8進行輸出頻率測試，以產生對應多個經內插溫度補償電阻値IT1-IT8與多個經內插校正電阻値IC1-IC8的多個輸出頻率CKO1-CKO8。在一實施例中，測試裝置120可先在-40度下分別依據經內插溫度補償電阻値IC1-IC8與經內插校正電阻値IT1-IT8調整待測裸晶124中的溫度補償電阻串122與校正電阻串123，從而產生-40度下對應8組經內插溫度補償電阻値IC1-IC8與經內插校正電阻値IT1-IT8的8個輸出頻率CKO1-CKO8。接著，測試裝置120可在125度下分別依據經內插溫度補償電阻値IC1-IC8與經內插校正電阻値IT1-IT8調整待測裸晶124中的溫度補償電阻串122與校正電阻串123，從而產生125度下對應8組經內插溫度補償電阻値IC1-IC8與經內插校正電阻値IT1-IT8的8個輸出頻率CKO9-CKO16。
圖3是依據本發明一實施例所繪示的裸晶測試方法的測試操作流程圖。請同時參照圖2與圖3，於步驟S310，裸晶測試系統10開始頻率測試操作。步驟S320對應圖2的步驟S210，包括步驟S321至步驟S329。於步驟S321，控制裝置110依據測試命令CMD將預設溫度補償電阻值RT1載入測試裝置120，使溫度補償電阻串122被調整為具有預設溫度補償電阻值RT1。於步驟S322，控制裝置110藉由測試裝置120調整校準電阻串123至校準電阻值RC1以進行輸出頻率校準，使輸出頻率CKO被校準至參考頻率REF，例如是12MHz。接著，於步驟S323，在輸出頻率CKO被校準至參考頻率REF下，控制裝置120儲存對應預設溫度補償電阻值RT1的校準電阻值RC1至記憶體113中的位址1。
於步驟S324，控制裝置110依據測試命令CMD將最大溫度補償電阻值RT2載入測試裝置120，使溫度補償電阻串122被調整為具有最大溫度補償電阻值RT2。於步驟S325，控制裝置110藉由測試裝置120調整校準電阻串123至校準電阻值RC2以進行輸出頻率校準，使輸出頻率CKO被校準至參考頻率REF，例如是12MHz。接著，於步驟S326，在輸出頻率CKO被校準至參考頻率REF下，控制裝置120儲存對應最大溫度補償電阻值RT2的校準電阻值RC2至記憶體113中的位址2。
於步驟S327，控制裝置110依據測試命令CMD將最小溫度補償電阻值RT3載入測試裝置120，使溫度補償電阻串122被調整為具有最小溫度補償電阻值RT3。於步驟S328，控制裝置110藉由測試裝置120調整校準電阻串123至校準電阻值RC3以進行輸出頻率校準，使輸出頻率CKO被校準至參考頻率REF，例如是12MHz。接著，於步驟S329，在輸出頻率CKO被校準至參考頻率REF下，控制裝置120儲存對應最小溫度補償電阻值RT3的校準電阻值RC3至記憶體113中的位址3。
接著，步驟S330對應圖2的步驟S220，控制裝置110對溫度補償電阻値RT1-RT3與校準電阻値RC1-RC3進行內插運算，以產生經內插溫度補償電阻値IT1-IT8與經內插校正電阻値IC1-IC8。
步驟S340對應圖2的步驟S230，包括步驟S341至步驟S344。於步驟S341，測試裝置120先降溫至-40度，依序載入經內插溫度補償電阻値IC1-IC8與對應的經內插校正電阻値IT1-IT8，以產生輸出頻率CKO1-CKO8。詳細而言，在-40度下，控制裝置110可先透過測試裝置120將溫度補償電阻串122調整為具有經內插溫度補償電阻値IC1，將校正電阻串調整為具有經內插校正電阻値IT1，然後測試裝置120進行輸出頻率測試，以產生輸出頻率CKO1。關於輸出頻率CKO2-CKO8，以此類推，不再贅述。於步驟S342，控制裝置120將輸出頻率CKO1-CKO8記錄並儲存至記憶體113，例如是位址1至位址4以外的其他位址。
於步驟S343，測試裝置120升溫至125度，依序載入經內插溫度補償電阻値IC1-IC8與對應的經內插校正電阻値IT1-IT8，以產生輸出頻率CKO9-CKO16。詳細而言，在125度下，控制裝置110可先透過測試裝置120將溫度補償電阻串122調整為具有經內插溫度補償電阻値IC1，將校正電阻串調整為具有經內插校正電阻値IT1，然後測試裝置120進行輸出頻率測試，以產生輸出頻率CKO9。關於輸出頻率CKO10-CKO16，以此類推，不再贅述。於步驟S344，控制裝置120將輸出頻率CKO9-CKO16記錄並儲存至記憶體113，例如是位址1至位址4以外的其他位址。
於步驟S350，請同時參照圖4A至圖4H。控制裝置110依據上述測試結果計算最佳溫度補償電阻值。具體而言，控制裝置110依據經內插溫度補償電阻値IT1-IT8、經內插校準電阻値IC1-IC8、參考頻率REF以及輸出頻率CKO1-CKO16以分別產生圖4A至圖4H的溫度對輸出頻率飄移曲線。以圖4A為例，控制裝置110依據25度(第一溫度)、-40度(第二溫度)、125度(第三溫度)、參考頻率REF、輸出頻率CKO1、與輸出頻率CKO9產生圖4A的溫度對輸出頻率飄移曲線。溫度對輸出頻率飄移曲線的橫軸為溫度，縱軸為輸出頻率漂移比率。舉例而言，圖4A中，在常溫25度下，由於輸出頻率被校準至參考頻率REF，因此輸出頻率漂移比率為0%。在-40度下，在溫度補償電阻串122被調整為經內插溫度補償電阻値IT1，校準電阻串123被調整為經內插校準電阻値IC1，待測裸晶121的輸出頻率CKO1為11.676MHz，對應的輸出頻率漂移比率為-2.7%。在125度下，在溫度補償電阻串122被調整為經內插溫度補償電阻値IT1，校準電阻串123被調整為經內插校準電阻値IC1，待測裸晶121的輸出頻率CKO1為12.246MHz，對應的輸出頻率漂移比率為2.05%。由上述三點便可獲得圖4A中的溫度對輸出頻率飄移曲線。關於圖4B至圖4F的溫度對輸出頻率飄移曲線的產生，不再贅述。
接著，控制裝置110從多個溫度對輸出頻率飄移曲線中選擇最低斜率曲線以產生，以產生對應最低斜率曲線的最佳溫度補償電阻值。具體而言，控制裝置110可從圖4A至圖4H共8組溫度對輸出頻率飄移曲線中選擇具有最低斜率曲線的溫度對輸出頻率飄移曲線，並將具有最低斜率曲線的溫度對輸出頻率飄移曲線所對應的經內插溫度補償電阻作為最佳溫度補償電阻値。關於最低斜率曲線的選擇至少有三種方式：在8組溫度對輸出頻率飄移曲線中選擇25度至125度之間具最低斜率者、在8組溫度對輸出頻率飄移曲線中選擇-40度至25度之間具最低斜率者、以及在8組溫度對輸出頻率飄移曲線中選擇-40度至125度之間具最低斜率者，選擇方式視實際應用而定。舉例而言，可選擇圖4E的溫度對輸出頻率飄移曲線作為25度至125度之間具最低斜率者，圖4H的溫度對輸出頻率飄移曲線作為-40度至25度之間具最低斜率者，圖4D的溫度對輸出頻率飄移曲線作為-40度至125度之間具最低斜率者。其中曲線斜率可運用二分逼近法或最小平方法進行取值，不限於此。
於步驟S360，控制裝置110將最佳溫度補償電阻値存入記憶體113中的位址4。於步驟S370，裸晶測試系統10結束頻率測試操作。
綜上所述，本發明藉由內插運算增加溫度補償電阻値與校準電阻値的組數，以依序在低溫與高溫下產生多個輸出頻率。並可產生多個頻率飄移曲線，依據多個頻率飄移曲線計算出最佳溫度補償電阻值。由於僅需於進入低溫與高溫各一次即可運用內插運算取得多組經內插多組溫度補償電阻値與經內插校準電阻値來進行輸出頻率測試，無需重複進行高低溫升降動作來收集資料，可節省大量的測試時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:裸晶測試系統 110:控制裝置 111:輸入輸出電路 112:處理器 113:記憶體 120:測試裝置 121:待測裸晶 122:溫度補償電阻串 123:校準電阻串 124:處理器 125:輸入輸出電路 120:測試裝置 CMD:測試命令 CKO:輸出頻率 S210、S220、S230、S240、S310、S320、S321、S322、S323、S324、S325、S326、S327、S328、S329、S330、S340、S341、S342、S343、S344、S350、S360、S370:步驟
圖1是依據本發明一實施例所繪示的裸晶測試系統的方塊圖。 圖2是依據本發明一實施例所繪示的裸晶測試方法的流程圖。 圖3是依據本發明一實施例所繪示的裸晶測試方法的頻率測試流程圖。 圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G、圖4H是依據本發明一實施例所繪示的多個輸出頻率飄移曲線。
S210、S220、S230:步驟

Claims (10)

  1. 一種裸晶測試系統，包括： 控制裝置，用以提供測試命令至測試裝置， 測試裝置，包括具有溫度補償電阻串與校準電阻串的待測裸晶，所述測試裝置依據所述測試命令進行頻率測試操作， 其中所述頻率測試操作包括： 在第一溫度下，所述測試裝置依據所述測試命令依序調整所述溫度補償電阻串為多個溫度補償電阻値，並依序調整所述校準電阻串來對所述待測裸晶進行輸出頻率校準，以產生對應所述多個溫度補償電阻値的多個校準電阻値； 所述控制裝置對所述多個溫度補償電阻値與所述多個校準電阻値進行內插運算，以產生多個經內插溫度補償電阻値與多個經內插校準電阻値；以及 所述測試裝置依序在第二溫度與第三溫度下依據所述多個經內插溫度補償電阻値與所述多個經內插校準電阻値進行輸出頻率測試，以產生對應所述多個經內插溫度補償電阻値與所述多個經內插校準電阻値的多個輸出頻率。
  2. 如請求項1所述的裸晶測試系統，其中所述補償電阻串與校準電阻串為可變電阻串。
  3. 如請求項1所述的裸晶測試系統，其中所述多個溫度補償電阻値包括預設溫度補償電阻值、最大溫度補償電阻值，最小溫度補償電阻值。
  4. 如請求項1所述的裸晶測試系統，其中所述輸出頻率校準為將所述待測裸晶的輸出頻率校準為參考頻率。
  5. 如請求項1所述的裸晶測試系統，其中所述多個經內插溫度補償電阻値的數量大於所述多個補償電阻値的數量，且所述多個經內插校準電阻値的數量大於所述多個校準電阻値的數量。
  6. 如請求項1所述的裸晶測試系統，其中所述第二溫度低於所述第一溫度，且所述第三溫度高於所述第一溫度。
  7. 如請求項1所述的裸晶測試系統，其中所述控制裝置依據所述第一溫度、所述第二溫度、所述第三溫度、參考頻率以及所述多個輸出頻率產生多個溫度對輸出頻率飄移曲線，並從所述多個溫度對輸出頻率飄移曲線中選擇最低斜率曲線，以產生對應所述最低斜率曲線的最佳溫度補償電阻值。
  8. 一種裸晶測試方法，適用於裸晶測試系統，所述裸晶測試系統包括控制裝置與測試裝置，所述控制裝置用以提供測試命令，所述測試裝置包括具有溫度補償電阻串與校準電阻串的待測裸晶，所述頻率測試方法包括： 在第一溫度下，依據所述測試命令依序調整所述溫度補償電阻串為多個溫度補償電阻値，並依序調整所述校準電阻串來對所述待測裸晶進行輸出頻率校準，以產生對應所述多個溫度補償電阻値的多個校準電阻値； 對所述多個溫度補償電阻値與所述多個校準電阻値進行內插運算，以產生多個經內插溫度補償電阻値與多個經內插校準電阻値；以及 依序在第二溫度與第三溫度下依據所述多個經內插溫度補償電阻値與所述多個經內插校準電阻値進行輸出頻率測試，以產生對應所述多個經內插溫度補償電阻値與所述多個經內插校準電阻値的多個輸出頻率。
  9. 如請求項8所述的裸晶測試方法，其中所述多個溫度補償電阻値包括預設溫度補償電阻值、最大溫度補償電阻值，最小溫度補償電阻值。
  10. 如請求項8所述的裸晶測試方法，其中所述多個經內插溫度補償電阻値的數量大於所述多個補償電阻値的數量，且所述多個經內插校準電阻値的數量大於所述多個校準電阻値的數量。
TW110149476A 2021-12-29 2021-12-29 裸晶測試系統及其測試方法 TWI789192B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110149476A TWI789192B (zh) 2021-12-29 2021-12-29 裸晶測試系統及其測試方法
CN202210938726.4A CN116413575A (zh) 2021-12-29 2022-08-05 裸晶测试系统及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149476A TWI789192B (zh) 2021-12-29 2021-12-29 裸晶測試系統及其測試方法

Publications (2)

Publication Number Publication Date
TWI789192B true TWI789192B (zh) 2023-01-01
TW202326152A TW202326152A (zh) 2023-07-01

Family

ID=86669984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149476A TWI789192B (zh) 2021-12-29 2021-12-29 裸晶測試系統及其測試方法

Country Status (2)

Country Link
CN (1) CN116413575A (zh)
TW (1) TWI789192B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103048606A (zh) * 2012-12-30 2013-04-17 杭州士兰微电子股份有限公司 半导体功率器件热阻测试装置及方法
US20140139246A1 (en) * 2012-11-19 2014-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Temperature Sensing Methods and Related Semiconductor Wafer
US20150377956A1 (en) * 2014-06-25 2015-12-31 Globalfoundries Inc. Method and apparatus for inline device characterization and temperature profiling
CN105739589A (zh) * 2016-05-11 2016-07-06 成都信息工程大学 一种用于基准电路的温度系数自动修调方法
US20190195957A1 (en) * 2017-12-25 2019-06-27 Renesas Electronics Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140139246A1 (en) * 2012-11-19 2014-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Temperature Sensing Methods and Related Semiconductor Wafer
CN103048606A (zh) * 2012-12-30 2013-04-17 杭州士兰微电子股份有限公司 半导体功率器件热阻测试装置及方法
US20150377956A1 (en) * 2014-06-25 2015-12-31 Globalfoundries Inc. Method and apparatus for inline device characterization and temperature profiling
CN105739589A (zh) * 2016-05-11 2016-07-06 成都信息工程大学 一种用于基准电路的温度系数自动修调方法
US20190195957A1 (en) * 2017-12-25 2019-06-27 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN116413575A (zh) 2023-07-11
TW202326152A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US9134782B2 (en) Maintaining optimum voltage supply to match performance of an integrated circuit
US8046601B1 (en) Closed loop voltage control using adjustable delay lines
KR102241737B1 (ko) 기준 전압들을 제공하기 위한 장치들 및 방법들
US5687104A (en) Method and apparatus for generating decoupled filter parameters and implementing a band decoupled filter
EP4106202A1 (en) On-chip resistor correction circuit
TWI789192B (zh) 裸晶測試系統及其測試方法
US20220084755A1 (en) Systems and methods for calibrating a tunable component
JP6738359B2 (ja) 信号発生装置とその出力レベル調整方法
US7227376B2 (en) Dynamic impedance compensation circuit and method
KR101062777B1 (ko) 반도체 메모리 장치
JP4381343B2 (ja) ワンタイムプログラミングデバイスを複数回プログラミングに用いるように構成された装置および方法
JP2019102473A (ja) 半導体装置、及び半導体装置における電流調整方法
TW200534291A (en) Apparatus and method for reprogramming by using one-time programming element
TWI687926B (zh) 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法
CN110988464A (zh) 一种提高信号源精度的校准方法及系统
JP2017184107A (ja) 抵抗アレイ、出力バッファ及び半導体装置の製造方法
JP2002261632A (ja) 送信装置
TW201932861A (zh) 電壓施加裝置及輸出電壓波形之形成方法
JP7165574B2 (ja) 信号発生装置とその温度変化に対する補正方法
CN217721203U (zh) 一种信号功率调理装置和系统
CN115458022B (zh) 一种NANDFlash ZQ校准方法
TWI788728B (zh) 校正裝置與方法
US20230008531A1 (en) Filter control method and filter control device
JP7138861B2 (ja) 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路
KR100297787B1 (ko) 용접시스템의캘리브레이션알고리듬