JP7138861B2 - 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路 - Google Patents

半導体メモリの放射線耐性補償装置及びその方法並びに電子回路 Download PDF

Info

Publication number
JP7138861B2
JP7138861B2 JP2018197684A JP2018197684A JP7138861B2 JP 7138861 B2 JP7138861 B2 JP 7138861B2 JP 2018197684 A JP2018197684 A JP 2018197684A JP 2018197684 A JP2018197684 A JP 2018197684A JP 7138861 B2 JP7138861 B2 JP 7138861B2
Authority
JP
Japan
Prior art keywords
voltage
value
voltage value
semiconductor memory
data retention
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018197684A
Other languages
English (en)
Other versions
JP2020064698A (ja
Inventor
伊晴 毛利
将樹 草野
大介 松浦
大輔 小林
和之 廣瀬
治 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Japan Aerospace Exploration Agency JAXA
Original Assignee
Mitsubishi Heavy Industries Ltd
Japan Aerospace Exploration Agency JAXA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd, Japan Aerospace Exploration Agency JAXA filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2018197684A priority Critical patent/JP7138861B2/ja
Priority to US17/057,428 priority patent/US11250906B2/en
Priority to EP19874329.6A priority patent/EP3786958A4/en
Priority to PCT/JP2019/040152 priority patent/WO2020080272A1/ja
Publication of JP2020064698A publication Critical patent/JP2020064698A/ja
Application granted granted Critical
Publication of JP7138861B2 publication Critical patent/JP7138861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Description

本発明は、半導体メモリの放射線耐性補償装置及びその方法並びに電子回路に関するものである。
従来、高エネルギーの宇宙線や中性子線等の放射線が半導体メモリに入射することにより、保持データの論理反転現象（SEU: Single Event Upset）が生じることが知られている（例えば、特許文献１参照）。また、この論理反転現象は、半導体メモリを用いているコンピュータの誤動作（ソフトエラー）につながることから、放射線耐性が一定の基準を満足しない半導体メモリを除外する放射線耐性検査を行う必要がある。
半導体メモリの放射線耐性検査は、半導体メモリに対して所定強度の放射線を入射させて行う破壊検査であるから、全ての半導体メモリに対して検査を行うことができない。そのため、現状、同一設計の下で製造された複数の半導体メモリの中から代表とする半導体メモリを所定数選定し、これらに対して放射線耐性検査を行っている。
特開２０１８－１５２４２９号公報
近年、半導体メモリに用いられるトランジスタの微細化に伴い、トランジスタの特性ばらつきが大きくなってきており、これに起因して、半導体メモリのチップ間における放射線耐性のばらつきも大きくなっている。
このため、例えば、放射線耐性検査において抜き打ち検査された代表の半導体メモリが放射線耐性の基準を満たしていたとしても、その製品一群の中には放射線耐性の基準を満たさない半導体メモリが含まれるおそれがある。
本発明は、このような事情に鑑みてなされたものであって、半導体メモリの放射線耐性を補償することのできる半導体メモリの放射線耐性補償装置及びその方法並びに電子回路を提供することを目的とする。
本発明の第一態様は、ラッチ回路を有する半導体メモリの電源電圧を下げたときにデータが反転する最大の電圧値に相当するデータ保持電圧値を取得する電圧値取得部と、前記データ保持電圧値と基準電圧値との差分に基づいて電圧補正値を決定する補正値決定部と、前記電圧補正値を用いて、電源電圧及び基板バイアス電圧の少なくともいずれか一方を調整する電圧調整部とを備え、前記基準電圧値は、要求される放射線耐性を満足する半導体メモリのデータ保持電圧値以下に設定されている半導体メモリの放射線耐性補償装置である。
上記半導体メモリの放射線耐性補償装置によれば、半導体メモリのデータ保持電圧値が電圧値取得部によって取得され、取得されたデータ保持電圧値と基準電圧値との差分に基づいて電圧補正値が補正値決定部によって決定される。そして、このようにして決定された電圧補正値を用いて半導体メモリの電源電圧または基板バイアス電圧の少なくともいずれか一方が調整される。この場合において、基準電圧値は、要求される放射線耐性を満足する半導体メモリのデータ保持電圧値以下に設定されている。これにより、補償対象である半導体メモリの電源電圧とデータ保持電圧との電圧差を要求された放射線耐性に対応する電圧差以上に維持することができる。この結果、要求基準以上の放射線耐性を保持することが可能となる。
上記半導体メモリの放射線耐性補償装置において、前記電圧値取得部は、複数の前記半導体メモリの各々について前記データ保持電圧値を取得し、前記補正値決定部は、前記半導体メモリ毎に取得された前記データ保持電圧値と、前記半導体メモリ間で共通の値とされた前記基準電圧値との差分に基づいて、前記半導体メモリ毎に前記電圧補正値を決定し、前記電圧調整部は、前記半導体メモリ毎に決定された前記電圧補正値を用いて各前記半導体メモリの電源電圧及び基準バイアス電圧の少なくともいずれか一方を調整することとしてもよい。
上記半導体メモリの放射線耐性補償装置によれば、複数の半導体メモリ間において、共通の基準電圧値を用いて各半導体メモリの電圧補正値をそれぞれ決定し、決定した電圧補正値を用いて各半導体メモリの電源電圧及び基準バイアス電圧の少なくともいずれか一方を調整する。これにより、各半導体メモリの放射線耐性をほぼ同等の値にすることができ、半導体メモリ間における放射線耐性のばらつきを抑制することが可能となる。
上記半導体メモリの放射線耐性補償装置において、前記半導体メモリは複数の前記ラッチ回路を搭載しており、前記電圧値取得部は、複数の前記ラッチ回路の一部または全部のデータ保持電圧値を取得し、前記補正値決定部は、前記電圧値取得部によって取得された複数の前記データ保持電圧値を統計的に処理することによりデータ保持電圧値の特徴量を算出し、算出したデータ保持電圧値の特徴量と前記基準電圧値との差分に基づいて前記電圧補正値を決定することとしてもよい。
上記半導体メモリの放射線耐性補償装置によれば、半導体メモリが搭載する複数のラッチ回路の一部または全部のデータ保持電圧値を取得し、取得した複数のデータ保持電圧値から統計的に求められた特徴量を用いて電圧補正値を算出するので、半導体メモリの特性をより反映させたデータ保持電圧値を用いて電圧補正値を得ることができる。これにより、１つのラッチ回路に対するデータ保持電圧値を用いる場合と比較して、補償精度を向上させることが可能となる。
本発明の第二態様は、半導体メモリと、上記半導体メモリの放射線耐性補償装置とを備える電子回路である。
本発明の第三態様は、ラッチ回路を有する半導体メモリの電源電圧を下げたときにデータが反転する最大の電圧値に相当するデータ保持電圧値を取得する電圧値取得工程と、前記データ保持電圧値と基準電圧値との差分に基づいて電圧補正値を決定する補正値決定工程と、前記電圧補正値を用いて、電源電圧及び基板バイアス電圧の少なくともいずれか一方を調整する電圧調整工程とを有し、前記基準電圧値は、要求される放射線耐性を満足する半導体メモリのデータ保持電圧値以下に設定されている半導体メモリの放射線耐性補償方法である。
上記半導体メモリの放射線耐性補償方法において、前記電圧値取得工程では、複数の前記半導体メモリの各々について前記データ保持電圧値を取得し、前記補正値決定工程では、前記半導体メモリ毎に取得された前記データ保持電圧値と、前記半導体メモリ間で共通の値とされた前記基準電圧値との差分に基づいて、前記半導体メモリ毎に前記電圧補正値を決定し、前記電圧調整工程では、前記半導体メモリ毎に決定された前記電圧補正値を用いて各前記半導体メモリの電源電圧及び基準バイアス電圧の少なくともいずれか一方を調整することとしてもよい。
上記半導体メモリの放射線耐性補償方法において、前記半導体メモリは複数の前記ラッチ回路を搭載しており、前記電圧値取得工程では、複数の前記ラッチ回路の一部または全部のデータ保持電圧値を取得し、前記補正値決定工程では、前記電圧値取得工程において取得された複数の前記データ保持電圧値を統計的に処理することによりデータ保持電圧値の特徴量を算出し、算出したデータ保持電圧値の特徴量と前記基準電圧値との差分に基づいて前記電圧補正値を決定することとしてもよい。
本発明の開示によれば、半導体メモリの放射線耐性を補償することができるという効果を奏する。
本発明の一実施形態に係る電子回路の概略構成を示した概略構成図である。 本発明の一実施形態に係るＳＲＡＭ内のメモリセルの一構成例を示した図である。 本発明の一実施形態に係るデータ保持電圧の取得方法の手順の一例を示したフローチャートである。 本発明の一実施形態に係る放射線耐性補償方法の手順の一例を示したフローチャートである。 電源電圧を０．７５Ｖで一定とし、試験体であるチップＡに対して所定の強度の放射線量を入射させたときのデータ保持電圧値とエラー断面積との関係の一例を示した図である。 電源電圧を０．７５Ｖで一定とし、試験体であるチップＢに対してチップＡとは異なる強度の放射線量を入射させたときのデータ保持電圧値とエラー断面積との関係の一例を示した図である。 電源電圧を１．５Ｖ～０．７５Ｖの間で変化させながら試験体であるチップＡに対して図５と同じ強度の放射線量を入射させたときの電源電圧とエラー断面積との関係の一例を示した図である。 電源電圧を１．５Ｖ～０．７５Ｖの間で変化させながら試験体であるチップＢに対して図６と同じ強度の放射線量を入射させたときの電源電圧とエラー断面積との関係の一例を示した図である。
以下に、本発明の一実施形態に係る半導体メモリの放射線耐性補償装置及びその方法並びに電子回路について、図面を参照して説明する。
図１は、本発明の一実施形態に係る電子回路１の概略構成を示した図である。図１に示すように、本実施形態に係る電子回路１は、ＳＲＡＭ（Static RAM）２と、ＳＲＡＭ２の放射線耐性を補償するための放射線耐性補償装置１０とを備えている。
ＳＲＡＭ２は、ラッチ回路によってメモリセル７（図２参照）を構成したＲＡＭである。図２は、メモリセル７の一構成例を示した図である。ＳＲＡＭ２の内部には、例えば、図２に示すように、４～６個のトランジスタ（例えば、ＭＯＳ型ＦＥＴ）によって構成される１ビットのメモリセル７が複数配列されている。なお、ＳＲＡＭ２の内部構成については公知であるので詳細な説明は省略する。
放射線耐性補償装置１０は、ＳＲＡＭ２の放射線耐性を補償するための装置であり、例えば、電圧値取得部１１、補正値決定部１２、及び電圧調整部１３を主な構成として有している。
電圧値取得部１１は、ＳＲＡＭ２において電源電圧ＶＤＤを下げたときにメモリセル７に保持されているデータが反転する最大の電圧であるデータ保持電圧値ＶＤＲを取得する。換言すると、データ保持電圧値ＶＤＲとは、メモリセル７がビット情報を保持できる最小の電圧値を意味する。
以下、電圧値取得部１１によるデータ保持電圧値ＶＤＲの取得方法の手順の一例について、図３を参照して説明する。
まず、電圧値取得部１１は、前回値Ｖｓｅｔ（ｉ－１）として通常の動作電圧（例えば、１．２Ｖ）を設定し、今回値Ｖｓｅｔ（ｉ）として前回値から所定電圧値ΔＶｕ低い電圧値（Ｖｓｅｔ（ｉ－１）－ΔＶｕ）を設定する（Ｓ１）。ここで、所定電圧値ΔＶｕは、任意に設定可能であるが、一例として、１０ｍＶが挙げられる。例えば、所定電圧値ΔＶｕを１０ｍＶとした場合、今回値Ｖｓｅｔ（ｉ）として１．１９Ｖが設定されることとなる。
続いて、電源電圧ＶＤＤに通常の動作電圧（例えば、１．２Ｖ）を印加し、ＳＲＡＭ２の全てのメモリセル７に初期値（例えば、全て「１」または全て「０」）を書き込む（Ｓ２）。
次に、電源電圧ＶＤＤを今回値Ｖｓｅｔ（ｉ）まで低下させ、この状態を所定時間維持し（Ｓ３）、その後、電源電圧ＶＤＤを通常の動作電圧に戻す（Ｓ４）。
次に、ＳＲＡＭ２のデータの読み出しを行い、初期値から反転しているか否かを判定する（Ｓ５）。読みだしたデータが初期値から反転していた場合には、そのメモリセル７のデータ保持電圧値ＶＤＲとして、前回値Ｖｓｅｔ（ｉ－１）を取得する（Ｓ６）。
続いて、前回値Ｖｓｅｔ（ｉ－１）に今回値Ｖｓｅｔ（ｉ）を設定し、今回値Ｖｓｅｔ（ｉ）に、前回値から所定電圧値低い電圧値（Ｖｓｅｔ（ｉ－１）－ΔＶｕ）を設定する（Ｓ７）。これにより、例えば、前回値Ｖｓｅｔ（ｉ－１）には「１．１９Ｖ」が設定され、今回値Ｖｓｅｔ（ｉ）には「１．１８Ｖ」が設定されることとなる。
続いて、前回値Ｖｓｅｔ（ｉ－１）が最終電圧値（例えば、０Ｖ）であるか否かを判定する（Ｓ８）。
この結果、前回値が最終電圧値でなければ（Ｓ８：ＮＯ）、ステップＳ３に戻り、上記処理を繰り返し行う。これにより、前回値と今回値とが所定電圧値ΔＶｕ（例えば、１０ｍＶ）単位で更新され、その都度、データ反転が生じたメモリセルのデータ保持電圧値ＶＤＲとしてその時に設定されている前回値Ｖｓｅｔ（ｉ－１）が取得されることとなる。なお、既にデータ保持電圧値ＶＤＲが取得されているメモリセルについては、そのデータ保持電圧値ＶＤＲが更新されることはなく、最初に取得された値が保持されることとなる。
そして、上記ステップＳ３～Ｓ７を繰り返し行い、ステップＳ８において、前回値Ｖｓｅｔ（ｉ－１）が最終電圧値であると判定されると（Ｓ８：ＹＥＳ）、処理を終了する。なお、最終電圧値は、データ保持電圧値ＶＤＲの最小値を定めたものであり、任意に設定可能な値である。
上記処理を行うことにより、各メモリセルにおいて、データが反転したときの電源電圧ＶＤＤの最大電圧値をデータ保持電圧値ＶＤＲとして得ることができる。
なお、上記例では、ステップＳ８において否定判定の場合には、ステップＳ３に戻ることとしたが、これに代えて、例えば、ステップＳ２に戻ることとし、毎回、電源電圧に通常の動作電圧を印加し、全セルに対して初期値を書き込むこととしてもよい。
電圧値取得部１１の具体的な一構成例としては、例えば、図３に示した処理手順に従って電源電圧ＶＤＤを決められた電圧範囲及び決められた速さ順序で変化させる（例えば、電圧範囲１．２Ｖ～０Ｖまで、１秒刻みで１０ｍＶ単位で減少させる）ための電圧制御プログラムを保有しており、この電圧制御プログラムを実行することにより電源電圧ＶＤＤを変化させるプログラマブル電源が挙げられる。そして、電源電圧ＶＤＤを変化させる度に各メモリセル７の出力データの反転状態を監視し、保持データが反転しているメモリセルがあれば、そのメモリセル７のデータ保持電圧値ＶＤＲとして現在の電源電圧ＶＤＤの値を取得する。また、電圧値取得部１１は、メモリセル７のデータ保持電圧値ＶＤＲを格納する記憶装置（図示略）も有している。
電圧値取得部１１は、ＳＲＡＭ２が備える全てのメモリセル７についてデータ保持電圧値ＶＤＲを取得してもよいし、ＳＲＡＭ２が備える複数のメモリセル７のうち代表的な１つまたは一部のメモリセル７のデータ保持電圧値ＶＤＲを取得することとしてもよい。
補正値決定部１２は、電圧値取得部１１によって取得されたデータ保持電圧値ＶＤＲと基準電圧値ＶＤＲ（０）との差分に基づいて電圧補正値を決定する。ここで、電圧値取得部１１によって代表的な１つのメモリセル７のデータ保持電圧値ＶＤＲが取得された場合には、そのデータ保持電圧値ＶＤＲを用いて電圧補正値を決定する。一方、電圧値取得部１１によって複数のメモリセル７のデータ保持電圧値ＶＤＲが取得された場合には、補正値決定部１２は、それらのデータ保持電圧値ＶＤＲを統計的に処理することによりデータ保持電圧値の特徴量を算出し、算出したデータ保持電圧値の特徴量を用いて電圧補正値を決定する。特徴量の一例として、例えば、平均値、最大値、最小値等が挙げられる。また、この例に限定されず、例えば、正規分布等の他の統計的手法によって特徴量を算出することとしてもよい。
補正値決定部１２は、上述したようなデータ保持電圧値ＶＤＲと基準電圧値ＶＤＲ（０）との差分ΔＶから電圧補正値を決定する。例えば、補正値決定部１２は、差分ΔＶと電圧補正値とが予め関連付けられた演算式またはテーブルなどを有しており、これらの情報を用いて差分ΔＶに対応する電圧補正値を得る。なお、差分ΔＶと電圧補正値とを関連付ける情報（演算式やテーブル等）は、例えば、後述するデータ保持電圧値ＶＤＲと電源電圧ＶＤＤとエラー断面積ＸＳとの関係（例えば、図５～図８参照）から導き出すことが可能である。
ここで、補正値決定部１２は、データ保持電圧値ＶＤＲが基準電圧値ＶＤＲ（０）以上である場合には、電圧補正値をゼロに設定する。例えば、補正値決定部１２が参照するテーブルや演算式において、データ保持電圧値ＶＤＲが基準電圧値ＶＤＲ（０）以上の領域においてゼロに設定されている。また、この場合には電源電圧値の調整は必ずしも必要としない。
また、基準電圧値ＶＤＲ（０）は、例えば、予め設定されている電圧値を用いることができる。例えば、基準電圧値ＶＤＲ（０）は、放射線耐性（例えば、ＳＥＵ耐性）の要求基準値を満足するＳＲＡＭ、換言すると、放射線耐性が保証されたＳＲＡＭを事前に用意し、このＳＲＡＭからデータ保持電圧値を事前に取得し、取得したデータ保持電圧値またはこのデータ保持電圧値よりも所定電圧値（例えば、数ｍＶ）低い電圧値を基準電圧値ＶＤＲ（０）として設定することとしてもよい。
補正値決定部１２は、例えば、ＣＰＵ、主記憶装置、補助記憶装置等を備えるコンピュータによって実現される。例えば、上記機能を実現するためのプログラムを補助記憶装置に格納しておき、ＣＰＵが補助記憶装置からプログラムを主記憶装置に読みだして情報の加工・演算処理を実行することにより、上記機能が実現される。
電圧調整部１３は、補正値決定部１２によって決定された電圧補正値を所定の記憶領域に保有しており、この電圧補正値を用いてＳＲＡＭ２の電源電圧ＶＤＤを調整する。電圧調整部１３は、例えば、電源電圧ＶＤＤの仕様規格値（例えば、１．２Ｖ）に対して電圧補正値を加えた値を電源電圧ＶＤＤに印加する。
なお、電源電圧ＶＤＤに印加する電圧を変化させる構成については、例えば、可変電圧レギュレータを使う方法等が一例として挙げられる。
次に、本発明の一実施形態に係る放射線耐性補償方法について図４を参照して簡単に説明する。図４は、本実施形態に係る放射線耐性補償方法の手順の一例を示したフローチャートである。なお、各ステップにおける詳細な内容は上述した通りであるので、ここでの説明は省略する。
まず、ＳＲＡＭ２において、１または複数のメモリセル７についてのデータ保持電圧値ＶＤＲを取得する（ＳＡ１）。続いて、取得したデータ保持電圧値ＶＤＲまたはそれらの特徴量と予め設定されている基準電圧値ＶＤＲ（０）との差分ΔＶを算出する（ＳＡ２）。次に、算出した差分ΔＶに基づいて電圧補正値を決定し（ＳＡ３）、決定した電圧補正値を所定の記憶領域に格納する（ＳＡ４）。ここで、記憶領域に格納された電圧補正値は、次回新たな電圧補正値が決定されるまで維持される。
続いて、ＳＲＡＭ２の動作中において、記憶領域に格納された電圧補正値に基づいて調整された電源電圧ＶＤＤを印加する（ＳＡ５）。すなわち、ＳＲＡＭ２の電源電圧端子には、次回新たな電圧補正値が決定されるまで、今回得られた電圧補正値によって調整された電圧値の電圧が印加されることとなる。
上述した電圧補正値の更新は、所定の時間間隔で行うとよい。すなわち、ＳＲＡＭ２における放射線耐性の特性は時間経過や放射線の入射量に応じて劣化する。したがって、放射線耐性の変化に応じて適切な時期に電圧補正値を決定しなおすことにより、時間経過に伴う放射線耐性の劣化を補償することが可能となる。
以上説明してきたように、上述した本実施形態に係る半導体メモリの放射線耐性補償装置１０及びその方法並びに電子回路１によれば、ＳＲＡＭ２のデータ保持電圧値ＶＤＲを取得し、取得したデータ保持電圧値ＶＤＲと基準電圧値ＶＤＲ（０）との差分に応じた電圧補正値を決定し、決定した電圧補正値を電源電圧ＶＤＤに反映させる。この場合において、基準電圧値ＶＤＲ（０）は、放射線耐性の要求基準を満足するＳＲＡＭのデータ保持電圧値ＶＤＲ以下の値に予め設定されているので、ＳＲＡＭ２の放射線耐性を要求基準以上に保つことが可能となる。
以下、上述のように、電源電圧ＶＤＤを電圧補正値を用いて調整することで、要求基準以上の放射線耐性を確保できることの根拠について詳しく説明する。
まず、発明者らは、ＳＲＡＭのデータ保持電圧値ＶＤＲとエラー断面積ＸＳの間に相関関係があることを見出した。図５、図６は、電源電圧ＶＤＤを０．７５Ｖで一定とし、２つの試験体であるチップＡ、チップＢに対してそれぞれ異なる強度（ＬＥＴ（MeV・cm2/mg））の放射線を一定量入射させたときのデータ保持電圧値ＶＤＲとエラー断面積ＸＳとの関係の一例を示した図である。図５、図６に示すように、いずれの場合もデータ保持電圧値ＶＤＲが小さいほどエラー断面積ＸＳの値が小さくなり、またその特性も片対数プロットにおいて直線的な特性を示しており、両者が指数関数的な関係を示していることがわかる。
ここで、エラー断面積ＸＳとは、以下の（１）式で表されるパラメータであり、エラー断面積ＸＳの値が小さいほど、放射線耐性が高いことを示している。
ＸＳ（cm2/bit）＝Ｎ／（ｆ・Ｍ） （１）
Ｍ：ＳＲＡＭのメモリセルのうち、あるデータ保持電圧値ＶＤＲを有するメモリセルの数
ｆ：単位面積あたり入射した放射線量（cm-2）
Ｎ：ｆで規定される放射線量を照射したときに、Ｍのメモリセルの中でビット反転が生じたセルの数
また、電源電圧ＶＤＤとエラー断面積ＸＳとの間にも相関関係があることが知られている。図７、図８は、発明者らによる試験結果の一例を示した図であり、図７は電源電圧ＶＤＤを１．５Ｖ～０．７５Ｖの間で変化させながら試験体であるチップＡに対して図５と同じ強度の放射線量を入射させたときの電源電圧ＶＤＤとエラー断面積ＸＳとの関係の一例を示した図、図８は、電源電圧ＶＤＤを１．５Ｖ～０．７５Ｖの間で変化させながら試験体であるチップＢに対して図６と同じ強度の放射線量を入射させたときの電源電圧ＶＤＤとエラー断面積ＸＳとの関係の一例を示した図である。図７、図８に示すように、いずれの試験体（チップＡ、チップＢ）においても、電源電圧ＶＤＤが大きいほどエラー断面積ＸＳの値が小さくなり、またその特性も片対数プロットにおいて直線的な特性を示しており、両者が指数関数的な関係を示していることがわかる。
そして、上記の結果から、発明者らは、図５の特性が示す傾きを「ｋ１」とすると、図７の特性が示す傾きは「－ｋ１」であり、また、図６の特性が示す傾きを「ｋ２」とすると、図８の特性が示す傾きは「－ｋ２」であることを見出した。このことから、エラー断面積ＸＳは、以下の（２）式で表すことができ、電源電圧ＶＤＤとデータ保持電圧値ＶＤＲとの電圧差（ＶＤＤ－ＶＤＲ）に依存することが見いだされた。
ＸＳ＝Ａｅｘｐ｛－ｋ（ＶＤＤ－ＶＤＲ）｝ （２）
上述した新たな知見に基づけば、電源電圧ＶＤＤとデータ保持電圧値ＶＤＲとの電圧差を適切な値に維持することができれば、エラー断面積ＸＳを一定値以下に保持できることがわかる。このことから、上述した本実施形態に係る放射線耐性補償装置１０のように、基準電圧値ＶＤＲ（０）を放射線耐性の要求基準を満たすＳＲＡＭから得たデータ保持電圧値に応じて予め設定しておき、ＳＲＡＭ２のデータ保持電圧値ＶＤＲと基準電圧値ＶＤＲ（０）との差分に応じた電圧補正値を用いて電源電圧ＶＤＤを調整することで、電源電圧ＶＤＤとデータ保持電圧値ＶＤＲとの電圧差を放射線耐性の要求基準に相当する電圧差以上にすることができる。これにより、仮に、電源電圧ＶＤＤを補正していない状態においてＳＲＡＭ２が放射線耐性の要求基準を満たしていない場合であっても、上記のように電源電圧ＶＤＤを調整することで、放射線耐性の要求基準を満たすように補償することができる。
さらに、複数のＳＲＡＭ２間において、共通の基準電圧値ＶＤＲ（０）を用いて各ＳＲＡＭ２の電源電圧ＶＤＤを調整することで、複数のＳＲＡＭ間において、それぞれの電源電圧ＶＤＤとデータ保持電圧値ＶＤＲとの電圧差をほぼ同等の値にすることができる。これにより、ＳＲＡＭ２間（チップ間）におけるエラー断面積ＸＳの値をほぼ均一化することができ、ひいては、ＳＲＡＭ間における放射線耐性のばらつきを抑制することが可能となる。
なお、ＳＲＡＭ２における基板バイアス電圧を変化させることにより、各メモリセル７のデータ保持電圧値ＶＤＲを一様に変化させることができる。したがって、上述した電源電圧ＶＤＤに代えて、基板バイアス電圧の値を調整することとしてもよい。この場合、補正値決定部は、差分ΔＶと基板バイアス電圧とを関連付けた情報（例えば、演算式やテーブル）を有しており、この情報を用いて差分ΔＶから基板バイアス電圧の電圧補正値を取得する。このように基板バイアス電圧の値を調整することによっても上述した放射線耐性の補償やチップ間における放射線耐性のばらつきを抑制することが可能となる。
さらに、上記例に代えて、電圧調整部は、ＳＲＡＭ２の電源電圧ＶＤＤ及びバイアス基板電圧の両方を補正することとしてもよい。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更又は改良を加えることができ、該変更又は改良を加えた形態も本発明の技術的範囲に含まれる。また、上記実施形態を適宜組み合わせてもよい。
例えば、上述した実施形態では、ラッチ構造を有する半導体メモリの具体例としてＳＲＡＭ２を用いて説明したが、本発明の半導体メモリはこの例に限定されず、少なくとも一つのラッチ回路を有する半導体メモリであればよい。半導体メモリの一例として、フリップフロップ回路やラッチ回路等が挙げられる。
また、基準電圧値ＶＤＲ（０）は、所望の放射線耐性を有するＳＲＡＭから予め取得した値を用いていたが、これに代えて、例えば、ＳＲＡＭ２と同じ環境下（例えば、宇宙の衛星軌道上）において放射線による劣化を防ぐような遮蔽空間に、放射線耐性の要求基準を満たす他のＳＲＡＭを配置し、この状況下で他のＳＲＡＭのデータ保持電圧値をリアルタイムで取得し、そのデータ保持電圧値を基準電圧として随時設定することとしてもよい。
１ ：電子回路
７ ：メモリセル
１０ ：放射線耐性補償装置
１１ ：電圧値取得部
１２ ：補正値決定部
１３ ：電圧調整部

Claims (7)

  1. ラッチ回路を有する半導体メモリの電源電圧を下げたときにデータが反転する最大の電圧値に相当するデータ保持電圧値を取得する電圧値取得部と、
    前記データ保持電圧値と基準電圧値との差分に基づいて電圧補正値を決定する補正値決定部と、
    前記電圧補正値を用いて、電源電圧及び基板バイアス電圧の少なくともいずれか一方を調整する電圧調整部と
    を備え、
    前記基準電圧値は、要求される放射線耐性を満足する半導体メモリのデータ保持電圧値以下に設定されている半導体メモリの放射線耐性補償装置。
  2. 前記電圧値取得部は、複数の前記半導体メモリの各々について前記データ保持電圧値を取得し、
    前記補正値決定部は、前記半導体メモリ毎に取得された前記データ保持電圧値と、前記半導体メモリ間で共通の値とされた前記基準電圧値との差分に基づいて、前記半導体メモリ毎に前記電圧補正値を決定し、
    前記電圧調整部は、前記半導体メモリ毎に決定された前記電圧補正値を用いて各前記半導体メモリの電源電圧及び基準バイアス電圧の少なくともいずれか一方を調整する請求項１に記載の半導体メモリの放射線耐性補償装置。
  3. 前記半導体メモリは複数の前記ラッチ回路を搭載しており、
    前記電圧値取得部は、複数の前記ラッチ回路の一部または全部のデータ保持電圧値を取得し、
    前記補正値決定部は、前記電圧値取得部によって取得された複数の前記データ保持電圧値を統計的に処理することによりデータ保持電圧値の特徴量を算出し、算出したデータ保持電圧値の特徴量と前記基準電圧値との差分に基づいて前記電圧補正値を決定する請求項１または２に記載の半導体メモリの放射線耐性補償装置。
  4. 半導体メモリと、
    請求項１から３のいずれかに記載の半導体メモリの放射線耐性補償装置と
    を備える電子回路。
  5. ラッチ回路を有する半導体メモリの電源電圧を下げたときにデータが反転する最大の電圧値に相当するデータ保持電圧値を取得する電圧値取得工程と、
    前記データ保持電圧値と基準電圧値との差分に基づいて電圧補正値を決定する補正値決定工程と、
    前記電圧補正値を用いて、電源電圧及び基板バイアス電圧の少なくともいずれか一方を調整する電圧調整工程と
    を有し、
    前記基準電圧値は、要求される放射線耐性を満足する半導体メモリのデータ保持電圧値以下に設定されている半導体メモリの放射線耐性補償方法。
  6. 前記電圧値取得工程では、複数の前記半導体メモリの各々について前記データ保持電圧値を取得し、
    前記補正値決定工程では、前記半導体メモリ毎に取得された前記データ保持電圧値と、前記半導体メモリ間で共通の値とされた前記基準電圧値との差分に基づいて、前記半導体メモリ毎に前記電圧補正値を決定し、
    前記電圧調整工程では、前記半導体メモリ毎に決定された前記電圧補正値を用いて各前記半導体メモリの電源電圧及び基準バイアス電圧の少なくともいずれか一方を調整する請求項５に記載の半導体メモリの放射線耐性補償方法。
  7. 前記半導体メモリは複数の前記ラッチ回路を搭載しており、
    前記電圧値取得工程では、複数の前記ラッチ回路の一部または全部のデータ保持電圧値を取得し、
    前記補正値決定工程では、前記電圧値取得工程において取得された複数の前記データ保持電圧値を統計的に処理することによりデータ保持電圧値の特徴量を算出し、算出したデータ保持電圧値の特徴量と前記基準電圧値との差分に基づいて前記電圧補正値を決定する請求項５または６に記載の半導体メモリの放射線耐性補償方法。
JP2018197684A 2018-10-19 2018-10-19 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路 Active JP7138861B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018197684A JP7138861B2 (ja) 2018-10-19 2018-10-19 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路
US17/057,428 US11250906B2 (en) 2018-10-19 2019-10-11 Apparatus for compensating for radiation resistance of semiconductor memory, method therefor, and electronic circuit
EP19874329.6A EP3786958A4 (en) 2018-10-19 2019-10-11 DEVICE FOR COMPENSATING THE RADIATION RESISTANCE OF A SEMI-CONDUCTOR MEMORY, METHOD FOR IT AND ELECTRONIC CIRCUIT
PCT/JP2019/040152 WO2020080272A1 (ja) 2018-10-19 2019-10-11 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018197684A JP7138861B2 (ja) 2018-10-19 2018-10-19 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路

Publications (2)

Publication Number Publication Date
JP2020064698A JP2020064698A (ja) 2020-04-23
JP7138861B2 true JP7138861B2 (ja) 2022-09-20

Family

ID=70283399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018197684A Active JP7138861B2 (ja) 2018-10-19 2018-10-19 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路

Country Status (4)

Country Link
US (1) US11250906B2 (ja)
EP (1) EP3786958A4 (ja)
JP (1) JP7138861B2 (ja)
WO (1) WO2020080272A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070211527A1 (en) 2006-03-13 2007-09-13 International Business Machines Corporation A real-time adaptive sram array for high seu immunity
JP6223581B2 (ja) 2014-08-06 2017-11-01 三菱電機株式会社 警告通知システム、警告通知方法及びプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303190A (en) * 1992-10-27 1994-04-12 Motorola, Inc. Static random access memory resistant to soft error
JP3486079B2 (ja) * 1997-09-18 2004-01-13 株式会社東芝 半導体記憶装置
US6219273B1 (en) * 1998-03-02 2001-04-17 California Institute Of Technology Integrated semiconductor-magnetic random access memory system
CA2342508A1 (en) * 2001-03-30 2002-09-30 Atmos Corporation Reference cells with integration capacitor
US7781862B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US7613031B2 (en) 2007-09-17 2009-11-03 Micron Technology, Inc. System, apparatus, and method to increase read and write stability of scaled SRAM memory cells
US7715260B1 (en) * 2008-12-01 2010-05-11 United Microelectronics Corp. Operating voltage tuning method for static random access memory
US8232819B2 (en) 2009-12-02 2012-07-31 Lsi Corporation Closed-loop soft error rate sensitivity control
CN104637530B (zh) 2014-04-17 2017-10-24 清华大学 一种冗余结构随机访问存储器
JP2017027637A (ja) * 2015-07-15 2017-02-02 富士通株式会社 動作電圧探索プログラム、動作電圧探索装置、及び動作電圧探索方法
JP6889441B2 (ja) 2017-03-10 2021-06-18 三菱重工業株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070211527A1 (en) 2006-03-13 2007-09-13 International Business Machines Corporation A real-time adaptive sram array for high seu immunity
JP6223581B2 (ja) 2014-08-06 2017-11-01 三菱電機株式会社 警告通知システム、警告通知方法及びプログラム

Also Published As

Publication number Publication date
US11250906B2 (en) 2022-02-15
US20210210135A1 (en) 2021-07-08
JP2020064698A (ja) 2020-04-23
EP3786958A1 (en) 2021-03-03
EP3786958A4 (en) 2021-06-30
WO2020080272A1 (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
US9805773B1 (en) Dual-range clock duty cycle corrector
US10566329B2 (en) Semiconductor device having data signal path of meandering shape via a plurality of wirings
US8531201B2 (en) Method and apparatus for testing a semiconductor device
US20070226671A1 (en) Apparatus and method of static timing analysis considering the within-die and die-to-die process variation
US11592853B2 (en) On-chip resistor correction circuit
JP2016033961A (ja) 半導体集積回路装置及びその出力電圧調整方法
JP7138861B2 (ja) 半導体メモリの放射線耐性補償装置及びその方法並びに電子回路
JP5288813B2 (ja) スタンドバイ消費電力を低減した記憶装置及びその動作方法
US20080205115A1 (en) Apparatus and method for trimming integrated circuit
US10390420B2 (en) Method of dynamic thermal management
CN106599336B (zh) 半导体工艺模拟装置及方法以及计算装置
JP2002043429A (ja) シミュレーション方法およびシミュレーション装置
US9312022B1 (en) Memory timing self-calibration
CN111243654A (zh) 一种闪存芯片及其校准方法和装置
US20080150497A1 (en) Power supply voltage reset circuit and reset signal generating method
CN1638018A (zh) 半导体电路器件及其设计方法和半导体电路的设计方法
US10394471B2 (en) Adaptive power regulation methods and systems
US10755022B2 (en) Electronic apparatus and layout method for integrated circuit
US11025239B2 (en) Static compensation of an active clock edge shift for a duty cycle correction circuit
JP6835573B2 (ja) 電圧調整回路、及び電圧調整方法
KR102409226B1 (ko) 기준 전압 공급기
US10795430B1 (en) Activity-aware supply voltage and bias voltage compensation
JP2006128422A (ja) 半導体集積回路
US7921400B1 (en) Method for forming integrated circuit device using cell library with soft error resistant logic cells
JP6470205B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220824

R150 Certificate of patent or registration of utility model

Ref document number: 7138861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150