TWI786763B - 訊號調變裝置、記憶體儲存裝置及訊號調變方法 - Google Patents

訊號調變裝置、記憶體儲存裝置及訊號調變方法 Download PDF

Info

Publication number
TWI786763B
TWI786763B TW110129366A TW110129366A TWI786763B TW I786763 B TWI786763 B TW I786763B TW 110129366 A TW110129366 A TW 110129366A TW 110129366 A TW110129366 A TW 110129366A TW I786763 B TWI786763 B TW I786763B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
observation
reference clock
frequency
Prior art date
Application number
TW110129366A
Other languages
English (en)
Other versions
TW202308335A (zh
Inventor
吳冠緯
吳仁鉅
王仁和
廖宇強
孫世洋
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW110129366A priority Critical patent/TWI786763B/zh
Priority to US17/468,711 priority patent/US11636902B2/en
Application granted granted Critical
Publication of TWI786763B publication Critical patent/TWI786763B/zh
Publication of TW202308335A publication Critical patent/TW202308335A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一種訊號調變裝置、記憶體儲存裝置及訊號調變方法。所述訊號調變裝置包括觀測電路、訊號調變電路及相位控制電路。所述訊號調變電路用以根據第一訊號與參考時脈訊號產生第二訊號。所述第一訊號的頻率不同於所述第二訊號的頻率。所述相位控制電路用以經由所述觀測電路獲得觀測資訊。所述觀測資訊反映所述訊號調變裝置中的至少一電路單元的製程變異。所述相位控制電路更用以根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量。

Description

訊號調變裝置、記憶體儲存裝置及訊號調變方法
本發明是有關於一種訊號調變技術，且特別是有關於一種訊號調變裝置、記憶體儲存裝置及訊號調變方法。
在高速訊號傳輸技術中，訊號在被傳送出去之前往往需要經過調變，以滿足高速訊號的傳輸速率要求。例如，在高速訊號的調變電路中，可藉由對待傳送的訊號使用2倍以上的頻率進行取樣以提高訊號的傳輸速率。但是，隨著訊號傳輸速率越來越高，訊號的時間寬裕度(time margin)也越來越小，使得參考時脈訊號與資料訊號之間的校準也更加困難。
大多數的訊號調變電路都是藉由延遲元件的延遲控制及/或鎖相迴路(Phase Locked Loop,PLL)電路來進行參考時脈訊號與資料訊號之間的相位鎖定。但是，實務上，無論使用延遲元件或鎖相迴路電路來進行所述相位鎖定，都很容易受到部分電路單元 的製程變異影響，從而導致輸出訊號的抖動增加。
本發明提供一種訊號調變裝置、記憶體儲存裝置及訊號調變方法，可提高(高速)訊號輸出的穩定性。
本發明的範例實施例提供一種訊號調變裝置，其包括觀測電路、訊號調變電路及相位控制電路。所述訊號調變電路用以根據第一訊號與參考時脈訊號產生第二訊號。所述第一訊號的頻率不同於所述第二訊號的頻率。所述相位控制電路耦接至所述訊號調變電路與所述觀測電路。所述相位控制電路用以經由所述觀測電路獲得觀測資訊。所述觀測資訊反映所述訊號調變裝置中的至少一電路單元的製程變異。所述相位控制電路更用以根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量。
在本發明的一範例實施例中，所述相位控制電路包括邏輯控制電路與相位內插電路。所述邏輯控制電路耦接至所述觀測電路。所述相位內插電路耦接至所述訊號調變電路與所述邏輯控制電路。所述邏輯控制電路用以根據所述觀測資訊控制所述相位內插電路調整所述參考時脈訊號相對於所述第一訊號的取樣點。
在本發明的一範例實施例中，所述訊號調變電路包括取樣電路。所述取樣電路耦接至所述相位控制電路。所述取樣電路用以根據所述參考時脈訊號取樣所述第一訊號以產生所述第二訊號。
在本發明的一範例實施例中，所述參考時脈訊號包括第一參考時脈訊號與第二參考時脈訊號。所述第一參考時脈訊號具有第一頻率。所述第二參考時脈訊號具有第二頻率。所述第一頻率不同於所述第二頻率。所述取樣電路包括第一級取樣電路與第二級取樣電路。所述第一級取樣電路耦接至所述相位控制電路。所述第二級取樣電路耦接至所述相位控制電路與所述第一級取樣電路的輸出端。所述第一級取樣電路用以根據所述第一參考時脈訊號取樣所述第一訊號並輸出中間訊號。所述第二級取樣電路用以根據所述第二參考時脈訊號取樣所述中間訊號並輸出所述第二訊號。
在本發明的一範例實施例中，所述相位控制電路包括除頻器。所述除頻器耦接至所述訊號調變電路並用以對所述第二參考時脈訊號除頻以產生所述第一參考時脈訊號。
在本發明的一範例實施例中，所述訊號調變裝置是設置於電子裝置的訊號發送端並位於序列化電路中。所述訊號發送端用以輸出所述第二訊號。
在本發明的一範例實施例中，所述觀測電路包括多工器、解序列化電路及訊號檢測電路。所述多工器耦接至所述訊號調變電路與所述訊號接收介面。所述序列化電路耦接至所述多工器。所述訊號檢測電路耦接至所述解序列化電路與所述相位控制電路。所述多工器用以將所述訊號調變裝置的內部回送路徑或一外部回送路徑上的所述第二訊號傳送至所述解序列化電路。所述 解序列化電路用以對所述第二訊號執行序列轉並列操作以產生第三訊號。所述訊號檢測電路用以產生對應於所述第三訊號的訊號品質資訊，其中所述觀測資訊包括所述第三訊號的所述訊號品質資訊。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、記憶體控制電路單元、訊號調變裝置及觀測電路。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述訊號調變裝置設置於所述連接介面單元中。所述觀測電路設置於所述訊號調變裝置中。所述訊號調變裝置用以根據第一訊號與參考時脈訊號產生第二訊號。所述第一訊號的頻率不同於所述第二訊號的頻率。所述訊號調變裝置更用以經由所述觀測電路獲得觀測資訊。所述觀測資訊反映所述訊號調變裝置中的至少一電路單元的製程變異。所述訊號調變裝置更用以根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量。
在本發明的一範例實施例中，根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的所述偏移量的操作包括：根據所述觀測資訊調整所述參考時脈訊號相對於所述第一訊號的取樣點。
在本發明的一範例實施例中，經由所述觀測電路獲得所述觀測資訊的操作包括：偵測所述至少一電路單元的電氣特徵以 獲得所述觀測資訊。
在本發明的一範例實施例中，所述觀測資訊包括所述第二訊號的訊號品質資訊。所述觀測電路耦接至所述訊號調變裝置的內部回送路徑。經由所述觀測電路獲得所述觀測資訊的操作包括：經由所述觀測電路分析所述內部回送路徑上的所述第二訊號以獲得所述觀測資訊。
在本發明的一範例實施例中，所述觀測資訊包括所述第二訊號的訊號品質資訊。所述觀測電路耦接至所述訊號調變裝置的一外部回送路徑。經由所述觀測電路獲得所述觀測資訊的操作包括：經由所述觀測電路分析所述外部回送路徑上的所述第二訊號以獲得所述觀測資訊。
在本發明的一範例實施例中，根據所述第一訊號與所述參考時脈訊號產生所述第二訊號的操作包括：根據所述參考時脈訊號取樣所述第一訊號以產生所述第二訊號。
在本發明的一範例實施例中，所述參考時脈訊號包括第一參考時脈訊號與第二參考時脈訊號。所述第一參考時脈訊號具有第一頻率。所述第二參考時脈訊號具有第二頻率。所述第一頻率不同於所述第二頻率。根據所述參考時脈訊號取樣所述第一訊號以產生所述第二訊號的操作包括：根據所述第一參考時脈訊號取樣所述第一訊號並輸出中間訊號；以及根據所述第二參考時脈訊號取樣所述中間訊號並輸出所述第二訊號。
在本發明的一範例實施例中，所述訊號調變裝置更用以 對所述第二參考時脈訊號除頻以產生所述第一參考時脈訊號。
在本發明的一範例實施例中，所述訊號調變裝置是設置於所述連接介面單元的訊號發送端並位於序列化電路中，且所述訊號發送端用以輸出所述第二訊號。
在本發明的一範例實施例中，所述訊號調變裝置包括訊號傳輸介面與訊號接收介面。所述訊號傳輸介面耦接至所述訊號調變電路。所述訊號接收介面耦接至所述觀測電路。所述訊號傳輸介面用以將所述第二訊號傳輸至所述訊號調變裝置外部。所述訊號接收介面用以從所述訊號調變裝置外部接收訊號。
在本發明的一範例實施例中，所述觀測電路包括多工器、解序列化電路及訊號檢測電路。所述多工器耦接至所述訊號接收介面。所述解序列化電路耦接至所述多工器。所述訊號檢測電路耦接至所述解序列化電路。所述多工器用以將所述訊號調變裝置的內部回送路徑或外部回送路徑上的所述第二訊號傳送至所述解序列化電路。所述解序列化電路用以對所述第二訊號執行序列轉並列操作以產生第三訊號。所述訊號檢測電路用以產生對應於所述第三訊號的訊號品質資訊，其中所述觀測資訊包括所述第三訊號的所述訊號品質資訊。
本發明的範例實施例另提供一種訊號調變方法，其用於訊號調變裝置。所述訊號調變方法包括：根據第一訊號與參考時脈訊號產生第二訊號，其中所述第一訊號的頻率不同於所述第二訊號的頻率；經由觀測電路獲得觀測資訊，其中所述觀測資訊反 映所述訊號調變裝置中的至少一電路單元的製程變異；以及根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量。
在本發明的一範例實施例中，根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的所述偏移量的步驟包括：根據所述觀測資訊調整所述參考時脈訊號相對於所述第一訊號的取樣點。
在本發明的一範例實施例中，經由所述觀測電路獲得所述觀測資訊的步驟包括：偵測所述至少一電路單元的電氣特徵以獲得所述觀測資訊。
在本發明的一範例實施例中，所述至少一電路單元包括振盪器與電晶體的至少其中之一。
在本發明的一範例實施例中，所述觀測資訊包括所述第二訊號的訊號品質資訊，所述觀測電路耦接至所述訊號調變裝置的內部回送路徑，且經由所述觀測電路獲得所述觀測資訊的步驟包括：經由所述觀測電路分析所述內部回送路徑上的所述第二訊號以獲得所述觀測資訊。
在本發明的一範例實施例中，所述觀測資訊包括所述第二訊號的訊號品質資訊，所述觀測電路耦接至所述訊號調變裝置的外部回送路徑，且經由所述觀測電路獲得所述觀測資訊的步驟包括：經由所述觀測電路分析所述外部回送路徑上的所述第二訊號以獲得所述觀測資訊。
在本發明的一範例實施例中，根據所述第一訊號與所述參考時脈訊號產生所述第二訊號的步驟包括：根據所述參考時脈訊號取樣所述第一訊號以產生所述第二訊號。
在本發明的一範例實施例中，所述參考時脈訊號包括第一參考時脈訊號與第二參考時脈訊號，所述第一參考時脈訊號具有第一頻率，所述第二參考時脈訊號具有第二頻率，所述第一頻率不同於所述第二頻率，且根據所述參考時脈訊號取樣所述第一訊號以產生所述第二訊號的步驟包括：根據所述第一參考時脈訊號取樣所述第一訊號並輸出中間訊號；以及根據所述第二參考時脈訊號取樣所述中間訊號並輸出所述第二訊號。
在本發明的一範例實施例中，所述的訊號調變方法更包括：對所述第二參考時脈訊號除頻以產生所述第一參考時脈訊號。
在本發明的一範例實施例中，所述第二訊號的所述頻率高於所述第一訊號的所述頻率。
在本發明的一範例實施例中，所述訊號調變裝置是設置於所述訊號調變裝置的訊號發送端並位於序列化電路中，且所述訊號發送端用以輸出所述第二訊號。
在本發明的一範例實施例中，所述觀測資訊包括資料訊號的資料抖動量、振盪訊號的振盪頻率及電晶體的啟動電流的至少其中之一。
在本發明的一範例實施例中，所述的訊號調變方法更包括：經由訊號傳輸介面將所述第二訊號傳輸至所述訊號調變裝置 外部；以及經由訊號接收介面從所述訊號調變裝置外部接收訊號。
在本發明的一範例實施例中，經由所述觀測電路獲得所述觀測資訊的步驟包括：將所述訊號調變裝置的內部回送路徑或外部回送路徑上的所述第二訊號傳送至解序列化電路；由所述解序列化電路用以對所述第二訊號執行序列轉並列操作以產生第三訊號；以及產生對應於所述第三訊號的訊號品質資訊，其中所述觀測資訊包括所述第三訊號的所述訊號品質資訊。
基於上述，本發明的範例實施例提出了可經由訊號調變裝置中的觀測電路來獲得與訊號調變裝置中的至少一電路單元的製程變異有關的觀測資訊。爾後，即可根據此觀測資訊來控制第一訊號與參考時脈訊號之間的偏移量。藉此，可提高訊號調變裝置在根據第一訊號與參考時脈訊號產生第二訊號時的操作穩定性。
10,20,40,70:訊號調變裝置
11,21,41,61,71:觀測電路
12,22,42:訊號調變電路
13,23,43,73:相位控制電路
S(1),S(2),Ck,Ctrl,Ck(1),Ck(2),S(2)’,S(3):訊號
Inf:資訊
221:取樣電路
231,431:邏輯控制電路
232,432:相位內插電路
4321:時脈產生器
4322:除頻器
4323:相位內插器
51:振盪器
501(1)~501(n):緩衝單元
601~603:比較元件
R(1)~R(5):阻抗元件
Q(1):場效電晶體
I(in):電流
701:內部回送路徑
702:外部回送路徑
710:傳輸端電路
720:接收端電路
72:序列化電路
74:訊號傳輸介面
75:訊號接收介面
711:多工器
712:解序列化電路
713:訊號檢測電路
80:記憶體儲存裝置
81:連接介面單元
82:記憶體控制電路單元
83:可複寫式非揮發性記憶體模組
S901:步驟(根據第一訊號與參考時脈訊號產生第二訊號，其中所述第一訊號的頻率不同於所述第二訊號的頻率)
S902:步驟(經由觀測電路獲得觀測資訊，其中所述觀測資訊 反映訊號調變裝置中的至少一電路單元的製程變異)
S903:步驟(根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量)
圖1是根據本發明的一實施例所繪示的訊號調變裝置的示意圖。
圖2是根據本發明的一範例實施例所繪示的訊號調變裝置的示意圖。
圖3是根據本發明的一範例實施例所繪示的訊號時序示意圖。
圖4是根據本發明的一範例實施例所繪示的訊號調變裝置的示意圖。
圖5是根據本發明的一範例實施例所繪示的可能存在製程變異的電路單元的示意圖。
圖6是根據本發明的一範例實施例所繪示的可能存在製程變異的電路單元的示意圖。
圖7是根據本發明的一範例實施例所繪示的訊號調變裝置的示意圖。
圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
圖9是根據本發明的一範例實施例所繪示的訊號調變方法的流程圖。
以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖1是根據本發明的一實施例所繪示的訊號調變裝置的示意圖。請參照圖1，訊號調變裝置10可用以接收訊號(亦稱為第一訊號)S(1)並對訊號S(1)進行調變以輸出訊號(亦稱為第二訊號)S(2)。例如，訊號調變裝置10可設置於具有訊號傳輸功能的各式電子裝置中，且訊號調變裝置10可用以改變待輸出的訊號的傳輸頻率或傳輸速率。例如，訊號S(1)可用以表示電子裝置內部待傳輸的訊號(例如資料訊號)，而訊號調變裝置10可將訊號S(1)調變為滿足特定傳輸頻率或傳輸速率的訊號S(2)。訊號S(2)的頻率可高於訊號S(1)的頻率。例如，訊號S(1)與S(2)的頻率可分別為8GHz與16GHz、8GHz與32GHz、或16GHz與32GHz等，且不限於此。爾後，訊號S(2)可被傳輸至外部的傳輸介質或其餘的電子裝置。
在一範例實施例中，訊號調變裝置10可設置於特定電子裝置的訊號發送端，以將電子裝置內部的低頻訊號S(1)轉換為高頻訊號S(2)。例如，假設特定電子裝置的訊號發送端包括序列化電路(或稱為串聯器(serializer))，則訊號調變裝置10可設置於此序列化電路中以根據低頻訊號S(1)產生高頻訊號S(2)。例如，此序列化電路用以對訊號S(1)執行並列(parallel)轉序列(serial)之操作，以產生訊號S(2)。在一範例實施例中，序列化電路亦稱為並列轉序列(P2S)電路。爾後，高頻訊號S(2)可經由此電子裝置的訊號發送端輸出。
訊號調變裝置10包括觀測電路11、訊號調變電路12及 相位控制電路13。觀測電路11可用以提供資訊(亦稱為觀測資訊)Inf。特別是，資訊Inf可反映訊號調變裝置10中的至少一電路單元的製程變異。例如，此製程變異可泛指訊號調變裝置10中的至少一電路單元在製造過程中產生的缺陷。此製程變異可影響訊號調變裝置10中的任一電路單元的預設功能，使其運作結果偏離預設值或理想值。
在一範例實施例中，訊號調變裝置10中可能存在製程變異的至少一電路單元可位於觀測電路11中。在一範例實施例中，相位控制電路13可偵測觀測電路11中的所述至少一電路單元的電氣特徵以獲得觀測資訊Inf。在一範例實施例中，訊號調變裝置10中可能存在製程變異的至少一電路單元可不位於觀測電路11中。
在一範例實施例中，訊號調變裝置10中可能存在製程變異的至少一電路單元可包括振盪器與電晶體的至少其中之一。例如，所述振盪器可包括訊號調變裝置10中的環型振盪器(Ring Oscillator,ROSC)或其他類型的振盪器。例如，所述電晶體可包括場效電晶體(field-effect transistor,FET)或其他類型的電晶體。
訊號調變電路12可接收訊號S(1)與訊號(亦稱為參考時脈訊號)Ck。訊號調變電路12可用以根據訊號S(1)與訊號Ck產生訊號S(2)。訊號S(1)的頻率不同於訊號S(2)的頻率。例如，假設訊號S(1)的頻率為k GHz，則訊號S(2)的頻率可約為(2×p)×k GHz，其中p為正整數。
相位控制電路13耦接至觀測電路11與訊號調變電路12。相位控制電路13可經由觀測電路11獲得資訊Inf並提供訊號Ck至訊號調變電路12。特別是，相位控制電路13可用以根據資訊Inf控制訊號S(1)與訊號Ck之間的偏移量。例如，所述偏移量可以是指訊號S(1)與訊號Ck之間的相位差或頻率差。
在一範例實施例中，相位控制電路13根據資訊Inf來控制訊號S(1)與訊號Ck之間的偏移量，可減少或消除訊號調變裝置10中的至少一電路單元的製程變異對訊號S(2)的輸出所造成的不良影響。藉此，可有效提高或維持訊號S(2)的訊號品質及/或提高訊號調變裝置10的操作穩定性。
圖2是根據本發明的一範例實施例所繪示的訊號調變裝置的示意圖。請參照圖2，訊號調變裝置20可相同或相似於圖1的訊號調變裝置10。訊號調變裝置20可包括觀測電路21、訊號調變電路22及相位控制電路23。觀測電路21可相同或相似於圖1的觀測電路11。
訊號調變電路22可包括取樣電路221。取樣電路221的輸入端IN(+)與IN(-)用以同步接收訊號S(1)的不同訊號成分。取樣電路221可根據訊號Ck來對訊號S(1)進行取樣並根據取樣結果輸出訊號S(2)。取樣電路221的輸出端OUT用以輸出訊號S(2)。例如，訊號S(2)的頻率可約為訊號S(1)的頻率的2倍。例如，假設訊號S(1)的頻率為8GHz，則訊號S(2)的頻率可約為16GHz，依此類推。
相位控制電路23可包括邏輯控制電路231與相位內插電路232。邏輯控制電路231耦接至觀測電路21。相位內插電路232耦接至邏輯控制電路231與訊號調變電路22。邏輯控制電路231可經由觀測電路21獲得資訊Inf。邏輯控制電路231可根據資訊Inf提供訊號(亦稱為控制訊號)Ctrl至相位內插電路232。邏輯控制電路231可藉由訊號Ctrl來控制或指示相位內插電路232調整訊號Ck相對於訊號S(1)的取樣點。相位內插電路232可用以輸出訊號Ck。此外，相位內插電路232可根據訊號Ctrl來調整訊號Ck相對於訊號S(1)的取樣點。
圖3是根據本發明的一範例實施例所繪示的訊號時序示意圖。請參照圖2與圖3，取樣電路221的輸入端IN(+)可接收訊號串D0、D2、D4及D6。取樣電路221的輸入端IN(-)可接收訊號串D1、D3、D5及D7。取樣電路221的輸入端IN(+)與IN(-)接收到的兩個資料訊號串之間的相位差約為90度。取樣電路221可使用訊號Ck中夾帶的訊號Ck(+)與Ck(-)來分別對輸入端IN(+)與IN(-)的訊號進行取樣。取樣電路221可根據取樣結果於輸出端OUT輸出訊號串D0~D7。
一般來說，訊號Ck(+)對輸入端IN(+)上的訊號D0、D2、D4及D6分別進行取樣的取樣點SP(1)~SP(4)越靠近訊號D0、D2、D4及D6的中心位置，則取樣結果會越精準，從而導致輸出端OUT輸出的訊號D0、D2、D4及D6的訊號品質原則上就會越好。同理，訊號Ck(-)對輸入端IN(-)上的訊號D1、D3、D5及D7分別進行取 樣的取樣點SP(5)~SP(8)越靠近訊號D1、D3、D5及D7的中心位置，則取樣結果同樣會越精準，從而導致輸出端OUT輸出的訊號訊號D1、D3、D5及D7的訊號品質原則上也會越好。但是，在某些情況下，例如當訊號調變裝置20中的至少一電路單元存在製程變異時，取樣點SP(1)~SP(8)容易發生偏移，使得輸出端OUT輸出的訊號D1~D7的訊號品質變差。
在一範例實施例中，邏輯控制電路231可根據資訊Inf來控制相位內插電路232將訊號Ck相對於訊號S(1)的取樣點(例如取樣點SP(1)~SP(8))盡可能地維持在較佳的取樣位置(例如對齊輸入端IN(+)與IN(-)上的訊號D1~D7各別的中心處)。藉此，即便訊號調變裝置20中的至少一電路單元存在製程變異，此製程變異對訊號S(2)的輸出所造成的不良影響也可根據資訊Inf而被減少或消除。
在一範例實施例中，邏輯控制電路231可根據資訊Inf來決定訊號Ck的相位的調整方向(例如提前或延後)及/或調整幅度(例如幾度)。此調整方向及/或調整幅度可用以彌補因訊號調變裝置20中的至少一電路單元存在製程變異而可能對訊號S(2)的輸出所造成的不良影響。邏輯控制電路231可根據此調整方向及/或調整幅度來產生訊號Ctrl。
須注意的是，在圖2與圖3的範例實施例中，是以一級的取樣電路作為訊號調變電路的範例，但本發明不限於此。在一範例實施例中，訊號調變電路中還可包括多級的取樣電路。
圖4是根據本發明的一範例實施例所繪示的訊號調變裝置的示意圖。請參照圖4，訊號調變裝置40可相同或相似於圖1的訊號調變裝置10(或圖2的訊號調變裝置20)。訊號調變裝置40可包括觀測電路41、訊號調變電路42及相位控制電路43。觀測電路41可相同或相似於圖1的觀測電路11(或圖2的觀測電路21)。
訊號調變電路42可包括取樣電路421~423。取樣電路421與422亦稱為第一級取樣電路。取樣電路423亦稱為第二級取樣電路。取樣電路421與422的輸入端IN(0)~IN(3)用以同步接收訊號S(1)的不同訊號成分。取樣電路421與422耦接至相位控制電路43並可從相位控制電路43接收訊號(亦稱為第一參考時脈訊號)Ck(1)。訊號Ck(1)具有一特定頻率(亦稱為第一頻率)。取樣電路421與422可分別根據訊號Ck(1)來對訊號S(1)進行取樣並根據取樣結果輸出訊號(亦稱為中間訊號)S(0)。
取樣電路423耦接至相位控制電路43與取樣電路421與422的輸出端。取樣電路423可從相位控制電路43接收訊號(亦稱為第二參考時脈訊號)Ck(2)並從取樣電路421與422的輸出端接收訊號S(0)。訊號Ck(2)具有一特定頻率(亦稱為第二頻率)。訊號Ck(1)的頻率(即第一頻率)不同於訊號Ck(2)的頻率(即第二頻率)。例如，訊號Ck(2)的頻率(即第二頻率)可為訊號Ck(1)的頻率(即第一頻率)的2倍。取樣電路423可根據訊號Ck(2)來對訊號S(0)進行取樣並根據取樣結果輸出訊號S(2)。取樣電路423的輸出端OUT可用以輸出訊號S(2)。例如，訊號S(2)的頻率可約為訊號S(1)的 頻率的4倍。例如，假設訊號S(1)的頻率為8GHz，則訊號S(2)的頻率可約為32GHz，依此類推。
相位控制電路43可包括邏輯控制電路431與相位內插電路432。邏輯控制電路431耦接至觀測電路41。相位內插電路432耦接至邏輯控制電路431與訊號調變電路42。邏輯控制電路431可經由觀測電路41獲得資訊Inf。邏輯控制電路431可根據資訊Inf提供訊號Ctrl至相位內插電路432。邏輯控制電路431可藉由訊號Ctrl來控制或指示相位內插電路432調整訊號Ck(1)相對於訊號S(1)的取樣點。
相位內插電路432包括時脈產生器4321、除頻器4322及相位內插器4323。時脈產生器4321可用以產生訊號Ck(2)。例如，時脈產生器4321可包括環型振盪器或各式可用以產生振盪訊號的振盪器。時脈產生器4321可將訊號Ck(2)提供至訊號調變電路42(例如取樣電路423)。
除頻器4322耦接至時脈產生器4321與相位內插器4323。除頻器4322可用以對訊號S(2)除頻。相位內插器4323可根據除頻器4322對訊號S(2)之除頻而產生訊號S(1)。例如，在對訊號S(2)除頻後，除頻器4322可將指示相位級數的控制碼傳送給相位內插器4323。相位內插器4323可根據此控制碼執行相位內差並輸出訊號S(1)。特別是，訊號S(1)可相位可受此控制碼控制。
須注意的是，在圖4的範例實施例中，在除頻器4322將指示相位級數的控制碼傳送給相位內插器4323後，相位內插器 4323可根據訊號Ctrl來更新此控制碼。根據更新後的控制碼，相位內插器4323所輸出的訊號Ck(1)的相位可更加準確地被維持在對於訊號S(1)的較佳的取樣位置。藉此，同樣可減少或消除訊號調變裝置40中的至少一電路單元的製程變異對訊號S(2)的輸出所造成的不良影響。
圖5是根據本發明的一範例實施例所繪示的可能存在製程變異的電路單元的示意圖。請參照圖5，振盪器51包括環型振盪器。振盪器51可包含於訊號調整電路10、20或40中。振盪器51中的某些電路單元(例如緩衝單元501(1)~501(n))可能因製程變異，而導致所輸出的振盪訊號的頻率發生誤差。在一範例實施例中，資訊Inf可包括或反映振盪器51所輸出的振盪訊號的頻率(即振盪頻率)。
在一範例實施例中，觀測電路11、21或41可用以偵測振盪器51所輸出的振盪訊號的頻率的誤差並根據此誤差提供資訊Inf。以觀測電路41為例，觀測電路41可將振盪器51所輸出的振盪訊號的頻率與一個標準振盪頻率進行比較並根據比較結果產生資訊Inf。藉此，資訊Inf可反映振盪器51所輸出的振盪訊號的頻率與一個標準振盪頻率之間的差值。資訊Inf與此差值皆可反映振盪器51中的某些電路單元(例如緩衝單元501(1)~501(n))的製程變異。
圖6是根據本發明的一範例實施例所繪示的可能存在製程變異的電路單元的示意圖。請參照圖6，場效電晶體Q(1)可包 含於觀測電路61中。場效電晶體Q(1)可能因製程變異，而導致流經場效電晶體Q(1)的電流(亦稱為啟動電流)I(in)發生變化。在一範例實施例中，資訊Inf可包括或反映場效電晶體Q(1)的啟動電流(即電流I(in))的電流值。
在一範例實施例中，觀測電路61可經由阻抗元件R(l)~R(5)及比較元件601~603來偵測電流I(in)。然後，觀測電路61可將所偵測到的電流I(in)的電流值與一個標準電流值進行比較並根據比較結果產生資訊Inf。藉此，資訊Inf可反映電流I(in)的電流值與標準電流值之間的差值。資訊Inf與此差值皆可反映場效電晶體Q(1)的製程變異。
在一範例實施例中，資訊Inf包括訊號S(2)的訊號品質資訊。訊號S(2)的訊號品質資訊可反映訊號S(2)的訊號品質。例如，訊號S(2)的訊號品質資訊包括訊號S(2)的眼高及/或訊號S(2)的眼寬等可反映訊號S(2)的訊號品質的相關資訊。以圖1為例，在一範例實施例中，觀測電路11可分析訊號S(2)並將可反映訊號S(2)的訊號品質的資訊Inf提供給相位控制電路13。
在圖1的一範例實施例中，觀測電路11可耦接至訊號調變裝置10的一個內部回送(Internal Loop-Back,Internal LPBK)路徑。相位控制電路13可經由觀測電路11分析此內部回送路徑上的訊號S(2)以獲得資訊Inf。在一範例實施例中，資訊Inf可包括或反映訊號S(2)的資料抖動量。
在圖1的一範例實施例中，觀測電路11可耦接至訊號調 變裝置10的一個外部回送(External Loop-Back,External LPBK)路徑。相位控制電路13可經由觀測電路11分析此外部回送路徑上的訊號S(2)’以獲得資訊Inf。在一範例實施例中，資訊Inf可包括或反映訊號S(2)’的資料抖動量。須注意的是，相較於訊號S(2)，訊號S(2)’進一步帶有外部回送路徑上的外部雜訊(例如通道雜訊)。
圖7是根據本發明的一範例實施例所繪示的訊號調變裝置的示意圖。請參照圖7，訊號調變裝置70包括傳輸端電路710(圖7中標記為TX)與接收端電路720(圖7中標記為RX)。傳輸端電路710用以將訊號傳輸至訊號調變裝置70外部。接收端電路720用以從訊號調變裝置70外部接收訊號。
傳輸端電路710包括序列化電路72、相位控制電路73及訊號傳輸介面74。序列化電路72耦接至相位控制電路73與訊號傳輸介面74。序列化電路72用以對訊號S1執行並列轉序列之操作以產生訊號S2。序列化電路72可包括前述範例實施例中的訊號調變電路12、22或42。相位控制電路73可相同或相似於前述範例實施例中的相位控制電路13、23或43。訊號傳輸介面74可根據訊號調變裝置70內部的訊號S(2)而輸出訊號S(2)’至訊號調變裝置70外部。例如，訊號傳輸介面74可包括至少一訊號放大器等調變電路。藉此，訊號傳輸介面74可將訊號S(2)調變為適於在訊號調變裝置70外部傳輸的訊號S(2)’。
接收端電路720包括觀測電路71與訊號接收介面75。訊 號接收介面75耦接至觀測電路71。訊號接收介面75可從訊號調變裝置70外部接收訊號。例如，訊號接收介面75可包括至少一等化器等調變電路。藉此，訊號接收介面75可將從外部接收的訊號調變為適於在訊號調變裝置70內部進行分析的訊號。
在一範例實施例中，觀測電路71可耦接至訊號調變裝置70的內部回送(Internal LPBK)路徑701。相位控制電路73可經由觀測電路71分析內部回送路徑701上的訊號S(2)以獲得資訊Inf。特別是，經由分析內部回送路徑701上的訊號S(2)所獲得的資訊Inf可反映尚未經過外部的雜訊干擾的訊號S(2)的訊號品質。相位控制電路73可根據資訊Inf(即尚未經過外部的雜訊干擾的訊號S(2)的訊號品質)來控制訊號S(1)與訊號Ck之間的偏移量，以嘗試減少或消除訊號調變裝置70中的至少一電路單元的製程變異對訊號S(2)的輸出所造成的不良影響。相關的操作細節皆已詳述於上，在此便不贅述。
在一範例實施例中，觀測電路71可經由訊號接收介面75耦接至訊號調變裝置70的外部回送(External LPBK)路徑702。相位控制電路73可經由觀測電路71分析外部回送路徑702上的訊號S(2)’以獲得資訊Inf。特別是，經由分析外部回送路徑702上的訊號S(2)’所獲得的資訊Inf可反映經過外部的雜訊干擾的訊號S(2)’的訊號品質。相位控制電路73可根據資訊Inf(即經過外部的雜訊干擾的訊號S(2)’的訊號品質)來控制訊號S(1)與訊號Ck之間的偏移量，以嘗試減少或消除訊號調變裝置70中的至少一電路單 元的製程變異對訊號S(2)’的輸出所造成的不良影響。相關的操作細節皆已詳述於上，在此便不贅述。
在一範例實施例中，觀測電路71包括多工器711、解序列化電路712及訊號檢測電路713。多工器711耦接至解序列化電路712、序列化電路72的輸出端及訊號接收介面75。訊號檢測電路713耦接至解序列化電路712與相位控制電路73。多工器711可導通內部回送路徑701或外部回送路徑702。解序列化電路712用以對多工器711所輸出的訊號執行序列轉並列之操作，以產生訊號S(3)。在一範例實施例中，解序列化電路712亦稱為序列轉並列(S2P)電路。例如，訊號S(3)的頻率可低於訊號S(2)或S(2)’的頻率。或者，訊號S(3)的頻率可相同或趨近於訊號S(1)的頻率。訊號檢測電路713用以分析訊號S(3)並根據分析結果產生資訊Inf。資訊Inf可反映訊號S(3)的訊號品質。例如，訊號檢測電路713可包括眼寬偵測器及/或眼高偵測器等可用以評估訊號S(3)的訊號品質的檢測電路。
在一範例實施例中，假設內部回送路徑701被導通，則多工器711可將內部回送路徑701上的訊號S(2)傳送給解序列化電路712。解序列化電路712可對訊號S(2)執行序列轉並列之操作並產生訊號S(3)。然後，訊號檢測電路713可分析訊號S(3)並提供相應的資訊Inf給相位控制電路73。須注意的是，在此範例實施例中，資訊Inf可反映尚未經過外部的雜訊干擾的訊號S(2)的訊號品質。
在一範例實施例中，假設外部回送路徑702被導通，則多工器711可將外部回送路徑702上的訊號S(2)’回饋給解序列化電路712。解序列化電路712可對訊號S(2)’執行序列轉並列之操作並產生訊號S(3)。然後，訊號檢測電路713可分析訊號S(3)並提供相應的資訊Inf給相位控制電路73。須注意的是，在此範例實施例中，資訊Inf可反映經過外部的雜訊干擾的訊號S(2)’的訊號品質。
須注意的是，前述範例實施例所提及的訊號調變電路中所有電路模組的設置與耦接方式僅為範例，而非用以限制本發明。在其他範例實施例中，訊號調變電路中所有電路模組的設置與耦接方式皆可以根據實務需求調整。此外，在其他範例實施例中，更多有用的電路模組及/或電子元件皆可以被加入至訊號調變電路中或者用以取代訊號調變電路中特定的電路模組及/或電子元件，視實務需求而定。
在一範例實施例中，前述範例實施例所提及的訊號調變裝置10、20、40及/或70可設置在記憶體儲存裝置中。然而，在另一範例實施例中，訊號調變裝置10、20、40及/或70亦可設置於其他類型的電子裝置中，而不限於記憶體儲存裝置。
在一範例實施例中，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲 存裝置或從記憶體儲存裝置中讀取資料。
圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。請參照圖8，記憶體儲存裝置80包括連接介面單元81、記憶體控制電路單元82與可複寫式非揮發性記憶體模組83。前述範例實施例所提及的訊號調變裝置10、20、40及/或70可設置在連接介面單元81、記憶體控制電路單元82及/或可複寫式非揮發性記憶體模組83中。
連接介面單元81用以將記憶體儲存裝置80耦接至主機系統。記憶體儲存裝置80可經由連接介面單元81與主機系統通訊。在一範例實施例中，連接介面單元81是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元81亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、SD介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE) 標準或其他適合的標準。連接介面單元81可與記憶體控制電路單元82封裝在一個晶片中，或者連接介面單元81是佈設於一包含記憶體控制電路單元82之晶片外。
記憶體控制電路單元82用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統的指令在可複寫式非揮發性記憶體模組83中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組83是耦接至記憶體控制電路單元82並且用以儲存主機系統所寫入之資料。可複寫式非揮發性記憶體模組83可包括單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell,TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell,QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組83中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電 壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組83中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組83的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用 者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖9是根據本發明的一範例實施例所繪示的訊號調變方法的流程圖。請參照圖9，在步驟S901中，根據第一訊號與參考時脈訊號產生第二訊號，其中所述第一訊號的頻率不同於所述第二訊號的頻率。在步驟S902中，經由觀測電路獲得觀測資訊，其中所述觀測資訊反映訊號調變裝置中的至少一電路單元的製程變異。在步驟S903中，根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量。
需注意的是，圖9中各步驟已詳細說明如上，在此便不再贅述。圖9中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明的範例實施例提出了可經由訊號調變裝置中的觀測電路來獲得與訊號調變裝置中的至少一電路單元的製程變異有關的觀測資訊。爾後，即可根據此觀測資訊來控制第 一訊號與參考時脈訊號之間的偏移量，從而提高訊號調變裝置在根據第一訊號與參考時脈訊號產生第二訊號時的操作穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S901:步驟(根據第一訊號與參考時脈訊號產生第二訊號，其中所述第一訊號的頻率不同於所述第二訊號的頻率)
S902:步驟(經由觀測電路獲得觀測資訊，其中所述觀測資訊反映訊號調變裝置中的至少一電路單元的製程變異)
S903:步驟(根據所述觀測資訊控制所述第一訊號與所述參考時脈訊號之間的偏移量)

Claims (42)

  1. 一種訊號調變裝置，包括：一觀測電路；一訊號調變電路，用以根據一第一訊號與一參考時脈訊號產生一第二訊號，其中該第一訊號的頻率不同於該第二訊號的頻率；以及一相位控制電路，耦接至該訊號調變電路與該觀測電路，其中該相位控制電路用以經由該觀測電路獲得一觀測資訊，該觀測資訊反映該訊號調變裝置中的至少一電路單元的一製程變異，並且該相位控制電路更用以根據該觀測資訊控制該第一訊號與該參考時脈訊號之間的一偏移量，以提高該第二訊號的訊號品質。
  2. 如請求項1所述的訊號調變裝置，其中該相位控制電路包括：一邏輯控制電路，耦接至該觀測電路；以及一相位內插電路，耦接至該訊號調變電路與該邏輯控制電路，其中該邏輯控制電路用以根據該觀測資訊控制該相位內插電路調整該參考時脈訊號相對於該第一訊號的一取樣點。
  3. 如請求項1所述的訊號調變裝置，其中經由該觀測電路獲得該觀測資訊的操作包括：偵測該至少一電路單元的一電氣特徵以獲得該觀測資訊。
  4. 如請求項1所述的訊號調變裝置，其中該至少一電路單元包括一振盪器與一電晶體的至少其中之一。
  5. 如請求項1所述的訊號調變裝置，其中該觀測資訊包括該第二訊號的一訊號品質資訊，該觀測電路耦接至該訊號調變裝置的一內部回送路徑，且經由該觀測電路獲得該觀測資訊的操作包括：經由該觀測電路分析該內部回送路徑上的該第二訊號以獲得該觀測資訊。
  6. 如請求項1所述的訊號調變裝置，其中該觀測資訊包括該第二訊號的一訊號品質資訊，該觀測電路耦接至該訊號調變裝置的一外部回送路徑，且經由該觀測電路獲得該觀測資訊的操作包括：經由該觀測電路分析該外部回送路徑上的該第二訊號以獲得該觀測資訊。
  7. 如請求項1所述的訊號調變裝置，其中該訊號調變電路包括：一取樣電路，耦接至該相位控制電路，其中該取樣電路用以根據該參考時脈訊號取樣該第一訊號以產生該第二訊號。
  8. 如請求項7所述的訊號調變裝置，其中該參考時脈訊號包括一第一參考時脈訊號與一第二參考時脈訊號，該第一參考 時脈訊號具有一第一頻率，該第二參考時脈訊號具有一第二頻率，該第一頻率不同於該第二頻率，且該取樣電路包括：一第一級取樣電路，耦接至該相位控制電路；以及一第二級取樣電路，耦接至該相位控制電路與該第一級取樣電路的一輸出端，其中該第一級取樣電路用以根據該第一參考時脈訊號取樣該第一訊號並輸出一中間訊號，並且該第二級取樣電路用以根據該第二參考時脈訊號取樣該中間訊號並輸出該第二訊號。
  9. 如請求項8所述的訊號調變裝置，其中該相位控制電路包括：一除頻器，耦接至該訊號調變電路並用以對該第二參考時脈訊號除頻以產生該第一參考時脈訊號。
  10. 如請求項1所述的訊號調變裝置，其中該第二訊號的該頻率高於該第一訊號的該頻率。
  11. 如請求項1所述的訊號調變裝置，其中該訊號調變裝置是設置於一電子裝置的一訊號發送端並位於一序列化電路中，且該訊號發送端用以輸出該第二訊號。
  12. 如請求項1所述的訊號調變裝置，其中該觀測資訊包括一資料訊號的資料抖動量、一振盪訊號的一振盪頻率及一電晶體的一啟動電流的至少其中之一。
  13. 如請求項1所述的訊號調變裝置，更包括： 一訊號傳輸介面，耦接至該訊號調變電路；以及一訊號接收介面，耦接至該觀測電路，其中該訊號傳輸介面用以將該第二訊號傳輸至該訊號調變裝置外部，並且該訊號接收介面用以從該訊號調變裝置外部接收訊號。
  14. 如請求項13所述的訊號調變裝置，其中該觀測電路包括：一多工器，耦接至該訊號調變電路與該訊號接收介面；一解序列化電路，耦接至該多工器；以及一訊號檢測電路，耦接至該解序列化電路與該相位控制電路，其中該多工器用以將該訊號調變裝置的一內部回送路徑或一外部回送路徑上的該第二訊號傳送至該解序列化電路，該解序列化電路用以對該第二訊號執行序列轉並列操作以產生一第三訊號，並且該訊號檢測電路用以產生對應於該第三訊號的訊號品質資訊，其中該觀測資訊包括該第三訊號的該訊號品質資訊。
  15. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組；一訊號調變裝置，設置於該連接介面單元中；以及 一觀測電路，設置於該訊號調變裝置中，其中該訊號調變裝置用以根據一第一訊號與一參考時脈訊號產生一第二訊號，該第一訊號的頻率不同於該第二訊號的頻率，該訊號調變裝置更用以經由該觀測電路獲得一觀測資訊，該觀測資訊反映該訊號調變裝置中的至少一電路單元的一製程變異，並且該訊號調變裝置更用以根據該觀測資訊控制該第一訊號與該參考時脈訊號之間的一偏移量，以提高該第二訊號的訊號品質。
  16. 如請求項15所述的記憶體儲存裝置，其中根據該觀測資訊控制該第一訊號與該參考時脈訊號之間的該偏移量的操作包括：根據該觀測資訊調整該參考時脈訊號相對於該第一訊號的一取樣點。
  17. 如請求項15所述的記憶體儲存裝置，其中經由該觀測電路獲得該觀測資訊的操作包括：偵測該至少一電路單元的一電氣特徵以獲得該觀測資訊。
  18. 如請求項15所述的記憶體儲存裝置，其中該至少一電路單元包括一振盪器與一電晶體的至少其中之一。
  19. 如請求項15所述的記憶體儲存裝置，其中該觀測資訊包括該第二訊號的一訊號品質資訊，該觀測電路耦接至該訊號調變裝置的一內部回送路徑，且經由該觀測電路獲得該觀測資訊的操作包括： 經由該觀測電路分析該內部回送路徑上的該第二訊號以獲得該觀測資訊。
  20. 如請求項15所述的記憶體儲存裝置，其中該觀測資訊包括該第二訊號的一訊號品質資訊，該觀測電路耦接至該訊號調變裝置的一外部回送路徑，且經由該觀測電路獲得該觀測資訊的操作包括：經由該觀測電路分析該外部回送路徑上的該第二訊號以獲得該觀測資訊。
  21. 如請求項15所述的記憶體儲存裝置，其中根據該第一訊號與該參考時脈訊號產生該第二訊號的操作包括：根據該參考時脈訊號取樣該第一訊號以產生該第二訊號。
  22. 如請求項21所述的記憶體儲存裝置，其中該參考時脈訊號包括一第一參考時脈訊號與一第二參考時脈訊號，該第一參考時脈訊號具有一第一頻率，該第二參考時脈訊號具有一第二頻率，該第一頻率不同於該第二頻率，且根據該參考時脈訊號取樣該第一訊號以產生該第二訊號的操作包括：根據該第一參考時脈訊號取樣該第一訊號並輸出一中間訊號；以及根據該第二參考時脈訊號取樣該中間訊號並輸出該第二訊號。
  23. 如請求項22所述的記憶體儲存裝置，其中該訊號調變裝置更用以對該第二參考時脈訊號除頻以產生該第一參考時脈訊號。
  24. 如請求項15所述的記憶體儲存裝置，其中該第二訊號的該頻率高於該第一訊號的該頻率。
  25. 如請求項15所述的記憶體儲存裝置，其中該訊號調變裝置是設置於該連接介面單元的一訊號發送端並位於一序列化電路中，且該訊號發送端用以輸出該第二訊號。
  26. 如請求項15所述的記憶體儲存裝置，其中該觀測資訊包括一資料訊號的資料抖動量、一振盪訊號的一振盪頻率及一電晶體的一啟動電流的至少其中之一。
  27. 如請求項15所述的記憶體儲存裝置，其中該訊號調變裝置包括：一訊號傳輸介面，耦接至該訊號調變電路；以及一訊號接收介面，耦接至該觀測電路，其中該訊號傳輸介面用以將該第二訊號傳輸至該訊號調變裝置外部，並且該訊號接收介面用以從該訊號調變裝置外部接收訊號。
  28. 如請求項27所述的記憶體儲存裝置，其中該觀測電路包括：一多工器，耦接至該訊號接收介面；一解序列化電路，耦接至該多工器；以及 一訊號檢測電路，耦接至該解序列化電路，其中該多工器用以將該訊號調變裝置的一內部回送路徑或一外部回送路徑上的該第二訊號傳送至該解序列化電路，該解序列化電路用以對該第二訊號執行序列轉並列操作以產生一第三訊號，並且該訊號檢測電路用以產生對應於該第三訊號的訊號品質資訊，其中該觀測資訊包括該第三訊號的該訊號品質資訊。
  29. 一種訊號調變方法，用於一訊號調變裝置，且該訊號調變方法包括：根據一第一訊號與一參考時脈訊號產生一第二訊號，其中該第一訊號的頻率不同於該第二訊號的頻率；經由一觀測電路獲得一觀測資訊，其中該觀測資訊反映該訊號調變裝置中的至少一電路單元的一製程變異；以及根據該觀測資訊控制該第一訊號與該參考時脈訊號之間的一偏移量，以提高該第二訊號的訊號品質。
  30. 如請求項29所述的訊號調變方法，其中根據該觀測資訊控制該第一訊號與該參考時脈訊號之間的該偏移量的步驟包括：根據該觀測資訊調整該參考時脈訊號相對於該第一訊號的一取樣點。
  31. 如請求項29所述的訊號調變方法，其中經由該觀測電路獲得該觀測資訊的步驟包括： 偵測該至少一電路單元的一電氣特徵以獲得該觀測資訊。
  32. 如請求項29所述的訊號調變方法，其中該至少一電路單元包括一振盪器與一電晶體的至少其中之一。
  33. 如請求項29所述的訊號調變方法，其中該觀測資訊包括該第二訊號的一訊號品質資訊，該觀測電路耦接至該訊號調變裝置的一內部回送路徑，且經由該觀測電路獲得該觀測資訊的步驟包括：經由該觀測電路分析該內部回送路徑上的該第二訊號以獲得該觀測資訊。
  34. 如請求項29所述的訊號調變方法，其中該觀測資訊包括該第二訊號的一訊號品質資訊，該觀測電路耦接至該訊號調變裝置的一外部回送路徑，且經由該觀測電路獲得該觀測資訊的步驟包括：經由該觀測電路分析該外部回送路徑上的該第二訊號以獲得該觀測資訊。
  35. 如請求項29所述的訊號調變方法，其中根據該第一訊號與該參考時脈訊號產生該第二訊號的步驟包括：根據該參考時脈訊號取樣該第一訊號以產生該第二訊號。
  36. 如請求項35所述的訊號調變方法，其中該參考時脈訊號包括一第一參考時脈訊號與一第二參考時脈訊號，該第一參考時脈訊號具有一第一頻率，該第二參考時脈訊號具有一第二 頻率，該第一頻率不同於該第二頻率，且根據該參考時脈訊號取樣該第一訊號以產生該第二訊號的步驟包括：根據該第一參考時脈訊號取樣該第一訊號並輸出一中間訊號；以及根據該第二參考時脈訊號取樣該中間訊號並輸出該第二訊號。
  37. 如請求項36所述的訊號調變方法，更包括：對該第二參考時脈訊號除頻以產生該第一參考時脈訊號。
  38. 如請求項29所述的訊號調變方法，其中該第二訊號的該頻率高於該第一訊號的該頻率。
  39. 如請求項29所述的訊號調變方法，其中該訊號調變裝置是設置於該訊號調變裝置的一訊號發送端並位於一序列化電路中，且該訊號發送端用以輸出該第二訊號。
  40. 如請求項29所述的訊號調變方法，其中該觀測資訊包括一資料訊號的資料抖動量、一振盪訊號的一振盪頻率及一電晶體的一啟動電流的至少其中之一。
  41. 如請求項29所述的訊號調變方法，更包括：經由一訊號傳輸介面將該第二訊號傳輸至該訊號調變裝置外部；以及經由一訊號接收介面從該訊號調變裝置外部接收訊號。
  42. 如請求項41所述的訊號調變方法，其中經由該觀測電路獲得該觀測資訊的步驟包括： 將該訊號調變裝置的一內部回送路徑或一外部回送路徑上的該第二訊號傳送至一解序列化電路；由該解序列化電路用以對該第二訊號執行序列轉並列操作以產生一第三訊號；以及產生對應於該第三訊號的訊號品質資訊，其中該觀測資訊包括該第三訊號的該訊號品質資訊。
TW110129366A 2021-08-10 2021-08-10 訊號調變裝置、記憶體儲存裝置及訊號調變方法 TWI786763B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110129366A TWI786763B (zh) 2021-08-10 2021-08-10 訊號調變裝置、記憶體儲存裝置及訊號調變方法
US17/468,711 US11636902B2 (en) 2021-08-10 2021-09-08 Signal modulation apparatus, memory storage apparatus, and signal modulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110129366A TWI786763B (zh) 2021-08-10 2021-08-10 訊號調變裝置、記憶體儲存裝置及訊號調變方法

Publications (2)

Publication Number Publication Date
TWI786763B true TWI786763B (zh) 2022-12-11
TW202308335A TW202308335A (zh) 2023-02-16

Family

ID=85177064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129366A TWI786763B (zh) 2021-08-10 2021-08-10 訊號調變裝置、記憶體儲存裝置及訊號調變方法

Country Status (2)

Country Link
US (1) US11636902B2 (zh)
TW (1) TWI786763B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12046306B2 (en) * 2022-05-27 2024-07-23 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device
TWI842436B (zh) * 2023-03-16 2024-05-11 群聯電子股份有限公司 時脈控制電路模組、記憶體儲存裝置及時脈控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030878A1 (en) * 2000-09-14 2002-03-14 Nec Corporation Modulator and method of modulating optical carrier with clock signal before or after the carrier is modulated with data pulse
US20070263757A1 (en) * 2001-07-10 2007-11-15 Dally William J Digital clock recovery circuit
US20180278406A1 (en) * 2017-03-21 2018-09-27 Oracle International Corporation Serdes built-in sinusoidal jitter injection
US20190173661A1 (en) * 2015-07-01 2019-06-06 Rambus Inc. Phase calibration of clock signals

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
KR20110131765A (ko) * 2010-05-31 2011-12-07 주식회사 하이닉스반도체 위상 보정 회로 및 이를 이용한 데이터 정렬 회로
US8782458B2 (en) * 2011-11-29 2014-07-15 Advanced Micro Devices, Inc. System and method of data communications between electronic devices
US9240804B2 (en) * 2013-02-05 2016-01-19 Altera Corporation Techniques for alignment of parallel signals
US9106230B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Input-output circuitry for integrated circuits
TWI565283B (zh) * 2014-10-15 2017-01-01 創意電子股份有限公司 時脈資料回復電路與方法
US10944406B1 (en) * 2018-10-17 2021-03-09 Synopsys, Inc. Clock and data recovery using closed-loop clock alignment and duplicate sampling clock
US10972107B2 (en) * 2019-07-31 2021-04-06 Apple Inc. Serial data receiver with sampling clock skew compensation
KR20210147577A (ko) * 2020-05-29 2021-12-07 에스케이하이닉스 주식회사 클럭 보상 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030878A1 (en) * 2000-09-14 2002-03-14 Nec Corporation Modulator and method of modulating optical carrier with clock signal before or after the carrier is modulated with data pulse
US20070263757A1 (en) * 2001-07-10 2007-11-15 Dally William J Digital clock recovery circuit
US20190173661A1 (en) * 2015-07-01 2019-06-06 Rambus Inc. Phase calibration of clock signals
US20180278406A1 (en) * 2017-03-21 2018-09-27 Oracle International Corporation Serdes built-in sinusoidal jitter injection

Also Published As

Publication number Publication date
TW202308335A (zh) 2023-02-16
US20230048903A1 (en) 2023-02-16
US11636902B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
TWI786763B (zh) 訊號調變裝置、記憶體儲存裝置及訊號調變方法
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
US10523223B2 (en) Phase-locked loop circuit calibration method, memory storage device and connection interface circuit
TWI628927B (zh) 等化器調校方法、可適性等化器及記憶體儲存裝置
US10326622B2 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
TWI692206B (zh) 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器
US10627851B2 (en) Reference clock signal generation method, memory storage device and connection interface unit
US11251799B2 (en) Connection interface circuit, memory storage device and phase-locked loop circuit calibration method
TWI700896B (zh) 訊號校正電路、記憶體儲存裝置及訊號校正方法
US11206157B1 (en) Signal receiving circuit, memory storage device and calibration method of equalizer circuit
CN110299914B (zh) 锁相回路电路校正方法、存储器储存装置及连接接口电路
US12008242B2 (en) Signal calibration method, memory storage device, and memory control circuit unit
CN113643733B (zh) 信号调制装置、存储器存储装置及信号调制方法
TWI727656B (zh) 時脈資料回復電路、記憶體儲存裝置及訊號調整方法
TW201433901A (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
US20240310870A1 (en) Clock control circuit module, memory storage device and clock control method
CN108363453B (zh) 参考时脉信号产生方法、存储器存储装置和连接接口单元
CN113077825B (zh) 连接接口电路、存储器存储装置及锁相回路电路校正方法
CN112019225B (zh) 信号接收电路、存储器存储装置及均衡器电路的校准方法
TWI857357B (zh) 訊號校準方法、記憶體儲存裝置及記憶體控制電路單元
CN111585547B (zh) 信号校正电路、存储器存储装置及信号校正方法
TW202439070A (zh) 時脈控制電路模組、記憶體儲存裝置及時脈控制方法
CN116301196A (zh) 时钟控制电路模块、存储器存储装置及时钟控制方法
TW202416273A (zh) 訊號校準方法、記憶體儲存裝置及記憶體控制電路單元