TWI785876B - 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置 - Google Patents

映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置 Download PDF

Info

Publication number
TWI785876B
TWI785876B TW110141039A TW110141039A TWI785876B TW I785876 B TWI785876 B TW I785876B TW 110141039 A TW110141039 A TW 110141039A TW 110141039 A TW110141039 A TW 110141039A TW I785876 B TWI785876 B TW I785876B
Authority
TW
Taiwan
Prior art keywords
logical address
continuous
logical
data
physical
Prior art date
Application number
TW110141039A
Other languages
English (en)
Other versions
TW202318204A (zh
Inventor
朱啟傲
張靜
Original Assignee
大陸商合肥兆芯電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥兆芯電子有限公司 filed Critical 大陸商合肥兆芯電子有限公司
Application granted granted Critical
Publication of TWI785876B publication Critical patent/TWI785876B/zh
Publication of TW202318204A publication Critical patent/TW202318204A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

提供一種映射資訊記錄方法，用於可複寫式非揮發性記憶體模組，可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一實體抹除單元包括多個實體程式化單元。該方法包括：從主機系統中接收第一連續資料，主機系統指示將第一連續資料儲存至第一連續邏輯位址；建立連續映射表，用以記錄第一連續邏輯位址的起始邏輯位址、第一連續邏輯位址的長度及位元圖；將第一連續資料寫入至第一實體程式化單元中；以及將位元圖中與第一連續邏輯位址對應的虛擬區塊的位元標記為有效狀態，對虛擬區塊進行編號並且將編號記錄至連續映射表。

Description

映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置
本發明是有關於一種映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體（rewritable non-volatile memory）具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
一般而言，使用可複寫式非揮發性記憶體模組作為儲存媒體的記憶體儲存裝置會建立邏輯-實體映射表來記錄邏輯位址與實體抹除單元或邏輯位址與實體程式化單元之間的映射資訊，使主機系統可順利存取可複寫式非揮發性記憶體模組的資料。又或者，對於連續寫入的資料，記憶體儲存裝置會因應後續的隨機讀寫資料而建立連續映射表以記錄對應連續寫入的資料的起始邏輯位址、起始實體程式化單元與連續寫入的資料的長度，以較少的資料量來記錄邏輯位址與實體程式化單元的映射關係，由此以於快閃記憶體儲存系統的有限的隨機存取記憶體空間中更為快速有效地隨機讀取連續寫入的資料。然而，此種方式在連續寫入資料至可複寫式非揮發性記憶體模組之後，若連續寫入的資料中有一部分資料被覆寫，則容易導致此連續映射表失效而無法再使用此連續映射表讀取資料。
因此，如何有效地記錄邏輯位址與實體位址之間的映射關係，以提升資料的存取速度是此領域技術人員所致力的目標。
本發明提供一種映射資訊記錄方法、記憶體控制器與記憶體儲存裝置，可有效地使用連續映射表讀取寫入的資料，以提升資料的存取速度。
本發明的一範例實施例提供一種映射資訊記錄方法，其用於可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元，映射資訊記錄方法包括：從主機系統中接收多筆第一連續資料，其中主機系統指示將該些第一連續資料儲存至多個邏輯位址之中的多個第一連續邏輯位址中；建立至少一連續映射表，其中連續映射表用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的起始邏輯位址、該些第一連續邏輯位址的長度以及位元圖；將該些第一連續資料寫入至該些實體抹除單元的實體程式化單元之中的多個第一實體程式化單元中；以及將位元圖中與該些第一連續邏輯位址對應的多個虛擬區塊的位元標記為有效狀態，對該些虛擬區塊進行編號並且將編號記錄至至少一連續映射表中。
在本發明的一範例實施例中，映射資訊記錄方法更包括：從主機系統中接收至少一筆隨機資料，其中主機系統指示將至少一筆隨機資料儲存至該些第一連續邏輯位址的至少一第二邏輯位址中；將至少一筆隨機資料覆寫至該些第一實體程式化單元中的多個第二實體程式化單元；以及將位元圖中與至少一第二邏輯位址對應的該些虛擬區塊的位元標記為無效狀態。
在本發明的一範例實施例中，其中至少一連續映射表至少包括起始邏輯位址欄位、虛擬區塊編號欄位以及長度欄位，其中起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的起始邏輯位址，虛擬區塊編號欄位用以記錄與該些第一連續邏輯位址對應的該些虛擬區塊的編號，並且長度欄位記錄該些第一連續邏輯位址的長度。
在本發明的一範例實施例中，其中該映射資訊記錄方法更包括：建立至少一邏輯-實體位址映射表並且將至少一邏輯-實體位址映射表儲存至可複寫式非揮發性記憶體模組，並且在至少一邏輯-實體位址映射表中更新該些第一連續邏輯位址與該些第一實體程式化單元之間的映射關係。
在本發明的一範例實施例中，其中在將該些第一連續資料以及至少一筆隨機資料寫入可複寫式非揮發性記憶體模組的實體程式化單元之後，映射資訊記錄方法更包括：從主機系統中接收讀取指令；判斷對應讀取指令指示的邏輯位址是否包括至少一第二邏輯位址；以及倘若對應讀取指令指示的邏輯位址未包括至少一第二邏輯位址，根據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令的讀取資料。
在本發明的一範例實施例中，其中映射資訊記錄方法更包括：倘若對應讀取指令指示的邏輯位址包括至少一第二邏輯位址，對於對應讀取指令指示的邏輯位址中與至少一第二邏輯位址相同的邏輯位址，依據至少一邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令指示的邏輯位址中與至少一第二邏輯位址相同的邏輯位址的資料，以及對於對應讀取指令指示的邏輯位址中與至少一第二邏輯位址不同的邏輯位址，依據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令指示的邏輯位址中與至少一第二邏輯位址不同的邏輯位址的資料。
在本發明的一範例實施例中，其中在將該些第一連續資料以及至少一筆隨機資料寫入可複寫式非揮發性記憶體模組的實體程式化單元之後，映射資訊記錄方法更包括：從主機系統中接收一讀取指令；依據位元圖中的位元的狀態判斷映射至第二邏輯位址的第二實體程式化單元是否已被至少一筆隨機資料覆寫；倘若映射至第二邏輯位址的第二實體程式化單元未被至少一筆隨機資料覆寫，依據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取資料；以及倘若映射至第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，依據至少一邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取資料。
本發明的的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。連接介面單元用以耦接至主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元。記憶體控制電路單元耦接至連接介面單元與可複寫式非揮發性記憶體模組。其中記憶體控制電路單元用以從主機系統中接收多筆第一連續資料，其中主機系統指示將該些第一連續資料儲存至多個邏輯位址之中的多個第一連續邏輯位址中。記憶體控制電路單元更用以建立至少一連續映射表，其中至少一連續映射表用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的起始邏輯位址、該些第一連續邏輯位址的長度以及位元圖。記憶體控制電路單元更用以將該些第一連續資料寫入至該些實體抹除單元的實體程式化單元之中的多個第一實體程式化單元中。記憶體控制電路單元更用以將位元圖中與該些第一連續邏輯位址對應的多個虛擬區塊的位元標記為有效狀態，對該些虛擬區塊進行編號並且將編號記錄至至少一連續映射表中。
在本發明的一範例實施例中，其中記憶體控制電路單元更用以從主機系統中接收至少一筆隨機資料，其中主機系統指示將至少一筆隨機資料儲存至該些第一連續邏輯位址的至少一第二邏輯位址中，記憶體控制電路單元更用以將至少一筆隨機資料覆寫至該些第一實體程式化單元中的多個第二實體程式化單元，以及記憶體控制電路單元更用以將位元圖中與至少一第二邏輯位址對應的該些虛擬區塊的位元標記為無效狀態。
在本發明的一範例實施例中，其中至少一連續映射表至少包括起始邏輯位址欄位、虛擬區塊編號欄位以及長度欄位，其中起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的起始邏輯位址，虛擬區塊編號欄位用以記錄與該些第一連續邏輯位址對應的該些虛擬區塊的編號，並且長度欄位記錄該些第一連續邏輯位址的長度。
在本發明的一範例實施例中，其中記憶體控制電路單元更用以建立至少一邏輯-實體位址映射表並且將至少一邏輯-實體位址映射表儲存至可複寫式非揮發性記憶體模組，並且在至少一邏輯-實體位址映射表中更新該些第一連續邏輯位址與該些第一實體程式化單元之間的映射關係。
在本發明的一範例實施例中，在記憶體控制電路單元將該些第一連續資料以及至少一筆隨機資料寫入可複寫式非揮發性記憶體模組的實體程式化單元之後，其中記憶體控制電路單元更用以從主機系統中接收讀取指令，記憶體控制電路單元更用以判斷對應讀取指令指示的邏輯位址是否包括至少一第二邏輯位址，以及倘若對應讀取指令指示的邏輯位址未包括至少一第二邏輯位址，記憶體控制電路單元更用以根據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令的讀取資料。
在本發明的一範例實施例中，其中倘若對應讀取指令指示的邏輯位址包括至少一第二邏輯位址，對於對應讀取指令指示的邏輯位址中與至少一第二邏輯位址相同的邏輯位址，記憶體控制電路單元更用以依據至少一邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令指示的邏輯位址中與至少一第二邏輯位址相同的邏輯位址的資料，以及對於對應讀取指令指示的邏輯位址中與至少一第二邏輯位址不同的邏輯位址，記憶體控制電路單元更用以依據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令指示的邏輯位址中與至少一第二邏輯位址不同的邏輯位址的資料。
在本發明的一範例實施例中，在記憶體控制電路單元將該些第一連續資料以及至少一筆隨機資料寫入可複寫式非揮發性記憶體模組的實體程式化單元之後，其中，記憶體控制電路單元更用以從主機系統中接收讀取指令。記憶體控制電路單元更用以依據位元圖中的位元的狀態判斷映射至第二邏輯位址的第二實體程式化單元是否已被至少一筆隨機資料覆寫。倘若映射至第二邏輯位址的第二實體程式化單元未被至少一筆隨機資料覆寫，記憶體控制電路單元更用以依據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取資料；以及倘若映射至第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，記憶體控制電路單元更用以依據至少一邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取資料。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用於控制記憶體儲存裝置，記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元。記憶體管理電路耦接至主機介面與記憶體介面。其中記憶體管理電路用以從主機系統中接收多筆第一連續資料，其中主機系統指示將該些第一連續資料儲存至多個邏輯位址之中的多個第一連續邏輯位址中。記憶體管理電路用以建立至少一連續映射表，其中至少一連續映射表用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的起始邏輯位址、該些第一連續邏輯位址的長度以及位元圖。記憶體管理電路用以將該些第一連續資料寫入至該些實體抹除單元的實體程式化單元之中的多個第一實體程式化單元中。記憶體管理電路用以將位元圖中與該些第一連續邏輯位址對應的多個虛擬區塊的位元標記為有效狀態，對該些虛擬區塊進行編號並且將編號記錄至至少一連續映射表中。
在本發明的一範例實施例中，記憶體管理電路更用以從主機系統中接收至少一筆隨機資料，其中主機系統指示將至少一筆隨機資料儲存至該些第一連續邏輯位址的至少一第二邏輯位址中。記憶體管理電路更用以將至少一筆隨機資料覆寫至該些第一實體程式化單元中的多個第二實體程式化單元。記憶體管理電路更用以將位元圖中與至少一第二邏輯位址對應的該些虛擬區塊的位元標記為無效狀態。
在本發明的一範例實施例中，其中至少一連續映射表至少包括起始邏輯位址欄位、虛擬區塊編號欄位以及長度欄位，其中起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的起始邏輯位址，虛擬區塊編號欄位用以記錄與該些第一連續邏輯位址對應的該些虛擬區塊的編號，並且長度欄位記錄該些第一連續邏輯位址的長度。
在本發明的一範例實施例中，其中記憶體管理電路更用以建立至少一邏輯-實體位址映射表並且將至少一邏輯-實體位址映射表儲存至該可複寫式非揮發性記憶體模組，並且在至少一邏輯-實體位址映射表中更新該些第一連續邏輯位址與該些第一實體程式化單元之間的映射關係。
在本發明的一範例實施例中，在記憶體管理電路將該些第一連續資料以及至少一筆隨機資料寫入可複寫式非揮發性記憶體模組的實體程式化單元之後，其中記憶體管理電路更用以從主機系統中接收讀取指令, 記憶體管理電路更用以判斷對應讀取指令指示的邏輯位址是否包括至少一第二邏輯位址；以及倘若對應讀取指令指示的邏輯位址未包括至少一第二邏輯位址，記憶體管理電路更用以根據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令的讀取資料。
在本發明的一範例實施例中，其中倘若對應讀取指令指示的邏輯位址包括至少一第二邏輯位址，對於對應讀取指令指示的邏輯位址中與至少一第二邏輯位址相同的邏輯位址，記憶體管理電路更用以依據至少一邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令指示的邏輯位址中與至少一第二邏輯位址相同的邏輯位址的資料，以及對於對應讀取指令指示的邏輯位址中與至少一第二邏輯位址不同的邏輯位址，記憶體管理電路更用以依據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取對應讀取指令指示的邏輯位址中與至少一第二邏輯位址不同的邏輯位址的資料。
在本發明的一範例實施例中，在記憶體管理電路將該些第一連續資料以及至少一筆隨機資料寫入可複寫式非揮發性記憶體模組的實體程式化單元之後，其中記憶體管理電路更用以從主機系統中接收讀取指令。記憶體管理電路更用以依據位元圖中的位元的狀態判斷映射至第二邏輯位址的第二實體程式化單元是否已被至少一筆隨機資料覆寫。倘若映射至第二邏輯位址的第二實體程式化單元未被至少一筆隨機資料覆寫，記憶體管理電路更用以依據至少一連續映射表從可複寫式非揮發性記憶體模組中讀取資料；以及倘若映射至第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，記憶體管理電路更用以依據至少一邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取資料。
本發明實施例所提供的映射資訊記錄方法、記憶體控制器與記憶體儲存裝置，建立連續映射表記錄寫入的連續資料的起始邏輯位址、連續資料的長度、虛擬區塊的編號與位元圖，通過選擇調用連續映射表或邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取資料，從而於快閃記憶體儲存系統的有限的隨機存取記憶體空間中更為快速有效地隨機讀取寫入的資料，有效提升快閃記憶體儲存系統的性能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾收集操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。儲存區601中的實體單元610(0)~610(A)儲存有資料。例如，儲存於儲存區601的資料包括有效資料(valid data)與無效資料(invalid data)。閒置區602中的實體單元610(A+1)~610(B)尚未被用來儲存資料。當欲儲存資料時，記憶體管理電路502會從閒置區602的實體單元610(A+1)~610(B)中選擇一個實體單元並且將來自主機系統11或來自儲存區601中其他實體單元的資料儲存至所選的實體單元中。同時，所選的實體單元會被關聯至儲存區601。此外，在抹除儲存區601中的某一個實體單元後，所抹除的實體單元會被重新關聯至閒置區602。
在本範例實施例中，屬於閒置區602的每一個實體單元亦稱為閒置實體單元，而屬於儲存區601的每一個實體單元亦稱為非閒置(non-spare)實體單元。在本範例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以包含多個實體抹除單元。
記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。
記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體映射表來執行對於記憶體儲存裝置10的資料存取操作。
在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體單元之間的映射關係會被建立。然而，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係仍可被維持。
在一範例實施例中，記憶體管理電路502從主機系統11中接收多筆第一連續資料，其中主機系統11指示將第一連續資料儲存至多個邏輯位址之中的第一連續邏輯位址中。
圖7是根據本發明一範例實施例所繪示之連續映射表的示意圖。圖8是根據本發明一範例實施例所繪示之位元圖的示意圖。
請參照圖7及圖8，記憶體管理電路502建立至少一連續映射表1100，其中連續映射表1100用以記錄第一連續資料儲存至第一連續邏輯位址中的起始邏輯位址、第一連續邏輯位址的長度、與第一連續邏輯位址對應的虛擬區塊的編號以及位元圖。
在一範例實施例中，連續映射表1100包括起始邏輯位址欄位1101、長度欄位1102以及虛擬區塊編號欄位1103，其中起始邏輯位址欄位1101用以記錄第一連續資料儲存至第一連續邏輯位址中的起始邏輯位址，長度欄位1102記錄第一連續邏輯位址的長度，並且虛擬區塊編號欄位1103用以記錄與第一連續邏輯位址對應的虛擬區塊的編號。
在另一範例實施例中，連續映射表1100更包括位元圖1200，記憶體管理電路502對虛擬區塊進行編號並且將虛擬區塊的編號VB0、VB1…VBX…記錄至虛擬區塊編號欄位1103，其中，虛擬區塊VB0包括位元n0、位元n1、位元n2、位元n3…，虛擬區塊VBX包括位元nx0、位元nx1、位元nx2、位元nx3…，以此類推，其中一個位元用以映射一個4KB、8KB或16KB的邏輯地址，但本發明不限於此。
記憶體管理電路502會劃分緩衝記憶體510的其中一部分來存放連續映射表，以記錄連續資料被寫入之邏輯位址與實體程式化單元的映射關係。
再請參照圖8，記憶體管理電路502將第一連續資料寫入至映射至第一連續邏輯位址的第一實體程式化單元中，且將位元圖1200中與第一連續邏輯位址對應的虛擬區塊的位元標記為有效狀態，並且記憶體管理電路502對虛擬區塊進行編號並且將第一連續資料儲存至第一連續邏輯位址中的起始邏輯位址、第一連續邏輯位址的長度、與第一連續邏輯位址對應的虛擬區塊的編號分別記錄至連續映射表1100的起始邏輯位址欄位1101、長度欄位1102以及虛擬區塊編號欄位1103。
在一範例實施例中，記憶體管理電路502從主機系統11中接收至少一筆隨機資料，其中主機系統11指示將隨機資料儲存至第一連續邏輯位址中的第二邏輯位址，記憶體管理電路502將隨機資料覆寫至映射至第二邏輯位址的第一實體程式化單元中的多個第二實體程式化單元，並且將位元圖1200中與第二邏輯位址對應的虛擬區塊的位元標記為無效狀態。
在一範例實施例中，記憶體管理電路502會使用位元圖1200記錄位元的狀態來識別已寫入至第一實體程式化單元中的第一連續資料是否被覆寫（overwrite）。例如，當位元圖1200中的位元被標記為“0”時，表示對應之實體程式化單元所儲存的資料已被覆寫（overwrite），當位元圖1200中的位元被標記為“1”時，表示對應之實體程式化單元所儲存的資料為未被覆寫的連續資料，但本發明不限於此。
在一範例實施例中，記憶體管理電路502從主機系統11中接收讀取指令，記憶體管理電路502會判斷對應讀取指令指示的邏輯位址是否包括第二邏輯位址，倘若對應讀取指令指示的邏輯位址未包括第二邏輯位址，記憶體管理電路502根據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取對應讀取指令的讀取資料；倘若對應讀取指令指示的邏輯位址包括第二邏輯位址，對於對應讀取指令指示的邏輯位址中與第二邏輯位址相同的邏輯位址，記憶體管理電路502會依據邏輯-實體位址映射表從可複寫式非揮發性記憶體模組406中讀取對應讀取指令指示的邏輯位址中與第二邏輯位址相同的邏輯位址的資料，對於對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址，記憶體管理電路502會依據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址的資料。
在一範例實施例中，以一個位元映射一個4KB的邏輯地址為例。主機系統11指示將一筆長度為24KB的連續資料寫入至可複寫式非揮發性記憶體模組406，記憶體管理電路502將此筆長度為24KB的連續資料寫入至映射至第一連續邏輯位址LBA(1)~LBA(24KB)的第一實體程式化單元中，記憶體管理電路502會依據第一連續邏輯位址的起始邏輯位址為LBA(1)以及長度為24KB的連續資料將位元圖1200中與第一連續邏輯位址LBA(1)~LBA(24KB)對應的虛擬區塊VB0的位元n0、n1、n2、n3、n4及n5標記為有效狀態“1”，並且將起始邏輯位址為LBA(1)、連續資料的長度24KB、與第一連續邏輯位址LBA(1)~LBA(24KB)對應的虛擬區塊編號VB0以及虛擬區塊VB0的位元n0、n1、n2、n3、n4及n5標記為有效狀態“1”的位元圖1200一併記錄至其中一連續映射表1200。
在一範例實施例中，記憶體管理電路502從主機系統11中接收一筆長度為4KB的隨機資料，其中主機系統11指示將此筆長度為4KB的隨機資料儲存至第一連續邏輯位址LBA(1)~LBA(24KB)中的第二邏輯位址，其中第二邏輯位址例如為LBA(12KB)~LBA(16KB)，記憶體管理電路502將長度為4KB的隨機資料覆寫至映射至第二邏輯位址LBA(12KB)~LBA(16KB)的第二實體程式化單元，記憶體管理電路502會依據第二邏輯位址LBA(12KB)~LBA(16KB)以及隨機資料的長度4KB將位元圖1200中與第二邏輯位址LBA(12KB)~LBA(16KB)對應的虛擬區塊VB0的位元n3標記為無效狀態“0”。
在一範例實施例中，記憶體管理電路502從主機系統11中接收讀取指令，並且判斷對應讀取指令指示的邏輯位址是否包括第二邏輯位址LBA(12KB)~LBA(16KB)，倘若對應讀取指令指示的邏輯位址未包括第二邏輯位址LBA(12KB)~LBA(16KB)，例如對應讀取指令指示的邏輯位址為LBA(1)~LBA(12KB-1)或者LBA(16KB+1)~LBA(24KB)，本發明不以此為限，則記憶體管理電路502會根據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取對應讀取指令的讀取資料；倘若對應讀取指令指示的邏輯位址包括第二邏輯位址，例如對應讀取指令指示的邏輯位址為LBA(12KB)~LBA(18KB)，對於對應讀取指令指示的邏輯位址中與第二邏輯位址相同的邏輯位址LBA(12KB)~LBA(16KB)，記憶體管理電路502會判斷映射至邏輯位址LBA(12KB)~LBA(16KB)的第一實體程式化單元上的資料已被覆寫，則記憶體管理電路502依據邏輯-實體位址映射表從可複寫式非揮發性記憶體模組406中讀取對應讀取指令指示的邏輯位址中與第二邏輯位址相同的邏輯位址的資料，對於對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址LBA(16KB+1)~LBA(18KB)，記憶體管理電路502會直接依據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址的資料。
又或者，在將第一連續資料以及隨機資料寫入可複寫式非揮發性記憶體模組406的實體程式化單元之後，記憶體管理電路502也可以依據位元圖1200中標記為無效狀態“0”的位元n3直接判斷出映射至第二邏輯位址LBA(12KB)~LBA(16KB)的第二實體程式化單元已被隨機資料覆寫，因此，對於對應讀取指令指示的邏輯位址中與第二邏輯位址LBA(12KB)~LBA(16KB)相同的邏輯位址，記憶體管理電路502會直接調用邏輯-實體位址映射表從可複寫式非揮發性記憶體模組406中讀取資料。而對於對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址，記憶體管理電路502會依據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取資料。
須注意的是，在上述範例實施例中，在記憶體管理電路502將第一連續資料以及隨機資料寫入可複寫式非揮發性記憶體模組406的實體程式化單元的操作中，記憶體管理電路502均會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體映射表。
圖9是根據本發明的一範例實施例所繪示的記憶體管理電路502將第一連續資料以及隨機資料寫入可複寫式非揮發性記憶體模組的流程圖。
請參照圖9，在步驟S901中，記憶體管理電路502從主機系統11中接收多筆第一連續資料，其中主機系統11指示將第一連續資料儲存至第一連續邏輯位址中。
在步驟S902中，記憶體管理電路502將第一連續資料寫入至映射至第一連續邏輯位址的第一實體程式化單元中。
在步驟S903中，記憶體管理電路502將位元圖1200中與第一連續邏輯位址對應的虛擬區塊的位元標記為有效狀態“1”，且記憶體管理電路502對虛擬區塊進行編號並且將第一連續資料儲存至第一連續邏輯位址中的起始邏輯位址、第一連續邏輯位址的長度、與第一連續邏輯位址對應的虛擬區塊的編號記錄至連續映射表1100中。
在步驟S904中，記憶體管理電路502從主機系統11中接收隨機資料，其中主機系統11指示將隨機資料儲存至第一連續邏輯位址中的第二邏輯位址。
在步驟S905中，記憶體管理電路502將隨機資料覆寫至映射至第二邏輯位址的第二實體程式化單元，將位元圖1200中與第二邏輯位址對應的虛擬區塊的位元標記為無效狀態“0”。
圖10是根據本發明的一範例實施例所繪示的記憶體管理電路502從可複寫式非揮發性記憶體模組讀取第一連續資料以及隨機資料的流程圖。
請參照圖10，在步驟S1001中，記憶體管理電路502從主機系統11中接收讀取指令。
在步驟S1002中，記憶體管理電路502判斷對應讀取指令指示的邏輯位址是否包括第二邏輯位址。
倘若對應讀取指令指示的邏輯位址未包括第二邏輯位址，在步驟S1003中，記憶體管理電路502根據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取對應讀取指令的讀取資料。
倘若對應讀取指令指示的邏輯位址包括第二邏輯位址，在步驟S1004中，對於對應讀取指令指示的邏輯位址中與第二邏輯位址相同的邏輯位址，記憶體管理電路502依據邏輯-實體位址映射表從可複寫式非揮發性記憶體模組406中讀取對應讀取指令指示的邏輯位址中與第二邏輯位址相同的邏輯位址的資料，對於對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址，記憶體管理電路502依據連續映射表從可複寫式非揮發性記憶體模組406中讀取對應讀取指令指示的邏輯位址中與第二邏輯位址不同的邏輯位址的資料。
圖11是根據本發明的另一範例實施例所繪示的記憶體管理電路502從可複寫式非揮發性記憶體模組讀取第一連續資料以及隨機資料的流程圖。
請參照圖11，在步驟S1101中，記憶體管理電路502從主機系統11中接收讀取指令。
在將第一連續資料以及隨機資料寫入可複寫式非揮發性記憶體模組406的實體程式化單元之後，在步驟S1102中，記憶體管理電路502依據位元圖1200中的位元的有效狀態或無效狀態判斷映射至第二邏輯位址的第二實體程式化單元是否已被隨機資料覆寫。
在步驟S1103中，對於位元圖1200中標記為有效狀態的位元，記憶體管理電路502判斷映射至第二邏輯位址的第二實體程式化單元未被隨機資料覆寫，記憶體管理電路502會依據連續映射表1100從可複寫式非揮發性記憶體模組406中讀取資料。
在步驟S1104中，對於位元圖1200中標記為無效狀態的位元，記憶體管理電路502判斷映射至第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，記憶體管理電路502會直接調用邏輯-實體位址映射表從可複寫式非揮發性記憶體模組406中讀取資料。
圖9、圖10及圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。
綜上所述，本發明實施例所提供的映射資訊記錄方法、記憶體控制器與記憶體儲存裝置，通過建立連續映射表記錄寫入的連續資料的起始邏輯位址、連續資料的長度、虛擬區塊的編號與位元圖，並且於位元圖中標記位元的狀態，以較少的資料量來記錄邏輯位址與實體程式化單元的映射關係，依據位元圖中位元的標記狀態來識別實體程式化單元是否已被隨機資料覆寫，從而選擇調用連續映射表或邏輯-實體位址映射表從可複寫式非揮發性記憶體模組中讀取資料，從而於快閃記憶體儲存系統的有限的隨機存取記憶體空間中更為快速有效地隨機讀取寫入的資料，有效提升快閃記憶體儲存系統的性能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30:記憶體儲存裝置 11、31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B):實體單元 612(0)~612(C):邏輯單元 1100:連續映射表 1101:起始邏輯位址欄位 1102:長度欄位 1103:虛擬區塊編號欄位 1200:位元圖 VB0、VBX:虛擬區塊 n0、n1、n2、n3、nx0、nx1、nx2、nx3:位元 S901~ S905、S1001~ S1004、S1101~ S1104:步驟
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示之連續映射表的示意圖。 圖8是根據本發明的一範例實施例所繪示之位元圖的示意圖。 圖9是根據本發明的一範例實施例所繪示的將第一連續資料以及隨機資料寫入可複寫式非揮發性記憶體模組的流程圖。 圖10是根據本發明的一範例實施例所繪示的讀取第一連續資料以及隨機資料的流程圖。 圖11是根據本發明的另一範例實施例所繪示的讀取第一連續資料以及隨機資料的流程圖。
1200:位元圖
VB0、VBX:虛擬區塊
n0、n1、n2、n3、nx0、nx1、nx2、nx3:位元

Claims (18)

  1. 一種映射資訊記錄方法，用於一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元，包括：從一主機系統中接收多筆第一連續資料，其中該主機系統指示將該些第一連續資料儲存至多個邏輯位址之中的多個第一連續邏輯位址中；建立至少一連續映射表，其中該至少一連續映射表至少包括一起始邏輯位址欄位、一虛擬區塊編號欄位、一長度欄位以及一位元圖，其中該起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的一起始邏輯位址，該虛擬區塊編號欄位用以記錄與該些第一連續邏輯位址對應的該些虛擬區塊的編號，並且該長度欄位記錄該些第一連續邏輯位址的該長度；將該些第一連續資料寫入至該些實體抹除單元的實體程式化單元之中的多個第一實體程式化單元中；以及將該位元圖中與該些第一連續邏輯位址對應的多個虛擬區塊的位元標記為有效狀態，對該些虛擬區塊進行編號並且將該編號記錄至該至少一連續映射表中。
  2. 如請求項1所述的映射資訊記錄方法，其中更包括：從該主機系統中接收至少一筆隨機資料，其中該主機系統指示將該至少一筆隨機資料儲存至該些第一連續邏輯位址的至少一第二邏輯位址中； 將該至少一筆隨機資料覆寫至該些第一實體程式化單元中的多個第二實體程式化單元；以及將該位元圖中與該至少一第二邏輯位址對應的該些虛擬區塊的位元標記為無效狀態。
  3. 如請求項2所述的映射資訊記錄方法，其中該映射資訊記錄方法更包括：建立至少一邏輯-實體位址映射表並且將該至少一邏輯-實體位址映射表儲存至該可複寫式非揮發性記憶體模組，並且在該至少一邏輯-實體位址映射表中更新該些第一連續邏輯位址與該些第一實體程式化單元之間的映射關係。
  4. 如請求項3所述的映射資訊記錄方法，在將該些第一連續資料以及該至少一筆隨機資料寫入該可複寫式非揮發性記憶體模組的實體程式化單元之後，更包括：從該主機系統中接收一讀取指令；判斷對應該讀取指令指示的一邏輯位址是否包括該至少一第二邏輯位址；以及倘若對應該讀取指令指示的邏輯位址未包括該至少一第二邏輯位址，根據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令的一讀取資料。
  5. 如請求項4所述的映射資訊記錄方法，更包括：倘若對應該讀取指令指示的邏輯位址包括該至少一第二邏輯位址， 對於對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址相同的邏輯位址，依據該至少一邏輯-實體位址映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址相同的邏輯位址的資料，以及對於對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址不同的邏輯位址，依據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址不同的邏輯位址的資料。
  6. 如請求項3所述的映射資訊記錄方法，在將該些第一連續資料以及該至少一筆隨機資料寫入該可複寫式非揮發性記憶體模組的實體程式化單元之後，更包括：從該主機系統中接收一讀取指令；依據該位元圖中的位元的狀態判斷映射至該第二邏輯位址的第二實體程式化單元是否已被該至少一筆隨機資料覆寫；倘若映射至該第二邏輯位址的第二實體程式化單元未被該至少一筆隨機資料覆寫，依據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取資料；以及倘若映射至該第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，依據該至少一邏輯-實體位址映射表從該可複寫式非揮發性記憶體模組中讀取資料。
  7. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以從一主機系統中接收多筆第一連續資料，其中該主機系統指示將該些第一連續資料儲存至多個邏輯位址之中的多個第一連續邏輯位址中，其中該記憶體控制電路單元用以建立至少一連續映射表，其中該至少一連續映射表至少包括一起始邏輯位址欄位、一虛擬區塊編號欄位、一長度欄位以及一位元圖，其中該起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的該起始邏輯位址，該虛擬區塊編號欄位用以記錄與該些第一連續邏輯位址對應的該些虛擬區塊的編號，並且該長度欄位記錄該些第一連續邏輯位址的該長度，其中該記憶體控制電路單元用以將該些第一連續資料寫入至該些實體抹除單元的實體程式化單元之中的多個第一實體程式化單元中，以及其中該記憶體控制電路單元用以將該位元圖中與該些第一連續邏輯位址對應的多個虛擬區塊的位元標記為有效狀態，對該些虛擬區塊進行編號並且將該編號記錄至該至少一連續映射表中。
  8. 如請求項7所述的記憶體儲存裝置，其中 該記憶體控制電路單元更用以從該主機系統中接收至少一筆隨機資料，其中該主機系統指示將該至少一筆隨機資料儲存至該些第一連續邏輯位址的至少一第二邏輯位址中，該記憶體控制電路單元更用以將該至少一筆隨機資料覆寫至該些第一實體程式化單元中的多個第二實體程式化單元，以及該記憶體控制電路單元更用以將該位元圖中與該至少一第二邏輯位址對應的該些虛擬區塊的位元標記為無效狀態。
  9. 如請求項7所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以建立至少一邏輯-實體位址映射表並且將該至少一邏輯-實體位址映射表儲存至該可複寫式非揮發性記憶體模組，並且在該至少一邏輯-實體位址映射表中更新該些第一連續邏輯位址與該些第一實體程式化單元之間的映射關係。
  10. 如請求項9所述的記憶體儲存裝置，在該記憶體控制電路單元將該些第一連續資料以及該至少一筆隨機資料寫入該可複寫式非揮發性記憶體模組的實體程式化單元之後，其中，該記憶體控制電路單元更用以從該主機系統中接收一讀取指令，該記憶體控制電路單元更用以判斷對應該讀取指令指示的一邏輯位址是否包括該至少一第二邏輯位址，以及倘若對應該讀取指令指示的邏輯位址未包括該至少一第二邏輯位址，該記憶體控制電路單元更用以根據該至少一連續映射 表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令的一讀取資料。
  11. 如請求項10所述的記憶體儲存裝置，其中倘若對應該讀取指令指示的邏輯位址包括該至少一第二邏輯位址，對於對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址相同的邏輯位址，該記憶體控制電路單元更用以依據該至少一邏輯-實體位址映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址相同的邏輯位址的資料，以及對於對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址不同的邏輯位址，該記憶體控制電路單元更用以依據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址不同的邏輯位址的資料。
  12. 如請求項9所述的記憶體儲存裝置，在該記憶體控制電路單元將該些第一連續資料以及該至少一筆隨機資料寫入該可複寫式非揮發性記憶體模組的實體程式化單元之後，其中，該記憶體控制電路單元更用以從該主機系統中接收一讀取指令；該記憶體控制電路單元更用以依據該位元圖中的位元的狀態判斷映射至該第二邏輯位址的第二實體程式化單元是否已被該至少一筆隨機資料覆寫； 倘若映射至該第二邏輯位址的第二實體程式化單元未被該至少一筆隨機資料覆寫，該記憶體控制電路單元更用以依據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取資料；以及倘若映射至該第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，該記憶體控制電路單元更用以依據該至少一邏輯-實體位址映射表從該可複寫式非揮發性記憶體模組中讀取資料。
  13. 一種記憶體控制電路單元，用於控制一記憶體儲存裝置，其中該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以從一主機系統中接收多筆第一連續資料，其中該主機系統指示將該些第一連續資料儲存至多個邏輯位址之中的多個第一連續邏輯位址中，其中該記憶體管理電路用以建立至少一連續映射表，其中該至少一連續映射表至少包括一起始邏輯位址欄位、一虛擬區塊編號欄位、一長度欄位以及一位元圖，其中該起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的該起始邏輯位址，該虛擬區塊編號欄位用以記錄與該些第一連續邏輯 位址對應的該些虛擬區塊的編號，並且該長度欄位記錄該些第一連續邏輯位址的該長度，其中該記憶體管理電路用以將該些第一連續資料寫入至該些實體抹除單元的實體程式化單元之中的多個第一實體程式化單元中，以及其中該記憶體管理電路用以將該位元圖中與該些第一連續邏輯位址對應的多個虛擬區塊的位元標記為有效狀態，對該些虛擬區塊進行編號並且將該編號記錄至該至少一連續映射表中。
  14. 如請求項13所述的記憶體控制電路單元，其中該記憶體管理電路更用以從該主機系統中接收至少一筆隨機資料，其中該主機系統指示將該至少一筆隨機資料儲存至該些第一連續邏輯位址的至少一第二邏輯位址中，該記憶體管理電路更用以將該至少一筆隨機資料覆寫至該些第一實體程式化單元中的多個第二實體程式化單元，以及該記憶體管理電路更用以將該位元圖中與該至少一第二邏輯位址對應的該些虛擬區塊的位元標記為無效狀態。
  15. 如請求項14所述的記憶體控制電路單元，其中該至少一連續映射表至少包括一起始邏輯位址欄位、一虛擬區塊編號欄位以及一長度欄位，其中該起始邏輯位址欄位用以記錄該些第一連續資料儲存至該些第一連續邏輯位址中的該起始邏輯位址，該虛擬區塊編號欄位用以記錄與該些第一連續邏輯位址對應 的該些虛擬區塊的編號，並且該長度欄位記錄該些第一連續邏輯位址的該長度。
  16. 如請求項13所述的記憶體控制電路單元，在該記憶體管理電路將該些第一連續資料以及該至少一筆隨機資料寫入該可複寫式非揮發性記憶體模組的實體程式化單元之後，其中該記憶體管理電路更用以從該主機系統中接收一讀取指令，該記憶體管理電路更用以判斷對應該讀取指令指示的一邏輯位址是否包括該至少一第二邏輯位址，以及倘若對應該讀取指令指示的邏輯位址未包括該至少一第二邏輯位址，該記憶體管理電路更用以根據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令的一讀取資料。
  17. 如請求項16所述的記憶體控制電路單元，其中倘若對應該讀取指令指示的邏輯位址包括該至少一第二邏輯位址，對於對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址相同的邏輯位址，該記憶體管理電路更用以依據該至少一邏輯-實體位址映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址相同的邏輯位址的資料，以及對於對應該讀取指令指示的邏輯位址中與該至少一第二邏輯位址不同的邏輯位址，該記憶體管理電路更用以依據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取對應該讀取 指令指示的邏輯位址中與該至少一第二邏輯位址不同的邏輯位址的資料。
  18. 如請求項13所述的記憶體控制電路單元，在該記憶體管理電路將該些第一連續資料以及該至少一筆隨機資料寫入該可複寫式非揮發性記憶體模組的實體程式化單元之後，其中，該記憶體管理電路更用以從該主機系統中接收一讀取指令；該記憶體管理電路更用以依據該位元圖中的位元的狀態判斷映射至該第二邏輯位址的第二實體程式化單元是否已被該至少一筆隨機資料覆寫；倘若映射至該第二邏輯位址的第二實體程式化單元未被該至少一筆隨機資料覆寫，該記憶體管理電路更用以依據該至少一連續映射表從該可複寫式非揮發性記憶體模組中讀取資料；以及倘若映射至該第二邏輯位址的第二實體程式化單元已被隨機資料覆寫，該記憶體管理電路更用以依據該至少一邏輯-實體位址映射表從該可複寫式非揮發性記憶體模組中讀取資料。
TW110141039A 2021-10-28 2021-11-03 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置 TWI785876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111266749.7 2021-10-28
CN202111266749.7A CN113885808B (zh) 2021-10-28 2021-10-28 映射信息记录方法以及存储器控制电路单元与存储装置

Publications (2)

Publication Number Publication Date
TWI785876B true TWI785876B (zh) 2022-12-01
TW202318204A TW202318204A (zh) 2023-05-01

Family

ID=79014150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141039A TWI785876B (zh) 2021-10-28 2021-11-03 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置

Country Status (3)

Country Link
US (1) US11748026B2 (zh)
CN (1) CN113885808B (zh)
TW (1) TWI785876B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115687173B (zh) * 2022-10-31 2023-08-04 深圳市时创意电子有限公司 一种数据地址查询方法、装置、电子设备及可读存储介质
CN117370222A (zh) * 2023-12-08 2024-01-09 成都佰维存储科技有限公司 存储映射方法、装置、计算机可读存储介质及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103827804A (zh) * 2012-09-21 2014-05-28 株式会社东芝 在物理区块间拷贝数据的磁盘阵列装置、磁盘阵列控制器以及方法
TWI506430B (zh) * 2013-03-20 2015-11-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
TW201933101A (zh) * 2018-01-18 2019-08-16 慧榮科技股份有限公司 資料儲存裝置
US20190391762A1 (en) * 2018-06-25 2019-12-26 Panasonic Intellectual Property Management Co. Ltd. Memory controller, non-volatile storage device, non-volatile storage system, and memory control method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050880B2 (ja) * 1997-09-17 2008-02-20 松下電器産業株式会社 録画装置、録画方法、再生装置、再生方法
US8490088B2 (en) * 2010-09-10 2013-07-16 International Business Machines Corporation On demand virtual machine image streaming
CN104102585B (zh) * 2013-04-03 2017-09-12 群联电子股份有限公司 映射信息记录方法、存储器控制器与存储器储存装置
US9875180B2 (en) * 2014-02-24 2018-01-23 Sandisk Technologies Llc Systems and methods for managing storage compression operations
CN104035729B (zh) * 2014-05-22 2017-02-15 中国科学院计算技术研究所 一种日志映射的块设备精简配置方法
TWI569139B (zh) * 2015-08-07 2017-02-01 群聯電子股份有限公司 有效資料合併方法、記憶體控制器與記憶體儲存裝置
CN106469122B (zh) * 2015-08-14 2019-11-19 群联电子股份有限公司 有效数据合并方法、存储器控制器与存储器储存装置
KR102570367B1 (ko) * 2016-04-21 2023-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법
CN107346211B (zh) * 2016-05-06 2020-03-31 合肥兆芯电子有限公司 映射表加载方法、存储器控制电路单元与存储器储存装置
US10078453B1 (en) * 2017-03-15 2018-09-18 Intel Corporation Storage system, computer program product, and method for managing a hybrid memory device system
TWI631460B (zh) * 2017-05-19 2018-08-01 群聯電子股份有限公司 資料讀取方法、記憶體控制電路單元與記憶體儲存裝置
JP2019016320A (ja) * 2017-07-11 2019-01-31 富士通株式会社 ストレージ制御装置およびストレージ制御プログラム
JP6982468B2 (ja) * 2017-10-27 2021-12-17 キオクシア株式会社 メモリシステムおよび制御方法
CN107844431B (zh) * 2017-11-03 2022-01-25 合肥兆芯电子有限公司 映射表更新方法、存储器控制电路单元与存储器存储装置
KR102567140B1 (ko) * 2017-11-24 2023-08-16 삼성전자주식회사 데이터 관리 방법 및 이를 수행하는 저장 장치
KR20200020464A (ko) * 2018-08-17 2020-02-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
CN109815737A (zh) * 2019-01-30 2019-05-28 山东华芯半导体有限公司 一种基于地址映射的单盘多用户物理隔离方法
CN109992530A (zh) * 2019-03-01 2019-07-09 晶天电子（深圳）有限公司 一种固态驱动器设备及基于该固态驱动器的数据读写方法
US10732877B1 (en) * 2019-03-25 2020-08-04 Western Digital Technologies, Inc. Smart mapping table update post background operations
CN113094003B (zh) * 2021-05-12 2022-12-09 湖南国科微电子股份有限公司 数据处理方法、数据存储装置及电子设备
CN113535392B (zh) * 2021-07-08 2023-07-11 中国人民解放军国防科技大学 基于cma实现支持大内存连续分配的内存管理方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103827804A (zh) * 2012-09-21 2014-05-28 株式会社东芝 在物理区块间拷贝数据的磁盘阵列装置、磁盘阵列控制器以及方法
TWI506430B (zh) * 2013-03-20 2015-11-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
TW201933101A (zh) * 2018-01-18 2019-08-16 慧榮科技股份有限公司 資料儲存裝置
US20190391762A1 (en) * 2018-06-25 2019-12-26 Panasonic Intellectual Property Management Co. Ltd. Memory controller, non-volatile storage device, non-volatile storage system, and memory control method

Also Published As

Publication number Publication date
US20230132837A1 (en) 2023-05-04
CN113885808B (zh) 2024-03-15
CN113885808A (zh) 2022-01-04
TW202318204A (zh) 2023-05-01
US11748026B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN107590080B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI785876B (zh) 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置
TW202236098A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI717751B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112988076A (zh) 快闪存储器控制方法、存储装置及控制器
CN112835536A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI622044B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI780003B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI795119B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN112181859B (zh) 有效数据合并方法、存储器控制电路单元与存储装置
CN114527941B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI718492B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TW202242660A (zh) 快閃記憶體控制方法、快閃記憶體儲存裝置及快閃記憶體控制器
TW202236100A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元