TWI785774B - 背板的製造方法 - Google Patents
背板的製造方法 Download PDFInfo
- Publication number
- TWI785774B TWI785774B TW110132683A TW110132683A TWI785774B TW I785774 B TWI785774 B TW I785774B TW 110132683 A TW110132683 A TW 110132683A TW 110132683 A TW110132683 A TW 110132683A TW I785774 B TWI785774 B TW I785774B
- Authority
- TW
- Taiwan
- Prior art keywords
- peripheral pad
- peripheral
- pad
- transistor
- backplane
- Prior art date
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
Abstract
一種背板的製造方法,包括下列步驟。提供線路基板,其中線路基板包括基底、多個畫素結構、第一周邊接墊、第二周邊接墊及電流控制元件,第一周邊接墊位於第二周邊接墊與多個畫素結構之間,且電流控制元件電性連接至第一周邊接墊及第二周邊接墊。將線路基板置於鍍液中,以進行化學鍍工序,其中電流控制元件用以在化學鍍工序中阻止電子在第一周邊接墊與第二周邊接墊之間流通。
Description
本發明是有關於一種背板的製造方法。
發光二極體顯示面板包括背板及轉置於背板上的多個發光二極體元件。繼承發光二極體的特性,發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點。此外,相較於有機發光二極體顯示面板,發光二極體顯示面板還具有色彩易調校、發光壽命長、無影像烙印等優勢。因此,發光二極體顯示面板被視為下一世代的顯示技術。
一般而言,發光二極體顯示面板的背板的部分接墊上需設有做為焊接材料使用的鍍層,以利於後續製程中與其它電子元件(例如:發光二極體元件、側壁走線等)接合。然而,於背板上形成鍍層時,卻有部分接墊出現上鍍異常的問題,例如:跳鍍、異色、剝離等。
本發明提供一種背板的製造方法,可使欲上鍍的接墊順利地上鍍。
本發明的背板的製造方法,包括下列步驟:提供線路基板,其中線路基板包括基底、多個畫素結構、第一周邊接墊、第二周邊接墊及電流控制元件,基底具有顯示區及顯示區外的周邊區,多個畫素結構設置於顯示區,第一周邊接墊與第二周邊接墊設置於周邊區,第一周邊接墊位於第二周邊接墊與多個畫素結構之間,且電流控制元件電性連接至第一周邊接墊及第二周邊接墊;以及,將線路基板置於鍍液中,以進行化學鍍工序,其中電流控制元件用以在化學鍍工序中阻止電子在第一周邊接墊與第二周邊接墊之間流通。
在本發明的一實施例中,上述的電流控制元件包括一電晶體,電晶體具有第一端、第二端及控制端,電晶體的第一端電性連接至第一周邊接墊,且電晶體的第二端電性連接至第二周邊接墊。
在本發明的一實施例中,上述的背板的製造方法,更包括:在完成化學鍍工序之後,提供一閘極開啟訊號至電晶體的控制端。
在本發明的一實施例中,上述的提供閘極開啟訊號至電晶體的控制端的步驟包括:在完成化學鍍工序之後,將驅動晶片的一端電性連接至電晶體的控制端,其中驅動晶片的一端用以提供閘極驅動訊號。
在本發明的一實施例中,上述的電流控制元件包括一第一二極體及一第二二極體,第一二極體的陽極及第二二極體的陰極電性連接至第一周邊接墊,且第一二極體的陰極及第二二極體的陽極電性連接至第二周邊接墊。
在本發明的一實施例中,上述的線路基板的第一周邊接墊的表面為金屬表面。
在本發明的一實施例中,上述的線路基板的第二周邊接墊的表面為金屬氧化物表面。
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時,不存在中間元件。如本文所使用的,“連接”可以指物理及/或電性連接。再者,“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,“約”可以表示在所述值的一個或多個標準偏差內,或±30%、±20%、±10%、±5%內。再者,本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
除非另有定義,本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義,並且將不被解釋為理想化的或過度正式的意義,除非本文中明確地這樣定義。
圖1為本發明一實施例之背板的製造方法的流程圖。
請參照圖1,背板的製造方法包括:提供一線路基板,其中線路基板包括基底、多個畫素結構、第一周邊接墊、第二周邊接墊及電流控制元件,基底具有顯示區及顯示區外的周邊區,多個畫素結構設置於顯示區,第一周邊接墊與第二周邊接墊設置於周邊區,第一周邊接墊位於第二周邊接墊與多個畫素結構之間,且電流控制元件電性連接至第一周邊接墊及第二周邊接墊(步驟S100);以及,將線路基板置於一鍍液中,以進行化學鍍工序,其中電流控制元件用以在化學鍍工序中阻止電子在第一周邊接墊與第二周邊接墊之間流通(步驟S200)。
以下將搭配圖2、圖3及圖4,詳細說明本發明一實施例之背板的製造方法。
圖2為本發明一實施例之線路基板10的上視示意圖。
圖3示出本發明一實施例之線路基板10的第一周邊接墊P1、第二周邊接墊P2及電流控制元件120。圖2省略圖3的電流控制元件120。
請參照圖1及圖2,首先,提供線路基板10。請參照圖2,線路基板10包括基底110及多個畫素結構PX,基底110具有顯示區110a及顯示區110a外的周邊區110b,而多個畫素結構PX設置於基底110的顯示區110a。
在本實施例中,每一畫素結構PX可包括一畫素驅動電路(未繪示)及電性連接至畫素驅動電路的多個畫素接墊112a、112b,其中多個畫素接墊112a、112b用以與發光二極體元件(未繪示)電性連接。舉例而言,在本實施例中,每一畫素驅動電路可包括一資料線(未繪示)、一掃描線(未繪示)、一電源線(未繪示)、一共通線(未繪示)、一第一電晶體(未繪示)、一第二電晶體(未繪示)及一電容(未繪示),其中第一電晶體的第一端電性連接至資料線,第一電晶體的控制端電性連接至掃描線,第一電晶體的第二端電性連接至第二電晶體的控制端,第二電晶體的第一端電性連接至電源線,電容電性連接於第一電晶體的第二端及第二電晶體的第一端,第二電晶體的第二端電性連接至畫素接墊112a,另一畫素接墊112b電性連接至共通線,但本發明不以此為限。
請參照圖2及圖3,線路基板10還包括第一周邊接墊P1及第二周邊接墊P2,設置於基板110的周邊區110b。第一周邊接墊P1位於第二周邊接墊P2與多個畫素結構PX之間。於後續的化學鍍工序中,第一周邊接墊P1上欲形成鍍層,而第二周邊接墊P2上不欲形成鍍層。在本實施例中,第一周邊接墊P1的表面P1a可為金屬表面,且第二周邊接墊P2的表面P2a可為金屬氧化物表面。舉例而言,在本實施例中,第一周邊接墊P1的表面P1a可為銅表面或鋁表面,第二周邊接墊P2的表面P2a可為銦錫氧化物表面,但本發明不以此為限。
在本實施例中,第一周邊接墊P1可包括電性連接至畫素結構PX的畫素驅動電路且設置於基底110之正面的側邊走線接墊(side wiring pad)或電性連接至畫素結構PX的畫素驅動電路且設置於基底110之側壁上的側邊接合接墊(side bonding pad);第二周邊接墊P2可包括薄膜覆晶封裝(Chip On Film;COF)接墊P21及晶胞測試(Cell Test)接墊P22,第一周邊接墊P1可位於薄膜覆晶封裝接墊P21與多個畫素接墊112a、112b之間,第一周邊接墊P1可位於晶胞測試接墊P22與多個畫素接墊112a、112b之間;但本發明不以此為限。
請參照圖2及圖3,線路基板10還包括電流控制元件120(繪示於圖3),電性連接至第一周邊接墊P1及第二周邊接墊P2。電流控制元件120用以在後續的化學鍍工序中阻止電子e
-(繪於圖4)在第一周邊接墊P1與第二周邊接墊P2之間流通。舉例而言,在本實施例中,電流控制元件120可選擇性地包括一電晶體T,電晶體T具有第一端Ta、第二端Tb及控制端Tc,電晶體T的第一端Ta電性連接至第一周邊接墊P1,且電晶體T的第二端Tb電性連接至第二周邊接墊P2。然而,本發明不限於此,在其它實施例中,電流控制元件120也可以是其它型式的電子元件。
圖4示意性地繪出本發明一實施例之進行化學鍍工序的情況。
請參照圖1、圖2及圖4,接著,將線路基板10置於鍍液20中,以進行化學鍍工序,而至少在線路基板10的第一周邊接墊P1上形成金屬130(繪於圖4),其中電流控制元件120(繪於圖3)用以在化學鍍工序中阻止電子e
-在第一周邊接墊P1與第二周邊接墊P2之間流通。
在本實施例中,鍍液20可包括一金屬鹽及一還原劑;於化學鍍工序中,還原劑發生氧化反應以提供電子e
-,金屬鹽與電子e
-發生還原反應以至少在第一周邊接墊P1上沉積金屬130;特別是,透過電流控制元件120能阻止電子e
-由第一周邊接墊P1流失到第二周邊接墊P2,如此一來,第一周邊接墊P1上的還原反應可順利進行而不易發生負反應,使得第一周邊接墊P1能順利被鍍上金屬130。舉例而言,在本實施例中,鍍液20可包括硫酸鎳,而金屬130是被還原出的鎳,但本發明不以此為限。
此外,在本實施例中,於進行前述化學鍍工序前,還可依序對線路基板10進行清潔(Clean)、水洗、微蝕(Micro etch)、水洗、酸洗(Acid Rinse)、水洗、預浸(Pre Dip)、活化(activity)及水洗工序。在本實施例中,於進行所述化學鍍工序之後,還可對線路基板10進行浸鍍金(Immersion Gold)工序,於金屬130上覆蓋金(未繪示),以防止金屬130氧化。於此,便完成本實施的背板BP。舉例而言,在本實施例中,清潔、微蝕、酸洗、預浸、活化及浸鍍金所使用之溶液的主要成份可分別包括界面活性劑、硫酸、硫酸、硫酸、硫酸鈀及亞硫酸金,但本發明不以此為限。
請參照圖3,在本實施例中,於完成前述的化學鍍工序之後,還可提供一閘極開啟訊號Von至電晶體T的控制端Tc。舉例而言,在本實施例中,可將驅動晶片140的一端電性連接至電晶體T的控制端Tc電性連接,以使驅動晶片140的一端能提供閘極開啟訊號Von至電晶體T的控制端Tc。如此一來,在完成前述化學鍍工序之後,第一周邊接墊P1與第二周邊接墊P2之間仍可根據閘極開啟訊號Von形成一導通路徑,而使驅動訊號能透過第二周邊接墊P2(例如:薄膜覆晶封裝接墊P21)及第一周邊接墊P1(例如:側邊走線接墊)傳遞至畫素結構PX,進而使發光二極體元件(未繪示)發光。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重述。
圖5示出本發明另一實施例之線路基板的第一周邊接墊P1、第二周邊接墊P2及電流控制元件120A。
圖5的電流控制元件120A也可用以在前述化學鍍工序中阻止電子e
-(繪於圖4)在第一周邊接墊P1與第二周邊接墊P2之間流通。與前述實施例不同的是,本實施例之電流控制元件120A的型式與前述電流控制元件120的型式不同。
請參照圖5,在本實施例中,電流控制元件120A包括第一二極體121及第二二極體122,第一二極體121的陽極121a及第二二極體122的陰極122b電性連接至第一周邊接墊P1,且第一二極體121的陰極121b及第二二極體122的陽極122a電性連接至第二周邊接墊P2。
綜上所述,在本發明一實施例之背板的製造方法中,透過電流控制元件能阻止電子在欲上鍍的第一周邊接墊與不欲上鍍的第二周邊接墊之間流通。藉此,於化學鍍工序中,電子不易從第一周邊接墊流失到第二周邊接墊,第一周邊接墊上的還原反應可順利進行而不易發生負反應,使得第一周邊接墊能順利上鍍。
10:線路基板
20:鍍液
110:基底
110a:顯示區
110b:周邊區
112a、112b:畫素接墊
120、120A:電流控制元件
121:第一二極體
121a、122a:陽極
121b、122b:陰極
122:第二二極體
130:金屬
140:驅動晶片
BP:背板
e
-:電子
P1:第一周邊接墊
P1a、P2a:表面
P2:第二周邊接墊
P21:薄膜覆晶封裝接墊
P22:晶胞測試接墊
PX:畫素結構
S100、S200:步驟
T:電晶體
Ta:第一端
Tb:第二端
Tc:控制端
Von:閘極開啟訊號
圖1為本發明一實施例之背板的製造方法的流程圖。
圖2為本發明一實施例之線路基板10的上視示意圖。
圖3示出本發明一實施例之線路基板10的第一周邊接墊P1、第二周邊接墊P2及電流控制元件120。
圖4示意性地繪出本發明一實施例之進行化學鍍工序的情況。
圖5示出本發明另一實施例之線路基板的第一周邊接墊P1、第二周邊接墊P2及電流控制元件120A。
S100、S200:步驟
Claims (7)
- 一種背板的製造方法,包括:提供一線路基板,其中該線路基板包括一基底、多個畫素結構、一第一周邊接墊、一第二周邊接墊及一電流控制元件,該基底具有一顯示區及該顯示區外的一周邊區,該些畫素結構設置於該顯示區,該第一周邊接墊與該第二周邊接墊設置於該周邊區,該第一周邊接墊位於該第二周邊接墊與該些畫素結構之間,且該電流控制元件電性連接至該第一周邊接墊及該第二周邊接墊;以及將該線路基板置於一鍍液中,以進行一化學鍍工序,其中該電流控制元件用以在該化學鍍工序中阻止一電子在該第一周邊接墊與該第二周邊接墊之間流通。
- 如請求項1所述的背板的製造方法,其中該電流控制元件包括一電晶體,該電晶體具有一第一端、一第二端及一控制端,該電晶體的該第一端電性連接至該第一周邊接墊,且該電晶體的該第二端電性連接至該第二周邊接墊。
- 如請求項2所述的背板的製造方法,更包括:在完成該化學鍍工序之後,提供一閘極開啟訊號至該電晶體的該控制端。
- 如請求項3所述的背板的製造方法,其中提供該閘極開啟訊號至該電晶體的該控制端的步驟包括: 在完成該化學鍍工序之後,將一驅動晶片的一端電性連接至該電晶體的該控制端,其中該驅動晶片的該端用以提供該閘極開啟訊號。
- 如請求項1所述的背板的製造方法,其中該電流控制元件包括一第一二極體及一第二二極體,該第一二極體的陽極及該第二二極體的陰極電性連接至該第一周邊接墊,且該第一二極體的陰極及該第二二極體的陽極電性連接至該第二周邊接墊。
- 如請求項1所述的背板的製造方法,其中該線路基板之該第一周邊接墊的表面為一金屬表面。
- 如請求項1所述的背板的製造方法,其中該線路基板之該第二周邊接墊的表面為一金屬氧化物表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110132683A TWI785774B (zh) | 2021-09-02 | 2021-09-02 | 背板的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110132683A TWI785774B (zh) | 2021-09-02 | 2021-09-02 | 背板的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI785774B true TWI785774B (zh) | 2022-12-01 |
TW202312120A TW202312120A (zh) | 2023-03-16 |
Family
ID=85794736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110132683A TWI785774B (zh) | 2021-09-02 | 2021-09-02 | 背板的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI785774B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020135519A1 (en) * | 2001-03-26 | 2002-09-26 | Daniel Luch | Electrically conductive patterns, antennas and methods of manufacture |
CN1585114A (zh) * | 2003-08-22 | 2005-02-23 | 全懋精密科技股份有限公司 | 有电性连接垫金属保护层的半导体封装基板结构及其制法 |
TW200640315A (en) * | 2005-05-09 | 2006-11-16 | Phoenix Prec Technology Corp | Electrically connecting structure of circuit board and method for fabricating same |
-
2021
- 2021-09-02 TW TW110132683A patent/TWI785774B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020135519A1 (en) * | 2001-03-26 | 2002-09-26 | Daniel Luch | Electrically conductive patterns, antennas and methods of manufacture |
CN1585114A (zh) * | 2003-08-22 | 2005-02-23 | 全懋精密科技股份有限公司 | 有电性连接垫金属保护层的半导体封装基板结构及其制法 |
TW200640315A (en) * | 2005-05-09 | 2006-11-16 | Phoenix Prec Technology Corp | Electrically connecting structure of circuit board and method for fabricating same |
Also Published As
Publication number | Publication date |
---|---|
TW202312120A (zh) | 2023-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107302011B (zh) | 显示装置 | |
US20150271924A1 (en) | Wiring method, structure having wiring provided on surface, semiconductor device, wiring board, memory card, electric device, module, and multilayer circuit board | |
US20210028329A1 (en) | Micro light emitting diode and manufacture method therefor | |
CN114556203B (zh) | 阵列基板及其制备方法、显示面板和背光模组 | |
TW202100808A (zh) | 導線架 | |
CN111863764A (zh) | 一种预电镀引线框架及其制备方法 | |
TWI785774B (zh) | 背板的製造方法 | |
KR100809706B1 (ko) | 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프 | |
US20230043951A1 (en) | Array substrate and manufacturing method therefor, display panel, and backlight module | |
KR20110090332A (ko) | 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법 | |
JP2011165810A (ja) | 半導体装置の製造方法 | |
US11302852B2 (en) | Display panel and method of manufacturing display panel | |
TW201325338A (zh) | 避免金手指結構沾錫之電路板 | |
CN203859143U (zh) | 一种led芯片p面厚铝电极 | |
JPH10223828A (ja) | リードフレーム部材とその製造方法 | |
CN203859140U (zh) | 一种led芯片p面电极 | |
JP2009290198A (ja) | 軟性フィルム、表示装置 | |
KR20020067002A (ko) | 프린트 배선 기재 및 전해 주석계 합금 도금 방법 | |
CN111883551A (zh) | 基板、其制作方法、显示面板及显示装置 | |
TWI799285B (zh) | 顯示裝置及其製造方法 | |
CN103985806A (zh) | 一种led芯片p面电极、制备p面电极用刻蚀液及p面电极制备方法 | |
CN103985805A (zh) | 一种led芯片p面厚铝电极、制备厚铝电极用刻蚀液及厚铝电极制备方法 | |
CN114156394B (zh) | 阵列基板及其制备方法、显示面板和背光模组 | |
TWI825727B (zh) | 發光二極體元件及顯示裝置的製造方法 | |
US20100183824A1 (en) | Method of fabricating flexible film |