TWI774558B - 對準標記的製作方法及半導體結構 - Google Patents

對準標記的製作方法及半導體結構 Download PDF

Info

Publication number
TWI774558B
TWI774558B TW110133917A TW110133917A TWI774558B TW I774558 B TWI774558 B TW I774558B TW 110133917 A TW110133917 A TW 110133917A TW 110133917 A TW110133917 A TW 110133917A TW I774558 B TWI774558 B TW I774558B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
alignment mark
groove
pad
Prior art date
Application number
TW110133917A
Other languages
English (en)
Other versions
TW202215633A (zh
Inventor
徐煌仁
蘇正熹
劉坤明
謝子逸
巫豐印
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202215633A publication Critical patent/TW202215633A/zh
Application granted granted Critical
Publication of TWI774558B publication Critical patent/TWI774558B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本揭露描述了用於在晶圓上製作對準標記的技術。在晶圓的第一表面區中蝕刻凹槽。在晶圓的第二表面區中形成裝置結構。在晶圓的第一表面上沉積介電層並填充凹槽。進行第一平坦化程序以平坦化介電層。在第一平坦化程序之後，對晶圓的第二表面區上的裝置結構進行第二平坦化程序。

Description

對準標記的製作方法及半導體結構
本揭露之實施方式是關於對準標記的製作方法及半導體結構。
半導體積體電路(integrated circuit，IC)技術經歷了快速發展，包含特徵大小的持續最小化及封裝密度的最大化。特徵大小的最小化依賴於微影的改善及其印刷較小特徵或關鍵尺寸(critical dimension，CD)的能力。這進一步與晶圓對準相關。在微影掃描儀中進行晶圓對準。掃描儀將基於對準結果曝光晶圓。為了減少疊對誤差，亟需改善對準精確度及疊對量測精確度結果。
對準標記及對準對準標記的製程為半導體元件製造中製造晶圓及積體電路(integrated circuit，IC)晶片的關鍵態樣。對準標記及對準對準標記的製程為關鍵的，此係因為晶片本身及用於製作晶片元件的裝置係藉由將導體及絕緣體的許多複雜層在基板(通常為矽)上一層一層地對準來製造的。而且，在稱為晶圓的所得結構中，關鍵在 於，每一層與前一層精確對準，以使得在其中形成的電路具有功能性及可靠性。
通常，一層相對於另一層的對準藉助於稱為晶圓步進器的工具完成。晶圓步進器用於將電路圖案自安裝在晶圓步進器中的倍縮光罩光學投影至形成在半導體晶圓上的層上。然而，在轉印倍縮光罩上的圖案之前，晶圓必須首先相對於倍縮光罩精確定位或對準。因此，準備好圖案化的晶圓裝載至晶圓步進器上。隨後，使用已經在晶圓上的對準標記，將晶圓相對於倍縮光罩對準。一旦完成對準，即可進行將圖案投影至半導體上的剩餘步驟。
在微影對準中，對準標記用於將晶圓與光罩板對準。例如，使用離軸對準系統來計量靶晶圓上的對準標記及位於晶圓基站上的參考板上的參考標記，以使得晶圓與晶圓基站對準。晶圓基站上的參考標記亦與光罩板上的對準標記對準，使得晶圓與光罩板之間的對準得以實現。化學機械研磨(chemical-mechanical polishing，CMP)為半導體晶圓製造中常用的製程。CMP涉及對表面進行化學蝕刻，同時亦對其進行機械磨削或研磨。因為晶圓藉由一層疊一層地形成多層不同材料來製造，所以在接收另一層之前，每一層極其平坦及光滑或經平坦化係很重要的。已經發現，CMP極其適用於平坦化整個或部分晶圓，且CMP已成為用於平坦化晶圓中的層的最重要技術中的一者。
一種對準標記的製作方法，包含：在晶圓的第一表面的第一區中形成凹槽，第一區指定用於對準標記；在晶圓的第一表面的第二區中形成裝置結構；在晶圓的第一表面上沉積第一層，第一層完全填充凹槽；進行第一平坦化程序以將第一層去除至第一位準；在第一平坦化程序之後，使用氧電漿處理第一層；以及在使用氧電漿處理第一層後，進行第二平坦化程序，以將裝置結構去除至第二位準。
一種半導體結構，包含：基板，具有第一表面；第一裝置結構，位於第一表面的第一區上；及對準標記，位於第一表面的第二區上，對準標記包含凹槽及凹槽中的填充材料；以及介電層，位於對準標記正上方，對準標記的填充材料的材料組成與介電層的材料組成不同。
一種對準標記的製作方法，包含：在晶圓的第一表面的的第一區中形成凹槽，第一區指定用於對準標記；沉積完全填充凹槽的第一層；以及藉由使用氧電漿處理第一層來形成對準標記。
100:晶圓
102:對準標記
104:凹槽
106:填充物
107:層
108:邊緣
109:層
110:層
112:層
114:基板
120:前側
122:結構
124:後側
126:寬度
128:高度
200:晶圓、基板
202:第一表面、前側表面、表面
204:凹槽
208:邊緣表面、邊緣
210:底表面
212:層
214:層
215:溝渠特徵、溝渠層
217:厚度
220:裝置結構、裝置特徵
222:過量部分
230:隔離層、層
232:開口
240:層
242:凹槽部分
244:底部位準
252:表面
260:層
300:CMP設備
302:基座
310:研磨墊、化學機械研磨墊、墊
310a:研磨墊
310b:研磨墊
310c:研磨墊
311:墊調節器
311a:墊調節器
311b:墊調節器
311c:墊調節器
312a:漿料供應臂
312b:漿料供應臂
312c:漿料供應臂
360:頭部清洗裝載/卸載站
362:裝載杯
400:頭部旋轉單元
401:框架
402:旋轉軸承
410:研磨頭
410a:研磨頭
410b:研磨頭
410c:研磨頭
410d:研磨頭
420a:旋轉軸
420b:旋轉軸
420c:旋轉軸
420d:旋轉軸
450:控制器
500:旋轉平台、平台
502:表面
510:臂
512:調節盤
520:墊厚度感測器
522:尖端
530:距離
當結合隨附圖式閱讀時，根據以下詳細描述最佳地理解本揭露的態樣。在附圖中，除非上下文以其他方式指示，否則相同的附圖標記標識類似的部件或動作。附圖中部件的大小及相對位置不一定按比例繪製。實務上，為了論述清楚起見，各種特徵的尺寸可以任意增加或減小。
第1圖係繪示具有對準標記的例示晶圓。
第2A圖至第2F圖係繪示在晶圓上製作對準標記的製程。
第3圖係繪示例示CMP裝置。
第4圖係繪示耦合至CMP墊的墊調節器的上視圖。
第5圖係繪示耦合至CMP墊的墊調節器的側視圖。
以下揭露提供許多不同實施方式或例子，以實施所提供之標的之不同特徵。以下描述組件及排列的特定例子以簡化本揭露。這些當然僅為例子，而非作為限制。舉例而言，在描述中，形成第一特徵於第二特徵之上的製程可包含第一特徵與第二特徵以直接接觸形成的實施方式，亦可包含額外特徵形成於第一特徵與第二特徵之間，而使得第一特徵和第二特徵可非直接接觸的實施方式。除此之外，本揭露可在多個例子中重複參考符號及/或字母。此重複為簡明與清楚之目的，並非本質上規定在所討論之多個實施方式及/或配置之間的關係。
此外，可在此使用空間關係的用語，例如「下方(beneath)」、「在…之下(below)」、「低於(lower)」、「在…之上(above)」、「高於(upper)」、以及相似用語，以簡明描述如圖式所繪示之一元件或特徵與另一(另一些)元件或特徵之關係的敘述。這些空間關係的用語，除了在圖中所描繪的方向外，意欲包含元件在使用上或操作時的不同方向。設備可以其他方式定向(旋轉90度或其他方 向)，而本文使用的空間關係描述詞也可依此解讀。
在以下描述中，闡述了某些特定細節，以便提供對本揭露的各種實施方式的透徹理解。然而，熟習此項技術者將理解，可以在沒有這些特定細節的情況下實施本揭露。在其他情況下，未詳細描述與電子元件及製造技術相關聯的已知結構以避免不必要地模糊本揭露的實施方式的描述。
除非上下文以其他方式要求，否則貫穿說明書及以下申請專利範圍，詞語「包含(comprise)」及其變體，例如「包含(comprises)」及「包含(comprising)」應以開放的包含性的意義來解釋，也就是說，解釋為如「包含但不限於」。
序數(例如第一、第二及第三)的使用不一定意味著排序的順序含義，而係可僅區分動作或結構的多個實例。
貫穿本說明書對「一個實施方式」或「實施方式」的引用意謂結合實施方式所描述的特定特徵、結構或特性包含在至少一個實施方式中。因此，貫穿本說明書在各個地方出現的片語「在一個實施方式中」或「在實施方式中」不一定皆指示相同的實施方式。此外，可以在一個或多個實施方式中以任何適合的方式組合特定特徵、結構或特性。
如在本說明書及所附申請專利範圍中所使用，除非內容以其他方式明確規定，否則單數形式「一(a/an)」及「該(the)」包含複數參考物。亦應注意，除非內容以其他 方式明確規定，否則術語「或」通常以其包含「及/或」的含義採用。
雖然CMP在平坦化晶圓的特定製程中極有用，但CMP可以使其他製程集合中的問題(例如在保持已經在層上形成的對準標記的完整性方面)複雜化。例如，出於在微影中將一層相對於另一層對準或將層與光罩板對準的目的，在晶圓的層上形成對準標記。考慮到化學機械研磨的磨蝕性質，CMP程序可能損壞對準標記的結構或尺寸。上述問題的性質可以藉由注意到以下情況來看到：CMP通常藉由在研磨墊上研磨晶圓的表面來完成，研磨墊使用包含三種成分的漿料潤濕：酸性或鹼性溶劑、磨料及懸浮液。表面化學反應及機械研磨的組合作用允許自晶圓表面受控地逐層去除所需材料，而造成優先去除突出表面形貌及平坦化的晶圓表面。因此，若晶圓的表面上的例如對準標記的特徵沒有恰當地經設計及保護免受CMP作用，則這些特徵可能受到損壞或毀壞。本文中的揭露技術提供了尤其克服這些問題的解決方案。
第1圖係繪示包含對準標記102的晶圓100的剖面視圖。根據上視圖(為簡單起見未示出)，對準標記102可包含簡單的幾何形狀，例如矩形、圓形或十字形。對準標記102在上視圖中可包含任何形狀且不受任何上視圖形狀的限制。根據第1圖的剖面視圖，對準標記102包含凹槽104及凹槽104中的填充物106。在一些實施方式中，凹槽104以相對淺的深度蝕刻至晶圓100的相應層110 (例如矽層)中。第1圖示出，凹槽104延伸穿過層110且進入位於層110下方及層110與基板114之間的另一層112，此為說明性例子且不限制本揭露的範疇。舉例而言，凹槽104可延伸穿過層110及層112，且終止於另一層內且可延伸至基板114中。凹槽104亦可終止於層110內而不延伸穿過層110。
當雷射束穿過對準標記102的邊緣108時，對準標記102的位置由雷射束(未示出)感測。因此，在對對準標記102所處之晶圓100，或特別是層110進行的各種製程步驟中，必須始終保持邊緣108的完整性及邊緣108的尺寸。在一些實施方式中，填充物106包含共形的材料，以使得凹槽104的確切形狀及深度由填充物106複製，進而可藉由例如雷射束準確地感測對準標記102。在一些實施方式中，填充物106為氧化矽、氮化矽、類似於常用的低k介電材料的低k介電材料、聚合物材料或允許雷射束或其他觀察或感測束穿過的其他適合材料。在一些實施方式中，填充物106可包含具有不同材料的多個層107、109。
在一些實施方式中，對準標記102位於晶圓100的前側120上。例如與層110的材料不同的材料的一些結構122可形成在晶圓100的前側120上的層110中。在一些實施方式中，對準標記102亦可以位於晶圓100的後側124上。
在一些實施方式中，對準標記102的凹槽104具 有在1μm及2.5μm的範圍內的寬度126及在150nm及250nm的範圍內的高度128。其他尺寸亦係可能的且包含在本揭露的範疇內。
第2A圖至第2F圖係繪示形成對準標記(例如第1圖的對準標記)的製程。請參照第2A圖，在晶圓200中形成凹槽204。藉由在晶圓200的第一表面202(例如前側表面)上進行蝕刻來形成凹槽204。具體而言，在一例子中，凹槽204形成在層212中且穿過層212並到達且終止於層212下方的層214中。層212可為在前段製程(front-end-of-line，FEOL)、後段製程(back-end-of-line，BEOL)、中段製程(middle-end-of-line，MEOL)製程中形成的任何層。舉例而言，層212可為半導體層，例如矽層或其他半導體材料。層212亦可為介電層或金屬化層。層214可為在前段製程(front-end-of-line，FEOL)、後段製程(back-end-of-line，BEOL)、中段製程(middle-end-of-line，MEOL)製程中形成的任何層。舉例而言，層214可為半導體層，例如矽層或其他半導體材料。層214亦可為介電層或金屬化層。在本文中的描述中，舉個說明性的例子，層212為矽層且層214為介電層。在一些實施方式中，金屬特徵嵌設或形成在介電層214中。在一些實施方式中，形成凹槽204可包含在基板200的前側表面202上形成光阻層。光阻層具有形成在其中的開口。可使用可接受的微影技術(例如使用微影光罩將光阻層暴 露於將形成開口的地方的光)形成開口。在光阻層中形成開口之後，進行蝕刻製程，例如非等向蝕刻，以創建凹入晶圓200的第一表面202下方的凹槽204。
在一些實施方式中，凹槽204與層214中的溝渠特徵215重疊。溝渠特徵215可填充與層212相同的材料(例如矽)，或可包含與層212的材料不同的材料。在一些實施方式中，溝渠層215中的材料不同於層214的材料。在一些實施方式中，凹槽204延伸至溝渠特徵215中。在已經形成凹槽204之後溝渠特徵215的厚度217在約30nm至約90nm之間的範圍內。在一些實施方式中，厚度217在約50nm至約75nm之間的範圍內。在一些實施方式中，溝渠特徵215為層214中的對準標記。
如第2B圖所示，在層212中形成裝置結構220。在一些實施方式中，裝置特徵220包含與層212的材料不同的材料。舉例而言，在一些實施方式中，層212為矽而裝置特徵220為矽鍺、碳化矽、其他含矽半導體材料或其他適合的材料。裝置結構220可為任何裝置結構，例如摻雜區、源極/汲極結構、閘極結構、互連結構(例如矽穿孔)或半導體裝置的其他適合的結構或部件或形成在晶圓200上的積體電路。在一些實施方式中，對準標記結構形成在層212中，使得形成在層212上方的另一特徵或層可以基於對準標記正確地對準。舉例而言，可基於對準標記形成與裝置特徵220對準的互連介層窗結構。在一些實施方式中，形成裝置結構220形成自第一表面202突出的過量部 分222。過量部分222將通過平坦化程序(例如化學機械研磨(hemical mechanical polishing，CMP)程序)去除。應瞭解，可在形成第2A圖的凹槽204之前或之後形成裝置結構220。
如第2B圖所示，在一些可選擇的實施方式中，一個或多個隔離層230形成在凹槽204中。隔離層230可為氮化矽、氧化矽、碳化矽、氮氧化矽、氧化物、聚合物材料、其組合及/或其他適合的材料。隔離層230可使用可接受的沉積技術，例如化學氣相沉積(chemical vapor deposition，CVD)製程，或進一步地，藉由使用低溫的CVD來沉積。在一些實施方式中，隔離層230形成在暴露的第一表面202上及凹槽204(包含凹槽204的邊緣表面208及底表面210)中，且與那些表面一致。在形成隔離層之後，凹槽204中仍然存在間隙或開口232。
如第2B圖所示，舉個例子，裝置結構220的過量部分222自隔離層230暴露出。特定例子不限制本揭露的範疇。在其他實施方式中，過量部分222可由隔離層230覆蓋。在一些實施方式中，在層212上方形成隔離層230之後，藉由例如蝕刻來薄化隔離層230。薄化隔離層230可暴露出過量部分222。
在第2C圖中，層240形成在晶圓200的表面202上方且填充凹槽204中的開口232。在一些實施方式中，層240包含氧化矽、電漿增強正矽酸四乙酯(P-TEOS)、硼磷矽酸鹽玻璃(BPSG)、電漿增強氧化物(PEOX)、通 過熔爐化學氣相沉積(furnace chemical vapor deposition，FCVD)製成的氧化物、高密度電漿(high density plasma，HDP)氧化物、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、旋塗介電質(spin-on-dielectrics，SOD)、熱氧化物、含矽有機聚合物、含矽有機/無機混合材料、有機矽酸鹽玻璃(OSG)、正矽酸四乙酯(TEOS)、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)、半球形顆粒(HSQ)、摻碳氧化物(carbon-doped oxide，CDO)玻璃、其組合或其他適合的介電材料。在一些實施方式中，層240具有與形成在晶圓200上的層間介電層相同的材料。
在一些實施方式中，控制層240的厚度，使得凹槽204的開口232由層240完全填充。取決於層240的材料的特性及/或形成層240的製程的特性，層240可以包含與開口232(現在由層240填充)重疊的凹槽部分242。凹槽部分242的底部位準244不向下延伸超過第一表面202。
在一些實施方式中，如第2C圖所示，層240覆蓋裝置結構220的過量部分222。此例示實施方式不限制本揭露的範疇。在一些實施方式中，過量部分222可自層240暴露出。
在第2D圖中，進行第一平坦化製程，例如第一CMP程序，以將層240平坦化至一位準，例如平坦化至第一表面202的位準。在一些實施方式中，第一CMP程 序的漿料在層240的材料與過量部分222的材料之間具有高度選擇性，使得第一CMP程序不去除過量部分222。在一些實施方式中，層240及過量部分222的材料之間的去除速率比在75：1及200：1的範圍內。在一些實施方式中，在裝置結構220為矽鍺(SiGe)且層240為氧化矽的情況下，漿料在層240與過量部分222之間具有1020：12.9的去除速率。此外，在一些實施方式中，第一CMP程序不包含下壓力或包含在0psi與2psi的範圍內的低下壓力。低下壓力促進對裝置結構220的過量部分222進行的改善的端點偵測(end point detection，EPD)。若下壓力過大，則第一CMP可能導致層212及凹槽204中的層230、240上的嚴重凹陷。
在一些實施方式中，第一CMP程序亦將隔離層230去除至第一表面202的位準，例如直至暴露出第一表面202為止。在完成第一CMP程序之後，凹槽204中的層240的表面252與第一表面202實質位於同一位準或共平面。在第一CMP程序期間，凹槽204中，或具體來說開口232中的層240保持完整且不被第一CMP程序損壞。舉例而言，為了保持凹槽204中的層240的完整性，例如，為了避免凹陷效應，第一CMP包含在30rpm及55rpm的範圍內的低轉速。在一些實施方式中，層240的一些剩餘部分可留在第一表面202上，尤其與過量部分222相鄰。
在第2E圖中，在一些實施方式中，在350℃至 450℃的範圍內的溫度下用氧電漿處理凹槽204中的層240持續20秒至60秒的範圍內的持續時間。氧電漿處理降低了表面粗糙度，且改善了凹槽204中的層240的表面252的表面硬度。因此，凹槽204的表面252及邊緣208在CMP程序(例如用以去除裝置結構220的過量部分222的CMP程序)中較不易受凹陷的影響。
在第2F圖中，進行第二CMP程序以去除裝置結構220的過量部分222。在一些實施方式中，用於第二CMP程序的漿料在裝置結構220的材料與凹槽204中的層240的材料之間具有高選擇性。在一些實施方式中，第二CMP程序的漿料在裝置結構220及層240上的去除速率的比率在12：1至20：1的範圍內。在一些實施方式中，第二CMP程序的漿料在裝置結構220與層212之間具有極低的選擇性或沒有選擇性。在一些實施方式中，層212為矽(Si)，裝置結構220為矽鍺(SiGe)，且凹槽204中的層240為氧化矽，且第二CMP程序中所使用的漿料在矽、矽鍺及氧化矽當中具有約57：61：4.2的去除速率。如此，第二CMP程序不損壞凹槽204中的層240。此外，亦選擇第二CMP的漿料以對凹槽204中的隔離層230具有極低的去除速率。
因為凹槽204填充有層240，凹槽204的邊緣表面208受層240與層230保護，而不被第二CMP程序損壞。如此，凹槽204的尺寸不被第二CMP程序或用於在層212上製作的裝置特徵的其他CMP程序改變。凹槽 204及層240及凹槽204中的層230可以用作第1圖的對準標記102。因為層212上的對準標記102的尺寸保持完整，所以改善了層212與形成在晶圓200上的後續層或用於在晶圓200上形成後續層的光罩層之間的對準。
在形成對準標記102之後，在層212、裝置特徵220及對準標記102正上方形成另一層260，例如介電層。因為凹槽204中的層240用氧電漿處理，所以即使層260為與凹槽204中的層240相同的介電材料，層240的材料組成物及性質亦不同於層260。舉例而言，在層240及層260皆為氧化矽的情況下，層240的氧化矽比層260的氧化矽含有較少的表面有機基團，例如殘留羥基，此係因為層240中的殘留羥基已經藉由氧電漿處理實質去除。
第3圖係繪示例示CMP設備300。CMP設備300包含基座302；複數個研磨墊310(所示的研磨墊310a、310b及310c)，耦合至設置在基座302上的相應旋轉平台(第3圖中未具體示出)；頭部清洗裝載/卸載(head clean load/unload，HCLU)站360，包含用於將晶圓(未示出)分別裝載至研磨墊310上及自研磨墊310卸載的裝載杯362；及頭部旋轉單元400，具有多個研磨頭410(所示的研磨頭410a、410b、410c及410d)，用於固持及固定地旋轉研磨墊310上的晶圓。
控制器450通信耦合至基座302及頭部旋轉單元400，且控制研磨墊310及研磨頭410中的每一者的操作。
三個研磨墊310a、310b及310c促進在短時間內同時處理多個晶圓。研磨墊310中的每一者安裝在可旋轉平台上。墊調節器311a、311b及311c設置在基座302上且可掃過相應的研磨墊310以供調節研磨墊。漿料供應臂312a、312b、312c進一步設置在基座302上，以將CMP漿料供應至相應研磨墊310的表面。
頭部旋轉單元400的研磨頭410a、410b、410c及410d安裝在相應的旋轉軸420a、420b、420c及420d上，旋轉軸420a、420b、420c及420d由頭部旋轉單元400的框架401內部的驅動機構(未示出)旋轉。研磨頭410固持相應的晶圓(未示出)且將晶圓壓靠相應的研磨墊310(所示的研磨墊310a、310b及310c)的上表面。以此方式，材料層自相應的晶圓去除。在CMP製程期間，頭部旋轉單元400由旋轉軸承402支承在基座302上。
在一些實施方式中，研磨墊310構造成兩層或更多層，其中彈性層作為墊的外層。這些層通常由聚合材料，例如聚胺酯，所製成，且可包含用於控制這些層的尺寸穩定性的填料。為了在晶圓在研磨墊上偏離中心時防止將非平面表面研磨至晶圓上，在旋轉CMP中使研磨墊310為晶圓的直徑的數倍。在研磨製程期間，晶圓自身亦例如由研磨頭410旋轉，以防止將錐形輪廓研磨至晶圓表面上。晶圓的旋轉軸及墊的旋轉軸故意不共線；然而，二個軸可平行。
在CMP設備300的操作中，每一個晶圓安裝在 研磨頭410a、410b、410c或410d上，且分別抵靠研磨墊310a、310b及310c依序研磨。
第4圖係繪示耦合至CMP墊310的墊調節器311的上視圖。第5圖係繪示耦合至旋轉平台500上的CMP墊310的墊調節器311的側視圖。請一起參照第4圖及第5圖，調節器311包含臂510及耦合至臂510的調節盤512。墊厚度感測器520耦合至臂510或整合在其上。當調節器311掃過研磨墊310以調節研磨墊310時，墊厚度感測器520偵測墊310的厚度，或在一些實施方式中，偵測墊310的彈性外層的厚度。當墊310與平台500一起旋轉時，墊厚度感測器520可以偵測在墊310的不同表面區域上的厚度資訊。如此，墊厚度感測器520能夠偵測墊310的厚度輪廓。
墊厚度感測器520可為範圍感測器、雷射感測器或可以偵測指示墊310的厚度值的訊號的其他適合類型的感測器。在一些實施方式中，墊厚度感測器520偵測墊厚度感測器520的尖端522與平台500的表面502之間的距離530。在較小墊厚度的墊表面區域處，調節盤512降低以與墊310的表面接合。因此，距離530變小。在較大墊厚度的表面區域處，調節盤512升高以與墊310的表面交界。因此，距離530變大。因此，偵測到的距離530用作指示在多個表面區域中的墊310的厚度的墊厚度訊號。
墊310的墊厚度資料或厚度分佈可傳達給控制器450。控制器450可基於墊310的墊厚度分佈來控制基座 302或頭部旋轉單元400的操作。舉例而言，控制器450可以控制晶圓在具有較大墊厚度的墊310比在具有較小墊厚度的墊310停留更長時間。控制器450可以控制晶圓在具有較大墊厚度的墊表面區域的處比在具有較小墊厚度的墊表面區域處停留更長時間。基於研磨墊310的墊厚度資訊或分佈控制CMP操作的其他方法亦為可能的且包含在本揭露中。
用以下實施方式進一步理解所揭露的技術。
在第一實施方式中，一種對準標記的製作方法包含：在晶圓的第一表面的第一區中形成凹槽，第一區指定用於對準標記；在晶圓的第一表面的第二區中形成裝置結構；在晶圓的第一表面上沉積第一層，第一層完全填充凹槽；進行第一平坦化程序以將第一層去除至第一位準；在第一平坦化程序之後，使用氧電漿處理第一層；以及在使用氧電漿處理第一層後，進行第二平坦化程序，以將裝置結構去除至第二位準。
依照一些實施例，第二位準為與第一位準實質相同的位準。依照一些實施例，此方法更包含在第一平坦化程序之後，硬化與凹槽相鄰的第一層的第一表面。依照一些實施例，此方法更包含在第一平坦化程序之後，使用氧電漿處理與凹槽相鄰的第一層的第一表面。依照一些實施例，第一層為氧化矽。依照一些實施例，第一層為氮化矽。依照一些實施例，第一層為聚合物材料。依照一些實施例，第一層允許雷射光穿過。依照一些實施例，此方法更包含 在凹槽中形成隔離層，其中第一層形成在隔離層上。依照一些實施例，隔離層為與第一層不同的介電材料。
在第二實施方式中，一種半導體結構包含：基板，具有第一表面；第一裝置結構，位於第一表面的第一區上；對準標記，位於第一表面的第二區上，對準標記包含凹槽及凹槽中的填充材料；以及介電層，位於對準標記正上方，對準標記的填充材料的材料組成與介電層的材料組成不同。
依照一些實施例，填充材料為氧化矽。依照一些實施例，填充材料為氮化矽。依照一些實施例，填充材料為聚合物材料。依照一些實施例，填充材料允許雷射光穿過。依照一些實施例，對準標記包含凹槽中的隔離層，填充材料位於隔離層上。依照一些實施例，隔離層為與填充材料不同的介電材料。
在第三實施方式中，一種晶圓包含：基板，具有第一表面；及對準標記，位於第一表面上，對準標記包含凹槽及層，此層完全填充凹槽，層的第二表面與第一表面基本上位於同一位準。
在一實施方式中，一種對準標記的製作方法包含：在晶圓的第一表面的的第一區中形成凹槽，第一區指定用於對準標記；沉積完全填充凹槽的第一層；以及藉由使用氧電漿處理第一層來形成對準標記。
依照一些實施例，第一層為氧化矽、氮化矽或聚合物材料中的一者或多者。依照一些實施例，第一層允許雷 射光穿過。
可以組合上文所描述的各種實施方式以提供進一步的實施方式。
鑒於上文詳細描述，可以對實施方式進行這些及其他改變。一般而言，在以下申請專利範圍中，所使用的術語不應解釋為將請求項限於說明書及申請專利範圍中所揭露的特定實施方式，而應解釋為包含所有可能的實施方式及這些請求項享有的等效物的全部範疇。因此，申請專利範圍不受本揭露的限制。
100:晶圓
102:對準標記
104:凹槽
106:填充物
107:層
108:邊緣
109:層
110:層
112:層
114:基板
120:前側
122:結構
124:後側
126:寬度
128:高度

Claims (10)

  1. 一種對準標記的製作方法，包含：在一晶圓的一第一表面的一第一區中形成一凹槽，該第一區指定用於一對準標記；在該晶圓的該第一表面的一第二區中形成一裝置結構；在該晶圓的該第一表面上沉積一第一層，該第一層完全填充該凹槽；進行一第一平坦化程序以將該第一層去除至一第一位準；在該第一平坦化程序之後，用氧電漿處理該第一層；以及在用氧電漿處理該第一層之後，進行一第二平坦化程序以將該裝置結構去除至一第二位準。
  2. 如請求項1所述之方法，其中用氧電漿處理該第一層係用氧電漿處理與該凹槽相鄰的該第一層的一表面。
  3. 如請求項1所述之方法，其中該第一層為氧化矽。
  4. 如請求項1所述之方法，其中該第一層允許一雷射光穿過。
  5. 如請求項1所述之方法，包含：在該凹槽中形成一隔離層，其中該第一層形成在該隔離層上。
  6. 如請求項5所述之方法，其中該隔離層為與該第一層不同的一介電材料。
  7. 一種半導體結構，包含：一基板，具有一第一表面；一第一裝置結構，位於該第一表面的一第一區上；一對準標記，位於該第一表面的一第二區上，該對準標記包含一凹槽中的一填充材料；以及一介電層，位於該對準標記正上方，該對準標記的該填充材料的一材料組成與該介電層的一材料組成不同。
  8. 如請求項7所述之半導體結構，其中該填充材料允許一雷射光穿過。
  9. 一種對準標記的製作方法，包含：在一晶圓的一第一表面的一第一區中形成一凹槽，該第一區指定用於一對準標記；沉積一第一層完全填充該凹槽；以及藉由使用氧電漿處理該第一層來形成該對準標記。
  10. 如請求項9所述之方法，其中該第一層為氧 化矽、氮化矽或一聚合物材料中的一者或多者。
TW110133917A 2020-09-30 2021-09-11 對準標記的製作方法及半導體結構 TWI774558B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063085548P 2020-09-30 2020-09-30
US63/085,548 2020-09-30
US17/369,841 2021-07-07
US17/369,841 US20220102285A1 (en) 2020-09-30 2021-07-07 Cmp safe alignment mark

Publications (2)

Publication Number Publication Date
TW202215633A TW202215633A (zh) 2022-04-16
TWI774558B true TWI774558B (zh) 2022-08-11

Family

ID=78843190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133917A TWI774558B (zh) 2020-09-30 2021-09-11 對準標記的製作方法及半導體結構

Country Status (3)

Country Link
US (1) US20220102285A1 (zh)
CN (1) CN113782474A (zh)
TW (1) TWI774558B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201903898A (zh) * 2017-05-18 2019-01-16 美商美光科技公司 包括介電材料之半導體建構物及在延伸入半導體建構物之開口內形成介電填充之方法
US20200103763A1 (en) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay mark and method of fabricating the same
TW202017119A (zh) * 2018-10-19 2020-05-01 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543417B2 (en) * 2014-11-07 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. High mobility devices and methods of forming same
KR102406977B1 (ko) * 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201903898A (zh) * 2017-05-18 2019-01-16 美商美光科技公司 包括介電材料之半導體建構物及在延伸入半導體建構物之開口內形成介電填充之方法
US20200103763A1 (en) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay mark and method of fabricating the same
TW202017119A (zh) * 2018-10-19 2020-05-01 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法

Also Published As

Publication number Publication date
US20220102285A1 (en) 2022-03-31
CN113782474A (zh) 2021-12-10
TW202215633A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6423640B1 (en) Headless CMP process for oxide planarization
EP0836746B1 (en) Removal rate behavior of spin-on dielectrics with chemical mechanical polish
JP4180741B2 (ja) 半導体素子の製造方法
US20010036738A1 (en) Semiconductor device manufacturing method
JPH04216627A (ja) 半導体基板上に形成された誘電体を平坦化する方法およびその装置
US7273820B2 (en) Method for fabricating semiconductor device
US11462415B2 (en) Methods for polishing dielectric layer in forming semiconductor device
US6534378B1 (en) Method for forming an integrated circuit device
US6602725B2 (en) Method of manufacturing a semiconductor device having a monitor pattern, and a semiconductor device manufactured thereby
US20070007246A1 (en) Manufacture of semiconductor device with CMP
TWI774558B (zh) 對準標記的製作方法及半導體結構
JP3315605B2 (ja) 半導体ウエハの層間スタッド形成方法
JP2000156360A (ja) 半導体装置の製造方法
US20080220585A1 (en) Method of manufacturing a semiconductor device
JP4698144B2 (ja) 半導体装置の製造方法
JP4630778B2 (ja) アライメントマークの形成方法
US20020127870A1 (en) Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
JP3161425B2 (ja) Ｓｔｉの形成方法
US6569747B1 (en) Methods for trench isolation with reduced step height
JP2005177897A (ja) 研磨方法および研磨装置と半導体装置製造方法
JP4499613B2 (ja) 絶縁膜の研磨方法
KR100518244B1 (ko) 얼라인먼트 키 제조방법
JP5333190B2 (ja) 半導体装置の製造方法