CN113782474A - 对准标记的制作方法及半导体结构 - Google Patents

对准标记的制作方法及半导体结构 Download PDF

Info

Publication number
CN113782474A
CN113782474A CN202111069547.3A CN202111069547A CN113782474A CN 113782474 A CN113782474 A CN 113782474A CN 202111069547 A CN202111069547 A CN 202111069547A CN 113782474 A CN113782474 A CN 113782474A
Authority
CN
China
Prior art keywords
layer
wafer
alignment mark
recess
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111069547.3A
Other languages
English (en)
Inventor
徐煌仁
苏正熹
刘坤明
谢子逸
巫丰印
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113782474A publication Critical patent/CN113782474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本揭露描述了对准标记的制作方法及半导体结构，用于在晶圆上制作对准标记的方法包含在晶圆的第一表面区中蚀刻凹槽。在晶圆的第二表面区中形成装置结构。在晶圆的第一表面上沉积介电层并填充凹槽。进行第一平坦化程序以平坦化介电层。在第一平坦化程序之后，对晶圆的第二表面区上的装置结构进行第二平坦化程序。

Description

对准标记的制作方法及半导体结构
技术领域
本揭露的实施方式是关于对准标记的制作方法及半导体结构。
背景技术
半导体集成电路(integrated circuit，IC)技术经历了快速发展，包含特征大小的持续最小化及封装密度的最大化。特征大小的最小化依赖于微影的改善及其印刷较小特征或关键尺寸(critical dimension，CD)的能力。这进一步与晶圆对准相关。在微影扫描仪中进行晶圆对准。扫描仪将基于对准结果曝光晶圆。为了减少叠对误差，亟需改善对准精确度及叠对量测精确度结果。
对准标记及对准对准标记的制程为半导体元件制造中制造晶圆及集成电路(integrated circuit，IC)晶片的关键态样。对准标记及对准对准标记的制程为关键的，此是因为晶片本身及用于制作晶片元件的装置是通过将导体及绝缘体的许多复杂层在基板(通常为硅)上一层一层地对准来制造的。而且，在称为晶圆的所得结构中，关键在于，每一层与前一层精确对准，以使得在其中形成的电路具有功能性及可靠性。
通常，一层相对于另一层的对准藉助于称为晶圆步进器的工具完成。晶圆步进器用于将电路图案自安装在晶圆步进器中的倍缩光罩光学投影至形成在半导体晶圆上的层上。然而，在转印倍缩光罩上的图案之前，晶圆必须首先相对于倍缩光罩精确定位或对准。因此，准备好图案化的晶圆装载至晶圆步进器上。随后，使用已经在晶圆上的对准标记，将晶圆相对于倍缩光罩对准。一旦完成对准，即可进行将图案投影至半导体上的剩余步骤。
在微影对准中，对准标记用于将晶圆与光罩板对准。例如，使用离轴对准系统来计量靶晶圆上的对准标记及位于晶圆基站上的参考板上的参考标记，以使得晶圆与晶圆基站对准。晶圆基站上的参考标记亦与光罩板上的对准标记对准，使得晶圆与光罩板之间的对准得以实现。
化学机械研磨(chemical-mechanical polishing，CMP)为半导体晶圆制造中常用的制程。CMP涉及对表面进行化学蚀刻，同时亦对其进行机械磨削或研磨。因为晶圆通过一层叠一层地形成多层不同材料来制造，所以在接收另一层之前，每一层极其平坦及光滑或经平坦化是很重要的。已经发现，CMP极其适用于平坦化整个或部分晶圆，且CMP已成为用于平坦化晶圆中的层的最重要技术中的一者。
发明内容
一种对准标记的制作方法，包含：在晶圆的第一表面的第一区中形成凹槽，第一区指定用于对准标记；在晶圆的第一表面的第二区中形成装置结构；在晶圆的第一表面上沉积第一层，第一层完全填充凹槽；进行第一平坦化程序以将第一层去除至第一位准；在第一平坦化程序之后，使用氧电浆处理第一层；以及在使用氧电浆处理第一层后，进行第二平坦化程序，以将装置结构去除至第二位准。
一种半导体结构，包含：基板，具有第一表面；第一装置结构，位于第一表面的第一区上；及对准标记，位于第一表面的第二区上，对准标记包含凹槽及凹槽中的填充材料；以及介电层，位于对准标记正上方，对准标记的填充材料的材料组成与介电层的材料组成不同。
一种对准标记的制作方法，包含：在晶圆的第一表面的的第一区中形成凹槽，第一区指定用于对准标记；沉积完全填充凹槽的第一层；以及通过使用氧电浆处理第一层来形成对准标记。
附图说明
当结合随附附图阅读时，根据以下详细描述最佳地理解本揭露的态样。在附图中，除非上下文以其他方式指示，否则相同的附图标记标识类似的部件或动作。附图中部件的大小及相对位置不一定按比例绘制。实务上，为了论述清楚起见，各种特征的尺寸可以任意增加或减小。
图1是绘示具有对准标记的例示晶圆；
图2A至图2F是绘示在晶圆上制作对准标记的制程；
图3是绘示例示CMP装置；
图4是绘示耦合至CMP垫的垫调节器的上视图；
图5是绘示耦合至CMP垫的垫调节器的侧视图。
【符号说明】
100:晶圆
102:对准标记
104:凹槽
106:填充物
107:层
108:边缘
109:层
110:层
112:层
114:基板
120:前侧
122:结构
124:后侧
126:宽度
128:高度
200:晶圆、基板
202:第一表面、前侧表面、表面
204:凹槽
208:边缘表面、边缘
210:底表面
212:层
214:层
215:沟渠特征、沟渠层
217:厚度
220:装置结构、装置特征
222:过量部分
230:隔离层、层
232:开口
240:层
242:凹槽部分
244:底部位准
252:表面
260:层
300:CMP设备
302:基座
310:研磨垫、化学机械研磨垫、垫
310a:研磨垫
310b:研磨垫
310c:研磨垫
311:垫调节器
311a:垫调节器
311b:垫调节器
311c:垫调节器
312a:浆料供应臂
312b:浆料供应臂
312c:浆料供应臂
360:头部清洗装载/卸载站
362:装载杯
400:头部旋转单元
401:框架
402:旋转轴承
410:研磨头
410a:研磨头
410b:研磨头
410c:研磨头
410d:研磨头
420a:旋转轴
420b:旋转轴
420c:旋转轴
420d:旋转轴
450:控制器
500:旋转平台、平台
502:表面
510:臂
512:调节盘
520:垫厚度感测器
522:尖端
530:距离
具体实施方式
以下揭露提供许多不同实施方式或例子，以实施所提供的标的的不同特征。以下描述组件及排列的特定例子以简化本揭露。这些当然仅为例子，而非作为限制。举例而言，在描述中，形成第一特征于第二特征之上的制程可包含第一特征与第二特征以直接接触形成的实施方式，亦可包含额外特征形成于第一特征与第二特征之间，而使得第一特征和第二特征可非直接接触的实施方式。除此之外，本揭露可在多个例子中重复参考符号及/或字母。此重复为简明与清楚的目的，并非本质上规定在所讨论的多个实施方式及/或配置之间的关系。
此外，可在此使用空间关系的用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”、以及相似用语，以简明描述如附图所绘示的一元件或特征与另一(另一些)元件或特征的关系的叙述。这些空间关系的用语，除了在图中所描绘的方向外，意欲包含元件在使用上或操作时的不同方向。设备可以其他方式定向(旋转90度或其他方向)，而本文使用的空间关系描述词也可依此解读。
在以下描述中，阐述了某些特定细节，以便提供对本揭露的各种实施方式的透彻理解。然而，熟习此项技术者将理解，可以在没有这些特定细节的情况下实施本揭露。在其他情况下，未详细描述与电子元件及制造技术相关联的已知结构以避免不必要地模糊本揭露的实施方式的描述。
除非上下文以其他方式要求，否则贯穿说明书及所附权利要求书，词语“包含(comprise)”及其变体，例如“包含(comprises)”及“包含(comprising)”应以开放的包含性的意义来解释，也就是说，解释为如“包含但不限于”。
序数(例如第一、第二及第三)的使用不一定意味着排序的顺序含义，而是可仅区分动作或结构的多个实例。
贯穿本说明书对“一个实施方式”或“实施方式”的引用意谓结合实施方式所描述的特定特征、结构或特性包含在至少一个实施方式中。因此，贯穿本说明书在各个地方出现的片语“在一个实施方式中”或“在实施方式中”不一定皆指示相同的实施方式。此外，可以在一个或多个实施方式中以任何适合的方式组合特定特征、结构或特性。
如在本说明书及所附权利要求书中所使用，除非内容以其他方式明确规定，否则单数形式“一(a/an)”及“该(the)”包含多个参考物。亦应注意，除非内容以其他方式明确规定，否则术语“或”通常以其包含“及/或”的含义采用。
虽然CMP在平坦化晶圆的特定制程中极有用，但CMP可以使其他制程集合中的问题(例如在保持已经在层上形成的对准标记的完整性方面)复杂化。例如，出于在微影中将一层相对于另一层对准或将层与光罩板对准的目的，在晶圆的层上形成对准标记。考虑到化学机械研磨的磨蚀性质，CMP程序可能损坏对准标记的结构或尺寸。上述问题的性质可以通过注意到以下情况来看到：CMP通常通过在研磨垫上研磨晶圆的表面来完成，研磨垫使用包含三种成分的浆料润湿：酸性或碱性溶剂、磨料及悬浮液。表面化学反应及机械研磨的组合作用允许自晶圆表面受控地逐层去除所需材料，而造成优先去除突出表面形貌及平坦化的晶圆表面。因此，若晶圆的表面上的例如对准标记的特征没有恰当地经设计及保护免受CMP作用，则这些特征可能受到损坏或毁坏。本文中的揭露技术提供了尤其克服这些问题的解决方案。
图1是绘示包含对准标记102的晶圆100的剖面视图。根据上视图(为简单起见未示出)，对准标记102可包含简单的几何形状，例如矩形、圆形或十字形。对准标记102在上视图中可包含任何形状且不受任何上视图形状的限制。根据图1的剖面视图，对准标记102包含凹槽104及凹槽104中的填充物106。在一些实施方式中，凹槽104以相对浅的深度蚀刻至晶圆100的相应层110(例如硅层)中。图1示出，凹槽104延伸穿过层110且进入位于层110下方及层110与基板114之间的另一层112，此为说明性例子且不限制本揭露的范畴。举例而言，凹槽104可延伸穿过层110及层112，且终止于另一层内且可延伸至基板114中。凹槽104亦可终止于层110内而不延伸穿过层110。
当激光束穿过对准标记102的边缘108时，对准标记102的位置由激光束(未示出)感测。因此，在对对准标记102所处的晶圆100，或特别是层110进行的各种制程步骤中，必须始终保持边缘108的完整性及边缘108的尺寸。在一些实施方式中，填充物106包含共形的材料，以使得凹槽104的确切形状及深度由填充物106复制，进而可通过例如激光束准确地感测对准标记102。在一些实施方式中，填充物106为氧化硅、氮化硅、类似于常用的低k介电材料的低k介电材料、聚合物材料或允许激光束或其他观察或感测束穿过的其他适合材料。在一些实施方式中，填充物106可包含具有不同材料的多个层107、109。
在一些实施方式中，对准标记102位于晶圆100的前侧120上。例如与层110的材料不同的材料的一些结构122可形成在晶圆100的前侧120上的层110中。在一些实施方式中，对准标记102亦可以位于晶圆100的后侧124上。
在一些实施方式中，对准标记102的凹槽104具有在1μm及2.5μm的范围内的宽度126及在150nm及250nm的范围内的高度128。其他尺寸亦是可能的且包含在本揭露的范畴内。
图2A至图2F是绘示形成对准标记(例如图1的对准标记)的制程。请参照图2A，在晶圆200中形成凹槽204。通过在晶圆200的第一表面202(例如前侧表面)上进行蚀刻来形成凹槽204。具体而言，在一例子中，凹槽204形成在层212中且穿过层212并到达且终止于层212下方的层214中。层212可为在前段制程(front-end-of-line，FEOL)、后段制程(back-end-of-line，BEOL)、中段制程(middle-end-of-line，MEOL)制程中形成的任何层。举例而言，层212可为半导体层，例如硅层或其他半导体材料。层212亦可为介电层或金属化层。层214可为在前段制程(front-end-of-line，FEOL)、后段制程(back-end-of-line，BEOL)、中段制程(middle-end-of-line，MEOL)制程中形成的任何层。举例而言，层214可为半导体层，例如硅层或其他半导体材料。层214亦可为介电层或金属化层。在本文中的描述中，举个说明性的例子，层212为硅层且层214为介电层。在一些实施方式中，金属特征嵌设或形成在介电层214中。在一些实施方式中，形成凹槽204可包含在基板200的前侧表面202上形成光阻层。光阻层具有形成在其中的开口。可使用可接受的微影技术(例如使用微影光罩将光阻层暴露于将形成开口的地方的光)形成开口。在光阻层中形成开口之后，进行蚀刻制程，例如非等向蚀刻，以创建凹入晶圆200的第一表面202下方的凹槽204。
在一些实施方式中，凹槽204与层214中的沟渠特征215重叠。沟渠特征215可填充与层212相同的材料(例如硅)，或可包含与层212的材料不同的材料。在一些实施方式中，沟渠层215中的材料不同于层214的材料。在一些实施方式中，凹槽204延伸至沟渠特征215中。在已经形成凹槽204之后沟渠特征215的厚度217在约30nm至约90nm之间的范围内。在一些实施方式中，厚度217在约50nm至约75nm之间的范围内。在一些实施方式中，沟渠特征215为层214中的对准标记。
如图2B所示，在层212中形成装置结构220。在一些实施方式中，装置特征220包含与层212的材料不同的材料。举例而言，在一些实施方式中，层212为硅而装置特征220为硅锗、碳化硅、其他含硅半导体材料或其他适合的材料。装置结构220可为任何装置结构，例如掺杂区、源极/汲极结构、闸极结构、互连结构(例如硅穿孔)或半导体装置的其他适合的结构或部件或形成在晶圆200上的集成电路。在一些实施方式中，对准标记结构形成在层212中，使得形成在层212上方的另一特征或层可以基于对准标记正确地对准。举例而言，可基于对准标记形成与装置特征220对准的互连介层窗结构。在一些实施方式中，形成装置结构220形成自第一表面202突出的过量部分222。过量部分222将通过平坦化程序(例如化学机械研磨(hemical mechanical polishing，CMP)程序)去除。应了解，可在形成图2A的凹槽204之前或之后形成装置结构220。
如图2B所示，在一些可选择的实施方式中，一个或多个隔离层230形成在凹槽204中。隔离层230可为氮化硅、氧化硅、碳化硅、氮氧化硅、氧化物、聚合物材料、其组合及/或其他适合的材料。隔离层230可使用可接受的沉积技术，例如化学气相沉积(chemical vapordeposition，CVD)制程，或进一步地，通过使用低温的CVD来沉积。在一些实施方式中，隔离层230形成在暴露的第一表面202上及凹槽204(包含凹槽204的边缘表面208及底表面210)中，且与那些表面一致。在形成隔离层之后，凹槽204中仍然存在间隙或开口232。
如图2B所示，举个例子，装置结构220的过量部分222自隔离层230暴露出。特定例子不限制本揭露的范畴。在其他实施方式中，过量部分222可由隔离层230覆盖。在一些实施方式中，在层212上方形成隔离层230之后，通过例如蚀刻来薄化隔离层230。薄化隔离层230可暴露出过量部分222。
在图2C中，层240形成在晶圆200的表面202上方且填充凹槽204中的开口232。在一些实施方式中，层240包含氧化硅、电浆增强正硅酸四乙酯(P-TEOS)、硼磷硅酸盐玻璃(BPSG)、电浆增强氧化物(PEOX)、通过熔炉化学气相沉积(furnace chemical vapordeposition，FCVD)制成的氧化物、高密度电浆(high density plasma，HDP)氧化物、磷硅酸盐玻璃(phosphosilicate glass，PSG)、旋涂介电质(spin-on-dielectrics，SOD)、热氧化物、含硅有机聚合物、含硅有机/无机混合材料、有机硅酸盐玻璃(OSG)、正硅酸四乙酯(TEOS)、氟化硅酸盐玻璃(fluorinated silicate glass，FSG)、半球形颗粒(HSQ)、掺碳氧化物(carbon-doped oxide，CDO)玻璃、其组合或其他适合的介电材料。在一些实施方式中，层240具有与形成在晶圆200上的层间介电层相同的材料。
在一些实施方式中，控制层240的厚度，使得凹槽204的开口232由层240完全填充。取决于层240的材料的特性及/或形成层240的制程的特性，层240可以包含与开口232(现在由层240填充)重叠的凹槽部分242。凹槽部分242的底部位准244不向下延伸超过第一表面202。
在一些实施方式中，如图2C所示，层240覆盖装置结构220的过量部分222。此例示实施方式不限制本揭露的范畴。在一些实施方式中，过量部分222可自层240暴露出。
在图2D中，进行第一平坦化制程，例如第一CMP程序，以将层240平坦化至一位准，例如平坦化至第一表面202的位准。在一些实施方式中，第一CMP程序的浆料在层240的材料与过量部分222的材料之间具有高度选择性，使得第一CMP程序不去除过量部分222。在一些实施方式中，层240及过量部分222的材料之间的去除速率比在75：1及200：1的范围内。在一些实施方式中，在装置结构220为硅锗(SiGe)且层240为氧化硅的情况下，浆料在层240与过量部分222之间具有1020:12.9的去除速率。此外，在一些实施方式中，第一CMP程序不包含下压力或包含在0psi与2psi的范围内的低下压力。低下压力促进对装置结构220的过量部分222进行的改善的端点侦测(end point detection，EPD)。若下压力过大，则第一CMP可能导致层212及凹槽204中的层230、240上的严重凹陷。
在一些实施方式中，第一CMP程序亦将隔离层230去除至第一表面202的位准，例如直至暴露出第一表面202为止。在完成第一CMP程序之后，凹槽204中的层240的表面252与第一表面202实质位于同一位准或共平面。在第一CMP程序期间，凹槽204中，或具体来说开口232中的层240保持完整且不被第一CMP程序损坏。举例而言，为了保持凹槽204中的层240的完整性，例如，为了避免凹陷效应，第一CMP包含在30rpm及55rpm的范围内的低转速。在一些实施方式中，层240的一些剩余部分可留在第一表面202上，尤其与过量部分222相邻。
在图2E中，在一些实施方式中，在350℃至450℃的范围内的温度下用氧电浆处理凹槽204中的层240持续20秒至60秒的范围内的持续时间。氧电浆处理降低了表面粗糙度，且改善了凹槽204中的层240的表面252的表面硬度。因此，凹槽204的表面252及边缘208在CMP程序(例如用以去除装置结构220的过量部分222的CMP程序)中较不易受凹陷的影响。
在图2F中，进行第二CMP程序以去除装置结构220的过量部分222。在一些实施方式中，用于第二CMP程序的浆料在装置结构220的材料与凹槽204中的层240的材料之间具有高选择性。在一些实施方式中，第二CMP程序的浆料在装置结构220及层240上的去除速率的比率在12:1至20:1的范围内。在一些实施方式中，第二CMP程序的浆料在装置结构220与层212之间具有极低的选择性或没有选择性。在一些实施方式中，层212为硅(Si)，装置结构220为硅锗(SiGe)，且凹槽204中的层240为氧化硅，且第二CMP程序中所使用的浆料在硅、硅锗及氧化硅当中具有约57:61:4.2的去除速率。如此，第二CMP程序不损坏凹槽204中的层240。此外，亦选择第二CMP的浆料以对凹槽204中的隔离层230具有极低的去除速率。
因为凹槽204填充有层240，凹槽204的边缘表面208受层240与层230保护，而不被第二CMP程序损坏。如此，凹槽204的尺寸不被第二CMP程序或用于在层212上制作的装置特征的其他CMP程序改变。凹槽204及层240及凹槽204中的层230可以用作图1的对准标记102。因为层212上的对准标记102的尺寸保持完整，所以改善了层212与形成在晶圆200上的后续层或用于在晶圆200上形成后续层的光罩层之间的对准。
在形成对准标记102之后，在层212、装置特征220及对准标记102正上方形成另一层260，例如介电层。因为凹槽204中的层240用氧电浆处理，所以即使层260为与凹槽204中的层240相同的介电材料，层240的材料组成物及性质亦不同于层260。举例而言，在层240及层260皆为氧化硅的情况下，层240的氧化硅比层260的氧化硅含有较少的表面有机基团，例如残留羟基，此是因为层240中的残留羟基已经通过氧电浆处理实质去除。
图3是绘示例示CMP设备300。CMP设备300包含基座302；多个个研磨垫310(所示的研磨垫310a、310b及310c)，耦合至设置在基座302上的相应旋转平台(图3中未具体示出)；头部清洗装载/卸载(head clean load/unload，HCLU)站360，包含用于将晶圆(未示出)分别装载至研磨垫310上及自研磨垫310卸载的装载杯362；及头部旋转单元400，具有多个研磨头410(所示的研磨头410a、410b、410c及410d)，用于固持及固定地旋转研磨垫310上的晶圆。
控制器450通信耦合至基座302及头部旋转单元400，且控制研磨垫310及研磨头410中的每一者的操作。
三个研磨垫310a、310b及310c促进在短时间内同时处理多个晶圆。研磨垫310中的每一者安装在可旋转平台上。垫调节器311a、311b及311c设置在基座302上且可扫过相应的研磨垫310以供调节研磨垫。浆料供应臂312a、312b、312c进一步设置在基座302上，以将CMP浆料供应至相应研磨垫310的表面。
头部旋转单元400的研磨头410a、410b、410c及410d安装在相应的旋转轴420a、420b、420c及420d上，旋转轴420a、420b、420c及420d由头部旋转单元400的框架401内部的驱动机构(未示出)旋转。研磨头410固持相应的晶圆(未示出)且将晶圆压靠相应的研磨垫310(所示的研磨垫310a、310b及310c)的上表面。以此方式，材料层自相应的晶圆去除。在CMP制程期间，头部旋转单元400由旋转轴承402支承在基座302上。
在一些实施方式中，研磨垫310构造成两层或更多层，其中弹性层作为垫的外层。这些层通常由聚合材料，例如聚胺酯，所制成，且可包含用于控制这些层的尺寸稳定性的填料。为了在晶圆在研磨垫上偏离中心时防止将非平面表面研磨至晶圆上，在旋转CMP中使研磨垫310为晶圆的直径的数倍。在研磨制程期间，晶圆自身亦例如由研磨头410旋转，以防止将锥形轮廓研磨至晶圆表面上。晶圆的旋转轴及垫的旋转轴故意不共线；然而，二个轴可平行。
在CMP设备300的操作中，每一个晶圆安装在研磨头410a、410b、410c或410d上，且分别抵靠研磨垫310a、310b及310c依序研磨。
图4是绘示耦合至CMP垫310的垫调节器311的上视图。图5是绘示耦合至旋转平台500上的CMP垫310的垫调节器311的侧视图。请一起参照图4及图5，调节器311包含臂510及耦合至臂510的调节盘512。垫厚度感测器520耦合至臂510或整合在其上。当调节器311扫过研磨垫310以调节研磨垫310时，垫厚度感测器520侦测垫310的厚度，或在一些实施方式中，侦测垫310的弹性外层的厚度。当垫310与平台500一起旋转时，垫厚度感测器520可以侦测在垫310的不同表面区域上的厚度信息。如此，垫厚度感测器520能够侦测垫310的厚度轮廓。
垫厚度感测器520可为范围感测器、激光感测器或可以侦测指示垫310的厚度值的信号的其他适合类型的感测器。在一些实施方式中，垫厚度感测器520侦测垫厚度感测器520的尖端522与平台500的表面502之间的距离530。在较小垫厚度的垫表面区域处，调节盘512降低以与垫310的表面接合。因此，距离530变小。在较大垫厚度的表面区域处，调节盘512升高以与垫310的表面交界。因此，距离530变大。因此，侦测到的距离530用作指示在多个表面区域中的垫310的厚度的垫厚度信号。
垫310的垫厚度资料或厚度分布可传达给控制器450。控制器450可基于垫310的垫厚度分布来控制基座302或头部旋转单元400的操作。举例而言，控制器450可以控制晶圆在具有较大垫厚度的垫310比在具有较小垫厚度的垫310停留更长时间。控制器450可以控制晶圆在具有较大垫厚度的垫表面区域的处比在具有较小垫厚度的垫表面区域处停留更长时间。基于研磨垫310的垫厚度信息或分布控制CMP操作的其他方法亦为可能的且包含在本揭露中。
用以下实施方式进一步理解所揭露的技术。
在第一实施方式中，一种对准标记的制作方法包含：在晶圆的第一表面的第一区中形成凹槽，第一区指定用于对准标记；在晶圆的第一表面的第二区中形成装置结构；在晶圆的第一表面上沉积第一层，第一层完全填充凹槽；进行第一平坦化程序以将第一层去除至第一位准；在第一平坦化程序之后，使用氧电浆处理第一层；以及在使用氧电浆处理第一层后，进行第二平坦化程序，以将装置结构去除至第二位准。
依照一些实施例，第二位准为与第一位准实质相同的位准。依照一些实施例，此方法更包含在第一平坦化程序之后，硬化与凹槽相邻的第一层的第一表面。依照一些实施例，此方法更包含在第一平坦化程序之后，使用氧电浆处理与凹槽相邻的第一层的第一表面。依照一些实施例，第一层为氧化硅。依照一些实施例，第一层为氮化硅。依照一些实施例，第一层为聚合物材料。依照一些实施例，第一层允许激光穿过。依照一些实施例，此方法更包含在凹槽中形成隔离层，其中第一层形成在隔离层上。依照一些实施例，隔离层为与第一层不同的介电材料。
在第二实施方式中，一种半导体结构包含：基板，具有第一表面；第一装置结构，位于第一表面的第一区上；及对准标记，位于第一表面的第二区上，对准标记包含凹槽及凹槽中的填充材料；以及介电层，位于对准标记正上方，对准标记的填充材料的材料组成与介电层的材料组成不同。
依照一些实施例，填充材料为氧化硅。依照一些实施例，填充材料为氮化硅。依照一些实施例，填充材料为聚合物材料。依照一些实施例，填充材料允许激光穿过。依照一些实施例，对准标记包含凹槽中的隔离层，填充材料位于隔离层上。依照一些实施例，隔离层为与填充材料不同的介电材料。
在第三实施方式中，一种晶圆包含：基板，具有第一表面；及对准标记，位于第一表面上，对准标记包含凹槽及层，该层完全填充凹槽，层的第二表面与第一表面基本上位于同一位准。
在一实施方式中，一种对准标记的制作方法包含：在晶圆的第一表面的第一区中形成凹槽，第一区指定用于对准标记；沉积完全填充凹槽的第一层；以及通过使用氧电浆处理第一层来形成对准标记。
依照一些实施例，第一层为氧化硅、氮化硅或聚合物材料中的一者或多者。依照一些实施例，第一层允许激光穿过。
可以组合上文所描述的各种实施方式以提供进一步的实施方式。
鉴于上文详细描述，可以对实施方式进行这些及其他改变。一般而言，在所附权利要求书中，所使用的术语不应解释为将权利要求书限于说明书及权利要求书中所揭露的特定实施方式，而应解释为包含所有可能的实施方式及这些权利要求享有的等效物的全部范畴。因此，权利要求书不受本揭露的限制。

Claims (10)

1.一种对准标记的制作方法，其特征在于，该方法包含：
在一晶圆的一第一表面的一第一区中形成一凹槽，该第一区指定用于一对准标记；
在该晶圆的该第一表面的一第二区中形成一装置结构；
在该晶圆的该第一表面上沉积一第一层，该第一层完全填充该凹槽；
进行一第一平坦化程序以将该第一层去除至一第一位准；
在该第一平坦化程序之后，用氧电浆处理该第一层；以及
在用氧电浆处理该第一层之后，进行一第二平坦化程序以将该装置结构去除至一第二位准。
2.根据权利要求1所述的方法，其特征在于，该方法包含：在该第一平坦化程序之后，使用氧电浆处理与该凹槽相邻的该第一层的一表面。
3.根据权利要求1所述的方法，其特征在于，该第一层为氧化硅。
4.根据权利要求1所述的方法，其特征在于，该第一层允许一激光穿过。
5.根据权利要求1所述的方法，其特征在于，该方法包含：在该凹槽中形成一隔离层，其中该第一层形成在该隔离层上。
6.根据权利要求5所述的方法，其特征在于，该隔离层为与该第一层不同的一介电材料。
7.一种半导体结构，其特征在于，该半导体结构包含：
一基板，具有一第一表面；
一第一装置结构，位于该第一表面的一第一区上；
一对准标记，位于该第一表面的一第二区上，该对准标记包含一凹槽中的一填充材料；以及
一介电层，位于该对准标记正上方，该对准标记的该填充材料的一材料组成与该介电层的一材料组成不同。
8.根据权利要求7所述的半导体结构，其特征在于，该填充材料允许一激光穿过。
9.一种对准标记的制作方法，其特征在于，该方法包含：
在一晶圆的一第一表面的一第一区中形成一凹槽，该第一区指定用于一对准标记；
沉积一第一层完全填充该凹槽；以及
通过使用氧电浆处理该第一层来形成该对准标记。
10.根据权利要求9所述的方法，其特征在于，该第一层为氧化硅、氮化硅或一聚合物材料中的一者或多者。
CN202111069547.3A 2020-09-30 2021-09-13 对准标记的制作方法及半导体结构 Pending CN113782474A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063085548P 2020-09-30 2020-09-30
US63/085,548 2020-09-30
US17/369,841 2021-07-07
US17/369,841 US20220102285A1 (en) 2020-09-30 2021-07-07 Cmp safe alignment mark

Publications (1)

Publication Number Publication Date
CN113782474A true CN113782474A (zh) 2021-12-10

Family

ID=78843190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111069547.3A Pending CN113782474A (zh) 2020-09-30 2021-09-13 对准标记的制作方法及半导体结构

Country Status (3)

Country Link
US (1) US20220102285A1 (zh)
CN (1) CN113782474A (zh)
TW (1) TWI774558B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133746A1 (en) * 2014-11-07 2016-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. High Mobility Devices and Methods of Forming Same
US20170018453A1 (en) * 2015-07-16 2017-01-19 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including isolation layers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153195B1 (en) * 2017-05-18 2018-12-11 Micron Technology, Inc. Semiconductor constructions comprising dielectric material
US10705436B2 (en) * 2018-09-27 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay mark and method of fabricating the same
US11296001B2 (en) * 2018-10-19 2022-04-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133746A1 (en) * 2014-11-07 2016-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. High Mobility Devices and Methods of Forming Same
US20170018453A1 (en) * 2015-07-16 2017-01-19 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including isolation layers

Also Published As

Publication number Publication date
TWI774558B (zh) 2022-08-11
TW202215633A (zh) 2022-04-16
US20220102285A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US6423640B1 (en) Headless CMP process for oxide planarization
JP6030703B2 (ja) 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用
JP3047127B2 (ja) 半導体基板上に形成された誘電体を平坦化する方法およびその装置
US6232231B1 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
US5321304A (en) Detecting the endpoint of chem-mech polishing, and resulting semiconductor device
US5272117A (en) Method for planarizing a layer of material
US20030054651A1 (en) Methods, apparatuses and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes
US6436809B1 (en) Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method
US5923996A (en) Method to protect alignment mark in CMP process
US6534378B1 (en) Method for forming an integrated circuit device
US11462415B2 (en) Methods for polishing dielectric layer in forming semiconductor device
KR100412996B1 (ko) 무-슬러리 화학-기계적 폴리싱
US20070007246A1 (en) Manufacture of semiconductor device with CMP
JP3315605B2 (ja) 半導体ウエハの層間スタッド形成方法
US20080220585A1 (en) Method of manufacturing a semiconductor device
TWI774558B (zh) 對準標記的製作方法及半導體結構
JP4698144B2 (ja) 半導体装置の製造方法
US20020127870A1 (en) Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
JP4630778B2 (ja) アライメントマークの形成方法
US6569747B1 (en) Methods for trench isolation with reduced step height
US6395635B1 (en) Reduction of tungsten damascene residue
US8324743B2 (en) Semiconductor device with a structure to protect alignment marks from damage in a planarization process
JP4499613B2 (ja) 絶縁膜の研磨方法
US6566249B1 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination