TWI772879B - 靜電式定位盤及其製造方法 - Google Patents
靜電式定位盤及其製造方法 Download PDFInfo
- Publication number
- TWI772879B TWI772879B TW109130627A TW109130627A TWI772879B TW I772879 B TWI772879 B TW I772879B TW 109130627 A TW109130627 A TW 109130627A TW 109130627 A TW109130627 A TW 109130627A TW I772879 B TWI772879 B TW I772879B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- lower substrate
- electrode material
- electrode
- upper substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
- H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
- H05B3/28—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material
- H05B3/283—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material the insulating material being an inorganic material, e.g. ceramic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Organic Insulating Materials (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
一種構成E定位盤之方法包括以下步驟:將至少一溝槽形成在一下基材中;將一電極材料沈積在該下基材上且進入該至少一溝槽中;由該下基材移除多餘電極材料而在該至少一溝槽內留下該電極材料以形成一電極;及在該下基材及該電極上形成一介電體使得該電極係在該下基材與上基材之間。將至少一溝槽形成在一下基材中形成與該至少一溝槽相鄰之至少一支座部份且在由該下基材移除該多餘電極材料時該至少一支座部份減少該電極材料之凹陷。
Description
本揭示係有關於供半導體加工使用之靜電式定位盤,且更大致有關於具有埋入電極之陶瓷定位盤。
在這部份中之說明只提供關於本揭示之背景資訊且不構成習知技術。
通常,使用一靜電夾頭(在此亦稱為一「E夾頭」)作為用於在一蒸氣沈積或蝕刻程序中靜電地固定一半導體晶圓的一夾持表面。該「E夾頭」可包括:一「靜電式定位盤」(在此亦稱為一「E定位盤」),其由一燒結陶瓷結構構成且一電極埋在二陶瓷板構件之間;及一導電路徑,其由該電極通過該陶瓷板材料形成。操作時,例如,在300至12,000伏特間之一電位透過一終端引線施加在該導電路徑上使得該E定位盤之電極通電。當通電時,在例如該半導體晶圓之一外電極與埋在該E定位盤內之該電極間產生一靜電力。
用於製造具有一埋入電極之一E定位盤的一種方法包括以下步驟:形成一生陶瓷材料之一第一層;將一薄膜電極網版印刷在該第一層上;將該生陶瓷材料之一第二層沈積在該網版印刷電極上方;及燒結製得之陶瓷結構。但是,用這製造方法製成之靜電夾頭會顯現該第二層之厚度之波動及不均一以及非常小之裂縫及孔隙,這會不利地影響該E定位盤將該基材靜電地固定在該E定位盤表面上的能力。此外,該電極之厚度的不均一會不利地影響該半導體晶圓與埋在該E定位盤內之電極間的靜電力。另外,該燒結程序會改變該陶瓷材料之性質且影響其功率密度或瓦特/°K,因此在操作時加劇該E定位盤熱分布的不均一。
與形成一E定位盤相關之問題及關於形成具有埋入電氣組件之陶瓷部件的其他問題被本揭示解決。
這部份提供本揭示之一大致概要而非其完整範疇或其全部特徵之一全面性揭示。
在本揭示之一形態中,一種構成靜電式定位盤(E定位盤)之方法包括以下步驟:將至少一溝槽形成在一下基材之一上表面中;將一電極材料沈積在該下基材之該上表面上且進入該至少一溝槽中;由該下基材移除多餘電極材料以藉此在該基材之該至少一溝槽內留下該電極材料以形成一電極;及在無熱壓之情形下將一上基材固定在該下基材上。該電極平坦且與該上基材之一外表面共平面使得該電極平坦且與靜電地附接在該E定位盤上之一半導體晶圓共平面。在本揭示之一變化例中,該多餘電極材料係藉由如化學機械平坦化/拋光(CMP)、蝕刻及拋光等程序移除。在至少一變化例中,該至少一溝槽包括在該至少一溝槽內之至少一支座部份。
在至少一形態中,將該上基材固定在該下基材上包括將該上基材接合在下基材上使得一接合區域藉由該接合形成且該接合區域由該上基材之下表面凹入。在至少一變化例中該接合包括選自於厚膜、薄膜、熱噴塗及溶膠-凝膠等中之至少一者的一成層程序。在一變化例中,該成層程序係熱噴塗。
在至少一形態中,該方法包括以下步驟:在該上基材之一外表面上形成一高台。在至少一變化例中,該方法包括以下步驟:在該上基材層之該外表面上形成一氧化釔層。
在至少一形態中,該至少一溝槽係藉由例如:一雷射移除程序、一噴粒處理程序、切削、3D燒結/列印/加成製造、生胚狀態、模製、水刀、混合雷射/水及乾電漿蝕刻等之一程序形成。
在至少一形態中,該電極材料係藉由例如:厚膜、薄膜、熱噴塗及溶膠-凝膠等之一成層程序來沈積在該基材上且進入該至少一溝槽中。替代地或另外地,該電極材料係藉由將一金屬箔熔入該至少一溝槽中來沈積。
在至少一形態中,該下基材係例如氮化鋁及氧化鋁等之一陶瓷,且該電阻材料係例如:鈦、鉬、鎢、鎳、鋁及其合金等之一材料。
在本揭示之另一形態中,一種構成E定位盤之方法包括以下步驟:將複數溝槽形成在一基材中,其中複數支座部份形成在該等複數溝槽內;將一電極材料沈積在該基材上且進入該等複數溝槽中;由該基材移除多餘電極材料以藉此在該等複數溝槽內留下該電極材料以形成一電極;及在無熱壓之情形下將一上基材固定在該下基材上。
在至少一形態中,將該上基材固定在該下基材上包含藉由將該上基材接合在下基材上使得一接合區域藉由該接合形成且該接合區域由該上基材之下表面凹入。即,在至少一變化例中藉由將該上基材接合在該下基材上形成一接合區域且該接合區域由該上基材之該下表面凹入。
在至少一形態中,藉由使用一熱噴塗程序沈積一材料來將該上基材固定在該下基材上。在至少一變化例中,該上基材之一部份係在沈積該材料後移除。
其他應用之領域可由在此提供之說明了解。應了解的是該說明及特定例子只是為了要說明而不是意圖限制本揭示之範圍。
以下說明在本質上只是示範而不是意圖限制本揭示、應用或用途。應了解的是在全部圖中,對應符號表示類似或對應部件及形貌體。在此提供多個例子對所屬技術領域中具有通常知識者完整地傳達本揭示之範圍。在此提出如多種特定組件、裝置及方法之多數特定細節以便徹底了解本揭示之變化例。所屬技術領域中具有通常知識者可了解的是不需要使用特定細節且在此提供之例子可包括多個替代實施例而非意圖限制本揭示之範圍。在某些例子中,未詳細說明習知程序、習知裝置結構及習知技術。
請參閱圖1,顯示依據本揭示之教示的具有一E定位盤100之一E夾頭10。在一形態中,該E夾頭10包含:該E定位盤100、一加熱器130及一冷卻板150。該加熱器130係透過一接合層132與該E定位盤100接合且該冷卻板150係透過一接合層154與該加熱器130接合。該加熱器130包括用於產生熱之一加熱層132,該熱被傳送至被該E定位盤100靜電地固持在該E夾頭10上之一半導體晶圓’W’。此外,該冷卻板150可包括由該加熱器130吸熱之一或多個冷卻通道(未圖示)。如圖所示,該E夾頭10係在半導體加工中作為一支持基架之一部份。但是,應了解的是該E定位盤100可使用在其他應用中而仍在本揭示之範圍內。
該E定位盤100包括一陶瓷基材110,該陶瓷基材110界定用於定位該晶圓W之一第一表面112(在此亦稱為一「上表面」)及用於接合在該加熱器130上之一下表面114。具有至少一電極元件125(在此亦簡稱為一電極)之一電極層124埋在該陶瓷基材110內。為了形成一支持基架,一管軸(未圖示)與該冷卻板150之一下表面152接合且包圍連接於該加熱層132及該至少一電極125之多條電線。操作時,該晶圓W係設置在該陶瓷基材110之上表面112上且被一靜電力固持在一所需位置,該靜電力係在該晶圓W與埋在該陶瓷基材110內之至少一電極125之間產生。
以下請參閱圖2A至2F,提供製造該E定位盤100之一方法。
如圖2A所示,該方法在步驟202提供具有一上表面113之一陶瓷板構件110’(以下稱為一「下基材」)且該上表面113設置成與該下表面114相對。該下基材110’之非限制例包括一氮化鋁基材及一氧化鋁基材等。
如圖2B所示,在步驟204將至少一溝槽116形成在該下基材110’之上表面113中。即,該至少一溝槽116由該上表面113朝向(-z方向)該下表面114延伸。形成各溝槽116產生一對相鄰支座部份或階部115。應了解的是該至少一溝槽116可使用任何習知或欲開發之材料移除技術來形成。材料移除技術之非限制例包括:研磨、雷射切割、蝕刻、切削、光刻、雷射切割、蝕刻及噴砂或噴粒處理等。亦應了解的是在本揭示之至少一變化例中該等支座部份115係在該至少一溝槽116內。例如,在一變化例中圖2B之至少一溝槽116係一單一溝槽116且該等支座部份115係在該溝槽116內。
如圖2C所示,在步驟206將一電極材料120沈積在該下基材110’之上表面113、該等支座部份115上且進入該至少一溝槽116以形成一電極材料層122。該電極材料之非限制例包括:鈦、鉬、鎢、鎳、鋁及其合金等。應了解的是該電極材料層122及在此揭露之其他層可使用任何習知或欲開發之材料層沈積技術來沈積。材料層沈積技術之非限制例包括:陰極電弧放電、冷噴塗、化學蒸氣沈積(CVD)技術、物理蒸氣沈積(PVD)技術、濺鍍及真空電漿噴塗等。材料層沈積技術之其他非限制例包括成層程序,例如:厚膜、薄膜、熱噴塗及溶膠-凝膠。在一變化例中該電極材料層122係使用熱噴塗來沈積。
如圖2D所示,在步驟208移除延伸或沈積在該等支座部份115上的該電極材料層122之至少一部份或厚度(z方向)(即,多餘電極材料120)。在某些形態中,該電極材料層122係實質地由該等支座部份115移除。但是,如圖所示,該電極材料120仍在該至少一溝槽116中,因此形成至少一電極125。應了解的是該電極材料層122及在此揭露之其他層可使用任何習知或欲開發之層移除技術來移除。層移除技術之非限制例包括:研光、拋光及化學機械拋光(CMP)等。此外,在移除該多餘電極材料120時該等支座部份115減少或防止該至少一溝槽114內之電極材料120的凹陷,因此產生一平滑且平坦(xy平面)之電極125。在此使用之用語「凹陷」表示過度拋光及移除一溝槽內之電極材料(例如,在圖中之-z方向上),因此未提供一電極之一平坦外表面。在本揭示之至少一變化例中,在相對與該上表面113平行地延伸之一平面大約5 μm內,例如在大約2 μm內,該電極125平坦。
如圖2E與2F所示,在本揭示之至少一形態中藉由如圖2E與2F所示地在該下基材110’上沈積一介電材料117來形成一介電層118(在此亦稱為一「上基材」)。詳而言之,在步驟210(圖2E)將該介電材料117沈積在該至少一電極125及相鄰支座部份115上以形成一先質上基材118’。接著,在步驟212(圖2F)將該先質上基材118’薄化且平滑化以形成該上基材118且產生具有該上表面112之該陶瓷基材110。因此,在未將該等二基材110’、118熱壓在一起之情形下將該上基材118固定在該下基材110’上及將該至少一電極125埋在該陶瓷基材110內,如圖2F所示。在至少一變化例中,將該上基材118固定在該下基材110’上包括使用例如厚膜、薄膜、熱噴塗及溶膠-凝膠等之一成層程序來沈積該介電材料117。該至少一電極125之厚度的非限制例範圍係在5微米(μm)至125 μm之間,例如在10 μm至50 μm之間。該上基材118之非限制例範圍係在25 μm至500 μm之間,例如在100 μm至300 μm之間。
如圖2G與2H所示,在本揭示之至少一其他形態中藉由將一介電板111接合在該下基材110’上來形成該上基材118(圖2H)。詳而言之,在步驟214(圖2G)將該介電板111接合在該至少一電極125及/或相鄰支座部份115上以形成一先質上基材111’。接著,在步驟216(圖2H)將該先質上基材111’薄化且平滑化以形成該上基材118且產生具有該上表面112之該陶瓷基材110。在至少一變化例中將該上基材118接合在該下基材110’上,因此藉由該接合形成一接合區域111b。在一變化例中該接合區域111b由該上基材118之一下表面118’凹入(+z方向)。在該等變化例中該下基材110’之上表面113及該上基材118之下表面118’接合在一互相小於或等於大約5 μm之一距離內。因此,在未將該等二基材110’、118熱壓在一起之情形下將該上基材118固定在該下基材110’上及將該至少一電極125埋在該陶瓷基材110內,如圖2H所示。該介電板111可使用習知或欲開發之接合技術接合在該至少一電極125及/或相鄰支座部份115上。接合技術之非限制例包括使用:黏著劑、硬焊及暫態液相接合等。
在本揭示之任一形態中,圖2F及/或2H所示的具有至少一埋入電極125之陶瓷基材110可如圖2I所示地進一步處理使得多個高台112’形成在該陶瓷基材110之上表面112(即,該上基材118之外表面(+z方向))上或中。在此使用之用語「高台」表示在一半導體晶圓W與該E定位盤100間提供一間隙或空間之凸部或階部。該等高台可使用相同上述材料移除技術形成在該上表面112上或中。應了解的是該等高台112’在該晶圓W與該陶瓷基材110之間提供複數間隙或空間119,因此有助於及/或比在該等間隙119不存在該E定位盤110之上表面112上時更容易由該E定位盤100移除該晶圓W。
以下請參閱圖2J,在本揭示之某些態樣中用一氧化物層160塗覆包括該等高台112’之該上表面112使得半導體加工該晶圓W時該上表面112及/或該等高台112’之化學腐蝕減少。該氧化物層160可使用相同上述材料層沈積技術沈積在該上基材118之上表面112(及該等高台112’)上且該氧化物層之厚度的非限制範圍係在大約500 nm至大約10 μm之間,例如在大約1 μm與大約10 μm之間,在大約2 μm與大約8 μm之間及在大約3 μm與7 μm之間。形成該氧化物層160之氧化物的非限制例包括:氧化釔、氧化鋁、藍寶石、氧化矽及SiC等。
以下請參閱圖3,顯示該陶瓷基材110的一俯視圖,該陶瓷基材110包含設置在複數支座形貌體115間之複數溝槽(未標示)中的複數電極125。如圖3所示,該陶瓷基材110右側(+x方向)之一電極125R藉由支座形貌體115R與115L與該陶瓷基材110左側(-x方向)之一電極125L隔離,藉此提供一雙極電極設計且其中該等電極125中的一個係一陰極而另一電極125係一陽極。
以下請參閱圖4,顯示在該上表面112上具有複數高台112’之該陶瓷基材110的一等角圖。該等複數高台112’由該上表面112向上地(+z方向)延伸且支持靜電地附接在該上基材118上之一晶圓。
由本揭示之教示應了解的是提供一E定位盤及構成E定位盤之一方法。該方法將具有相鄰支座形貌體之多個溝槽形成在一下基材中且將一電極材料沈積在該等溝槽中。沈積在該等支座形貌體上之多餘電極材料由該等支座形貌體移除且該等支座形貌體減少及/或防止該等溝槽內之電極材料凹陷,因此產生一電極之一平坦外表面。一上基材在無熱壓之情形下形成在該電極及下基材上方使得該電極埋在一E定位盤陶瓷基材內。因此,提供具有一均一厚度及小於或等於大約2 μm之一「平坦度」且埋在一E定位盤陶瓷基材內的一電極。應了解的是該電極之均一厚度及平坦度在半導體加工一晶圓時在該晶圓與埋在該E定位盤內之該電極間提供一較佳(例如,更均一)靜電力。
當一元件或層表示為「在」、「結合在」或「設置在」另一元件或層上時,它可直接地在、接合、連接或設置在另一元件或層上,或可存在多個中間元件或層。相反地,當一元件或層表示為「直接地在」、「直接地結合在」、「直接地連接在」或「直接地設置在」另一元件或層上時,不存在中間元件或層。用於說明元件間之關係的其他用語應以類似方式解釋(例如,「在…之間」對「直接地在…之間」、「相鄰」對「直接地相鄰」等)。在此使用之用語「及/或」包括相關列舉物件中之一或多個物件的任何或全部組合。
在此為了容易說明可在此使用如「內」、「外」、「下方」、「以下」、「下」、「以上」、「上」等之空間相對用語來說明如圖所示之一元件或形貌體與另一元件或形貌體的關係。除了圖中所示之方位以外,空間相對用語可意圖包含使用或操作時該裝置之不同方位。例如,若圖中之裝置上下翻轉,說明為在其他元件或形貌體「以下」或「下方」之元件可定向為在其他元件或形貌體「以上」。因此,該用語例「以下」可包含以上或以下之方位。該裝置可另外地定向(旋轉90度或在其他方位)且在此使用之空間相對描述詞可對應地解釋。
在此使用之用語「A、B與C中之至少一者」應解讀為使用一非專屬邏輯「或」表示一邏輯(A或B或C),且不應解讀為表示「至少一A、至少一B及至少一C」。
除非另外明白地表示,表示機械/熱性質、成分百分比、尺寸及/或公差或其他特性之數值應理解為在說明本揭示之範圍時被該用語「大約」或「大致」修飾。因為包括工業實務、製造技術及測試能力之各種原因,這修飾是必要的。
在此使用之術語只是為了說明特定形態例而非意圖限制。除非另外清楚地表示,該等單數型「一」及「該」亦意圖包括複數型。該等用語「包括」及「具有」係內含且因此指定存在所述形貌體、整數、步驟、操作、元件及/或組件,但不排除存在或外加一或多個其他形貌體、整數、步驟、操作、元件、組件及/或其群組。除非特別地指定為一實行之順序,在此所述之方法步驟、程序及操作不應解讀為一定需要它們按所述或所示特定順序實行。亦可了解的是可使用另外或替代步驟。
本揭示之說明在本質上只是示範且因此不偏離本揭示之本質的例子應在本揭示之範圍內。該等例子不應被視為偏離本揭示之精神與範圍。本揭示之廣義教示可用各種形態實施。因此,雖然這揭示包括特定例子,但因為藉由研究圖、說明書及以下申請專利範圍可了解其他修改例,所以本揭示之真正範圍不應受限於該等特定例子。
10:E夾頭
100:E定位盤
110:陶瓷基材
110’:陶瓷板構件;下基材
111:介電板
111b:接合區域
111’:先質上基材
112:第一表面;上表面
112’:高台
113:上表面
114,152:下表面
115:支座部份或階部;支座形貌體
115R,115L:支座形貌體
116:溝槽
117:介電材料
118:介電層;上基材
118’:下表面
119:間隙或空間
120:電極材料
122:電極材料層
124:電極層
125:電極(元件)
125L,125R:電極
130:加熱器
132:接合層;加熱層
150:冷卻板
154:接合層
160:氧化物層
202,204,206,208,210,212,214,216,218:步驟
W:(半導體)晶圓
為了良好地了解本揭示,以下藉由舉例參照附圖說明其各種形態,其中:
圖1係依據本揭示之教示構成的具有一E定位盤之E夾頭的橫截面圖;
圖2顯示依據本揭示教示之製造E定位盤之一方法的一連串步驟,其中:圖2A係一下基材之橫截面圖;圖2B係圖2A中之下基材且具有多個溝槽;圖2C係圖2B中之下基材且一電極材料層沈積在該下基材之一外表面上且在該等溝槽內;圖2D係圖2C中之下基材且該電極材料層由該下基材之該外表面移除;圖2E係圖2D中之下基材且一上基材沈積在該至少一電極元件及該下基材之該外表面上;圖2F係圖2E中之下基材且該上基材薄化且平滑化以形成一E定位盤;圖2G係圖2D中之下基材且一介電板接合在至少一電極元件及該下基材之一外表面上;圖2H係圖2G中之下基材且該介電板薄化且平滑化以形成用於一E定位盤之一陶瓷基材;圖2I係圖2F中之E定位盤及圖2H中之E定位盤且多個高台形成在一外表面中;且圖2J係圖2I中之截面2J的放大圖;
圖3係依據本揭示之教示的一陶瓷基材的俯視圖,該陶瓷基材具有填充電極材料之多個溝槽及該等溝槽間之支座形貌體;及
圖4依據本揭示之教示的一陶瓷基材的等角圖,該陶瓷基材具有由其外表面延伸之多個高台。
在此說明之圖只是用於例示而無論如何不是意圖限制本揭示之範圍。
10:E夾頭
100:E定位盤
110:陶瓷基材
112:第一表面;上表面
114,152:下表面
124:電極層
125:電極(元件)
130:加熱器
132:接合層;加熱層
150:冷卻板
154:接合層
W:(半導體)晶圓
Claims (17)
- 一種構成用於靜電夾頭之定位盤之方法,其包含以下步驟:將至少一溝槽形成在一下基材之一上表面中;將一電極材料沈積在該下基材之該上表面上且進入該至少一溝槽中;由該下基材移除多餘電極材料以藉此在該下基材之該至少一溝槽內留下該電極材料以形成一電極;及在無熱壓之下將一上基材固定在該下基材上;其中,將該上基材固定在該下基材上之步驟包含將該上基材接合至該下基材使得一接合區域藉由該接合而形成,該接合區域係由該上基材之一下表面凹入。
- 如請求項1之方法,其中該多餘電極材料係藉由一程序移除,該程序係選自於由一化學機械平坦化/拋光(CMP)、蝕刻及拋光構成之群組。
- 如請求項1之方法,更包含在該至少一溝槽內之至少一支座部份。
- 如請求項1之方法,其中將該上基材固定在該下基材上之步驟包含使用一成層程序來沈積一材料,該成層程序係選自於由:厚膜、薄膜、熱噴塗及溶膠-凝膠構成之群組。
- 如請求項4之方法,其中該成層程序係熱噴塗。
- 如請求項1之方法,其中該電極係平坦的。
- 如請求項1之方法,更包含以下步驟:在該上基材之一外表面上形成多個高台。
- 如請求項7之方法,更包含以下步驟:在該上基材之該外表面上沈積一氧化釔層。
- 如請求項1之方法,其中該至少一溝槽係藉由一程序形成,該 程序係選自於由:一雷射移除程序、一噴粒處理程序、切削、3D燒結/列印/加成製造、生胚狀態(green state)、模製、水刀、混合雷射/水及乾電漿蝕刻構成之群組。
- 如請求項1之方法,其中該電極材料係藉由一成層程序沈積在該下基材上且進入該至少一溝槽。
- 如請求項10之方法,其中該成層程序係選自於由:厚膜、薄膜、熱噴塗及溶膠-凝膠構成之群組。
- 如請求項1之方法,其中該電極材料係藉由將一金屬箔熔入該至少一溝槽中來沈積。
- 如請求項1之方法,其中該下基材係選自於由:氮化鋁及氧化鋁構成之群組的一陶瓷。
- 一種構成用於靜電夾頭之定位盤的方法,其包含以下步驟:將複數溝槽形成在一下基材中,其中複數支座部份形成在該等複數溝槽內;將一電極材料沈積在該下基材上且進入該等複數溝槽中;由該下基材移除多餘電極材料以藉此在該等複數溝槽內留下該電極材料以形成一電極;及在無熱壓之下將一上基材固定在該下基材上;其中將該上基材固定在該下基材上之步驟包含將該上基材接合至該下基材使得一接合區域藉由該接合而形成,該接合區域係由該上基材之一下表面凹入。
- 如請求項14之方法,其中將該上基材固定在該下基材上之步驟包含使用一熱噴塗程序沈積一材料。
- 如請求項15之方法,更包含以下步驟:在沈積該材料之步驟後移除該上基材之一部份。
- 如請求項15之方法,其中該電極材料係藉由一成層程序沈積 在該基材上且進入該至少一溝槽。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/565,054 | 2019-09-09 | ||
US16/565,054 US20210074569A1 (en) | 2019-09-09 | 2019-09-09 | Electrostatic puck and method of manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202114864A TW202114864A (zh) | 2021-04-16 |
TWI772879B true TWI772879B (zh) | 2022-08-01 |
Family
ID=72644926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109130627A TWI772879B (zh) | 2019-09-09 | 2020-09-07 | 靜電式定位盤及其製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20210074569A1 (zh) |
EP (1) | EP4029053A1 (zh) |
JP (1) | JP2022547539A (zh) |
KR (1) | KR20220054440A (zh) |
CN (1) | CN114521289A (zh) |
TW (1) | TWI772879B (zh) |
WO (1) | WO2021050602A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200915473A (en) * | 2007-06-29 | 2009-04-01 | Praxair Technology Inc | Polyceramic e-chuck |
US20190159294A1 (en) * | 2017-11-21 | 2019-05-23 | Watlow Electric Manufacturing Company | Integrated heater and method of manufacture |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060096946A1 (en) * | 2004-11-10 | 2006-05-11 | General Electric Company | Encapsulated wafer processing device and process for making thereof |
KR101219054B1 (ko) * | 2009-05-27 | 2013-01-18 | 도쿄엘렉트론가부시키가이샤 | 정전 흡착 전극 및 그 제조 방법, 그리고 기판 처리 장치 |
US20120154974A1 (en) * | 2010-12-16 | 2012-06-21 | Applied Materials, Inc. | High efficiency electrostatic chuck assembly for semiconductor wafer processing |
US20140097539A1 (en) * | 2012-10-08 | 2014-04-10 | Stmicroelectronics, Inc. | Technique for uniform cmp |
-
2019
- 2019-09-09 US US16/565,054 patent/US20210074569A1/en active Pending
-
2020
- 2020-09-07 TW TW109130627A patent/TWI772879B/zh active
- 2020-09-09 JP JP2022515672A patent/JP2022547539A/ja active Pending
- 2020-09-09 KR KR1020227011642A patent/KR20220054440A/ko active Search and Examination
- 2020-09-09 CN CN202080070187.6A patent/CN114521289A/zh active Pending
- 2020-09-09 WO PCT/US2020/050009 patent/WO2021050602A1/en unknown
- 2020-09-09 EP EP20780451.9A patent/EP4029053A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200915473A (en) * | 2007-06-29 | 2009-04-01 | Praxair Technology Inc | Polyceramic e-chuck |
US20190159294A1 (en) * | 2017-11-21 | 2019-05-23 | Watlow Electric Manufacturing Company | Integrated heater and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP2022547539A (ja) | 2022-11-14 |
KR20220054440A (ko) | 2022-05-02 |
WO2021050602A1 (en) | 2021-03-18 |
CN114521289A (zh) | 2022-05-20 |
TW202114864A (zh) | 2021-04-16 |
US20210074569A1 (en) | 2021-03-11 |
TW202243888A (zh) | 2022-11-16 |
EP4029053A1 (en) | 2022-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7068489B2 (en) | Electrostatic chuck for holding wafer | |
TWI534940B (zh) | 高傳導靜電夾盤 | |
US7457098B2 (en) | Electrostatic chuck | |
TWI496240B (zh) | 具有聚合物突出物的靜電吸盤 | |
JP6064908B2 (ja) | 静電チャック装置 | |
JP5293211B2 (ja) | 静電チャックおよび静電チャックの製造方法 | |
US9972520B2 (en) | Aluminum nitride electrostatic chuck used in high temperature and high plasma power density semiconductor manufacturing process | |
JP4739039B2 (ja) | 静電チャック装置 | |
US20080062612A1 (en) | Electrostatic chuck | |
JP6627936B1 (ja) | 静電チャック装置および静電チャック装置の製造方法 | |
CN108346611B (zh) | 静电吸盘及其制作方法与等离子体处理装置 | |
JP2022525028A (ja) | プラズマ処理チャンバ用のチャック | |
JP7110828B2 (ja) | 静電チャック装置 | |
JP4540407B2 (ja) | 静電チャック | |
JP4275682B2 (ja) | 静電チャック | |
TWI772879B (zh) | 靜電式定位盤及其製造方法 | |
US9543183B2 (en) | Heated electrostatic chuck and semiconductor wafer heater and methods for manufacturing same | |
JP5515365B2 (ja) | 静電チャックおよび静電チャックの製造方法 | |
JP4849887B2 (ja) | 静電チャック | |
JP3767719B2 (ja) | 静電吸着装置 | |
JP2002203893A (ja) | 静電チャック | |
US20230339059A1 (en) | Electrostatic chuck apparatus | |
JP2024515649A (ja) | メサを伴う静電チャック | |
JP2022111783A (ja) | 電極埋設部材、基板保持部材、およびその製造方法 | |
CN116936442A (zh) | 静电卡盘设备 |