TWI770547B - 線路板及其製作方法 - Google Patents
線路板及其製作方法 Download PDFInfo
- Publication number
- TWI770547B TWI770547B TW109122164A TW109122164A TWI770547B TW I770547 B TWI770547 B TW I770547B TW 109122164 A TW109122164 A TW 109122164A TW 109122164 A TW109122164 A TW 109122164A TW I770547 B TWI770547 B TW I770547B
- Authority
- TW
- Taiwan
- Prior art keywords
- opening
- mask
- inner layer
- layer structure
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申請提供一種線路板的製作方法,包括如下步驟:提供一內層疊構,所述內層疊構包括一導電線路及一覆蓋層,所述覆蓋層設置於所述內層疊構最外側,所述導電線路包括第一連接端;在所述覆蓋層遠離所述導電線路一側提供一掩膜,所述掩膜開設有多個貫穿所述掩膜的第一開口;使用鐳射蝕刻的方式,透過所述掩膜對所述覆蓋層進行蝕刻形成第二開口,使所述第一連接端由所述第二開口暴露;對所述內層疊構進行表面處理;提供電子元件,使所述電子元件與所述第一連接端電性連接。本申請還提供一種由上述製作方法製作的線路板。
Description
本發明涉及電子元件領域,尤其涉及一種線路板及其製作方法。
近年來,電子產品被廣泛應用在日常工作和生活中,輕、薄、小的電子產品越來越受到歡迎。線路板作為電子產品的主要部件,其佔據了電子產品的較大空間,因此線路板的體積在很大程度上影響了電子產品的體積,大體積的線路板勢必難以符合電子產品輕、薄、短、小之趨勢。
習知的線路板,若需要減小線路板的體積,一種解決思路是提高線路板上電子元件(如電阻、電容)的排布密度以及使用更小的電子元件,提升排布密度或替換更小的電子元件需要在線路板上開設尺寸更小、密度更大的接腳埠。傳統技術採用防焊製程在線路板上製作接腳埠,受菲林漲縮以及曝光設備的影響,很難製作出小尺寸、高精度的接腳埠;另外,藉由防焊製程製作的埠的形狀呈現外窄內寬(上窄下寬)的正梯形結構,使得在錫膏進行回流焊時埠內的氣體不易排出,造成焊接不良以及元件的可靠性降低。
如何解決上述問題,是本領域技術人員需要考慮的。
有鑑於此,有必要提供一種解決上述問題的線路板的製作方法,還提供一種上述製作方法製作的線路板。
本申請提供一種線路板的製作方法,包括如下步驟:提供一內層疊構,所述內層疊構包括一導電線路及一覆蓋層,所述覆蓋層設置於所述內層疊構最外側,所述導電線路包括第一連接端;在所述覆蓋層遠離所述導電線路一側提供一掩膜,所述掩膜開設有多個貫穿所述掩膜的第一開口;使用鐳射蝕刻的方式,透過所述掩膜對所述覆蓋層進行蝕刻形成第二開口,使所述第一連接端由所述第二開口暴露;對所述內層疊構進行表面處理;以及提供電子元件,使所述電子元件與所述第一連接端電性連接。
於一實施例中,在垂直於所述內層疊構的方向上,所述第二開口的直徑由所述內層疊構內部向外部逐漸增大。
於一實施例中,所述第二開口的數量為多個,多個所述第二開口間隔設置,多個尺寸不完全相同的所述第二開口由一個鐳射刀頭在一次掃描路徑中完成。
於一實施例中,對所述內層疊構進行表面處理的步驟包括:去除所述第二開口內的殘留物;對所述第一連接端的表面進行前處理;以及在所述第一連接端由所述第二開口暴露的表面形成一化金層。
於一實施例中,對所述內層疊構進行表面處理前移除所述掩膜;在所述第二開口中設置導電膏,使所述電子元件的至少部分設置於所述第二開口中並藉由所述導電膏與所述導電線路電性連接。
本申請還提供一種線路板,包括:
內層疊構,所述內層疊構包括一導電線路、一覆蓋層及多個第二開口,所述覆蓋層設置於所述內層疊構最外側的至少部分,所述導電線路包括第一連接端,所述第一連接端由所述第二開口暴露;化金層,所述化金層設置於所述第一連接端位於所述第二開口中的表面;以及電子元件,電子元件藉由所述化金層與所述導電線路電性連接。
於一實施例中,在垂直於所述內層疊構的方向上,所述第二開口的直徑由所述內層疊構內部向外部逐漸增大。
於一實施例中,所述第二開口的截面圖形為梯形,所述第二開口與所述第一連接端接觸的邊為該梯形頂邊。於一實施例中,所述覆蓋層包含彈性高分子材料,所述覆蓋層的材料包括液晶聚合物、聚丙烯、聚對苯二甲酸乙二酯、聚醯亞胺、聚四氟乙烯以及聚烯烴中的至少一種。
相較於習知技術,本申請的線路板可以解決傳統的防焊製程蝕刻精度有限,難以實現小尺寸、高精度的打件開口及元件電性連接等問題,減少製作流程,降低物料成本,提升產品可靠性;覆蓋層可採用彈性高分子材料,第一表面與覆蓋層接觸時,彈性高分子材料的覆蓋層可以吸收電子元件與內層疊構擠壓時的部分壓力,避免電子元件產生破裂。本申請的線路板的製作方法,多個尺寸不完全相同的第二開口可由一個鐳射刀頭在一次掃描路徑中完成,由於存在掩膜,使得鐳射刀頭在掃描至第一開口時才會對內層疊構進行蝕刻,即,使用鐳射配合掩膜進行蝕刻可以減少鐳射刀頭的替換及能量參數的調整,在一次掃描過程中即可實現對多個第二開口的蝕刻,提高製作效率;且,蝕刻過程中,第二開口的形狀可由掩膜上第一開口的形狀決定,在製作掩膜時可以藉由限制掩膜的形狀以及大小,應用於各種形狀以及大小的打件開口,使得第二開口的形狀無需受制於鐳射刀頭最大圓角化的限制。
1:線路板
10:內層疊構
101:第一基板
102:導電線路
103:黏膠層
104:覆蓋層
105:第一連接端
106:第二開口
11:化金層
12:導電膏
13:電子元件
130:電接腳
131:第一表面
132:第二表面
20:掩膜
21:第一開口
22:鐳射刀頭
24:殘留物
圖1是本發明一實施方式的線路板的製作流程中預製的內層疊構的示意圖。
圖2是本發明一實施方式的線路板的製作流程中鐳射配合掩膜對內層疊構進行蝕刻的示意圖。
圖3是本發明一實施方式的線路板的製作流程中鐳射配合掩膜對蝕刻的平面示意圖。
圖4是本發明一實施方式的線路板的製作流程中去除第二開口內的殘留物的示意圖。
圖5是本發明一實施方式的線路板的製作流程中對第一連接端進行表面處理的示意圖。
圖6是本發明一實施方式的線路板的製作流程中在第二開口中形成化金層的示意圖。
圖7是本發明一實施方式的線路板的製作流程中在第二開口內設置導電膏的示意圖。
圖8是本發明一實施方式的線路板的製作流程中設置電子元件的示意圖。
圖9是本發明一實施方式的線路板的截面示意圖。
以下描述將參考附圖以更全面地描述本申請內容。附圖中所示為本申請的示例性實施例。然而,本申請可以以許多不同的形式來實施,並且不應該被解釋為限於在此闡述的示例性實施例。提供這些示例性實施例是為了使
本申請透徹和完整,並且將本申請的範圍充分地傳達給本領域技術人員。類似的附圖標記表示相同或類似的組件。
本文使用的術語僅用於描述特定示例性實施例的目的,而不意圖限制本申請。如本文所使用的,除非上下文另外清楚地指出,否則單數形式“一”,“一個”和“該”旨在也包括複數形式。此外,當在本文中使用時,“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”,整數,步驟,操作,元件和/或元件,但不排除存在或添加一個或多個其它特徵,區域,整數,步驟,操作,元件,元件和/或其群組。
除非另外定義,否則本文使用的所有術語(包括技術和科學術語)具有與本申請所述領域的普通技術人員通常理解的相同的含義。此外,除非文中明確定義,諸如在通用字典中定義的那些術語應該被解釋為具有與其在相關技術和本申請內容中的含義一致的含義,並且將不被解釋為理想化或過於正式的含義。
以下內容將結合附圖對示例性實施例進行描述。須注意的是,參考附圖中所描繪的元件不一定按比例顯示;而相同或類似的組件將被賦予相同或相似的附圖標記表示或類似的技術用語。
下面參照附圖,對本申請的具體實施方式作進一步的詳細描述。
一種線路板1的製作方法,包括如下步驟:
步驟S1:提供一內層疊構10,內層疊構10包括一導電線路102及一覆蓋層104,覆蓋層104設置於內層疊構10最外側,導電線路102包括第一連接端105。
如圖1所示,於一實施例中,提供一預製的線路板主機板,該線路板主機板為內層疊構10,內層疊構10可包括第一基板101、導電線路102、黏膠層103以及覆蓋層104。導電線路102設置於第一基板101的表面,黏膠層103設置
於導電線路102遠離第一基板101一側,覆蓋層104設置於黏膠層103遠離導電線路102一側,覆蓋層104藉由黏膠層103與第一基板101及導電線路102黏結並覆蓋導電線路102。
於一實施例中,內層疊構10可以為一雙層板,兩層導電線路102設置於第一基板101相背的兩表面,黏膠層103及覆蓋層104均設置與內層疊構10相背的兩表面。
於一實施例中,內層疊構10可不包括防焊層,傳統的防焊層蝕刻精度有限,難以實現小尺寸、高精度的蝕刻及元件安放;去除防焊層,使覆蓋層104兼具內層疊構10的防護作用,可減少製作流程,降低物料成本,提升產品可靠性。
步驟S2:在覆蓋層104遠離導電線路102一側提供一掩膜20,掩膜20開設有多個貫穿掩膜20的第一開口21;使用鐳射蝕刻的方式,透過掩膜20對覆蓋層104進行蝕刻形成第二開口106,使第一連接端105由第二開口106暴露。
如圖2所示,於一實施例中,掩膜20覆蓋於覆蓋層104的表面,藉由鐳射刀頭22發射鐳射並對內層疊構10進行蝕刻,蝕刻過程中,覆蓋層104對應第一開口21的至少部分被去除以形成第二開口106。
於一實施例中,掩膜20可以為預製結構,所述預製的掩膜20可重複使用。
於一實施例中,當內層疊構10包括黏膠層103時,鐳射蝕刻過程中去除黏膠層103與第一開口21對應的部分使得第一連接端105暴露。
於一實施例中,在垂直於內層疊構10的方向上,第二開口106的直徑由內層疊構10內部向外部逐漸增大,在蝕刻過程中形成內小外大的第二開口106,該內小外大的第二開口106可有利於後續打件過程中氣體溢出。
於一實施例中,第一開口21及第二開口106的數量可以為多個,多個第二開口106間隔設置,其中,相鄰兩個第二開口106的間距可小於其與其他第二開口106之間的間距。
於一實施例中,多個尺寸不完全相同的第二開口106由一個鐳射刀頭22在一次掃描路徑中完成。在蝕刻過程中,由於存在掩膜20,使得鐳射刀頭22在掃描至第一開口21時才會對內層疊構10進行蝕刻,即,使用鐳射配合掩膜20進行蝕刻可以減少鐳射刀頭的替換及能量參數的調整,在一次掃描過程中即可實現對多個第二開口106的蝕刻,提高製作效率。如圖3所示,使用鐳射配合掩膜20可以實現一次掃描對多個第二開口106的蝕刻,可避免因過度蝕刻對內層疊構10造成損傷,且可進一步提升蝕刻精度;且,蝕刻過程中,第二開口106的形狀可由掩膜20上第一開口21的形狀決定,在製作掩膜20時可以藉由限制掩膜20的形狀以及大小,以及掩膜20上第一開口21的形狀及大小,應用於各種形狀以及大小的打件開口,使得第二開口106的形狀無需受制於鐳射刀頭22最大圓角化的限制。
步驟S3:對內層疊構10進行表面處理。
步驟S31:移除掩膜20。
於一實施例中,移除後的掩膜20可再次用於上述工藝中。
步驟S32:如圖4所示,鐳射蝕刻後的第二開口106中可能存在殘留物24,殘留物24可以為殘膠或者蝕刻後的燒蝕灰燼,使用等離子體或其他除膠工藝對第二開口106中的殘留物24進行清除,以使第一連接端105的表面充分暴露。
步驟S33:如圖5所示,對第一連接端105的表面進行表面處理,表面處理可以提高第一連接端105的光潔度及平整度。
步驟S34:如圖6所示,在第一連接端105由第二開口106暴露的表面形成一化金層11。於一實施例中,可以藉由化學鍍膜或物理鍍膜等工藝,在第一連接端105表面形成一化金層11,化金層11可以為鎳層、金層等金屬化導電層。
步驟S35:如圖7所示,在第二開口106中設置導電膏12,使導電膏12與化金層11電性連接,即,導電膏12與第一連接端105藉由化金層11電性連接。
步驟S4:提供電子元件13,使電子元件13與第一連接端105電性連接。
於一實施例中,如圖8所示,使電子元件13的至少部分設置於第二開口106中並藉由導電膏12與第一連接端105電性連接。具體的,電子元件13包括設置於相背兩側的第一表面131及第二表面132,第一表面131與內層疊構10接觸,第二表面132設置於電子元件13遠離內層疊構10一側,電子元件13還包括兩個電接腳130,兩個電接腳130設置於第二開口106中並藉由導電膏12與化金層11電性連接,兩個電接腳130可設置與相鄰的兩個第二開口106中。擠壓設置電接腳130時,設置於下窄上寬的第二開口106中的導電膏12逐漸填充第二開口106,且第二開口106中的氣體可及時排除。
如圖9所示,本申請還提供由上述製作方法製作的線路板1。
線路板1包括內層疊構10、化金層11、導電膏12及電子元件13。
內層疊構10包括第一基板101、導電線路102、黏膠層103以及覆蓋層104。導電線路102設置於第一基板101的表面,黏膠層103設置於導電線路102遠離第一基板101一側,覆蓋層104設置於黏膠層103遠離導電線路102一側,覆蓋層104藉由黏膠層103與第一基板101及導電線路102黏結並覆蓋導電線路102。
於一實施例中,內層疊構10可以為一雙層板,兩層導電線路102設置於第一基板101相背的兩表面,黏膠層103及覆蓋層104均設置與內層疊構10相背的兩表面。
於一實施例中,內層疊構10可不包括防焊層,傳統的防焊層蝕刻精度有限,難以實現小尺寸、高精度的蝕刻及元件安放;去除防焊層,使覆蓋層104兼具內層疊構10的防護作用,可減少製作流程,降低物料成本,提升產品可靠性。
內層疊構10還包括第二開口106,導電線路102包括第一連接端105,第二開口106貫穿黏膠層103及覆蓋層104的至少部分使第一連接端105的至少部分暴露。
在垂直於內層疊構10的方向上,第二開口106的直徑由內層疊構10內部向外部逐漸增大。於一實施例中,第二開口106的截面圖形為梯形,第二開口106與第一連接端105接觸的邊為該梯形的頂邊。
化金層11設置於第一連接端105位於第二開口106中的表面。於一實施例中,可以藉由化學鍍膜或物理鍍膜等工藝,在第一連接端105表面形成一化金層11,化金層11可以為鎳層、金層等金屬化導電層。
於一實施例中,第二開口106中還設置有導電膏12,導電膏12填充第二開口106的至少部分並與化金層11電性連接。
電子元件13藉由化金層11與導電線路102電性連接。
於一實施例中,電子元件13包括設置於相背兩側的第一表面131及第二表面132,第一表面131與內層疊構10接觸,第二表面132設置於電子元件13遠離內層疊構10一側,電子元件13還包括兩個電接腳130,兩個電接腳130設置於第二開口106中並藉由導電膏12與化金層11電性連接,兩個電接腳130可設置
與相鄰的兩個第二開口106中。在其他實施例中,電子元件13的第一表面131並未直接與內層疊構10接觸。
於一實施例中,覆蓋層104可採用彈性高分子材料,覆蓋層104的材料包括液晶聚合物、聚丙烯、聚對苯二甲酸乙二酯、聚醯亞胺、聚四氟乙烯以及聚烯烴中的至少一種。第一表面131與覆蓋層104接觸時,彈性高分子材料的覆蓋層104可以吸收電子元件13與內層疊構10擠壓時的部分壓力,避免電子元件13產生破裂。
上文中,參照附圖描述了本申請的具體實施方式。但是,本領域中的普通技術人員能夠理解,在不偏離本申請的精神和範圍的情況下,還可以對本申請的具體實施方式作各種變更和替換。這些變更和替換都落在本申請所限定的範圍內。
1:線路板
10:內層疊構
101:第一基板
102:導電線路
103:黏膠層
104:覆蓋層
105:第一連接端
106:第二開口
11:化金層
12:導電膏
13:電子元件
130:電接腳
131:第一表面
132:第二表面
Claims (5)
- 一種線路板的製作方法,其改良在於,包括如下步驟:提供一內層疊構,所述內層疊構包括一導電線路及一覆蓋層,所述覆蓋層設置於所述內層疊構最外側,所述導電線路包括第一連接端;在所述覆蓋層遠離所述導電線路一側提供一掩膜,所述掩膜開設有多個貫穿所述掩膜的第一開口;使用鐳射蝕刻的方式,透過所述掩膜對所述覆蓋層進行蝕刻形成第二開口,使所述第一連接端由所述第二開口暴露;對所述內層疊構進行表面處理;以及提供電子元件,使所述電子元件與所述第一連接端電性連接。
- 如請求項1所述之線路板的製作方法,其中,在垂直於所述內層疊構的方向上,所述第二開口的直徑由所述內層疊構內部向外部逐漸增大。
- 如請求項1所述之線路板的製作方法,其中,所述第二開口的數量為多個,多個所述第二開口間隔設置,多個尺寸不完全相同的所述第二開口由一個鐳射刀頭在一次掃描路徑中完成。
- 如請求項1所述之線路板的製作方法,其中,對所述內層疊構進行表面處理的步驟包括:去除所述第二開口內的殘留物;對所述第一連接端的表面進行前處理;以及在所述第一連接端由所述第二開口暴露的表面形成一化金層。
- 如請求項1所述之線路板的製作方法,其中,對所述內層疊構進行表面處理前移除所述掩膜;在所述第二開口中設置導電膏,使所述電子元件的至少部分設置於所述第二開口中並藉由所述導電膏與所述導電線路電性連接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/098882 WO2022000173A1 (zh) | 2020-06-29 | 2020-06-29 | 线路板及其制作方法 |
WOPCT/CN2020/098882 | 2020-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202201689A TW202201689A (zh) | 2022-01-01 |
TWI770547B true TWI770547B (zh) | 2022-07-11 |
Family
ID=79317831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109122164A TWI770547B (zh) | 2020-06-29 | 2020-06-30 | 線路板及其製作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220225510A1 (zh) |
CN (1) | CN114365584A (zh) |
TW (1) | TWI770547B (zh) |
WO (1) | WO2022000173A1 (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101320719A (zh) * | 2008-07-09 | 2008-12-10 | 日月光半导体制造股份有限公司 | 线路载板及其制作方法 |
TW200919679A (en) * | 2007-06-18 | 2009-05-01 | Rohm Co Ltd | Circuit board and semiconductor device |
CN206402512U (zh) * | 2016-11-03 | 2017-08-11 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712192A (en) * | 1994-04-26 | 1998-01-27 | International Business Machines Corporation | Process for connecting an electrical device to a circuit substrate |
US5660321A (en) * | 1996-03-29 | 1997-08-26 | Intel Corporation | Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts |
JP3920195B2 (ja) * | 2002-11-11 | 2007-05-30 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
JP2006278929A (ja) * | 2005-03-30 | 2006-10-12 | Shinko Electric Ind Co Ltd | フレキシブル回路基板の製造方法 |
CN100446232C (zh) * | 2005-10-27 | 2008-12-24 | 全懋精密科技股份有限公司 | 倒装片基板的表面结构 |
CN101730382A (zh) * | 2008-10-28 | 2010-06-09 | 英业达股份有限公司 | 线路板与电子组件的接合结构 |
TWI399148B (zh) * | 2009-09-15 | 2013-06-11 | Unimicron Technology Corp | 電路板焊接墊結構及其製法 |
KR20120124554A (ko) * | 2011-05-04 | 2012-11-14 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN105592620B (zh) * | 2014-10-21 | 2018-10-30 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制法 |
WO2016132424A1 (ja) * | 2015-02-16 | 2016-08-25 | 日本メクトロン株式会社 | フレキシブルプリント配線板の製造方法 |
CN107666771A (zh) * | 2016-07-29 | 2018-02-06 | 同扬光电(江苏)有限公司 | 线路板结构 |
TWI621194B (zh) * | 2017-06-28 | 2018-04-11 | 中華精測科技股份有限公司 | 測試介面板組件 |
CN110087392B (zh) * | 2018-01-25 | 2021-08-10 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
-
2020
- 2020-06-29 CN CN202080063205.8A patent/CN114365584A/zh active Pending
- 2020-06-29 WO PCT/CN2020/098882 patent/WO2022000173A1/zh active Application Filing
- 2020-06-30 TW TW109122164A patent/TWI770547B/zh active
-
2022
- 2022-03-31 US US17/709,659 patent/US20220225510A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200919679A (en) * | 2007-06-18 | 2009-05-01 | Rohm Co Ltd | Circuit board and semiconductor device |
CN101320719A (zh) * | 2008-07-09 | 2008-12-10 | 日月光半导体制造股份有限公司 | 线路载板及其制作方法 |
CN206402512U (zh) * | 2016-11-03 | 2017-08-11 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板 |
Also Published As
Publication number | Publication date |
---|---|
US20220225510A1 (en) | 2022-07-14 |
TW202201689A (zh) | 2022-01-01 |
CN114365584A (zh) | 2022-04-15 |
WO2022000173A1 (zh) | 2022-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100542375C (zh) | 布线电路基板、布线电路基板的制造方法和电路模块 | |
JP2011023751A (ja) | 電子部品内蔵型多層印刷配線基板及びその製造方法 | |
JP2009123863A (ja) | バンプ構造形成方法及びバンプ構造 | |
KR20040101000A (ko) | 전자 회로의 접속 구조와 그 접속 방법 | |
US20100003784A1 (en) | Method for mounting electronic component on printed circuit board | |
US10798828B2 (en) | Circuit board structures and methods of fabricating the same | |
US10477704B2 (en) | Multilayer board and electronic device | |
JP2018512694A (ja) | 電気接続構造の製造方法 | |
US20100206618A1 (en) | Coreless Substrate and Method for Making the Same | |
US20160247696A1 (en) | Interposer and method for producing the same | |
TWI770547B (zh) | 線路板及其製作方法 | |
TWI656819B (zh) | 柔性電路板製作方法 | |
JP3907845B2 (ja) | 半導体装置 | |
JP2011151103A (ja) | 電子部品相互の接続構造及び接続方法 | |
JP2007311492A (ja) | 半導体装置の製造方法 | |
WO2022000191A1 (zh) | 内埋式电路板及其制作方法 | |
JP6939982B2 (ja) | 高周波モジュール | |
CN108550531B (zh) | 封装基板的制造方法 | |
TWI626870B (zh) | 垂直連接介面結構、具該結構的電路板及其製造方法 | |
TW202103528A (zh) | 軟硬複合電路板外框的應力消除結構 | |
CN110290644A (zh) | 一种阶梯式金手指线路板的制作方法 | |
TWI477212B (zh) | 軟硬複合線路板及其製造方法 | |
TWI827112B (zh) | 折疊線路板及其製備方法 | |
JP6750728B2 (ja) | 積層型電子部品および積層型電子部品モジュール | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 |