TWI759944B - 半導體之熱壓結合中的污染物控制及相關系統和方法 - Google Patents

半導體之熱壓結合中的污染物控制及相關系統和方法 Download PDF

Info

Publication number
TWI759944B
TWI759944B TW109138552A TW109138552A TWI759944B TW I759944 B TWI759944 B TW I759944B TW 109138552 A TW109138552 A TW 109138552A TW 109138552 A TW109138552 A TW 109138552A TW I759944 B TWI759944 B TW I759944B
Authority
TW
Taiwan
Prior art keywords
channel
bond head
port
vacuum
bond
Prior art date
Application number
TW109138552A
Other languages
English (en)
Other versions
TW202137365A (zh
Inventor
布蘭登 P 沃茲
宋宰奎
黃穗麒
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202137365A publication Critical patent/TW202137365A/zh
Application granted granted Critical
Publication of TWI759944B publication Critical patent/TWI759944B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60195—Applying energy, e.g. for the soldering or alloying process using dynamic pressure, e.g. ultrasonic or thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H01L2224/83093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明提供了用於在熱壓結合期間控制污染之系統及方法。工具通常包括具有一第一通道之一結合頭，該第一通道自一第一埠沿著一第二側朝向該結合頭之一周邊在一橫向方向上延伸。在數個實例中，該結合頭包括一第二通道，該第二通道流體耦接至一第二埠且沿著該結合頭之一內縮表面在一橫向方向上延伸，其中該第二通道至少部分地包圍該第一通道。在其他實例中，該工具包括一真空歧管，該真空歧管具有自該結合頭橫向向外定位之一真空開口。一第一流動單元耦接至該第一通道且經組態以抽取空氣。一第二流動單元耦接至該第二埠或該真空歧管，以抽取流體並防止逸氣結合材料進入該第一通道、沈積在該結合頭上及/或污染相鄰之半導體部件。

Description

半導體之熱壓結合中的污染物控制及相關系統和方法
本發明整體係關於結合之半導體裝置，且在數個實施例中，更具體言之，係關於用於在半導體晶粒之熱壓結合期間控制來自結合材料逸氣之污染之系統及方法。
諸如記憶體件、微處理器及發光二極體之微電子裝置通常包括一或多個安裝在基板上並封裝在保護層中之半導體晶粒。半導體晶粒包括功能特徵，例如儲存單元、處理器電路、互連電路等。半導體晶粒製造商面臨之減小半導體晶粒所佔據之體積同時增加所得到之封裝組件之容量及/或速度之壓力不斷增加。為了滿足此等要求，半導體晶粒製造商通常將多個半導體晶粒垂直地堆疊在彼此之頂部上，以在安裝半導體晶粒之電路板或其他元件上之有限體積內增加微電子裝置之容量或效能。疊層可使用結合材料結合在一起。對於此種垂直堆疊之半導體晶粒，經常使用矽通孔(TSV)。鄰近半導體晶粒上之此等TSV通常使用直接實體耦接彼此電連接，其中一個晶粒之結合焊盤直接結合至另一個晶粒之結合焊盤。
在傳統之半導體熱壓結合(TCB)製程中，晶片安裝設備藉由抽真空經由結合頭拾取半導體裝置。接著，該設備將半導體裝置轉移至結合區域，在該結合區域半導體裝置被結合至基板或另一半導體裝置。結合製程通常在高溫下進行以確保結合材料(例如，非導電膜(NCF)、非導電膏(NCP)等)具有適當之黏度且可靠地形成互連；然而，結合材料在較高溫度會蒸發。在傳統之製程中，若達到引起結合材料蒸發之溫度水平，則蒸汽會進入並在結合頭之真空管線內冷凝，從而導致堵塞並隨時間降低真空之強度。進一步地，由於在結合頭與介面半導體晶粒表面之間經常存在間隙(例如，由於晶粒表面之形貌中之缺陷及/或翹曲，或凸塊下金屬)，蒸汽可能橫向行進並在結合尖端之大於晶粒表面區域之區域上沈積污染物，或將污染物沈積至鄰近之半導體晶粒疊層及裝置之其他部件，從而導致污染。結合頭之此種污染會導致結合頭在隨後之結合操作期間黏至半導體晶粒上。為了減少傳統結合操作中此種形式之污染，通常使用膜輔助黏結(FAB)帶。
本揭露之一實施例係關於一種半導體處理工具。此半導體處理工具包含：結合頭，其具有：第一埠，其自結合頭之第一側朝向第二側延伸；第一通道，其流體耦接至第一埠且自第一埠沿著第二側朝向結合頭之周邊在橫向方向上延伸，第一通道在結合頭之第二側中形成細長開口；凹陷表面，其自第一通道橫向向外至少部分地圍繞結合頭之周邊設置，凹陷表面定位成自結合頭之該第二側內縮；第二埠，其自結合頭之第一側朝向凹陷表面延伸；及第二通道，其流體耦接至第二埠且沿著凹陷表面在橫向方向上延伸，至少部分地包圍第一通道，第二通道在凹陷表面中形成細長開口。第一流動單元，其流體耦接至結合頭且經組態以自第一通道及第二通道中之一或多個中抽取流體。
本揭露之另一實施例係關於一種半導體處理工具。此半導體處理工具包含：結合頭，其具有自結合頭之第一側朝向第二側延伸之埠；及第一通道，其流體耦接至埠且自埠沿著第二側朝向結合頭之周邊在橫向方向上延伸，第一通道在結合頭之第二側中形成細長開口；真空歧管，其具有沿著結合頭之一側延伸之第一導管，第一導管具有自結合頭橫向向外定位之第一真空開口；及第一流動單元，其流體耦接至結合頭且經組態以自該第一通道及第一導管中之一或多個抽取流體。
本揭露之又一實施例係關於一種用於抑制蒸發之結合材料進入真空系統之方法。此方法包含：經由第一流動單元自結合頭之第一埠抽取空氣，其中第一埠流體耦接至結合頭之第一通道，該第一通道自埠沿著第二側朝向結合頭之周邊在橫向方向上延伸，第一通道在結合頭之第二側中形成細長開口；及經由第二流動單元自第二埠抽取空氣，其中第二埠流體耦接至自第一通道橫向向外定位之第二導管，使得污染物流入第二通道中。
本文揭示之技術涉及半導體裝置、具有半導體裝置之系統及製造半導體裝置之相關方法。術語「半導體裝置」通常係指包括一或多種半導體材料之固態裝置。半導體裝置之實例包括邏輯裝置、記憶體件及二極體等。此外，術語「半導體裝置」可指成品裝置或在成為成品裝置之前之各個處理階段之組件或其他結構。
根據其使用之上下文，術語「基板」可指支撐電子部件(例如晶粒)之結構，例如晶片級基板，或者指單個化之晶粒級基板，或者用於晶粒堆疊應用之另一晶粒。熟習此項技術者將認識到，本文描述之方法之適當步驟可在晶片級或晶粒級執行。此外，除非上下文另外指出，否則本文揭示之結構可使用傳統半導體製造技術形成。例如，可使用化學氣相沈積、物理氣相沈積、原子層沈積、旋塗、電鍍及/或其他合適之技術來沈積材料。類似地，可例如使用電漿蝕刻、濕法蝕刻、化學機械拋光或其他合適之技術移除材料。
術語「結合頭」可指用於將半導體晶粒安裝至基板上之上/下卡盤或工具。熟習此項技術者亦將理解，該技術可具有另外之實施例，且該技術可在沒有下面參考圖1A至圖3描述之實施例之數個細節之情況下實施。熟習此項技術者將認識到，本文描述之方法之適當步驟可在晶片級或晶粒級執行。此外，除非上下文另外指出，否則本文揭示之結構可使用傳統半導體製造技術形成。
在此對補充真空之形狀及組態之描述及圖示為例示性，且不應解釋為限制本發明之範圍。在此點上，在數個實施例中，補充真空圖案之形狀為適於在產生蒸發之污染物之位置處產生足夠真空之任何形狀。同樣，在其他實施例中，可在不使用凹陷凸緣或分離之真空歧管之情況下將補充真空施加至TCB製程。
在數個實施例中，半導體晶粒包括在表面曝露之至少一個觸點(例如，延伸穿過晶粒之結合焊盤或TSV之部分)。在此等實施例中，互連結構藉由結合至觸點而電耦接，以允許與半導體裝置之其他部件形成電連接。為了形成此種結合，晶片安裝設備藉由抽真空經由結合頭拾取半導體裝置。接著，該設備將半導體裝置轉移至結合區域，在該結合區域半導體裝置被結合至基板或另一半導體裝置。本技術之實施例適用於任何熱壓結合製程，例如順序結合、集合結合、群結合等。
半導體晶粒疊層之熱壓結合(TCB)通常包括用藉由真空管線抽出之真空將代表性半導體晶粒保持在結合頭上。接著在真空下將半導體晶粒運送至基板之上之位置以進行結合。結合材料設置在半導體晶粒與基板之間以形成連接。藉由結合頭施加熱量以熔化結合材料並使結合材料流動，從而將半導體晶粒機械地且電性地連接至基板。由於在結合頭及半導體晶粒之介面表面之間可能存在間隙，來自結合材料過熱之蒸汽可能(a)在結合期間進入真空管線並在真空管線內冷凝，(b)向上行進並沈積在結合頭之曝露表面上且因此污染結合頭之曝露表面，其中結合頭延伸至半導體晶粒之表面區域之外，及/或(c)行進至鄰近半導體晶粒疊層及裝置之其他部件。此種蒸汽亦可沈積在沒有實體接觸半導體晶粒之結合頭之其他表面上。
在高溫下執行TCB製程，以確保結合材料達到所需之內部溫度，從而可靠地形成互連，且當更多晶粒被組裝在高密度晶粒疊層中時(例如，疊層中之4、6、8或更多個晶粒)，需要更高之溫度來產生互連結合。在此點上，當結合半導體晶粒之疊層，例如具有多於4個晶粒之疊層時，或者當結合具有較厚頂部晶粒之半導體晶粒之疊層以防止圓角污染時，結合所需之較高溫度導致結合材料之更多蒸發(逸氣)。
此種污染在傳統半導體裝置結合中引起各種問題。在一個實例中，污染可覆蓋相鄰半導體晶粒疊層上之疊層基準，並在半導體裝置之製造期間導致識別問題及/或造成晶粒未對準。污染亦可能導致半導體晶粒黏至結合頭及/或污染半導體晶粒本身。在一定程度之污染下，結合頭必須更換，從而導致製造過程停工及成本增加。在其他問題中，污染可能會影響半導體晶粒背面上之凸塊下金屬(UBM)焊盤，從而導致互連品質差，例如非潤濕、冷焊、互連斷路、有缺陷及/或高電阻互連。上述污染特別適用於記憶體半導體裝置(HBM、COW、3DI DDR5等)之三維集成(3DI)TCB製程；然而，用於半導體裝置之任何TCB製程都容易受到本文描述之污染。
儘管FAB帶可被用於減少TCB操作中之NCF/NCP污染，但TCB製程能力通常受到使用FAB帶之限制。例如，許多市售之FAB帶具有約300℃之最大溫度，其對於將晶粒疊層與數個晶粒結合而言太低了。以此方式，FAB帶之使用限制了可使用傳統方法結合之半導體晶粒疊層之高度。在一個具體之實例中，為了在具有八個半導體晶粒之整個晶粒疊層中形成互連，由於藉由多層及FAB帶損失熱量，所需之熱量可能導致約400℃之局部溫度。
在本技術之實施例中，除了結合頭之半導體晶粒保持真空之外，亦應用補充真空源。該補充真空預期會減少上述污染並提供其他優點。例如，補充真空經組態以吸入及保留在TCB製程中引起NCF/NCP污染之脫氣蒸汽。在此點上，補充真空可至少抑制蒸氣塗覆結合頭或半導體裝置之鄰近部件。在一些實施例中，補充真空設置在結合頭周邊附近之一或多個位置，接近結合頭與半導體晶粒之間的介面，使得補充真空在TCB製程期間吸入蒸汽。在此等實施例中，補充真空之組態與結合頭鄰接；然而，在其他實施例中，補充真空可藉由單獨之真空歧管自結合頭抽吸，如下面更詳細地描述的。
除優於傳統技術之其他優點之外，由於更清楚之基準識別，本文描述之補充真空TCB製程可提供改良之晶粒置放精度；藉由減少焊料非潤濕、冷焊、互連斷路、有缺陷或更高電阻互連而改良之晶粒疊層可靠性；延長之設備及結合頭壽命；較低成本；及在不需要FAB帶之情況下之對於群結合之更高製程能力。在本文中可參考TSV及/或三維集成(3DI)來描述本技術之組態；然而，本技術亦適用於其他互連類型，尤其包括倒裝晶片結合(FC)、直接晶片附裝(DCA)及D2S。結合特定組態對本技術之描述不應解釋為限制本技術之應用。
圖1A為根據本技術之實施例之結合頭102之實施例的底部平面圖，且圖1B及圖1C為實現結合頭102之半導體處理工具100 (「工具100」)及110 (「工具110」)之實施例的截面側視圖。首先參照圖1B，工具100包括第一真空導管122、流體耦接至第一真空導管122之第一流動單元130、第二導管124及流體耦接至第二導管124之第二流動單元132。第一真空導管122及第二導管124流體耦接至結合頭102。在TCB製程期間，結合頭102可操作地定位在半導體晶粒140(「晶粒140」)上方，該半導體晶粒140具有前側142及與前側142相對之後側144。在根據一些實施例之結合期間，晶粒140之前側142之至少一部分接觸結合頭102之第二側108，同時晶粒140之後側144用結合材料152 (例如，非導電膜(NCF)、非導電膏(NCP)或晶片級底部填充(WLUF)材料等)結合至基板160。熟習此項技術者應能理解，在其他實施例中，結合頭102可類似地與晶粒140之後側144而非前側142接觸。結合材料152可在晶片級施覆，且因此可存在於底側144處之晶粒140上，接著晶粒140被結合頭102拾取。
結合頭102具有第一側104及與第一側104相對之第二側108。如圖1A、圖1B及圖1C一起所示，結合頭102可包括第一真空埠116、第一真空通道112及與第一真空埠116流體耦接之第二真空通道114。任何數量之第一真空通道及第二真空通道可流體耦接至第一真空埠116，例如在圖1A所示之實施例中。第一真空通道112及第二真空通道114可為以圖案形式佈置在結合頭102之第二側108上之槽或溝。槽或溝輪廓允許第一真空通道112及第二真空通道114在TCB製程期間當置放在晶粒140之鄰接表面上或至少接近該鄰接表面時形成至少基本上封閉之通道。圖1A所示之實施例描繪了第一真空通道112及第二真空通道114之一種佈置；然而，真空通道可以任何合適之圖案佈置，以在晶粒上施加真空。例如，第一真空通道具及第二真空通道具有任何長度、寬度、深度及數量之通道，以充分地在第二側108上施加真空並與前側142或後側144介面，以在TCB製程中保持晶粒140。例如，真空通道之圖案可設置成為藉由TCB製程結合之特定類型之半導體裝置提供足夠之真空保持力，例如，基於疊層中晶粒之數量、厚度、大小等之裝置之重量。
如圖1B及圖1C所示，第一真空埠116自結合頭102之第一側104延伸至結合頭102之第一中間深度，且第一真空通道112及第二真空通道114自結合頭102之第二側108延伸至第一中間深度，以與第一真空埠116相遇並形成流體耦接。第一真空埠116及第一真空通道112及第二真空通道114一起包含延伸穿過結合頭102之第一開口，該第一開口經由第一真空導管122與第一流動單元130流體耦接。在一些實施例中，第一真空通道112及第二真空通道114在結合頭102中可不具有均勻之深度。
在一些實施例中，在TCB製程期間，第一開口通常在晶粒140之中心點上方居中；然而，第一開口可經組態以保持晶粒140一定程度之未對準，即偏離第一真空埠116之軸線及晶粒140之中心點。第一流動單元130經組態以在結合頭102及晶粒140之間抽真空，此係藉由在第一壓力(P1 )下藉由第一真空埠116及第一真空通道112及第二真空通道114抽取第一流體(例如空氣)來實現的。第一壓力(P1 )可小於約0.1兆帕(MPa)、可在約3帕(Pa)至約0.1 MPa之範圍內或可為其他合適之壓力。
結合頭102可進一步包括圍繞結合頭周邊之凸緣或台階，該凸緣或台階在TCB製程期間自與晶粒介面之表面凹陷，例如凹陷凸緣106自第二側108延伸至結合頭102中一定深度，且至少部分地圍繞結合頭102之周邊佈置。在此等實施例中，凹陷凸緣或台階在結合期間提供了與相鄰晶粒疊層之間隙，且減少了至此等相鄰晶粒疊層之熱傳遞。在此種組態中，蒸發之污染物被補充真空吸入，以避免塗覆在結合頭或半導體之相鄰部件上。例如，凹陷凸緣106可自結合頭102之邊緣朝向第一真空埠116之軸線內縮。凹陷凸緣106可具有自第二側108之任何適當之深度及自邊緣朝向第一真空埠116之軸線之任何適當之內縮，以防止在TCB製程期間干擾相鄰之半導體晶粒疊層。在所示之實施例中，凹陷凸緣106通常為正交的，且自結合頭102之每個邊緣內縮均勻之距離。可替換地，凹陷凸緣106亦可具有其他形狀之表面，且可自每個邊緣內縮任何合適之距離或任何合適之輪廓，其可獨立於每個邊緣而不同。
結合頭102進一步包括第二真空埠120及與第二真空埠120流體耦接之第二真空通道128。第二真空通道128可為至少部分地圍繞結合頭102之周邊延伸之在結合頭102之凹陷凸緣106中之槽或溝。第二真空埠120自結合頭102之第一側104朝向凹陷凸緣106延伸至第二中間深度，且第二真空通道128自結合頭102之凹陷凸緣106延伸至第二中間深度以與第二真空埠120相遇。第二真空埠120及第二真空通道128一起包含延伸穿過結合頭102之第二開口。第二真空通道128包圍第一真空通道112及第二真空通道114，使得第二真空通道128自第一真空通道112及第二真空通道114向外定位。在所示之實施例中，第二真空通道128具有正方形之截面輪廓，但其可為其他合適之形狀(例如，V形、弧形等)，將真空分佈在晶粒140周圍，並用於自TCB製程中吸入蒸汽。
在圖1B中，工具100具有流體耦接至第二流動單元132之第二開口，且通常沿著凹陷凸緣106被定位在晶粒140之周邊部分上方。第二流動單元132經組態以在壓力(P2 )下自第二真空通道128及第二真空埠120抽取第二流體。第二壓力(P2 )可小於約0.1 MPa，或為約3 Pa至0.1 MPa。在一些實施例中，第二壓力(P2 )之大小獨立於第一壓力(P1 )之大小。在TCB製程期間，壓力P1 之大小經組態以在結合頭102將晶粒140移動至基板160上方之位置以進行結合時保持晶粒140(例如，晶粒疊層)。在此等實施例中，壓力P1 之大小足夠高，以解決半導體裝置表面之不均勻形貌，此可能會影響結合頭102與晶粒140形成氣密密封之能力。
在圖1C中，工具110省略了第二流動單元132之工具100。在工具110中，第一流動單元130流體耦接至第一真空導管122及第二真空導管124，且經組態以同時或順序地自第一真空埠116抽取第一流體及自第二真空埠120抽取第二流體。在第一流動單元130同時抽取第一流體及第二流體之實施例中，在第一真空導管122及第二真空導管124中之一個或兩個中可包括一或多個閥以施加第一壓力P1 及第二壓力P2 。在圖1C中，第一閥162位於第一真空導管122中，且第二閥164位於第二真空導管124中。第一閥162及第二閥164經組態以在第一真空埠116與第二真空埠120之間提供同時平衡之或不同之壓力。在第一流動單元130順序地抽取第一流體及第二流體之實施例中，第一閥162及第二閥164可循環以在第一真空埠116及第二真空埠120之間交替流動。第一閥162及第二閥164之循環可經組態以使得第一壓力P1 及第二壓力P2 分開地、同時地或其任何組合地施加。
如前所述，第二流動單元132經組態以自第二真空通道128及第二真空埠120抽取第二流體，且第二真空通道128及第二真空埠120分別自第一真空通道112、第二真空通道114及第一真空埠116之周邊向外。在此種佈置中，抽取第二流體至少部分地防止蒸發之結合材料進入第一開口。例如，在一個實施例中，在第一真空通道112及第二真空通道114之周邊產生負壓，該負壓產生了用於在蒸發之結合材料到達第一開口之前將其抽出之路徑。在此種實施例中，較佳藉由第二真空通道128及第二真空埠120而非藉由第一真空通道112及第二真空通道114及第一真空埠116抽取蒸發之結合材料之至少一部分。在一些實施例中，第二導管124可具有一或多個過濾單元126 (例如，網篩)，其經組態以捕獲蒸發之結合材料152並由此防止任何捕獲之蒸發之結合材料污染第二導管124及/或第二流動單元132。
在某些實施例中，第二導管124可在相對短之時間內及/或以相對低之成本更換。第二導管124可為可更換之管，其經組態以保留蒸發之污染物並以一定之時間間隔或偵測到之污染物積聚水平被丟棄。可更換之管可包括一或多個污染物收集特徵(例如盤管或過濾器)，以保留蒸發之污染物。在此點上，可使用任何合適之方法對低於控制極限之值監測補充真空之真空流速，此將指示需要更換補充真空管。在一些實施例中，使用單個補充真空管來抽真空；然而，可使用任何數量之補充真空管來抽真空及保留蒸發之污染物，例如，定位在結合頭之每一側及結合頭之每一隅角上之管。
圖1A所示之實施例具有通常自第一真空埠116徑向向磊晶伸之第一真空通道112及第二真空通道114。例如，第一真空通道可朝向結合頭102之每個隅角延伸，且第二真空通道114通常自第一真空埠116正交於結合頭102之邊緣延伸。第一真空通道112及第二真空通道114基本上在結合頭102之水平中點上鏡像對稱。第一真空通道112及第二真空通道114之此種組態預期會覆蓋結合頭102之第二側108之足夠之表面區域，以確保藉由第一真空通道112及第二真空通道114抽取之空氣提供足夠之吸力以將晶粒140保持至結合頭102。例如，第一真空通道112及第二真空通道114可具有比第一真空埠116大之橫向尺寸。該較大之橫向尺寸可覆蓋晶粒140之較大之表面區域，以便一旦經由第一流動單元130抽真空，有助於更好地將晶粒140固定至結合頭102上。在其他實施例中，省略了第一真空通道112及第二真空通道114，使得第一壓力P1 直接藉由第一真空埠116被施加至晶粒140上。圖1A中所示之第一真空通道112及第二真空通道114之組態意在表示可根據本技術組態之可能之結合頭設計之非限制性實例。熟習此項技術者將理解，根據本技術可包括及組態另外之結合頭設計。
第二真空埠120及第二真空通道128之組態可不同於圖1A所示之實施例。作為另一實例，圖1A所示之實施例僅包括單個口，以自第二真空通道128向第二流體施加真空。在其他實施例中，可提供額外之口以更好地確保真空在整個第二真空通道128中均勻分佈。例如，流體耦接至第二真空通道128及第二流動單元132之附加第二埠(未展示)可被包括在結合頭102之相對端。作為又一實例，代替第二真空通道128完全包圍第一真空通道112及第二真空通道114，第二真空通道128可僅包圍第一真空通道112及第二真空通道114之一部分。例如，第二真空通道128可僅包圍第一真空通道112及第二真空通道114之上部部分及下部部分，或者第二真空通道128可位於蒸發之結合材料更可能進入第一真空通道112及第二真空通道114之其他區域。
圖2A及圖2B說明本技術之半導體處理工具200之實施例(「工具200」)。圖2A及圖2B中所示之工具200之某些特徵類似於上述工具100之特徵，因此，除非另有說明，否則工具200之特徵以200系列表示，200系列中之相同數字對應於100系列中表示之工具100之類似特徵。
首先參考圖2B，工具200包括結合頭202及經由第一真空導管222與結合頭202流體耦接之第一流動單元230。在TCB處理期間，結合頭202可可操作地定位在半導體晶粒240 (「晶粒240」)上方，使得晶粒240之前側242之至少一部分接觸結合頭202之第二側208，同時晶粒240之後側244用結合材料252結合至基板260。結合頭202包括第一真空埠210及流體耦接至第一真空埠210之複數個第一真空通道212及第二真空通道214。第一真空通道212及第二真空通道214可為以類似於結合頭102之方式以圖案形式佈置在第二側208上之槽或溝。複數個第一真空通道212及第二真空通道214經組態以在第二側208上施加真空並與前側242或後側244介面，以在TCB製程期間保持晶粒240。
結合頭202包括與上述結合頭102類似之特徵，除了圖1A至1C所示之凹陷凸緣106之外，第二真空埠120及第二真空通道128被省略，而是由第一補充導管220及第二補充導管228代替(在圖2A中一起展示)。第一補充導管220及第二補充導管228與結合頭202分開並圍繞其周邊設置。參考圖2A，第一補充導管220及第二補充導管228可佈置在圍繞結合頭202之位置處之歧管中，且其經組態以在TCB處理期間自圍繞結合頭202及晶粒240之區域抽取流體(例如，空氣及蒸汽)。在所示之實施例中，第一補充導管220位於沿結合頭202邊緣之中心點附近，且第二補充導管228位於結合頭202之每個隅角附近。所示實施例之第一補充導管220及第二補充導管228中之每一個具有四個，在其他實施例中，根據本技術使用任何合適數量之第一補充導管220及第二補充導管228，包括少於或多於所示實施例之數目的導管。在進一步之實施例中，工具200可完全省略第一補充導管220或第二補充導管228，或者根據在TCB製程中之蒸汽脫氣之濃度，導管可置放在一或多個位置。
第一補充導管220及第二補充導管228經由第二導管224與第二流動單元232流體耦接，該第二導管224可為單個增壓室或單個導管。此等單獨之導管可佈置成導管之開口圍繞晶粒240之周邊部分定位。如同結合頭102之凹陷凸緣106一樣，在一些實施例中，第一補充導管220及第二補充導管228具有帶有開口之端部，該開口位於結合頭202之第二側208上方，以提供與相鄰半導體裝置之間隙。在TCB製程中，工具200之操作基本上類似於本文描述之工具100，且將不詳細描述關於工具200之此操作。
圖1A及圖1B中所示之半導體處理工具100、圖1C中所示之工具110及圖2A及圖2B中所示之工具200可藉由啟動第一流動單元130來操作，以減小第一開口中之壓力，從而使晶粒140之至少一部分與結合頭102之第二側108之至少一部分接觸。晶粒140一與結合頭102接觸，就在晶粒140與結合頭102之間的介面處至少形成部分密封。一旦建立，即使在第一流動單元130(即，真空單元)被停用之後仍可保持密封。以此方式，在一些實施例中，第一流動單元130不需要在晶粒140被結合至基板160之整個時間期間為可操作的。在結合過程中停用第一流動單元130降低了將蒸發之結合材料抽吸通過第一開口並進入第一真空導管122及/或第一流動單元130之驅動力。
在TCB製程中，啟動第二流動單元132以自第二開口(或工具110中之第一閥162及第二閥164)抽取第二流體。因為在所示實施例中，第二開口在第一開口之周邊且圍繞第一開口之至少一部分，與藉由第一開口抽取之第一流體相比，第二流體自晶粒140之外部部分吸入周圍流體(例如，來自逸氣之空氣及污染物)。以此方式，在操作中，第二流體在第一開口周圍提供阻力較小之路徑，該路徑自結合頭102及晶粒140之前側142周圍吸入蒸發之材料。
當結合材料152擴散至晶粒140之底側144之周邊時，第一流動單元130及第二流動單元132可保持工作。以此方式，第二流動單元132可繼續自晶粒140之外部部分抽取第二流體並在晶粒140周圍提供真空，該真空吸入蒸發之結合材料152並防止此種材料在結合頭102之第二側108與晶粒140之前側142之間行進及進入第一真空埠116。在一些實施例中，結合材料152之圓角152可在晶粒140之外部部分形成；然而，晶粒140之厚度可經組態以防止結合頭102被圓角152污染。
圖3展示用於自結合頭102抽取流體之流動系統100的示意圖。流動系統100包括經組態以自結合頭102抽取流體之第一流動單元130及經組態以自結合頭102抽取流體之第二流動單元132。第一流動單元130包括真空單元170、第一再循環閥178、第一排出閥176a、第一入口閥176b及第一壓力感測器174。在一些實施例中，第一流動單元130經由第一真空導管122耦接至結合頭102。真空單元170、閥178、176a及176b及壓力感測器174可各自可操作地連接至控制器172，用於控制藉由真空單元170之流動以維持特定壓力(例如P1 )。例如，控制器172可藉由打開及/或關閉閥178、176a及176b根據第一壓力感測器174之當前值來保持特定壓力。
第二流動單元132包括真空單元180、第二再循環閥188、第二入口閥186a、第二排出閥186b及第二壓力感測器184。第二流動單元132經由第二導管124耦接至結合頭102。真空單元180、閥188、186a及186b及第二壓力感測器184可各自可操作地連接至控制器182，用於控制藉由真空單元180之流動以維持特定壓力(例如P2 )。在一些實施例中，控制器172及182可連接至主控制器(未展示)以提供自結合頭102抽取之流體之更好之控制壓力。熟習此項技術者將認識到，可使用其他流動單元及/或閥佈置來執行如本文所描述之類似功能。
本發明並不旨在為詳盡的或將本技術限制於本文揭示之精確形式。儘管為了說明之目的在此揭示了特定實施例，但如熟習此項技術者將認識到的，在不脫離本技術之情況下，各種等效修改係可能的。例如，雖然說明書集中於使用NCF、NCP及/或WLUF之熱壓結合，但本技術亦可應用於其他製程及/或應用，例如用於微凸塊形成及倒裝晶片之焊劑。在一些情況下，沒有詳細展示或描述公知之結構及功能，以避免不必要地模糊對本技術之實施例之描述。儘管方法之步驟以特定之順序呈現方法之步驟，但替代實施例可以不同之順序執行步驟。類似地，在特定實施例之上下文中揭示之本技術之某些態樣可在其他實施例中組合或消除。此外，雖然可能已在彼等實施例之上下文中揭示了與本技術之某些實施例相關聯之優點，但其他實施例亦表現出此等優點，且並非所有實施例都需要表現出此等優點或本文揭示之其他優點來落入本技術之範圍內。因此，本發明及相關技術可包括本文未明確展示或描述之其他實施例。
如本文中所使用的，術語「垂直」、「橫向」、「上部」、「下部」可係指考慮到附圖中所示之定向之半導體裝置中之特徵之相對方向或位置。例如，「上部」或「最上部」可指被定位成比另一特徵更靠近頁面頂部之特徵。然而，此等術語應該被廣義地解釋為包括具有其他定向之半導體裝置，例如倒置或傾斜定向，其中頂部/底部、上方/下方、之上/之下、上/下、左/右及遠端/近端可根據定向互換。此外，為了便於參考，在本發明中使用相同之附圖標記來標識相似或類似之部件或特徵，但使用相同之附圖標記並不意味著此等特徵應該被解釋為係相同的。實際上，在本文所描述之許多實例中，相同編號之特徵具有複數個在結構及/或功能上彼此不同之實施例。此外，相同之陰影可用於表示在截面中之材料可在組成上係類似的，但使用相同之陰影並不意味著材料應該被解釋為係相同的，除非本文明確指出。
本發明亦可引用數量及數目。除非特別說明，否則此等數量及數目不被認為係限制性的，而是與新技術相關之可能數量或數量之實例。此外，在此點上，本發明可使用術語「複數個」來指代數量或數目。在此點上，術語「複數個」係指多於一個之任何數目，例如兩個、三個、四個、五個等。為了本發明之目的，短語「A、B及C中之至少一個」例如係指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)，包括當列出多於三個元件時所有進一步可能之排列。
自上述內容可理解，本文為了說明之目的已經描述了新技術之特定實施例，但在不脫離本發明之情況下可進行各種修改。因此，本發明僅受所附權利要求之限制。此外，在特定實施例之上下文中描述之新技術之某些態樣亦可在其他實施例中組合或消除。此外，雖然已經在彼等實施例之上下文中描述了與新技術之某些實施例相關聯之優點，但其他實施例亦可表現出此等優點，且並非所有實施例都需要表現出此等優點來落入本發明之範圍內。因此，本發明及相關技術可包括本文未明確展示或描述之其他實施例。
100:半導體處理工具 102:結合頭 104:第一側 106:第一真空埠 108:第二側 110:半導體處理工具 112:第一真空通道 114:第二真空通道 116:第一真空埠 120:第二真空埠 122:第一真空導管 124:第二導管 126:過濾單元 128:第二真空通道 130:第一流動單元 132:第二流動單元 140:半導體晶粒 142:前側 144:後側/底側 152:結合材料/圓角 160:基板 162:第一閥 164:第二閥 170:真空單元 172:控制器 174:壓力感測器 176a:第一排出閥 176b:第一入口閥 178:第一再循環閥 180:真空單元 182:控制器 184:第二壓力感測器 186a:第二入口閥 186b:第二排出閥 188:第二再循環閥 200:半導體處理工具 202:結合頭 204:第一側 208:第二側 212:第一真空通道 214:第二真空通道 216:第一真空埠 220:第一補充導管 222:第一真空導管 224:第二導管 226:過濾單元 228:第二補充導管 230:第一流動單元 232:第二流動單元 240:晶粒 242:前側 244:後側 252:結合材料 260:基板 P1:第一壓力 P2:第二壓力
圖1A為根據本技術之選定實施例組態的結合頭之底部平面圖，且圖1B及圖1C為包括圖1A所示之結合頭之半導體處理工具的截面側視圖。
圖2A為根據本技術之選定實施例組態的結合頭之底部平面圖，且圖2B為包括圖2A所示之結合頭之半導體處理工具的截面側視圖。
圖3為根據本技術之選定實施例組態的流動單元系統之示意圖。
100:半導體處理工具
102:結合頭
104:第一側
106:第一真空埠
108:第二側
112:第一真空通道
114:第二真空通道
116:第一真空埠
120:第二真空埠
122:第一真空導管
124:第二導管
126:過濾單元
128:第二真空通道
130:第一流動單元
132:第二流動單元
140:半導體晶粒
144:後側/底側
152:結合材料/圓角
160:基板
P1:第一壓力
P2:第二壓力

Claims (21)

  1. 一種半導體處理工具，其包含：一結合頭，其具有：一第一埠，其自該結合頭之一第一側朝向一第二側延伸；一第一通道，其流體耦接至該第一埠且自該結合頭之該第二側朝向該第一側並橫向地自該第一埠朝向該結合頭之一周邊延伸，該第一通道在該結合頭之該第二側中形成一細長開口；一凹陷表面，其自該第一通道橫向向外地至少部分地圍繞該結合頭之該周邊而設置，該凹陷表面自該結合頭之該第二側朝向該第一側內縮(inset)；一第二埠，其自該結合頭之該第一側朝向該凹陷表面延伸；及一第二通道，其流體耦接至該第二埠且自該凹陷表面朝向該第一側並橫向地沿著該凹陷表面至少部分地包圍該第一通道延伸，該第二通道在該凹陷表面中形成一細長開口；及一第一流動單元，其流體耦接至該結合頭且經組態以自該第一通道及該第二通道中之一或多個中抽取流體。
  2. 如請求項1之半導體處理工具，其進一步包含一第二流動單元，該第二流動單元流體耦接至該第二埠且經組態以自該第二通道抽取流體，其中該第一流動單元流體耦接至該第一埠且經組態以自該第一通道抽取流體，且包括在該第一通道中產生一第一壓力之一真空單元，且其中該第二流動單元包括在該第二通道中產生一第二壓力之一真空單元。
  3. 如請求項2之半導體處理工具，其中該第一壓力之一絕對值大於該第二壓力之一絕對值。
  4. 如請求項2之半導體處理工具，其中該結合頭進一步包括自該結合頭之該第一側朝向該凹陷表面延伸之一第三埠，該第三埠流體耦接至該第二通道，其中該第二流動單元耦接至該第三埠。
  5. 如請求項1之半導體處理工具，其中該結合頭經組態以定位在一晶粒及一結合材料上方，且其中自該第二通道抽取之該流體至少部分地防止蒸發之結合材料進入該第一通道。
  6. 如請求項1之半導體處理工具，其中該第一埠及該第一通道包含穿過該結合頭之一第一開口，且其中該第二埠及該第二通道一起包含穿過該結合頭完全包圍該第一開口之一第二開口。
  7. 如請求項1之半導體處理工具，其中該第一埠及該第二埠以及該第一通道及該第二通道各自延伸穿過該結合頭至一共同深度。
  8. 如請求項1之半導體處理工具，其進一步包含一第三通道，該第三通道流體耦接至該第一埠且自該第一埠沿著該第二側朝向該結合頭之一周邊在一橫向方向上延伸，該第三通道在該結合頭之該第二側中形成一第二細長開口，其中該第三通道設置成與該第一通道成一角度。
  9. 一種半導體處理工具，其包含：一結合頭，其具有自該結合頭之一第一側朝向一第二側延伸之一埠；及一第一通道，其流體耦接至該埠且自該埠沿著該第二側朝向該結合頭之一周邊在一橫向方向上延伸，該第一通道在該結合頭之該第二側中形成一細長開口；一真空歧管，其具有沿著該結合頭之一側延伸之一第一導管，該第一導管具有在該第一側及該第二側之間自該結合頭橫向向外定位之一第一真空開口；及一第一流動單元，其流體耦接至該結合頭且經組態以自該第一通道及該第一導管中之一或多者抽取流體。
  10. 如請求項9之半導體處理工具，其進一步包含一第二流動單元，該第二流動單元流體耦接至該真空歧管且經組態以藉由該第一導管抽取流體，其中該第一流動單元流體耦接至該埠且經組態以自該第一通道抽取空氣，且包括在該第一通道中產生一第一壓力之一真空單元，且其中該第二流動單元包括在該第一導管中產生一第二壓力之真空單元。
  11. 如請求項10之半導體處理工具，其中該第一壓力之一絕對值大於該第二壓力之一絕對值。
  12. 如請求項9之半導體處理工具，其中該結合頭進一步包括一第二導管，該第二導管流體耦接至該真空歧管且沿著該結合頭之一側延伸，該第 二導管具有自該結合頭橫向向外定位之一第二真空開口。
  13. 如請求項12之半導體處理工具，其中該第一真空開口定位在沿著該結合頭之一側之一中點附近，且其中該第二真空開口定位在該結合頭之一隅角附近。
  14. 如請求項9之半導體處理工具，其中該結合頭經組態以定位在一晶粒及一結合材料上方，且其中自該第一導管抽取之該流體至少部分地防止蒸發之結合材料進入該第一通道。
  15. 如請求項9之半導體處理工具，其中該埠及該第一通道包含穿過該結合頭之一第一開口，且其中該第一導管及該第一真空開口一起包含自該第一開口橫向向外之一第二開口。
  16. 如請求項9之半導體處理工具，其進一步包含一第二通道，該第二通道流體耦接至該埠且自該埠沿著該第二側朝向該結合頭之一周邊在一橫向方向上延伸，該第二通道在該結合頭之該第二側中形成一第二細長開口，其中該第二通道設置成與該第一通道成一角度。
  17. 一種用於抑制蒸發之結合材料進入一真空系統之方法，該方法包含：經由一第一流動單元自一第一埠抽取空氣，該第一埠自一結合頭之一第一側朝向一第二側延伸，其中該第一埠流體耦接至該結合頭之一第一 通道，該第一通道自該結合頭之該第二側朝向該第一側並橫向地自該埠朝向該結合頭之一周邊延伸，該第一通道在該結合頭之該第二側中形成一細長開口；及經由一第二流動單元自一第二埠抽取空氣，其中該第二埠流體耦接至自該第一通道橫向向外定位之一第二導管，使得污染物流入該第二通道中，其中該第二導管為一第二通道，該第二通道自一凹陷表面朝向該第一側延伸且至少部分地圍繞該結合頭之該周邊自該第一通道橫向向外地設置，其中該凹陷表面定位成自該結合頭之該第二側內縮，其中該第二通道在該凹陷表面中形成一細長開口，且其中該第二通道至少基本上(substantially)包圍該第一通道。
  18. 如請求項17之方法，其中該第二通道完全包圍該第一通道。
  19. 如請求項17之方法，其中該第二導管為一真空歧管，該真空歧管具有沿著該結合頭之一側延伸之一部分，該第二導管具有自該結合頭橫向向外定位之一第二真空開口。
  20. 如請求項17之方法，其進一步包含：將該結合頭定位在至少部分地被一結合材料包圍之一晶粒上方，其中經由該第二流動單元抽取空氣包括防止來自該結合材料之蒸氣流過該第一埠。
  21. 如請求項17之方法，其中： 該第一埠自該結合頭之該第一側延伸至該結合頭之一中間深度，及該第一通道自該結合頭之該第二側延伸至該結合頭之該中間深度。
TW109138552A 2019-11-22 2020-11-05 半導體之熱壓結合中的污染物控制及相關系統和方法 TWI759944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/693,192 US11410964B2 (en) 2019-11-22 2019-11-22 Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
US16/693,192 2019-11-22

Publications (2)

Publication Number Publication Date
TW202137365A TW202137365A (zh) 2021-10-01
TWI759944B true TWI759944B (zh) 2022-04-01

Family

ID=75923125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138552A TWI759944B (zh) 2019-11-22 2020-11-05 半導體之熱壓結合中的污染物控制及相關系統和方法

Country Status (3)

Country Link
US (2) US11410964B2 (zh)
CN (1) CN112838026A (zh)
TW (1) TWI759944B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410964B2 (en) * 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
US11652080B2 (en) * 2021-05-27 2023-05-16 Intel Corporation Thermal compression bonder nozzle with vacuum relief features

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209967A (en) * 2010-08-20 2012-03-01 Fujitsu Ltd Electronic packaging apparatus and electronic packaging method
TW201328807A (zh) * 2012-01-11 2013-07-16 Advanced Semiconductor Eng 用於覆晶接合之熱壓頭
TW201739025A (zh) * 2016-03-24 2017-11-01 Shinkawa Kk 接合裝置
US20190067238A1 (en) * 2017-08-25 2019-02-28 Micron Technology, Inc. Methods and systems for inhibiting bonding materials from contaminating a semiconductor processing tool

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586344B2 (ja) * 1994-09-30 1997-02-26 日本電気株式会社 キャリアフィルム
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US6309915B1 (en) * 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6160309A (en) * 1999-03-25 2000-12-12 Le; Hiep Press-fit semiconductor package
US6187613B1 (en) * 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
US6703299B2 (en) * 2001-12-21 2004-03-09 Intel Corporation Underfill process for flip-chip device
WO2006129520A1 (ja) * 2005-05-30 2006-12-07 Nitto Denko Corporation 圧着離型シートおよび巻回体
AU2009234506B2 (en) * 2008-04-09 2013-11-21 Agency For Science, Technology And Research Multilayer film for encapsulating oxygen and/or moisture sensitive electronic devices
CN101960578B (zh) * 2008-04-18 2013-01-02 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜
KR101562021B1 (ko) * 2009-08-11 2015-10-20 삼성전자주식회사 반도체 칩 부착 장치 및 반도체 칩 부착 방법
KR102500161B1 (ko) * 2016-01-15 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102318044B1 (ko) * 2016-02-29 2021-10-28 한국전자통신연구원 전극체 및 전극체 제조 방법
US9799580B2 (en) * 2016-03-24 2017-10-24 Nxp Usa, Inc. Semiconductor device package and methods of manufacture thereof
US10734259B2 (en) * 2016-11-21 2020-08-04 Shinkawa Ltd. Electronic component mounting apparatus
KR20200139390A (ko) * 2019-06-04 2020-12-14 삼성전자주식회사 본딩 장치 및 그를 포함하는 반도체 패키지의 제조 설비
US11410964B2 (en) 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
US11652080B2 (en) * 2021-05-27 2023-05-16 Intel Corporation Thermal compression bonder nozzle with vacuum relief features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209967A (en) * 2010-08-20 2012-03-01 Fujitsu Ltd Electronic packaging apparatus and electronic packaging method
TW201328807A (zh) * 2012-01-11 2013-07-16 Advanced Semiconductor Eng 用於覆晶接合之熱壓頭
TW201739025A (zh) * 2016-03-24 2017-11-01 Shinkawa Kk 接合裝置
US20190067238A1 (en) * 2017-08-25 2019-02-28 Micron Technology, Inc. Methods and systems for inhibiting bonding materials from contaminating a semiconductor processing tool

Also Published As

Publication number Publication date
US11908828B2 (en) 2024-02-20
US20220320037A1 (en) 2022-10-06
US11410964B2 (en) 2022-08-09
TW202137365A (zh) 2021-10-01
US20210159206A1 (en) 2021-05-27
CN112838026A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US11908828B2 (en) Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
TWI820175B (zh) 半導體裝置及半導體封裝
TW202329360A (zh) 用於晶粒堆疊的流體冷卻
JP4869664B2 (ja) 半導体装置の製造方法
US7371606B2 (en) Manufacturing method of a semiconductor device
TWI528505B (zh) 半導體結構及其製造方法
US8819923B2 (en) Joint apparatus
JP2006332563A (ja) ウェハ搬送装置、ウェハ積層体搬送装置及び積層型半導体装置製造方法
US11031369B2 (en) Apparatus for bond wave propagation control
TW201137979A (en) Apparatus and method for processing a substrate
US20130320071A1 (en) Apparatus and Method of Substrate to Substrate Bonding for Three Dimensional (3D) IC Interconnects
JP6126052B2 (ja) リフロ処理ユニット及び基板処理装置
TWI636843B (zh) 接合裝置、接合系統、接合方法及電腦記憶媒體
TWI824443B (zh) 用於將多個半導體晶片互連之裝置、方法及晶片處置器
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
US10700038B2 (en) Methods and systems for inhibiting bonding materials from contaminating a semiconductor processing tool
KR20220081252A (ko) 본딩 헤드 및 이를 갖는 본딩 장치
WO2023207399A1 (zh) 一种直孔硅通孔的介质层填充方法
JP2014165405A (ja) 流路部材、これを用いた真空吸着装置および冷却装置ならびに流路部材の製造方法
TW202010000A (zh) 用於基底薄化的方法及系統
US10957542B2 (en) Method of processing wafer
KR20220087195A (ko) 본딩장치 및 본딩방법
KR102056186B1 (ko) 반도체 패키지 픽업 장치
TWI846796B (zh) 將半導體元件接合至基板的方法及相關接合系統
WO2023109327A1 (zh) 硅片及其硅孔的填充方法