TWI759611B - 積體電路及其形成方法 - Google Patents

積體電路及其形成方法 Download PDF

Info

Publication number
TWI759611B
TWI759611B TW108123682A TW108123682A TWI759611B TW I759611 B TWI759611 B TW I759611B TW 108123682 A TW108123682 A TW 108123682A TW 108123682 A TW108123682 A TW 108123682A TW I759611 B TWI759611 B TW I759611B
Authority
TW
Taiwan
Prior art keywords
tunnel junction
magnetic tunnel
junction device
operable
tunable
Prior art date
Application number
TW108123682A
Other languages
English (en)
Other versions
TW202011617A (zh
Inventor
姜慧如
林仲德
曹敏
米玉傑
賴昇志
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202011617A publication Critical patent/TW202011617A/zh
Application granted granted Critical
Publication of TWI759611B publication Critical patent/TWI759611B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

在部分實施例中，本揭露涉及積體電路。積體電路具有可操作磁穿隧接面(magnetic tunnel junction,MTJ)裝置，其被配置為儲存數據狀態。可操作磁穿隧接面裝置耦合到位元線。可調節存取裝置耦合到可操作磁穿隧接面裝置和第一字元線之間。可調節存取裝置具有一個或多個可調節磁穿隧接面裝置，可調節磁穿隧接面裝置被配置為控制提供給可操作磁穿隧接面裝置的電流。

Description

積體電路及其形成方法
本揭露關於積體電路及其形成方法。
許多現代電子設備包括被配置為儲存數據的電子記憶體。電子記憶體可以是揮發性記憶體(volatile memory)或非揮發性記憶體(non-volatile memory)。揮發性記憶體在供電時儲存數據，而非揮發性記憶體在斷電時能夠儲存數據。磁阻式隨機存取記憶體(magneto-resistive random-access memory,MRAM)是下一代非揮發性記憶體技術中的前景看好的候選者。
本揭露提供一種積體電路，積體電路包括可操作磁穿隧接面裝置和可調節存取裝置。可操作磁穿隧接面裝置耦合到位元線，其中可操作磁穿隧接面裝置被配置為儲存數據狀態。可調節存取裝置耦合到可操作磁穿隧接面裝置和第一字元線之間，其中可調節存取裝置包含一個或複數個可調節磁穿隧接面裝置，可調節磁穿隧接面裝置被配置為控制提供給可操作 磁穿隧接面裝置的電流。
本揭露提供一種積體電路，積體電路包括第一互連層和可操作磁穿隧接面裝置。第一互連層設置在基板上的介電質結構內，其中第一互連層透過介電質結構與基板分離。可操作磁穿隧接面裝置配置在第一互連層正上方並且被配置為儲存數據狀態，其中可操作磁穿隧接面裝置透過連續導電路徑電耦合到位元線和第一字元線之間，其中連續導電路徑包含複數個互連層且不延伸穿過基板。
本揭露提供一種形成積體電路的方法，包括以下步驟。形成第一互連層於基板上。形成複數個磁穿隧接面裝置於第一互連層正上方，其中磁穿隧接面裝置包含可操作磁穿隧接面裝置和一個或複數個可調節磁穿隧接面裝置，其被配置為選擇性地控制流向可操作磁穿隧接面裝置的電流。形成第二互連層於磁穿隧接面裝置上，其中第一互連層和第二互連層中的一個或兩個定義位元線和一個或複數個字元線。
100、200、500、600、700、800:記憶體電路
102:記憶體陣列
104a,1、104a,2、104b,1、104b,2、202a,1、202a,2、202a,3、202b,1、202b,2、202b,3、502a,1、502a,2、502a,3、502b,1、502b,2、502b,3、502c,1、502c,2、502c,3、602a,1、602a,2、602a,3、602b,1、602b,2、602b,3、602c,1、602c,2、602c,3、702a,1、702a,2、702a,3、702b,1、702b,2、702b,3、702c,1、702c,2、702c,3、802a,1、802a,2、802a,3、802b,1、802b,2、802b,3、802c,1、802c,2、802c,3:記憶體單元
106、106a,1、106b,1:可操作磁穿隧接面裝置
108、108a,1、108b,1:可調節存取裝置
109、204、206、504、506、604、804、806、808:可調 節磁穿隧接面裝置
110、110a、110b:固定層
112、112a、112b:介電隧道阻障
114、114a、114b:自由層
115、607:控制電路
116:位元線解碼器
118:字元線解碼器
120:控制單元
300、302、304:示意圖
306:感測放大器
308:電流源
400、414:積體晶片
402:基板
404:介電質結構
406a、406b、406c、406d、406e、406f:互連層
408:底部電極通孔
410:頂部電極通孔
412:通孔
412a、412b、412c、412d:多個通孔
508、608、704、810、900、1000、1100、1200:橫截面圖
606:偏壓電路
902:介電質層
904、1102、1104:層間介電質層
906:溝槽
1300:方法
1302、1304、1306、1308、1310、1312:步驟
d:非零距離
I1、I2、I3、I4:電流
IR:讀取電流
IREF:參考電流
ISW:開關電流
V1、V2、V3、V4:偏壓電壓
w1、w2、w3:寬度
BLy、BLz、BL1、BL2、BL3、BL5、BL6:位元線
WLx、WLy、WL1、WL2、WL3、WL4、WL5、WL6:字元線
BVLy、BVL1、BVL2、BVL3:偏壓電壓線
SADDR1、SADDR2、SADDR3:位址
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應注意，根據工業中的標準實踐，各種特徵未按比例繪製。實際上，為了清楚討論，可以任意增加或減少各種特徵的尺寸。
第1圖繪示具有可調節存取裝置的記憶體電路之部分實施例的示意圖，此可調節存取裝置被配置為選擇性地提供對可操 作磁穿隧接面(magnetic tunnel junction,MTJ)裝置的存取；第2圖繪示具有可調節存取裝置的記憶體電路之一些另外的實施例的示意圖，此可調節存取裝置包括被配置為選擇性地提供對可操作磁穿隧接面裝置的存取的可調節磁穿隧接面裝置；第3A圖至第3C圖繪示第2圖所揭露的記憶體電路的讀取和寫入操作的部分實施例的示意圖；第4A圖至第4B圖繪示對應於第2圖所揭露的記憶體電路的積體晶片的橫截面圖的部分實施例；第5A圖至第5B圖繪示具有可調節存取裝置的記憶體電路的一些另外的實施例，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取；第6A圖至第6B圖繪示具有可調節存取裝置的記憶體電路的一些另外的實施例，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取；第7A圖至第7B圖繪示具有可調節存取裝置的記憶體電路的一些另外的實施例，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取；第8A圖至第8B圖繪示具有可調節存取裝置的記憶體電路的一些另外的實施例，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取；第9圖至第12圖繪示形成具有記憶體電路的積體晶片的方法的部分實施例，此記憶體電路包括具有可調節存取裝置的記 憶體單元，其中可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取；以及第13圖繪示形成具有記憶體電路的積體晶片的方法的部分實施例的流程圖，此記憶體電路包括具有可調節存取裝置的記憶體單元，其中此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取。
以下公開內容提供了用於實現所提供主題的不同特徵的許多不同實施例或示例。以下描述元件和配置的具體示例以簡化本揭露。當然，這些僅僅是示例，而不是限制性的。例如，在隨後的描述中在第二特徵之上或上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括可以在第一特徵和第二特徵之間形成附加特徵，以使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本揭露可以在各種示例中重複參考數字和/或文字。此重複是為了簡單和清楚的目的，並且其本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，這裡可以使用空間相對術語，例如「在...下面」、「在...下方」、「低於」、「在...上面」、「高於」等，以便於描述如圖所示的一個元件或特徵與另一個元件或特徵的相關關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋這 裡使用的空間相對描述符號。
磁阻式隨機存取記憶體(magneto-resistive random-access memory,MRAM)單元包括垂直配置在導電電極之間的磁穿隧接面(magnetic tunnel junction,MTJ)。磁穿隧接面包括透過隧道阻擋層與自由層隔開的固定層。固定層的磁取向是靜態的(即，固定的)，而自由層的磁取向能夠相對於固定層在平行配置和反平行配置之間切換。平行配置提供低電阻狀態，其將數據數位地儲存為第一位元值(例如，邏輯「1」)。反平行配置提供高電阻狀態，其將數據數位地儲存為第二位元值(例如，邏輯「0」)。
隨著積體晶片功能的增加，對更多記憶體的需求也增加，造成積體晶片設計者和製造商增加可用的記憶體數量而減小積體晶片的尺寸和功耗。為了實現這一目標，在過去幾十年中，記憶體單元組件的尺寸已經大幅縮小。與其他記憶體類型相比，磁穿隧接面裝置的一個優點是磁穿隧接面裝置的磁穿隧接面可以製作成非常小的尺寸。然而，在磁阻式隨機存取記憶體單元中，驅動電晶體(即，存取電晶體)用於在讀取和/或寫入操作期間選擇性地向相關聯的磁穿隧接面裝置提供電壓和/或電流。因為磁阻式隨機存取記憶體單元通常使用相對高的電壓和/或電流進行寫入操作，所以驅動電晶體的尺寸可能相對較大。雖然磁阻式隨機存取記憶體單元的磁穿隧接面可以具有小尺寸，然而相對大尺寸的驅動電晶體限制了記憶體陣列內的小磁阻式隨機存取記憶體單元可以縮小的程度。
在部分實施例中，本揭露涉及一種積體晶片，其 包括具有多個記憶體單元(例如，磁阻式隨機存取記憶體單元)的記憶體陣列，所述記憶體單元不包括驅動電晶體(即，不使用驅動電晶體來提供電壓和/或電流到記憶體單元)。而是，多個記憶體單元分別包括可調節存取裝置，其被配置為選擇性地提供對記憶體陣列內的可操作磁穿隧接面裝置的存取。可調節存取裝置具有耦合到可操作磁穿隧接面裝置的一個或多個可調節磁穿隧接面裝置。一個或多個可調節磁穿隧接面裝置配置成透過控制(即調節)提供給可操作磁穿隧接面裝置的電流來選擇性地提供對可操作磁穿隧接面裝置的存取。透過使用可調節存取裝置選擇性地提供在記憶體陣列內的可操作磁穿隧接面裝置的存取，可以減小記憶體陣列內的記憶體單元(例如，磁阻式隨機存取記憶體單元)的尺寸，因為尺寸不再取決於驅動電晶體的大小。
第1圖繪示具有可調節存取裝置的記憶體電路100的部分實施例的示意圖，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取。
記憶體電路100包括具有多個記憶體單元104a,1至104b,2的記憶體陣列102。多個記憶體單元104a,1至104b,2以行和/或列配置在記憶體陣列102內。例如，記憶體單元的第一行包括記憶體單元104a,1和104a,2，而記憶體單元的第一列包括記憶體單元104a,1和104b,1。在部分實施例中，多個記憶體單元104a,1至104b,2可包括多個磁阻式隨機存取記憶體單元。
多個記憶體單元104a,1至104b,2(例如，磁阻式隨機存取記憶體單元)分別包括耦合到可調節存取裝置108的可 操作磁穿隧接面裝置106。可操作磁穿隧接面裝置106包括磁穿隧接面(MTJ)，其中磁穿隧接面具有透過介電隧道阻障112a而與自由層114a間隔開的固定層110a。固定層110a具有固定的磁化，而自由層114a具有可在操作期間(透過穿隧磁阻(tunnel magnetoresistance,TMR)效應)改變的磁化，以相對於固定層110a的磁化為平行(parallel)(即，「P」狀態)或反平行(anti-parallel)(即，「AP」狀態)。固定層110a和自由層114a之間的磁化關係限定了磁穿隧接面的電阻狀態，從而使得多個記憶體單元104a,1至104bb,2能夠分別儲存具有基於在記憶體單元內的可操作磁穿隧接面裝置106的電阻的值的數據狀態。例如，如果第一可操作磁穿隧接面裝置106a,1具有低電阻狀態則第一記憶體單元104a,1將儲存第一位元值(例如，邏輯「0」)或如果第一可操作磁穿隧接面裝置106a,1具有高電阻狀態，則第一記憶體單元104a,1將儲存第二位元值(例如，邏輯「1」)。
可調節存取裝置108分別具有電阻，透過此電阻可以控制提供給相關聯的可操作磁穿隧接面裝置106的電流。例如，將第一可調節存取裝置108a,1配置為控制提供給第一可操作磁穿隧接面裝置106a,1的電流，將第二可調節存取裝置108b,1配置為控制提供給第二可操作磁穿隧接面裝置106b,1的電流等。將可調節存取裝置108配置為透過控制提供給可操作磁穿隧接面裝置106的電流來選擇性地提供對記憶體陣列102內的一個或多個可操作磁穿隧接面裝置106的存取。
在部分實施例中，可調節存取裝置108可包括一 個或多個可調節磁穿隧接面裝置109，其分別包括磁穿隧接面，而磁穿隧接面具有透過介電隧道阻障112b而與自由層114b分離的固定層110b。例如，在部分實施例中，可調節存取裝置108可包括並聯耦合到相關聯的可操作磁穿隧接面裝置106的第一可調節磁穿隧接面裝置和第二可調節磁穿隧接面裝置206。在部分實施例中，第一可調節磁穿隧接面裝置、第二可調節磁穿隧接面裝置和可操作磁穿隧接面裝置106分別包括具有透過介電隧道阻障而與自由層間隔開的固定層的磁穿隧接面。在部分實施例中，固定層110可包括鈷(Co)、鐵(Fe)、硼(B)、鎳(Ni)、釕(Ru)、銥(Ir)、鉑(Pt)或其相似物等。在部分實施例中，介電隧道阻障可包括氧化鎂(MgO)、氧化鋁(Al2O3)或其相似物等。在部分實施例中，自由層可包括鈷(Co)、鐵(Fe)、硼(B)或其相似物等。
在其他實施例中，可調節存取裝置108可包括一個或多個電阻器(例如，包括氮化鉭、鉭、氮化鈦、鈦、鎢等的薄膜電阻器)。例如，在部分實施例中，可調節存取裝置108可包括與可操作磁穿隧接面裝置106並聯耦合的第一薄膜電阻器和第二薄膜電阻器。在各種實施例中，可調節存取裝置108可包括具有基本上相似尺寸或不同尺寸的電阻器。
記憶體陣列102透過多條位元線BL1至BL2和多條字元線WL1至WL2耦合到控制電路115。在部分實施例中，控制電路115包括耦合到多條位元線BL1至BL2的位元線解碼器116和耦合到多條字元線WL1至WL2的字元線解碼器118。可調節存取裝置108耦合到字元線WLx(x=1或2)和可操作磁 穿隧接面裝置106之間，而可操作磁穿隧接面裝置106耦合到可調節存取裝置108和位元線BLy之間(y=1或2)。
為了存取可操作磁穿隧接面裝置106，將位元線解碼器116配置為基於從控制單元120接收的位址SADDR1選擇性地向一個或多個位元線BL1至BL2提供信號(例如，電壓)，而將字元線解碼器118配置為基於從控制單元120接收的位址SADDR2選擇性地向一個或多個字元線WL1至WL2提供信號(例如，電壓)。將可調節存取裝置108配置成調節信號提供給相關聯的可操作磁穿隧接面裝置106的電流，從而選擇性地提供對相關聯的可操作磁穿隧接面裝置106的存取。例如，在寫入操作期間，記憶體陣列102內的可調節存取裝置108可以提供大於或等於最小開關電流(即，足以使記憶體單元的數據狀態改變的電流)的電流到所選記憶體單元內的可操作磁穿隧接面裝置，而提供小於最小開關電流的電流到未被選擇的記憶體單元內的可操作磁穿隧接面裝置。
使用可調節存取裝置108選擇性地提供對可操作磁穿隧接面裝置106的存取提供了沒有驅動電晶體的記憶體單元。具有無驅動電晶體的記憶體單元允許減小記憶體陣列102的尺寸，從而提高記憶體電路100的性能並降低記憶體電路100的成本。
第2圖繪示具有可調節存取裝置的記憶體電路200的一些另外的實施例的示意圖，此可調節存取裝置包括被配置為選擇性地提供對可操作磁穿隧接面裝置的存取的可調節磁穿隧接面裝置。
記憶體電路200包括記憶體陣列102，記憶體陣列102具有以行和列配置的多個記憶體單元202a,1至202c,3(例如，磁阻式隨機存取記憶體單元)。多個記憶體單元202a,1至202c,3分別包括配置成儲存數據的可操作磁穿隧接面裝置106和配置成透過調節提供給可操作磁穿隧接面裝置106的電流來選擇性地提供對可操作磁穿隧接面裝置106的存取的可調節存取裝置108。
在部分實施例中，可調節存取裝置108包括耦合到可操作磁穿隧接面裝置106的同一層的第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206。例如，第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206可以都耦合到可操作磁穿隧接面裝置106的固定層110。在部分實施例中，第一可調節磁穿隧接面裝置204耦合到可操作磁穿隧接面裝置106和第一字元線WLx(x=1,3,5)之間，並且第二可調節磁穿隧接面裝置206耦合到可操作磁穿隧接面裝置106和第二字元線WLy(y=2,4,6)之間。例如，在第一記憶體單元202a,1中，第一可調節磁穿隧接面裝置204耦合到可操作磁穿隧接面裝置106和字元線WL1之間，而第二可調節磁穿隧接面裝置206耦合到可操作磁穿隧接面裝置106和字元線WL2之間。
第一可調節磁穿隧接面裝置204、第二可調節磁穿隧接面裝置206和可操作磁穿隧接面裝置106分別包括具有透過介電隧道阻障112而與自由層114分離的固定層110的磁穿隧接面。在部分實施例中，固定層110可包括鈷(Co)、鐵 (Fe)、硼(B)、鎳(Ni)、釕(Ru)、銥(Ir)、鉑(Pt)等。在部分實施例中，介電隧道阻障112可包括氧化鎂(MgO)、氧化鋁(Al2O3)等。在部分實施例中，自由層114可包括鈷(Co)、鐵(Fe)、硼(B)等。
在操作期間，將字元線解碼器118配置為選擇性地將信號施加到耦合到記憶體陣列102的一個或多個字元線WL1至WL6，並且將位元線解碼器116配置為選擇性地將信號施加到耦合到記憶體陣列102的一個或多個位元線BL1至BL3。透過選擇性地將信號施加到一個或多個字元線WL1至WL6和一個或多個位元線BL1至BL3，多個可操作磁穿隧接面裝置106中之不同的可操作磁穿隧接面裝置可以以互斥的方式選擇性地存取。
例如，第3A圖至第3B圖繪示示意圖300和302，其繪示第2圖之記憶體電路200的寫入操作的部分實施例。示意圖300和302所示的寫入操作是執行寫入操作方法的一個非限制性實施例。在其他實施例中，可以替代地使用執行寫入操作的其他方法。
第3A圖至第3B圖中所示的寫入操作在第一動作期間(如第3A圖所示)將第一數據狀態寫入記憶體陣列的行中的一個或多個記憶體單元，並且在隨後的第二動作期間(如第3B圖所示)將第二數據狀態寫入記憶體陣列的行中的一個或多個記憶體單元，以便使用兩步驟過程將數據寫入記憶體陣列102的整行。應當理解，要將數據寫入磁穿隧接面裝置，所提供之通過磁穿隧接面裝置的電流必須大於開關電流(即，臨 界開關電流)。未大於開關電流的電流將不會導致電阻狀態之間的切換，因此不會將數據寫入記憶體陣列102內的磁穿隧接面裝置。在部分實施例中，可以在高電阻狀態利用可調節磁穿隧接面裝置(例如，第2圖中的204至206)執行所揭露的寫入操作，以便在選定和未選擇的單元之間提供隔離。
如第3A圖的示意圖300所示，透過將第一數據狀態寫入記憶體陣列102的第一行301的第一記憶體單元202a,1和第三記憶體單元202a,3中的可操作磁穿隧接面裝置來執行寫入操作的第一動作。透過將第一非零偏壓電壓V1(例如，2V)施加到字元線WL1和WL2，將第二非零偏壓電壓V2(例如，6V)施加到字元線WL3，將第三非零偏壓電壓V3(例如，8V)施加到位元線BL1和BL3，以及將第四非零偏壓電壓V4(例如，4V)施加到位元線BL2來執行寫入操作的第一動作。第一非零偏壓電壓V1(例如，2V)與第三非零偏壓電壓V3(例如，8V)之間的差異導致第一電流I1流過在第一記憶體單元202a,1和第三記憶體單元202a,3內的可調節磁穿隧接面裝置。第一電流I1小於開關電流ISW，使得在第一記憶體單元202a,1和第三記憶體單元202a,3內的可調節磁穿隧接面裝置的狀態不改變。然而，來自可調節磁穿隧接面裝置的電流加在一起，使得兩倍的第一電流I1流過在第一記憶體單元202a,1和第三記憶體單元202a,3內的可操作磁穿隧接面裝置。兩倍的第一電流I1大於開關電流ISW，以將第一數據狀態寫入在第一記憶體單元202a,1和第三記憶體單元202a,3中的可操作磁穿隧接面裝置。
在第二記憶體單元202a,2內的可操作磁穿隧接面 裝置不受寫入操作的第一動作的影響，因為第一非零偏壓電壓V1(例如，2V)與第四非零偏壓電壓V4(例如，4V)之間的差異使第二電流I2流過在第二記憶體單元202a,2內的可調節磁穿隧接面裝置。然而，兩倍的第二電流I2小於開關電流ISW，因此數據狀態不會被寫入到第二記憶體單元202a,2內的可操作磁穿隧接面裝置。類似地，耦合到字元線WL3和WL4的可操作磁穿隧接面裝置也不受寫入操作的第一動作的影響。
如第3B圖的示意圖302所示，透過將第二數據狀態寫入記憶體陣列102的第一行301中的第二記憶體單元202a,2內的可操作磁穿隧接面裝置來執行寫入操作的第二動作。透過將第一非零偏壓電壓V1(例如，6V)施加到字元線WL1和WL2，將第二非零偏壓電壓V2(例如，2V)施加到位元線BL1和BL3以及將第三偏壓電壓V3(例如，0V)施加到位元線BL2來執行寫入操作的第二動作。第一非零偏壓電壓V1(例如，6V)和第三偏壓電壓V3(例如，0V)之間的差異導致第一電流I1流過第二記憶體單元202a,2內的可調節磁穿隧接面裝置。第一電流I1小於開關電流ISW，因此第二記憶體單元202a,2內的可調節磁穿隧接面裝置的狀態不會改變。然而，兩倍的第一電流I1(其流過第二記憶體單元202a,2內的可操作磁穿隧接面裝置)大於開關電流ISW，因此第二數據狀態會被寫入記憶體單元202a,2內可操作磁穿隧接面裝置。
第一記憶體單元202a,1和第三記憶體單元202a,3內的可操作磁穿隧接面裝置不受寫入操作的第二動作的影響，因為第一非零偏壓電壓V1(例如，6V)和第二非零偏壓 電壓V2(例如，2V)之間的差異使得小於切換電流的第二電流I2流過第一記憶體單元202a,1和第三記憶體單元202a,3內的可調節磁穿隧接面裝置。然而，兩倍的第二電流I2小於開關電流ISW，因此數據狀態不會被寫入第一記憶體單元202a,1和第三記憶體單元202a,3內的可操作磁穿隧接面裝置。
第3C圖繪示示意圖304的部分實施例，其繪示從可操作磁穿隧接面裝置讀取數據狀態的讀取操作。
如示意圖304所示，透過將第一非零偏壓電壓V1(例如，2V)施加到字元線WL1，以對第一記憶體單元202a,1內的第一可操作磁穿隧接面裝置執行讀取操作。第一非零偏壓電壓V1將使讀取電流IR通過第一記憶體單元202a,1內的第一可操作磁穿隧接面裝置。通過第一可操作磁穿隧接面裝置的讀取電流IR具有取決於第一可操作磁穿隧接面裝置的電阻狀態的值。例如，如果第一可操作磁穿隧接面裝置處於低電阻狀態(例如，儲存邏輯「0」)，則讀取電流IR將大於第一可操作磁穿隧接面裝置處於高電阻狀態(例如，儲存邏輯「1」)時的讀取電流IR。
在部分實施例中，位元線解碼器116可以包括被配置為決定記憶體陣列102的期望輸出的多工器。多工器被配置為從第一記憶體單元202a,1內的第一可操作磁穿隧接面裝置選擇性地提供讀取電流IR到感測放大器306(其中感測放大器306被配置為將讀取電流IR與由電流源308產生的參考電流IREF進行比較)以決定儲存在第一記憶體單元202a,1內的第一可操作磁穿隧接面裝置中的數據狀態。
第4A圖說明對應於第2圖的記憶體陣列102的積體晶片400的部分實施例的橫截面圖。
積體晶片400包括配置在基板402上方的介電質結構404。介電質結構404圍繞第一記憶體單元202a,1和與第一記憶體單元202a,1橫向地鄰近的第二記憶體單元202b,1。介電質結構404還圍繞多個導電互連層406a至406c。在部分實施例中，介電質結構404可包括多個堆疊的層間介電質層。在各種實施例中，多個堆疊的層間介電質層可包括氧化矽、氟摻雜的氧化矽、碳摻雜的氧化矽等中的一種或多種。在各種實施例中，多個導電互連層406a至406c可包括銅、鋁、鎢、碳納米管等。
第一記憶體單元202a,1和第二記憶體單元202b,1分別包括可調節存取裝置108和可操作磁穿隧接面裝置106。可調節存取裝置108耦合到定義多個字元線WL1至WL4的第一互連層406a。多個字元線WL1至WL4中的兩個耦合到第2圖記憶體陣列102的行內的相應記憶體單元。例如，字元線WL1至WL2可以耦合到在第一行的第一記憶體單元202a,1中，字元線WL3至WL4可以耦合到在第二行的第二記憶體單元202b,1。在部分實施例中，多個字元線WL1至WL4可以與基板402分開非零距離d。第二互連層406b配置在可調節存取裝置108和可操作磁穿隧接面裝置106之間。可操作磁穿隧接面裝置106還耦合到定義位元線BL1的第三互連層406c，其中位元線BL1耦合到配置在記憶體陣列102的列內的記憶體單元內的可操作磁穿隧接面裝置106。例如，位元線BL1耦合到第2圖的記憶體陣列 102的列內的可操作磁穿隧接面裝置106。
在部分實施例中，可操作磁穿隧接面裝置106透過連續導電路耦合到位元線BLz(z=1,2)和字元線WLx(x=1,3)之間，其中連續導電路徑包括多個導電互連層406a至406c並且不延伸穿過基板402。在部分實施例中，可操作磁穿隧接面裝置106不位於存取電晶體裝置的正上方，其中存取電晶體裝置被配置為控制可操作磁穿隧接面裝置106的存取。
在部分實施例中，可調節存取裝置108包括第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206。第一可調節磁穿隧接面裝置204、第二可調節磁穿隧接面裝置206和可操作磁穿隧接面裝置106分別包括垂直地配置在底部電極通孔408和頂部電極通孔410之間的磁穿隧接面。在部分實施例中，頂部電極通孔410可以透過通孔412(例如，銅通孔)耦合到上覆的互連層。在部分實施例中，底部電極通孔408和頂部電極通孔410可包括金屬，例如氮化鈦(TiN)、氮化鉭(TaN)、鈦(Ti)、鉭(Ta)等。在部分實施例中，第二互連層406b從第一可調節磁穿隧接面裝置204的正上方連續延伸到第二可調節磁穿隧接面裝置206的正上方。
第一可調節磁穿隧接面裝置204、第二可調節磁穿隧接面裝置206和可操作磁穿隧接面裝置106的磁穿隧接面分別包括由介電隧道阻障112分開的自由層114和固定層110。自由層114具有被配置為響應於電信號(例如，電流)而改變的磁矩。固定層110具有固定的磁方向，其被配置為用作參考磁方向和/或減少對自由層114的磁衝擊。在部分實施例 中，一個或多個磁穿隧接面可以包括附加層。例如，在部分實施例中，一個或多個磁穿隧接面可以包括在底部電極通孔408和第一固定層之間的反鐵磁層。在其他實施例中，一個或多個磁穿隧接面可以包括以各種方式配置以改善磁穿隧接面的性能的附加的固定層(例如，第一附加固定層、第二附加固定層等)和/或附加的自由層(例如，第一附加自由層、第二自由層等)。
第4B圖說明對應於第2圖的記憶體陣列102的積體晶片414的一些替代實施例的橫截面圖。
積體晶片414包括配置在基板402上方的介電質結構404。介電質結構404圍繞第一記憶體單元202a,1。第一記憶體單元202a,1包括可操作磁穿隧接面裝置106和具有第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206的可調節存取裝置108。
介電質結構404還包圍多個導電互連層406a至406f。多個導電互連層406a至406f包括第一互連層406a，其中第一互連層406a在第一記憶體單元202a,1的可操作磁穿隧接面裝置106、第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206的正下方延伸為一連續的結構。第一互連層406a透過第二互連層406b和第一多個通孔412a耦合到第一記憶體單元202a,1的可操作磁穿隧接面裝置106、第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206。第三互連層406c具有不連續的互連結構，其定義兩個字元線WL1至WL2以及一個位元線BL1，其中兩個字元線WL1至WL2耦合 到第2圖的記憶體陣列102的列內之相應的記憶體單元，位元線BL1耦合到第2圖的記憶體陣列102的行內之相應的記憶體單元。在部分實施例中，第一記憶體單元202a,1的可操作磁穿隧接面裝置106、第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206可以透過第二多個通孔412b耦合到第三互連層406c。
在部分實施例中，一個或多個附加記憶體單元可以配置在第一記憶體單元202a,1上方。在這樣的實施例中，第四互連層406d作為連續結構在第二記憶體單元202b,1的可操作磁穿隧接面裝置106、第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206的正下方延伸。第四互連層406d透過第五互連層406e和第三多個通孔412c耦合到第二記憶體單元202b,1的可操作磁穿隧接面裝置106、第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206。第六互連層406f定義兩個字元線WL3和WL4以及一個位元線BL2，其中兩個字元線WL3至WL4耦合到第2圖的記憶體陣列102的列內之相應的記憶體單元，位元線BL2耦合到記憶體陣列102的行內之相應的記憶體單元。在部分實施例中，第二記憶體單元202b,1的可操作磁穿隧接面裝置106、第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206可以透過第四多個通孔412d耦合到第六互連層406f。
在其他實施例(未繪示)中，一個或多個附加記憶體單元可以橫向地配置在第一記憶體單元202a,1附近。在這樣的實施例中，記憶體陣列內的記憶體單元可以在相同的互連 層上彼此橫向地相鄰配置。
應當理解，第4A圖至第4B圖中所示的積體晶片400、414是可以實現第2圖的記憶體陣列102的積體晶片的兩個非限制性實施例，並且可以在替代實施例中使用其他配置。
在部分實施例中，可調節存取裝置內的可調節磁穿隧接面裝置可以具有相同的尺寸。在其他實施例中，可調節存取裝置內的可調節磁穿隧接面裝置可以具有彼此不同的尺寸和/或與可操作磁穿隧接面裝置不同的尺寸。例如，第5A圖繪示具有可調節存取裝置的記憶體電路500的一些另外的實施例的示意圖，此可調節存取裝置包括具有不同尺寸的調節裝置。
記憶體電路500包括多個記憶體單元502a,1至502c,3，其分別包括配置成儲存數據的可操作磁穿隧接面裝置106和配置成選擇性地提供對可操作磁穿隧接面裝置106的存取的可調節存取裝置108。可調節存取裝置108包括耦合到可操作磁穿隧接面裝置106的同一層的第一可調節磁穿隧接面裝置504和第二可調節磁穿隧接面裝置506。第一可調節磁穿隧接面裝置504耦合到第一字元線(例如，WL1)和可操作磁穿隧接面裝置106之間，而第二可調節磁穿隧接面裝置506耦合到第二字元線(例如，WL2)與可操作磁穿隧接面裝置106之間。可操作磁穿隧接面裝置106進一步耦合到第一位元線(例如，BL1)。
第5B圖繪示對應於第5A圖的記憶體電路500的積體電路的部分實施例的橫截面圖508。如橫截面圖508所 示，第一可調節磁穿隧接面裝置504具有第一尺寸(例如，第一寬度w1)，並且第二可調節磁穿隧接面裝置具有不同於第一尺寸的第二尺寸(例如，第二寬度w2)。第一可調節磁穿隧接面裝置504的第一尺寸為第一可調節磁穿隧接面裝置504提供更大的開關電流，其將允許更大的電流。在部分實施例中，可操作磁穿隧接面裝置106具有與第一尺寸和第二尺寸不同的第三尺寸(例如，第三寬度w3)。
第6A圖至第6B圖繪示包括記憶體電路的積體晶片的一些另外的實施例，此記憶體電路具有配置為選擇性地提供對可操作磁穿隧接面裝置的存取的可調節存取裝置。
第6A圖繪示具有以行和列配置的多個記憶體單元602a,1至602c,3的記憶體電路600的示意圖。多個記憶體單元602a,1至602c,3分別包括被配置為儲存數據的可操作磁穿隧接面裝置106和被配置為選擇性地提供對可操作磁穿隧接面裝置106的存取的可調節存取裝置108。可調節存取裝置108包括耦合到字元線WLx(x=1,2,3)和偏壓電壓線BVLy(y=1,2,3)之間的可調節磁穿隧接面裝置604。可操作磁穿隧接面裝置106耦合到偏壓電壓線BVLy和位元線BLz(z=1,2,3)之間。
多個記憶體單元602a,1至602c,3耦合到控制電路607。控制電路607包括位元線解碼器116、字元線解碼器118和偏壓電路606，其中位元線解碼器116被配置為選擇性地將信號施加到一個或多個位元線BLz，字元線解碼器118被配置為選擇性地將信號施加到一個或多個字元線WLx，偏壓電路606被配置為選擇性地將信號施加到一個或多個偏壓電壓線 BVLy。在部分實施例中，字元線解碼器118和偏壓電路606可以包括相同的電路元件(即，字元線解碼器118可以將信號施加到偏壓電壓線BVLy)。
在操作期間，為了存取可操作磁穿隧接面裝置106，偏壓電路606和字元線解碼器118可以將電壓施加到偏壓電壓線BVLy和字元線WLx，以便設定在記憶體陣列102的一行內的可調節磁穿隧接面裝置604的值。位元線解碼器116可以隨後施加位元線電壓，以允許存取多個記憶體單元602a,1至602c,3中所選擇的一個記憶體單元而不存取多個記憶體單元602a,1至602c,3中未被選擇的記憶體單元。
例如，為了將數據寫入第一記憶體單元602a,1內的可操作磁穿隧接面裝置106，可以將第一組偏壓電壓施加到第一字元線WL1和第一偏壓電壓線BVL1。第一組偏壓電壓使第一行內的可調節存取裝置108具有低電阻。第二組偏壓電壓可以施加到其他行中的偏壓電壓線BVL2和字元線WL1，以便為其他行內的可調節存取裝置108提供高電阻。然後將位元線電壓施加到第一位元線BL1。第一記憶體單元602a,1內的可調節存取裝置的低電阻導致大電流(例如，大於開關電流)流過第一記憶體單元602a,1內的可操作磁穿隧接面裝置，而第二記憶體單元602a,2內的可調節存取裝置的高電阻使得低電流(例如，小於開關電流)流過第二記憶體單元602a,2內的可操作磁穿隧接面裝置。
第6B圖繪示對應於第6A圖的記憶體電路600的積體電路的部分實施例的橫截面圖608。
第7A圖至第7B圖繪示積體晶片的一些另外的實施例，其包括具有可調節存取裝置的記憶體電路，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取。
第7A圖繪示具有以行和列配置的多個記憶體單元702a,1至702c,3的記憶體電路700的一些另外的實施例的示意圖。多個記憶體單元702a,1至702c,3分別包括配置成儲存數據的可操作磁穿隧接面裝置106和配置成選擇性地提供對可操作磁穿隧接面裝置106的存取的可調節存取裝置108。
可調節存取裝置108包括耦合到可操作磁穿隧接面裝置106的同一層的第一可調節磁穿隧接面裝置204和第二可調節磁穿隧接面裝置206。第一可調節磁穿隧接面裝置204耦合到多條字元線WL1至WL3中的第一條和多條偏壓電壓線BVL1至BVL3中的第一條之間。第二可調節磁穿隧接面裝置206耦合到多條位元線BL1至BL6中的第一條與多條偏壓電壓線BVL1至BVL3中的第一條之間。可操作磁穿隧接面裝置106耦合到多條偏壓電壓線BVL1至BVL3中的第一條與多條位元線BL1至BL6中的第二條之間。
在操作期間，位元線解碼器116被配置為選擇性地將信號施加到一條或多條位元線BL1至BL6中，並且字元線解碼器118被配置為選擇性地將信號施加到一條或多條字元線WL1至WL3和一條或多條偏壓電壓線BVL1至BVL3中。施加的信號使得第一可調節磁穿隧接面裝置204內的電流基於提供給記憶體陣列102的整個列的電壓而產生，而將可調節存取裝置 108耦合到位元線BL2導致第二可調節磁穿隧接面裝置206內的電流基於提供給記憶體陣列102的整的行的電壓而產生。將可調節存取裝置耦合到沿不同方向延伸的位元線和字元線以允許改善記憶體陣列102的記憶體單元之間的隔離。
第7B圖繪示對應於第7A圖的記憶體電路700的積體電路的一些另外實施例的橫截面圖704。
第8A圖至第8B圖繪示積體晶片的一些另外的實施例，其中積體晶片包括具有可調節存取裝置的記憶體電路，此可調節存取裝置被配置為選擇性地提供對可操作磁穿隧接面裝置的存取。
第8A圖繪示具有可調節存取裝置108的記憶體電路800的一些另外實施例的示意圖，其中可調節存取裝置108包括第一可調節磁穿隧接面裝置804、第二可調節磁穿隧接面裝置806和第三可調節磁穿隧接面裝置808。第一可調節磁穿隧接面裝置804耦合到第一字元線(例如，WL1)和第一偏壓線(例如，BVL1)之間，第二可調節磁穿隧接面裝置806耦合到第二字元線(例如，WL2)和第一偏壓電壓線(例如，BVL1)之間並且第三可調節磁穿隧接面裝置808耦合到第一偏壓電壓線(例如，BVL1)和可操作磁穿隧接面裝置106之間。可操作磁穿隧接面裝置106耦合到第三可調節磁穿隧接面裝置808和第一位元線(例如，BL1)之間。包括第三可調節磁穿隧接面裝置808使可調節存取裝置108在產生不同電阻以控制在相關聯的可操作磁穿隧接面裝置106內的電流方面具有更大的靈活性。
第8B圖繪示對應於第8A圖的記憶體電路800的積體電路的一些實施例的橫截面圖810。
儘管在第2圖至第8B圖中所示的操作和/或裝置是描述關於具有可調節磁穿隧接面裝置的可調節存取裝置，應當理解，所揭露的記憶體單元不限於這樣的實施例。在替代實施例中，在第2圖至第8B圖中的操作和/或裝置可以被執行和/或包括具有可調節薄膜電阻器(例如，包括鉭、氮化鉭、鈦、鎢等)的可調節存取裝置。
第9圖至第12圖繪示形成具有記憶體電路的積體晶片的方法的部分實施例的橫截面圖900至1200，此記憶體電路包括具有可調節存取裝置的記憶體單元的記憶體單元(例如，磁阻式隨機存取記憶體單元)，此記憶體單元具有被配置為選擇性地提供對可操作磁穿隧接面裝置的存取的可調節存取裝置。雖然以關於方法的方式描述了第9圖至第12圖，然應當理解，第9圖至第12圖中所示的結構並不限於這種方法，而是可以單獨作為獨立於此方法的結構。
如第9圖的橫截面圖900所示，在基板402上形成第一互連層406a。在部分實施例中，透過在基板402上形成第一層間介電質(ILD)層904來形成第一互連層406a。在部分實施例中，第一層間介電質層904可以透過一個或多個附加的介電質層902與基板402分離。圖案化第一層間介電質層904以定義溝槽906。在部分實施例中，可以透過在第一層間介電質層904上方形成圖案化的掩模層(未繪示)並執行蝕刻製程以去除未被圖案化的掩模層覆蓋的第一層間介電質層904的部 分來圖案化第一層間介電質層904。在溝槽906內形成導電材料，然後進行隨後的平坦化製程(例如，化學機械平坦化製程)以形成第一互連層406a。
在各種實施例中，基板402可以是與其相關的任何類型的半導體本體(例如，矽、矽鍺(SiGe)、絕緣體上矽(SOI)等)，諸如半導體晶片和/或晶片上的一個或多個晶粒(die)，以及任何其他類型的半導體和/或磊晶層。在部分實施例中，第一層間介電質層904可以包括一種或多種介電材料，例如二氧化矽(SiO2)、SiCOH、氟矽酸鹽玻璃、磷酸鹽玻璃(例如硼磷矽酸鹽玻璃)等。在部分實施例中，導電材料可包括透過沉積製程(例如，化學氣相沉積(CVD)、物理氣相沉積(PVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成的金屬(例如，鎢、鋁等)。在各種實施例中，第一互連層406a可以是第一互連線層、第二互連層、第三互連線層或更高金屬互連線層。
如第10圖的橫截面圖1000所示，形成多個底部電極通孔408於第一互連層406a的上表面上方。介電層1002圍繞多個底部電極通孔408。在部分實施例中，介電層1002可以沉積在第一互連層406a上，然後選擇性地圖案化以定義底部電極通孔開口。然後透過在底部電極通孔開口內的沉積製程形成多個底部電極通孔408。在各種實施例中，介電層1002可包括碳化矽、富矽氧化物(silicon rich oxide)、四乙氧基矽烷(tetraethyl orthosilicate,TEOS)等中的一種或多種。在各種實施例中，多個底部電極通孔408可包括導電材料，例如鈦、 氮化鈦、鉭等。
在多個底部電極通孔408上方形成多個磁穿隧接面裝置106、204和206。多個磁穿隧接面裝置106、204和206分別包括具有透過介電隧道阻障112而與自由層114分離的固定層110的磁穿隧接面。在部分實施例中，可以形成接觸底部電極通孔408的固定層110。在其他實施例中，可以形成接觸底部電極通孔408的自由層114。多個磁穿隧接面裝置106、204和206中的一個包括被配置為儲存數據狀態的可操作磁穿隧接面裝置106。多個磁穿隧接面裝置106、204和206中的一個或多個包括可調節磁穿隧接面裝置204和206，其設置在可調節存取裝置108內且被配置為控制(即，調節)提供給相關聯的可操作磁穿隧接面裝置106的電流。
在部分實施例中，可以同時形成多個磁穿隧接面裝置106、204和206。例如，在部分實施例中，可以透過在介電層1002和多個底部電極通孔408上沉積磁性固定膜來形成多個磁穿隧接面裝置106、204和206，從而在磁性固定膜上形成介電阻擋膜，並在介電阻擋膜上形成磁性自由膜。在磁性固定膜、介電阻擋層和磁性自由膜上執行一個或多個圖案化製程以定義多個磁穿隧接面裝置106、204和206。在其他實施例中，多個磁穿隧接面裝置106、204、206可以在不同的時間形成。
如第11圖的橫截面圖1100所示，在多個磁穿隧接面裝置106、204和206上形成多個頂部電極通孔410。第二層間介電質層1102圍繞多個頂部電極通孔410。在部分實施例 中，第二層間介電質層1102可以沉積在多個磁穿隧接面裝置106、204和206上，然後選擇性地圖案化以定義頂部電極通孔開口。然後透過在頂部電極通孔開口內的沉積製程形成多個頂部電極通孔410。在各種實施例中，第二層間介電質層1102可包括一種或多種介電材料，例如二氧化矽(SiO2)、SiCOH、氟矽酸鹽玻璃、磷酸鹽玻璃(例如硼磷矽酸鹽玻璃)等。在各種實施例中，多個頂部電極通孔410可包括導電材料，例如鈦、氮化鈦、鉭等。
第二互連層406b形成在多個磁穿隧接面裝置106、204和206上方的第三層間介電質層1104內。在部分實施例中，第二互連層406b包括多個互連結構，其定義第一記憶體單元202a,1的一個位元線BL1和一個或多個字元線WL1至WL2。在部分實施例中，第三層間介電質層1104可以包括透過一個或多個沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)等)形成的介電質(例如，氧化物、低介電常數(低k)介電質或超低k介電質等)。可以透過選擇性地蝕刻第三層間介電質層1104以在第三層間介電質層1104內形成開口來形成第二互連層406b。然後在開口內沉積導電材料(例如，銅和/或鋁)，隨後進行平坦化製程(例如，化學機械平坦化製程)以形成第二互連層406b。
如第12圖的橫截面圖1200所示，可以在第一記憶體單元202a,1上形成第二記憶體單元202b,1。第二記憶體單元202b,1可以包括可操作磁穿隧接面裝置106和可調節存取裝置 108，其中可調節存取裝置108具有形成在第三互連層406c和第四互連層406d之間的可調節磁穿隧接面裝置204和206。可以根據類似於關於第9圖至第11圖所描述的那些步驟形成第二記憶體單元202b,1。
第13圖繪示形成具有記憶體電路的積體晶片的方法1300的部分實施例的流程圖，此記憶體電路包括記憶體單元(例如，磁阻式隨機存取記憶體單元)，其中記憶體單元具有被配置為選擇性地提供對可操作磁穿隧接面裝置的存取的可調節存取裝置。
雖然以下將方法1300示出並描述為一系列步驟或事件，但是應當理解，這些步驟或事件的所示順序不應被解釋為限制意義。例如，一些步驟可以以不同的順序發生和/或與除了在此所示出和/或描述的步驟或事件之外的其他步驟或事件同時發生。另外，實現本文描述的一個或多個方面或實施例可能不需要所有示出的步驟。此外，本文描述的一個或多個步驟可以在一個或多個單獨的步驟和/或階段中執行。
在步驟1302處，在基板上方形成第一互連層。第一互連層可以形成在基板上方的第一層間介電質層內。第9圖繪示對應於步驟1302的部分實施例的橫截面圖900。
在步驟1304處，在第一互連層的連續上表面正上方形成多個底部電極通孔。第10圖繪示對應於步驟1304的部分實施例的橫截面圖1000。
在步驟1306處，在多個底部電極通孔正上方形成多個磁穿隧接面裝置。多個磁穿隧接面裝置包括可操作磁穿隧 接面裝置和一個或多個可調節磁穿隧接面裝置。第10圖繪示對應於步驟1306的部分實施例的橫截面圖1000。
在步驟1308處，在多個磁穿隧接面裝置正上方形成多個頂部電極通孔。第11圖繪示對應於步驟1308的部分實施例的橫截面圖1100。
在步驟1310處，在多個頂部電極通孔上方形成具有多個互連結構的第二互連層。多個互連結構定義一位元線和一個或多個字元線。第11圖繪示對應於步驟1310的部分實施例的橫截面圖1100。
步驟1302至1310在基板上形成第一記憶體單元。在部分實施例中，可以重複步驟1302至1310(如步驟1312所示)以在第一記憶體單元上形成第二記憶體單元。第12圖繪示對應於步驟1312的部分實施例的橫截面圖1200。
儘管方法1300描述了包括記憶體單元(例如，磁阻式隨機存取記憶體單元)的記憶體電路的方法，其中記憶體單元具有包括磁穿隧接面裝置的可調節存取裝置，但是應當理解，在其他實施例中，可調節裝置可以包括電阻器(例如，薄膜電阻器)。在這樣的實施例中，可操作磁穿隧接面裝置可以由第一組操作(在步驟1306處)形成，而包括電阻器的可調節裝置可以由第二組單獨的操作(在步驟1306和步驟1308之間發生)形成。例如，在形成可操作磁穿隧接面(在步驟1306處)之後，可以透過一個或多個沉積和蝕刻製程形成電阻器。
因此，在部分實施例中，本揭露涉及不具有驅動電晶體(即，存取電晶體)的記憶體單元(例如，磁阻式隨機 存取記憶體單元)。更精確地，包括可調節存取裝置的記憶體單元，此可調節存取裝置具有一個或多個被配置為選擇性地提供對可操作磁穿隧接面裝置的存取的可調節磁穿隧接面裝置。
在部分實施例中，本揭露涉及積體電路。積體電路包括耦合到位元線的可操作磁穿隧接面(MTJ)裝置，可操作磁穿隧接面裝置被配置為儲存數據狀態；以及耦合到可操作磁穿隧接面裝置和第一字元線之間的可調節存取裝置，其中可調節存取裝置包括一個或多個被配置為控制提供給可操作磁穿隧接面裝置電流的可調節磁穿隧接面裝置。在部分實施例中，一個或多個可調節磁穿隧接面裝置分別包括固定層、介電阻擋層和透過介電阻擋層而與固定層分離的自由層。在部分實施例中，可調節存取裝置還包括耦合到第一字元線和可操作磁穿隧接面裝置之間的第一可調節磁穿隧接面裝置及耦合到第二字元線和可操作磁穿隧接面裝置之間的第二可調節磁穿隧接面裝置，第一字元線和第二字元線耦合到字元線解碼器。在部分實施例中，第一可調節磁穿隧接面裝置具有比第二可調節磁穿隧接面裝置更大的尺寸。在部分實施例中，可調節存取裝置還包括耦合到第二位元線和可操作磁穿隧接面裝置之間的第二可調節磁穿隧接面裝置，第一字元線耦合到字元線解碼器，位元線和第二位元線耦合到位元線解碼器。在部分實施例中，可操作磁穿隧接面裝置並非位在存取電晶體裝置的正上方。在部分實施例中，積體晶片還包括耦合到第一可調節磁穿隧接面裝置和可操作磁穿隧接面裝置之間的偏壓電壓線。在部分實施例中，可操作磁穿隧接面裝置透過設置在基板上的介電 質結構與第一可調節磁穿隧接面裝置橫向地分隔開。在部分實施例中，積體晶片還包括配置在可操作磁穿隧接面裝置正上方的記憶體單元內的第二可操作磁穿隧接面裝置，將第二可操作磁穿隧接面裝置配置成儲存第二數據狀態。在部分實施例中，可操作磁穿隧接面裝置透過不延伸穿過可操作磁穿隧接面裝置下方的半導體基板的連續導電路徑耦合到位元線和第一字元線之間。
在其他實施例中，本揭露涉及積體電路。積體電路包括配置在基板上方的介電質結構內的第一互連層，第一互連層透過介電質結構與基板分離；和位於第一互連層正上方並且被配置為儲存數據狀態的可操作磁穿隧接面裝置，可操作磁穿隧接面裝置透過包括多個互連層且不延伸穿過基板的連續導電路徑電耦合到位元線和第一字元線之間。在部分實施例中，積體電路還包括可調節存取裝置，其具有耦合到第一字元線和可操作磁穿隧接面裝置之間的第一可調節磁穿隧接面裝置，第一可調節磁穿隧接面裝置具有透過第一介電阻擋層而與第一自由層分離的第一固定層。在部分實施例中，第一互連層從可操作磁穿隧接面裝置的正下方連續延伸到第一可調節磁穿隧接面裝置的正下方。在部分實施例中，積體電路還包括耦合到第二字元線和可操作磁穿隧接面裝置之間的第二可調節磁穿隧接面裝置，第一字元線和第二字元線耦合到字元線解碼器。在部分實施例中，第一可調節磁穿隧接面裝置具有與第二可調節磁穿隧接面裝置不同的尺寸。在部分實施例中，積體電路還包括耦合到第二位元線和可操作磁穿隧接面裝置之間的 第二可調節磁穿隧接面裝置，第一字元線耦合到字元線解碼器，第二位元線耦合到位元線解碼器。在部分實施例中，積體電路還包括耦合到第一可調節磁穿隧接面裝置和可操作磁穿隧接面裝置之間的偏壓電壓線，偏壓電壓線耦合到偏壓電路，偏壓電路被配置為選擇性地將偏壓電壓施加到偏壓電壓線。
在其他實施例中，本揭露涉及一種形成積體電路的方法。此方法包括在基板上形成第一互連層；在第一互連層的正上方形成多個磁穿隧接面裝置，多個磁穿隧接面裝置包括可操作磁穿隧接面裝置和一個或多個可調節磁穿隧接面裝置，其被配置為選擇性地控制流向可操作磁穿隧接面裝置的電流；在多個磁穿隧接面裝置上形成第二互連層，第一互連層和第二互連層中的一個或兩個定義一位元線和一個或多個字元線。在部分實施例中，一個或多個可調節磁穿隧接面裝置分別包括固定層、自由層和設置在固定層和自由層之間的介電阻擋層。在部分實施例中，此方法還包括同時形成可操作磁穿隧接面裝置和一個或多個可調節磁穿隧接面裝置。
以上概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本揭露的各方面。本領域技術人員應當理解，他們可以容易地使用本揭露作為設計或修改其他過程和結構的基礎，以實現相同的目的和/或實現本文介紹的實施例的相同優點。本領域技術人員還應該認識到，這樣的等同構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在本文中進行各種改變，替換和變更。
100:記憶體電路
102:記憶體陣列
104a,1、104a,2、104b,1、104b,2:記憶體單元
106、106a,1、106b,1:可操作磁穿隧接面裝置
108、108a,1、108b,1:可調節存取裝置
109:可調節磁穿隧接面裝置
110a、110b:固定層
112a、112b:介電隧道阻障
114a、114b:自由層
115:控制電路
116:位元線解碼器
118:字元線解碼器
120:控制單元
BL1、BL2:位元線
WL1、WL2:字元線
SADDR1、SADDR2:位址

Claims (10)

  1. 一種積體電路，包含：一可操作磁穿隧接面裝置，耦合到一位元線與一偏壓電壓線之間，其中該可操作磁穿隧接面裝置被配置為儲存一數據狀態；以及一可調節存取裝置，包含耦合到一第一字元線和該偏壓電壓線之間的一第一可調節磁穿隧接面裝置以及耦合到一第二字元線和該偏壓電壓線之間的一第二可調節磁穿隧接面裝置，其中該第一及第二可調節磁穿隧接面裝置分別具有一自由層連接至該可操作磁穿隧接面裝置且被配置為控制提供給該可操作磁穿隧接面裝置的一電流。
  2. 根據請求項1所述的積體電路，更包含：一字元線解碼器，將電壓施加到該偏壓電壓線、該第一字元線、與該第二字元線。
  3. 根據請求項1所述的積體電路，其中該可操作磁穿隧接面裝置透過設置在一基板上的一介電質結構與該第一可調節磁穿隧接面裝置分隔開。
  4. 根據請求項1所述的積體電路，其中該可操作磁穿隧接面裝置透過一連續導電路徑耦合到該位元線與該第一字元線之間，該連續導電路徑不延伸穿過該可操作磁穿隧接面裝置下方的一半導體基板。
  5. 一種積體電路，包含：一第一互連層，設置在一基板上的一介電質結構內，其中該第一互連層透過該介電質結構與該基板分離；一可操作磁穿隧接面裝置，配置在該第一互連層正上方並且被配置為儲存一數據狀態，其中該可操作磁穿隧接面裝置透過一連續導電路徑電耦合到一位元線和一第一字元線之間，其中該連續導電路徑包含複數個互連層且不延伸穿過該基板；以及一可調節存取裝置，包含耦合到該第一字元線和該可操作磁穿隧接面裝置之間的一第一可調節磁穿隧接面裝置以及耦合到一第二字元線和該可操作磁穿隧接面裝置之間的一第二可調節磁穿隧接面裝置，該第一字元線和該第二字元線耦合到一字元線解碼器，其中該第一及第二可調節磁穿隧接面裝置連接至該可操作磁穿隧接面裝置。
  6. 根據請求項5所述的積體電路，其中該第一可調節磁穿隧接面裝置包含一第一自由層與透過一第一介電阻擋層而與該第一自由層間隔開的一第一固定層。
  7. 根據請求項6所述的積體電路，其中該第一互連層從該可操作磁穿隧接面裝置的正下方連續延伸到該第一可調節磁穿隧接面裝置的正下方。
  8. 根據請求項5所述的積體電路，其中該第一可調節磁穿隧接面裝置與該第一可調節磁穿隧接面裝置具有 不同的尺寸。
  9. 一種積體電路的形成方法，包含：形成一第一互連層於一基板上；形成複數個磁穿隧接面裝置橫向排列於該第一互連層上方，其中該些磁穿隧接面裝置包含一可操作磁穿隧接面裝置和一或複數個可調節磁穿隧接面裝置，該或該些可調節磁穿隧接面裝置具有一自由層連接至該可操作磁穿隧接面裝置且被配置為選擇性地控制流向該可操作磁穿隧接面裝置的一電流；以及形成一第二互連層於該些磁穿隧接面裝置上，其中該第二互連層定義連接至該可操作磁穿隧接面裝置的一位元線和連接至該或該些可調節磁穿隧接面裝置的一個或複數個字元線。
  10. 根據請求項9所述的方法，更包含：同時形成該可操作磁穿隧接面裝置和該或該些可調節磁穿隧接面裝置。
TW108123682A 2018-09-05 2019-07-04 積體電路及其形成方法 TWI759611B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/122,057 US11094361B2 (en) 2018-09-05 2018-09-05 Transistorless memory cell
US16/122,057 2018-09-05

Publications (2)

Publication Number Publication Date
TW202011617A TW202011617A (zh) 2020-03-16
TWI759611B true TWI759611B (zh) 2022-04-01

Family

ID=69526871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123682A TWI759611B (zh) 2018-09-05 2019-07-04 積體電路及其形成方法

Country Status (5)

Country Link
US (2) US11094361B2 (zh)
KR (1) KR102325139B1 (zh)
CN (1) CN110880345B (zh)
DE (1) DE102018125298A1 (zh)
TW (1) TWI759611B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355696B2 (en) 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
US20230238056A1 (en) * 2022-01-27 2023-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090168493A1 (en) * 2004-10-26 2009-07-02 Samsung Electronics Co., Ltd Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US20150069630A1 (en) * 2013-09-12 2015-03-12 Micron Technology, Inc. Memory cell formed by improved cmp process
CN104620320A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 具有反向mtj连接的otp单元
CN104995682A (zh) * 2013-03-14 2015-10-21 英特尔公司 具有自旋霍尔mtj器件的交叉点阵列mram
US20160125928A1 (en) * 2013-06-21 2016-05-05 Carnegie Mellon University Bitcell wth magnetic switching elements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781080B2 (ja) 1991-04-09 1998-07-30 三菱電機株式会社 ランダムアクセスメモリ
FR2828001B1 (fr) * 2001-07-27 2003-10-10 Thales Sa Dispositif de commande de renversement de sens d'aimantation sans champ magnetique externe
US6944052B2 (en) 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
FR2892231B1 (fr) 2005-10-14 2008-06-27 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire
JP5091969B2 (ja) 2010-03-23 2012-12-05 株式会社東芝 半導体記憶装置
US8638590B2 (en) 2010-09-28 2014-01-28 Qualcomm Incorporated Resistance based memory having two-diode access device
EP2831881A4 (en) 2012-03-29 2016-04-20 Intel Corp MAGNETIC STATE AND CIRCUITS
US9224447B2 (en) 2013-04-24 2015-12-29 Regents Of The University Of Minnesota General structure for computational random access memory (CRAM)
DE102015221521A1 (de) * 2015-11-03 2017-05-04 Forschungszentrum Jülich GmbH Tunneldiode und -transistor
US9979401B2 (en) 2016-07-19 2018-05-22 Georgia Tech Research Corporation Magnetoelectric computational devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090168493A1 (en) * 2004-10-26 2009-07-02 Samsung Electronics Co., Ltd Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
CN104620320A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 具有反向mtj连接的otp单元
CN104995682A (zh) * 2013-03-14 2015-10-21 英特尔公司 具有自旋霍尔mtj器件的交叉点阵列mram
US20160125928A1 (en) * 2013-06-21 2016-05-05 Carnegie Mellon University Bitcell wth magnetic switching elements
US20150069630A1 (en) * 2013-09-12 2015-03-12 Micron Technology, Inc. Memory cell formed by improved cmp process

Also Published As

Publication number Publication date
KR102325139B1 (ko) 2021-11-15
KR20200028278A (ko) 2020-03-16
DE102018125298A1 (de) 2020-03-05
CN110880345B (zh) 2022-03-04
US11094361B2 (en) 2021-08-17
CN110880345A (zh) 2020-03-13
US20200075074A1 (en) 2020-03-05
US20210366529A1 (en) 2021-11-25
TW202011617A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
US10923648B2 (en) Memory cell, memory array, method of forming and operating memory cell
US10879310B2 (en) Memory circuit and formation method thereof
US7092283B2 (en) Magnetic random access memory devices including heat generating layers and related methods
US8482953B2 (en) Composite resistance variable element and method for manufacturing the same
US7911833B2 (en) Anti-parallel diode structure and method of fabrication
US11469371B2 (en) SOT-MRAM cell in high density applications
TW202203221A (zh) 磁記憶體裝置及其製造方法
KR100499210B1 (ko) 비휘발성 메모리 셀 장치를 구비하는 집적 메모리와 그제조 및 동작 방법
US20210366529A1 (en) Transistorless memory cell
JP3906172B2 (ja) 磁気ランダムアクセスメモリおよびその製造方法
US6594176B2 (en) Current source and drain arrangement for magnetoresistive memories (MRAMs)
US11631716B2 (en) Cross-point spin-transfer torque magnetoresistive memory array and method of making the same
KR20200050421A (ko) 자기 터널 접합부를 갖는 반도체 디바이스
TWI764622B (zh) 積體電路晶片及其形成方法
JP2005311132A (ja) 固体メモリ装置、及び固体メモリ装置の配列方法
KR100979350B1 (ko) 마그네틱 램 및 그 제조 방법
US20230282264A1 (en) Memory Arrays, Methods of Forming the Same, and Methods of Operating the Same
JP4381803B2 (ja) 磁気抵抗記憶装置（ｍｒａｍ）の電流供給部および排出部の構成