TWI758286B - 處理裝置、影像感測器及系統 - Google Patents

處理裝置、影像感測器及系統 Download PDF

Info

Publication number
TWI758286B
TWI758286B TW106113210A TW106113210A TWI758286B TW I758286 B TWI758286 B TW I758286B TW 106113210 A TW106113210 A TW 106113210A TW 106113210 A TW106113210 A TW 106113210A TW I758286 B TWI758286 B TW I758286B
Authority
TW
Taiwan
Prior art keywords
image
output
sensor
sensors
timing control
Prior art date
Application number
TW106113210A
Other languages
English (en)
Other versions
TW201805891A (zh
Inventor
三林秀樹
橫川峰志
吉持直樹
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201805891A publication Critical patent/TW201805891A/zh
Application granted granted Critical
Publication of TWI758286B publication Critical patent/TWI758286B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0733—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations for distributing synchronisation pulses to different TV cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/90—Arrangement of cameras or camera modules, e.g. multiple cameras in TV studios or sports stadiums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Image Processing (AREA)
  • Bus Control (AREA)

Abstract

本發明提供一種處理裝置，該處理裝置包含一處理單元，該處理單元可連接至一資料匯流排且對由連接至該資料匯流排之複數個影像感測器在一預定時間週期期間擷取之各別影像執行輸出控制。藉由該輸出控制改變由該複數個影像感測器中之各者執行的該影像之輸出之一時序。

Description

處理裝置、影像感測器及系統
本發明係關於處理裝置、影像感測器及系統。
用於器件之間的連接之技術(諸如，一處理器與一感測器之間的連接)已經發展。用於器件之間的連接之此等技術之一係(舉例而言)下文所闡述之PTL1中所揭示之一技術。 [引用清單] [專利文獻] [PTL 1] US 2014/0281753A
[技術問題] 舉例而言，電子裝置(特定而言包含一處理裝置(諸如一處理器等)之彼等電子裝置)之經改良效能、多功能性等之趨勢已伴隨著由包含複數個影像感測器之某些電子裝置而來。 本文中，作為藉由一資料匯流排(信號傳輸路徑)將一處理器(處理裝置之一實例，該處理裝置適用於以下說明)與一影像感測器連接在一起之一標準，存在行動產業處理器介面(MIPI)聯盟之相機串列介面2 (CSI-2)標準。CSI-2標準係用於藉由一資料匯流排將一處理器與一影像感測器一一對應地連接在一起之一標準。然而，在現有標準(諸如CSI-2標準等)中，無法「經由一資料匯流排將一處理器與複數個影像感測器連接在一起」。 在本發明之實施例，提出一新穎且經改良處理裝置、影像感測器及系統，在其中藉由一資料匯流排將一處理裝置連接至複數個影像感測器之一情形中，由該複數個影像感測器在一預定時間週期期間擷取之各別影像可透過資料匯流排來傳輸。 [問題之解決方案] 根據本發明之一實施例，提供包含可連接至一資料匯流排之一處理單元之一處理裝置，且對由連接至該資料匯流排之複數個影像感測器在一預定時間週期期間擷取之各別影像執行輸出控制。藉由輸出控制改變由該複數個影像感測器中之各者執行之影像之一輸出時序。 另外，根據本發明之一實施例，提供可連接至與另一影像感測器連接之一資料匯流排之一影像感測器，且基於控制資訊在一輸出時序下輸出在一預定時間週期期間擷取之一影像。 另外，根據本發明之一實施例，提供一系統，該系統包含：複數個影像感測器，其連接至一資料匯流排；及一處理裝置，其連接至該資料匯流排。該處理裝置包含一處理單元，該處理單元對由該複數個影像感測器在一預定時間週期期間擷取之各別影像執行輸出控制，且藉由輸出控制改變該複數個影像感測器中之各者中之影像之一輸出時序。 [本發明之有利效應] 根據本發明之實施例，在其中藉由一資料匯流排將一處理裝置連接至複數個影像感測器之一情形中，可透過該資料匯流排傳輸由該複數個影像感測器在一預定時間週期期間擷取之各別影像。 注意，上文所闡述之效應未必具有限制性。在具有或替代以上效應之情況下，可達成本說明書中所闡述之效應或可自本說明書領會之其他效應中之任一者。
[相關申請案之交叉參考] 本申請案主張2016年5月27日提出申請之日本優先權專利申請案JP 2016-106555之權益，該申請案之全部內容以引用方式併入本文中。 在下文中，將參考隨附申請專利範圍詳細地闡述本發明之(一或多項)較佳實施例。在本說明書及隨附申請專利範圍中，具有實質上相同功能及結構之結構元件係以相同元件符號標示，且省略對此等結構元件之重複闡釋。 此外，將以以下次序提供以下說明。 1.根據本發明實施例之系統之組態 2.在根據本發明實施例之系統中影像之輸出實例 3.根據本發明實施例之程式 (根據本發明實施例之系統之組態) 圖1係展示根據本發明實施例之一系統1000之一組態之一實例之一闡釋圖。系統1000之實例包含通信裝置(例如，一智慧型電話等)、行動裝置(例如，一無人機(可被遠端地操作或自主操作之一裝置)、汽車等)等。注意，系統1000之應用實例並不限於上文所闡述之應用。下文將闡述系統1000之其他應用實例。 舉例而言，系統1000具有：一處理器100 (根據本發明實施例之一處理裝置)；複數個感測器200A、200B、… (根據本發明實施例之一影像感測器)，其等具有輸出一影像之一功能；一記憶體300；及一顯示器件400。該複數個感測器200A、200B、…可被統稱為「感測器200」或者該複數個感測器200A、200B、…中之一者可代表性地被稱為一「感測器200」。 儘管圖1中所展示之系統1000具有兩個或多於兩個感測器200，但根據本發明實施例之系統中所包含之感測器200之數目並不限於圖1中所展示之實例。舉例而言，根據本發明實施例之系統可具有係至少兩個感測器200之任何數目個感測器200，諸如兩個感測器200、三個感測器200等。在以下說明中，為方便起見，將以實例方式主要闡述其中由系統1000中所包含之該複數個感測器200中之兩者輸出一影像之一情形。 處理器100與各別感測器200係藉由一單個資料匯流排B1電連接在一起。資料匯流排B1係將處理器100與各別感測器200連接在一起之一單個信號傳輸路徑。舉例而言，指示由各感測器200輸出之一影像(在下文中可被稱為「影像資料」)之資料係透過資料匯流排B1而自感測器200傳輸至處理器100。 在系統1000中，一信號係根據允許分時多工資料傳輸之任何標準(諸如CSI-2標準、快速周邊組件互連(PCI Express)等)透過資料匯流排B1而傳輸。在以下說明中，將闡述其中根據CSI-2標準透過資料匯流排B1傳輸之一信號之一實例。 處理器100與各別感測器200亦係藉由不同於資料匯流排B1之一控制匯流排B2連接在一起。控制匯流排B2係將處理器100與各別感測器200連接在一起之另一信號傳輸路徑。舉例而言，由處理器100輸出之控制資訊(下文闡述)係控制匯流排B2自處理器100傳輸至感測器200。在以下說明中，將闡述其中根據CSI-2標準透過控制匯流排B2傳輸一信號之一實例，正如在資料匯流排B1之情形中。儘管圖1展示其中處理器100與各別感測器200藉由單個控制匯流排B2連接在一起之實例，但根據本發明實施例之系統可具有其中為各感測器200提供一單獨控制匯流排之一組態。此外，本發明並不限於其中處理器100透過控制匯流排B2將控制資訊(下文闡述)傳輸至各別感測器200且自各別感測器200接收控制資訊之組態。另一選擇係，舉例而言，可採用其中透過具有可用於傳輸且接收控制資訊(下文闡述)之任何通信方案之無線通信來傳輸且接收控制資訊(下文闡述)之一組態。 ＜1＞系統1000中之影像傳輸之概觀 在闡述系統1000之組態之前，將先闡述系統1000中之影像傳輸之一概觀。 在其中具有一輸出一影像功能之複數個感測器藉由如系統1000中之一資料匯流排連接在一起之一情形中，應理解影像係藉由分時多工來傳輸以便避免經由資料匯流排傳輸之資料之間的一碰撞。 圖2係展示其中經由與複數個感測器連接之一資料匯流排藉由分時多工傳輸影像之一情形之一實例之一闡釋圖。圖2展示在其中各自具有一成像器件之兩個感測器(圖2中所展示之一感測器#1及一感測器#2)在執行影像擷取之後立即將一影像輸出至資料匯流排之一情形中分時多工傳輸之一實例。 如圖2中所展示，當各感測器在執行影像擷取之後立即將一影像輸出至資料匯流排時，必須使一個感測器之曝光時序在另一感測器之後以便達成分時多工傳輸。 因此，在圖2中所展示之實例中，感測器具有不同影像擷取時序，且因此兩個感測器不會同時擷取影像(或不將所擷取影像視為同時被擷取)。 考慮到上述闡述，在系統1000中，藉由致使複數個感測器在一預定時間週期期間執行影像擷取，且以不同時序輸出影像來達成分時多工傳輸。在系統1000中，藉由(舉例而言)處理器100執行對由複數個感測器執行之影像擷取之控制及對該複數個感測器輸出影像之時序之控制。 在本文中，根據本發明實施例，用語「在一預定時間週期期間」之含義之實例包含「在一1圖框週期期間」、「在對應於一影像之數個線之一差之一時間週期期間」、「同時」等。注意根據本發明實施例，用語「在一預定時間週期期間」之含義並不限於上述實例。根據本發明實施例，用語「在一預定時間週期期間」之含義可係(舉例而言)「在由系統1000之一設計者、使用者等設定之一任意時間週期期間」，其將由複數個感測器在彼時間週期期間執行之影像擷取視為同時執行。 舉例而言，由複數個感測器在一預定時間週期期間執行之影像擷取係根據由處理器100透過控制匯流排B2傳輸的用於控制影像擷取之控制資訊而控制。 舉例而言，用於控制影像擷取之控制資訊係含有一影像擷取命令(一程序命令之一實例)之資料。 此外，用於控制影像擷取之控制資訊可含有用於致使複數個感測器同步操作之一同步信號。在其中根據含有一同步信號之控制資訊控制由感測器執行之影像擷取之一情形中，可以說「由複數個感測器在一預定時間週期期間擷取之影像係由該複數個影像感測器同步擷取之影像」。注意，如下文所闡述，在系統1000中，同步信號可由用作一主裝置之系統1000中所包含之該複數個感測器200中之一者傳輸。 圖3係用於闡述根據本發明實施例之系統1000中之影像傳輸之一概觀之一闡釋圖。圖3展示其中兩個感測器(圖3中所展示之一感測器#1及一感測器#2)各自具有一成像器件且基於一同步信號Vsync之接收而同步地擷取影像的一實例。 在本文中，在系統1000中，舉例而言，同步信號Vsync係透過控制匯流排B2自處理器100傳輸。由於同步信號Vsync係透過控制匯流排B2自處理器100傳輸，因此在系統1000中複數個感測器200可同步地操作。換言之，舉例而言，在系統1000中，在處理器100透過控制匯流排B2進行之控制下可使由複數個感測器200執行之影像擷取及影像輸出同步。 注意，同步地操作系統1000中之複數個感測器200之方法並不限於上述「其中處理器100將一同步信號Vsync傳輸至系統1000中所包含之所有感測器200之方法」。 舉例而言，在系統1000中，在處理器100透過控制匯流排B2啟動各感測器200之後，該複數個感測器200中之各者可用作一主裝置使得該複數個感測器200同步。具體而言，在系統1000中，用作一主裝置之感測器200將一同步信號Vsync傳輸至其他感測器200 (感測器200用作一從裝置)。在系統1000中，藉由其他感測器200接收由用作一主裝置之感測器200傳輸之一同步信號Vsync來達成該複數個感測器200之同步操作。在本文中，舉例而言，一同步信號Vsync在各感測器200之間的傳輸及接收係透過各感測器200之間的一1位元專用線執行。 如圖3中所展示，兩個感測器根據同步信號Vsync同步地執行影像擷取。此後，該兩個感測器以不同時序輸出所擷取影像，使得指示所擷取影像之資料片段不會在資料匯流排B1上彼此碰撞。舉例而言，在圖3中所展示之實例中，感測器#1在執行影像擷取之後立即將一影像輸出至資料匯流排，且感測器#2在由圖3中之「等待」指示的距執行影像擷取一定延遲量之一延遲之後將一影像輸出至資料匯流排。 因此，在圖3中所展示之實例中，可經由資料匯流排B1藉由分時多工傳輸感測器之間具有相同影像擷取時序之影像(在一預定時間週期期間擷取之影像)。 現在將與圖1中所展示之系統1000之組態一起闡述根據本發明實施例之控制中所涉及的用於達成圖3中所展示之傳輸之一程序。 ＜2＞處理器100 (根據本發明實施例之處理裝置) 處理器100包含一或多個處理器、各種處理電路等，該一或多個處理器、各種處理電路等包含諸如一微處理單元(MPU)等一計算單元。舉例而言，處理器100亦具有與外部匯流排連接之端子(諸如可與資料匯流排B1連接之一端子、可與控制匯流排B2連接之一端子等)，且可連接至外部匯流排，諸如資料匯流排B1等。處理器100由自系統1000中所包含之一內部電源供應器(諸如一電池等) (未展示)供應之電力或者自系統1000外部之一電源供應器供應之電力驅動。 處理器100係根據本發明實施例之處理裝置之一實例。根據本發明實施例之處理裝置可適用於可執行由下文所闡述之一處理單元執行之一程序(根據本發明實施例之一控制方法中所涉及之程序)之任何電路及器件。 處理器100執行「對由連接至資料匯流排B1之複數個感測器200在一預定時間週期期間擷取之影像之輸出控制(根據本發明實施例控制之控制方法)」。 舉例而言，由處理器100中所包含之一處理單元102執行一影像之輸出控制。在處理器100中，執行對一影像之輸出控制之一特定處理器(或一特定處理電路)或複數個處理器(或複數個處理電路)用作處理單元102。 注意，為方便起見，處理單元102負責處理器100之功能性之一部分。因此，舉例而言，在處理器100中，根據本發明實施例的對一影像之輸出控制可由複數個功能區塊執行。在以下說明中，將闡述其中由處理單元102執行根據本發明實施例的對一影像之輸出控制之一實例。 ＜1-1＞根據本發明實施例之影像輸出控制之實例 處理單元102藉由將控制資訊傳輸至各感測器200來執行對一影像之輸出控制。 舉例而言，根據本發明實施例之控制資訊包含指示一感測器200之識別資訊及用於控制感測器200之資訊。舉例而言，根據本發明實施例之識別資訊係可用於識別一感測器200之任何資料，諸如感測器200之一ID集合等。下文將闡述根據本發明實施例的用於控制之資訊之一特定實例。 舉例而言，透過如上文所闡述之控制匯流排B2傳輸控制資訊。 此外，由處理單元102傳輸之控制資訊(舉例而言)被記錄至各感測器200中所包含之一暫存器(一記錄媒體之一實例)中。此後，如下文所闡述，感測器200基於其暫存器中所儲存之控制資訊在輸出時序下輸出在一預定時間週期期間擷取之影像。 舉例而言，作為影像輸出控制，處理單元102執行根據下文在(1)中所闡述之一第一實例之控制至根據下文在(3)中所闡述之一第三實例之控制中之任一者。注意，下文將闡述藉由根據本發明實施例之影像輸出控制達成系統1000中之影像輸出之實例。 (1)影像輸出控制之第一實例：延遲控制 處理單元102控制由一感測器200執行之一影像輸出之一延遲。 舉例而言，處理單元102藉由將控制資訊傳輸至感測器200而控制由一感測器200執行之一影像輸出之一延遲，該控制資訊含有指示一影像輸出之一延遲量之資料(第一輸出資訊，用於控制之資訊之一實例)。指示一影像輸出之一延遲量之資料之實例(下文中可被稱為「指示一延遲量之資料」)包含：使用一數值等直接指示一延遲量之資料(例如，指示一延遲時間之資料等)、間接指示一延遲量之資料(例如，與延遲量相關聯之一ID等)等。 (2)影像輸出控制之第二實例：傳輸間隔控制 處理單元102控制在感測器200輸出一影像時輸出封包之間隔。舉例而言，在輸出一影像時所使用之封包係以影像中之一線為單位之資料。 舉例而言，處理單元102藉由將控制資訊傳輸至感測器200而控制在感測器200輸出一影像時輸出封包之間隔，該控制資訊含有指示在輸出一影像時輸出封包之間隔(資料間距)之資料(第二輸出資訊，用於控制之資訊之一實例)。指示在感測器200輸出一影像時輸出封包之間隔之資料之實例(下文中可被稱為「指示封包之間的一輸出間隔之資料」)包含：使用一數值直接指示輸出間隔之資料(例如，指示一時間間隔之資料等)、間接指示輸出間隔之資料(例如，與輸出間隔相關聯之一ID等)等。 (3)影像輸出控制之第三實例 處理單元102可執行根據上文在(1)中所闡述之第一實例之控制及根據上文在(2)中所闡述之第二實例之控制兩者。 舉例而言，作為影像輸出控制，處理單元102執行根據上文在(1)中所闡述之第一實例之控制至根據上文在(3)中所闡述之第三實例之控制。 舉例而言，處理器100配備有處理單元102以便執行上文之影像輸出控制中所涉及之一程序(根據本發明實施例之控制方法中所涉及之一程序)。 在本文中，藉由處理器100執行根據上文在(1)中所闡述之第一實例之控制至根據上文在(3)中所闡述之第三實例之控制，根據各感測器200中之暫存器等中所儲存之控制資訊來控制在輸出一影像時所使用的一影像輸出之一延遲及封包之間的一輸出間隔中之一或兩者。 因此，處理器100可藉由執行影像輸出控制中所涉及之程序而改變各感測器200 (影像感測器)中之一影像輸出時序。換言之，在系統1000中，可藉由處理器100執行影像輸出控制而改變各感測器200之一影像輸出時序。 注意，由處理器100執行之程序並不限於上文影像輸出控制中所涉及之程序。 舉例而言，處理器100可藉由將控制資訊傳輸至各感測器200而控制一待輸出影像。舉例而言，由處理單元102執行對一待輸出影像之控制。 根據本發明實施例，舉例而言，對一待輸出影像之控制係以下控制中之一或兩者：對將由各感測器200輸出之一影像一大小之控制及對將由各感測器200輸出之一影像之一圖框速率之控制。 舉例而言，處理器100將控制含有指示一影像大小之資料及指示一圖框速率之資料中之一或兩者之資訊(用於控制之資訊之一實例)傳輸至一感測器200以控制將由感測器200輸出之一影像。 舉例而言，處理器100可執行各種程序，諸如對將經由資料匯流排B1接收之影像資料記錄至一記錄媒體(諸如記憶體300等)中之控制中所涉及之一程序、對在顯示器件400之一顯示螢幕上顯示一影像之控制中所涉及之一程序、執行任何應用軟體之一程序等。舉例而言，記錄控制中所涉及之程序係一「將含有將被記錄至一記錄媒體中之一記錄指令及資料之控制資料傳送至一記錄媒體(諸如記憶體300等)之程序」。此外，舉例而言，顯示控制中所涉及之程序係一「將含有將在一顯示螢幕上顯示之一顯示指令及資料之控制資料傳送至一顯示器件(諸如顯示器件400等)之程序」。 ＜3＞感測器200 (根據本發明實施例之影像感測器) 感測器200係一影像感測器。舉例而言，根據本發明實施例之影像感測器包含：一成像器件，諸如一數位靜態相機、數位視訊攝影機、立體攝影機等；或具有一影像擷取功能之任何感測器器件，諸如一紅外線感測器、範圍成像感測器等，以具有輸出藉由影像擷取產生之一影像之一功能。在本文中，由感測器200產生之一影像對應於指示由感測器200執行之感測結果之資料。 舉例而言，如圖1中所展示，一感測器200連接至與其他感測器200連接之資料匯流排B1。 如上文所闡述，舉例而言，由感測器200執行之影像擷取係根據透過控制匯流排B2接收之控制資訊在處理器100之控制下而執行。舉例而言，藉由處理器100控制由感測器200執行之影像擷取，在一預定時間週期期間執行由系統1000中所包含的一個感測器200執行之影像擷取及由另一感測器200執行之影像擷取。 此外，感測器200基於控制資訊而在輸出時序下輸出影像。在本文中，由一個感測器200執行之影像擷取及由另一感測器200執行之影像擷取係在一預定時間週期期間執行。因此，可以說，由感測器200根據控制資訊輸出之影像係在預定時間週期期間之影像。如上文所闡述，舉例而言，控制資訊係透過控制匯流排B2自處理器100傳輸，且由感測器200接收。 圖3係展示根據本發明實施例之系統1000中所包含之感測器200之一組態實例之一闡釋圖。感測器200具有(舉例而言)一處理器250、一ROM 252、一暫存器254、一感測器器件256、及一通信器件258。此外，感測器200中之此等組成元件係(舉例而言)藉由一內部匯流排260連接在一起。感測器200亦具有(舉例而言)與外部匯流排連接之端子(諸如可與資料匯流排B1連接之一端子、可與控制匯流排B2連接之一端子等)，且可連接至外部匯流排，諸如資料匯流排B1等。感測器200係由自系統1000中所包含之一內部電源供應器(諸如一電池等) (未展示)供應之電力或由自系統1000外部之一電源供應器供應之電力驅動。 注意，感測器200之組態並不限於圖4中所展示之實例。舉例而言，感測器200可進一步配備有用於暫時保存一待輸出影像之一記錄媒體。用於暫時保存一待輸出影像之記錄媒體之實例包含揮發性記憶體(例如，一隨機存取記憶體(RAM)等)、非揮發性記憶體(例如，一快閃記憶體等)等。 在本文中，當用作下文所闡述之感測器器件256之一成像器件係支援全域快門方法之一成像器件時，用於保存成像器件中所包含之信號電荷之一保存電容可用於暫時保存一影像。 因此，當感測器200包含支援全域快門方法之一成像器件(如感測器器件256)時，感測器200必須另外配備有上文用於暫時保存一影像之記錄媒體。當不必另外配備有上文用於暫時保存一影像之記錄媒體時，感測器200之大小或成本可被減小(舉例而言)。 處理器250具有控制整個感測器200之一功能。由處理器250執行之控制實例包含對將所接收控制資訊記錄至暫存器254中之控制、對感測器器件256之操作之控制、對通信器件258之通信之控制等。 對所接收控制資訊之記錄控制中所涉及之一程序實例係一「比較所接收控制資訊中所含有之識別資訊與ROM 252中所儲存之識別資訊270，且基於比較結果將所接收控制資訊選擇性地記錄至暫存器254中之程序」。舉例而言，當所接收控制資訊中所含有之識別資訊與ROM 252中所儲存之識別資訊270匹配時，處理器250將所接收控制資訊選擇性地記錄至暫存器254中。 對感測器器件256之操作控制中所涉及之一程序實例係一「將含有用以在感測器器件256接收含有一影像擷取指令之控制資訊時操作感測器器件256之一指令之一控制信號傳送至感測器器件256之程序」。 對通信器件258之通信控制中所涉及之一程序實例係一「將含有一傳輸指令及待傳輸資料之一控制信號傳送至通信器件258之程序」。 ROM 252係感測器200中所包含之一記錄媒體。舉例而言，ROM 252儲存識別資訊。 暫存器254係感測器200中所包含之另一記錄媒體。舉例而言，暫存器254儲存透過控制匯流排B2接收之控制資訊。儘管圖4展示其中控制資訊儲存於暫存器254中之一實例，但控制資訊可儲存於其他記錄媒體中，諸如非揮發性記憶體(例如，一快閃記憶體等)、磁性記錄媒體(例如，一硬碟等)等。 感測器器件256係產生一影像之一器件。感測器器件256之實例包含成像器件(諸如一數位靜態相機、數位視訊攝影機等)及具有藉由成像而產生一影像之一功能之任何感測器器件，諸如一紅外線感測器、範圍成像感測器等。 將具體闡述感測器器件256之一實例。用作感測器器件256之一成像器件具有(舉例而言)一光學系統之一透鏡(未展示)、一成像元件(未展示)、對應於該成像元件(未展示)之一像素陣列(未展示)及一驅動器(未展示)。 舉例而言，根據本發明實施例之成像元件(未展示)係一互補金屬氧化物半導體(CMOS)或電荷耦合器件(CCD)。此外，根據本發明實施例之成像元件(未展示)可係一堆疊式成像元件，其包含一CMOS及其他組成元件，諸如堆疊於CMOS上之一CCD等。因此，如感測器器件256之一成像器件之感測器200包含可使用全域快門方法或滾動快門方法來擷取一影像。 像素陣列(未展示)具有其中複數個像素電路配置成一矩陣之一組態。該等像素電路各自透過一信號線電連接至驅動器(未展示)。舉例而言，像素電路包含一光接收元件(諸如一光電二極體等)、一電晶體、一電容元件等。舉例而言，在像素電路中，根據透過信號線自驅動器(未展示)傳輸之一控制信號，取決於入射光而累積信號電荷，且將像素電路初始化。 像素電路中所包含之電晶體之實例包含雙極電晶體、場效電晶體(例如，一薄膜電晶體(TFT)、金屬氧化物半導體場效電晶體(MOSFET)等)等。舉例而言，像素電路中所包含之電容元件係一電容器。注意，像素電路中所包含之電容元件可包含一互連件等之一寄生電容。 驅動器(未展示)將一控制信號傳輸至像素電路以驅動像素電路。 舉例而言，用作感測器器件256之成像器件具有以上組態。注意，毋庸置疑，成像器件之組態並不限於以上實例。 舉例而言，通信器件258係用於透過一外部匯流排(諸如資料匯流排B1、控制匯流排B2等)與一外部器件通信之一器件，該外部器件與該外部匯流排連接。舉例而言，通信器件258係可根據允許分時多工資料傳輸之任何標準(諸如CSI-2標準、快速周邊組件互連等)執行通信之任何器件。 舉例而言，感測器200具有圖4中所展示之組態以基於控制資訊而在一輸出時序下輸出一影像。注意，毋庸置疑，感測器200之組態並不限於圖4中所展示之實例。 將更具體地闡述涉及感測器200基於控制資訊而輸出一影像之程序。如涉及基於控制資訊而輸出一影像之程序，感測器200執行根據下文在(I)中所闡述之一第一實例之一輸出程序及根據下文在(II)中所闡述之一第二實例之一輸出程序中之一或兩者，舉例而言。舉例而言，涉及感測器200基於控制資訊而輸出一影像之程序係由感測器200中所包含之處理器250在查找暫存器254中所儲存之控制資訊272之情況下而執行。 (I)根據第一實例之輸出程序：控制資訊含有指示影像輸出之延遲量之資料(第一輸出資訊) 當控制資訊含有指示一延遲量之資料時，感測器200在由指示延遲量之資料所指示之延遲量之一延遲之後輸出一影像。 舉例而言，在感測器200中，一影像輸出之延遲係藉由以下方式達成：將影像保存於以上「用於暫時保存一影像之記錄媒體」中或以上「用作感測器器件256的支援全域快門方法之一成像器件中所包含之保存電容」中。 舉例而言，當指示一延遲量之資料係直接指示延遲量之資料時，感測器200在已經過對應於由指示延遲量之資料指示之延遲量之一時間週期之後自一預定時間點輸出一影像。 舉例而言，預定時間點係接收到一影像擷取命令或一同步信號之一時間點、成像曝光結束之一時間點等。舉例而言，指示預定時間點之資料可提前儲存於ROM 252等中，或可儲存於控制資訊中。 此外，舉例而言，當指示一延遲量之資料係間接指示延遲量之資料時，感測器200基於指示延遲量之資料而規定延遲量。舉例而言，當間接指示一延遲量之資料指示與延遲量相關聯之一ID時，感測器200藉由在ID與延遲量彼此相關聯之一表(或一資料庫)中查找該ID而規定延遲量，該表儲存於一記錄媒體中，諸如ROM 252等。此後，感測器200在已經過對應於規定延遲量之一時間週期之後自預定時間點輸出一影像。 此外，舉例而言，當僅執行根據第一實例之輸出程序時，感測器200依在經設定輸出間隔輸出一影像封包。舉例而言，感測器200藉由查找儲存於一記錄媒體(諸如ROM 252等)中的指示輸出間隔之資料而規定經設定輸出間隔。 (II)根據第二實例之輸出程序：控制資訊含有指示在輸出影像時使用之封包之間的輸出間隔之資料(第二輸出資訊) 當控制資訊含有指示封包之間的一輸出間隔之資料時，感測器200依由指示封包之間的輸出間隔之資料所指示之輸出間隔來輸出一影像封包。 舉例而言，當指示封包之間的一輸出間隔之資料係直接指示輸出間隔之資料時，感測器200輸出一個封包，且此後在已經過對應於由指示封包之間的輸出間隔之資料指示之輸出間隔之一時間週期之後輸出下一封包。 此外，舉例而言，當指示封包之間的一輸出間隔之資料係間接指示輸出間隔之資料時，感測器200基於指示封包之間的輸出間隔之資料而規定輸出間隔。舉例而言，當間接指示一輸出間隔之資料指示與輸出間隔相關聯之一ID時，感測器200藉由在ID與輸出間隔彼此相關聯之一表(或一資料庫)中查找該ID而規定輸出間隔，該表儲存於一記錄媒體中，諸如ROM 252等。感測器200輸出一個封包，且此後在已經過對應於規定輸出間隔之一時間週期之後輸出下一封包。 此外，舉例而言，當僅執行根據第二實例之輸出程序時，感測器200在一經設定延遲量之一延遲之後輸出一影像。舉例而言，感測器200藉由查找儲存於一記錄媒體(諸如ROM 252等)中的指示延遲量之資料而規定經設定延遲量。 舉例而言，感測器200執行根據上文在(I)中所闡述之第一實例之輸出程序及根據上文在(II)中所闡述之第二實例之輸出程序中之一或兩者。因此，在系統1000中，由感測器200基於由處理器100設定於感測器200中之控制資訊而在輸出時序下輸出在一預定時間週期期間擷取之影像。此後，在系統1000中，由處理器100獲取由各感測器200透過資料匯流排B1輸出之影像。 注意，根據本發明實施例，在根據感測器200中之控制資訊輸出一影像時所涉及之程序並不限於根據上文在(I)中所闡述之第一實例之輸出程序或根據上文在(II)中所闡述之第二實例之輸出程序。 舉例而言，當控制資訊含有指示一影像大小之資料時，感測器200輸出具有由控制資訊所指示之影像大小之一影像。 此外，當控制資訊含有指示一圖框速率之資料時，感測器200在由控制資訊所指示之圖框速率下輸出一影像。 此外，當控制資訊含有指示一影像大小之資料及指示一圖框速率之資料時，感測器200依由控制資訊所指示之圖框速率來輸出具有由控制資訊所指示之影像大小之一影像。 ＜4＞記憶體300 記憶體300係系統1000中所包含之一記錄媒體。記憶體300之實例包含揮發性記憶體(例如，RAM等)、非揮發性記憶體(例如，一快閃記憶體等)等。 舉例而言，記憶體300儲存由各感測器200輸出之一影像。將一影像記錄至記憶體300中係由(舉例而言)處理器100控制。 ＜5＞顯示器件400 顯示器件400係系統1000中所包含之一顯示器件。顯示器件400之實例包含一液晶顯示器、有機電激發光(EL)顯示器、有機發光二極體(OLED)顯示器等。 顯示器件400之顯示螢幕顯示各種影像及畫面，諸如由各感測器200輸出之一影像、涉及由處理器100執行之一應用之一螢幕、涉及使用者介面(UI)之一螢幕等。一影像等在顯示器件400之顯示螢幕上之顯示係由(舉例而言)處理器100控制。 ＜6＞由系統1000展現之效應及系統1000之變化 舉例而言，系統1000具有圖1中所展示之組態。 在系統1000中，處理器100與該複數個感測器200係藉由資料匯流排B1連接在一起。此外，在系統1000中，由該複數個感測器200執行之一影像輸出係由執行影像輸出控制之處理器100控制。因此，在系統1000中，在一預定時間週期期間擷取的由連接至資料匯流排B1之複數個感測器200獨立輸出之影像係經由資料匯流排B1藉由分時多工而傳輸。此後，處理器100可接收由該複數個感測器200透過資料匯流排B1獨立輸出之影像。 因此，當處理器100 (根據本發明實施例之處理裝置)與該複數個感測器200 (根據本發明實施例之影像感測器)藉由資料匯流排B1連接在一起時，可透過資料匯流排B1傳輸已由該複數個感測器200在一預定時間週期期間擷取之影像。 此外，舉例而言，系統1000提供一「關於由在同步時序下執行影像擷取之複數個感測器200獨立輸出之影像(其中該複數個感測器200在一預定時間週期期間執行影像擷取之一實例)經由同一資料匯流排B1執行分時多工之機制」。 此外，在系統1000中，處理器100與該複數個感測器200係藉由資料匯流排B1連接在一起。因此，與其中僅利用一現有標準(諸如CSI-2標準)之一情形相比，可減小連接至處理器100之資料匯流排之數目。 此外，在系統1000中，連接至處理器100之資料匯流排之數目之減小形成以下效應。 -可減小其中處理器100與該複數個感測器200連接在一起之一佈線區。 -可由於(舉例而言)用於連接資料匯流排之端子之數目之一減小而進一步簡化處理器100之硬體組態。 注意，根據本發明實施例之系統之組態並不限於圖1中所展示之實例。 舉例而言，當由複數個感測器200輸出之影像儲存於系統外部之一記錄媒體中時，或當由複數個感測器200輸出之影像儲存於處理器100中所包含之一記憶體中時，根據本發明實施例之系統可不具有圖1中所展示之記憶體300。 此外，根據本發明實施例之系統可具有無圖1中所展示之顯示器件400之一組態。 此外，根據本發明實施例之系統可具有適合於由根據本發明實施例之系統對其適用之一電子裝置(下文闡述)處理之一功能之任何組態。 此外，根據本發明實施例之系統可具有其中M個資料匯流排(其中M係小於感測器200之數目之一整數)連接至處理器之一組態。甚至當根據本發明實施例之系統具有其中M個資料匯流排(其中M係小於系統中所包含之感測器200之數目之一整數)連接至處理器之一組態時，與當僅採用一現有標準(諸如CSI-2標準等)時相比，可減小連接至處理器之資料匯流排之數目。 ＜7＞根據本發明實施例之系統之應用實例 在上文中，已以實例方式按本發明實施例闡述了一系統。本發明並不限於此。本發明實施例可適用於各種電子裝置，諸如通信裝置(例如，一智慧型電話等)、行動裝置(例如，一無人機(可被遠端地操作或自主操作之一裝置)、汽車等)、電腦(例如，一個人電腦(PC)等)、平板電腦類型之裝置、遊戲裝置等。 此外，在上文中，已以實例方式將一處理器闡述為根據本發明實施例之系統中所包含之一處理裝置。根據本發明實施例之處理裝置並不限於以上實例。舉例而言，根據本發明實施例之處理裝置適用於可一透過資料匯流排執行對由連接至該資料匯流排之複數個影像感測中之各者輸出之一影像之輸出控制之任何處理電路或器件。 (根據本發明實施例之系統中之影像之輸出實例) 接下來，將闡述系統1000中之一影像之一輸出實例。在以下說明中，將闡述其中根據CSI-2標準透過資料匯流排B1傳輸一信號之一實例。 圖5展示由根據本發明實施例之系統1000中所包含之感測器200擷取之一影像資料之一實例。 舉例而言，由感測器200擷取之影像之資料包含N個資料線(其中N係1或大於1之一整數)，且逐線被輸出至資料匯流排B1。 圖6展示根據CSI-2標準透過根據本發明實施例之系統1000中所包含之資料匯流排B1傳輸之一影像資料封包序列之一實例。在圖6中，在CSI-2標準下，「FS」指示一圖框開始(FS)封包，且「FE」指示一圖框結束(FE)封包。此外，在圖6中，「PH」指示一封包標頭，且「PF」指示一封包頁尾。 在CSI-2標準中，在於影像資料之開頭處發出一FS封包P1之後，發出N個影像資料封包P2，且最後發出一FE封包P3。在一個影像資料封包P1與另一影像資料封包P1之間存在被稱為一線消隱BL1之一間隔。在一FE封包P3與下一FS封包P1之間存在被稱為一圖框消隱BL2之一間隔。 圖7展示在根據本發明實施例之系統1000中所包含之記憶體300中分配之一圖框緩衝區之一實例。 處理器100在接收到圖6中所展示之封包序列時將所接收影像資料記錄至如圖7中所展示之記憶體300之圖框緩衝區中。 在系統1000中，當根據CSI-2標準傳輸由感測器200擷取之一影像時，經由資料匯流排B1傳輸圖6中所展示之影像資料之封包序列，且將由處理器100接收之影像資料記錄至如圖7中所展示之圖框緩衝區中。 接下來，將闡述由感測器200輸出之一影像之一輸出時序之一實例，此指示其中感測器200包含如感測器器件256之一成像器件之一實例性情形。 ＜I＞根據支援快門方法之影像輸出實例 在闡在處理器100之輸出控制下達成的述由感測器200輸出之一影像之一輸出時序之一實例之前，將先闡述根據由感測器中所包含之一成像器件支援之一快門方法之一影像輸出實例。 (I-1)其中成像器件支援滾動快門方法之情形 圖8係展示配備有支援滾動快門方法之一成像器件之一感測器之一操作之一實例之一闡釋圖。圖8展示配備有支援滾動快門方法之一成像器件之一感測器(下文中可被稱為一「支援滾動快門方法之感測器」)之一操作，其中擷取一影像之一線N，且輸出對應於線N之影像資料。 在圖8中，「像素RST」指示像素之重設。在圖8中，「像素RD」指示對取決於入射光而累積之電荷之讀取。在圖8中，「AD轉換」指示由一類比轉數位轉換電路(未展示)取決於所讀取電荷將一類比信號轉換成一數位信號。在以下說明中，「AD轉換」適用於其他圖。 當擷取一影像之一線N時，支援滾動快門方法之一感測器重設對應於線N之像素(圖8中所展示之像素RST)。在本文中，像素重設對應於打開成像器件之快門之一操作。 在支援滾動快門方法之感測器中，取決於進入一像素之光而累積信號電荷(圖8中所展示之累積)，且此後，讀出所累積電荷(圖8中所展示之像素RD)。在本文中，對所累積電荷之讀取對應於關閉成像器件之快門之一操作。 在支援滾動快門方法之感測器中，將所讀取電荷進行類比轉數位轉換(圖8中所展示之AD轉換)以獲得對應於線N之數位資料，且將數位資料輸出至資料匯流排(圖8中所展示之資料輸出)。 圖9係展示配備有支援滾動快門方法之一成像器件之一感測器之一操作之一實例之一闡釋圖。在實例中，針對複數個線(一線1至一線N，在圖9中，N係4或大於4之一整數)相繼執行圖8中所展示的對一線N之操作。 如圖9中所展示，在支援滾動快門方法之感測器中，在一各別不同時序下針對各線執行一系列操作(亦即，像素重設(圖9中所展示之像素RST)至資料輸出(圖9中所展示之資料輸出))，以便避免輸出至資料匯流排的對應於線之數位資料之間的一碰撞。 圖10係展示各自配備有支援滾動快門方法之一成像器件之兩個感測器之操作之一實例之一闡釋圖。圖10展示以下情形之一實例：其中在支援滾動快門方法之兩個感測器(一感測器#1及一感測器#2)中之各者中執行圖9中所展示之操作，使得關於資料匯流排上之影像資料執行分時多工。 為了防止支援滾動快門方法之該兩個感測器將資料同時輸出至資料匯流排，必須致使支援滾動快門方法之該兩個感測器在圖2中所展示之不同時序下擷取影像。因此，在圖10中所展示之實例中，在一個感測器將對應於所有線之資料輸出至資料匯流排之後，其他感測器將對應於所有線之資料輸出至資料匯流排。因此，在圖10中所展示之實例中，支援滾動快門方法之該兩個感測器不會同時擷取影像(或所擷取影像不被視為同時擷取)。 (I-2)其中成像器件支援全域快門方法之情形 圖11係展示配備有支援全域快門方法之一成像器件之一感測器之一操作之一實例之一闡釋圖。圖11展示配備有支援全域快門方法之一成像器件之一感測器(下文中可被稱為一「支援全域快門方法之感測器」)之一操作，其中擷取一影像之一線N，且輸出對應於該線N之影像資料。 當擷取一影像之一線N時，支援全域快門方法之感測器重設對應於該線N之像素(圖11中所展示之像素RST)。 在支援全域快門方法之感測器中，取決於進入一像素之光而累積信號電荷(圖11中所展示之累積)，且此後讀出所累積電荷(圖11中所展示之像素RD)。 在支援全域快門方法之感測器中，將所讀取電荷轉移至(舉例而言)毗鄰於該像素之一電容元件，由該電容元件保存該所讀取電荷(圖11之電容保存)，此不同於支援滾動快門方法之感測器。在以下說明中，保存所讀取電荷一電容元件(諸如以上毗鄰於像素之電容元件)被稱為一「保存電容」。 在支援全域快門方法之感測器中，對由保存電容保存之電荷進行類比轉數位轉換(圖11中所展示之AD轉換)以獲得對應於線N之數位資料，且將數位資料輸出至資料匯流排(圖11中所展示之資料輸出)。換言之，在支援全域快門方法之感測器中，可藉由保存電荷之保存電容延遲類比轉數位轉換及至資料匯流排之資料輸出。 圖12係展示配備有支援全域快門方法之一成像器件之一感測器之一操作之一實例之一闡釋圖，其中針對複數個線(一線1至一線N，在圖12中，N係4或大於4之一整數)相繼執行圖12中所展示之對一線N之操作。 如圖12中所展示，在支援全域快門方法之感測器中，可針對所有線同時開始像素重設(圖12中所展示之像素RST)。此外，舉例而言，如圖12中所展示，在支援全域快門方法之感測器中，針對所有線同時執行信號電荷之累積(圖12中所展示之累積)及對所累積電荷之讀取(圖12中所展示之像素RD)。注意，在支援全域快門方法之感測器中，可逐線地改變信號電荷累積之(圖12中所展示之累積)及對所累積電荷之讀取(圖12中所展示之像素RD)。 支援全域快門方法之感測器將自各線讀取之電荷轉移至保存電容，使得由保存電容保電荷存(圖12中所展示之電容保存)，相繼地逐線對保存電容中所保存之電荷進行類比轉數位轉換，且將資料輸出至資料匯流排(圖12中所展示之AD轉換及資料輸出)。注意，為方便起見，圖12不展示在線1 (圖12中所展示之線1)中，將所讀取電荷轉移至保存電容，且由保存電容保存(注意此在下文所闡述之圖13及圖14中未作展示，如同在圖12中)。 舉例而言，如圖12中所展示，在支援全域快門方法之感測器中，可由保存電容保存自各線讀取之電荷。因此，可在不同時序下將對應於不同線之資料輸出至資料匯流排以便可避免資料碰撞。 ＜II＞由系統1000中之感測器200進行之影像輸出之實例 接下來，將闡述由系統1000中之感測器200執行之一影像輸出之一實例。 在以下說明中，將以實例方式主要闡述以下一情形：其中系統1000中所包含之感測器200中所包含之感測器器件256係支援全域快門方法之一感測器且使用一保存電容來暫時保存一影像。如上文所闡述，當利用支援全域快門方法之感測器中所包含之保存電容來暫時保存一影像時，感測器200可不配備有用於暫時保存一影像之一記錄媒體，諸如一RAM等。此外，如上文所闡述，感測器200可配備有用於暫時保存一影像之一記錄媒體(諸如一RAM等)，使得感測器200亦可暫時保存一影像。 (II-1)第一輸出實例 圖13係展示由根據本發明實施例之系統1000中之感測器200執行之一影像輸出之一第一實例的一闡釋圖。圖13展示感測器200A及200B之操作之一實例，該兩個感測器中之各者包含如同感測器器件256的支援全域快門方法之一感測器。舉例而言，感測器200A與感測器200B透過控制匯流排B2同步地操作。 舉例而言，在感測器200A及200B中，基於接收到同步信號Vsync而同步地重設像素(圖13中所展示之像素RST)，且此後累積信號電荷(圖13中所展示之累積)，且讀出所累積電荷(圖13中所展示之像素RD)。 此外，如上文參考圖12所闡述，感測器200A及200B各自將自各線讀取之電荷轉移至保存電容使得由保存電容來保存電荷(圖13中所展示之電容保存)，對由保存電容保存之電荷逐線地進行類比轉數位轉換，且將資料輸出至資料匯流排B1 (圖13中所展示之AD轉換及資料輸出)。輸出至資料匯流排B1的對應於各線之資料對應於「一影像之一封包」。 在本文中，舉例而言，如上文所闡述，感測器200A及200B基於暫存器254中所儲存之控制資訊而在一輸出時序下各自輸出一影像。 舉例而言，當指示一延遲量之資料含有於控制資訊中時，感測器200A及200B各自將自各線讀取之電荷保存於保存電容中，使得將輸出延遲達對應於指示延遲量之資料之延遲量。 此外，當指示封包之間的一輸出間隔之資料含有於控制資訊中時，感測器200A及200B各自依由指示輸出間隔之資料所指示之輸出間隔將對應於各線之資料輸出至資料匯流排B1。 在圖13中所展示之實例中，由感測器200B中所包含之暫存器254中所儲存之控制資訊所指示之一延遲量大於由感測器200A中所包含之暫存器254中所儲存之控制資訊所指示之一延遲量。更具體而言，在圖13中所展示之實例中，在根據控制資訊感測器200A將對應於所有線之資料輸出至資料匯流排B1，感測器200B輸出對應於各線之資料之後，所依據之控制資訊被儲存於感測器200A及200B中之各者之暫存器254中。 在本文中，在圖13中所展示之實例中，感測器200A輸出對應於各線之資料(一影像封包)之間隔與感測器200B輸出對應於各線之資料之間隔相同。另一選擇係，感測器200A及200B各自輸出資料之間隔並不限於圖13中所展示之實例。舉例而言，感測器200A及200B可各自依由控制資訊所指示之輸出間隔將對應於各線之資料輸出至資料匯流排B1，使得感測器200A之資料輸出間隔不同於感測器200B之資料輸出間隔。 舉例而言，如圖13中所展示，感測器200A及200B可各自基於控制資訊而在一輸出時序下輸出一影像，使得經由資料匯流排B1而藉由分時多工傳輸感測器200A與200B之間具有相同影像擷取時序之影像(在一預定時間週期期間擷取之影像)。 (II-2)第二輸出實例 圖14係展示由根據本發明實施例之系統1000中之感測器200執行之一影像輸出之一第二實例之一闡釋圖。圖14展示如同感測器器件256的各自配備有支援全域快門方法之一感測器之感測器200A及200B之操作之另一實例。舉例而言，感測器200A與感測器200B透過控制匯流排B2同步地操作。 圖14中所展示之感測器200A及200B中之各者之操作與圖13中所展示之第一輸出實例中之感測器200A及200B中之各者之操作相同。然而，由感測器200A及200B中之各者查找之控制資訊不同於圖13中所展示之實例中之控制資訊，且在圖14中所展示之第二輸出實例與圖13中所展示之第一輸出實例之間，影像資料輸出之次序存在一差異。 在圖14中所展示之實例中，由感測器200B中所包含之暫存器254中所儲存之控制資訊所指示之一延遲量大於由感測器200A中所包含之暫存器254中所儲存之控制資訊所指示之一延遲量。更具體而言，在圖14中所展示之實例中，交替地執行由感測器200A執行之對應於各線之資料至資料匯流排B1之輸出及由感測器200B執行之對應於各線之資料至資料匯流排B1之輸出所依據之控制資訊儲存於感測器200A及200B中之各者中之暫存器254中。 在本文中，在圖14中所展示之實例中，感測器200A輸出對應於各線之資料之間隔(一影像封包)與感測器200B輸出對應於各線之資料之間隔相同。感測器200A及200B各自輸出資料之間隔並不限於圖14中所展示之實例。舉例而言，感測器200A及200B可各自依由控制資訊所指示之輸出間隔將對應於各線資料輸出至資料匯流排B1，使得感測器200A之資料輸出間隔與感測器200A之資料輸出間隔彼此不同(在不會致使資料匯流排B1發生資料碰撞之一範圍內)。 舉例而言，如圖14中所展示，感測器200A及200B可各自基於控制資訊而在一輸出時序下輸出一影像，使得經由資料匯流排B1而藉由分時多工傳輸感測器200A與200B之間具有相同影像擷取時序之影像(在一預定時間週期期間擷取之影像)。 (II-3)其他輸出實例 一影像由根據本發明實施例之系統1000中之感測器200執行之輸出實例並不限於上文在(II-1)中所闡述之第一輸出實例及上文在(II-2)中所闡述之第二輸出實例。 舉例而言，在圖13中所展示之第一輸出實例及圖14中所展示之第二輸出實例中，已以實例方式闡述了由兩個感測器200A及200B執行之影像輸出。然而，甚至當系統1000包含三個或多於三個感測器200時，各感測器200可基於控制資訊而在一輸出時序下輸出一影像，使得經由資料匯流排B1藉由分時多工傳輸由感測器200輸出之影像，如同在第一輸出實例及第二輸出實例中。 此外，在圖13中所展示之第一輸出實例及圖14中所展示之第二輸出實例中，已闡述了一「其中複數個感測器200各自配備有如同感測器器件256的支援全域快門方法之一感測器，且將電荷保存於一保存電容中以調整至資料匯流排B1之資料之輸出時序的實例」。然而，在系統1000中，舉例而言，感測器200可配備有用於暫時保存一影像之一記錄媒體(諸如一RAM等)，且將藉由類比轉數位轉換獲得的對應於各線之資料保存於記錄媒體中，藉此調整由各感測器200將資料輸出至資料匯流排B1之時序。 甚至當感測器200經組態以將對應於各線之資料保存於一記錄媒體(諸如一RAM等)中，各感測器200可基於控制資訊而在一輸出時序下輸出一影像，使得可經由資料匯流排B1藉由分時多工傳輸由感測器200輸出之影像，如同第一輸出實例及第二輸出實例。此外，當感測器200經組態以將對應於各線之資料保存於一記錄媒體(諸如一RAM等)中，感測器200可配備有支援全域快門方法之一感測器，或除支援全域快門方法之感測器之外的一感測器器件(諸如上文支援滾動快門方法之感測器等)，如感測器器件256 (舉例而言)。 ＜III＞由處理器100進行的對影像之輸出控制中所涉及之程序之實例(根據本發明實施例之控制方法中之程序) 接下來，將闡述由處理器100執行的對一影像之輸出控制中所涉及之一程序之一實例，此可提供由系統1000中之感測器200執行之一影像輸出之以上實例。 圖15係展示由根據本發明實施例之系統1000中所包含之處理器100執行的對一影像之輸出控制中所涉及之一程序(根據本發明實施例之控制方法中所涉及之一程序)之一實例之一流程圖。圖15展示在其中系統1000具有兩個影像感測器200A及200B之一情形中由處理器100執行的對一影像之輸出控制中所涉及之一程序之一實例。 處理器100接通受控感測器200A及200B中之各者，且藉此釋放其重設狀態(S100)。舉例而言，步驟S100之程序對應於將感測器200A及200B初始化之一程序之一實例。 處理器100對感測器200A之暫存器設定進行組態(S102)。處理器100藉由透過控制匯流排B2傳輸控制資訊來對感測器200A之暫存器設定進行組態。 在本文中，處理器100藉由傳輸控制資訊來對感測器200A之暫存器設定進行組態，舉例而言，在控制資訊中感測器200A被指定且感測器200A中所包含之一暫存器之位址被指定。另一選擇係，處理器100可藉由傳輸控制資訊來對感測器200A之暫存器設定進行組態，在控制資訊中所有受控感測器200控制被指定，且各感測器200中所包含之一暫存器之位址被指定(舉例而言)。舉例而言，其中指定了所有受控感測器200且指定了各感測器200中所包含之一暫存器之位址之控制資訊之傳輸有效地將相同資料同步地記錄至所有感測器200中所包含之暫存器中。 處理器100對感測器200B之暫存器設定進行組態(S104)。如在步驟S102中，處理器100藉由透過控制匯流排B2傳輸控制資訊來對感測器200B之暫存器設定進行組態。 處理器100致使感測器200A及200B中之各者擷取一影像且將影像資料輸出至資料匯流排B1 (S106)。處理器100透過控制匯流排B2傳輸控制資訊以致使感測器200A及200B中之各者擷取一影像且將影像資料輸出至資料匯流排B1。 舉例而言，處理器100執行如同影像輸出控制中所涉及之一程序的圖15中所展示之程序。注意，毋庸置疑，影像輸出控制中所涉及之一程序之實例並不限於圖15中所展示之實例。 舉例而言，由處理器100將控制資訊記錄至感測器200中所包含之暫存器中，從而控制圖15中所展示的一影像之輸出。此外，如上文所闡述，感測器200基於控制資訊而在一輸出時序下輸出一影像。 因此，舉例而言，由處理器100執行圖15中所展示之影像輸出控制中所涉及之程序，可達成上文由系統1000中之感測器200執行之一影像輸出實例。 (根據本發明實施例之程式) 舉例而言，藉由由一電腦執行用於致使一電腦用作根據本發明實施例之處理裝置之一程式等(例如，用於致使一電腦執行影像輸出控制中所涉及之一程序(根據本發明實施例之控制方法中所涉及之一程序)之一程式)，可提供一「經由同一資料匯流排B1關於由在同步時序下執行影像擷取之複數個影像感測器200獨立輸出之影像(其中該複數個感測器200在一預定時間週期期間執行影像擷取之一實例)執行分時多工之機制」。 此外，可藉由用於致使一電腦用作根據本發明實施例之處理裝置之一程式展現藉由一影像之輸出控制中所涉及之以上程序展現之效應(根據本發明實施例之控制方法中所涉及之程序)，該程式係由電腦中之一處理器等執行。 上文已參考附圖闡述了本發明之較佳實施例，但本發明並不限於上文之實例。熟習此項技術者將可發現隨附申請專利範圍之範疇內之各種更改及修改，且應理解其將自然地在本發明之技術範疇內。 舉例而言，以上內容已指示提供用於致使一電腦用作根據本發明實施例之處理裝置之一程式(電腦程式)。此外，在本發明中，可另外提供儲存以上程式之一記錄媒體。 以上組態係本發明之一實例，且當然在本發明之技術範疇內。 此外，本說明書中所闡述之效應僅係說明性的或係例示效應，且不具限制性。亦即，在具有或替代以上效應之情況下，根據本發明之技術可基於本說明書之說明達成熟習此項技術者明瞭之其他效應。 另外，亦可對本發明技術進行如下組態。 (1) 一種處理裝置，其包含： 一處理單元，其可連接至一資料匯流排，且對由連接至該資料匯流排之複數個影像感測器在一預定時間週期期間擷取之各別影像執行輸出控制， 其中 藉由該輸出控制改變由該複數個影像感測器中之各者執行之影像輸出之一時序。 (2) 如(1)之處理裝置，其中 當該影像感測器輸出該影像時該處理單元按照該輸出控制而控制一延遲。 (3) 如(1)或(2)之處理裝置，其中 當該影像感測器輸出該影像時，該處理單元按照該輸出控制而控制輸出封包輸出間隔。 (4) 如(1)至(3)中任一項之處理裝置，其中 該處理單元藉由將控制資訊傳輸至該複數個影像感測器中之各者來執行該輸出控制。 (5) 如(4)之處理裝置，其中 透過不同於該資料匯流排且連接至該等各別影像感測器之一控制匯流排傳輸該控制資訊。 (6) 如(4)或(5)之處理裝置，其中 該控制資訊記錄於該影像感測器中所包含之一暫存器中。 (7) 如(1)至(6)中任一項之處理裝置，其中 在該預定時間週期期間擷取之該等影像係由該複數個影像感測器同步地擷取之影像。 (8) 一種影像感測器，其可連接至與另一影像感測器連接之一資料匯流排，且基於控制資訊而在一輸出時序下輸出在一預定時間週期期間擷取之一影像。 (9) 如(8)之影像感測器，其中 該控制資訊含有指示在輸出一影像時之一延遲量之第一輸出資訊，且 在由該第一輸出資訊所指示之該延遲量之一延遲之後輸出該影像。 (10) 如(8)或(9)之影像感測器，其中 該控制資訊含有指示在輸出一影像時封包輸出之輸出間隔之第二輸出資訊，且 依由該第二輸出資訊所指示之該輸出間隔輸出該影像之該等封包。 (11) 如(8)至(10)中任一項之影像感測器，其中 該控制資訊儲存於一暫存器中。 (12) 一種系統，其包含： 複數個影像感測器，其連接至一資料匯流排，及 一處理裝置，其連接至該資料匯流排， 其中 該處理裝置包含對由該複數個影像感測器在一預定時間週期期間擷取之各別影像執行輸出控制之一處理單元，且 藉由該輸出控制改變該複數個影像感測器中之各者中之影像之一輸出時序。
100‧‧‧處理器102‧‧‧處理單元200‧‧‧感測器200A‧‧‧感測器200B‧‧‧感測器250‧‧‧處理器252‧‧‧ROM254‧‧‧暫存器256‧‧‧感測器器件258‧‧‧通信器件260‧‧‧內部匯流排270‧‧‧識別資訊272‧‧‧控制資訊300‧‧‧記憶體400‧‧‧顯示器件1000‧‧‧系統B1‧‧‧資料匯流排B2‧‧‧控制匯流排BL1‧‧‧線消隱BL2‧‧‧圖框消隱P1‧‧‧圖框開始封包P2‧‧‧影像資料封包P3‧‧‧圖框結束封包Vsync‧‧‧同步信號
[圖1] 圖1係展示根據本發明實施例之一系統之一組態之一實例之一闡釋圖。 [圖2] 圖2係展示其中經由與複數個感測器連接之一資料匯流排藉由分時多工傳輸影像之一情形之一實例之一闡釋圖。 [圖3] 圖3係用於闡述根據本發明實施例之一系統中之影像傳輸之一概觀之一闡釋圖。 [圖4] 圖4係展示根據本發明實施例之一系統中所包含之一感測器之一組態之一實例的一闡釋圖。 [圖5] 圖5展示由根據本發明實施例之一系統中所包含之一感測器擷取之影像資料之一實例。 [圖6] 圖6展示經由根據本發明實施例之一系統中所包含之一資料匯流排傳輸之一影像資料封包序列之一實例。 [圖7] 圖7展示在根據本發明實施例之一系統中所包含之一記憶體中所分配之一圖框緩衝區之一實例。 [圖8] 圖8係展示配備有支援滾動快門方法之一成像器件之一感測器200之一操作之一實例的一闡釋圖。 [圖9] 圖9係展示配備有支援滾動快門方法之一成像器件之一感測器之一操作之一實例的一闡釋圖。 [圖10] 圖10係展示各自配備有支援滾動快門方法之一成像器件之兩個感測器之操作之一實例的一闡釋圖。 [圖11] 圖11係展示配備有支援全域快門方法之一成像器件之一感測器之一操作之一實例的一闡釋圖。 [圖12] 圖12係展示配備有支援全域快門方法之一成像器件之一感測器之一操作之一實例的一闡釋圖。 [圖13] 圖13係展示由根據本發明實施例之一系統中之一感測器執行之一影像輸出之一第一實例之一闡釋圖。 [圖14] 圖14係展示由根據本發明實施例之一系統中之一感測器執行之一影像輸出之一第二實例之一闡釋圖。 [圖15] 圖15係展示由根據本發明實施例之一系統中所包含之一處理器執行之一影像輸出控制中所涉及之一程序之一實例的一流程圖(根據本發明之一控制方法中所涉及之一程序)。
Vsync‧‧‧同步信號

Claims (19)

  1. 一種處理裝置，其包括：一處理電路，其經組態以透過一或多個控制匯流排將各別(respective)時序控制輸出發送至複數個影像感測器，且基於發送至該複數個影像感測器之該各別時序控制輸出而透過一單一共同資料匯流排(a single common data bus)自該複數個影像感測器接收各別影像，該單一共同資料匯流排不同於該一或多個控制匯流排，其中該複數個影像感測器之一或多個影像感測器各自(individually)經組態以藉由執行一全域快門方法而擷取該等各別影像之一影像，且其中該一或多個影像感測器各自包含經組態以暫時保存該等各別影像之該影像之一保存電容。
  2. 如請求項1之處理裝置，其中該等各別時序控制輸出之各個時序控制輸出包含使來自該複數個影像感測器中之各個影像感測器之一影像之一輸出延遲之一時序。
  3. 如請求項1之處理裝置，其中該等各別時序控制輸出之各個時序控制輸出包含係輸出於多個間隔之複數個時序，依該等間隔輸出來自該複數個影像感測器中之各個影像感測器之一影像之封包。
  4. 如請求項1之處理裝置，其中該處理電路進一步經組態以利用該等各別時序控制輸出來對來自該複數個影像感測器之該等各別影像執行分時多工(time-division multiplexing)。
  5. 如請求項4之處理裝置，其中該處理電路進一步經組態以控制該複數個影像感測器中之各者以將該等各別時序控制輸出之一記錄於一暫存器中。
  6. 如請求項1之處理裝置，其中實質上同時擷取由該複數個影像感測器擷取之該等各別影像。
  7. 如請求項1之處理裝置，其中該複數個影像感測器之各個影像感測器包括一像素陣列，及該等各別影像之各個影像包含基於來自該複數個影像感測器之一對應像素陣列之所有像素信號之影像資料。
  8. 一種影像器件，其包括：一影像感測器，其經組態以藉由執行一全域快門方法(global shutter method)而擷取一影像，以一保存電容暫時保存該影像，透過一控制匯流排接收一時序控制輸出且透過一單一共同資料匯流排輸出基於該時序控制輸出而擷取之該影像，該單一共同資料匯流排不同於該控制匯流排，且該單一共同資料匯流排與其他影像感測器共享。
  9. 如請求項8之影像器件，其中該時序控制輸出包含使該所擷取影像之該輸出延遲之一時序。
  10. 如請求項8之影像器件，其中該時序控制輸出包含係輸出間隔之時序，依該等輸出間隔輸出該所擷取影像之封包。
  11. 如請求項8之影像器件，其中該影像感測器進一步包含一暫存器，且回應於接收到該時序控制輸出，該影像感測器進一步經組態以將該時序控制輸出儲存於該暫存器中。
  12. 如請求項8之影像器件，其中為藉由執行該全域快門方法以擷取該影像，該影像感測器進一步經組態以藉由在一像素陣列上執行該全域快門方法，該影像包含基於輸出自該像素陣列之所有像素信號之影像資料。
  13. 一種系統，其包括：一單一共同資料匯流排；不同於該單一共同資料匯流排之一或多個控制匯流排；複數個影像感測器，其連接至該單一共同資料匯流排及該一或多個控制匯流排，該複數個影像感測器中之各者經組態以擷取一影像；及 一處理電路，其連接至該單一共同資料匯流排及該一或多個控制匯流排，該處理電路經組態以經由該一或多個控制匯流排將各別時序控制輸出發送至該複數個影像感測器，其中該複數個影像感測器經組態以自該處理電路接收該等各別時序控制輸出，且基於該等各別所接收時序控制輸出而透過該單一共同資料匯流排輸出所擷取之各別影像至該處理電路，該複數個影像感測器之一或多個影像感測器各自經組態以藉由執行一全域快門方法而擷取該等各別影像之一者，且其中該一或多個影像感測器各自包含經組態以暫時保存該等各別影像該之一者之一保存電容。
  14. 如請求項13之系統，其中該等各別時序控制輸出之各個時序控制輸出包含使來自該複數個影像感測器中之該各者之該影像之一輸出延遲之一時序。
  15. 如請求項13之系統，其中該等各別時序控制輸出之各個時序控制輸出包含係輸出於多個間隔之複數個時序，依該等間隔輸出來自該複數個影像感測器中之該各者之該影像之封包。
  16. 如請求項13之系統，其中該處理電路進一步經組態以利用該等各別時序控制輸出來對來自該複數個影像感測器之該等各別影像執行分時多工。
  17. 如請求項13之系統，其中該處理電路進一步經組態以控制該複數個影像感測器中之各者以將該等各別時序控制輸出之一記錄於一暫存器中。
  18. 如請求項13之系統，其中實質上同時擷取由該複數個影像感測器擷取之該等各別影像。
  19. 如請求項13之系統，其中該複數個影像感測器之各個影像感測器包括一像素陣列，及該等各別影像之各者包含基於來自該複數個影像感測器之一對應像素陣列之所有像素信號之影像資料。
TW106113210A 2016-05-27 2017-04-20 處理裝置、影像感測器及系統 TWI758286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-106555 2016-05-27
JP2016106555A JP6722044B2 (ja) 2016-05-27 2016-05-27 処理装置、画像センサ、およびシステム

Publications (2)

Publication Number Publication Date
TW201805891A TW201805891A (zh) 2018-02-16
TWI758286B true TWI758286B (zh) 2022-03-21

Family

ID=58671877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113210A TWI758286B (zh) 2016-05-27 2017-04-20 處理裝置、影像感測器及系統

Country Status (7)

Country Link
US (1) US11252305B2 (zh)
EP (1) EP3466045B1 (zh)
JP (1) JP6722044B2 (zh)
KR (1) KR102343629B1 (zh)
CN (1) CN109155814B (zh)
TW (1) TWI758286B (zh)
WO (1) WO2017203857A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102385333B1 (ko) * 2017-09-15 2022-04-12 삼성전자주식회사 복수의 이미지 센서들을 제어하기 위한 전자 장치 및 방법
US11647284B2 (en) 2018-08-20 2023-05-09 Sony Semiconductor Solutions Corporation Image processing apparatus and image processing system with image combination that implements signal level matching
JP2020188323A (ja) * 2019-05-10 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像方法
CN111551948B (zh) * 2020-05-20 2022-08-16 炬佑智能科技(苏州)有限公司 一种tof设备的控制方法、计算机存储介质
US11757995B2 (en) * 2021-04-27 2023-09-12 Stmicroelectronics S.R.L. Sensors with enhanced time division multiplexing frames

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074481A1 (en) * 2000-06-01 2002-06-20 Mcgrath R. Daniel Dual-mode CMOS integrated imager
US20070076112A1 (en) * 2005-10-05 2007-04-05 Hitachi, Ltd. Stereo image-pickup apparatus
TW201322750A (zh) * 2011-11-28 2013-06-01 Samsung Electronics Co Ltd 消除快門延遲的方法、照相機模組以及具有該方法／模組的行動裝置
TWI524727B (zh) * 2011-09-20 2016-03-01 富士全錄股份有限公司 影像讀取裝置，影像形成裝置及電腦可讀取之媒體

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590198B1 (en) 1998-03-16 2003-07-08 Photon Vision Systems, Inc. Video bus for high speed multi-resolution imagers
US6952228B2 (en) * 2000-10-13 2005-10-04 Canon Kabushiki Kaisha Image pickup apparatus
JP2004023397A (ja) * 2002-06-14 2004-01-22 Matsushita Electric Ind Co Ltd 画像処理システム
EP1812968B1 (en) * 2004-08-25 2019-01-16 Callahan Cellular L.L.C. Apparatus for multiple camera devices and method of operating same
US7557849B2 (en) * 2004-10-11 2009-07-07 Mediatek Usa Inc Processor-controlled timing generator for multiple image sensors
US20070222879A1 (en) 2006-03-24 2007-09-27 Intel Corporation Sub-ranging pixel sample and hold
JP2009532082A (ja) * 2006-03-30 2009-09-10 ギブン イメージング リミテッド 生体内検出デバイス、ならびにイメージャとイメージャのプロセッサとの間の通信方法
JP2010527457A (ja) * 2007-04-18 2010-08-12 株式会社オプトエレクトロニクス 移動物体を撮像するための撮像方法及び撮像装置
JP5012188B2 (ja) * 2007-05-14 2012-08-29 コニカミノルタホールディングス株式会社 固体撮像装置
US7969469B2 (en) * 2007-11-30 2011-06-28 Omnivision Technologies, Inc. Multiple image sensor system with shared processing
JP5651976B2 (ja) * 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US8717422B2 (en) * 2010-12-22 2014-05-06 Texas Instruments Incorporated Multi-sensor video frame synchronization apparatus and methods
US9088725B2 (en) * 2011-03-08 2015-07-21 Renesas Electronics Corporation Image pickup apparatus
JP5703132B2 (ja) * 2011-05-30 2015-04-15 株式会社東芝 固体撮像装置
EP2719166B1 (en) 2011-06-10 2018-03-28 Flir Systems, Inc. Line based image processing and flexible memory system
CN102447847A (zh) * 2011-11-02 2012-05-09 北京思比科微电子技术股份有限公司 包含mipi接口的多图像传感器图像处理装置及方法
US10256833B2 (en) * 2013-01-23 2019-04-09 Forza Silicon Corporation Dual reset branch analog-to-digital conversion
US9086966B2 (en) 2013-03-15 2015-07-21 Intel Corporation Systems, apparatuses, and methods for handling timeouts
US10033989B2 (en) * 2013-07-05 2018-07-24 Mediatek Inc. Synchronization controller for multi-sensor camera device and related synchronization method
JP6141160B2 (ja) 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
CN203813894U (zh) * 2014-05-09 2014-09-03 哈尔滨水星电子科技有限公司 一种接口共享的全景数字图像传感器
KR102618490B1 (ko) * 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법
US11070754B1 (en) * 2020-03-24 2021-07-20 Stmicroelectronics Asia Pacific Pte Ltd. Slew rate control circuit for an image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074481A1 (en) * 2000-06-01 2002-06-20 Mcgrath R. Daniel Dual-mode CMOS integrated imager
US20070076112A1 (en) * 2005-10-05 2007-04-05 Hitachi, Ltd. Stereo image-pickup apparatus
TWI524727B (zh) * 2011-09-20 2016-03-01 富士全錄股份有限公司 影像讀取裝置，影像形成裝置及電腦可讀取之媒體
TW201322750A (zh) * 2011-11-28 2013-06-01 Samsung Electronics Co Ltd 消除快門延遲的方法、照相機模組以及具有該方法／模組的行動裝置

Also Published As

Publication number Publication date
JP6722044B2 (ja) 2020-07-15
JP2017212690A (ja) 2017-11-30
CN109155814A (zh) 2019-01-04
EP3466045A1 (en) 2019-04-10
EP3466045B1 (en) 2024-04-03
US20190124235A1 (en) 2019-04-25
TW201805891A (zh) 2018-02-16
US11252305B2 (en) 2022-02-15
WO2017203857A1 (en) 2017-11-30
CN109155814B (zh) 2022-01-11
KR102343629B1 (ko) 2021-12-28
KR20190013728A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
TWI758286B (zh) 處理裝置、影像感測器及系統
CN109154921B (zh) 处理设备、图像传感器和系统
KR102362138B1 (ko) 이미지 센서 모듈 및 그것을 포함하는 이미지 센서 장치
US9723239B2 (en) Image sensor and method of outputting data from the image sensor
TWI812604B (zh) 圖像感測器及控制系統
US9781369B2 (en) Image sensor and image processing system including the same
KR102234041B1 (ko) 이미지 센서와 이를 포함하는 이미지 처리 시스템
US8194146B2 (en) Apparatuses for capturing and storing real-time images
US9658815B2 (en) Display processing device and imaging apparatus
US9363440B2 (en) Imaging device and imaging method that sets a phase difference between first and second synchronization signals
US20160248990A1 (en) Image sensor and image processing system including same
JP2007037112A (ja) 撮像シリアルインタフェースｒｏｍ集積回路
US20190394402A1 (en) Image sensor and electronic apparatus including the same
CN107544124B (zh) 摄像设备及其控制方法和存储介质
US20160050377A1 (en) Active pixel sensors and image devices having stacked pixel structure supporting global shutter
US8610790B2 (en) Programmable data readout for an optical sensor
US11683591B2 (en) Imaging apparatus, imaging method, and imaging program
CN111787184B (zh) 相机系统
US20150208010A1 (en) Image sensor and image processing system including the same