TWI748032B - 經接合構件及其製造方法 - Google Patents

經接合構件及其製造方法 Download PDF

Info

Publication number
TWI748032B
TWI748032B TW107100002A TW107100002A TWI748032B TW I748032 B TWI748032 B TW I748032B TW 107100002 A TW107100002 A TW 107100002A TW 107100002 A TW107100002 A TW 107100002A TW I748032 B TWI748032 B TW I748032B
Authority
TW
Taiwan
Prior art keywords
layer
joining
patent application
scope
transition
Prior art date
Application number
TW107100002A
Other languages
English (en)
Other versions
TW201836087A (zh
Inventor
繼紅 陳
喬瑟夫 Ｐ 道恩曲
羅伯特 Ｊ 珀特爾
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201836087A publication Critical patent/TW201836087A/zh
Application granted granted Critical
Publication of TWI748032B publication Critical patent/TWI748032B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/017—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of aluminium or an aluminium alloy, another layer being formed of an alloy based on a non ferrous metal other than aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83379—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種方法包含提供第一零件、第二零件、及介於該第一零件與該第二零件之間的接合材料。第一零件及第二零件係由選自由矽及鍺組成之群組的第一材料製成。接合材料包含不同於第一材料的第二材料。方法包含：將第一零件、接合材料、及第二零件設置於爐中；以及藉由以下操作產生經接合零件：將第一零件、第二零件、及接合材料加熱至預定溫度持續預定時段，後接一預定固化時段。預定溫度高於含第一材料及第二材料之合金之共晶溫度的1.5倍且低於第一材料的融化溫度。

Description

經接合構件及其製造方法
本揭露內容相關於由矽或鍺製成的經接合零件，且相關於將矽或鍺零件接合在一起的方法。
本文提供的先前技術說明係針對概括性呈現本揭露內容之上下文的目的。此先前技術部分中所述之目前列名發明人之工作、及不可以其他方式認定為申請時之先前技術的實施態樣敘述皆不明示或暗示地承認其為針對本揭露內容的先前技術。
半導體處理系統可包含需由矽(Si)或鍺(Ge)製成的零件。利用該等材料所製成的大型零件製造昂貴。製造該等大型零件用之起始毛坯的生產成本隨所製成之零件的尺寸而增加。當利用矽時，起始毛坯通常係由單晶、無差排(DF,dislocation free)矽錠、及切割至所需厚度的多晶矽錠製成。
在許多情形中，加工製程耗時且具有高勞力成本。一些零件可能需要從起始毛坯移除大量的材料。一些零件(例如具有內部充氣室的氣體分佈板)不可能利用單體矽毛坯加以製造。就例如環形零件的某些類型零件而言，芯部 鑽孔及放電加工(EDM,electrical discharge machining)係降低材料損失及加工時間的有效方法。較大的零件可利用經單獨加工且然後經接合在一起之二或更多較小的零件進行組裝。此方法相較於由單一單體毛坯加工等1零件而言可顯著降低製造成本。
彈性體已用於接合矽與矽、矽與石墨、及矽與鋁。然而，彈性體接合部具有相對弱的拉伸強度(通常約為470psi)。使用彈性體亦將工作溫度限制於約185℃。彈性體接合部通常具有比主體矽高的電阻率及比主體矽低的熱導率。彈性體接合部亦傾向於在基板處理系統中產生微粒污染。
液相接合涉及將例如鋁或金的接合劑設置於待接合在一起之二或更多零件之間。將接合劑加熱至其融化溫度以上。雖然接合部通常堅固，但最高應用溫度受Si與接合劑之共晶溫度(就Si-Al而言為580℃，且就Si-Au而言為363℃)的限制，這對一些基板處理系統應用而言可能過低。此外，接合劑可能增加金屬污染並在基板處理系統的後續使用期間產生非揮發性微粒。除了污染風險之外，Si與接合材料的熱膨脹係數(CTE,coefficient of thermal expansion)通常不同，這可能在Si中導致剪應力並削弱經接合零件的機械強度。
將第一零件接合至第二零件的方法包含提供第一零件、第二零件、及設置於第一零件與第二零件之間的接合材料。第一零件及第二零件係由選自由矽及鍺組成之群組的第一材料製成。接合材料包含不同於第一材料的第二材料。方法包含：將第一零件、接合材料、及第二零件設置於爐內；以及藉由以下方式產生經接合零件：將第一零件、第二零件、及接合材料加熱至預定溫度 持續一預定時段，後接一預定固化時段。預定溫度高於含第一材料及第二材料之合金之共晶溫度的1.5倍且低於第一材料的融化溫度。經接合零件包含接合層，該接合層包含：相鄰第一零件而排列的第一過渡層(buffer layer)、相鄰第一過渡層而排列的共晶層、及相鄰共晶層及第二零件而排列的第二過渡層。第一過渡層及第二過渡層具有比共晶層更高的第一材料之濃度。
在其他特徵中，第一材料包含矽，且接合材料係選自由鋁、鋁-矽合金、金、及金-矽合金組成的群組。第一材料包含鍺，且接合材料係選自由鋁及鋁-鍺合金組成的群組。
在其他特徵中，第一過渡層及第二過渡層具有介於第一零件與第二零件的第二熱膨脹係數(CTE)值及共晶層的第三CTE值之間的第一CTE值。第一及第二過渡層中之第二材料的第一重量百分比小於共晶層中之第二材料之第二重量百分比的一半。
在其他特徵中，第一及第二過渡層中之鋁的重量百分比在第一及第二過渡層與第一及第二零件之間的接合面處係分別<0.01%(重量)，且在第一及第二過渡層與共晶層之間的接合面處係在從80%至90%(重量)的範圍內。
在其他特徵中，方法包含在預定固化時段期間以一或更多預定冷卻速率使經接合零件冷卻至低於共晶溫度的溫度。
在其他特徵中，方法包含在該預定時段期間以一或更多預定加熱速率加熱第一零件、第二零件、及接合材料。方法包含將爐的壓力控制至預定壓力，其中該預定壓力小於1Torr。方法包含在接合期間利用從0psi至5psi之範圍內的外部壓縮力將第一零件、第二零件、及接合材料壓在一起。
在其他特徵中，處於預定溫度的預定時段係在從30分鐘至300分鐘的範圍內。接合層具有從45至80%重量百分比之範圍內的Si濃度。共晶層具有從5至30微米範圍內的厚度。
經接合構件包含由選自矽及鍺組成之群組之第一材料製成的第一及第二零件。接合層包含：相鄰第一零件而排列的第一過渡層、相鄰第一過渡層而排列的共晶層、及相鄰共晶層及第二零件而排列的第二過渡層。接合層包含不同於第一材料的第二材料。第一過渡層及第二過渡層具有比共晶層更高的第一材料之濃度。
在其他特徵中，當從第一過渡層與第一零件間之接合面起的距離在朝向共晶層的方向上增加時，第一過渡層中之第一材料的重量濃度降低。
在其他特徵中，第一材料包含鍺，且接合層包含鍺及鋁。第一材料包含矽，且接合層包含矽及選自由鋁及金組成之群組的材料。
在其他特徵中，第一過渡層及第二過渡層具有介於第一零件與第二零件的第二熱膨脹係數(CTE)值及共晶層的第三CTE值之間的第一CTE值。第一及第二過渡層中之第二材料的第一重量百分比小於共晶層中之第二材料之第二重量百分比的一半。第一及第二過渡層中之鋁的重量百分比在第一及第二過渡層與第一及第二零件之間的接合面處係分別<0.01%(重量)，且在第一及第二過渡層與共晶層之間的接合面處係在從80%至90%(重量)的範圍內。
本揭露內容之應用的進一步領域將自實施方式、申請專利範圍、及圖式而變得明白。實施方式及特定範例僅意在說明的目的，且不意圖限制本揭露內容的範疇。
50:零件
54:零件
58:零件
62:接合材料
70:共晶層
72:過渡層
74:過渡層
100:方法
110:步驟
112:步驟
114:步驟
116:步驟
124:步驟
126:步驟
130:步驟
134:步驟
250:爐
252:外殼
255:頂部
256:隔熱結構
257:底部
258:側壁
259:內孔穴
260:托座
262:側壁
264:底部
265:內孔穴
266:支撐件
268:底部表面
274:加熱器
276:加熱器
277:加熱器
280:氣體入口
282:氣體出口
284:壓力感測器
286:熱電偶
288:熱電偶
300:控制系統
310:控制器
314:熱電偶
316:排氣泵浦
318:排氣閥
320:壓力感測器
322:閥
324:質流控制器
326:加熱器
328:計時器
本揭露內容將自實施方式與隨附圖式而變得更完全地獲得理解，其中：圖1係根據本揭露內容，於爐內進行加熱之前，第一及第二零件及其之間之接合材料的範例的側面橫剖面圖；圖2係根據本揭露內容，於爐內進行接合之後，第一及第二零件、過渡層、及共晶層之範例的側面橫剖面圖；圖3係說明在經接合零件的冷卻期間，作為時間之函數的溫度的範例的圖表；圖4係說明根據本揭露內容之接合方法之範例的流程圖，該方法利用介於第一零件與第二零件之間的接合材料來接合第一零件與第二零件，以產生過渡層及共晶層；圖5、6、及7係Al-Si、Au-Si及Al-Ge的晶相圖；圖8係爐之範例的功能方塊圖；以及圖9係用以控制爐之控制器之範例的功能方塊圖。
在圖式中，可重複使用參考數字，以識別相似及/或相同的元件。
現在參考圖1，待接合在一起之零件50包含第一零件54及第二零件58。在一些範例中，第一零件54及第二零件58係由選自由矽(Si)或鍺(Ge)組成之群組的材料製成。第一零件54及第二零件58可利用接合材料62被接合在一起，以產生經接合零件。在一些範例中，第一及第二零件54、58係由Si 製成，且接合材料62包含鋁(Al)、Al-Si合金、金(Au)、或Au-Si合金。在一些範例中，第一及第二零件54、58係由Ge製成，且接合材料62包含鋁(Al)或Al-Ge合金。
接合材料62係設置於第一零件54與第二零件58之間。第一零件54與第二零件58及接合材料62係在爐中被加熱至預定溫度，維持在該溫度持續一預定時段，以及之後於一預定固化時段期間進行冷卻。
例如，當將Si零件與Al-Si接合材料加熱至接近Al-Si共晶點之介於700℃至850℃之間的溫度時，Al-Si接合部具有相對低的Si濃度，且在Al-Si共晶層與主體矽之間幾乎沒有過渡部。如此之接合條件及接合結構在經接合零件中導致較高的應力，這可能在後續加工製成中導致裂縫。鄰近Al-Si接合部的微小裂縫在接合部橫切面中形成，即使在接合部厚度薄如5~10um的情形下亦然。裂縫由於第一及第二零件之熱膨脹係數(CTE)相較於接合材料62之CTE的差異而發生。此外，較低溫度(700℃~850℃)下融化之Al或Al-Si合金的可潤濕性(wettability)低，這可能導致形成珠粒。Al珠粒對下方的矽施以應力，且可能在後續加工製程中導致裂縫。
現在參考圖2，根據本揭露內容之產生經接合零件的方法利用較高的溫度，以藉由使第一及第二零件54及58回熔(melt back)而增加熔融層中的Si或Ge濃度。在固化期間，過渡層72及74係首先形成於第一及第二零件54及58上，然後係在共晶溫度下形成共晶層70。過渡層72及74具有較低的Al或Au濃度、及介於第一及第二零件54、58的CTE與共晶層70的CTE之間的暫態CTE值。該等過渡層降低了由CTE不匹配所引起的應力。
在一些範例中，過渡層72及74中之Si的濃度的範圍係在從45~80%的重量百分比(相較於Al-Si接合部中之Si共晶濃度之12.6%的重量百分比)。在一些範例中，共晶層70的厚度係介於5與30微米厚之間。
在一些範例中，過渡層72及74包含相對較少量的Al或Au。在一些範例中，過渡層72及74中的Al或Au濃度比共晶層70中之Al或Au濃度顯著小於(在一些範例中，小一個數量級)。在一些範例中，過渡層72及74中的Al濃度在54與72間及58與74間之接合面處係約0%，且在共晶層70與過渡層72及74之間的接合面處係在從80%到90%(例如，約87%)的範圍內。過渡層72及74中的Al濃度輪廓可為線性或非線性。
共晶層70係位於過渡層72與74之間。過渡層72及74提供將第一零件54及第二零件58分別自共晶層70隔開的過渡材料。過渡層72及74就晶體結構、方向、及組成而言比共晶層70更類似於Si或Ge。在一些範例中，過渡層72及74的CTE具有介於以下者之間的數值：第一及第二零件54、58的CTE及共晶層70的CTE。過渡層72及74降低經接合零件中的應力。
在一些範例中，接合材料(例如，接合帶(ribbon)或接合線(wire))係定位於第一零件54及第二零件58的表面之間。在一些範例中，第一零件54及第二零件58係利用外部壓縮力而被壓在一起。在一些範例中，外部壓縮力係法向且介於從0psi至5psi的範圍內，但仍可使用更高的壓力。在一些範例中，在接合期間使用可變的壓縮力。
在一些範例中，零件54及58係在爐中於預定壓力下被加熱至預定溫度，持續一預定時段。在一些範例中，預定溫度大於或等於(含零件(Si或 Ge)及接合材料中之材料之合金之)共晶溫度的1.6倍且小於零件(Si或Ge)之材料的融化溫度。例如，矽具有1414℃的融化溫度，且鍺具有938℃的融化溫度。
以用Al-Si合金作為接合材料之矽零件為例，預定溫度可在從1000℃至1300℃的範圍內(共晶溫度係577℃)。相較而言，Al-Ge的共晶溫度係420℃，且Au-Si合金的共晶溫度係360℃。在一些範例中，預定壓力為真空，例如壓力<1Torr。在一些範例中，處於高溫度的預定時段的範圍從30分鐘至300分鐘。
在於高溫度下進行浸泡的延長時段期間，合金熔融物中的Si或Ge濃度增加，且然後在接合溫度下趨平至平衡濃度。例如，就矽零件而言，平衡濃度在1200℃下約為67%之重量百分比。增加的Si濃度係藉由使接合表面處的Si融化而加以供應。在冷卻期間，直到577℃(共晶溫度)，具有少量Al(0.01% to~3%之重量濃度)的Si係在Si配合表面上(以磊晶方式)再生長。在577℃，剩下的熔融物固化成共晶層70，其具有12.6%之重量百分比的矽。低應力Al-Si接合部的厚度係藉由Al合金的量、最高溫度、浸泡時間、及冷卻速率而加以控制。過渡層72及74具有比共晶層70更高濃度的零件材料(Si或Ge)。在一些範例中，就Si-Al-Si接合部而言，過渡層72及74中的零件材料濃度比共晶層70高5倍。
在一些範例中，爐係用以加熱第一零件54、第二零件58、及接合材料62，以產生經接合零件。在一些範例中，爐包含圍繞側部、頂部、及底部加熱器的側部、頂部、及底部隔熱材料。爐可具有圓柱形、立方形、或其他形狀。
現在參考圖4，其顯示用以在爐內將第一零件接合至第二零件的方法100。在步驟110，將接合材料設置於爐內之第一零件與第二零件之間。在步驟112，可施加壓縮力或可利用零件的重量。在步驟114，可選地將爐內的壓力設定至預定壓力。在步驟116，將爐加熱至預定溫度範圍。在一些範例中，爐內的溫度係在對應的時段期間利用一或更多線性或曲線溫度提升速率而增加。
在步驟124，當零件被設置於爐中時、或當爐達到預定溫度時，啟動計時器。當在步驟126判定計時器時間結束時，則在步驟130藉由冷卻而發生接合部固化。在一些範例中，冷卻係在對應時段期間利用一或更多線性或曲線溫度冷卻速率而執行。當冷卻時段時間到了，或達到預定溫度時，則在步驟134可將經接合零件從爐移除，或該經接合零件可保留於爐內直到其達到環境溫度或另一溫度。
現在參考圖5~7，其顯示晶相圖的範例。在圖5中顯示Al-Si的晶相圖。在圖6中顯示Au-Si的晶相圖。在圖7中顯示Al-Ge的晶相圖。如所示，共晶溫度係位於最小值。
現在參考圖8，其顯示爐250的範例。雖然顯示特定類型的爐，但亦可使用其他類型的爐。關於適當爐的額外細節可在2016年7月12日申請、且名為「Methods for Directly Bonding Silicon to Silicon or Silicon Carbide to Silicon Carbide」之共同受讓的美國專利申請案第15/207,933號中找到，其係整體內容併入於此，以供參考。
爐250包含外殼252。隔熱結構256係設置於外殼252的內側。隔熱結構256包含底部257及定義內孔穴259的一或更多側壁258。頂部255可為可移除式，且/或可包含開口(未顯示)。
托座260係設置於隔熱結構256的內孔穴259中。托座260包含底部264及定義用以接收待接合零件之內孔穴265的一或更多側壁262。在一些範例中，托座260係由石墨製成且具有圓柱形或立方形的橫剖面，但仍可使用其他材料及/或橫剖面。一或更多支撐件266可附接至托座260或從托座260延伸至隔熱結構256之內孔穴259的底部表面268。支撐件266將托座260定位於與底部表面268隔開的位置。
一或更多加熱器274可設置於托座260之側壁262的外周周圍。加熱器274可與托座260隔開預定間隙。同樣地，加熱器276可設置於托座260之頂部表面以上的預定距離處。額外的加熱器277可設置於托座260的底部表面附近。在一些範例中，加熱器274、276、及/或277可具有線性、螺旋形、盤繞方式、或「S」形配置，但仍可使用其他配置。
氣體可經由氣體入口280而被供應至隔熱結構256的內孔穴259。氣體及其他反應物可經由氣體出口282而從隔熱結構256的內孔穴259排出。在一些範例中，惰性氣體(例如氬(Ar)、氦(He)、或分子氮(N2))或其合成氣體(例如，Ar/H2、N2/H2)可在接合製程期間被供應至隔熱結構256的內孔穴259。壓力感測器284可設置於內孔穴259中，以量測內孔穴259中的壓力。熱電偶286及288可用以感測隔熱結構256之內孔穴259中的一或更多溫度。
現在參考圖9，控制系統300可用以在零件的接合期間控制爐250的操作。控制系統300包含與熱電偶314(如熱電偶286及288)進行通訊的控制器310，以監控內孔穴259內的溫度。控制器310亦可與排氣泵浦316及排氣閥318進行通訊，以建立真空壓力及/或排空內孔穴259。
控制器310可與壓力感測器320進行通訊，以控制內孔穴259內側的壓力。惰性氣體可利用一或更多閥322及一或更多質流控制器(MFC,mass flow controller)324而被供應至隔熱結構256的內孔穴259。控制器310可與一或更多加熱器326(如圖5中之加熱器274及276)進行通訊，以在接合期間控制爐250中的溫度。控制器310可與內部計時器(未顯示)或外部計時器328進行通訊，以判定預定接合時段。
在一些範例中，具有約67%之矽濃度的Al-Si合金接合部係藉由以下操作形成：於1200℃下在爐中進行加熱持續90分鐘，然後在真空中以1℃/分鐘之冷卻速率冷卻至400℃進行固化。外部壓縮力係0.5psi。
在另一範例中，具有約67%之矽濃度的Al-Si合金接合部係藉由以下操作形成：於1200℃下在爐中進行加熱持續90分鐘，然後在真空中利用如圖3中所示的冷卻輪廓進行固化，該冷卻輪廓從1200℃至800℃係超過11℃/分鐘，且從800℃至400℃係平均為6.7℃/分鐘。外部壓縮力係1.5psi。
在另一範例中具有約55%之矽濃度的Al-Si合金接合部係藉由以下操作形成：在爐中於1100℃下進行加熱持續125分鐘，然後在真空中以1℃/分鐘的冷卻速率冷卻至500℃進行固化。在另一範例中，具有約45%之矽濃度的Al-Si合金接合部係藉由以下操作形成：在爐中於1000℃下進行加熱持續90分鐘，然後在真空中以2℃/分鐘的冷卻速率冷卻至400℃進行固化。接合部微裂縫被消除，且可潤濕性被顯著改善。在其他範例中，從接合溫度至另一溫度(例如就Al-Si而言之400℃)，利用介於1℃/分鐘與20℃/分鐘之間的一或更多線性或曲線冷卻速率。在其他範例中，在加熱至預定溫度期間，利用介於2℃/分鐘與20℃/分鐘之間的一或更多線性或曲線溫度提升速率。
在又其他範例中，純Au或Au-Si合金可用作填充物材料。在此範例中，Au-Si接合部係藉由以下操作而形成為具有6%-30%(重量)之間的Si濃度：加熱至介於700℃與1300℃之間的溫度持續30分鐘與300分鐘之間的時段，然後進行固化。固化可利用從接合溫度至另一溫度(如低於共晶溫度的溫度)介於1℃/分鐘與20℃/分鐘之間之一或更多線性或曲線冷卻速率而加以執行。例如，經接合零件可被冷卻至200℃。此外，可利用介於2℃/分鐘與20℃/分鐘之間的一或更多線性或曲線溫度提升速率，其在達到預定溫度之前可具有或沒有中間浸泡時段。
本文中所述的方法可用以接合由例如鍺(Ge)之其他半導體材料所製成的零件。在此情形中，接合部係利用介於700℃與850℃之間的接合溫度持續30分鐘至300分鐘之間的時段而形成。固化可在介於1℃/分鐘與20℃/分鐘之間的一或更多線性或曲線冷卻速率下從從接合溫度冷卻至200℃而加以執行。此外，可利用介於2℃/分鐘與20℃/分鐘之間的一或更多線性或曲線溫度提升速率，其在到達接合溫度之前可具有或沒有中間浸泡時段。在一些範例中，浸泡時段係在從15秒至5分鐘的範圍內。
前述描述內容本質上僅係說明性的，且絕不意圖限制本揭露內容、其應用、或使用。本揭露內容之廣義教示可以各種形式實施。因此，儘管本揭露內容包含特定的範例，但本揭露內容的真正範疇不應該被如此所限制，因為其他修正將在研究圖式、說明書、及隨後之申請專利範圍時變得明白。吾人應理解，方法內一或更多的步驟可在不改變本揭露內容之原理的情況下，以不同的順序(或同時地)執行。進一步講，儘管每一實施例於以上係被描述為具有某些特徵，但相關本揭露內容任一實施例而描述之該等特徵的任何一或更多者可在 任何其他實施例中實施，並且/或者可與任何其他實施例的特徵進行組合，即使該組合並未明確地描述亦然。換句話說，所描述的實施例並非係互相排斥，且一或更多實施例之間互相的置換仍屬於本揭露內容的範疇。
複數元件之間(例如，複數模組、複數電路元件、複數半導體覆層等之間)空間或功能的關係係使用諸多用語而描述，包含「連接」、「嚙合」、「耦接」、「鄰近」、「接近」、「在頂部上」、「之上」、「之下」、及「設置」。除非明確地描述成係「直接」的，否則當在以上揭露內容中描述第一及第二元件之間的關係時，該關係可為在第一及第二元件之間沒有其他中間元件出現的直接關係，也可為在第一及第二元件之間存在一或更多中間元件(空間上、或功能上)的間接關係。如本文中所使用，詞組「A、B、及C之至少一者」應被解釋成意指使用非排除性邏輯「或」的邏輯(A或B或C)，並且不應被解釋成意指「A之至少一者、B之至少一者、及C之至少一者」。
在一些實施例中，控制器為系統的一部分，該系統可為上述範例的一部分。電子設備可稱為「控制器」，其可控制系統或複數系統的諸多元件或子部件。取決於處理需求及/或系統類型，控制器可程式設計成控制本文中所揭露之製程的任何者，包含處理氣體的傳輸、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定等。
廣泛地講，控制器可定義為具有用以接收指令、發佈指令、控制操作、啟動清洗操作、啟動終點量測以及類似者之諸多積體電路、邏輯、記憶體、及/或軟體的電子設備。積體電路可包含：儲存程式指令之韌體形式的晶片、數位訊號處理器(DSP，digital signal processor)、定義為特殊用途積體電路(ASIC，application specific integrated circuit)的晶片、及/或一或更多微處理器、或執行程 式指令(例如，軟體)的微控制器。程式指令可為以不同的單獨設定(或程式檔案)之形式而傳達至控制器或系統的指令，該單獨設定(或程式檔案)為實行(半導體晶圓上，或針對半導體晶圓之)特定的製程而定義操作參數。
50:零件
54:零件
58:零件
70:共晶層
72:過渡層
74:過渡層

Claims (20)

  1. 一種經接合構件，包含：第一及第二零件，其係由選自由矽及鍺組成之群組的一第一材料製成；以及一接合層，包含：一第一過渡層，其係相鄰該第一零件而排列；一共晶層，其係相鄰該第一過渡層而排列；及一第二過渡層，其係相鄰該共晶層及該第二零件而排列，其中該接合層包含不同於該第一材料的一第二材料，且其中該第一過渡層及該第二過渡層具有比該共晶層更高的該第一材料之濃度。
  2. 如申請專利範圍第1項之經接合構件，其中當從該第一過渡層與該第一零件間之接合面起的距離在朝向該共晶層的方向上增加時，該第一過渡層中之該第一材料的重量濃度降低。
  3. 如申請專利範圍第1項之經接合構件，其中該第一材料包含鍺，且該接合層包含鍺及鋁。
  4. 如申請專利範圍第1項之經接合構件，其中該第一材料包含矽，且該接合層包含矽及選自由鋁及金組成之群組的一材料。
  5. 如申請專利範圍第1項之經接合構件，其中該第一過渡層及該第二過渡層具有介於該第一零件及該第二零件的一第二熱膨脹係數(CTE)值與該共晶層的一第三CTE值之間的一第一CTE值。
  6. 如申請專利範圍第1項之經接合構件，其中該第一及第二過渡層中之該第二材料的第一重量百分比小於該共晶層中之該第二材料之第二重量百分比的一半。
  7. 如申請專利範圍第4項之經接合構件，其中該第一及第二過渡層中之鋁的重量百分比在該第一及第二過渡層與該第一及第二零件之間的接合面處係分別<0.01%(重量)，且在該第一及第二過渡層與該共晶層之間的接合面處係在從80%至90%(重量)的範圍內。
  8. 一種接合方法，其將如申請專利範圍第1項之經接合構件的該第一零件接合至該第二零件，該方法包含：提供該第一零件、該第二零件、及用於該第一零件與該第二零件之間之該接合層的一接合材料；將該第一零件、該接合材料、及該第二零件設置於一爐中；以及藉由以下操作產生一經接合零件：將該第一零件、該第二零件、及該接合材料加熱至一預定溫度持續一預定時段，其中在該預定時段之後為一預定固化時段，其中該預定溫度高於包含該第一材料及該第二材料之一合金之共晶溫度的1.5倍、且低於該第一材料的融化溫度，其中該預定溫度、該共晶溫度、及該融化溫度係攝氏溫度，且其中該經接合零件包含該接合層。
  9. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，其中該第一材料包含矽，且該接合材料係選自由鋁、鋁-矽合金、金、及金-矽合金組成的群組。
  10. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，其中該第一材料包含鍺，且該接合材料係選自由鋁及鋁-鍺合金組成的群組。
  11. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，其中該第一過渡層及該第二過渡層具有介於該第一零件及該第二零件的一第二熱膨脹係數(CTE,coefficient of thermal expansion)值與該共晶層的一第三CTE值之間的一第一CTE值。
  12. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，其中該第一及第二過渡層中之該第二材料的第一重量百分比小於該共晶層中之該第二材料之第二重量百分比的一半。
  13. 如申請專利範圍第9項之將第一零件接合至第二零件的方法，其中該第一及第二過渡層中之鋁的重量百分比在該第一及第二過渡層與該第一及第二零件之間的接合面處係分別<0.01%(重量)，且在該第一及第二過渡層與該共晶層之間的接合面處係在從80%至90%(重量)的範圍內。
  14. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，更包含在該預定固化時段期間，以一或更多預定冷卻速率使該經接合零件冷卻至低於該共晶溫度的一溫度。
  15. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，更包含在一或更多預定時段過程中，分別以一或更多預定加熱速率加熱該第一零件、該第二零件、及該接合材料。
  16. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，更包含將該爐的壓力控制至一預定壓力，其中該預定壓力小於1Torr。
  17. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，更包含在接合期間利用從0psi至5psi之範圍內的一外部壓縮力將該第一零件、該第二零件、及該接合材料壓在一起。
  18. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，其中處於該預定溫度下的該預定時段係在從30分鐘至300分鐘的範圍內。
  19. 如申請專利範圍第9項之將第一零件接合至第二零件的方法，其中該接合層具有從45至80%之範圍內之重量百分比的Si濃度。
  20. 如申請專利範圍第8項之將第一零件接合至第二零件的方法，其中該共晶層具有從5至30微米範圍內的一厚度。
TW107100002A 2017-01-05 2018-01-02 經接合構件及其製造方法 TWI748032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/399,188 2017-01-05
US15/399,188 US9892920B1 (en) 2017-01-05 2017-01-05 Low stress bonding of silicon or germanium parts

Publications (2)

Publication Number Publication Date
TW201836087A TW201836087A (zh) 2018-10-01
TWI748032B true TWI748032B (zh) 2021-12-01

Family

ID=61148030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100002A TWI748032B (zh) 2017-01-05 2018-01-02 經接合構件及其製造方法

Country Status (4)

Country Link
US (1) US9892920B1 (zh)
KR (1) KR102480202B1 (zh)
CN (1) CN108382020B (zh)
TW (1) TWI748032B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品
CN113488393A (zh) * 2021-05-25 2021-10-08 中国电子科技集团公司第二十九研究所 一种实现硅基功能单元与安装基体可靠粘接的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133769A (en) * 2009-09-23 2011-10-01 Stats Chippac Ltd Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
TW201236128A (en) * 2011-01-21 2012-09-01 Stats Chippac Ltd Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US20150099316A1 (en) * 2013-03-15 2015-04-09 Samsung Electro-Mechanics Co., Ltd. Method of forming metallic bonding layer and method of manufacturing semiconductor light emitting device using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2095415B1 (en) * 2006-12-26 2010-10-27 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
KR102061565B1 (ko) * 2014-03-13 2020-01-02 삼성전자주식회사 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법
KR102142707B1 (ko) * 2013-06-19 2020-08-07 엘지이노텍 주식회사 반도체 기판, 발광 소자 및 전자 소자
US9741685B2 (en) 2015-08-07 2017-08-22 Lam Research Corporation Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide
US20170056994A1 (en) 2015-08-28 2017-03-02 Lam Research Corporation Liquid phase bonding of a silicon or silicon carbide component to another silicon or silicon carbide component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133769A (en) * 2009-09-23 2011-10-01 Stats Chippac Ltd Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
TW201236128A (en) * 2011-01-21 2012-09-01 Stats Chippac Ltd Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US20150099316A1 (en) * 2013-03-15 2015-04-09 Samsung Electro-Mechanics Co., Ltd. Method of forming metallic bonding layer and method of manufacturing semiconductor light emitting device using the same

Also Published As

Publication number Publication date
KR20180080988A (ko) 2018-07-13
TW201836087A (zh) 2018-10-01
CN108382020A (zh) 2018-08-10
KR102480202B1 (ko) 2022-12-21
CN108382020B (zh) 2021-08-20
US9892920B1 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI450353B (zh) A bonding structure and a semiconductor manufacturing apparatus
TW201719822A (zh) 矽或碳化矽元件液相接合於另一矽或碳化矽元件
TWI748032B (zh) 經接合構件及其製造方法
TW201616915A (zh) 接合構造體
TWI709547B (zh) 具有接合溝槽的陶瓷鋁總成
US20130023089A1 (en) Less expensive high power plastic surface mount package
KR102517539B1 (ko) 실리콘에 실리콘 또는 실리콘 카바이드에 실리콘 카바이드를 직접 본딩하기 위한 방법들
US20210084719A1 (en) Ceramic heater and method of forming using transient liquid phase bonding
JP6717379B2 (ja) ＳｉＣヒーター
JP4999983B2 (ja) ヒートスプレッダおよびその製造方法
CN112204173B (zh) 用于铸造近净形(nns)硅锭的坩埚
TW201425259A (zh) 塊體金屬玻璃之連接方法
JP3941542B2 (ja) セラミックスと金属の気密接合構造及び該構造を有する装置部品
JP4441080B2 (ja) 複合部材の製造方法
WO2023243225A1 (ja) 結晶性グラファイト材と金属材の接合材およびその製造方法
JP3707069B2 (ja) 粉末成形体の焼結方法
CN102557704A (zh) 黄铜与碳化硅陶瓷复合件及其制造方法
JP4556389B2 (ja) セラミックス−金属複合体の接合体及び接合方法ならびに該接合体を用いた半導体あるいは液晶製造装置
Dragoi et al. Wafer bonding with metal layers for MEMS applications
JP2024084292A (ja) 接合体
WO2019204433A1 (en) All aluminum heater