TWI745487B - 電晶體與其製造方法以及積體晶片與其製作方法 - Google Patents

電晶體與其製造方法以及積體晶片與其製作方法 Download PDF

Info

Publication number
TWI745487B
TWI745487B TW106139685A TW106139685A TWI745487B TW I745487 B TWI745487 B TW I745487B TW 106139685 A TW106139685 A TW 106139685A TW 106139685 A TW106139685 A TW 106139685A TW I745487 B TWI745487 B TW I745487B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
isolation structure
channel layer
doping type
Prior art date
Application number
TW106139685A
Other languages
English (en)
Other versions
TW201916258A (zh
Inventor
姚福偉
文豪 關
余俊磊
蔡俊琳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916258A publication Critical patent/TW201916258A/zh
Application granted granted Critical
Publication of TWI745487B publication Critical patent/TWI745487B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明實施例提供用於主動裝置的隔離結構。在一些實施例中，隔離結構用於電晶體中。電晶體包含基板，其具有第一摻雜型態。電晶體亦包含通道層於基板上，且通道層包含第一部份與第二部份。電晶體亦包含主動層於通道層上。隔離結構包含水平部份、第一垂直部份、與第二垂直部份。水平部份配置於通道層的第二部份下，且連續地延伸於第一垂直部份與第二垂直部份之間。隔離結構具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。

Description

電晶體與其製造方法以及積體晶片與其製作方法
本發明實施例關於電晶體，更特別關於其隔離結構。
矽為主的半導體裝置如電晶體與光二極體，已成為過去三十年的標準。然而其他材料為主的半導體裝置受到的關注日增。舉例來說，氮化鎵為主的半導體裝置可泛用於高功率應用。這是因為氮化鎵的高電子移動率與低溫度係數，使其可承載大電流並承受高電壓。
本發明一實施例提供之電晶體，包括：基板，具有第一摻雜型態；通道層，位於基板上且包含第一部份與第二部份；主動層，位於通道層上；以及隔離結構，包含水平部份、第一垂直部份、與第二垂直部份，其中水平部份配置於通道區的第二部份下，且連續地延伸於第一垂直部份與該第二垂直部份之間，其中隔離結構具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。
100、200、300、400、500、600、700、800、900、1000、1100、1200:剖視圖
101:磊晶堆疊
102、202、402:基板
104、204、304:隔離結構
104a、204a:水平部份
104b、204b:第一垂直部份
104c、204c:第二垂直部份
106:通道層
106a:第一部份
106b:第二部份
108:主動層
110a:第一接點
110b:第二接點
112:介電層
114:第一裝置
116:第二裝置
118:第一源極
120:第一閘極
122:第一汲極
124:第二源極
126:第二閘極
128:第二汲極
130:第一本體接點
132:第二本體接點
134:第一隔離佈植區
136:第二隔離佈植區
138:內連線結構
138a:第一通孔層
138b:第一線路層
138c:第二通孔層
138d:第二線路層
302:多層基板
302a、402a:第一基板層
302b、402b:第二基板層
502a:最下側邊界
502b:第一上側邊界
504:第一部份側壁
506:第二部份側壁
802:第一溝槽
804:第二溝槽
806、810:第一側壁
808、812:第二側壁
1300:方法
1302、1304、1306、1308、1310、1312、1314、1316、1318:步驟
第1圖係一些實施例中，用於主動裝置之隔離結構其剖視 圖。
第2圖係其他實施例中，埋置於基板中的隔離結構其剖視圖。
第3圖係實施例中，埋置於多層基板中的隔離結構其剖視圖。
第4至12圖係一些實施例中，具有隔離結構之半導體結構在多種製程階段中的系列剖視圖。
第13圖係一些實施例中，第4-12圖中用於主動裝置之隔離結構的形成方法其流程圖。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
多個裝置可共用半導體基板。舉例來說，電源半 導體裝置可作為電源電子元件中的開關或整流器。然而具有高端與低端開關於共用的半導體基板上的電源半導體裝置通常不實用，因為一裝置的狀態會影響另一裝置的開啟態電阻。特別的是，裝置可能遇到串音的問題，其可能阻礙每一裝置的功能。如此一來，共用基板會造成不穩定的裝置效能。
藉由蝕刻溝槽於半導體基板中以圍繞裝置，可形成物理間隙於裝置之間，使裝置彼此隔離。然而蝕刻意味著切割溝槽以完全穿過基板，直到絕緣材料的表面。形成足以電性隔離裝置之尺寸的間隙於基板中，為可能損傷裝置或晶圓的挑戰性製程。
本發明實施例屬於結構配置，其中不同特性的裝置可單片地整合至採用隔離結構之相同半導體基板上。半導體基板具有第一摻雜型態。舉例來說，半導體基板可具有p型摻雜。半導體基板具有隔離結構。隔離結構具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。舉例來說，隔離結構可為n型埋置層。裝置經配置後，第一裝置位於不具有隔離結構的p型基板的第一部份上，而第二裝置位於隔離結構上的p型基板的第二部份上。
如前所述，假設半導體基板為p型且隔離結構提供電性隔離。在一些實施例中，隔離影響IIIA族-VA族材料的上方層。舉例來說，氮化鎵電晶體包含配置於基板上的磊晶堆疊，除了基板與隔離結構，磊晶堆疊更包含依序堆疊的氮化鎵通道層與氮化鋁鎵主動層。氮化鎵通道層與氮化鋁鎵主動層定義異質接面，其中二維電子氣形成於氮化鎵通道層中。在磊晶 成長氮化鎵通道層時，可在佈植隔離結構後進行高溫回火製程。用於裝置的電極可形成於主動層上。在這些實施例中，蝕刻溝槽如穿過氮化鎵通孔有利於形成隔離結構，但不必蝕穿基板。
基板與隔離結構的不同摻雜型態可隔離裝置。由於隔離結構成長於基板中，因此不需蝕刻基板。如此一來，可降低蝕刻損傷基板的風險，但仍電性隔離裝置。
第1圖係一些實施例中，用於主動裝置的隔離結構其剖視圖100。磊晶堆疊101形成於基板102上。基板102具有第一摻雜型態。舉例來說，基板102可包含p型材料。在一些實施例中，基板102為多層基板，其具有第一摻雜型態的第一基板層與第二基板層。
隔離結構104埋置於基板102中。隔離結構104具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。在一些實施例中，隔離結構104為n型埋置層。第一摻雜型態與第二摻雜型態不同，可形成抑制電性載子移動的接面，因此電性隔離部份基板102與下方的磊晶堆疊101。如下述的第5至9圖，隔離結構104的形成方法可為磊晶成長與佈植。
通道層106具有磊晶堆疊101配置於基板102上。通道層106包含二維電子氣，其可選擇性地形成導電通道。二維電子氣具有高遷移性的電子，其未受限於任何原子且可自由移動於二維電子氣中。通道層106為一般未摻雜的氮化鎵，但亦可採用其他IIIA族-VA族材料。舉例來說，通道層106可為氮化銦鎵。舉例來說，通道層106的厚度可介於約0.2微米至0.6微米 之間。
通道層106具有橫向分隔的第一部份106a與第二部份106b。隔離結構104具有水平部份104a，其配置於通道層106的第二部份106b下。此外，水平部份104a水平地連續穿過基板，並位於第一垂直部份104b與第二垂直部份104c的外側壁之間。第一垂直部份104b分隔通道層106的第一部份106a與第二部份106b。在一些實施例中，基板102配置於隔離結構104的水平部份104a之上與之下。
主動層108配置於通道層106上。在一些實施例中，主動層108包含多層。在一些實施例中，主動層108的厚度介於5奈米至30奈米之間。主動層108包含的材料如一般IIIA族-VA族材料，其能隙不同於通道層106的能隙。舉例來說，當通道層106為氮化鎵時，主動層108可為氮化鎵鋁。氮化鎵鋁的能隙為約4電子伏特，而氮化鎵的能隙為約3.4電子伏特。
第一接點110a與第二接點110b位於通道層106與主動層108中。第一接點110a配置於第一垂直部份104b上，而第二接點110b配置於第二垂直部份104c上。在一些實施例中，第一接點110a接觸第一垂直部份104b，而第二接點110b接觸第二垂直部份104c。
介電層112配置於主動層108上。舉例來說，介電層112可為氧化物如氧化矽，或氮化物如氮化矽。對應第一裝置114與第二裝置116的多個裝置電極，可配置於介電層112中。第一裝置114包含第一源極118、第一閘極120、與第一汲極122。第一源極118與第一汲極122配置於第一閘極120的相對 兩側上。第二裝置116包含第二源極124、第二閘極126、與第二汲極128。第二源極124與第二汲極128配置於第二閘極126的相對兩側上。
第一源極118、第一閘極120、第一汲極122、第二源極124、第二閘極126、與第二汲極128一起稱作電極，以方便說明。電極延伸穿過介電層112以達主動層108。電極可為導電材料如金屬或摻雜多晶矽。第一裝置114的電極與第二裝置116的電極之間，隔有第一本體接點130。第二本體接點132與第一本體接點130之間，隔有第二裝置116。第一本體接點130形成於第一接點110a上，而第二本體接點132形成於第二接點110b上。第一本體接點130及/或第二本體接點132設置以連接第一裝置114至基體(如基板102中的隔離結構104)。舉例來說，第一本體接點130可連接第一裝置114的第一源極118至基體，以施加反向偏壓至隔離結構104與基板102之間的p-n接面，並提供用於第一裝置114的接面隔離。在一些實施例中，第一本體接點130可經由一或多個上方的內連線層耦接基體至第二裝置116的第二源極124。
在一些實施例中，隔離佈植區可配置於通道層106與主動層108中。第一隔離佈植區134與第二隔離佈植區136之間可隔有第一裝置114。第一隔離佈植區134與第二隔離佈植區136包含摻雜區，以提供第一裝置114與第一接點110a之間的橫向隔離。在一些實施例中，通道層106與主動層108的摻雜型態可不同於第一隔離佈植區134與第二隔離佈植區136的摻雜型態。
隔離結構104電性隔離第一裝置114與第二裝置116。由於第一裝置114位於不具有隔離結構104的部份基板102上，且第二裝置116位於具有隔離結構104的基板102上，因此可電性隔離第一裝置114與第二裝置116。綜上所述，一實施例中的第一裝置114為低端電源切換器，而第二裝置116為高端電源切換器，即使第一裝置114與第二裝置116共用未蝕刻的基板102。
第2圖係其他實施例中，延伸至基板最下側的表面之隔離結構204其剖視圖200。隔離結構204與第1圖的隔離結構104類似。舉例來說，隔離結構204的摻雜型態與基板102的摻雜型態不同。
與第1圖之隔離結構104類似，隔離結構204具有水平部份204a水平地連續延伸於第一垂直部份204b與第二垂直部份204c之間。此處的基板202配置於隔離結構204的水平部份204a上，但基板202未配置於水平部份204a下。綜上所述，隔離結構204延伸至基板202的底部。
第3圖係其他實施例中，埋置於多層基板中的隔離結構304之剖視圖300。隔離結構304與第1圖所述之隔離結構104類似。舉例來說，隔離結構304的摻雜型態與多層基板302的摻雜型態不同。多層基板302包含第一基板層302a與第二基板層302b。第一基板層302a與第二基板層302b共用第一摻雜型態。在一實施例中，第一基板層302a與第二基板層302b可包含相同或不同的p型材料。舉例來說，多層基板302的p型材料可為碳化矽、矽、或藍寶石。
此處的隔離結構304其最下側表面，對準第一基板層302a與第二基板層302b之間的邊界。在其他實施例中，隔離結構304其最下側表面，可埋置於第一基板層302a或第二基板層302b中。同樣地，水平部份304a的最上側表面可埋置於第一基板層302a或第二基板層302b中。在一些實施例中，第二基板層302b的高度hs與水平部份304a的高度hh實質上相同。隔離結構亦包含第一垂直部份304b與第二垂直部份304c。
第4至12圖係一些實施例中，用於主動裝置之隔離結構於製程的多種階段中的剖視圖。
如第4圖之剖視圖400所示，提供第一基板層402a。在一些實施例中，第一基板層402a具有第一摻雜型態。在一些實施例中，第一摻雜型態為p型。此外，第一基板層402a可為碳化矽基板、矽基板、或藍寶石基板，及/或其厚度介於約800奈米至2000奈米之間。
如第5圖之剖視圖500所示，形成水平部份104a於第一基板層402a中。在一些實施例中，水平部份104a為成長於第一基板層402a上的磊晶層。舉例來說，水平部份104a的成長方法可為有機金屬化學氣相沉積。沉積可降低佈植隔離結構至第一基板層402a的需求，而上述佈植可能損傷基板並減緩後續層狀物的成長。在其他實施例中，可選擇性地蝕刻第一基板層402a以形成凹陷，接著填入水平部份104a。在另一實施例中，水平部份140a形成於第一基板層402a中的方法，可為佈植摻質至第一基板層402a中。
水平部份104a具有最下側邊界502a與第一上側邊 界502b。水平部份104a具有第一部份側壁504與第二部份側壁506。水平部份104a具有第二摻雜型態，且第二摻雜型態不同於第一基板層402a的第一摻雜型態。在上述例子中，第一基板層402a為p型材料。綜上所述，水平部份104a為n型材料。相反地，若第一基板層402a為n型材料，則水平部份104a可為p型材料。
摻雜型態的不同可讓隔離結構電性隔離隔離結構上的裝置，與不位在隔離結構上的任何裝置。如此一來，可讓裝置共用相同基板以達高等級的裝置整合，以利單晶片上的智慧型電源平台應用。
如第6圖之剖視圖600所示，形成第二基板層402b於第一基板層402a上。第二基板層402b的摻雜型態與第一基板層402a的摻雜型態相同。在上述例子中，第一基板層402a為p型材料。綜上所述，第二基板層402b亦為p型材料。若第一基板層402a為n型材料，則第二基板層402b亦為n型材料。第一基板層402a與第二基板層402b一起形成基板402。
如第7圖之剖視圖700所示，形成通道層106與主動層108於基板402上。通道層106形成於基板402上。通道層106具有第一部份106a與第二部份106b。水平部份104a配置於通道層106的第二部份106b下。通道層106通常為未摻雜的IIIA族-VA族層，比如未摻雜的氮化鎵層。然而一些實施例中的通道層106亦可包含摻雜的IIIA族-VA族層。通道層106的形成方法可採用任何合適沉積技術，比如有機金屬化學氣相沉積、分子束磊晶、或氫化物氣相磊晶，其形成溫度通常介於約950℃至 1050℃之間，且其形成壓力通常介於100mbar至650mbar之間。在一些實施例中，形成至少一佈植區之後，在成長通道層時進行高溫回火。此外，通道層106的厚度通常介於約0.2微米至0.6微米之間。
主動層108形成於通道層106上。在一些實施例中，形成主動層108的製程包含形成IIIA族-VA族層於通道層106上。舉例來說，IIIA族-VA族層可為氮化鋁鎵或氮化銦鋁鎵層，其厚度通常介於約5奈米至30奈米之間。IIIA族-VA族層的形成方法可為任何合適的沉積技術，比如有機金屬化學氣相沉積、分子束磊晶、或氫化物氣相磊晶，其形成溫度通常介於約1000℃至1100℃之間，而其形成壓力通常介於50mbar至100mbar之間。舉例來說，主動層108可為氮化鋁鎵層。
如第8圖之剖視圖800所示，選擇性地移除部份通道層106與主動層108，以形成一或多個溝槽延伸穿過通道層106與主動層108。舉例來說，形成第一溝槽802與第二溝槽804於通道層106及主動層108中。形成第一溝槽802與第二溝槽804的方法，可包含對通道層106與主動層108進行一或多道蝕刻步驟。
在一些實施例中，形成第一溝槽802與第二溝槽804於水平部份104a的末端上。第一溝槽802由第一側壁806與第二側壁808所定義。第二溝槽804由第一側壁810與第二側壁812所定義。在一些實施例中，水平部份104a的第一部份側壁504，與第一溝槽802的第一側壁806可對準。同樣地，水平部份104a的第二部份側壁506，與第二溝槽804的第二側壁812可 對準。
第一溝槽802的寬度對應第一側壁806與第二側壁808之間的距離。同樣地，第二溝槽804的寬度對應第一側壁810與第二側壁812之間的距離。第一溝槽802與第二溝槽804的寬度可分別取決於(至少部份取決於)第一接點110a與第二接點110b所需的寬度，或第一本體接點130或第二本體接點132所需的寬度。
假設基板402包含矽，通道層106包含氮化鎵，而主動層108包含氮化鋁鎵如前述。蝕穿氮化鎵具有挑戰性，且氮化鎵與矽之間的蝕刻選擇性低。然而，此處的第一溝槽802與第二溝槽804實質上未延伸至基板402中，且未蝕刻基板402。
如第9圖之剖視圖900所示，形成第一垂直部份104b與第二垂直部份104c於第二基板層402b中。第一垂直部份104b與第二垂直部份104c的形成方法，可為佈植摻質至第二基板層402b中，且自基板402的最上側表面延伸至水平部份104a。在一些實施例中，可在佈植摻質後進行高溫回火。在一些實施例中，可在形成通道層106之前進行佈植，並在形成通道層106時進行高溫回火。
在一些實施例中，第一垂直部份104b的寬度對應第一側壁806與第二側壁808之間的距離。同樣地，第二垂直部份104c的寬度可對應第一側壁810與第二側壁812之間的距離。在其他實施例中，由於佈植摻質擴散(比如高溫回火時的摻質擴散)，第一垂直部份104b(及第二垂直部份104c)的寬度，可大於第一側壁806與第二側壁808(及第一側壁810與第二 側壁812)之間的距離。
第一垂直部份104b、第二垂直部份104c、與水平部份104a具有相同的摻雜型態。舉例來說，若水平部份104a為n型摻雜，則第一垂直部份104b與第二垂直部份104c亦為n型摻雜。綜上所述，水平部份104a、第一垂直部份104b、與第二垂直部份104c一起形成隔離結構104。綜上所述，隔離結構104的形成方法為磊晶成長與佈植。
如第10圖之剖視圖1000所示，形成第一接點110a於第一垂直部份104b上，並形成第二接點110b於第二垂直部份104c上。第一接點110a與第二接點110b可為導電材料，比如氮化鈦、氮化鉭、金屬如鈦或鉭、或類似物。在一些實施例中，可平坦化第一接點110a與第二接點110b，使其與主動層108的最上側表面共平面。在一些實施例中，平坦化製程可採用化學機械研磨製程。
此外，第一隔離佈植區134與第二隔離佈植區136的形成方法可為佈植通道層106與主動層108的區域。第一隔離佈植區134與第二隔離佈植區136的摻雜型態，不同於通道層106與主動層108的摻雜型態。
如第11圖之剖視圖1100所示，在前段製程中形成第一裝置114與第二裝置116。形成於前段製程中的結構可包含源極區、汲極區、與閘極。
如第12圖之剖視圖1200所示，採用後段製程形成內連線結構以耦接裝置至另一裝置或另一晶圓、晶片、或板材，其將詳述如下。雖然一起描述前段製程與後段製程，但執 行前段製程以形成某一結構時，則不需在後段製程形成某一結構，反之亦然。
如第11圖所示，在前段製程中形成電極。形成於介電層112中的電極為導電材料。舉例來說，第一接點110a及/或第二接點110b以及第一裝置114的第一源極118、第一閘極120、與第一汲極122之間具有歐姆接觸。在一實施例的開啟狀態中，正電壓施加至第第一汲極122，使電子自第一源極118經主動層108流至第一汲極122。在關閉狀態中，施加負電壓至第一閘極120以排斥電子，可產生中斷於主動層108中。
第一裝置114形成於通道層106的第一部份106a上，而第二裝置116形成於通道層106的第二部份106b上。如前所述，基板402與隔離結構104的摻雜型態不同，可隔離第一裝置114與第二裝置116。第一隔離佈植區134與第二隔離佈植區136之間可隔離第一裝置114。摻雜可提供裝置與接點之間的橫向隔離。舉例來說，第二隔離佈植區136可隔離第一裝置114與第一接點110a。
如第12圖之剖視圖1200所示，形成內連線結構138。內連線結構138包含多個金屬化層於層間介電層中。特別的是，金屬化層堆疊於層間介電層之間。金屬化層經由通孔電性耦接至另一金屬化層。舉例來說，金屬化層包含第一線路層138b，其與電極之間隔有第一通孔層138a。第二線路層138d與第一線路層138b之間隔有第二通孔層138c。當內連線結構138電性連接至第一裝置114與第二裝置116時，第一裝置114與第二裝置116以隔離結構104電性隔離彼此。如此一來，第一裝置 114與第二裝置116之間的電性隔離不需蝕刻基板402。
第13圖係一些實施例中，第4至12圖之方法的流程圖。第13圖係一些實施例中，形成隔離結構以用於主動裝置的方法1300其流程圖。雖然方法1300搭配第4至12圖說明，但應理解方法1300不限於第4至12圖所示的結構，而可獨立存在於第4至12圖所示的結構之外。同樣地，應理解第4至12圖所示的結構並不限於由方法1300形成，而可獨立於方法1300形成的結構之外。此外，揭露的方法(如方法1300)在下述內容中為一系列的步驟或事件，但應理解這些步驟或事件不侷限於下述順序。舉例來說，可採用不同順序進行一些步驟，或同時進行一些步驟與其他步驟。此外，並非所有的步驟均必需實施於本發明的一或多個實施例中。另一方面，可在一或多個分開的步驟及/或階段中，進行下述的一或多個步驟。
在步驟1302中，接收第一基板層402a。舉例來說，可參考第4圖。
在步驟1304中，形成水平部份104a於第一基板層402a之中或之上。水平部份104a的摻雜型態與第一基板層402a的摻雜型態不同。舉例來說，若第一基板層402a為p型，則水平部份104a為n型。舉例來說，可參考第5圖。
在步驟1306中，形成第二基板層402b於第一基板層402a上。第二基板層402b的摻雜型態與第一基板層402a的摻雜型態相同。舉例來說，若第一基板層402a為p型，則第二基板層402b為p型。舉例來說，可參考第6圖。
在步驟1308中，形成通道層106與主動層108於第 二基板層402b上。在一些實施例中，可在形成至少一佈植區之後成長通道層106時，進行高溫回火。舉例來說，可參考第7圖。
在步驟1310中，形成第一溝槽802與第二溝槽804延伸穿過通道層106與主動曾108。舉例來說，可參考第8圖。
在步驟1312中，形成第一垂直部份104b及第二垂直部份104c於第一溝槽802及第二溝槽804下的第二基板層402b中。舉例來說，可參考第9圖。
在步驟1314中，分別形成第一接點110a與第二接點110b於第一溝槽802與第二溝槽804中。舉例來說，可參考第10圖。
在步驟1316中，藉由沉積導電材料，可形成第一裝置114與第二裝置116於主動層108上以形成電極。舉例來說，可參考第11圖。
在步驟1318中，形成並圖案化內連線結構138於第一裝置114與第二裝置116上。舉例來說，可參考第12圖。
第13圖中流程圖在上述內容中為一系列的步驟或事件，但應理解這些步驟或事件不侷限於上述順序。舉例來說，可採用不同順序進行一些步驟，或同時進行一些步驟與其他步驟。此外，並非所有的步驟均必需實施於本發明的一或多個實施例中，亦可在一或多個分開的步驟及/或階段中，進行上述的一或多個步驟。
如此一來，由上述可知本發明實施例提供的電晶體包括基板，其具有第一摻雜型態；以及通道層，位於基板上且包含第一部份與第二部份。電晶體亦包括主動層，位於通道 層上；電晶體包含隔離結構，其包含水平部份、第一垂直部份、與第二垂直部份。水平部份配置於通道區的第二部份下，且連續地延伸於第一垂直部份與第二垂直部份之間。隔離結構具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。
在一些實施例中，上述電晶體的部份基板延伸至低於隔離結構。
在一些實施例中，上述電晶體的部份基板延伸於隔離結構其水平部份上的第一垂直部份與第二垂直部份之間。
在一些實施例中，上述電晶體的隔離結構的第一垂直部份分隔通道區的第一部份與第二部份。
在一些實施例中，上述電晶體的第一接點與第二接點位於通道層與主動層中，其中第一接點配置於隔離結構的第一垂直部份上，而第二接點配置於隔離結構的第二垂直部份上。
在一些實施例中，上述電晶體的通道層包含未摻雜的氮化鎵，且主動層包含氮化鋁鎵。
在一些實施例中，上述電晶體的第一摻雜型態為p型，而第二摻雜型態為n型。
本發明實施例亦提供電晶體，其包括多層基板，具有第一基板層與配置於第一基板層上的第二基板層。多層基板具有第一摻雜型態。通道層位於第二基板層上，且具有第一部份與第二部份。通道層包含氮化鎵。主動層位於通道層上。主動層包含氮化鋁鎵。隔離結構包含水平部份、第一垂直部份、與第二垂直部份。水平部份配置於通道層的第二部份下的 第一基板層中。此外，水平部份連續地延伸於第一垂直部份與第二垂直部份之間。隔離結構具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。
在一實施例中，上述電晶體之部份基板延伸於水平部份上的第一垂直部份與第二垂直部份之間。
在一些實施例中，上述電晶體的第一垂直部份分隔通道層的第一部份與通道層的第二部份。
在一些實施例中，上述電晶體的第一接點與第二接點位於通道層與主動層中，其中第一接點配置於第一垂直部份上，且第二接點配置於第二垂直部份上。
在一些實施例中，上述電晶體的第一摻雜型態為p型，而第二摻雜型態為n型。
在一些實施例中，上述電晶體的第一摻雜型態的p型材料為碳化矽、矽、或藍寶石。
在一些實施例中，電晶體的形成方法包括：形成第一基板層，其具有第一摻雜型態。形成水平部份於第一基板層中。水平部份具有第二摻雜型態。形成第二基板層於第一基板層上。第二基板層具有第一摻雜型態。方法包括形成通道層於第二基板層上，以及形成主動層於通道層上。方法亦蝕刻至少一溝槽延伸穿過通道層與主動層。至少一垂直部份形成於至少一溝槽下的第二基板層中。水平部份與至少一垂直部份形成隔離結構。方法亦形成至少一接點於至少一溝槽中。方法亦形成第一裝置與第二裝置於第一基板層上，其中第二裝置形成於隔離結構上。
在一些實施例中，上述方法更包括形成內連線結構於第一裝置與第二裝置上。
在一些實施例中，第一摻雜型態為p型，而第二摻雜型態為n型。
在一些實施例中，上述方法的通道層為未摻雜的氮化鎵，且主動層為氮化鋁鎵。
在一些實施例中，上述方法更包括在形成至少一垂直部份後，在成長通道層時進行高溫回火。
在一些實施例中，形成第一裝置的步驟包括：形成第一源極；形成第一閘極；以及形成第一汲極，其中第一汲極與第一源極之間橫向地隔有第一閘極。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。
100:剖視圖
101:磊晶堆疊
102:基板
104:隔離結構
104a:水平部份
104b:第一垂直部份
104c:第二垂直部份
106:通道層
106a:第一部份
106b:第二部份
108:主動層
110a:第一接點
110b:第二接點
112:介電層
114:第一裝置
116:第二裝置
118:第一源極
120:第一閘極
122:第一汲極
124:第二源極
126:第二閘極
128:第二汲極
130:第一本體接點
132:第二本體接點
134:第一隔離佈植區
136:第二隔離佈植區

Claims (18)

  1. 一種電晶體，包括：一基板，具有第一摻雜型態；一通道層，位於該基板上且包含一第一部份與一第二部份，其中該通道層包括一第一材料；一主動層，位於該通道層上，其中該主動層包括一第二材料，且該第二材料與該第一材料不同；以及一隔離結構，包含一水平部份、一第一垂直部份、與一第二垂直部份，其中該水平部份配置於該通道區的該第二部份下，且連續地延伸於該第一垂直部份與該第二垂直部份之間，其中該隔離結構具有第二摻雜型態，且第二摻雜型態不同於第一摻雜型態。
  2. 如請求項1之電晶體，其中一第一接點與一第二接點延伸穿過該通道層與該主動層，以分別接觸該第一垂直部分與該第二垂直部分。
  3. 一種電晶體，包括：一多層基板，具有一第一基板層與配置於該第一基板層上的一第二基板層，其中該多層基板具有一第一摻雜型態；一通道層，位於該第二基板層上，且具有第一部份與第二部份，其中該通道層包含氮化鎵；一主動層，位於該通道層上，其中該主動層包含氮化鋁鎵；以及一隔離結構，包含一水平部份、一第一垂直部份、與一第二垂直部份，其中該水平部份配置於該通道層的第二部份 下的該第一基板層中，其中該水平部份連續地延伸於該第一垂直部份與該第二垂直部份之間，該隔離結構具有一第二摻雜型態，且該第二摻雜型態不同於該第一摻雜型態。
  4. 如請求項3之電晶體，其中該多層基板的一部份延伸於該水平部份上的該第一垂直部份與該第二垂直部份之間。
  5. 一種電晶體，包括：一基板，包括一第一摻雜型態的一第一半導體材料；一第一層，配置於該基板上並包括一第二半導體材料，且包括橫向分開的一第一部分與一第二部分，其中該第一層的最頂部表面垂直地高於該基板的上表面；一第二層，配置於該第一層上，且包括橫向分開的一第三部分與一第四部份，其中該第二層的最底部表面接觸該第一層的最頂部表面；一高端電源切換器，配置於該第二層的該第三部分中；一低端電源切換器，配置於該第二層的第四部份中；以及一隔離結構，配置於該基板中並具有一第二摻雜型態，且該第二摻雜型態與該第一摻雜型態不同，其中該隔離結構具有一水平部分、一第一垂直部分、與一第二垂直部分，並橫向地位於該第一部分與該第二部分之間。
  6. 如請求項5之電晶體，其中一第一接點與一第二接點沿著實質上對準該基板的上表面之界面接觸該隔離結構。
  7. 一種電晶體的製造方法，包括： 形成一第二摻雜型態的一水平延伸的隔離結構部分於一第一摻雜型態的一基板中；成長一半導體層於該基板上；成長一通道層於該半導體層上；成長一主動層於該通道層上；蝕刻該通道層與該主動層，以定義一溝槽延伸穿過該通道層與該主動層；佈植一或多個摻質至該半導體層中，以形成一第二摻雜型態的一垂直延伸隔離結構部分直接位於該溝槽下；形成一導電材料於該溝槽中；以及形成多個源極與汲極接點於該通道層上，以定義一第一裝置位於該水平延伸的隔離結構部分上，以及一第二裝置橫向地位於該水平延伸的隔離結構部分之外。
  8. 如請求項7之電晶體的製造方法，其中在成長該半導體層、該通道層、與該主動層之任一者之前，形成該水平延伸的隔離結構部分。
  9. 一種積體晶片的製作方法，包括：形成一水平延伸的隔離結構部分於一基板的一第一區中；形成一通道層於該基板與該水平延伸的隔離結構部分上；形成一主動層於該通道層上，其中該通道層與該主動層的材料不同；形成一導電通孔，其垂直延伸穿過該通道層與該主動層，以電性接觸該水平延伸的隔離結構部分；以及形成多個源極接點、多個汲極接點、與多個閘極結構於該 主動層上，以定義該第一區中的一第一裝置與該基板的一第二區中的一第二裝置。
  10. 如請求項9之積體晶片的製作方法，其中該通道層與該基板的材料不同。
  11. 一種積體晶片的製作方法，包括：形成一第一摻雜型態的一水平延伸的隔離結構部分於一基板的一第一區中，且該第一區具有一第二摻雜型態的一半導體材料；形成該半導體材料的一磊晶層於該基板上；形成兩個或更多IIIA族-VA族半導體材料於該磊晶層上，其中該些IIIA族-VA族半導體材料定義一異質接面；形成一導電路徑，其垂直延伸穿過該些IIIA族-VA族半導體材料與該磊晶層，以電性接觸該水平延伸的隔離結構部分；以及形成多個源極接點、多個汲極接點、與多個閘極結構於該些IIIA族-VA族半導體材料上，以定義該第一區中的一第一裝置與該基板的一第二區中的一第二裝置。
  12. 如請求項11之積體晶片的製作方法，其中該些IIIA族-VA族半導體材料包括：一通道層；以及一主動層，位於該通道層的上表面上並接觸該通道層的上表面。
  13. 一種積體晶片，包括：一通道層，位於一基板上並包含一第一材料； 一主動層，位於該通道層上並包含一第二材料，且該第一材料與該第二材料不同；一隔離結構，包括一水平延伸的部分位於該通道層下，以及多個垂直延伸的部分直接位於該水平延伸的部分上，其中該水平延伸的部分連續地延伸於該些垂直延伸的部分之間；以及一或多個接點，延伸穿過該通道層與該主動層，以接觸該些垂直延伸的部分。
  14. 如請求項13之積體晶片，其中該隔離結構包括一摻雜區。
  15. 一種積體晶片，包括：一第一半導體材料，位於一基板上；一第二半導體材料，位於該第一半導體材料上，其中該第二半導體材料與該第一半導體材料不同；以及一摻雜區，包括一水平延伸的部分與自該水平延伸的部分之頂部向外凸出的多個垂直延伸的部分，其中該水平延伸的部分直接配置於該第一半導體材料之下，其中該水平延伸的部分連續地延伸於該些垂直延伸的部分之間，且其中該些垂直延伸的部分之頂部低於該第一半導體材料之頂部的距離非零。
  16. 如請求項15之積體晶片，其中該第一半導體材料與該第二半導體材料之側壁直接位於該基板的最上側表面之上。
  17. 一種電晶體晶片，包括： 一基板；一第一半導體材料，位於該基板上；一第二半導體材料，位於該第一半導體材料上，其中該第二半導體材料係與該第一半導體材料的化合物不同的半導體化合物材料；一隔離結構，包括一水平延伸部分位於該第一半導體材料下及多個垂直延伸部分，其中該水平延伸部分連續地延伸於該些垂直部份之間；以及一導電路徑，垂直延伸穿過該第一半導體材料與該第二半導體材料，以電性接觸該水平延伸部分；以及一介電層，位於該第二半導體材料上，並橫向圍繞垂直接觸該導電路徑的一或多個導電接點。
  18. 如請求項17之積體晶片，其中該基板垂直地分隔該水平延伸部分與該第一半導體材料。
TW106139685A 2017-09-13 2017-11-16 電晶體與其製造方法以及積體晶片與其製作方法 TWI745487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/703,084 US10276657B2 (en) 2017-09-13 2017-09-13 Isolation structure for active devices
US15/703,084 2017-09-13

Publications (2)

Publication Number Publication Date
TW201916258A TW201916258A (zh) 2019-04-16
TWI745487B true TWI745487B (zh) 2021-11-11

Family

ID=65631645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139685A TWI745487B (zh) 2017-09-13 2017-11-16 電晶體與其製造方法以及積體晶片與其製作方法

Country Status (3)

Country Link
US (5) US10276657B2 (zh)
CN (1) CN109494245B (zh)
TW (1) TWI745487B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US11521915B2 (en) * 2020-02-26 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Front-end-of-line (FEOL) through semiconductor-on-substrate via (TSV)
DE102020119814A1 (de) 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co. Ltd. Front-end-of-line -semiconductor-on-substrate durchkontaktierung (feol-tsv)
CN113725215A (zh) * 2021-09-03 2021-11-30 电子科技大学 一种具有隔离结构的氮化镓集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973366A (en) * 1996-12-25 1999-10-26 Fuji Electric Co., Ltd. High voltage integrated circuit
US20050253191A1 (en) * 2004-05-03 2005-11-17 Sameer Pendharkar Robust DEMOS transistors and method for making the same
US20130168737A1 (en) * 2011-12-28 2013-07-04 Infineon Technologies Austria Ag Integrated Heterojunction Semiconductor Device and Method for Producing an Integrated Heterojunction Semiconductor Device
US20140001549A1 (en) * 2012-06-29 2014-01-02 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
US20150021667A1 (en) * 2013-02-22 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184090B1 (en) * 1999-10-20 2001-02-06 United Microelectronics Corp Fabrication method for a vertical MOS transistor
US6909150B2 (en) * 2001-07-23 2005-06-21 Agere Systems Inc. Mixed signal integrated circuit with improved isolation
KR100797896B1 (ko) * 2004-11-12 2008-01-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다양한 동작 전압들을 갖는 집적 회로들을 절연시키기 위한반도체 구조
US20080272394A1 (en) * 2007-05-01 2008-11-06 Ashok Kumar Kapoor Junction field effect transistors in germanium and silicon-germanium alloys and method for making and using
US8604582B2 (en) * 2011-10-12 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diode
CN103915342B (zh) * 2013-01-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 无结晶体管和互补无结晶体管的形成方法
US9293465B1 (en) * 2014-09-11 2016-03-22 Northrop Grumman Systems Corporation Monolithic bi-directional current conducting device and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973366A (en) * 1996-12-25 1999-10-26 Fuji Electric Co., Ltd. High voltage integrated circuit
US20050253191A1 (en) * 2004-05-03 2005-11-17 Sameer Pendharkar Robust DEMOS transistors and method for making the same
US20130168737A1 (en) * 2011-12-28 2013-07-04 Infineon Technologies Austria Ag Integrated Heterojunction Semiconductor Device and Method for Producing an Integrated Heterojunction Semiconductor Device
US20140001549A1 (en) * 2012-06-29 2014-01-02 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
US20150021667A1 (en) * 2013-02-22 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same

Also Published As

Publication number Publication date
US20200083324A1 (en) 2020-03-12
US10276657B2 (en) 2019-04-30
US20190237539A1 (en) 2019-08-01
CN109494245B (zh) 2023-05-26
US20210043726A1 (en) 2021-02-11
US20230299133A1 (en) 2023-09-21
US10522618B2 (en) 2019-12-31
US10854711B2 (en) 2020-12-01
US11705486B2 (en) 2023-07-18
US20190081137A1 (en) 2019-03-14
CN109494245A (zh) 2019-03-19
TW201916258A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
TWI745487B (zh) 電晶體與其製造方法以及積體晶片與其製作方法
US9219129B2 (en) Inverted thin channel mosfet with self-aligned expanded source/drain
US10872776B2 (en) Structure and formation method of semiconductor device structure
JP5637632B2 (ja) ボンドパッド下の溝を特徴とするｒｆ装置及び方法
US9917184B2 (en) Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
TW201743445A (zh) 高壓電晶體裝置及其製造方法
JP4382360B2 (ja) ショットキー整流素子及びその製造方法
TW201707134A (zh) 半導體裝置及其製造方法
TWI774097B (zh) 雙極接面電晶體及其形成方法
US20210351304A1 (en) Semiconductor vertical schottky diode and method of manufacturing thereof
US10396196B1 (en) Semiconductor devices
CN113257809B (zh) 半导体器件及其形成方法
US20220093745A1 (en) Semiconductor devices with dissimlar materials and methods
CN210006740U (zh) 功率器件和电子设备
JP2007053226A (ja) 半導体装置およびその製造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
WO2019128555A1 (zh) 一种半导体器件的制造方法和集成半导体器件
JP7083026B2 (ja) 半導体デバイスの製造方法と集積半導体デバイス
US20240234502A9 (en) Semiconductor device
US20240096956A1 (en) Integrated circuit semiconductor device
WO2019184005A1 (en) High voltage silicon carbide schottky diode flip chip array
CN116598296A (zh) 一种半导体器件及其制造方法
JP2005032932A (ja) 半導体装置及びその製造方法