TWI744830B - 堆疊結構 - Google Patents

堆疊結構 Download PDF

Info

Publication number
TWI744830B
TWI744830B TW109109271A TW109109271A TWI744830B TW I744830 B TWI744830 B TW I744830B TW 109109271 A TW109109271 A TW 109109271A TW 109109271 A TW109109271 A TW 109109271A TW I744830 B TWI744830 B TW I744830B
Authority
TW
Taiwan
Prior art keywords
heat dissipation
layer
wafer
heat
passivation
Prior art date
Application number
TW109109271A
Other languages
English (en)
Other versions
TW202121618A (zh
Inventor
鄭允瑋
周俊豪
李國政
陳英豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202121618A publication Critical patent/TW202121618A/zh
Application granted granted Critical
Publication of TWI744830B publication Critical patent/TWI744830B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本揭露的實施例描述了在三維晶片結構的功能區域或非功能區域中形成的散熱結構。該等散熱結構被設置以將在三維晶片結構內產生的熱按路徑傳遞到三維晶片結構上或外部的指定區域。例如，三維晶片結構可以包括：複數個晶片，該等晶片垂直堆疊在基板上；第一鈍化層，該第一鈍化層插置在該等晶片中的第一晶片和第二晶片之間；以及散熱層，該散熱層嵌入在第一鈍化層中並設置以允許導電結構穿過。

Description

堆疊結構
本揭示案是有關一種堆疊結構。
具有增加的晶片密度的三維積體晶片上系統結構可以與其二維對應物相比，具有高熱密度和差的散熱效能。三維積體晶片上系統結構中的熱密度增加可能導致電遷移和可靠性問題。
本揭示案一些實施例提供一種堆疊結構包括：複數個晶片，該複數個晶片垂直堆疊在基板上；第一鈍化層，該第一鈍化層插置在該複數個晶片的第一晶片與第二晶片之間；以及散熱層，該散熱層嵌入在該第一鈍化層中，其中該散熱層被設置以允許導電結構穿過。
本揭示案一些實施例提供一種堆疊結構包括：經由相應的鈍化層接合在一起的複數個垂直堆疊的晶片。該結構還包括：第一散熱層，該第一散熱層嵌入在設置以允許導電結構穿過的第一鈍化層中；以及第二散熱層，該第二 散熱層嵌入在第二鈍化層中，其中該第二散熱層包括設置在第二散熱條陣列上的第一散熱條陣列。該結構還包括第三散熱層，該第三散熱層設置在垂直堆疊晶片中的一個晶片的金屬化層中。
本揭示案一些實施例提供一種堆疊結構包括垂直堆疊在基板上的第一晶片、第二晶片和第三晶片，其中第二晶片插置在第一與第三晶片之間。堆疊結構還包括第一散熱層，該第一散熱層嵌入在設置在第一與第二晶片之間的鈍化層中，並且其中該第一散熱層包括散熱條的堆疊層。另外，堆疊結構包括第二散熱層，該第二散熱層整合在第三晶片中並且被設置以允許第三晶片的導電結構穿過。
100:堆疊裝置
102:晶片
104:晶片
106:晶片
108:載體基板
110:基板
112:基板
114:基板
116:多層金屬化層
118:多層金屬化層
120:多層金屬化層
122:導電結構
124:導電結構
126:介電層
128:層間介電質
130:垂直導電結構
132:鈍化層
134:虛線(界面)
136:銲點凸塊連接器
138:凸塊下金屬層(UBM)結構
140:散熱層
142:散熱層
144:條形散熱層
144A:散熱條
144Ap:間距
144At:厚度
144Aw:寬度
144B:散熱條
144Bp:間距
144Bt:厚度
144Bw:寬度
146:導熱結構
148A:導熱TOV及/或TSV
148B:導電TOV及/或TSV
150:多層導熱結構
152:接合結構
154:多層導熱結構
200a:散熱層
200b:散熱層
202:開口
500:散熱路徑
510:散熱器
600:方法
610:操作
620:操作
630:操作
640:操作
A:開口
B:開口
當結合附圖閱讀時，從以下詳細描述可以最好地理解本揭露的各方面。應注意，根據行業中的常規實踐，各種特徵未按比例繪製。實際上，為了論述的清楚性，可以任意地增大或縮小各種特徵的尺寸。
第1圖是根據一些實施例的具有散熱網路的堆疊裝置的剖視圖。
第2A圖和第2B圖是根據一些實施例具有開口的相應散熱層的平面圖。
第3圖是根據一些實施例具有堆疊的散熱條的散熱層的等距視圖。
第4圖是根據一些實施例的具有散熱網路的堆疊裝置的剖 視圖。
第5圖是根據一些實施例的具有散熱網路的堆疊裝置的剖視圖中的散熱路徑。
第6圖是描述根據一些實施例形成具有散熱網路的堆疊裝置的方法的流程圖。
以下揭露內容提供了用於實施所提供標的的不同特徵的許多不同實施例或實例。以下描述了部件和佈置的特定實例以簡化本揭露的實施例內容。當然，該等僅僅是實例，而並且旨在為限制性的。例如，在以下描述中在第二特徵上方形成第一特徵可以包括第一特徵和第二特徵形成為直接接觸的實施例，並且亦可以包括可以在第一特徵與第二特徵之間形成額外特徵，使得第一特徵和第二特徵不直接接觸的實施例。另外，本揭露的實施例可以在各種實例中重複參考數字及/或字母。該重複本身並不表示所論述的各種實施例及/或配置之間的關係。
此外，在此可以使用空間相對術語，諸如「下方」、「以下」、「下部」、「上方」、「上部」等來簡化描述，以描述如圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中所示的定向之外，空間相對術語旨在包括使用或操作中的裝置/元件的不同定向。設備可以以其他方式定向(旋轉90度或在其他方向上)，並且可以類似地相應解釋在此使用的空間相對描述詞。
如本文所用的術語「標稱」是指在產品或過程的設計階段期間設定的部件或過程操作的特徵或參數的所需值或目標值，以及高於和/或低於所需值的值範圍。該值範圍可為由於製造製程或公差的微小變化。
如本文所用的術語「垂直」意味著名義上垂直於基板表面。
在一些實施例中，術語「約」和「大體上」可以指示在該值的5%(例如，該值的±1%、±2%、±3%、±4%、±5)內變化的給定量的值。
三維(3D)積體晶片上系統(「3D SoIC」)結構是非單片垂直結構，該非單片垂直結構包括至少兩個垂直堆疊在彼此之上的晶片。執行不同功能的不同類型的晶片可以堆疊在3D SoIC結構中。例如，3D SoIC結構可以包括邏輯晶片、記憶體晶片、射頻(RF)晶片等。舉例而言而非限制，邏輯晶片可以包括中央處理單元(CPU)，並且記憶體晶片可以包括靜態存取記憶體(SRAM)陣列、動態隨機存取記憶體(DRAM)陣列、磁性隨機存取記憶體(MRAM)陣列、電阻式隨機存取記憶體(RRAM)陣列，或其他類型的記憶體陣列。在3D SoIC結構中，堆疊中的晶片可以經由導電結構(諸如微凸塊結構)、經由矽通孔(TSV)結構、經由氧化物通孔(TOV)結構、不同類型的接合結構(例如，同質或混合的接合結構)等而電性和機械地耦合在一起。上述導電結構可以例如比2D SoIC結構中使用的互連結構更短，其中兩個或更多個晶片橫向地而不 是垂直地佈置。出於該原因，3D SoIC結構與其2D對應物相反，更快、更密集、並且具有增多的功能。此外，與2D SoIC結構相比，3D SoIC結構具有更小的佔地面積(例如，更緊湊)。
由於3D SoIC結構具有增加的晶片密度和減小的佔地面積，因此與2D SoIC結構相比，它們亦具有更高的每單位面積熱密度並且因此更易受到散熱問題的影響。3D SoIC結構中增加的熱密度可能導致例如電遷移--此增加了晶片內導電結構的電阻、使晶片的效能劣化，並且縮短了3D SoIC結構的壽命。可靠性問題亦起因於3D SoIC堆疊中的晶片在操作期間產生不同量的熱；因此，一些區域處於高於3D SoIC結構的其他區域的溫度。該溫度梯度可以在3D SoIC結構內引起熱機械應力並導致晶片中的壓裂層。
為了解決上述缺點，本文描述的實施例涉及在3D SoIC結構的功能區域及/或非功能區域中形成的散熱結構。該等散熱結構有效地將3D SoIC結構內產生的熱按路徑傳遞到3D SoIC結構上或3D SoIC結構外部的指定區域。在一些實施例中，散熱結構可包括(i)散熱層，該等散熱層在3D SoIC結構中的晶片內橫向延伸；(ii)垂直或橫向導熱結構，該等垂直或橫向導熱結構設置在3D SoIC結構中的晶片的金屬化層內，(iii)垂直導熱結構，該等垂直導熱結構設置在3D SoIC結構中的兩個或更多個晶片之間，及/或(iv)其組合。在一些實施例中，散熱層可包括嵌入在 介電材料中的多於一個層，諸如鈍化層。散熱層可包含導熱率大於約1W/mK的材料，諸如金屬或金屬合金。此外，散熱結構可以被設置以將來自3D SoIC結構的不同區域(例如，晶片之間或晶片內)的熱按路徑傳遞到指定的散熱位置，諸如設置在3D SoIC結構上或3D SoIC結構外部的散熱器。
第1圖是根據一些實施例的堆疊裝置100的剖視圖。舉例而言而非限制，堆疊裝置100是3D SoIC結構。舉例而言而非限制，堆疊裝置100可包括更多個晶片中的三個晶片，該等晶片垂直堆疊在彼此的頂部上(例如，垂直地)。在第1圖的實例中，堆疊裝置100包括晶片102、晶片104和晶片106。每一個或所有的晶片102、104、和106可以是中央處理單元(CPU)、圖形處理單元、記憶體、特殊應用積體電路(ASIC)，或任何其他類型的處理裝置。在一些實施例中，晶片102、104、和106彼此不同。例如，晶片102、104、和106可以被設置以執行堆疊裝置100的不同功能。在一些實施例中，晶片102、104、和106被設置以執行相同的功能。堆疊裝置100還包括載體基板108，該載體基板108為堆疊裝置100提供結構支撐。
在一些實施例中，晶片102、104、和106被形成在單獨的基板上，並隨後被機械地和電性地接合在一起以形成堆疊裝置100。例如，晶片102形成在基板110上，晶片104形成在基板112上，並且晶片106形成在 基板114上。根據一些實施例，基板110、112、和114中的每一個基板可以是體型半導體晶圓(例如，矽晶圓)，或絕緣體上半導體晶圓(例如，絕緣體上矽，SOI)。例如，基板110和112可以是SOI晶圓，並且基板114可以是矽晶圓。在一些實施例中，基板110、112、和114可以包含：(i)矽、(II)化合物半導體，諸如砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、及/或銻化銦(InSb)、矽鍺(SiGe)、(iii)合金半導體，包括磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)，及/或磷化鎵銦砷(GaInAsP)，或(iv)其組合。
在一些實施例中，在將晶片102、104、和106接合在一起之前，基板110、112、和114被減薄(例如，經機械研磨和拋光)以降低堆疊裝置100的高度，並促進電性連接堆疊裝置100內的晶片的導電結構的形成。在一些實施例中，在將晶片102、104、和106接合在一起之前，基板110、112、和114未被減薄。舉例而言而非限制，將晶片102、104、和106基於對準標記(未圖示)對齊，並隨後接合到接合層(鈍化層)和將晶片機械固定並電性連接在一起的結構。接合層可包括例如具有經電漿處理或化學處理的表面的鈍化層，以及具有混合接合結構(例如，鑲嵌在介電材料中的鄰接表面上的金屬結構)的接合結構。
在第1圖的實例中，堆疊裝置100中的晶片102 和104具有相同的垂直定向(Vertical orientation)，而晶片106上下顛倒地定向(例如，相對於晶片102和104顛倒180。定向)。每個晶片的定向不是限制性的，並且可以有不同的定向。該等其他定向在本揭露的實施例的精神和範疇內。
在一些實施例中，每一個晶片102、104、和106包括一個或多個多層(multilevel)金屬化層。例如，晶片102包括多層金屬化層116，晶片104包括多層金屬化層118，並且晶片106包括多層金屬化層120。舉例而言而非限制，該等多層金屬化層可包括後段製程(BEOL)佈線層。多層金屬化層116、118、和120中的每一者亦可以包括橫向和垂直導電結構122和124的網路(在第1圖和後續圖中的陰影灰色)，該網路在每個晶片上傳播電信號。每個多層金屬化層中的橫向和垂直導電結構122和124嵌入在介電層126中。在一些實施例中，介電層126是低介電常數介電質(例如，具有低於3.9的介電常數)或介電質堆疊，諸如低介電常數介電質和另一種介電質的堆疊：(i)低介電常數介電質(例如，碳摻雜的氧化矽)和具有氮摻雜的碳化矽；(ii)低介電常數介電質(例如，碳摻雜的氧化矽)和具有氧摻雜的碳化矽；(iii)具有氮化矽的低介電常數介電質(例如，碳摻雜的氧化矽)；或(iv)具有氧化矽的低介電常數介電質(例如，碳摻雜的氧化矽)。舉例而言而非限制，可以藉由高密度化學氣相沉積(HDCVD)製程、電漿增強化學氣相沉積製程(PECVD)、電漿增強原子層沉積製 程(PEALD)或任何其他合適的沉積方法來沉積介電層126。
在一些實施例中，晶片102、104、和106包括額外的元件或部件，該等額外的元件或部件為簡化起見而在第1圖中未圖示。舉例而言而非限制，晶片102、104、和106可以包括半導體元件(例如，電晶體)、電容器、電阻器，或記憶體結構，該等半導體元件、電容器、電阻器、或記憶體結構為簡化起見而在第1圖中未圖示。
在一些實施例中，層間介電質128設置在晶片的多層金屬化層與晶片的基板之間。舉例而言而非限制，層間介電質128可以為形成在晶片的基板上或附近的部件提供電隔離，該等部件為諸如半導體元件(例如，電晶體)、電容器、電阻器--該等部件為簡化起見而未在第1圖中圖示。在一些實施例中，層間介電質128包括垂直導電結構130的網路(第1圖中和後續圖中的灰色陰影)，諸如中段製程(MOL)佈線觸點，該等中段製程(MOL)佈線觸點將上述半導體元件、電容器和電阻器電性連接到相應的導電多層金屬化層。
在一些實施例中，第1圖的堆疊裝置100中的晶片經由鈍化層132而機械地接合在一起。為此，鈍化層132可以形成在晶片的多層金屬化層的頂表面上及/或晶片的基板的與多層金屬化層相對的表面上。例如，當兩個晶片堆疊在一起時，第一晶片的鈍化層附接並機械接合到第二晶片的鈍化層。因此，在兩個接合的鈍化層之間形成了由 虛線134表示的界面。舉例而言而非限制，附接到晶片102和106兩者的晶片104的特征為兩個鈍化層132--一個在多層金屬化層118上，並且另一個在基板112上。類似地，附接到晶片104和載體基板108的晶片102亦以兩個鈍化層132為特征。由於晶片106僅附接到晶片104，因此晶片106包括設置在其多層金屬化層120的頂表面上的單個鈍化層132。
在一些實施例中，鈍化層132包括介電層，諸如氧化矽、氧氮化矽或碳化矽，該介電層可以在晶片的基板的暴露表面上或晶片的多層金屬化層上生長。
在一些實施例中，堆疊裝置100經由一系列球柵陣列(BGA)連接器而電性和機械地耦合到外部電子部件，諸如電路板和散熱器。BGA連接器包括例如銲點凸塊連接器--如第1圖中所示的銲點凸塊連接器136。在一些實施例中，銲點凸塊連接器136經由凸塊下金屬層(UBM)結構138(例如，焊盤結構)而內部連接到晶片106的多層金屬化層120。
根據一些實施例，堆疊裝置100還包括散熱網路，該散熱網路由散熱層和導熱結構組成，該等導熱結構在第1圖中和後續圖中用交叉陰影線圖案表示。散熱層和導熱結構被設置以將晶片102、104、和106內產生的熱按路徑傳送到外部散熱器，該外部散熱器為簡化起見而未在第1圖中圖示。在一些實施例中，散熱網路的導熱結構在第1圖和後續圖中用交叉陰影線圖案表示，在形狀和大小方面 與相應的導電結構相似，該等相應的導電結構在第1圖和後續圖中以灰色陰影表示並用於堆疊裝置100中的電信號傳播。在一些實施例中，散熱網路的導熱結構(在第1圖和後續圖中用交叉陰影線圖案表示)與導電結構(在第1圖和後續圖中用灰色陰影表示)之間的差異是它們的功能。導熱結構用於散熱，並且導電結構用於電信號傳播。例如，以交叉陰影線圖案表示的導熱TOV及/或TSV 148A類似於以灰色陰影表示的導電TOV及/或TSV 148B，但具有不同的功能。導熱TOV及/或TSV 148A散熱，而導電TOV及/或TSV 148B傳播電信號。
在一些實施例中，散熱網路包括連接到以下部分的單層或多層散熱層：(i)設置在晶片的多層金屬化層內的多層導熱結構(例如，分別設置在多層金屬化層118和120中的多層導熱結構150和154)，(ii)設置在成對的相鄰晶片之間的垂直導熱結構(例如，接合結構152)，(iii)設置兩個或更多個晶片之間的垂直導熱結構(例如，導熱TOV及/或TSV 148A)，或(iii)其組合。作為堆疊裝置100中的散熱網路的一部分的所有導熱結構在第1圖和後續圖中用交叉陰影線圖案表示，而用於堆疊裝置100中的電信號傳播的導電結構在第1圖和後續圖中以灰色陰影表示。此外，散熱網路中的結構與用於電信號傳播的導電結構電隔離。
在一些實施例中，術語「導熱」是指材料的從晶片的一個區域傳導和傳遞熱(例如，允許熱流動)到另一個區 域的性質。在一些實施例中，導熱材料亦是導電材料。因此，散熱網路的導熱結構與用於電信號傳播的導電結構電隔離。能夠有效傳導熱(例如，具有足夠的導熱性)的材料作為導熱材料是理想的。在一些實施例中，可以使用導熱率大於約1Wm-1K-1(例如，約200Wm-1K-1)的材料，諸如金屬或金屬合金，來形成散熱網路的導熱結構。
在一些實施例中，散熱層可以是嵌入在晶片的鈍化層中(例如，在晶片的非功能區域中)的「隔離」層，或者其可以整合到晶片的多層金屬化層中(例如，在晶片的功能區域中)(例如，為晶片的多層金屬化層的組成部分)。如本文使用的術語「隔離」是指結構或層不與另一結構(諸如多層金屬化層)--例如，另一結構的一部分--整合，並且該結構或層設置在晶片的非功能區域中。舉例而言而非限制，第1圖中所示的散熱層140是隔離的導熱層，該隔離的導熱層平行於x-y平面延伸並嵌入晶片104的鈍化層132中。在一些實施例中，嵌入在鈍化層中的散熱層(諸如散熱層140)設置在晶片的基板的與晶片的多層金屬化層相對的一側上。另一方面，散熱層142是導熱層，該導熱層平行於x-y平面並且位於晶片106的多層金屬化層120的層中。換言之，散熱層142可以形成在晶片的功能區域中並且「結合」在多層金屬化層120的金屬化層中。在一些實施例中，散熱層142與多層導熱結構154直接接觸。然而，如上所述，散熱層142和多層導熱結構154與多層 金屬化層120的金屬化層電隔離。
散熱層140和142可以包括開口，以允許相鄰晶片之間及/或晶片內的導電結構穿過散熱層而不與散熱層實體接觸。在一些實施例中，此意味著散熱層140和142可以符合晶片的佈局，使得散熱層不會阻礙導電結構從一個晶片延伸到另一個晶片或在晶片內延伸。例如，參考第1圖，晶片106的散熱層142可以包括開口A，該開口A允許來自多層金屬化層120的導電結構穿過開口A。散熱層142可以包括在不同位置處的額外開口，如開口A，以促進導電結構從多層金屬化層120傳遞。類似地，散熱層140可包括一個或多個開口B，該一個或多個開口B允許第1圖中以灰色陰影表示的相應導電TOV及/或TSV 148B穿過散熱層140。在一些實施例中，開口A和B大到足以防止導電結構與周圍的散熱層實體接觸。例如，開口A和B可以圍繞導電結構形成，並且可以根據晶片的佈局來佈置。
在一些實施例中，由於存在開口A和B，所以散熱層140和142具有「網狀」外觀。舉例而言而非限制，第2A圖和第2B圖是示例性「網狀」散熱層200b和具有相應開口202的散熱層200b的平面圖，根據一些實施例，所述開口202與第1圖中所示的散熱層142和140的開口A和B類似。在一些實施例中，開口202的佈置、大小、形狀和數量可以取決於晶片的佈局(例如，x-y平面中晶片的元件和結構的位置、密度和佈置)而變化。根據一些實施 例，散熱層200a和200b的總表面積等於或大於晶片表面積的50%，以確保散熱層的表面積大到足以冷卻晶片及防止過熱。在一些實施例中，每個開口202可以具有不同的形狀及/或大小，以適應晶片的佈局並確保穿過散熱層的導電結構不接觸散熱層。
根據一些實施例，第2A圖和第2B圖中所示的網狀散熱層200a和200b中的開口202用於兩個目的：i)允許其他結構(例如，用於電信號傳播的導電結構)穿過散熱層200a和200b而不與散熱層實體接觸，及/或ii)減輕來自散熱層200a和200b形成期間的平坦化製程(例如化學機械拋光(CMP)製程)的凹陷化。由於開口的低密度區域傾向於與開口的高密度區域相比更快地拋光，因此可能發生凹陷化。因此，凹陷化會導致散熱層上的厚度不均勻性，此會不利地影響散熱層的散熱效能。例如，與散熱層200和200b的較厚區域相比，散熱層200a和200b的較薄區域可具有有限的傳熱能力，非常類似於與具有大橫截面的導線(例如，粗導線)相比，具有小橫截面的導線(例如，細導線)可具有高電阻和小載流能力。因此，散熱層200a和200b中的厚度不均勻性可損害來自晶片的熱的均勻流動並產生熱點。因此，在散熱層上放置開口可以使凹陷化的影響最小化。因此，在一些實施例中，甚至可以在不需要導電結構穿過的位置處形成開口。
可以調整網狀散熱層200a和200b中的開口202的佈局、大小、形狀和數量，以促進在晶片中形成額外結 構。當散熱層200a和200b與晶片的多層金屬化層整合時，此為有益的，類似於第1圖中所示的晶片106的散熱層142的情況。在一些實施例中，網狀散熱層的此種設計靈活性允許將網狀散熱層與多層金屬化層的一個或多個層級無縫整合。舉例而言而非限制，並且參考第1圖，散熱層142可以與多層金屬化層120的第一、第二、第三或第n層(例如，頂部金屬層)同時形成。在一些實施例中，散熱層142可以在多層金屬化層120內同時以層的任何組合形成，以實現等於或大於晶片面積的50%的表面積覆蓋。
在一些實施例中，散熱層140和142的厚度範圍為約10nm至約1μm。較厚的散熱層(例如，厚度大於約1μm)是可能的。然而，較厚的散熱層可能需要較厚的鈍化層，此增加了堆疊裝置100的製造成本和總高度。因此，更薄的散熱層(例如，薄於約10nm)亦是可能的。然而，較薄的散熱層表現出有限的傳熱能力，此可能對散熱過程造成限制。例如，薄散熱層可能不能以令人滿意的速率傳遞熱。
在一些實施例中，散熱層200可以是第1圖中所示的「條型」散熱層144。在一些實施例中，「條型」散熱層144是藉由在第二散熱「條」陣列上設置沿第一方向定向的第一散熱「條」陣列而形成的雙層結構，該第二散熱「條」陣列沿與第一個方向不同的第二方向定向。第一和第二散熱條陣列可以藉由導熱結構146分開。根據一些實施例，第3圖是條形散熱層144的一部分的等距視圖。 如第3圖所示，條形散熱層144包括垂直堆疊(例如，沿著z軸)的兩個散熱條陣列。例如，散熱條144A的陣列沿著x軸定向並且設置在散熱條144B的陣列上，散熱條144B分別沿著y軸定向。在一些實施例中，散熱條144A和144B定向為使得在它們相應的定向之間形成角度θ。在一些實施例中，角度θ可以在約0°與約180°之間(例如，約10°、約25°、約45°、約60°、約75°、約90°)。舉例而言而非限制，第1圖和第3圖中的角度θ可為約90°。
散熱條144A和144B由導熱結構146垂直分開。導熱結構146允許由晶片102(例如，在第1圖中圖示)產生的熱在散熱條144A與144B之間以及在條形散熱層144內流動。第3圖中所示的導熱結構146的數量、大小、間距和形狀不是限制性的。因此，具有不同間距、形狀和大小的更少或額外的導熱結構146是可能的。在一些實施例中，可以形成散熱條144A和144B，使得不需要導熱結構146。例如，散熱條144A可以直接形成在散熱條144B上而沒有垂直分離，如第4圖所示。在一些實施例中，條形散熱層144中的散熱條144A與144B之間的分離範圍為0至約500nm(例如，約0nm、約50nm、約150nm、約300nm、約450nm、約500nm)。
參考第3圖，散熱條144A和144B具有相應的厚度144At和144Bt，該等厚度的範圍可以為約10nm至約1μm(例如，從約10nm至約100nm、從約50nm至約200nm、從約100nm至約500nm、從約400nm 至約800nm、從約700nm至約1μm)；以及相應的寬度144Aw和144Bw，該等寬度的範圍為約3nm至約3μm。此外，散熱條144A和144B具有相應的間距144Ap和144Bp，其中每個間距144Ap和144Bp的範圍可以為約100nm至約10μm。在一些實施例中，晶片的佈局、散熱條的寬度、平坦化製程限制凹陷化的能力以及所得散熱層144的期望佔地面積(例如，總面積)是確定間距144Ap和144Bp的值的貢獻因素。在一些實施例中，需要散熱層144覆蓋等於或大於晶片102的總面積的約50%的面積。更厚或更寬的散熱條(例如，厚於約1μm並且寬於約3μm)是可能的。然而，更厚和更寬的散熱條需要更厚的鈍化層，此增加了堆疊裝置100的製造成本和總高度。此外，如上所述，更寬的散熱條減小了散熱條之間的間距並且可能導致凹陷化。因此，更薄或更窄的散熱條(例如，薄於10nm且窄於30nm)亦是可能的。然而，更薄和更窄的散熱條表現出有限的傳熱能力，此可能限制如上所述的散熱過程。
在一些實施例中，散熱層144可以包括額外的散熱條陣列(例如，層)，其中每隔一個散熱條陣列具有相同的定向。在替代實施例中，散熱層144可以包括額外的散熱條陣列(例如，層)，其中每隔一個散熱條陣列具有不同的定向。然而，此種佈置(例如，多層條形佈置)將增加製造成本和製造複雜性，因為其需要更厚的鈍化層和額外的光微影和金屬化操作。另外，多層條型佈置將增加堆疊裝 置100的高度。
在一些實施例中，堆疊裝置100可包括兩種類型的散熱層；例如，網狀散熱層和條型散熱層。在一些實施例中，在需要具有有複雜形狀和大小的開口的散熱層的情況下，由於網狀散熱層的製造複雜性，條形散熱層可優於網狀散熱層。在其他實施例中，網狀散熱層可優於條型散熱層。在一些實施例中，在單個晶片層內，網狀散熱層和條型散熱層的組合是可能的。例如，晶片的第一部分可以用網狀散熱層覆蓋，並且晶片的第二部分可以用條形熱鈍化層覆蓋。
在一些實施例中，散熱層140、142、144、和200a/b包括導熱率大於約11Wm-1K-1的材料。舉例而言而非限制，散熱層140、142、144、和200a/b可包含鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金，或其組合。舉例而言而非限制，整合到多層金屬化層120的散熱層142可以比嵌入在鈍化層132中的散熱層140和144更薄。
在一些實施例中，嵌入在鈍化層中的散熱層(例如，散熱層140和144)定位為距最近的基板在約0.05μm與約20μm之間(例如，在約0.05μm與約0.8μm之間、在約0.05μm與約0.8μm之間、在約0.5μm與約4μm之間、在約2μm與約10μm之間、在約7μm與約14μm之間、在約10μm與約17μm之間、在約16μm與約20μm之間)。例如，散熱層144可 以定位為距基板110在約0.05μm與約20μm之間，並且散熱層140可以定位為距基板112在約0.05μm與約20μm之間。此是因為散熱層140和144是導電的並且若它們定位得太靠近基板(例如，比約0.05μm更近)，則它們可以成為晶片上的半導體元件(例如，電晶體)的洩漏路徑。另一方面，若它們定位得離基板太遠(例如，距離大於約20μm)，則散熱層將不能「捕獲」晶片產生的熱。例如，晶片產生的熱將被設置在晶片的基板與散熱層之間的鈍化層屏蔽。
嵌入鈍化層中的散熱層(諸如散熱層140和144)可以藉由首先在鈍化層中形成開口，隨後用導電材料(諸如鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金或其組合)填充開口來形成。鈍化層中的開口可以使用光微影與蝕刻操作的組合形成。在光微影和蝕刻操作期間，蝕刻鈍化層的部分以在鈍化層中形成開口。在沉積導電材料之後，平坦化製程(例如，化學機械平坦化(CMP)製程)從鈍化層的頂表面拋光(例如，移除)過量的導電材料，使得散熱層中拋光的導電材料的頂表面與鈍化層的頂表面基本上共面。該操作完成了至少一個散熱層(例如，散熱層140或散熱條144B)的形成。隨後將另外的鈍化材料沉積在散熱層上，使得形成的散熱層變成嵌入鈍化層中。
若需要第二散熱層--如在散熱層144的情況下--則在鈍化層中形成垂直開口以暴露散熱條144B的 部分，並且在該等開口中沉積導熱材料以形成導熱結構146。CMP製程可用於從鈍化層的頂表面移除過量的導熱材料，使得導熱結構146中的拋光的導熱材料的頂表面與鈍化層的頂表面基本上共面。可以在導熱結構146上沉積額外的鈍化材料。隨後，可以使用光微影和蝕刻操作在沉積的鈍化材料中形成開口。換言之，沉積的鈍化層經圖案化以使得可以形成散熱條144A。沉積的鈍化層中的開口亦暴露每個導熱結構146的頂表面。將導電材料(例如，鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金，或其組合)沉積在開口中，並且CMP製程從鈍化層的頂表面拋光(例如，移除)過量的導電材料，以使得散熱層中的拋光的導電材料的頂表面與鈍化層的頂表面基本上共面。CMP操作完成了散熱條144A的形成。隨後將另外的鈍化材料沉積在散熱層上，使得散熱條144A變成嵌入在鈍化層中。
應注意，散熱條144A和144B的上述形成順序不是限制性的，並且可以例如藉由首先形成散熱條144A，隨後形成散熱條144B來修改，取決於散熱層144是使用晶片102形成的還是在基板108上。例如，若將散熱層144形成在基板108上，並且隨後將基板108和散熱層144附接到晶片102，則可以首先形成散熱條144B，隨後可以形成散熱條144A。若散熱層144是使用晶片102形成的，則可以將晶片102上下顛倒(例如，一旦形成了晶片102的多層金屬化層116)，使得散熱層144可以在 基板108的背面上以反向順序形成--例如，首先形成散熱條144A，之後使用上述光微影、蝕刻和沉積操作形成散熱條144B。
上述用於形成散熱層144和140的操作不是限制性的，並且可以使用替代操作或「整合方案」來形成散熱層144和140。該等替代操作或整合方案在本揭露的實施例的精神和範疇內。
在一些實施例中，散熱層140、142、和144捕獲由相應的晶片102、104、和106產生的熱，並且隨後經由「專用」導熱結構(諸如多層金屬化層中的導熱結構)、TOV、TSV、接合結構或其組合將該熱垂直地(例如，沿著z軸)朝向中央位置(例如，散熱器)「引導」。在一些實施例中，連接到散熱層140、142、和144的專用導熱結構(例如，在第1圖中以交叉陰影線圖案表示)不是堆疊裝置100的電信號分配網路的一部分。換言之，連接到散熱層140、142、和144的專用導熱結構不承載電流，並且它們與堆疊裝置100的載流結構(在第1圖中以灰色陰影表示)「分離」。
在一些實施例中，用於熱佈線的導熱結構在形狀和大小上類似於在整個堆疊裝置100中使用的導電結構。兩種結構之間的區別在於它們的功能。例如，導熱結構(在第1圖中以交叉陰影線圖案表示)「承載」熱，而導電結構(在第1圖中以灰色陰影表示)「承載」電流。在一些實施例中，導熱TOV及/或TSV 148A將熱從散熱層144和140按 路徑引導到多層導熱結構150和154。在一些實施例中，導熱TOV及/或TSV 148A將在晶片的非功能區域中形成的兩個或更多個散熱層(如散熱層144和140)與在晶片的功能區域中形成的多層導熱結構(如多層熱導電結構150)「熱」連接。在一些實施例中，多層導熱結構150和154包括橫向和垂直導熱結構的網路，類似於多層金屬化層118和120，該等多層金屬化層118和120替代地包括橫向和垂直導電結構的網路。第1圖中所示的多層導熱結構150和154的層數和佈局不是限制性的，並且可以基於晶片設計和散熱要求來定製。例如，多層導熱結構150和154可以形成在靠近熱點的位置，以便進行有效的散熱。在一些實施例中，多層導熱結構150將從晶片102和104產生的熱傳播到導熱接合結構152。在一些實施例中，導熱接合結構152包括混合接合結構，例如鈍化層之間的介電質間接合結構和在導熱結構150與散熱層142之間的金屬間接合結構的組合。導熱接合結構152鑲嵌在相鄰晶片的鈍化層中，並且當晶片接合在一起時在界面134處形成連接點。在一些實施例中，導熱接合結構152在多層導熱結構(如多層導熱結構150)與散熱層142之間形成熱連接。形成在晶片的功能區域中的散熱層，如散熱層142，可以連接到多層導熱結構(諸如多層導熱結構154)，該多層導熱結構隨後可以將熱從散熱層142傳遞到銲點凸塊連接器136。
在一些實施例中，導熱結構可包含導熱率高於約1 Wm-1K-1的導電材料。舉例而言而非限制，第1圖中所示的導熱TOV及/或TSV 148A、多層導熱結構150、多層導熱結構154和導熱接合結構152中的每一者可包含導熱材料，諸如鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金、一種或多種矽化物，或其組合。在一些實施例中，堆疊裝置100中的導電結構可以「改換意圖」以用作導熱結構，該等導熱結構在散熱層140、142、和144之間按路徑傳遞熱。此可為有益的，因為不需要專用導熱結構，該等專用導熱結構需要延長的掩模修改或使用單獨的成形步驟或材料。例如，現有的導電網路可以形成為具有與晶片佈局整合的冗餘導電結構，以用作導熱結構。然而，應注意，用於散熱目的的「改換意圖的」導電結構與如上所述用於電信號傳播的相鄰導電結構電隔離。
第5圖圖示了上面描述的用於堆疊裝置100的示例性散熱路徑500。根據一些實施例，散熱路徑500不限於第5圖的表示。相反，散熱層和導熱結構的替代組合和排列可以用於在堆疊裝置100外部按路徑傳遞在晶片102、104、和106中產生的熱。散熱層和導熱結構的該等組合在本揭露實施例的精神和範疇內。在一些實施例中，散熱沿著x-y平面發生，並且由晶片102、104、和106所產生的熱由相應的散熱層140、142、和144收集，並經由導熱TOV及/或TSV 148A、導熱接合結構152和多層導熱結構150和154按路徑傳遞，經由銲點凸塊連接器 136傳遞到外部散熱器510。
在一些實施例中，散熱層140、142、和144在堆疊裝置100中的位置不限於第1圖、第4圖和第5圖中提供的實例。換言之，散熱層140、142、和144可被設置在堆疊裝置100內的替代位置中。例如，散熱層144可以形成在晶片104與102之間或104與106之間；散熱層140可以形成在晶片102與基板108之間或晶片104與106之間；並且散熱層142可以形成在多層金屬化層118及/或116中；或其任何組合。此外，堆疊裝置100可以包括額外晶片，該等額外晶片具有在其間的額外散熱層(例如，如於散熱層140和144)，或者整合到晶片的相應多層金屬化層的散熱層(例如，如散熱層142)。所有上述組合和排列都在本揭露實施例的精神和範疇內。
根據一些實施例，第6圖是方法600的流程圖，描述了堆疊裝置100的形成。其他製造操作可以在方法600的各個操作之間執行，並且可以僅為了清楚起見而省略。此外，可以執行替代的製造操作來代替方法600中的操作。本揭露的實施例不限於方法600。將參照第1圖至第5圖來描述方法600。
方法600開始於操作610以及在基板上設置第一晶片，該第一晶片具有連接到第一散熱結構的第一散熱層的過程。例如，操作610的第一晶片可以類似於設置在晶片108上的晶片102(例如，在第1圖、第4圖和第5圖中示出)。因此，第一散熱層和第一散熱結構可分別對應於 條形散熱層144和導熱TOV及/或TSV 148A。在一些實施例中，第一晶片經由鈍化層(如插置在晶片102和基板108之間的鈍化層132)連接到基板。條形散熱層144可以採用早先描述的製造操作而形成在晶片102的基板100附近和鈍化層132內。
參見第6圖，方法600繼續進行操作620，以及在第一晶片上設置第二晶片，該第二晶片具有第二散熱層和第二散熱結構，其中第一散熱結構將第一散熱層連接到第二散熱層和第二散熱結構的過程。根據一些實施例，操作620的第二晶片可以類似於第1圖、第4圖和第5圖中所示的晶片104。類似地，第二散熱層可以對應於散熱層140，並且第二散熱結構可以對應於多層導熱結構150。如第1圖、第4圖和第5圖所示，導熱TOV及/或TSV 148A將條形散熱層144連接到散熱層140和多層導熱結構150。在一些實施例中，多層導熱結構150經由分散在晶片102中的導熱TOV及/或TSV 148A的陣列而連接到條形散熱層144。
在一些實施例中，導熱TOV及/或TSV 148A可以部分地形成在晶片102內並且部分地形成在晶片104內。因此，當晶片104設置在晶片102上時，兩個晶片中的導熱TOV及/或TSV 148A的相應部分被對準以形成連續的熱連接。此外，如上所述，散熱層140的特徵在於放置在負責電信號傳播的導電結構(例如，導電TOV及/或TSV 148B)穿過的區域中的開口(諸如開口B)。
參照第6圖，方法600繼續進行操作630，以及在第二晶片上設置第三晶片，該第三晶片具有連接至第三散熱結構的第三散熱層，其中第三散熱層經由散熱接合結構連接到第二散熱結構的過程。在一些實施例中，操作630的第三晶片可以類似於第1圖、第4圖和第5圖中所示的晶片106。因此，第三散熱層可以對應於散熱層142，第三散熱結構可以對應於多層導熱結構154，並且散熱接合結構可以對應於導熱接合結構152。
在一些實施例中，晶片106當設置在晶片104上時，相對於晶片102和104以180°定向。換言之，在將晶片106放置在晶片104上之前，可以在晶片106的BEOL金屬化層的頂部上形成散熱層142。因此，如第1圖、第4圖和第5圖所示，散熱層142看起來定位得更靠近晶片104。
參考第6圖，方法600繼續操作640以及在第三晶片上設置散熱器以將散熱器連接到第三散熱結構的過程。在一些實施例中，操作640的散熱器可類似於第5圖中所示的散熱器510。根據一些實施例，散熱器510經由銲點凸塊連接器136連接到多層導熱結構154並且連接到堆疊裝置100的所有散熱層，如第5圖所示。
本文描述的實施例涉及在3D SoIC結構的功能或非功能區域中形成的散熱結構。該等散熱結構設置以有效地將3D SoIC結構內產生的熱按路徑傳遞到3D SoIC結構上或3D SoIC結構外部的指定區域。在一些實施例中， 散熱結構可包括(i)散熱層，該等散熱層在3D SoIC結構中的晶片內橫向延伸；(ii)垂直或橫向導熱結構，該等垂直或橫向導熱結構設置在3D SoIC結構中的晶片的金屬化層內，(iii)垂直導熱結構，該等垂直導熱結構設置在3D SoIC結構中的兩個或更多個晶片之間，及/或(iv)其組合。在一些實施例中，散熱層覆蓋等於或大於晶片表面積的50%的面積，並且可包括嵌入在介電材料中的多於一個層，諸如多層金屬化層的鈍化層或介電層。散熱層可包含導熱率大於約1Wm-1K-1的材料，諸如金屬或金屬合金。此外，散熱結構可以被設置以將來自3D SoIC結構的不同區域(例如，晶片之間或晶片內)的熱按路徑傳遞到指定的散熱位置，諸如設置在3D SoIC結構上或3D SoIC結構外部的散熱器。根據一些實施例，散熱層可以具有網狀設計或條形設計，該條形設計具有不同定向的熱鈍化條的垂直堆疊陣列。
在一些實施例中，一種堆疊結構包括：複數個晶片，該複數個晶片垂直堆疊在基板上；第一鈍化層，該第一鈍化層插置在該複數個晶片的第一晶片與第二晶片之間；以及散熱層，該散熱層嵌入在該第一鈍化層中，其中該散熱層被設置以允許導電結構穿過。在一些實施例中，電結構以行和列佈置。在一些實施例中，晶片包括一多層金屬化層。在一些實施例中，散熱層的厚度在約500Å與約5μm之間。在一些實施例中，散熱層的面積與第一晶片的面積之間的比率等於或大於約0.5。在一些實施例中，散熱 層的面積與第二晶片的面積之間的比率等於或大於約0.5。在一些實施例中，堆疊結構還包括第二鈍化層。第二鈍化層包括散熱雙層結構，散熱雙層結構包括第一熱鈍化條陣列與第二散熱條陣列。第一熱鈍化條陣列與第一方向對齊。第二散熱條陣列設置在第一熱鈍化條陣列上並與第二方向對齊，其中第一方向和第二方向形成角度θ。導電結構將嵌入在第二鈍化層中的散熱雙層結構連接到嵌入在第一鈍化層中的散熱層。在一些實施例中，散熱雙層結構還包括插置在第一散熱條陣列與第二散熱條陣列之間的其他導電結構。在一些實施例中，由第一和第二方向形成的角度在約0°與約180°之間。
在一些實施例中，一種堆疊結構包括：經由相應的鈍化層接合在一起的複數個垂直堆疊的晶片。該結構還包括：第一散熱層，該第一散熱層嵌入在設置以允許導電結構穿過的第一鈍化層中；以及第二散熱層，該第二散熱層嵌入在第二鈍化層中，其中該第二散熱層包括設置在第二散熱條陣列上的第一散熱條陣列。該結構還包括第三散熱層，該第三散熱層設置在垂直堆疊晶片中的一個晶片的金屬化層中。在一些實施例中，結構還包括散熱器，其中導電結構被設置以連接第一、第二和第三散熱層並將來自相應的第一、第二和第三散熱層的熱按路徑傳遞到散熱器。在一些實施例中，導電結構包括矽通孔、氧化物通孔、晶片接合結構、一個垂直堆疊晶片的該金屬化層的一部分，或其組合。在一些實施例中，第一、第二和第三散熱層中 的每一者包含導熱率大於約1Wm-1K-1的一材料。在一些實施例中，第一鈍化層插置在一個垂直堆疊晶片的該金屬化層與第二晶片的基板之間，且其中嵌入在第一鈍化層中的第一散熱層設置在距第二晶片的基板約0.05μm與約20μm之間。在一些實施例中，第一、第二和第三散熱層的面積為垂直堆疊晶片的至少約50%。在一些實施例中，導電結構以具有行和列的網狀圖案佈置。在一些實施例中，第一和第二散熱條陣列由導電結構垂直分開。
在一些實施例中，堆疊結構包括垂直堆疊在基板上的第一晶片、第二晶片和第三晶片，其中第二晶片插置在第一與第三晶片之間。堆疊結構還包括第一散熱層，該第一散熱層嵌入在設置在第一與第二晶片之間的鈍化層中，並且其中該第一散熱層包括散熱條的堆疊層。另外，堆疊結構包括第二散熱層，該第二散熱層整合在第三晶片中並且被設置以允許第三晶片的導電結構穿過。在一些實施例中，穿過開口的導電結構與第二散熱層電隔離。在一些實施例中，散熱條的各層對準不同的方向。
應當理解，具體實施方式部分而不是本揭露的摘要部分，旨在用於解釋請求項。本揭露的摘要部分可以闡述發明人所預期的本揭露的一個或多個但不是所有可能的實施例，因此並不旨在以任何方式限制所隨附的請求項。
前述揭示內容概述了若干實施例的特徵，使得本領域技藝人士可以更好地理解本揭露的各方面。本領域技藝人士應當理解，他們可以容易地使用本揭露的實施例作為 設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現與本文介紹的實施例相同的優點。本領域技藝人士亦應當認識到，此類等同構造不脫離本揭露實施例的精神和範圍，並且在不脫離本揭露實施例的精神和範圍的情況下，他們可以在本文中進行各種改變、替換和變更。
100:堆疊裝置
102:晶片
104:晶片
106:晶片
108:載體基板
110:基板
112:基板
114:基板
116:多層金屬化層
118:多層金屬化層
120:多層金屬化層
122:導電結構
124:導電結構
126:介電層
128:層間介電質
130:垂直導電結構
132:鈍化層
134:虛線(界面)
136:銲點凸塊連接器
138:凸塊下金屬層(UBM)結構
140:散熱層
142:散熱層
144:條形散熱層
144A:散熱條
144B:散熱條
146:導熱結構
148A:導熱TOV及/或TSV
148B:導電TOV及/或TSV
150:多層導熱結構
152:接合結構
154:多層導熱結構
A:開口
B:開口

Claims (10)

  1. 一種堆疊結構，該堆疊結構包括：複數個晶片，該等晶片垂直堆疊在一基板上；一第一鈍化層，該第一鈍化層插置在該等晶片中的一第一晶片與一第二晶片之間；一散熱層，該散熱層嵌入在該第一鈍化層中，其中該散熱層被設置以允許複數個導電結構穿過；以及一第二鈍化層，包括一散熱雙層結構，其中該等導電結構將嵌入在該第二鈍化層中的該散熱雙層結構連接到嵌入在該第一鈍化層中的該散熱層。
  2. 如請求項1所述之堆疊結構，其中該等導電結構以行和列佈置。
  3. 如請求項1所述之堆疊結構，其中該散熱雙層結構包括：一第一熱鈍化條陣列，與一第一方向對齊；以及一第二散熱條陣列，設置在該第一熱鈍化條陣列上並與一第二方向對齊，其中該第一方向和該第二方向形成一角度θ。
  4. 如請求項3所述之堆疊結構，其中該散熱雙層結構還包括插置在該第一散熱條陣列與該第二散熱條陣列之間的其他導電結構。
  5. 如請求項3所述之堆疊結構，其中由該第一和該第二方向形成的該角度在約0°與約180°之間。
  6. 一種堆疊結構，該堆疊結構包括： 複數個垂直堆疊的晶片，該等垂直堆疊的晶片經由相應的複數個鈍化層接合在一起；一第一散熱層，該第一散熱層嵌入在一第一鈍化層中並且設置以允許複數個導電結構穿過；一第二散熱層，該第二散熱層嵌入在一第二鈍化層中並且包括設置在一第二散熱條陣列上的一第一散熱條陣列；以及一第三散熱層，該第三散熱層設置在該等垂直堆疊的晶片中的一個晶片的一金屬化層中。
  7. 如請求項6所述之堆疊結構，該結構還包括：一散熱器，其中該等導電結構被設置以連接該第一、第二和第三散熱層並將來自相應的第一、第二和第三散熱層的熱按路徑傳遞到該散熱器。
  8. 如請求項6所述之堆疊結構，其中該第一鈍化層插置在該一個垂直堆疊晶片的該金屬化層與一第二晶片的一基板之間，且其中嵌入在該第一鈍化層中的該第一散熱層設置在距該第二晶片的該基板約0.05μm與約20μm之間。
  9. 一種堆疊結構，該堆疊結構包括：一第一晶片、一第二晶片和一第三晶片，該第一晶片、該第二晶片和該第三晶片垂直堆疊在一基板上，其中該第二晶片插入在該第一和第三晶片之間；一第一散熱層，該第一散熱層嵌入在一鈍化層中，該鈍化層設置在該第一和第二晶片之間，其中該第一散熱層包 括複數個散熱條的複數個堆疊層；以及一第二散熱層，該第二散熱層整合在該第三晶片中並設置以允許該第三晶片的複數個導電結構穿過。
  10. 如請求項9所述之堆疊結構，其中穿過該等開口的該等導電結構與該第二散熱層電隔離。
TW109109271A 2019-07-31 2020-03-19 堆疊結構 TWI744830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/528,207 US10854530B1 (en) 2019-07-31 2019-07-31 Heat dissipation structures
US16/528,207 2019-07-31

Publications (2)

Publication Number Publication Date
TW202121618A TW202121618A (zh) 2021-06-01
TWI744830B true TWI744830B (zh) 2021-11-01

Family

ID=73554730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109109271A TWI744830B (zh) 2019-07-31 2020-03-19 堆疊結構

Country Status (5)

Country Link
US (4) US10854530B1 (zh)
KR (1) KR102318311B1 (zh)
CN (1) CN112310051B (zh)
DE (1) DE102019121301A1 (zh)
TW (1) TWI744830B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854530B1 (en) 2019-07-31 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation structures
KR20210059470A (ko) * 2019-11-15 2021-05-25 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지
US11094662B1 (en) * 2020-02-03 2021-08-17 Nanya Technology Corporation Semiconductor assembly and method of manufacturing the same
CN111668371B (zh) * 2020-04-30 2024-01-26 陕西科技大学 化学气相沉积制备基于无铅全无机钙钛矿薄膜的柔性阻变存储器
US11302608B2 (en) * 2020-06-22 2022-04-12 Nanya Technology Corporation Semiconductor device with protection layers and method for fabricating the same
US11462453B2 (en) * 2020-07-10 2022-10-04 Nanya Technology Corporation Semiconductor device with protection layers and method for fabricating the same
US11387207B2 (en) * 2020-11-13 2022-07-12 Nanya Technology Corporation Method for fabricating semiconductor device including etching an edge portion of a bonding layer by using an etching mask
CN113025288A (zh) * 2021-03-03 2021-06-25 深圳大学 一种高导热率材料在设备热管理中的应用及刹车片
US20220384414A1 (en) * 2021-05-28 2022-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Layout design for header cell in 3d integrated circuits
US11640928B2 (en) 2021-08-26 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dispersion layers for double sided interconnect
CN116234323A (zh) * 2022-07-01 2023-06-06 北京超弦存储器研究院 三维堆叠芯片和电子设备
CN118737980A (zh) * 2023-03-29 2024-10-01 华为技术有限公司 芯片堆叠结构及其形成方法、芯片封装结构、电子设备
CN118588657A (zh) * 2024-08-07 2024-09-03 武汉新芯集成电路股份有限公司 半导体器件及其版图设计方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200816524A (en) * 2006-08-04 2008-04-01 Osram Opto Semiconductors Gmbh Thin film semiconductor component and component combination
US20100038802A1 (en) * 2008-02-01 2010-02-18 Promos Technologies Stacked semiconductor device and method
US20100187670A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin On-Chip Heat Spreader
TW201034155A (en) * 2009-02-20 2010-09-16 Nat Semiconductor Corp Integrated circuit micro-module
US20130326873A1 (en) * 2011-03-02 2013-12-12 Siliconware Precision Industries Co., Ltd. Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
US20170104019A1 (en) * 2015-10-12 2017-04-13 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
US20170294422A1 (en) * 2016-04-12 2017-10-12 Qualcomm Incorporated PACKAGE ON PACKAGE (PoP) DEVICE COMPRISING THERMAL INTERFACE MATERIAL (TIM) IN CAVITY OF AN ENCAPSULATION LAYER
TW201737437A (zh) * 2016-01-26 2017-10-16 Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd 新型嵌入式封裝
US20180047707A1 (en) * 2012-12-22 2018-02-15 Monolithic 3D Inc. 3d semiconductor device and structure
TW201814861A (zh) * 2016-10-04 2018-04-16 三星電機股份有限公司 扇出型半導體封裝

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502373B2 (en) * 2008-05-05 2013-08-06 Qualcomm Incorporated 3-D integrated circuit lateral heat dissipation
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
JP2011243689A (ja) 2010-05-17 2011-12-01 Panasonic Corp 半導体装置及びその製造方法
KR20140140042A (ko) * 2012-03-07 2014-12-08 도레이 카부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
KR102057210B1 (ko) 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US9923011B2 (en) 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
JP6737009B2 (ja) 2016-06-30 2020-08-05 株式会社デンソー 半導体装置およびその製造方法
US10854530B1 (en) 2019-07-31 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200816524A (en) * 2006-08-04 2008-04-01 Osram Opto Semiconductors Gmbh Thin film semiconductor component and component combination
US20100038802A1 (en) * 2008-02-01 2010-02-18 Promos Technologies Stacked semiconductor device and method
US20100187670A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin On-Chip Heat Spreader
TW201034155A (en) * 2009-02-20 2010-09-16 Nat Semiconductor Corp Integrated circuit micro-module
US20130326873A1 (en) * 2011-03-02 2013-12-12 Siliconware Precision Industries Co., Ltd. Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
US20180047707A1 (en) * 2012-12-22 2018-02-15 Monolithic 3D Inc. 3d semiconductor device and structure
US20170104019A1 (en) * 2015-10-12 2017-04-13 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
TW201737437A (zh) * 2016-01-26 2017-10-16 Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd 新型嵌入式封裝
US20170294422A1 (en) * 2016-04-12 2017-10-12 Qualcomm Incorporated PACKAGE ON PACKAGE (PoP) DEVICE COMPRISING THERMAL INTERFACE MATERIAL (TIM) IN CAVITY OF AN ENCAPSULATION LAYER
TW201814861A (zh) * 2016-10-04 2018-04-16 三星電機股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
KR20210016250A (ko) 2021-02-15
US20240332115A1 (en) 2024-10-03
US20230253284A1 (en) 2023-08-10
TW202121618A (zh) 2021-06-01
CN112310051A (zh) 2021-02-02
DE102019121301A1 (de) 2021-02-04
US10854530B1 (en) 2020-12-01
US11670562B2 (en) 2023-06-06
KR102318311B1 (ko) 2021-10-29
US12046528B2 (en) 2024-07-23
US20210082784A1 (en) 2021-03-18
CN112310051B (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
TWI744830B (zh) 堆疊結構
US11830838B2 (en) Conductive barrier direct hybrid bonding
KR102514903B1 (ko) 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
US11211333B2 (en) Through silicon via optimization for three-dimensional integrated circuits
US10020267B2 (en) 2.5D electronic package
JP5656441B2 (ja) Ｃ４ボール内の均一な電流密度のための金属配線構造体
JP2024137879A (ja) 半導体パッケージ
US20240105619A1 (en) Semiconductor device and method of manufacture
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
US20240021488A1 (en) Integrated Circuit Package and Method
US20240186231A1 (en) Semiconductor package including a redistribution structure
US20230245947A1 (en) Integrated circuit package and method
KR20240143617A (ko) 반도체 패키지 및 이의 냉각 시스템