TWI741797B - 半橋驅動器及其保護電路和保護方法 - Google Patents

半橋驅動器及其保護電路和保護方法 Download PDF

Info

Publication number
TWI741797B
TWI741797B TW109132443A TW109132443A TWI741797B TW I741797 B TWI741797 B TW I741797B TW 109132443 A TW109132443 A TW 109132443A TW 109132443 A TW109132443 A TW 109132443A TW I741797 B TWI741797 B TW I741797B
Authority
TW
Taiwan
Prior art keywords
bst
level
control signal
voltage
signal
Prior art date
Application number
TW109132443A
Other languages
English (en)
Other versions
TW202207590A (zh
Inventor
羅強
方烈義
Original Assignee
大陸商昂寶電子（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昂寶電子（上海）有限公司 filed Critical 大陸商昂寶電子（上海）有限公司
Application granted granted Critical
Publication of TWI741797B publication Critical patent/TWI741797B/zh
Publication of TW202207590A publication Critical patent/TW202207590A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/09—Resistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Abstract

本發明提供了半橋驅動器及其保護電路和保護方法。該保護電路包括：自舉(Boot-Strap，BST)欠壓鎖定模組和位準下移轉換器。BST欠壓鎖定模組被配置為基於BST引腳與開關(switch，SW)引腳之間的BST-SW電壓的大小生成BST欠壓鎖定控制訊號。位準下移轉換器被配置為對BST欠壓鎖定控制訊號進行位準下移，以得到經位準下移的BST欠壓鎖定控制訊號，用於控制死區控制模組當經位準下移的BST欠壓鎖定控制訊號為邏輯1時輸出分別禁止高邊電晶體和低邊電晶體導通的高邊脈寬調變(Pulse Width Modulation，PWM)訊號和低邊PWM訊號。其中，當BST-SW電壓在預定的第一去抖動時間內低於閾值電壓時，經位準下移的BST欠壓鎖定控制訊號為邏輯1，並且當BST-SW電壓升高至在預定的第二去抖動時間內高於閾值電壓時，經位準下移的BST欠壓鎖定控制訊號變為邏輯0。

Description

半橋驅動器及其保護電路和保護方法
本發明總體上涉及電源驅動器的領域，更具體地涉及半橋驅動器及其保護電路和保護方法。
半橋驅動器是直流/直流(DC/DC，Direct Current/Direct Current)電源的典型驅動器。如圖1所示，典型的半橋驅動器包括高邊金屬氧化物半導體(Metal Oxide Semiconductor，MOS)電晶體M1、低邊MOS電晶體M2、自舉(Boot-Strap，BST)電容器C1、自舉電容充電二極體D1、脈衝寬度調變(Pulse Width Modulation，PWM)訊號發生器、死區控制模組、位準上移轉換器、位準下移轉換器、高邊驅動器和低邊驅動器。電容器C1是作為高邊MOS電晶體M1和高邊驅動器的電源的電荷存儲單元，並且被連接在BST引腳和開關(switch，SW)引腳之間，所以電容器C1也被稱為(BST,SW)域電源。具體而言，當PWM訊號發生器所生成的PWM訊號切換到邏輯0以控制低邊MOS電晶體M2導通且高邊MOS電晶體M1關斷時，Vdd電源通過二極體D1和低邊MOS電晶體M2對電容器C1進行充電；而當PWM訊號切換到邏輯1以控制高邊MOS電晶體M1導通且低邊MOS電晶體M2關斷時，電容器C1放電失去電荷，失去的電荷進入高邊MOS電晶體M1的閘極以提升閘極節點HG處的電壓來使高邊MOS電晶體M1保持導通。
當電容器C1浮空或斷開(例如電容器C1與BST引腳或SW引腳的連接被斷開)時，(BST,SW)域電源會變得非常弱，因為電容器C1浮空或斷開時的等效電容僅為BST引腳與SW引腳之間的寄生電容，該寄生電容通常僅為幾皮法拉。在這種情況下，當高邊MOS電晶體M1被 控制導通時，電容器C1將不能為高邊MOS電晶體M1提供足夠的電荷，導致高邊MOS電晶體M1上的驅動電壓過低。過低的(BST,SW)域電壓會使得高邊MOS電晶體M1和低邊MOS電晶體M2的開啟關斷邏輯出現延遲或者故障，進而可能導致MOS電晶體M1和M2同時導通(“直通”)。MOS電晶體M1和M2同時導通對於半橋驅動器而言是非常不利的，會造成MOS電晶體M1和M2的損壞，甚至可能導致印刷電路板燒毀。
圖2示出了用於說明BST電容器浮空或斷開時半橋驅動器中可能出現的直通狀態的示意性波形圖。具體而言，該圖示出了PWM訊號、BST-SW電壓訊號、HG-SW電壓訊號和節點LG處的電壓訊號的示意性波形圖。其中，Vdd是半橋驅動器控制核心的電源電壓，V1是電容器C1浮空或斷開狀態下M1導通時HG-SW的電壓水準。例如，當Vdd=5V時，V1可能是1.0V。如圖2所示，當PWM訊號為邏輯0時，高邊MOS電晶體M1關斷，低邊MOS電晶體M2導通，導致BST-SW電壓約等於Vdd。在時間T0處，PWM訊號從邏輯0切換到邏輯1，表示半橋驅動器將開啟高邊MOS電晶體M1並關斷低邊MOS電晶體M2。因而，此時節點LG的電壓變為0。由於電容器C1是浮空或斷開的，所以BST-SW電壓從Vdd下降到V1，相應地，HG-SW電壓也只能上升到V1。在時間T1處，PWM訊號從邏輯1切換為邏輯0，表示半橋驅動器將開啟低邊MOS電晶體M2並關斷高邊MOS電晶體M1。然而，由於BST-SW電壓過低，PWM訊號控制邏輯的傳輸延遲相當長，甚至可能發生控制邏輯錯誤，導致HG-SW電壓保持在邏輯1狀態，即保持為V1。在時間T1處，低邊MOS電晶體M2的開啟導致BST-SW電壓快速上升，進而也使HG-SW電壓上升。如圖2中橢圓虛線框所示，高邊MOS電晶體M1和低邊MOS電晶體M2同時導通形成“直通”狀態，這會對半橋驅動器造成嚴重損壞。
本發明提供了一種半橋驅動器及其保護電路和保護方法，通過監測半橋驅動器中的高壓側BST-SW電壓，基於BST-SW電壓的大小控制高邊電晶體和低邊電晶體的開啟和關斷，來避免半橋驅動器出現上述 直通問題。
根據本發明的一方面，提供了一種用於半橋驅動器的保護電路，包括自舉BST欠壓鎖定模組和第一位準下移轉換器，其中：所述BST欠壓鎖定模組被連接在所述半橋驅動器的BST引腳和開關SW引腳之間，並且被配置為基於所述BST引腳與所述SW引腳之間的BST-SW電壓的大小生成BST欠壓鎖定控制訊號；並且所述第一位準下移轉換器被配置為對所述BST欠壓鎖定控制訊號進行位準下移，以得到經位準下移的BST欠壓鎖定控制訊號，用於控制所述半橋驅動器的死區控制模組當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時輸出分別禁止所述半橋驅動器中的高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號。其中，當所述BST-SW電壓在預定的第一去抖動時間內低於閥值電壓時(註：「閥值電壓」主要是用於判斷(BST-SW)的電壓值低於設定的某參考電壓，其具體值由所處系統應用的需要來定義)，所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準，並且當所述BST-SW電壓升高至在預定的第二去抖動時間內高於所述閥值電壓時，所述經位準下移的BST欠壓鎖定控制訊號變為邏輯低位準。
根據本發明的一方面，所述第一去抖動時間小於所述半橋驅動器中的PWM訊號發生器所生成的PWM訊號的週期，並且所述第二去抖動時間大於所述第一去抖動時間。
根據本發明的一方面，用於半橋驅動器的保護電路還包括弱下拉模組，其中：所述弱下拉模組包括弱下拉電晶體和電阻，並且被連接在所述SW引腳與參考地之間，以使得：當所述弱下拉電晶體導通時，連接在所述BST引腳與所述SW引腳之間的BST電容器被充電，或者在所述BST電容器浮空或斷開的情況下所述BST引腳與所述SW引腳之間的寄生電容被充電。並且，所述經位準下移的BST欠壓鎖定控制訊號還被用於控制所述死區控制模組，以使得：當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時，所述死區控制模組輸出允許所述弱下拉電晶體導通的下拉控制訊號；並且當所述經位準下移的BST欠壓鎖定控制訊號為邏輯 低位準時，所述死區控制模組輸出禁止所述弱下拉電晶體導通的所述下拉控制訊號。
根據本發明的一方面，用於半橋驅動器的保護電路還包括PWM同步模組，被配置為將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號。其中，所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步。並且，所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號和基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號。
根據本發明的一方面，用於半橋驅動器的保護電路還包括PWM同步模組，被配置為將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號。其中，所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步。並且，所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號、以及允許所述弱下拉電晶體導通的所述下拉控制訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區 控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號、基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號、以及禁止所述弱下拉電晶體導通的所述下拉控制訊號。
根據本發明的一方面，所述經位準下移的BST欠壓鎖定控制訊號作為故障控制訊號被輸入到所述半橋驅動器中的PWM訊號發生器，以在所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時控制由所述PWM訊號發生器生成的PWM訊號被強制為邏輯低位準。
根據本發明的一方面，用於半橋驅動器的保護電路還包括第二位準下移轉換器，被配置為對所述高邊電晶體的閘極節點電壓進行位準下移以生成輸入到所述死區控制模組的高邊回饋訊號，其中：所述第二位準下移轉換器被配置為具有偏壓結構，以使得當所述BST-SW電壓低於滯後閾值電壓時(註：「滯後閾值電壓」主要是第二位準下移轉換器能正確響應輸入為低電平的邏輯信號的(BST-SW)的電壓信號的電壓差值，其值由R2，或Mn1,Mn2決定)，所述高邊回饋訊號的邏輯位準不隨所述高邊電晶體的閘極節點電壓的邏輯位準變化而變化。
根據本發明的另一方面，提供了一種半橋驅動器，包括如上所述的保護電路。
根據本發明的又一方面，提供了一種用於半橋驅動器的保護方法，包括：監測所述半橋驅動器的自舉BST引腳與開關SW引腳之間的BST-SW電壓；基於所述BST-SW電壓的大小生成BST欠壓鎖定控制訊號；並且對所述BST欠壓鎖定控制訊號進行位準下移，以得到經位準下移的BST欠壓鎖定控制訊號，用於控制所述半橋驅動器的死區控制模組當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時輸出分別禁止所述半橋驅動器中的高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號。其中，當所述BST-SW電壓在預定的第一去抖動時間內低於閾值電壓時，所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準，並且當所述BST-SW電壓升高至在預定的第二去抖動時間內高於所述閾值電壓時，所述經位準下移的BST欠壓鎖定控制訊號變為邏輯低位準。
根據本發明的又一方面，所述第一去抖動時間小於所述半橋驅動器中的PWM訊號發生器所生成的PWM訊號的週期，並且所述第二去抖動時間大於所述第一去抖動時間。
根據本發明的又一方面，用於半橋驅動器的保護方法還包括：將所述半橋驅動器中的BST電容器通過由弱下拉電晶體和電阻構成的弱下拉模組連接到參考地，以使得：當所述弱下拉電晶體導通時，所述BST電容器被充電，或者在所述BST電容器浮空或斷開的情況下所述BST引腳與所述SW引腳之間的寄生電容被充電。其中，所述經位準下移的BST欠壓鎖定控制訊號還被用於控制所述死區控制模組，以使得：當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時，所述死區控制模組輸出允許所述弱下拉電晶體導通的下拉控制訊號；並且當所述經位準下移的BST欠壓鎖定控制訊號為邏輯低位準時，所述死區控制模組輸出禁止所述弱下拉電晶體導通的所述下拉控制訊號。
根據本發明的又一方面，用於半橋驅動器的保護方法還包括：將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號。其中，所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步。並且，所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號和基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號。
根據本發明的又一方面，用於半橋驅動器的保護方法還包括：將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中 的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號。其中，所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步。並且，所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號、以及允許所述弱下拉電晶體導通的所述下拉控制訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號、基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號、以及禁止所述弱下拉電晶體導通的所述下拉控制訊號。
根據本發明的又一方面，用於半橋驅動器的保護方法還包括：將所述經位準下移的BST欠壓鎖定控制訊號作為故障控制訊號輸入到所述半橋驅動器中的PWM訊號發生器，以在所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時控制由所述PWM訊號發生器生成的PWM訊號被強制為邏輯低位準。
根據本發明的又一方面，用於半橋驅動器的保護方法，還包括：對所述高邊電晶體的閘極節點電壓進行位準下移以生成輸入到所述死區控制模組的高邊回饋訊號，並且控制所述高邊回饋訊號的邏輯位準在所述BST-SW電壓低於滯後閾值電壓的情況下不隨所述高邊電晶體的閘極節點電壓的邏輯位準變化而變化。
300:半橋驅動器
310:PWM訊號發生器
320:死區控制模組
330:位準上移轉換器
340,380:位準下移轉換器
350:高邊驅動器
360:低邊驅動器
370:BST欠壓鎖定(UVLO)模組
390:PWM同步模組
BST_uvlo_lv:BST欠壓鎖定控制訊號
BST_uvlo_sync:BST欠壓鎖定同步控制訊號
C1:自舉(BST)電容器
D1:自舉(BST)電容充電二極體
HG,LG,LG1:節點
Hs_fb:高邊回饋訊號
Ls_fb:低邊回饋訊號
M1:高邊MOS電晶體
M2:低邊MOS電晶體
M3:弱下拉MOS電晶體
Mn1:第一N型MOS電晶體
Mn2:第二N型MOS電晶體
Mn3:第三N型MOS電晶體
Mn4:第四N型MOS電晶體
Mp1:第一P型MOS電晶體
Mp2:第二P型MOS電晶體
Mp3:第三P型MOS電晶體
Mp4:第四P型MOS電晶體
pwm_hs:高邊PWM訊號
pwm_ls:低邊PWM訊號
R1,R2:電阻
T0,T1,T2,T3:時間
Tdbs:第一去抖動時間
Tdly:延遲時間
Tleb:前沿消隱時間
V1:電壓水準
V2:滯後閾值電壓
Vdd:電源電壓
從下面結合圖式對本發明的具體實施方式的描述中可以更好地理解本發明，其中：圖1示出了典型半橋驅動器的示意性結構圖； 圖2示出了用於說明BST電容器浮空或斷開時半橋驅動器中可能出現的直通狀態的示意性波形圖；圖3示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖；圖4示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖；圖5示出了用於說明根據本發明的一個實施例的半橋驅動器的保護電路中的欠壓鎖定訊號與PWM訊號的同步操作的示意性波形圖；圖6示出了用於說明根據本發明的一個實施例的半橋驅動器的保護方案的示意性波形圖；圖7示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖；圖8示出了用於說明根據本發明的一個實施例的半橋驅動器的保護方案的示意性波形圖；圖9示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖；圖10示出了用於說明根據本發明的一個實施例的半橋驅動器的保護方案的示意性波形圖；圖11示出了根據本發明的一個實施例的示例性的具有偏壓結構的位準下移轉換器的示意性結構圖。
下面將詳細描述本發明的各個方面的特徵和示例性實施例。在下面的詳細描述中，提出了許多具體細節，以便提供對本發明的全面理解。但是，對於本領域技術人員來說很明顯的是，本發明可以在不需要這些具體細節中的一些細節的情況下實施。下面對實施例的描述僅僅是為了通過示出本發明的示例來提供對本發明的更好的理解。本發明絕不限於下面所提出的任何具體配置，而是在不脫離本發明的精神的前提下覆蓋了元素、部件和演算法的任何修改、替換和改進。在圖式和下面的描述中， 沒有示出公知的結構和技術，以便避免對本發明造成不必要的模糊。
根據本發明的實施例，提出了通過監測半橋驅動器中的高壓側BST-SW電壓並基於BST-SW電壓的大小控制高邊電晶體和低邊電晶體的開啟和關斷的半橋驅動器保護方案，從而避免半橋驅動器中的BST電容器浮空或斷開時出現高邊電晶體和低邊電晶體同時導通的“直通”狀態。
圖3示出了根據本發明的實施例的半橋驅動器300的示意性結構圖。在該實施例中，除了傳統半橋驅動器中所包括的組件或模組以外，該半橋驅動器300還包括由BST欠壓鎖定(under-voltage lockout,UVLO)模組370、位準下移轉換器380構成的保護電路。傳統半橋驅動器中的組件或模組例如包括與圖1中所示的組件或模組類似的高邊MOS電晶體M1、低邊MOS電晶體M2、BST電容器C1、BST電容充電二極體D1、PWM訊號發生器310、死區控制模組320、位準上移轉換器330、與HG節點連接的位準下移轉換器340、高邊驅動器350和低邊驅動器360。注意，在本文中，高邊和低邊分別表示高壓側和低壓側，例如高邊MOS電晶體M1工作在相對較高的(BST,SW)電壓域，而低邊MOS電晶體M2工作在相對較低電壓的(Vdd,GND)電壓域。此外，雖然在本文中使用N型MOS電晶體M1和N型MOS電晶體M2作為半橋驅動器的高邊電晶體和低邊電晶體的示例來進行描述，但是應理解可以根據半橋驅動器的實際應用需要選擇其它類型的高邊電晶體和低邊電晶體，本發明對此不作限制。
如圖3所示，BST UVLO模組370被連接在半橋驅動器的高壓側的BST引腳和SW引腳之間，來監測BST-SW電壓值。當例如由於BST電容器浮空或斷開而導致BST-SW電壓值降低時，BST UVLO模組370可以判斷BST-SW電壓值是否在預定的第一去抖動時間內都低於閾值電壓(註：「閾值電壓」主要是用於判斷(BST-SW)的電壓值低於設定的某參考電壓，其具體值由所處系統應用的需要來定義)。如果確定BST-SW電壓值在預定的第一去抖動時間內都低於閾值電壓，則BST UVLO模組370可以輸出邏輯高位準(“1”)的BST欠壓鎖定控制訊號。由於該訊號在(BST,SW)電壓域，所以該訊號隨後通過位準下移轉換器380被進行位準下移， 來生成(Vdd,GND)電壓域的經位準下移的BST欠壓鎖定控制訊號BST_uvlo_lv。經位準下移的BST欠壓鎖定控制訊號BST_uvlo_lv可以被輸入到半橋驅動器的死區控制模組320，來控制死區控制模組320在BST_uvlo_lv為邏輯高位準時輸出分別禁止高邊MOS電晶體M1和低邊MOS電晶體M2導通的高邊PWM訊號pwm_hs和低邊PWM訊號pwm_ls，從而避免由於BST-SW電壓降低而造成高邊MOS電晶體M1和低邊MOS電晶體M2同時導通。
根據本發明的實施例，當監測到BST-SW電壓值在預定的第一去抖動時間內都低於閾值電壓時才輸出邏輯高位準的BST_uvlo_lv訊號，而不是監測到BST-SW電壓值低於閾值電壓時就立即輸出邏輯高位準的BST_uvlo_lv訊號。這樣，可以避免欠壓鎖定控制受到暫態BST-SW電壓波動的干擾，使得欠壓鎖定控制更可靠。
相應地，當監測到BST-SW電壓升高至在預定的第二去抖動時間內都高於閾值電壓時，BST_uvlo_lv訊號將變為邏輯低位準，從而不再禁止高邊MOS電晶體M1和低邊MOS電晶體M2導通。
注意，第一去抖動時間可以不同於第二去抖動時間。由於在BST電容器浮空或斷開的情況下，半橋驅動器的輸出會很低，所以半橋驅動器的回饋機制會將使PWM訊號發生器提供最大工作因數的PWM訊號。因而，第一去抖動時間應設定為小於PWM訊號發生器所生成的PWM訊號的週期，以便及時地回應BST-SW電壓的降低來禁止高邊MOS電晶體M1和低邊MOS電晶體M2導通。相比之下，第二去抖動時間可以自由定義。但是，出於可靠性方面的考慮，第二去抖動時間可以大於第一去抖動時間，並且可以比PWM訊號的週期長得多。
如圖3所示，半橋驅動器的保護電路還可以包括由弱下拉MOS電晶體M3和電阻R1構成的弱下拉模組。該弱下拉模組與BST電容器C1相連接，以使得當弱下拉MOS電晶體M3導通時，BST電容器C1被充電，或者在BST電容器C1浮空或斷開的情況下BST引腳與SW引腳之間的寄生電容被充電。如上所述，當BST_uvlo_lv訊號為邏輯高位準時， pwm_hs和pwm_ls訊號都被強制為邏輯低位準，以禁止高邊MOS電晶體M1和低邊MOS電晶體M2導通。此時，死區控制模組320可以輸出允許弱下拉MOS電晶體M3導通的下拉控制訊號，使得弱下拉MOS電晶體M3可以基於閘極節點LG1上的電壓訊號週期性地導通，以向BST電容器C1或BST引腳和SW引腳之間的寄生電容充電，使得BST-SW電壓逐漸升高。例如，在由弱下拉MOS電晶體M3和電阻R1構成的弱下拉路徑中，典型的充電電流可以是大約50mA。
如上所述，當BST-SW電壓逐漸升高至在預定的第二去抖動時間內高於閾值電壓時，BST_uvlo_lv訊號將變為邏輯低位準，不再禁止高邊MOS電晶體M1和低邊MOS電晶體M2導通。此時，為了避免高邊MOS電晶體M1首先開啟而造成BST-SW電壓又很快降低至低於閾值電壓，可以控制在BST_uvlo_lv訊號變為邏輯低位準後，第一個PWM脈衝使得低邊MOS電晶體開啟。下面結合圖4至圖8來描述實現這種控制機制的半橋驅動器的保護方案。
圖4示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖。如圖4所示，在該實施例中，除了BST UVLO模組370、位準下移轉換器380、和由弱下拉MOS電晶體M3和電阻R1構成的弱下拉模組以外，該半橋驅動器的保護電路還包括PWM同步模組390。
PWM同步模組390被配置為將經位準下移的BST欠壓鎖定控制訊號BST_uvlo_lv與由PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號BST_uvlo_sync。圖5示出了用於說明根據該實施例的BST_uvlo_lv訊號與PWM訊號的同步操作的示意性波形圖。
如圖5所示，BST_uvlo_sync訊號的上升緣與BST_uvlo_lv訊號的上升緣同步，並且BST_uvlo_sync訊號的下降緣與BST_uvlo_lv訊號的下降緣之後的PWM訊號的第一個下降緣同步。利用BST_uvlo_sync訊號作為輸入到死區控制模組的控制訊號，可以使得當 BST_uvlo_sync訊號變為邏輯低位準時，第一個PWM脈衝將是邏輯低位準，允許低邊MOS電晶體M2開啟。
圖6示出了用於說明圖4和圖5所示出的半橋驅動器的保護方案的示意性波形圖。如圖6所示，其中，Tdbs表示判斷BST_uvlo_lv訊號是否應當切換為邏輯高位準的第一去抖動時間，Tdly表示高邊回饋訊號Hs_fb相對於PWM訊號的延遲時間。在該實施例中，假設Tdly比Tdbs要長。
如圖6所示，BST_uvlo_lv訊號的下降緣出現在PWM訊號為邏輯高位準(“1”)的範圍內，即時間T1在時間T0和T2之間。BST_uvlo_lv訊號與PWM訊號同步所得到的BST_uvlo_sync的下降緣將被延遲到PWM變為邏輯低位準(“0”)的時間T2處，因而高邊MOS電晶體M1和低邊MOS電晶體M2都保持關閉直到PWM訊號為0，即，HG-SW電壓和節點LG的電壓都處於低位準。在BST_uvlo_sync=0之後，下一個PWM脈衝是邏輯0，低邊MOS電晶體M2被開啟(從時間T2到T3)。在時間T3處，由於PWM訊號從邏輯0變為邏輯1，低邊MOS電晶體M2被關斷，而高邊MOS電晶體M1被開啟。由於BST電容器是浮空或斷開的，高邊MOS電晶體M1的導通導致BST-SW電壓下降。在經過第一去抖動時間Tdbs後，BST_uvlo_lv訊號變為邏輯1。此時，HG-SW電壓的具體值可能不太清晰，因此用灰色表示。由於BST_uvlo_lv訊號變為邏輯1，所以弱下拉MOS電晶體M3被允許導通，從而弱下拉模組開始工作，來逐漸對BST引腳和SW引腳之間的寄生電容進行充電，以提升BST-SW電壓值。
綜上，在該實施例中，不僅在BST_uvlo_lv訊號為邏輯1時禁止高邊MOS電晶體M1和低邊MOS電晶體M2導通，而且在BST_uvlo_lv訊號變為邏輯0時使得第一個PWM脈衝到來時首先開啟低邊MOS電晶體M2，從而可以更可靠地保護半橋驅動器，避免由於過低的BST-SW電壓而導致高邊和低邊MOS電晶體同時導通。
圖7示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖。圖7所示的半橋驅動器及其保護電路與圖4 所示的半橋驅動器及其保護電路的區別僅在於：將BST_uvlo_lv訊號作為故障訊號輸入到PWM訊號發生器310中，並且當BST_uvlo_lv訊號為邏輯1時，強制PWM訊號為邏輯0。
圖8示出了用於說明根據該實施例的半橋驅動器的保護方案的示意性波形圖。如圖8所示，當BST_uvlo_lv訊號為邏輯1時，強制PWM訊號為邏輯0。因此，BST_uvlo_lv的下降緣總是在PWM訊號為邏輯0時(例如圖8中的時間T0)，並且BST_uvlo_sync訊號與BST_uvlo_lv訊號相同。因而，在該實施例中，實際上可以不用PWM同步模組390，所以在圖7中用虛線示出PWM同步模組390。在時間T0處，BST_uvlo_lv訊號變為邏輯0，此時PWM訊號為邏輯0，所以低邊MOS電晶體M2被開啟。然後，在時間T1處，由於PWM訊號從邏輯0變為邏輯1，低邊MOS電晶體M2被關斷，而高邊MOS電晶體M1被開啟。由於BST電容器是浮空或斷開的，高邊MOS電晶體M1的導通導致BST-SW電壓下降。在經過第一去抖動時間Tdbs後，BST_uvlo_lv訊號變為邏輯1。此時，HG-SW電壓的具體值可能不太清晰，因此用灰色表示。由於BST_uvlo_lv訊號變為邏輯1，所以弱下拉MOS電晶體M3被允許導通，從而弱下拉模組開始工作，來逐漸對BST引腳和SW引腳之間的寄生電容進行充電，以提升BST-SW電壓值。
在參考圖4至圖8討論的以上實施例中，均假設高邊回饋訊號Hs_fb相對於PWM訊號的延遲時間Tdly比第一去抖動時間Tdbs要長。但是，在半橋驅動器的實際使用中，由於低BST-SW電壓下的延遲時間變化和閾值電壓的變化，Tdly可能比Tdbs要短。在這種情況下，以上所討論的保護方案可能起不到很好的保護作用，因為Hs_fb的邏輯高位準的較早到來會禁止低邊MOS電晶體M2的導通。下面將結合圖9來詳細說明考慮到這種情況的更可靠的保護方案。
圖9示出了根據本發明的一個實施例的具有保護電路的半橋驅動器的示意性結構圖。圖9所示的半橋驅動器及其保護電路與圖4所示的半橋驅動器及其保護電路的區別僅在於：與高邊MOS電晶體M1的 閘極節點HG連接的位準下移轉換器340為具有偏壓結構的位準下移轉換器。
在該實施例中，使用具有偏壓結構的位準下移轉換器340的目的在於使得當BST-SW電壓很低時，保證位準下移轉換器340輸出邏輯1，從而使得Hs_fb為邏輯1。更具體而言，該位準下移轉換器340應被設計為當BST-SW電壓低於預定的閾值電壓(在本發明中可以被稱為“滯後閾值電壓”，所述「滯後閾值電壓」主要是第二位準下移轉換器能正確響應輸入為低電平的邏輯信號的(BST-SW)的電壓信號的電壓差值，其值由R2，或Mn1,Mn2決定)時，使得Hs_fb的邏輯位準不隨高邊MOS電晶體的閘極節點HG的電壓的邏輯位準的變化而變化，保證Hs_fb為邏輯高位準。換言之，當閘極節點HG的電壓因為過低的BST-SW電壓所造成的不確定性而變化時，例如，HG電壓變為邏輯0時，位準下移轉換器340的輸出不應改變，而應保持邏輯1，直到BST-SW電壓恢復到滯後閾值電壓以上。
圖10示出了用於說明根據該實施例的半橋驅動器的保護方案的示意性波形圖。如圖10所示，在時間T0處，PWM訊號從邏輯0切換到邏輯1，高邊MOS電晶體M1導通。由於BST電容器浮空或斷開，BST-SW電壓降低。經過延遲時間Tdly之後，在時間T1處，Hs_fb訊號變為邏輯1，這迫使低邊MOS電晶體M2被關斷，閘極節點LG的電壓為邏輯0。然後，在前沿消隱時間Tleb(通常為100ns至200ns)之後，控制回路將PWM訊號切換為邏輯0。此時，由於Hs_fb訊號為邏輯1，低邊MOS電晶體M2仍不開啟，而由於BST-SW電壓很低，高邊MOS電晶體M1會經過一段延遲時間後在時間T2處關斷。在時間T2處，高邊MOS電晶體M1關斷，HG-SW電壓變為邏輯0，但是由於BST-SW電壓很低(例如，低於滯後閾值電壓V2)，具有偏壓結構的位準下移轉換器340所輸出的Hs_fb訊號不會因其輸入端的HG電壓變為邏輯0而立即變為邏輯0。所以，在時間T2至T3之間，Hs_fb訊號仍然保持邏輯1，禁止低邊MOS電晶體M2開啟。這樣就避免了低邊MOS電晶體M2在BST-SW電壓很低時開啟， 從而避免出現如圖2所示的高邊MOS電晶體M1和低邊MOS電晶體M2同時導通的“直通”狀態。
此外，高邊MOS電晶體M1關斷時的續流電流會給BST引腳和SW引腳之間的寄生電容充電。當在時間T3處，BST-SW電壓升高至滯後閾值電壓V2時，Hs_fb訊號切換為邏輯0，允許低邊MOS電晶體M2開啟。
圖11示出了可以用於上述實施例的半橋驅動器中的具有偏壓結構的位準下移轉換器的示意性結構圖。如圖11所示，該位準下移轉換器的左邊部分(輸入側)是傳統的位準下移轉換器結構，其右邊部分(輸出側)是引入偏壓效果的結構(簡稱偏壓結構)。更具體而言，輸入側的位準下移轉換器結構包括與BST電壓和輸入電壓端相連接的第一和第二P型MOS電晶體Mp1和Mp2、以及與參考地電壓和輸出側的偏壓結構相連接的第一和第二N型MOS電晶體Mn1和Mn2；輸出側的偏壓結構包括與Vdd電壓相連接的第三和第四P型MOS電晶體Mp3和Mp4、以及與參考地電壓和輸入側的位準下移轉換器結構相連接的第三和第四N型MOS電晶體Mn3和Mn4。此外，在輸出側的偏壓結構中，第三和第四N型MOS電晶體Mn3和Mn4的閘極分別連接到第一和第二N型MOS電晶體Mn1和Mn2的源極，並且，第四N型MOS電晶體Mn4的閘極通過電阻R2連接到參考地電壓。
如上所述，根據本發明的實施例的具有偏壓結構的位準下移轉換器被設計為具有偏壓效果，即，當BST-SW電壓低於滯後閾值電壓時，使得Hs_fb的邏輯位準不隨高邊MOS電晶體的閘極節點HG的電壓的邏輯位準的變化而變化，保證Hs_fb為邏輯高位準。
在如圖11所示的示例性位準下移轉換器中，第一和第二N型MOS電晶體Mn1和Mn2的尺寸應遠小於第一和第二P型MOS電晶體Mp1和Mp2的尺寸。例如，第一和第二N型MOS電晶體Mn1和Mn2的尺寸可以是第一和第二P型MOS電晶體Mp1和Mp2的尺寸的十分之一或更小。這裡，MOS電晶體的尺寸可以例如用MOS電晶體的寬度與閘極 溝道長度的比值來表徵。這樣，即使在BST-SW電壓很低的情況下，當輸入訊號(HG電壓訊號)為邏輯高位準時，位準下移器仍然可以正常工作，使得輸出訊號(Hs_fb訊號)也為邏輯高位準。
此外，電阻R2用於差異化第一和第二N型MOS電晶體Mn1和Mn2的下拉強度，使得第二N型MOS電晶體Mn2的下拉強度稍強。因此，當輸入訊號變為邏輯低位準時，位準下移轉換器不能在低BST-SW電壓下改變其輸出訊號的邏輯位準，所以輸出訊號仍然為邏輯高位準。只有當BST-SW電壓升高到滯後閾值電壓以上時，輸出訊號才可以變為邏輯低位準。此外，電阻R2的值越小，偏壓效果越明顯，相應地，允許輸出訊號回應於輸入訊號的變化而變化的BST-SW電壓的滯後閾值電壓越高。
當然也可以使用其他方法或設計來實現類似的偏壓效果。例如，可以設計第二N型MOS電晶體Mn2的尺寸稍大於第一N型MOS電晶體Mn1的尺寸，來實現偏壓效果。這裡，對第三和第四N型MOS電晶體Mn3和Mn4以及第三和第四P型MOS電晶體Mp3和Mp4的尺寸沒有特殊要求。
應當注意的是，圖11僅僅示出了實現所要求的偏壓效果的一種可能的位準下移轉換器示例。但是，根據本發明的實施例的半橋驅動器不限於使用圖11所示的位準下移轉換器，而是可以使用能夠實現上述偏壓效果的任何已知的或將來設計的位準下移轉換器。
綜上所述，本發明的實施例提供了可以避免在BST電容器浮空或斷開情況下出現高低邊電晶體的“直通”狀態的半橋驅動器及其保護電路。基於多方面的保護措施，可以實現對半橋驅動器的非常可靠的保護，避免出現高低邊電晶體的“直通”狀態。例如，當監測到BST-SW電壓低於閾值電壓時，禁止高邊電晶體和低邊電晶體導通；當監測到BST-SW升高至高於閾值電壓時，使得隨後到來的第一個PWM脈衝為邏輯低位準，從而控制低邊電晶體先導通；當監測到BST-SW電壓低於閾值電壓時，生成故障訊號來控制PWM訊號保持邏輯低位準；以及，使用具有偏壓結構的位準下移轉換器來控制高邊回饋訊號Hs_fb在BST-SW電壓過低時保持 邏輯高位準。
基於上述用於半橋驅動器的保護電路，本發明的實施例還提供了相對應的用於半橋驅動器的保護方法。下面對根據本發明的實施例的用於半橋驅動器的保護方法進行簡單描述。關於該保護方法的更具體的細節，可參考以上結合半橋驅動器的示意性結構圖和示意性波形圖對半橋驅動器保護方案的描述。
在本發明的實施例中，用於半橋驅動器的保護方法可以包括：監測半橋驅動器的BST引腳與開關SW引腳之間的BST-SW電壓；基於BST-SW電壓的大小生成BST欠壓鎖定控制訊號；並且對BST欠壓鎖定控制訊號進行位準下移，以得到經位準下移的BST欠壓鎖定控制訊號，用於控制半橋驅動器的死區控制模組當經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時輸出分別禁止半橋驅動器中的高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號。
其中，當BST-SW電壓在預定的第一去抖動時間內低於閾值電壓時，經位準下移的BST欠壓鎖定控制訊號為邏輯高位準，並且當BST-SW電壓升高至在預定的第二去抖動時間內高於閾值電壓時，經位準下移的BST欠壓鎖定控制訊號變為邏輯低位準。
在本發明的實施例中，第一去抖動時間小於半橋驅動器中的PWM訊號發生器所生成的PWM訊號的週期，並且第二去抖動時間大於第一去抖動時間。
在本發明的實施例中，用於半橋驅動器的保護方法還可以包括：將半橋驅動器中的BST電容器通過由弱下拉電晶體和電阻構成的弱下拉模組連接到參考地，以使得：當弱下拉電晶體導通時，BST電容器被充電，或者在BST電容器浮空或斷開的情況下BST引腳與SW引腳之間的寄生電容被充電。
其中，經位準下移的BST欠壓鎖定控制訊號還可以被用於控制死區控制模組，以使得：當經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時，死區控制模組輸出允許弱下拉電晶體導通的下拉控制訊號； 並且當經位準下移的BST欠壓鎖定控制訊號為邏輯低位準時，死區控制模組輸出禁止弱下拉電晶體導通的下拉控制訊號。
在本發明的實施例中，用於半橋驅動器的保護方法還可以包括：將經位準下移的BST欠壓鎖定控制訊號與由半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號。其中，BST欠壓鎖定同步控制訊號的上升緣與經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且BST欠壓鎖定同步控制訊號的下降緣與經位準下移的BST欠壓鎖定控制訊號的下降緣之後的PWM訊號的第一個下降緣同步。BST欠壓鎖定同步控制訊號可以被用於控制死區控制模組，以使得：當BST欠壓鎖定同步控制訊號為邏輯高位準時，死區控制模組輸出分別禁止高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號；並且當BST欠壓鎖定同步控制訊號為邏輯低位準時，死區控制模組輸出基於PWM訊號和低邊回饋訊號得到的高邊PWM訊號和基於PWM訊號和高邊回饋訊號得到的低邊PWM訊號。
在本發明的實施例中，用於半橋驅動器的保護方法還可以包括：將經位準下移的BST欠壓鎖定控制訊號與由半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號。其中，BST欠壓鎖定同步控制訊號的上升緣與經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且BST欠壓鎖定同步控制訊號的下降緣與經位準下移的BST欠壓鎖定控制訊號的下降緣之後的PWM訊號的第一個下降緣同步。BST欠壓鎖定同步控制訊號可以被用於控制死區控制模組，以使得：當BST欠壓鎖定同步控制訊號為邏輯高位準時，死區控制模組輸出分別禁止高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號、以及允許弱下拉電晶體導通的下拉控制訊號；並且當BST欠壓鎖定同步控制訊號為邏輯低位準時，死區控制模組輸出基於PWM訊號和低邊回饋訊號得到的高邊PWM訊號、基於PWM訊號和高邊回饋訊號得到的低邊PWM訊號、以及禁止弱下拉電晶體導通的下拉控制訊號。
在本發明的實施例中，用於半橋驅動器的保護方法還可 以包括：將經位準下移的BST欠壓鎖定控制訊號作為故障控制訊號輸入到半橋驅動器中的PWM訊號發生器，以在經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時控制由PWM訊號發生器生成的PWM訊號被強制為邏輯低位準。
在本發明的實施例中，用於半橋驅動器的保護方法還可以包括：對高邊電晶體的閘極節點電壓進行位準下移以生成輸入到死區控制模組的高邊回饋訊號，並且控制高邊回饋訊號的邏輯位準在BST-SW電壓低於滯後閾值電壓的情況下不隨高邊電晶體的閘極節點電壓的邏輯位準變化而變化。
上文中提到了“一個實施例”、“另一實施例”、“又一實施例”，然而應理解，在各個實施例中提及的特徵並不一定只能應用於該實施例，而是可能用於其他實施例。一個實施例中的特徵可以應用於另一實施例，或者可以被包括在另一實施例中。
上文中提到了“第一”、“第二”....等序數詞。然而應理解這些表述僅僅是為了敘述和引用的方便，所限定的物件並不存在次序上的先後關係。
本發明可以以其他的具體形式實現，而不脫離其精神和本質特徵。例如，特定實施例中所描述的演算法可以被修改，而系統體系結構並不脫離本發明的基本精神。因此，當前的實施例在所有方面都被看作是示例性的而非限定性的，本發明的範圍由所附申請專利範圍而非上述描述定義，並且，落入申請專利範圍的含義和等同物的範圍內的全部改變從而都被包括在本發明的範圍之中。
310:PWM訊號發生器
320:死區控制模組
330:位準上移轉換器
340,380:位準下移轉換器
350:高邊驅動器
360:低邊驅動器
370:BST欠壓鎖定(UVLO)模組
BST_uvlo_lv:BST欠壓鎖定控制訊號
C1:自舉(BST)電容器
D1:自舉(BST)電容充電二極體
HG,LG,LG1:節點
Hs_fb:高邊回饋訊號
Ls_fb:低邊回饋訊號
M1:高邊MOS電晶體
M2:低邊MOS電晶體
M3:弱下拉MOS電晶體
pwm_hs:高邊PWM訊號
pwm_ls:低邊PWM訊號
R1:電阻
Vdd:電源電壓

Claims (17)

  1. 一種用於半橋驅動器的保護電路，包括自舉BST欠壓鎖定模組和第一位準下移轉換器，其中：所述BST欠壓鎖定模組被連接在所述半橋驅動器的BST引腳和開關SW引腳之間，並且被配置為基於所述BST引腳與所述SW引腳之間的BST-SW電壓的大小生成BST欠壓鎖定控制訊號；並且所述第一位準下移轉換器被配置為對所述BST欠壓鎖定控制訊號進行位準下移，以得到經位準下移的BST欠壓鎖定控制訊號，用於控制所述半橋驅動器的死區控制模組當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時輸出分別禁止所述半橋驅動器中的高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號，其中，當所述BST-SW電壓在預定的第一去抖動時間內低於閾值電壓時，所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準，並且當所述BST-SW電壓升高至在預定的第二去抖動時間內高於所述閾值電壓時，所述經位準下移的BST欠壓鎖定控制訊號變為邏輯低位準。
  2. 如請求項1所述的用於半橋驅動器的保護電路，其中，所述第一去抖動時間小於所述半橋驅動器中的PWM訊號發生器所生成的PWM訊號的週期，並且所述第二去抖動時間大於所述第一去抖動時間。
  3. 如請求項1所述的用於半橋驅動器的保護電路，還包括弱下拉模組，其中：所述弱下拉模組包括弱下拉電晶體和電阻，並且被連接在所述SW引腳與參考地之間，以使得：當所述弱下拉電晶體導通時，連接在所述BST引腳與所述SW引腳之間的BST電容器被充電，或者在所述BST電容器浮空或斷開的情況下所述BST引腳與所述SW引腳之間的寄生電容被充電；並且所述經位準下移的BST欠壓鎖定控制訊號還被用於控制所述死區控制 模組，以使得：當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時，所述死區控制模組輸出允許所述弱下拉電晶體導通的下拉控制訊號；並且當所述經位準下移的BST欠壓鎖定控制訊號為邏輯低位準時，所述死區控制模組輸出禁止所述弱下拉電晶體導通的所述下拉控制訊號。
  4. 如請求項1所述的用於半橋驅動器的保護電路，還包括PWM同步模組，被配置為將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號，其中：所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步；並且所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號和基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號。
  5. 如請求項3所述的用於半橋驅動器的保護電路，還包括PWM同步模組，被配置為將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號，其中：所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述 PWM訊號的第一個下降緣同步；並且所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號、以及允許所述弱下拉電晶體導通的所述下拉控制訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號、基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號、以及禁止所述弱下拉電晶體導通的所述下拉控制訊號。
  6. 如請求項1至5中任一項所述的用於半橋驅動器的保護電路，其中，所述經位準下移的BST欠壓鎖定控制訊號作為故障控制訊號被輸入到所述半橋驅動器中的PWM訊號發生器，以在所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時控制由所述PWM訊號發生器生成的PWM訊號被強制為邏輯低位準。
  7. 如請求項1至5中任一項所述的用於半橋驅動器的保護電路，還包括第二位準下移轉換器，被配置為對所述高邊電晶體的閘極節點電壓進行位準下移以生成輸入到所述死區控制模組的高邊回饋訊號，其中：所述第二位準下移轉換器被配置為具有偏壓結構，以使得當所述BST-SW電壓低於滯後閾值電壓時，所述高邊回饋訊號的邏輯位準不隨所述高邊電晶體的閘極節點電壓的邏輯位準變化而變化。
  8. 如請求項6所述的用於半橋驅動器的保護電路，還包括第二位準下移轉換器，被配置為對所述高邊電晶體的閘極節點電壓進行位準下移以生成輸入到所述死區控制模組的高邊回饋訊號，其中：所述第二位準下移轉換器被配置為具有偏壓結構，以使得當所述BST-SW電壓低於滯後閾值電壓時，所述高邊回饋訊號的邏輯位準不隨所述高 邊電晶體的閘極節點電壓的邏輯位準變化而變化。
  9. 一種半橋驅動器，包括如請求項1至8中任一項所述的保護電路。
  10. 一種用於半橋驅動器的保護方法，包括：監測所述半橋驅動器的自舉BST引腳與開關SW引腳之間的BST-SW電壓；基於所述BST-SW電壓的大小生成BST欠壓鎖定控制訊號；並且對所述BST欠壓鎖定控制訊號進行位準下移，以得到經位準下移的BST欠壓鎖定控制訊號，用於控制所述半橋驅動器的死區控制模組當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時輸出分別禁止所述半橋驅動器中的高邊電晶體和低邊電晶體導通的高邊PWM訊號和低邊PWM訊號，其中，當所述BST-SW電壓在預定的第一去抖動時間內低於閾值電壓時，所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準，並且當所述BST-SW電壓升高至在預定的第二去抖動時間內高於所述閾值電壓時，所述經位準下移的BST欠壓鎖定控制訊號變為邏輯低位準。
  11. 如請求項10所述的用於半橋驅動器的保護方法，其中，所述第一去抖動時間小於所述半橋驅動器中的PWM訊號發生器所生成的PWM訊號的週期，並且所述第二去抖動時間大於所述第一去抖動時間。
  12. 如請求項10所述的用於半橋驅動器的保護方法，還包括：將所述半橋驅動器中的BST電容器通過由弱下拉電晶體和電阻構成的弱下拉模組連接到參考地，以使得：當所述弱下拉電晶體導通時，所述BST電容器被充電，或者在所述BST電容器浮空或斷開的情況下所述BST引腳與所述SW引腳之間的寄生電容被充電，其中：所述經位準下移的BST欠壓鎖定控制訊號還被用於控制所述死區控制模組，以使得：當所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時，所述死區控制模組輸出允許所述弱下拉電晶體導通的下拉控制訊號；並且當所述經位準下移的BST欠壓鎖定控制訊號為邏輯低位準時，所述死 區控制模組輸出禁止所述弱下拉電晶體導通的所述下拉控制訊號。
  13. 如請求項10所述的用於半橋驅動器的保護方法，還包括：將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號，其中：所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步；並且所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得：當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號和基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號。
  14. 如請求項12所述的用於半橋驅動器的保護方法，還包括：將所述經位準下移的BST欠壓鎖定控制訊號與由所述半橋驅動器中的PWM訊號發生器生成的PWM訊號進行同步，以生成BST欠壓鎖定同步控制訊號，其中：所述BST欠壓鎖定同步控制訊號的上升緣與所述經位準下移的BST欠壓鎖定控制訊號的上升緣同步，並且所述BST欠壓鎖定同步控制訊號的下降緣與所述經位準下移的BST欠壓鎖定控制訊號的下降緣之後的所述PWM訊號的第一個下降緣同步；並且所述BST欠壓鎖定同步控制訊號被用於控制所述死區控制模組，以使得： 當所述BST欠壓鎖定同步控制訊號為邏輯高位準時，所述死區控制模組輸出分別禁止所述高邊電晶體和所述低邊電晶體導通的所述高邊PWM訊號和所述低邊PWM訊號、以及允許所述弱下拉電晶體導通的所述下拉控制訊號；並且當所述BST欠壓鎖定同步控制訊號為邏輯低位準時，所述死區控制模組輸出基於所述PWM訊號和低邊回饋訊號得到的所述高邊PWM訊號、基於所述PWM訊號和高邊回饋訊號得到的所述低邊PWM訊號、以及禁止所述弱下拉電晶體導通的所述下拉控制訊號。
  15. 如請求項10至14中任一項所述的用於半橋驅動器的保護方法，還包括：將所述經位準下移的BST欠壓鎖定控制訊號作為故障控制訊號輸入到所述半橋驅動器中的PWM訊號發生器，以在所述經位準下移的BST欠壓鎖定控制訊號為邏輯高位準時控制由所述PWM訊號發生器生成的PWM訊號被強制為邏輯低位準。
  16. 如請求項10至14中任一項所述的用於半橋驅動器的保護方法，還包括：對所述高邊電晶體的閘極節點電壓進行位準下移以生成輸入到所述死區控制模組的高邊回饋訊號，並且控制所述高邊回饋訊號的邏輯位準在所述BST-SW電壓低於滯後閾值電壓的情況下不隨所述高邊電晶體的閘極節點電壓的邏輯位準變化而變化。
  17. 如請求項15所述的用於半橋驅動器的保護方法，還包括：對所述高邊電晶體的閘極節點電壓進行位準下移以生成輸入到所述死區控制模組的高邊回饋訊號，並且控制所述高邊回饋訊號的邏輯位準在所述BST-SW電壓低於滯後閾值電壓的情況下不隨所述高邊電晶體的閘極節點電壓的邏輯位準變化而變化。
TW109132443A 2020-08-13 2020-09-18 半橋驅動器及其保護電路和保護方法 TWI741797B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010809684.5A CN111917409B (zh) 2020-08-13 2020-08-13 半桥驱动器及其保护电路和保护方法
CN202010809684.5 2020-08-13

Publications (2)

Publication Number Publication Date
TWI741797B true TWI741797B (zh) 2021-10-01
TW202207590A TW202207590A (zh) 2022-02-16

Family

ID=73283972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132443A TWI741797B (zh) 2020-08-13 2020-09-18 半橋驅動器及其保護電路和保護方法

Country Status (2)

Country Link
CN (1) CN111917409B (zh)
TW (1) TWI741797B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203829A (en) * 2010-03-01 2012-01-16 Nat Semiconductor Corp Three-quarter bridge power converters for wireless power transfer applications and other applications
TWI563788B (en) * 2014-03-06 2016-12-21 Advanced Charging Technologies Llc An electrical circuit and a power module for providing electrical power to electronic devices, and a method of assembling a voltage reduction apparatus
CN107493016A (zh) * 2017-09-27 2017-12-19 广州金升阳科技有限公司 一种不对称半桥反激电路的控制方法及电路
US9893632B2 (en) * 2014-10-28 2018-02-13 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
CN108141211A (zh) * 2015-10-13 2018-06-08 大陆泰密克微电子有限责任公司 用于使至少一个半导体开关运行的方法和电路装置、用于使电机运行的方法和变流器
JP6551340B2 (ja) * 2016-08-24 2019-07-31 オムロン株式会社 電圧変換装置
CN110224612A (zh) * 2019-06-14 2019-09-10 广州金升阳科技有限公司 不对称半桥变换器及控制方法
CN110958004A (zh) * 2018-09-26 2020-04-03 艾尔默斯半导体股份公司 可区分自举电容再充电和短路故障的驱动器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102904220B (zh) * 2012-11-07 2015-05-06 东南大学 高压半桥驱动芯片的欠压保护方法及高压半桥电路
US9571093B2 (en) * 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating
US10601302B1 (en) * 2019-04-04 2020-03-24 Navitas Semiconductor, Inc. Bootstrap power supply circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203829A (en) * 2010-03-01 2012-01-16 Nat Semiconductor Corp Three-quarter bridge power converters for wireless power transfer applications and other applications
TWI563788B (en) * 2014-03-06 2016-12-21 Advanced Charging Technologies Llc An electrical circuit and a power module for providing electrical power to electronic devices, and a method of assembling a voltage reduction apparatus
US9893632B2 (en) * 2014-10-28 2018-02-13 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
CN108141211A (zh) * 2015-10-13 2018-06-08 大陆泰密克微电子有限责任公司 用于使至少一个半导体开关运行的方法和电路装置、用于使电机运行的方法和变流器
US20180234091A1 (en) * 2015-10-13 2018-08-16 Conti Temic Microelectronic Gmbh Method and circuit arrangement for operating at least one semiconductor switch, method, and power converter for operating an electric machine
JP6551340B2 (ja) * 2016-08-24 2019-07-31 オムロン株式会社 電圧変換装置
CN107493016A (zh) * 2017-09-27 2017-12-19 广州金升阳科技有限公司 一种不对称半桥反激电路的控制方法及电路
CN110958004A (zh) * 2018-09-26 2020-04-03 艾尔默斯半导体股份公司 可区分自举电容再充电和短路故障的驱动器
CN110224612A (zh) * 2019-06-14 2019-09-10 广州金升阳科技有限公司 不对称半桥变换器及控制方法

Also Published As

Publication number Publication date
TW202207590A (zh) 2022-02-16
CN111917409B (zh) 2023-12-01
CN111917409A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
US8723564B2 (en) Driving circuit
JP5309683B2 (ja) 降圧型スイッチングレギュレータ
TWI681630B (zh) 半橋式GaN電路及電子組件
JP6194959B2 (ja) 駆動回路および半導体装置
KR101285577B1 (ko) 최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법
TW201624924A (zh) 使用氮化鎵裝置半橋功率轉換電路
TW201530954A (zh) 短路保護電路及其開關電源和保護方法
TWI692943B (zh) 功率電晶體控制信號閘
EP3157153B1 (en) Dc-dc converters having a half-bridge node, controllers therefor and methods of controlling the same
JP2010130822A (ja) 半導体装置
US10361618B2 (en) Driving circuit for high-side transistor
JP2008199607A (ja) 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法
JP2007228650A (ja) パワースイッチング素子の駆動回路
US20150036252A1 (en) Semiconductor driving device and semiconductor device
JP2010223796A (ja) 電源電圧検出回路
US7355830B2 (en) Overcurrent protection device
US7183835B2 (en) Semiconductor device which realizes a short-circuit protection function without shunt resistor, and semiconductor device module
US20200099285A1 (en) Driver circuit
KR100363144B1 (ko) 구동회로
US7064603B2 (en) Driving circuit and semiconductor device
US20080068867A1 (en) Integrated circuit and DC-DC converter formed by using the integrated circuit
TWI741797B (zh) 半橋驅動器及其保護電路和保護方法
CN112886541B (zh) 一种变换器及igbt门极驱动的保护电路和方法
US6982574B2 (en) Method of forming a transistor driver and structure therefor
KR20190028608A (ko) 전압 변환기 및 전압 변환기의 동작 방법