TWI738017B - 磁阻式隨機存取記憶體的製造方法及結構 - Google Patents

磁阻式隨機存取記憶體的製造方法及結構 Download PDF

Info

Publication number
TWI738017B
TWI738017B TW108122497A TW108122497A TWI738017B TW I738017 B TWI738017 B TW I738017B TW 108122497 A TW108122497 A TW 108122497A TW 108122497 A TW108122497 A TW 108122497A TW I738017 B TWI738017 B TW I738017B
Authority
TW
Taiwan
Prior art keywords
layer
spacer
tunnel junction
magnetic tunnel
metal compound
Prior art date
Application number
TW108122497A
Other languages
English (en)
Other versions
TW202006984A (zh
Inventor
劉中偉
藍錦坤
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202006984A publication Critical patent/TW202006984A/zh
Application granted granted Critical
Publication of TWI738017B publication Critical patent/TWI738017B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明實施例描述形成具有金屬化合物層的間隔物堆疊的示範方法,此方法包含在內連線層上形成磁穿隧接面結構,以及在磁穿隧接面結構和內連線層上沉積第一間隔物層。此方法也包含在第一間隔物層、磁穿隧接面結構和內連線層上方沉積包含金屬化合物的第二間隔物層,使得第二間隔物層比第一間隔物層薄。此方法還包含在第二間隔物層上方,且在磁穿隧接面結構之間沉積第三間隔物層,第三間隔物層比第二間隔物層厚。

Description

磁阻式隨機存取記憶體的製造方法及結構
本發明實施例係有關於磁阻式隨機存取記憶體,且特別有關於磁穿隧接面結構的間隔物堆疊之製造方法及其結構。
磁穿隧接面(magnetic tunneling junctions,MTJs)是磁阻式隨機存取記憶體(magnetic random access memories,MRAMs)不可缺少的一部分,磁穿隧接面結構的製造過程可包含各種操作,例如金屬和介電質的沉積、微影、蝕刻製程等。磁穿隧接面結構可形成在後段製程(back end of the line,BEOL)的內連線層之間,且藉由間隔物堆疊使得磁穿隧接面結構雙邊分開,間隔物堆疊可形成在每個磁穿隧接面結構的側壁上。
根據一些實施例,提供磁阻式隨機存取記憶體的製造方法。此方法包含形成多個磁穿隧接面(MTJ)結構在內連線層上,以及沉積第一間隔物層在磁穿隧接面結構和內連線層之上,其中蝕刻第一間隔物層以暴露出磁穿隧接面結構的頂部電極和內連線層。此方法還包含沉積第二間隔物層在第一間隔物層、磁穿隧接面結構和內連線層之上,其中第二間隔物層比第一間隔物層薄,且第二間隔物層包含金屬化合物。此方法更包含蝕刻第二間隔物層,以暴露出磁穿隧接面結構的頂部電極。
根據一些實施例,提供磁阻式隨機存取記憶體結構。 此結構包含基底,其具有多個電晶體、多個接點層和設置在這些電晶體與接點層上的一或多個內連線層。此結構還包含一或多個磁穿隧接面(MTJ)結構在一或多個內連線層上方,其中一或多個磁穿隧接面結構的底部電極設置在一或多個內連線層的頂部內連線層中的導孔上。此結構也包含第一間隔物在一或多個磁穿隧接面結構的每個側壁表面上;金屬化合物層在一或多個磁穿隧接面結構的每個側壁表面上方和頂部內連線層上方,其中金屬化合物層形成第二間隔物,第二間隔物比第一間隔物薄;以及第三間隔物在金屬化合物層上,其中第三間隔物比第二間隔物厚,並且第三間隔物設置在這些磁穿隧接面結構之間。
根據一些實施例,提供磁阻式隨機存取記憶體結構。 此結構包含內連線層在基底上,且內連線層包含多個線和多個導孔。此結構還包含多個磁穿隧接面(MTJ)結構設置在內連線層中的這些導孔上方,其中磁穿隧接面結構的底部電極與內連線層中的導孔接觸。此結構也包含第一間隔物在磁穿隧接面結構的每個側壁表面上;以及第二間隔物在第一間隔物和內連線層之上,其中第二間隔物包含金屬化合物層。
以下內容提供許多不同實施例或範例,以實現本發明實施例所提供標的之不同部件(feature)。以下描述組件和配置方式的具體範例,以簡化本發明實施例。當然,這些僅僅是範例,而非意圖限制本發明實施例。舉例而言,在以下描述中提及於第二部件上方形成第一部件,其可以包含第一部件和第二部件以直接接觸的方式形成的實施例,並且也可以包含在第一部件和第二部件之間形成額外的部件,使得第一部件和第二部件可以不直接接觸的實施例。
另外,為了容易描述本發明實施例之圖式中繪示的一個元件或部件與另一個或多個元件或部件之間的關係,在此可使用空間相關用語,例如“在…下方”、“在…底下”、“較低”、“在…上方”、”之上”、“較高”等類似的空間相關用語。這些空間相關用語意欲涵蓋除了圖式描繪的方向以外,在使用或操作中的裝置之不同方位。設備可以用其他方向定位(旋轉90度或在其他方向),且在此描述中所使用的空間相關用語可以依此做相應的解讀。
這裡使用的用語“約(about)”表示給定數量的值,其可以根據與標的半導體裝置相關聯的特定技術節點而變化。 根據特定技術節點,用語“約”可以表示給定數量的值,其在例如數值的10%到30%內變化(例如數值的±10%、±20%或±30%)。
這裡使用的用語“標稱(nominal)”是指在產品或製程的設計階段期間設定的組件或製程操作的特徵或參數的期望值或目標值,以及高於和/或低於期望值的數值範圍,數值的範圍可能是由於製造過程或公差的微小變化。 除非另外定義,否則在此使用的技術和科學用語具有的含義與在本發明所屬技術領域中具有通常知識者所通常理解的含義相同。
在此所使用的用語“大抵上(substantially)”表示給定數量的值在數值的±1%至±5%之間變化。
此外,本發明實施例可在各個範例中重複參考標號及/或字母。此重複是為了簡化和清楚之目的,其本身並非用於指定所討論的各個實施例及/或配置之間的關係。
磁穿隧接面(MTJs)是磁阻式隨機存取記憶體(MRAMs)不可缺少的一部分,磁穿隧接面結構的製造過程可包含各種操作,包含金屬和介電質的沉積、微影、蝕刻製程等。磁穿隧接面結構可插入於後段製程(back end of the line,BEOL)的內連線層之間,且藉由形成在每個磁穿隧接面結構的側壁上的間隔物堆疊雙邊分開,間隔物堆疊的作用在於將磁穿隧接面結構互相電性隔離。當磁阻式隨機存取記憶體單元從一個技術世代(節點)縮減至下一世代,相鄰的磁穿隧接面結構之間的間距(pitch)(例如間隔)也隨之縮減。因此,需要更薄的間隔物堆疊來填充磁穿隧接面結構之間的空間。 當磁穿隧接面結構之間的間隔減小(例如低於92nm)時,保持磁阻式隨機存取記憶體單元中的磁穿隧接面結構之電性隔離對於較薄的間隔物堆疊,例如厚度低於約30nm的間隔物堆疊是具有挑戰性的。
在此描述的實施例係關於形成間隔物堆疊之示範製造方法。在一些實施例中,位於磁穿隧接面結構之間的間隔物堆疊的厚度低於約30nm(例如約25nm),並且間隔物堆疊的間距在約80nm與約92nm之間。在一些實施例中,間隔物堆疊可包含具有改善的介電特性(例如電性隔離特性)之金屬化合物層。金屬化合物層可包含氧化鋁、氮化鋁、氧化鈦、氮化鈦、氧化釕或任何其它合適的材料,並且可具有低於約5nm(例如約3nm)的厚度。金屬化合物層可以插入於氮化矽、碳氮化矽、氮氧化矽、碳氮氧化矽、氧化矽或前述之組合的層之間,以在磁穿隧接面結構的每個側壁表面上形成間隔物堆疊。在一些實施例中,採用熱原子層沉積或電漿輔助原子層沉積來沉積金屬化合物層。根據一些實施例,相較於沒有金屬化合物層的間隔物堆疊,具有金屬化合物層的間隔物堆疊表現出改善的電性隔離特性。因此,具有金屬化合物層的間隔物堆疊可以更緊湊(例如更薄)。
第1圖是根據一些實施例的示範製造方法100的流程圖,其描述了具有金屬化合物層的磁穿隧接面間隔物堆疊的形成。 根據一些實施例,可以採用熱原子層沉積(atomic layer deposition,ALD)或電漿增強原子層沉積(plasma-enhanced atomic layer deposition,PEALD),在約150℃至約400℃之間的溫度範圍下沉積金屬化合物層。製造方法100不限於以下描述的操作,可以在製造方法100的各種操作之間進行其他製造操作(例如濕式清潔、額外的微影和沈積操作等),並且可以僅為了清楚起見而省略。即使未描述,這些製造操作也在本發明實施例的精神和範圍內。
參考第1圖,示範的製造方法100開始於操作110,並且在內連線層上方形成一或多個磁穿隧接面結構。將使用第2和3圖做為範例,描述一或多個磁穿隧接面結構的形成。第2圖是在一或多個內連線層205上毯覆式沉積磁穿隧接面層200的剖面示意圖,磁穿隧接面層200可包含底部電極210、磁穿隧接面堆疊215和頂部電極220。作為示範且不限於此,磁穿隧接面堆疊215可以是多層結構,其包含插入於兩個鐵磁層之間的非導電層。為了簡化,磁穿隧接面堆疊215中的非導電層和鐵磁層在第2圖中未繪示。作為示範且不限於此,磁穿隧接面堆疊215的非導電層可包含氧化鎂(MgO)、氧化鋁(AlOx)、氧氮化鋁(AlON)、任何其他合適的材料、或前述之組合。此外,可以藉由物理氣相沉積(physical vapor deposition,PVD)來沉積非導電層。或者,可以藉由其他沉積方法來沉積非導電層,例如電漿增強物理氣相沉積(plasma-enhanced PVD,PEPVD)、化學氣相沉積(chemical vapor deposition,CVD)、電漿增強化學氣相沉積(plasma-enhanced CVD,PECVD)、原子層沉積(ALD)、電漿增強原子層沉積(PEALD)或任何其他合適的沉積方法。磁穿隧接面堆疊215的鐵磁層可包含具有一或多層的金屬堆疊,其包含鐵(Fe)、鈷(Co)、釕(Ru)、鎂(Mg)、任何其他合適的材料、或前述之組合。可以藉由PVD、PEPVD、CVD、PECVD、ALD、PEALD或任何其他合適的沉積方法來沉積鐵磁層。在一些實施例中,磁穿隧接面層200的組合厚度可以在約100Å到約400Å的範圍內。
頂部電極220和底部電極210與磁穿隧接面堆疊215之各自的鐵磁層接觸。作為示範且不限於此,頂部電極220可包含鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、鎢(W)、任何其他合適的材料、或前述之組合。 此外,頂部電極220可以藉由化學氣相沉積(CVD)或物理氣相沉積(PVD)方法沉積。 在一些實施例中,頂部電極220可以是包含TiN和TaN層的堆疊。 底部電極210可包含TiN、TaN、Ru、銅(Cu)、任何其他合適的材料、或前述之組合。底部電極210也可以藉由CVD或PVD方法沉積。在一些實施例中,頂部電極220和底部電極210可各自具有介於約300Å到約800Å之間的厚度。
在一些實施例中,可以在形成磁穿隧接面層200之前形成內連線層205。根據一些實施例,內連線層205可以形成在先前形成的內連線層之上,為了簡化,第2圖中未繪示先前形成的內連線層。這些先前形成的內連線層可以包含例如後段製程(BEOL)內連線層、中段製程(middle of the line,MOL)層(例如接點內連線)、以及形成在基底(例如晶圓)的場效電晶體(field effect transistors,FET)。作為示範且不限於此,內連線層205可以是具有數個垂直互連存取線路和橫向線路(在此也稱為”線”)的後段製程(BEOL)層。第2圖中的內連線層205繪示為具有導孔(vias)225,且為簡化並未包含線。為了示範之目的,將使用導孔225描述內連線205。然而,基於在此揭露的實施例內容,線也是內連線層205的一部分,並且在本發明實施例的精神和範圍內。此外,第2圖中所示的導孔225的數量不受限於此,並且可能有額外的導孔225。
根據一些實施例,內連線層205的導孔225(和線)可以有金屬堆疊填充,其包含至少阻障層230和金屬填充物235。阻障層230可以是單層或兩層或更多層的堆疊。在一些實施例中,金屬填充物235可以是電鍍金屬或金屬合金。作為示範且不限於此,阻障層230可以是藉由PVD沉積的氮化鉭(TaN)/鉭(Ta)堆疊或鈷(Co)單層。金屬填充物235可以是電鍍銅或電鍍銅合金,例如銅- 錳、銅-釕或任何其他合適的材料。內連線層205的導孔(例如導孔225)和線嵌入於層間介電(interlayer dielectric,ILD)層240和245中。在一些實施例中,層間介電(ILD)層240和245可以是氧化矽或具有介電常數低於熱成長的氧化矽之介電常數(例如低於3.9)的低介電常數材料。在一些實施例中,層間介電(ILD)層240和245可以是介電質的堆疊,例如,低介電常數介電質和另一介電質:(i)低介電常數介電質(例如摻雜碳的氧化矽)和用氮摻雜的碳化矽;(ii)低介電常數介電質和具有氧摻雜的碳化矽;(iii)具有氮化矽的低介電常數介電質;或(iv)具有氧化矽的低介電常數介電質。此外,可以用高密度電漿化學氣相沉積(high-density plasma CVD,HDPCVD)或電漿增強化學氣相沉積(PECVD)製程沉積層間介電(ILD)層240和245。在一些實施例中,ILD層240可以與ILD層245不同。例如,ILD層240可以是摻雜碳的氧化矽(SiOC),且ILD層245可以是氧化矽。在一些實施例中,蝕刻停止層250和255插入於ILD層240和245之間。作為示範且不限於此,蝕刻停止層250可包含碳氮化矽(SiCN)或氮化鋁(AlN),並且可具有介於約10Å到約150Å之間的厚度。蝕刻停止層255可包括氧化鋁,並且可具有介於約10Å到約40Å之間的厚度。在導孔225的形成過程中使用蝕刻停止層250和255。
可以使用微影和蝕刻操作來圖案化磁穿隧接面層200,結果,可根據方法100的操作110形成一或多個磁穿隧接面結構。例如,可以在頂部電極220上設置遮罩層(第2圖中未繪示)並圖案化遮罩層。遮罩層可包含一或多層,並且具有約750Å的總厚度。 作為示範且不限於此,遮罩層可包含具有底部氧化物層和頂部非晶碳層的層堆疊。 可以在隨後的蝕刻操作期間去除未被圖案化的遮罩層覆蓋的磁穿隧接面層200的任何部分。
如第3圖所示,磁穿隧接面結構300可以由內連線層205上方的磁穿隧接面層200的未蝕刻部分形成。在一些實施例中,圖案化的遮罩層與內連線層205的導孔225對準,如第3圖所示,使得磁穿隧接面結構300形成在導孔225的頂部上。因此,磁穿隧接面結構300的每個底部電極210可以與內連線層205的各自下方的導孔225電性接觸和物理地接觸。另外,作為上述蝕刻製程的結果,在形成磁穿隧接面結構300期間,層間介電(ILD)層245的頂表面可相對於導孔225的頂表面而凹陷。在蝕刻製程之後,可以用濕式清潔製程除去磁穿隧接面結構300頂部上的圖案化遮罩層,在第3中圖未繪示出圖案化遮罩層。
根據一些實施例,取決於磁阻式隨機存取記憶體(MRAM)佈局設計,相鄰的磁穿隧接面結構300之間的間距P可以在約92nm至約80nm(例如約82nm)的範圍內。這意味著相鄰(例如,鄰近)磁穿隧接面結構300的側壁之間的空間可小於約80nm。
參考第1圖,方法100繼續至操作120,並且在一或多個磁穿隧接面結構300的每個側壁上形成第一間隔物。作為示範且不限於此,可以使用第4和5圖描述第一間隔物的形成過程。參考第4圖,可以在磁穿隧接面結構300和層間介電(ILD)層245上毯覆地沉積第一間隔物材料400,其厚度在約30Å到約200Å之間(例如約150Å)。在一些實施例中,第一間隔物材料400可包含氮化矽(SiN)、碳氮化矽(SiCN)、任何合適的材料或前述之組合。例如,第一間隔物材料400可以是單層或具有SiN底層和SiCN頂層的堆疊。在一些實施例中,第一間隔物材料400可以在約100℃至約400℃的溫度下,藉由原子層沉積(ALD)製程或化學氣相沉積(CVD)製程順應性地(conformally)沉積。在沉積期間,製程壓力可在約0.5torr至約10 torr之間。上述製程壓力範圍是示範的,並且可以使用其他範圍。
在沉積第一間隔物材料400之後,可以使用非等向性回蝕刻製程,從磁穿隧接面結構300的水平表面(例如從頂部電極220的頂部表面)和層間介電(ILD)層245的表面,選擇性地去除第一間隔物材料400。非等向性回蝕刻製程(例如定向(directional)蝕刻製程)可以被配置為對於水平表面上的第一間隔物材料400表現出比非水平表面,例如磁穿隧接面結構300的側壁表面,更高的去除率(例如至少高2倍或更多)。因此,覆蓋磁穿隧接面結構300的側壁表面的第一間隔物材料400的未蝕刻部分可以形成第一間隔物500,如第5圖所示。在一些實施例中,由於回蝕刻製程的非等向性特性,第一間隔物材料400從頂部電極220的頂角凹陷。因此,第一間隔物500不覆蓋頂部電極220的全部側壁表面,如第5圖所示。
根據一些實施例,非等向性回蝕刻製程可包含離子束蝕刻製程或使用感應耦合電漿(inductively coupled plasma, ICP)的反應性離子蝕刻(reactive ion etching,RIE)製程,簡稱RIE-ICP製程。在一些實施例中,離子束蝕刻製程可以使用離子束,其選擇性地瞄準將要進行蝕刻的區域。離子束可以由氦(He)、氖(Ne)、氬(Ar)、氪(Kr)或氙(Xe)電漿產生。作為示範且不限於此,在蝕刻製程期間,離子束的能量可以在約100eV到約1200eV之間。另外,RIE-ICP製程可以使用蝕刻劑,例如四氟甲烷(CF4 )、氟仿(CH2 F2 )、氯(Cl2 )、Ar、He、有機氣體或前述之組合。
參考第1圖,方法100繼續至操作130,在此操作中沉積金屬化合物層於第一間隔物500、一或多個磁穿隧接面結構300和頂部的內連線層205之上。例如,如第6圖所示,金屬化合物層600可以順應性地沉積在第一間隔物500、磁穿隧接面結構300和內連線層205之上。根據一些實施例,金屬化合物層600可以藉由熱原子層沉積(ALD)或電漿增強原子層沉積(PEALD)製程順應性地沉積,其厚度在約5Å到約50Å之間(例如約30Å)。換言之,剛沉積的金屬化合物層600可以比第一間隔物500更薄。在熱原子層沉積製程中,沉積溫度可以在約150℃至約400℃的範圍內。另一方面,電漿增強原子層沉積製程的沉積溫度可以更低。例如,電漿增強原子層沉積製程的沉積溫度可以在約50℃至約350℃之間(例如100℃、150℃、200℃、350℃等)。在一些實施例中,熱和電漿增強的原子層沉積的製程壓力可以在約0.5Torr至約10Torr的範圍內。上述製程壓力範圍是示範的,並且可以使用其他範圍。根據一些實施例,金屬化合物層600可包含氮化鋁(AlNx)、氧化鋁(AlOx)、氮化鈦(TiN)、氧化鈦(TiOx)、氧化釕(RuOx)或任何其他合適的材料。舉例而言,方法100中的金屬化合物層600將在鋁基層,例如氮化鋁和氧化鋁的背景下描述。根據在此揭露的實施例,可以使用如上所述的其他金屬化合物層,這些其他金屬化合物層也在本發明實施例的精神和範圍內。
對於包含氮化鋁或氧化鋁的金屬化合物層600,可以使用三甲基鋁(trimethylaluminum,TMA)(Al2 (CH3 )6 )前驅物作為沈積膜的鋁來源。作為示範且不限於此,氮化鋁的形成可以如下所述。首先,用氨(NH3 )對第一間隔物500、磁穿隧接面結構300和層間介電(ILD)層245進行熱預處理。例如,將具有磁穿隧接面結構300和內連線層205的晶圓暴露於氨(NH3 )氣體。或者,可以用電漿處理第一間隔物500、磁穿隧接面結構300和ILD層245。在一些實施例中,電漿可包含(i)氨與氦、氫或氬的混合物;(ii)氮與氦、氫或氬的混合物。電漿處理可以在與沈積溫度相似的溫度下進行(例如在約150℃至約400℃之間),並且在與沈積製程壓力相似的製程壓力下進行(例如在約0.5Torr至約10Torr之間)。作為預處理(例如熱或電漿)的結果,氨基自由基(NH2 )可以化學地吸附在第一間隔物500、磁穿隧接面結構300和ILD層245的露出表面上。未反應的NH3 氣體隨後可以用吹淨(purge)清除。隨後可以進行三甲基鋁(TMA)浸泡,在此引入前驅物並使其與露出表面上的氨基自由基化學反應。作為反應的結果,前驅物部分地分解(例如釋放甲基),並將其自身附著到表面上的氨基自由基。隨後的吹淨除去任何未反應的三甲基鋁(TMA)前驅物,以及氨基自由基與三甲基鋁(TMA)前驅物之間反應的副產物(例如甲烷,CH4 )。然後重新引入NH3 氣體以與部分地分解的前驅物反應形成氮化鋁。隨後的吹淨除去化學反應的副產物(例如甲烷)和任何未反應的NH3 氣體。
上述製程順序產生氮化鋁膜,其厚度範圍為約2Å至約5Å,取決於製程條件(例如製程壓力、溫度、氣體和前驅物的流速等)。因此,可以根據需要重複沉積製程順序,直到達到所需厚度的氮化鋁金屬化合物層(例如在約5Å至約50Å之間)。
在一些實施例中,可使用後處理使沉積的氮化鋁緻密化,例如藉由除去氫。舉例而言,可使用射頻(radio frequency,RF)NH3 電漿從氮化鋁層除去氫。根據一些實施例,施加到電漿的RF功率可以在約100瓦特(Watts)到約500瓦特的範圍內。然而,不限於前述RF功率範圍,並且可以使用其他範圍。作為示範且不限於此,後處理可持續長達一分鐘,並且可以與上述沉積製程在原位(in-situ)進行。所得到的氮化鋁層的鋁與氮的比例(Al/N)可在約0.67和約2.3之間。因此,藉由X射線光電子光譜(X-ray photoelectron spectroscopy,XPS)或其他適當的方法測量,氮化鋁層中的鋁原子百分比可以為約40至約70,且氮原子百分比為約30至約60。由於鋁來源是三甲基鋁(TMA)(例如有機金屬前驅物),因此在氮化鋁層中可以發現微量的殘餘碳。例如,氮化鋁層中的碳原子百分比可在約1至約2的範圍內。在一些實施例中,藉由X射線反射法(X-ray reflectometry)測量,經處理的氮化鋁的介電常數可為約7至約8之間,並且其密度為約2g/cm3 至約3g/cm3 之間。由於其具有高介電常數和密度,與具有較低介電常數的層,例如氧化矽、氮化矽、碳氮化矽和類似材料相比,薄的氮化鋁層(例如小於50Å)可以提供改善的電性隔離。
氧化鋁金屬化合物層的沉積與上述氮化鋁的製程順序非常相似。然而,在沉積氧化鋁的情況下,三甲基鋁(TMA)吹淨後的NH3 暴露可以用1-丁醇(1-butanol,C4 H9 OH)浸泡代替,在此部分地分解的三甲基鋁(TMA)前驅物可以與1-丁醇反應形成鋁-氧鍵結,並且最終形成氧化鋁。與氮化鋁的情況類似,可以使用RF NH3 電漿的後處理,藉由去除氫來使剛沉積的氧化鋁金屬化合物層緻密化。根據一些實施例,施加到電漿的RF功率可以在約100瓦特到約500瓦特的範圍內。所得到的氧化鋁膜的氧與鋁的比例(O/Al)可以為約1.2至約2.3。此外,藉由X射線光電子光譜(XPS)測量,鋁原子百分比可以在約30至約45之間,且氧原子百分比可以在約55至約70之間。作為示範且不限於此,藉由盧瑟福背散射光譜法(Rutherford Backscattering Spectrometry,RBS)測量,電漿處理的氧化鋁膜中的氫原子百分比可以在0至約3的範圍內。在一些實施例中,藉由X射線反射法測量,所形成的氧化鋁金屬化合物層可具有介於約7到約9.5之間的介電常數,並且其密度可介於約3g/cm3 到約3.5g/cm3 之間。由於其高介電常數和密度,與具有較低介電常數的層,例如氧化矽、氮化矽、碳氮化矽和類似材料相比,薄的氧化鋁層(例如小於50Å)可以提供改善的電性隔離。
參考第1和7圖,方法100繼續至操作140,在此操作可以使用回蝕刻製程來讓金屬化合物層(又可稱為第二間隔物)600凹陷,使得第二間隔物600可以形成在磁穿隧接面結構300的每個側壁上。在一些實施例中,回蝕刻製程將部分地去除在ILD層245的頂表面上方的金屬化合物層600,並將暴露出磁穿隧接面結構300的頂部電極220的一些部分,如第7圖所示。在一些實施例中,操作120的回蝕刻製程可在操作140中使用。例如,操作140的回蝕刻製程可以使用離子束蝕刻製程或具有感應耦合電漿的反應性離子蝕刻(RIE-ICP)製程。在一些實施例中,離子束蝕刻製程可以使用離子束,其選擇性地瞄準將要進行蝕刻的區域。離子束可以由氦(He)、氖(Ne)、氬(Ar)、氪(Kr)或氙(Xe)電漿產生。作為示範且不限於此,在蝕刻製程期間,離子束的能量可以在約100eV到約1200eV之間。另外,具有感應耦合電漿的反應性離子蝕刻(RIE-ICP)製程可以使用蝕刻劑,例如四氟甲烷(CF4 )、氟仿(CH2 F2 )、氯(Cl2 )、Ar、He、有機氣體或前述之組合。用於形成第一和第二間隔物(例如第一間隔物500和第二間隔物600)的回蝕刻製程不限於上述的回蝕刻製程。因此,可以使用其他的回蝕刻製程來形成第一間隔物500和第二間隔物600。此外,在一些實施例中,氮化鋁或氧化鋁金屬化合物層600可以表現出約2:1至約10:1的蝕刻選擇性(例如2:1、5:1、8:1、10:1)。然而,並不受限於上述蝕刻選擇性的範圍,並且更高的蝕刻選擇比是可能的(例如50:1)。
參考第1圖,方法100繼續至操作150,並在第二間隔物(例如蝕刻後的金屬化合物層600)上形成第三間隔物。參考第8圖,可以在金屬化合物層600上毯覆式沉積第三間隔物800。在一些實施例中,第三間隔物800包含介電材料,例如氮化矽、碳氮化矽、氧化矽、摻雜碳的氧化矽、或者碳氮氧化矽,其厚度在約100Å至約500Å之間(例如約150Å)。因此,在一些實施例中,第三間隔物800可以比金屬化合物層600(例如第二間隔物)厚。如上所述,第1圖中所示的磁穿隧接面結構300之間的間距P可以在約92nm到80nm的範圍內。因此,在形成第一和第二間隔物之後,磁穿隧接面結構300之間的間隔將減小到小於80nm。因此,期望可以利用具有增強的間隙填充特性的沉積方法來沉積第三間隔物800。作為示範且不限於此,可以藉由PEALD、CVD、ALD或具有增強的間隙填充能力的沉積方法來沉積第三間隔物800,使得第三間隔物800可以填充磁穿隧接面結構300之間的空間,如第8圖所示。
根據一些實施例,第一間隔物500、金屬化合物層(第二間隔物)600和第三間隔物800形成間隔物堆疊,其中金屬化合物層(第二間隔物)600比第一間隔物500和第三間隔物800薄。此外,間隔物堆疊可具有約30nm的厚度。
在一些實施例中,可以在第三間隔物800上沉積介電層805。作為示範且不限於此,介電層805可以是用四乙氧基矽烷(tetraethoxysilane ,TEOS)成長的氧化矽(SiO2 )層間電介質。 另外,介電層805可以是低介電常數層間介電層,例如具有低於3.9的介電常數。 在一些實施例中,介電層805可具有約500Å或更大的厚度。化學機械平坦化(chemical mechanical planarization,CMP)製程可以研磨介電層805,使得頂部電極220的頂表面和介電層805的頂表面可以大抵上共平面,如第9圖所示。根據一些實施例,可以在介電層805和磁穿隧接面結構300的平坦化表面上形成額外的內連線層(第9圖中未繪示),使得頂部電極220可以連接到磁穿隧接面結構300上方的內連線層中各自相應的導孔。
在一些實施例中,與受限於矽基層的間隔物堆疊相比,例如氮化矽、碳氮化矽、氧化矽、摻雜碳的氧化矽或碳氮氧化矽,具有金屬化合物層(例如氮化鋁或氧化鋁)的間隔物堆疊可以表現出改善的介電特性。因此,具有金屬化合物層的間隔物堆疊可以是緊湊的(例如具有低於約50Å的厚度),並且適合於在磁穿隧接面結構之間具有緊密間距(例如,在約80nm和約92nm之間)的磁阻式隨機存取記憶體(MRAM)單元。 此外,具有金屬化合物層的間隔物堆疊表現出改善的蝕刻特性。 例如,具有金屬化合物層的間隔物堆疊可以表現出改善的抗蝕刻性和選擇性(例如,在約2:1和約10:1之間)。結果,具有金屬化合物層的間隔物堆疊在後續的回蝕刻製程期間不易受到蝕刻損壞。
本發明實施例是關於形成具有金屬化合物層在其中的間隔物堆疊的示範製造方法。在一些實施例中,金屬化合物層可以改善相鄰的磁穿隧接面結構之間的電性隔離。作為示範且不限於此,間隔物堆疊可包含5nm或更薄(例如約3nm)的金屬化合物層,其可包含氧化鋁、氮化鋁、氧化鈦、氮化鈦、氧化釕或任何其他合適的材料。金屬化合物層可以插入於氮化矽、碳氮化矽、氮氧化矽、碳氮氧化矽、氧化矽或前述之組合的層之間,以在磁穿隧接面結構的每個側壁表面上形成間隔物堆疊。在一些實施例中,可以採用熱原子層沉積或電漿增強原子層沉積製程順應性地沉積金屬化合物層。根據一些實施例,與沒有金屬化合物層的間隔物堆疊相比,具有金屬化合物層的間隔物堆疊表現出改善的電性隔離特性,因此可以更緊湊(例如更薄)。
在一些實施例中,磁阻式隨機存取記憶體的製造方法包含在內連線層上形成磁穿隧接面(MTJ)結構。 此方法也包含在磁穿隧接面結構和內連線層上方沉積第一間隔物層,其中蝕刻第一間隔物層,以暴露出磁穿隧接面結構的頂部電極和內連線層。 此方法還包含在第一間隔物層、磁穿隧接面結構和內連線層上方沉積第二間隔物層,其中第二間隔物層比第一間隔物層薄,並且第二間隔物層包含金屬化合物。另外,此方法包含蝕刻第二間隔物層,以暴露出磁穿隧接面結構的頂部電極。
在一些實施例中,沉積第二間隔物層包含將第一間隔物層、磁穿隧接面結構和內連線暴露於氨電漿或氮電漿;將第一間隔物層、磁穿隧接面結構和內連線暴露於三甲基鋁(trimethylaluminum)前驅物,以在第一間隔物層、磁穿隧接面結構和內連線上形成部分地分解的前驅物層;以及將部分地分解的前驅物層暴露於氨氣以形成氮化鋁,或者將部分地分解的前驅物層暴露於1-丁醇(1-butanol)氣體以形成氧化鋁。
在一些實施例中,金屬化合物包含氧化鋁,其具有的氧與鋁的比值在1.2和2.3之間,且其具有的介電常數在7和9.5之間。
在一些實施例中,金屬化合物包括氮化鋁,其具有的鋁與氮的比值在0.67和2.3之間,且其具有的介電常數在7和9.5之間。
在一些實施例中,金屬化合物包含氮化鈦、氧化鈦或氧化釕。
在一些實施例中,第一間隔物層包含氮化矽、碳氮化矽或前述之組合。
在一些實施例中,磁阻式隨機存取記憶體結構包含基底,其具有電晶體、接點層和設置在其上的一或多個內連線層。 此結構還包含在一或多個內連線層上方的一或多個磁穿隧接面(MTJ)結構,其中一或多個磁穿隧接面結構的底部電極設置在一或多個內連線層的頂部內連線層中的導孔上。 此結構也包含在一或多個磁穿隧接面結構的每個側壁表面上的第一間隔物,以及在一或多個磁穿隧接面結構的每個側壁表面之上和在頂部內連線層之上的金屬化合物層,其中金屬化合物層形成第二間隔物,第二間隔物比第一間隔物薄。 此結構也包含在金屬化合物層上的第三間隔物,其中第三間隔物比第二間隔物厚,並且第三間隔物設置在磁穿隧接面結構之間。
在一些實施例中,第一間隔物、金屬化合物層和第三間隔物形成間隔物堆疊,其具有小於30nm的厚度。
在一些實施例中,金屬化合物層包含鋁基氮化物或鋁基氧化物,其厚度在5Å和50Å之間。
在一些實施例中,金屬化合物層包含氧化鋁層,其具有的氧與鋁的比值在1.2和2.3之間,且其具有的鋁原子百分比在30和45之間。
在一些實施例中,金屬化合物層包含氧化鈦、氮化鈦或氧化釕。
在一些實施例中,第一間隔物的厚度在30Å和200Å之間,並且包含氮化矽、碳氮化矽或前述之組合。
在一些實施例中,第三間隔物的厚度小於200Å,並且包含氮化矽、碳氮化矽、氧化矽、摻雜碳的氧化矽、碳氮氧化矽或前述之組合。
在一些實施例中,磁阻式隨機存取記憶體結構更包含層間電介質圍繞第三間隔物;以及另一內連線層在層間電介質和一或多個磁穿隧接面結構之上,其中一或多個磁穿隧接面結構的頂部電極與另一內連線層中的導孔接觸。
在一些實施例中,磁阻式隨機存取記憶體結構包含在基底上方的內連線層,其具有線和導孔,以及設置在內連線層中的導孔上方的磁穿隧接面(MTJ)結構,其中磁穿隧接面結構的底部電極與內連線層中的導孔接觸。 此結構還包含在磁穿隧接面結構的每個側壁表面上的第一間隔物,以及在第一間隔物和內連線層上方的第二間隔物,其中第二間隔物包含金屬化合物層。
在一些實施例中,磁阻式隨機存取記憶體結構更包含第三間隔物;以及介電層圍繞第三間隔物,其中介電層的頂表面與第三間隔物的頂表面和磁穿隧接面結構的頂部電極的頂表面共平面。
在一些實施例中,第一間隔物、第二間隔物和第三間隔物的組合厚度小於30nm。
在一些實施例中,這些磁穿隧接面結構以92nm至80nm的間距分開。
在一些實施例中,金屬化合物層的厚度小於50Å,且包含氧化鋁、氮化鋁、氮化鈦、氧化鈦或氧化釕。
在一些實施例中,在內連線層與基底之間插入另一內連線層、多個接點層和多個電晶體。
以上概述了數個實施例的部件,使得在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的概念。在本發明所屬技術領域中具有通常知識者應該理解,可以使用本發明實施例作為基礎,來設計或修改其他製程和結構,以實現與在此所介紹的實施例相同的目的及/或達到相同的優點。在本發明所屬技術領域中具有通常知識者也應該理解,這些等效的結構並不背離本發明的精神和範圍,並且在不背離本發明的精神和範圍的情況下,在此可以做出各種改變、取代和其他選擇。因此,本發明之保護範圍當視後附之申請專利範圍所界定為準。
100‧‧‧方法; 110、120、130、140、150‧‧‧操作; 200‧‧‧磁穿隧接面層; 205‧‧‧內連線層; 210‧‧‧底部電極; 215‧‧‧磁穿隧接面堆疊; 220‧‧‧頂部電極; 225‧‧‧導孔; 230‧‧‧阻障層; 235‧‧‧金屬填充物; 240、245‧‧‧層間介電(ILD)層; 250、255‧‧‧蝕刻停止層; 300‧‧‧磁穿隧接面(MTJ)結構; P‧‧‧間距; 400‧‧‧第一間隔物材料; 500‧‧‧第一間隔物; 600‧‧‧金屬化合物層(第二間隔物); 800‧‧‧第三間隔物; 805‧‧‧介電層。
為了讓本發明實施例能更容易理解,以下配合所附圖式作詳細說明。應該注意,根據工業上的標準範例,各個部件未必按照比例繪製。實際上,為了讓討論清晰易懂,各個部件的尺寸可以被任意放大或縮小。 第1圖為根據本發明的一些實施例,形成具有間隔物堆疊的磁穿隧接面結構之示範方法的流程圖,此間隔物堆疊具有金屬化合物層。 第2圖為根據本發明的一些實施例,在內連線層上方的示範磁穿隧接面層的剖面示意圖。 第3圖為根據本發明的一些實施例,在微影和蝕刻製程之後,位於內連線層中的導孔上方之磁穿隧接面結構的剖面示意圖。 第4圖為根據本發明的一些實施例,在沉積第一間隔物層之後,內連線層上方之磁穿隧接面結構的剖面示意圖。 第5圖為根據本發明的一些實施例,在第一間隔物層的回蝕刻製程之後,內連線層上方之磁穿隧接面結構的剖面示意圖。 第6圖為根據本發明的一些實施例,在沉積金屬化合物層之後,內連線層上方之磁穿隧接面結構的剖面示意圖。 第7圖為根據本發明的一些實施例,在金屬化合物層的回蝕刻製程之後,內連線層上方之磁穿隧接面結構的剖面示意圖。 第8圖為根據本發明的一些實施例,在沉積第三間隔物層和介電層之後,內連線層上方之磁穿隧接面結構的剖面示意圖。 第9圖為根據本發明的一些實施例,在化學機械平坦化製程之後,內連線層上方之具有間隔物堆疊的磁穿隧接面結構的剖面示意圖。
205‧‧‧內連線層
210‧‧‧底部電極
215‧‧‧磁穿隧接面堆疊
220‧‧‧頂部電極
225‧‧‧導孔
230‧‧‧阻障層
235‧‧‧金屬填充物
240、245‧‧‧層間介電(ILD)層
250、255‧‧‧蝕刻停止層
300‧‧‧磁穿隧接面(MTJ)結構
500‧‧‧第一間隔物
600‧‧‧金屬化合物層(第二間隔物)
800‧‧‧第三間隔物
805‧‧‧介電層

Claims (14)

  1. 一種磁阻式隨機存取記憶體的製造方法,包括:形成多個磁穿隧接面結構在一內連線層上;沉積一第一間隔物層在該些磁穿隧接面結構和該內連線層之上,其中蝕刻該第一間隔物層以暴露出該些磁穿隧接面結構的部分頂部電極和部分該內連線層;沉積一第二間隔物層在該第一間隔物層、該些磁穿隧接面結構和該內連線層之上,其中該第二間隔物層比該第一間隔物層薄,且該第二間隔物層包括一金屬化合物;以及蝕刻該第二間隔物層,以暴露出該些磁穿隧接面結構的部分頂部電極。
  2. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體的製造方法,其中沉積該第二間隔物層包括:將該第一間隔物層、該些磁穿隧接面結構和該內連線暴露於氨電漿或氮電漿;將該第一間隔物層、該些磁穿隧接面結構和該內連線暴露於三甲基鋁(trimethylaluminum)前驅物,以在該第一間隔物層、該些磁穿隧接面結構和該內連線上形成一部分地分解的前驅物層;以及將該部分地分解的前驅物層暴露於氨氣以形成氮化鋁,或者暴露於1-丁醇(1-butanol)氣體以形成氧化鋁。
  3. 如申請專利範圍第1或2項所述之磁阻式隨機存取記憶體的製造方法,其中該金屬化合物包括氧化鋁,其具有的氧與鋁的比值在1.2和2.3之間,且其具有的介電常數在7和9.5之間;或該金屬化合物包括氮化鋁,其具有的鋁與氮的比值在0.67和2.3之間,且其具有的介電常數在7和9.5之間。
  4. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體的製造方法,其中該金屬化合物包括氮化鈦、氧化鈦或氧化釕。
  5. 一種磁阻式隨機存取記憶體的結構,包括:一基底,具有一電晶體、一接點層和設置在該電晶體與該接點層上的一或多個內連線層;一或多個磁穿隧接面結構,在該一或多個內連線層上方,其中該一或多個磁穿隧接面結構的底部電極設置在該一或多個內連線層的一頂部內連線層中的導孔上;一第一間隔物,在該一或多個磁穿隧接面結構的每個部份側壁表面上;一金屬化合物層,在該一或多個磁穿隧接面結構的每個部份側壁表面上方和該頂部內連線層上方,其中該金屬化合物層形成一第二間隔物,該第二間隔物比該第一間隔物薄;以及一第三間隔物,在該金屬化合物層上,其中該第三間隔物比該第二間隔物厚,並且該第三間隔物設置在該些磁穿隧接面結構之間。
  6. 如申請專利範圍第5項所述之磁阻式隨機存取記憶體的結構,其中該第一間隔物、該金屬化合物層和該第三間隔物形成一間隔物堆疊,該間隔物堆疊具有小於30nm的厚度。
  7. 如申請專利範圍第5或6項所述之磁阻式隨機存取記憶體的結構,其中該金屬化合物層包括鋁基氮化物、鋁基氧化物、氧化鈦、氮化鈦或氧化釕,該金屬化合物層的厚度在5Å和50Å之間。
  8. 如申請專利範圍第5或6項所述之磁阻式隨機存取記憶體的結構,其中該金屬化合物層包括氧化鋁層,其具有的氧與鋁的比值在1.2和2.3之間,且其具有的鋁原子百分比在30和45之間。
  9. 如申請專利範圍第5或6項所述之磁阻式隨機存取記憶體的結構,其中該第一間隔物的厚度在30Å和200Å之間,並且包括氮化矽、碳氮化矽或前述之組合。
  10. 如申請專利範圍第5或6項所述之磁阻式隨機存取記憶體的結構,其中該第三間隔物的厚度小於200Å,並且包括氮化矽、碳氮化矽、氧化矽、摻雜碳的氧化矽、碳氮氧化矽或前述之組合。
  11. 一種磁阻式隨機存取記憶體的結構,包括:一內連線層,在一基底上且包括多個線和多個導孔;多個磁穿隧接面結構,設置在該內連線層中的該些導孔上方,其中該些磁穿隧接面結構的底部電極與該內連線層中的該些導孔接觸;一第一間隔物,在該些磁穿隧接面結構的每個部份側壁表面上;以及一第二間隔物,在該第一間隔物之上和直接接觸該內連線層,其中該第二間隔物包括一金屬化合物層,且該第二間隔物的一底面係低於在該內連線層中的該些導孔的頂表面。
  12. 如申請專利範圍第11項所述之磁阻式隨機存取記憶體的結構,更包括:一第三間隔物;以及一介電層,圍繞該第三間隔物,其中該介電層的頂表面與該第三間隔物的頂表面和該些磁穿隧接面結構的頂部電極的頂表面共平面。
  13. 如申請專利範圍第11項所述之磁阻式隨機存取記憶體的結構,其中該些磁穿隧接面結構以92nm至80nm的間距分開。
  14. 如申請專利範圍第11至13項中任一項所述之磁阻式隨機存取記憶體的結構,其中該金屬化合物層的厚度小於50Å,且包括氧化鋁、氮化鋁、氮化鈦、氧化鈦或氧化釕。
TW108122497A 2018-06-27 2019-06-27 磁阻式隨機存取記憶體的製造方法及結構 TWI738017B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690724P 2018-06-27 2018-06-27
US62/690,724 2018-06-27
US16/129,088 US10879456B2 (en) 2018-06-27 2018-09-12 Sidewall spacer stack for magnetic tunnel junctions
US16/129,088 2018-09-12

Publications (2)

Publication Number Publication Date
TW202006984A TW202006984A (zh) 2020-02-01
TWI738017B true TWI738017B (zh) 2021-09-01

Family

ID=68886255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122497A TWI738017B (zh) 2018-06-27 2019-06-27 磁阻式隨機存取記憶體的製造方法及結構

Country Status (5)

Country Link
US (3) US10879456B2 (zh)
KR (1) KR102292354B1 (zh)
CN (1) CN110649061B (zh)
DE (1) DE102019116882B4 (zh)
TW (1) TWI738017B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10879456B2 (en) 2018-06-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer stack for magnetic tunnel junctions
CN109075168A (zh) 2018-07-24 2018-12-21 长江存储科技有限责任公司 具有耐腐蚀复合间隙壁的三维存储器件
US10991876B2 (en) * 2018-10-31 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods to improve magnetic tunnel junction memory cells by treating native oxide
TWI797357B (zh) * 2019-07-17 2023-04-01 聯華電子股份有限公司 半導體元件及其製作方法
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
CN112670403B (zh) * 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构
US11532548B2 (en) * 2020-02-19 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment for improving interface between etch stop layer and copper interconnect
JP2021150485A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
CN113725254B (zh) * 2020-05-25 2023-08-18 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US11672180B2 (en) 2020-08-11 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US11672184B2 (en) 2020-08-14 2023-06-06 United Microelectronics Corp. Magnetic tunnel junction (MTJ) device and manufacturing method thereof
US11849647B2 (en) 2021-03-04 2023-12-19 International Business Machines Corporation Nonmetallic liner around a magnetic tunnel junction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160359101A1 (en) * 2014-03-28 2016-12-08 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method
US20170053967A1 (en) * 2015-07-28 2017-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce cmp dishing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527533B1 (ko) * 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
US9299745B2 (en) * 2014-05-08 2016-03-29 GlobalFoundries, Inc. Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
US11104990B2 (en) * 2015-09-11 2021-08-31 Versum Materials Us, Llc Methods for depositing a conformal metal or metalloid silicon nitride film and resultant films
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
IL258508B2 (en) 2015-10-06 2024-10-01 Versum Mat Us Llc Methods for depositing a conformal metal or layer of metal-like silicon nitride
US9515252B1 (en) * 2015-12-29 2016-12-06 International Business Machines Corporation Low degradation MRAM encapsulation process using silicon-rich silicon nitride film
US10454021B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
CN107527994B (zh) * 2016-06-20 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
KR102593384B1 (ko) * 2016-10-26 2023-10-26 에스케이하이닉스 주식회사 전자 장치 및 제조 방법
KR20190011461A (ko) * 2017-07-25 2019-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10840439B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10879456B2 (en) 2018-06-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer stack for magnetic tunnel junctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160359101A1 (en) * 2014-03-28 2016-12-08 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US20170053967A1 (en) * 2015-07-28 2017-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce cmp dishing
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method

Also Published As

Publication number Publication date
KR20200001539A (ko) 2020-01-06
US20230413680A1 (en) 2023-12-21
DE102019116882A1 (de) 2020-01-02
DE102019116882B4 (de) 2024-02-29
CN110649061A (zh) 2020-01-03
KR102292354B1 (ko) 2021-08-25
US10879456B2 (en) 2020-12-29
US20200006641A1 (en) 2020-01-02
CN110649061B (zh) 2022-12-13
US11785858B2 (en) 2023-10-10
US20210119116A1 (en) 2021-04-22
TW202006984A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
TWI738017B (zh) 磁阻式隨機存取記憶體的製造方法及結構
US11696510B2 (en) Diffusion layer for magnetic tunnel junctions
TWI643292B (zh) 形成金屬內連線的方法以及使用該方法製造半導體裝置的方法
US20210119120A1 (en) Memory device and method for fabricating the same
US11818964B2 (en) Spacer scheme and method for MRAM
US11031236B2 (en) Method for improving surface of semiconductor device
TW202131406A (zh) 使用電漿處理的金屬膜蝕刻方法
US20230253247A1 (en) Interconnect structure with dielectric cap layer and etch stop layer stack
TW202022146A (zh) 半導體裝置的形成方法
US20180197774A1 (en) Cobalt contact and interconnect structures
CN111128863A (zh) 半导体互连结构和形成半导体结构的方法
TWI750778B (zh) 積體電路結構及其形成方法
KR100946036B1 (ko) 반도체 소자의 제조 방법
KR100891524B1 (ko) 반도체 소자의 제조방법