TWI737836B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI737836B
TWI737836B TW106135118A TW106135118A TWI737836B TW I737836 B TWI737836 B TW I737836B TW 106135118 A TW106135118 A TW 106135118A TW 106135118 A TW106135118 A TW 106135118A TW I737836 B TWI737836 B TW I737836B
Authority
TW
Taiwan
Prior art keywords
layer
pixel
electrode
display device
opposite electrode
Prior art date
Application number
TW106135118A
Other languages
English (en)
Other versions
TW201820609A (zh
Inventor
鄭知泳
金娥瓏
李娟和
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201820609A publication Critical patent/TW201820609A/zh
Application granted granted Critical
Publication of TWI737836B publication Critical patent/TWI737836B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置，包含：基板；設置於基板上之第一畫素電極、第二畫素電極以及畫素界定層，畫素界定層包含設置於第一畫素電極與第二畫素電極間之一部分以及分別與第一畫素電極及第二畫素電極交疊之複數開口；第一中間層，位於第一畫素電極上且包含第一發射層；第二中間層，位於第二畫素電極上且包含與第一發射層相間隔之第二發射層；第一相對電極，位於第一中間層上；第二相對電極，位於第二中間層上且與第一相對電極相間隔；以及佈線層，與畫素界定層之部分交疊且與第一相對電極及第二相對電極之複數相應部分接觸並交疊。

Description

顯示裝置
本申請案主張於2016年11月15日提出申請之韓國專利申請案第10-2016-0152241號之優先權及權利，該韓國專利申請案出於所有目的以引用方式併入本文中，就像完全陳述於本文中一樣。
實例性實施例係關於一種顯示裝置。
一有機發光顯示裝置係為一種包含複數畫素之顯示裝置，該等畫素各自包含一有機發光二極體。一有機發光二極體可包含一畫素電極、面對該畫素電極之一相對電極、及位於該畫素電極與該相對電極間之一發射層。一「全色(full color)」有機發光顯示裝置可包含分別經由對應發射層發射不同顏色之複數畫素區域，並且包含作為一共同體(或一層)設置於複數畫素之上之一相對電極。
以上在此章節中所揭露之資訊僅用於增強對本發明概念之背景之理解，且因此，其可能含有並不形成為此項技術中具有通常知識者所已知的先前技術之資訊。
根據某些實例性實施例，一種顯示裝置包含一基板、一第一畫素電極、一第二畫素電極、一畫素界定層(pixel-defining layer)、一第一中間層(intermediate layer)、一第二中間層、一第一相對電極(opposite electrode)、一第二相對電極、及一佈線層(wiring layer)。該基板包含一第一畫素區域及一第二畫素區域。該第一畫素區域藉由一非畫素區域與該第二畫素區域相間隔。 該第一畫素電極與該第一畫素區域交疊。該第二畫素電極與該第二畫素區域交疊。該畫素界定層包含與該第一畫素電極交疊之一第一開口及與該第二畫素電極交疊之一第二開口。該第一中間層位於該第一畫素電極上。該第一中間層包含一第一發射層。該第二中間層位於該第二畫素電極上。該第二中間層包含與該第一發射層相間隔之一第二發射層。該第一相對電極位於該第一中間層上。 該第二相對電極位於該第二中間層上。該第二相對電極與該第一相對電極相間隔。該佈線層與該非畫素區域交疊。該佈線層接觸該第一相對電極及該第二相對電極之複數相應部分。
根據某些實例性實施例，一種顯示裝置包含一基板、複數畫素電極、一畫素界定層、複數發射層、複數相對電極、及一佈線層。該等畫素電極設置於該基板上。該畫素界定層設置於該基板上。該畫素界定層包含設置於該等畫素電極間之一部分以及分別與該等畫素電極交疊之複數開口。該等發射層分別設置於該等畫素電極上。該等相對電極分別設置於該等發射層上。該等相對電極彼此相間隔。該佈線層與該畫素界定層之該部分交疊。該等相對電極之複數相應部分與該佈線層之複數對應部分交疊，以形成複數電連接。
根據某些實例性實施例，可藉由逐畫素地提供複數相對電極並利用一佈線層在該等相對電極之間形成複數電連接來減小一壓降(voltage drop)。 如此一來，可減輕亮度偏差(brightness deviation)之發生。此外，某些實例性 實施例可防止(或減輕)一下伏層被一沈積遮罩遮光(chop)並防止(或減輕)顯示品質之降低。
上述一般說明及以下詳細說明係為實例性及解釋性的，且旨在提供對所主張標的物之進一步解釋。
1~6:顯示裝置
100:基板
101:緩衝層
103:閘極絕緣層
105:介電層
107:層間絕緣層
109:平坦化絕緣層
110:電路元件層
120:畫素界定層
130:佈線層
130′:佈線層
130A:佈線層
130B:佈線層
130B′:佈線層
130C:佈線層
130D:佈線層
130E:佈線層
131:第一金屬層
131′:第一金屬層
132:光透射層
132′:光透射層
133:第二金屬層
133′:第二金屬層
211~213:第一畫素電極至第三畫素電極
221~223:第一中間層至第三中間層
221′~223′:第一中間層至第三中間層
221a:第一功能層
221b:發射層
221c:第二功能層
231~233:第一相對電極至第三相對電極
231′~233′:第一相對電極至第三相對電極
231′′~233′′:第一相對電極至第三相對電極
231′′′~233′′′:第一相對電極至第三相對電極
231′′′′~233′′′′:第一相對電極至第三相對電極
240h:接觸孔
241~243:第一保護層至第三保護層
241′~243′:第一保護層至第三保護層
241′′~243′′:第一保護層至第三保護層
241′′′~243′′′:第一保護層至第三保護層
241′′′′~243′′′′:第一保護層至第三保護層
1010:第一遮蔽層
1020:第二遮蔽層
1030:第三遮蔽層
1110:第一輔助層
1120:第二輔助層
1130:第三輔助層
1210:第一光敏性圖案層
1220:第二光敏性圖案層
1230:第三光敏性圖案層
A1:驅動半導體層
A2:開關半導體層
AOR1:第一輔助開口區
CE1:第一儲存電容器極板
CE2:第二儲存電容器極板
Cst:儲存電容器
D1:驅動汲電極
D2:開關汲電極
DA:顯示(或工作)區域
DL:資料線
Dm:資料訊號
EL:發射控制線
ELVDD:驅動電壓
ELVSS:共同電壓
En:發射控制訊號
G1:驅動閘電極
G2:開關閘電極
IV:部分
K:方向
L1~L2:光
NPA:非畫素區域
OLED:有機發光二極體
OLED1~OLED3:第一有機發光二極體至第三有機發光二極體
OLED1′~OLED3′:第一有機發光二極體至第三有機發光二極體
OLED1′′~OLED3′′:第一有機發光二極體至第三有機發光二極體
OLED1′′′~OLED3′′′:第一有機發光二極體至第三有機發光二極體
OLED1′′′′~OLED3′′′′:第一有機發光二極體至第三有機發光二
極體
OP1:開口
OP2:附加開口
OP3:附加開口
OR1:第一開口區
P:畫素
P′:畫素
P1~P3:第一畫素至第三畫素
PA:周邊區域
PA1~PA3:第一畫素區域至第三畫素區域
PC:畫素電路
PC′:畫素電路
PL:驅動電壓線
S1:驅動源電極
S2:開關源電極
SL:掃描線
SLn:第一掃描線
SLn-1:第二掃描線
SLn+1:第三掃描線
Sn:第一掃描訊號
Sn-1:第二掃描訊號
Sn+1:第三掃描訊號
T1:驅動薄膜電晶體
T2:開關薄膜電晶體
T3:補償薄膜電晶體
T4:第一初始化薄膜電晶體
T5:第一發射控制薄膜電晶體
T6:第二發射控制薄膜電晶體
T7:第二初始化薄膜電晶體
VINT:初始化電壓
VL:初始化電壓線
W11~W13:寬度
W21~W23:寬度
W31~W33:寬度
x、y、z:軸線
為達成對本發明概念之進一步理解而包含且併入本說明書中並構成本說明書一部分的附圖例示本發明概念之實例性實施例，且與該說明一起用於解釋本發明概念之原理。
第1圖係為根據一或多個實例性實施例之一顯示裝置之平面圖；第2A圖及第2B圖係為根據各種實例性實施例之一畫素之等效電路圖；第3圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖；第4圖係為根據一或多個實例性實施例，第3圖所示顯示裝置之第IV部分之放大剖視圖；第5圖係為根據一或多個實例性實施例，沿一方向K觀看到的第3圖所示顯示裝置之平面圖；第6圖係為根據一或多個實例性實施例，沿方向K觀看到的第3圖所示顯示裝置之平面圖；第7A圖及第7B圖係為根據各種實例性實施例之顯示裝置之電路元件層之剖視圖； 第8A圖、第8B圖、第8C圖、第8D圖、第8E圖、第8F圖、第8G圖、及第8H圖係為根據一或多個實例性實施例，在各種製造階段處第3圖所示顯示裝置之剖視圖；第9圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖；第10圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖；第11圖係為根據一或多個實例性實施例，沿一方向K觀看到的第10圖所示顯示裝置之平面圖；第12圖係為根據一或多個實例性實施例，沿方向K觀看到的第10圖所示顯示裝置之平面圖；第13A圖、第13B圖、第13C圖、第13D圖、第13E圖、及第13F圖係為根據一或多個實例性實施例，在各種製造階段處第10圖所示顯示裝置之剖視圖；第14圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖；第15A圖、第15B圖、第15C圖、第15D圖、及第15E圖係為根據一或多個實例性實施例，在各種製造階段處第14圖所示顯示裝置之剖視圖；以及第16圖及第17圖係為根據各種實例性實施例之顯示裝置之剖視圖。
在以下說明中，為便於解釋，陳述眾多特定細節以達成對各種實例性實施例之透徹理解。然而，顯而易見，在沒有此等特定細節或具有一或多個等效方案之情形下，亦可實踐各種實例性實施例。在其他例項中，以方塊圖 形式顯示眾所周知之結構及器件，以避免不必要地使各種實例性實施例模糊不清。
除非另有規定，否則所例示實例性實施例應被理解為提供各種實例性實施例之具有不同細節之實例性特徵。因此，除非另有規定，否則可以其他方式組合、分離、互換及/或重新排列各個圖解之特徵、組件、模組、層、膜、面板、區、態樣等(下文中統稱為「元件」)等，此並不背離所揭露之實例性實施例。
通常提供在附圖中使用之交叉影線(cross-hatching)及/或陰影(shading)，以使相鄰元件間之邊界清楚。因此，除非有規定，否則存在及不存在交叉影線或陰影皆不表達或表明對特定材料、材料性質、尺寸、比例、所例示元件間之共性、及/或元件之任何其他特性、屬性、性質等之任何偏好或要求。此外，在附圖中，為清晰起見且為便於說明，可擴大各元件之大小及相對大小。當一實例性實施例可以不同之方式來實施時，可與所述次序不同地來執行一特定過程次序。舉例而言，可實質上同時執行或以與所述次序相反之一次序來執行二個被連續闡述之過程。此外，相同參考編號表示相同元件。
當將一元件稱作位於另一元件「上」、「連接至」或「耦合至」另一元件時，該元件可係直接位於該另一元件上、直接連接至或直接耦合至該另一元件，或者可能存在複數中間元件。然而，當將一元件稱作「直接」位於另一元件「上」、「直接連接至」或「直接耦合至」另一元件時，不存在中間元件。此外，X軸線、Y軸線及Z軸線並非僅限於一直角座標系之三個軸線，而是可以一更廣泛意義來解釋。舉例而言，X軸線、Y軸線及Z軸線可彼此垂直，或者可表示不彼此垂直之不同方向。對於本發明，可將「X、Y及Z至少其中之一」以及「選自由X、Y及Z組成之群組之至少一者」理解為僅X、僅Y、僅Z、或者X、Y及Z其中之二或更多者之任一組合(例如XYZ、XYY、YZ及ZZ)。 本文中所使用之用語「及/或」包含相關聯所列各項其中之一或多者之任意及所有組合。
雖然本文中可使用用語「第一」、「第二」等來闡述各種元件，但此等元件不應受此等用語限制。此等用語僅用於將一個元件與另一元件區分開。因此，下文所論述之一第一元件可被稱為一第二元件，此並不背離本發明之教示內容。
為便於說明，本文中可使用例如「在...下方(beneath)」、「在...下面(below)」、「在...之下(under)」、「下部(lower)」、「在...上方(above)」、「上部(upper)」、「在...之上(over)」等空間相對性用語，且藉此該等用語可用於闡述如附圖中所例示一個元件與另一(些)元件之關係。 空間相對性用語旨在除圖式中所繪示之定向以外亦囊括一設備在使用、運行及/或製造時之不同定向。舉例而言，若將圖式中之設備翻轉，則闡述為在其他元件或特徵「下面」或「下方」之元件則將被定向成在其他元件或特徵「上方」。 因此，實例性用語「在...下面」可囊括在...上方及在...下面二種定向。此外，可以其他方式對設備進行定向(例如：旋轉90度或以其他定向形式)，且因此，可相應地解釋本文中所使用之空間相對性描述語。
本文中所使用之用語僅用於闡述特定實施例而並非旨在進行限制。除非上下文另有清晰指示，否則本文中所使用之單數形式「一(a、an)」及「該(the)」皆旨在亦包含複數形式。此外，當在本說明書中使用用語「包含(comprise、comprising、include及/或including)」時，係指明所陳述特徵、整數、步驟、操作、元件、組件、及/或其群組之存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其群組之存在或添加。亦應注意，本文中所使用之用語「實質上(substantially)」、「約(about)」、及其他類似用語係用作近似用語而非用作程度用語，且因此用於考量到此項技 術中具有通常知識者將認識到的所量測值、所計算值及/或所提供值之固有偏差。
本文中參照作為理想化實例性實施例及/或中間結構之示意圖的剖視圖來闡述各種實例性實施例。因此，預期會因例如製造技術及/或容差而與該等圖解所示形狀有所變化。因此，本文中所揭露之實例性實施例不應被理解為僅限於各區之特定所例示形狀，而是應包含因例如製造引起之形狀偏差。 如此一來，圖式中所例示之各區本質上係示意性的，且此等區之形狀可能並不例示一裝置之各區之實際形狀且因此並非旨在進行限制。
除非另有定義，否則本文中所使用之所有用語(包含技術用語及科學用語)皆具有與本發明所屬技術中具有通常知識者通常所理解之含義相同的含義。例如常用字典中所定義之用語等用語應被解釋為具有與其在相關技術背景中之含義相一致之一含義，而不應被解釋為具有一理想化或過度形式化意義，除非本文中明確如此定義。
第1圖係為根據一或多個實例性實施例之一顯示裝置之平面圖。
參照第1圖，顯示裝置1包含一顯示(或工作)區域DA及一周邊區域PA，周邊區域PA係為一非顯示(或非工作)區域。顯示區域DA中具有複數各自包含一顯示元件(圖中未顯示)(例如：一有機發光二極體)之畫素P，且該等畫素P用於顯示影像。周邊區域PA係為不顯示影像之一區域，且可包含一掃描驅動器及一資料驅動器以提供欲施加至顯示區域DA中之畫素P之電訊號，且亦可包含複數電力(或傳輸)線以提供電力(例如：一驅動電壓及一共同電壓)。
第2A圖及第2B圖係為根據各種實例性實施例之一畫素之等效電路圖。
參照第2A圖，各該畫素P包含連接至一掃描線SL及一資料線DL之一畫素電路PC、以及連接至畫素電路PC之一有機發光二極體OLED。
畫素電路PC包含一驅動薄膜電晶體(thin film transistor；TFT)T1、一開關薄膜電晶體T2、及一儲存電容器Cst。開關薄膜電晶體T2連接至掃描線SL及資料線DL，並因應於經由掃描線SL所輸入之一掃描訊號Sn而將經由資料線DL所輸入之一資料訊號Dm傳遞至驅動薄膜電晶體T1。
儲存電容器Cst連接至開關薄膜電晶體T2及一驅動電壓線PL，且儲存與經由開關薄膜電晶體T2所接收之一電壓以及經由驅動電壓線PL所供應之一驅動電壓ELVDD二者之差相對應之一電壓。
連接至驅動電壓線PL及儲存電容器Cst之驅動薄膜電晶體T1可因應於儲存電容器Cst中所儲存之電壓而控制自驅動電壓線PL流動至有機發光二極體OLED之一驅動電流。有機發光二極體OLED之一相對電極接收一共同電壓ELVSS。有機發光二極體OLED可發射亮度與該驅動電流對應之光。
雖然第2A圖例示其中畫素P包含二個薄膜電晶體及一個儲存電容器之一實例性實施例，但實例性實施例並非僅限於此。
參照第2B圖，畫素電路PC′可包含驅動薄膜電晶體T1及開關薄膜電晶體T2、一補償薄膜電晶體T3、一第一初始化薄膜電晶體T4、一第一發射控制薄膜電晶體T5、一第二發射控制薄膜電晶體T6、及一第二初始化薄膜電晶體T7。
驅動薄膜電晶體T1之一汲電極可經由第二發射控制薄膜電晶體T6電性連接至有機發光二極體OLED。驅動薄膜電晶體T1因應於開關薄膜電晶體T2之一開關操作而接收一資料訊號Dm並將驅動電流供應至有機發光二極體OLED。
開關薄膜電晶體T2之一閘電極連接至一第一掃描線SLn，且開關薄膜電晶體T2之一源電極連接至一資料線DL。開關薄膜電晶體T2之一汲電極可連接至驅動薄膜電晶體T1之一源電極且經由第一發射控制薄膜電晶體T5連接至一驅動電壓線PL。
開關薄膜電晶體T2執行其中使開關薄膜電晶體T2導通之開關操作，且因應於經由第一掃描線SLn所傳遞之一第一掃描訊號Sn而將經由資料線DL所傳遞之一資料訊號Dm傳遞至驅動薄膜電晶體T1之源電極。
補償薄膜電晶體T3之一閘電極可連接至第一掃描線SLn。補償薄膜電晶體T3之一源電極可連接至驅動薄膜電晶體T1之汲電極且經由第二發射控制薄膜電晶體T6連接至有機發光二極體OLED之一畫素電極。補償薄膜電晶體T3之一汲電極可連接至一儲存電容器Cst、第一初始化薄膜電晶體T4之一源電極、及驅動薄膜電晶體T1之一閘電極。補償薄膜電晶體T3可因應於經由第一掃描線SLn所傳遞之一第一掃描訊號Sn而被導通，俾使驅動薄膜電晶體T1之閘電極與驅動薄膜電晶體T1之汲電極彼此連接以使驅動薄膜電晶體T1能夠被進行二極體式連接(diode-connected)。
第一初始化薄膜電晶體T4之一閘電極可連接至一第二掃描線SLn-1。第一初始化薄膜電晶體T4之一汲電極可連接至一初始化電壓線VL。第一初始化薄膜電晶體T4之源電極可連接至儲存電容器Cst、補償薄膜電晶體T3之汲電極、及驅動薄膜電晶體T1之閘電極。第一初始化薄膜電晶體T4可因應於經由第二掃描線SLn-1所傳遞之一第二掃描訊號Sn-1而被導通，且可執行藉由將一初始化電壓VINT傳遞至驅動薄膜電晶體T1之閘電極來將驅動薄膜電晶體T1之閘電極之一電壓初始化之一操作。
第一發射控制薄膜電晶體T5之一閘電極可連接至一發射控制線EL。第一發射控制薄膜電晶體T5之一源電極可連接至驅動電壓線PL。第一發 射控制薄膜電晶體T5之一汲電極可連接至驅動薄膜電晶體T1之源電極及開關薄膜電晶體T2之汲電極。
第二發射控制薄膜電晶體T6之一閘電極可連接至發射控制線EL。 第二發射控制薄膜電晶體T6之一源電極可連接至驅動薄膜電晶體T1之汲電極及補償薄膜電晶體T3之源電極。第二發射控制薄膜電晶體T6之一汲電極可電性連接至有機發光二極體OLED之畫素電極。當第一發射控制薄膜電晶體T5與第二發射控制薄膜電晶體T6因應於經由發射控制線EL所傳遞之一發射控制訊號En而同時導通時，可將一驅動電壓ELVDD傳遞至有機發光二極體OLED，且驅動電流可流經有機發光二極體OLED。
第二初始化薄膜電晶體T7之一閘電極可連接至一第三掃描線SLn+1。第二初始化薄膜電晶體T7之一源電極可連接至有機發光二極體OLED之畫素電極。第二初始化薄膜電晶體T7之一汲電極可連接至初始化電壓線VL。 第二初始化薄膜電晶體T7可因應於經由第三掃描線SLn+1所傳遞之一第三掃描訊號Sn+1而導通且將有機發光二極體之畫素電極初始化。
儲存電容器Cst之電極其中之一可連接至驅動薄膜電晶體T1之閘電極、補償薄膜電晶體T3之汲電極以及第一初始化薄膜電晶體T4之源電極。 儲存電容器Cst之另一電極可連接至驅動電壓線PL。
有機發光二極體OLED之一相對電極接收一共同電壓ELVSS。當驅動電流在有機發光二極體OLED之畫素電極與相對電極之間流動時，有機發光二極體OLED可發射光。
畫素電路PC及PC′並非僅限於參照第2A圖及第2B圖所述之電路設計以及薄膜電晶體及儲存電容器之數目或受該等電路設計及該數目限制。 電路設計以及薄膜電晶體及儲存電容器之數目可以各種方式變化。
第3圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖。 第4圖係為根據一或多個實例性實施例，第3圖所示顯示裝置之第IV部分之放大剖視圖。
參照第3圖，一顯示區域DA包含一第一畫素區域至一第三畫素區域PA1、PA2及PA3、以及位於相鄰畫素區域間之複數非畫素區域NPA。複數畫素(例如：一第一畫素至一第三畫素P1、P2及P3)分別設置於第一畫素區域至第三畫素區域PA1、PA2及PA3中。在本說明書中，畫素區域對應於發射光之一區域，即一發射區域。
第一畫素至第三畫素P1、P2及P3可分別發射不同顏色。舉例而言，第一畫素P1可發射紅色，第二畫素P2可發射綠色，且第三畫素P3可發射藍色。在一或多個實例性實施例中，顯示區域DA可更包含能夠發射白色之一第四畫素(圖中未顯示)。然而，本發明涵蓋可結合各實例性實施例來利用任何適合之顏色及顏色群組。
一基板100可包含各種材料，例如：一玻璃材料或一塑膠材料；該塑膠材料，舉例而言，可為：聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚萘二甲酸乙二酯(polyethylene napthalate；PEN)、及聚醯亞胺(polyimide；PI)。當基板100包含一塑膠材料時，基板100可具有比當基板100包含一玻璃材料時更大之可撓性(flexibility)。
基板100上設置有包含一畫素電路PC之一電路元件層110。在一或多個實例性實施例中，畫素電路PC可包含參照第2A圖及第2B圖至少其中之一者所述之薄膜電晶體及儲存電容器。可設置有用於形成薄膜電晶體及儲存電容器之複數層(例如：一半導體層及複數電極層)，在該等層之間具有一絕緣層。各畫素電路PC分別被排列成對應於第一畫素至第三畫素P1、P2及P3。
電路元件層110上設置有畫素界定層120。畫素界定層120可包含與第一畫素區域至第三畫素區域PA1、PA2及PA3交疊之複數開口OP1。
第一畫素至第三畫素P1、P2及P3分別包含電性連接至畫素電路PC之第一有機發光二極體至第三有機發光二極體OLED1、OLED2及OLED3。 第一有機發光二極體至第三有機發光二極體OLED1、OLED2及OLED3其中之每一者包含一畫素電極、一相對電極以及包含一發射層之一中間層。
第一有機發光二極體OLED1包含一第一畫素電極211、一第一中間層221及一第一相對電極231。第二有機發光二極體OLED2包含一第二畫素電極212、一第二中間層222及一第二相對電極232。第三有機發光二極體OLED3包含一第三畫素電極213、一第三中間層223及一第三相對電極233。
第一畫素電極至第三畫素電極211、212及213之端部被畫素界定層120覆蓋，此可藉由增加第一相對電極至第三相對電極231、232及233與第一畫素電極至第三畫素電極211、212及213之端部間之距離來防止發生一電路短路。第一畫素電極至第三畫素電極211、212及213之上表面經由畫素界定層120中之開口OP1暴露出，且可分別與第一中間層至第三中間層221、222及223交疊。
第一畫素電極至第三畫素電極211、212及213係為分別與第一畫素區域至第三畫素區域PA1、PA2及PA3對應之島弧型(island-type)電極。第一畫素電極至第三畫素電極211、212及213在電路元件層110上彼此相間隔。 第一畫素電極至第三畫素電極211、212及213可係為反射電極或光透射電極。
在其中第一畫素電極至第三畫素電極211、212及213係為反射電極之情形中，第一畫素電極至第三畫素電極211、212及213可包含一反射層，該反射層包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、及Cr、或其一化合物至少其中之一。本發明亦涵蓋：第一畫素電極至第三畫素電極211、212及213 其中之每一者可包含一反射層及位於該反射層之上及/或下面之一透明導電氧化物(transparent conductive oxide；TCO)層。在一或多個實例性實施例中，第一畫素電極至第三畫素電極211、212及213其中之每一者可具有包含氧化銦錫/銀/氧化銦錫(ITO/Ag/ITO)之一三層式結構。
在其中第一畫素電極至第三畫素電極211、212及213係為光透射電極之情形中，第一畫素電極至第三畫素電極211、212及213可係為透明導電氧化物層。作為另一實例，第一畫素電極至第三畫素電極211、212及213其中之每一者可係為包含Ag或Ag合金之一薄金屬層，或者可係為包含該薄金屬層及位於該薄金屬層之上之一透明導電氧化物層之一多層式結構。
第一中間層至第三中間層221、222及223係為分別與第一畫素區域至第三畫素區域PA1、PA2及PA3對應之島弧型層。第一中間層至第三中間層221、222及223彼此相間隔。第一中間層至第三中間層221、222及223經由畫素界定層120之開口OP1分別設置於第一畫素電極至第三畫素電極211、212及213上。
參照第3圖及第4圖，第一中間層221包含一發射層221b。發射層221b可係為發射例如紅色光之一有機發射層。第一中間層221可在發射層221b之上及/或之下更包含一第一功能層221a及一第二功能層221c。第一功能層221a可包含一電洞注入層(hole injectionlayer；HIL)及/或一電洞傳輸層(hole transport layer；HTL)。第二功能層221c可包含一電子傳輸層(electron transport layer；ETL)及/或一電子注入層(electron injection layer；EIL)。
再次參照第3圖，第二中間層222包含係為發射例如綠色光之一有機發射層的一發射層。第二中間層222可在該發射層之上及/或之下更包含複數功能層，例如：一電洞注入層、一電洞傳輸層、一電子傳輸層、及/或一電子注入層。第三中間層223包含係為發射例如藍色光之一有機發射層的一發 射層。第三中間層223可在該發射層之上及/或之下更包含複數功能層，例如：一電洞注入層、一電洞傳輸層、一電子傳輸層、及/或一電子注入層。
第一中間層至第三中間層221、222及223可具有不同厚度。由於第一中間層至第三中間層221、222及223係藉由以下更詳細闡述之一製程被個別地及/或分別地進行圖案化，因而第一中間層至第三中間層221、222及223之功能層可具有不同材料及不同厚度。
第一相對電極至第三相對電極231、232及233係為分別與第一畫素區域至第三畫素區域PA1、PA2及PA3對應之島弧型電極。第一相對電極至第三相對電極231、232及233彼此相間隔。第一相對電極至第三相對電極231、232及233分別設置於第一中間層至第三中間層221、222及223上。
第一相對電極至第三相對電極231、232及233之寬度W21、W22及W23可大於第一中間層至第三中間層221、222及223之寬度W11、W12及W13。第一相對電極至第三相對電極231、232及233之端部可較第一中間層至第三中間層221、222及223之端部朝一佈線層130延伸更遠。第一相對電極至第三相對電極231、232及233之端部可接觸佈線層130，以將一共同電壓提供至第一相對電極至第三相對電極231、232及233。
第一相對電極至第三相對電極231、232及233可係為光透射電極或反射電極。第一相對電極至第三相對電極231、232及233可係為包含Ag、Mg、Al、Yb、Ca、Li及Au至少其中之一的薄金屬層或厚金屬層。舉例而言，第一相對電極至第三相對電極231、232及233可係為包含Ag、Mg、Al、Yb、Ca、LiF/Ca、LiF/Al、Al及Au至少其中之一的單層式結構或多層式結構。在一或多個實例性實施例中，第一相對電極至第三相對電極231、232及233可包含一薄金屬層，該薄金屬層包含Ag及Mg，其中Ag含量可大於Mg含量。
在一或多個實例性實施例中，第一相對電極至第三相對電極231、232及233可係為厚度較薄之光透射電極，或者可係為厚度較厚之反射電極。舉例而言，可使用包含Ag及Mg且具有介於約10埃(Å)至約15埃範圍內之一厚度之金屬作為具有一光透射特性之一電極，或者可使用包含Ag及Mg且具有為約50奈米(nm)或大於50奈米之一厚度之金屬作為一反射電極。
第一相對電極至第三相對電極231、232及233可分別覆蓋有一第一保護層至一第三保護層241、242及243。第一保護層至第三保護層241、242及243可防止第一相對電極至第三相對電極231、232及233(以及位於其下面之各層)在一製造製程期間受損。第一保護層至第三保護層241、242及243之寬度W31、W32及W33大於第一相對電極至第三相對電極231、232及233之寬度W21、W22及W23。舉例而言，第一保護層至第三保護層241、242及243之端部較第一相對電極至第三相對電極231、232及233之端部朝佈線層130延伸更遠。如此一來，第一保護層至第三保護層241、242及243之端部可接觸佈線層130。第一保護層至第三保護層241、242及243可包含一無機絕緣材料，例如SiOx、SiNx及/或SiON，且可係為單層或多層。
彼此相間隔之島弧型第一相對電極至第三相對電極231、232及233可經由佈線層130彼此電性連接。如此一來，第一相對電極至第三相對電極231、232及233可連接至一共同電力線並接收共同電壓ELVSS。
佈線層130對應於非畫素區域NPA。佈線層130設置於畫素界定層120上。佈線層130可直接接觸畫素界定層120。佈線層130可包含一導電材料(例如：一金屬或一透明導電氧化物)，且可係為一單層或一多層。
參照第3圖之一放大部分，第一相對電極231可延伸至與第一畫素區域PA1鄰近之非畫素區域NPA，以接觸佈線層130之一上表面。第一相對電極231之一部分(例如：第一相對電極231之一端部)可與佈線層130交疊。 同樣地，第二相對電極232及第三相對電極233其中之每一者可延伸至與一對應畫素區域鄰近之非畫素區域NPA，以接觸佈線層130之一上表面。第二相對電極232及第三相對電極233其中之每一者之一部分(例如：第二相對電極232及第三相對電極233其中之每一者之一端部)可與佈線層130交疊。如此一來，佈線層130可直接接觸第一相對電極至第三相對電極231、232及233。
第5圖係為根據一或多個實例性實施例，沿一方向K觀看到的第3圖所示顯示裝置之平面圖。第6圖係為根據一或多個實例性實施例，沿方向K觀看到的第3圖所示顯示裝置之平面圖。為方便例示及說明，第5圖及第6圖僅例示第3圖所示顯示裝置之畫素界定層120、佈線層130、及第一相對電極至第三相對電極231、232及233。
參照第5圖，在一或多個實例性實施例中，佈線層130在非畫素區域NPA中可具有一網格形式(mesh form)。佈線層130可設置於非畫素區域NPA中之畫素界定層120上且直接接觸第一相對電極至第三相對電極231、232及233。佈線層130可與第一相對電極至第三相對電極231、232及233之某些部分交疊。
參照第6圖，在一或多個實例性實施例中，非畫素區域NPA中設置有複數佈線層130′。各該佈線層130′在非畫素區域NPA中可具有一條帶形式(striped form)。具有條帶形式之佈線層130′可設置於非畫素區域NPA中之畫素界定層120上。佈線層130′可直接接觸第一相對電極至第三相對電極231、232及233，且與第一相對電極至第三相對電極231、232及233之某些部分交疊。
參照第5圖及第6圖，佈線層130及130′可被圖案化成各種形式。佈線層130及130′之形狀並非僅限於第5圖及第6圖中所例示之網格形式或條帶形式。亦應注意，佈線層130或130′可連接至第一相對電極至第三相對 電極231、232及233，俾使第一相對電極至第三相對電極231、232及233藉由佈線層130或130′彼此電性連接(或耦合)。例如：在X方向上彼此相鄰之第一相對電極至第三相對電極231、232及233可經由各佈線層130′中之一共同佈線層而彼此電性連接。
第7A圖及第7B圖係為根據各種實例性實施例之顯示裝置之電路元件層之剖視圖。
參照第7A圖，驅動薄膜電晶體T1可包含一驅動半導體層A1、一驅動閘電極G1、一驅動源電極S1、及一驅動汲電極D1。開關薄膜電晶體T2可包含一開關半導體層A2、一開關閘電極G2、一開關源電極S2、及一開關汲電極D2。儲存電容器Cst可包含一第一儲存電容器極板CE1及一第二儲存電容器極板CE2。
一閘極絕緣層103設置於驅動半導體層A1及開關半導體層A2與驅動閘電極G1及開關閘電極G2之間。一介電層105設置於第一儲存電容器極板CE1與第二儲存電容器極板CE2之間。一層間絕緣層107設置於驅動閘電極G1及開關閘電極G2與驅動源電極S1/驅動汲電極D1及開關源電極S2/開關汲電極D2之間。一平坦化絕緣層109設置於驅動源電極S1/驅動汲電極D1及開關源電極S2/開關汲電極D2上。
閘極絕緣層103可係為包含一無機材料(例如SiNx及/或SiOx)之一單層或一多層。介電層105及層間絕緣層107可係為包含一無機材料(例如SiOx、SiNx、及/或Al2O3)之單層或多層。平坦化層109可包含一有機材料，包括：通用聚合物(例如：聚甲基丙烯酸甲酯(polymethylmethacrylate；PMMA)或聚苯乙烯(polystyrene；PS))、具有酚系基團(phenol-based group)之聚合物衍生物、丙烯醯基系(acryl-based)聚合物、醯亞胺系(imide-based)聚合物、芳基醚系(aryl ether-based)聚合物、醯胺系(amide-based)聚合物、氟系 (fluorine-based)聚合物、對二甲苯系(p-xylene-based)聚合物、乙烯醇系(vinyl alcohol-based)聚合物或上列有機材料之摻合物。然而，實例性實施例並非僅限於此。
雖然第7A圖例示儲存電容器Cst與驅動薄膜電晶體T1交疊且驅動閘電極G1亦充當第一儲存電容器極板CE1，但實例性實施例並非僅限於此。
參照第7B圖，儲存電容器Cst不與驅動薄膜電晶體T1交疊。舉例而言，第一儲存電容器極板CE1與驅動閘電極G1包含相同材料。第二儲存電容器極板CE2包含與驅動源電極S1及驅動汲電極D1之材料相同之材料。層間絕緣層107可設置於第一儲存電容器極板CE1與第二儲存電容器極板CE2之間。
雖然參照第7A圖及第7B圖所述之實例性實施例包含使驅動薄膜電晶體T1之驅動閘電極G1及開關薄膜電晶體T2之開關閘電極G2分別設置於驅動半導體層A1及開關半導體層A2之上，但實例性實施例並非僅限於此。例如：驅動閘電極G1及開關閘電極G2可分別設置於驅動半導體層A1及開關半導體層A2下面。視驅動閘電極G1及開關閘電極G2之位置而定，在一或多個實例性實施例中，驅動半導體層A1及開關半導體層A2可直接設置於一緩衝層101上；或者，在其他實例性實施例中，驅動閘電極G1及開關閘電極G2可直接設置於緩衝層101上。本發明亦涵蓋：可結合一或多個實例性實施例來利用雙閘極結構(dual gate structure)。
第8A圖至第8H圖係為根據一或多個實例性實施例，在各種製造階段處第3圖所示顯示裝置之剖視圖。
參照第8A圖，在基板100上形成包含畫素電路PC之電路元件層110。在電路元件層110上形成第一畫素電極至第三畫素電極211、212及213。 第一畫素電極至第三畫素電極211、212及213分別對應於第一畫素區域至第三 畫素區域PA1、PA2及PA3。舉例而言，可藉由在電路元件層110上形成一初步畫素電極層(圖中未顯示)並接著將該初步畫素電極層圖案化來形成第一畫素電極至第三畫素電極211、212及213。由於以上已參照第3圖闡述了基板100之材料及第一畫素電極至第三畫素電極211、212及213之材料，因而不再進行贅述。
藉由在第一畫素電極至第三畫素電極211、212及213上形成一絕緣層(圖中未顯示)並接著將該絕緣層圖案化來形成畫素界定層120，畫素界定層120具有分別暴露出第一畫素電極至第三畫素電極211、212及213之開口OP1。 畫素界定層120之絕緣層可係為一有機材料。在一或多個實例性實施例中，畫素界定層120之絕緣層可係為一無機材料，或者可包含一有機材料及一無機材料。
參照第8B圖，在非畫素區域NPA中形成佈線層130。佈線層130可包含一導電材料(例如：金屬或透明導電氧化物)，且可係為一單層或一多層。其中，佈線層130係對應設置於畫素界定層120的上表面，且在畫素界定層120的各個開口OP1均無佈線層130，故可將無佈線層130之部分視為其開口區，而佈線層130各開口區係與畫素界定層120的各個開口OP1交疊。
可利用各種方法來形成佈線層130。在一或多個實例性實施例中，可藉由形成一導電材料層(圖中未顯示)並接著執行光微影並對該導電材料層進行濕式蝕刻或乾式蝕刻而在非畫素區域NPA中之畫素界定層120上形成佈線層130。對於該蝕刻，可使用乾式蝕刻來達成精細圖案化。在此種情形中，為防止第一畫素電極至第三畫素電極211、212及213受損，佈線層130之導電材料可包含蝕刻選擇性與第一畫素電極至第三畫素電極211、212及213之材料之蝕刻選擇性不同之一材料。
在一或多個實例性實施例中，可藉由在對應於佈線層130之一部分上形成一遮蔽層(圖中未顯示)，該遮蔽層包含一正型或負型抗蝕劑材料；並接著藉由例如熱蒸鍍(thermal evaporation)等方法沉積一導電材料來形成佈線層130。由於第一畫素電極至第三畫素電極211、212及213被該遮蔽層覆蓋，因而不同於上述乾式蝕刻，第一畫素電極至第三畫素電極211、212及213在形成佈線層130之一製程期間可不受損。在此種情形中，佈線層130之導電材料可包含與第一畫素電極至第三畫素電極211、212及213之材料相同之材料。
參照第8C圖，形成包含與第一畫素區域PA1對應之一開口部(open portion)之一第一遮蔽層1010。第一遮蔽層1010可包含一第一光敏性圖案層1210及一第一輔助層(auxiliary layer)1110，第一輔助層1110位於第一光敏性圖案層1210與畫素界定層120之間。
在一或多個實例性實施例中，可藉由以下所述之一製程來形成第一遮蔽層1010。
可在上面已形成有佈線層130之基板100之上形成一非光敏性有機材料層(圖中未顯示)，且可在該非光敏性有機材料層上形成一光阻劑層(圖中未顯示)。該非光敏性有機材料層可例如包含一氟系材料，但實例性實施例並非僅限於此。該光阻劑層可包含一正型光敏性材料。
可藉由將該光阻劑層的與第一畫素區域PA1對應之一部分曝光並顯影來形成具有一第一開口區OR1之第一光敏性圖案層1210。可藉由蝕刻經由第一開口區OR1而暴露出之非光敏性有機材料層來形成一第一輔助開口區AOR1。藉由該蝕刻，第一輔助層1110之第一輔助開口區AOR1可被形成為大於(例如：寬於)第一開口區OR1。
第一輔助層1110係沈積於佈線層130上，不覆蓋佈線層130之一端部，且因此暴露出佈線層130之該端部(例如：與第一畫素電極211相鄰之一端部)。
參照第8D圖，在上面已形成有第一遮蔽層1010之基板100之上依序形成第一中間層221、第一相對電極231及第一保護層241。由於以上已參照第3圖闡述了第一中間層221、第一相對電極231及第一保護層241之材料，因而不再進行贅述且以下主要闡述其製程。
可藉由熱蒸鍍來形成第一中間層221及第一相對電極231。用於形成第一中間層221及第一相對電極231之沈積材料可沿垂直於基板100之一方向及沿相對於基板100之一傾斜方向朝基板100移動。如此一來，第一中間層221之一端部及第一相對電極231之一端部可延伸至第一光敏性圖案層1210下面之一空間但不接觸第一輔助層1110。儘管該等沈積材料係沿傾斜方向沈積，但第一中間層221之端部及第一相對電極231之端部可具有正錐形狀(forward tapered shape)。第一相對電極231之端部可較第一中間層221之端部延伸更遠，俾使第一相對電極231具有較第一中間層221之一寬度大之一寬度且可接觸佈線層130。第一相對電極231可直接接觸佈線層130之一上表面，且可電性及直接連接至佈線層130。
在一或多個實例性實施例中，可藉由化學氣相沈積(chemical vapor deposition；CVD)來形成第一保護層241。用於形成第一保護層241之一沈積材料可沿垂直於基板100之方向及沿相對於基板100之傾斜方向朝基板100移動。如此一來，第一保護層241之端部可延伸至第一光敏性圖案層1210下面之空間但不接觸第一輔助層1110。第一保護層241之端部可具有一正錐形狀。 為防止第一相對電極231(及設置於其下面之各層)在一稍後之製程期間受損，第一保護層241可具有較第一相對電極231之一寬度大之一寬度。
參照第8E圖，藉由一剝離製程(lift-off process)來移除第一遮蔽層1010。在一或多個實例性實施例中，在其中第一輔助層1110係為一氟系材料之情形中，可利用一氟系溶劑來移除第一輔助層1110。在第一輔助層1110被移除時，位於第一輔助層1110上之第一光敏性圖案層1210、以及堆疊於第一光敏性圖案層1210上之第一中間層221、第一相對電極231及第一保護層241被同時移除。此外，第一中間層221、第一相對電極231及第一保護層241以島弧型形式留存於第一畫素區域PA1中。
第一保護層241可在剝離製程期間保護第一有機發光二極體OLED1。亦即，第一保護層241可在剝離製程期間防止用於移除第一遮蔽層1010之一材料(例如氟系溶劑)穿透至第一有機發光二極體OLED1中並使第一有機發光二極體OLED1受損。
參照第8F圖，形成包含與第二畫素區域PA2對應之一開口部之一第二遮蔽層1020。第二遮蔽層1020可包含一第二光敏性圖案層1220及位於第二光敏性圖案層1220與畫素界定層120間之一第二輔助層1120。第二輔助層1120及第二光敏性圖案層1220可分別包含與第一輔助層1110及第一光敏性圖案層1210之材料相同之材料，且可藉由以上所述之相同製程來形成。
可在上面已形成有第二遮蔽層1020之基板100之上依序形成第二中間層222、第二相對電極232及第二保護層242。由於以上已參照第3圖闡述了第二中間層222、第二相對電極232及第二保護層242之材料，因而不再進行贅述。可藉由熱蒸鍍來形成第二中間層222及第二相對電極232，且可藉由化學氣相沈積來形成第二保護層242。
用於形成第二中間層222、第二相對電極232及第二保護層242之沈積材料可沿垂直於基板100之方向及沿相對於基板100之傾斜方向朝基板 100移動。如此一來，第二中間層222之端部、第二相對電極232之端部及第二保護層242之端部可具有正錐形狀但不接觸第二輔助層1120。
第二相對電極232之一端部可較第二中間層222之一端部延伸更遠，俾使第二相對電極232具有較第二中間層222之一寬度大之一寬度且可接觸佈線層130。第二相對電極232可直接接觸佈線層130之一上表面且直接及電性連接至佈線層130。第二保護層242具有較第二相對電極232之一寬度大之一寬度，且因此可防止第二相對電極232(及設置於其下面之各層)受損。
可藉由一剝離製程來移除第二遮蔽層1020。舉例而言，可藉由利用一氟系溶劑移除第二輔助層1120來同時移除位於第二輔助層1120上之第二光敏性圖案層1220、第二中間層222、第二相對電極232及第二保護層242。此外，第二中間層222、第二相對電極232及第二保護層242以島弧型形式留存於第二畫素區域PA2中。
參照第8G圖，形成具有與第三畫素區域PA3對應之一開口部之一第三遮蔽層1030。第三遮蔽層1030可包含一第三光敏性圖案層1230及一第三輔助層1130，第三輔助層1130位於第三光敏性圖案層1230與畫素界定層120之間。第三輔助層1130及第三光敏性圖案層1230可分別包含與第一輔助層1110及第一光敏性圖案層1210之材料相同之材料，且可藉由與用於形成第一輔助層1110及第一光敏性圖案層1210之製程相同之製程來形成。
在上面已形成有第三遮蔽層1030之基板100之上依序形成第三中間層223、第三相對電極233及第三保護層243。由於以上已參照第3圖闡述了第三中間層223、第三相對電極233及第三保護層243之材料，因而不再進行贅述。可藉由熱蒸鍍來形成第三中間層223及第三相對電極233，且可藉由化學氣相沉積來形成第三保護層243。
用於形成第三中間層223、第三相對電極233及第三保護層243之沈積材料可沿垂直於基板100之方向及相對於基板100之傾斜方向朝基板100移動。如此一來，第三中間層223之端部、第三相對電極233之端部及第三保護層243之端部可具有正錐形狀但不接觸第三輔助層1130。
第三相對電極233之一端部可較第三中間層223之一端部延伸更遠，俾使第三相對電極233具有較第三中間層223之一寬度大之一寬度且可接觸佈線層130。第三相對電極233可直接接觸佈線層130之一上表面且電性及直接連接至佈線層130。第三保護層243具有較第三相對電極233之一寬度大之一寬度，且因此可防止第三相對電極233(及設置於其下面之各層)受損。
參照第8H圖，藉由一剝離製程來移除第三遮蔽層1030。舉例而言，可藉由利用一氟系溶劑移除第三輔助層1130來同時移除位於第三輔助層1130上之第三光敏性圖案層1230、第三中間層223、第三相對電極233及第三保護層243。此外，第三中間層223、第三相對電極233及第三保護層243以島弧型形式留存於第三畫素區域PA3中。
第9圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖。
參照第9圖，由於除一佈線層130A之構造外，顯示裝置2具有與參照第3圖所述之顯示裝置1之構造類似之一構造，因而以下主要闡述差異。
佈線層130A可具有一多層式結構，該多層式結構包含一第一金屬層131、一第二金屬層133、及位於第一金屬層131與第二金屬層133間之一光透射層132。佈線層130A可防止入射至顯示裝置2之光被佈線層130A反射，且因此可防止反射光被自外部觀看到。舉例而言，由第一金屬層131反射之光L2可相消性地干涉由第二金屬層133反射之光L1，且如此一來，自外部可能觀看不到光L1及L2。
雖然第一金屬層131及第二金屬層133可包含金屬(例如：Mo及Ti)，但實例性實施例並非僅限於此。光透射層132可包含一光透射無機材料，例如：SiOx或一透明氧化物。在其中光透射層132包含一絕緣材料(例如：SiOx)之情形中，佈線層130A之第二金屬層133可實質上充當一佈線，以將共同電壓ELVSS供應至第一相對電極至第三相對電極231、232及233。
可在如參照第8B圖所述形成第一電極至第三電極211、212及213之後形成佈線層130A。在此種情形中，佈線層130A(例如：第一金屬層131、第二金屬層133及光透射層132)之材料可包括具有與第一畫素電極至第三畫素電極211、212及213之材料之蝕刻選擇性不同之蝕刻選擇性之材料。
第10圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖。 第11圖係為根據一或多個實例性實施例，沿一方向K觀看到的第10圖所示顯示裝置之平面圖。第12圖係為根據一或多個實例性實施例，沿方向K觀看到的第10圖所示顯示裝置之平面圖。為方便說明，第11圖及第12圖僅例示第10圖所示顯示裝置之畫素界定層120、佈線層130B及第一相對電極至第三相對電極231′、232′及233′。第10圖至第12圖所示顯示裝置類似於第3圖、第5圖、及第6圖所示顯示裝置，且因此以下主要闡述差異。
參照第10圖，顯示裝置3包含基板100、包含畫素電路PC之電路元件層110、第一有機發光二極體至第三有機發光二極體OLED1′、OLED2′及OLED3′、以及第一保護層至第三保護層241′、242′及243′。
第一有機發光二極體至第三有機發光二極體OLED1′、OLED2′及OLED3′分別包含第一畫素電極至第三畫素電極211、212及213、第一中間層至第三中間層221′、222′及223′、以及第一相對電極至第三相對電極231′、232′及233′。第一有機發光二極體至第三有機發光二極體OLED1′、OLED2′及OLED3′分別為第一保護層至第三保護層241′、242′及243′所覆蓋。第 一保護層至第三保護層241′、242′及243′可係為包含一無機絕緣材料(例如：SiOx、SiNx及/或SiON)之單層或多層。
已參照第3圖及第4圖闡述了顯示裝置3之基板100及第一有機發光二極體至第三有機發光二極體OLED1′、OLED2′及OLED3′，且已參照第7A圖及第7B圖闡述了電路元件層110。因此，以下主要闡述差異。
佈線層130B設置於非畫素區域NPA中之畫素界定層120上。佈線層130B之某些部分分別在第一保護層至第三保護層241′、242′及243′上延伸。佈線層130B的分別與第一相對電極至第三相對電極231′、232′及233′交疊之部分可經由在第一保護層至第三保護層241′、242′及243′中形成之接觸孔240h接觸第一相對電極至第三相對電極231′、232′及233′。舉例而言，佈線層130B可經由接觸孔240h直接接觸第一相對電極至第三相對電極231′、232′及233′之上表面。
如第11圖及第12圖中所例示，接觸孔240h可分別對應於第一相對電極至第三相對電極231′、232′及233′之邊緣。舉例而言，接觸孔240h可分別在其中分別排列有畫素界定層120之非畫素區域NPA中暴露出第一相對電極至第三相對電極231′、232′及233′之端部。
佈線層130B或130B′與第一相對電極至第三相對電極231′、232′及233′之某些部分交疊且經由接觸孔240h直接接觸第一相對電極至第三相對電極231′、232′及233′之該等部分。如此一來，具有一島弧型形式且彼此相間隔之第一相對電極至第三相對電極231′、232′及233′可經由佈線層130B或130B′電性連接且接收共同電壓ELVSS。
雖然佈線層130B及130B′可被圖案化成如第11圖中所例示具有一網格形式或如第12圖中所例示具有一條帶形式，但實例性實施例並非僅限於此。
再次參照第10圖，佈線層130B包含一導電材料。
根據一或多個實例性實施例，如第10圖之一放大部分中所例示，佈線層130B可具有一多層式結構，該多層式結構包含第一金屬層131′、第二金屬層133′、及設置於第一金屬層131′與第二金屬層133′間之光透射層132′。由於由第一金屬層131′反射之光L2(顯示於第9圖中)可相消性地干涉由第二金屬層133′反射之光L1(顯示於第9圖中)，俾使光L1及L2不會被一外部使用者觀看到，因而可減少外部光之反射。雖然第一金屬層131′及第二金屬層133′可包含金屬(例如：Mo及Ti)，但實例性實施例並非僅限於此。 光透射層132′可包含一光透射無機材料，例如：SiOx或一透明導電氧化物。 在其中光透射層132′包含一絕緣材料(例如：SiOx)之情形中，佈線層130B之第一金屬層131′可實質上充當一佈線，以將共同電壓ELVSS供應至第一相對電極至第三相對電極231′、232′及233′。
在一或多個實例性實施例中，佈線層130B可係為包含金屬之一單層或一多層，或者可係為包含一透明氧化物之一單層或一多層。由於佈線層130B係在第一保護層至第三保護層241′、242′及243′形成之後形成，因而佈線層130B可包含與第一畫素電極至第三畫素電極211、212及213之材料相同或不同之一材料。
第13A圖至第13B圖係為根據一或多個實例性實施例，在各種製造階段處第10圖所示顯示裝置之剖視圖。
參照第13A圖，於在基板100之上依序形成電路元件層110、以及第一畫素電極至第三畫素電極211、212及213之後，形成包含暴露出第一畫素電極至第三畫素電極211、212及213之開口OP1之畫素界定層120。由於以上已參照第8A圖闡述了用於形成電路元件層110、第一畫素電極至第三畫素電極211、212及213、以及畫素界定層120之製程，因而不再進行贅述。
參照第13B圖，在形成包含與第一畫素區域PA1對應之開口部之第一遮蔽層1010之後，依序形成第一中間層221′、第一相對電極231′及第一保護層241′。此外，排列成島弧型之第一中間層221′、第一相對電極231′及第一保護層241′係藉由以一剝離製程移除第一遮蔽層1010而形成於第一畫素區域PA1中。
由於第一遮蔽層1010之材料及結構、形成第一中間層221′、第一相對電極231′及第一保護層241′之製程、剝離製程等皆與以上參照第8C圖及第8D圖所述者相同，因而不再進行贅述。
參照第13C圖，在形成包含與第二畫素區域PA2對應之開口部之第二遮蔽層1020之後，依序形成第二中間層222′、第二相對電極232′及第二保護層242′。此外，排列為島弧型之第二中間層222′、第二相對電極232′及第二保護層242′係藉由以一剝離製程移除第二遮蔽層1020而形成於第二畫素區域PA2中。
由於第二遮蔽層1020之材料及結構、形成第二中間層222′、第二相對電極232′及第二保護層242′之製程、剝離製程等皆與以上參照第8E圖及第8F圖所述者相同，因而不再進行贅述。
參照第13D圖，在形成包含與第三畫素區域PA3對應之開口部之第三遮蔽層1030之後，依序形成第三中間層223′、第三相對電極233′及第三保護層243′。此外，排列為島弧型之第三中間層223′、第三相對電極233′及第三保護層243′係藉由以一剝離製程移除第三遮蔽層1030而形成於第三畫素區域PA3中。
由於第三遮蔽層1030之材料及結構、形成第三中間層223′、第三相對電極233′及第三保護層243′之製程、剝離製程等皆與以上參照第8G圖所述者相同，因而不再進行贅述。
參照第13E圖，在第一保護層至第三保護層241′、242′及243′中形成接觸孔240h。第一相對電極至第三相對電極231′、232′及233′經由接觸孔240h暴露出。舉例而言，接觸孔240h可在非畫素區域NPA中暴露出第一相對電極至第三相對電極231′、232′及233′之端部(例如：邊緣)。
參照第13F圖，藉由形成一導電材料層(圖中未顯示)並將其圖案化來形成佈線層130B。可藉由光微影及濕式蝕刻或乾式蝕刻來形成佈線層130B。佈線層130B可經由接觸孔240h接觸第一相對電極至第三相對電極231′、232′及233′。
由於佈線層130B係在第一保護層至第三保護層241′、242′及243′形成之後形成，因而不同於以上參照第9圖所述之佈線層130A，佈線層130B可包含但不限於各種材料。
第14圖係為根據一或多個實例性實施例之一顯示裝置之剖視圖。
參照第14圖，顯示裝置4包含基板100、包含畫素電路PC之電路元件層110、第一有機發光二極體至第三有機發光二極體OLED1′′、OLED2′′及OLED3′′、第一保護層至第三保護層241′′、242′′及243′′以及一佈線層130C。由於基板100及電路元件層110與以上所述者相同，因而以下主要闡述差異。
佈線層130C可設置於非畫素區域NPA中之電路元件層110上。 佈線層130C可設置於其中設置有第一畫素電極至第三畫素電極211、212及213之同一層中。對於本發明，各元件設置於同一層中意指：直接位於該等元件之下之各層彼此相同，或者直接位於該等元件上之各層彼此相同。舉例而言，佈線層130C以及第一畫素電極至第三畫素電極211、212及213可設置於電路元件層110與畫素界定層120之間且接觸電路元件層110及畫素界定層120。佈線 層130C可包含與第一畫素電極至第三畫素電極211、212及213之材料相同之材料。
畫素界定層120可覆蓋第一畫素電極至第三畫素電極211、212及213之端部以及佈線層130C之端部。畫素界定層120可包含暴露出第一畫素電極至第三畫素電極211、212及213之開口OP1以及暴露出佈線層130C之附加開口OP2。
第一中間層至第三中間層221、222及223分別設置於經由開口OP1暴露出之第一畫素電極至第三畫素電極211、212及213上。第一相對電極至第三相對電極231′′、232′′及233′′可具有較第一中間層至第三中間層221、222及223之寬度大之寬度。
第一相對電極至第三相對電極231′′、232′′及233′′朝佈線層130C中分別與第一畫素電極至第三畫素電極211、212及213相鄰的部分延伸，以至少與佈線層130C的經由附加開口OP2暴露出之部分交疊及直接接觸。 舉例而言，第一相對電極至第三相對電極231′′、232′′及233′′可覆蓋畫素界定層120中設置於畫素區域PA1、PA2及PA3與佈線層130C間的部分，且第一相對電極至第三相對電極231′′、232′′及233′′可延伸以接觸佈線層130C。
雖然第14圖例示其中第一相對電極至第三相對電極231′′、232′′及233′′與佈線層130C之某些部分交疊及接觸之一結構，但第一相對電極至第三相對電極231′′、232′′及233′′可完全與經由附加開口OP2暴露出之佈線層130C交疊(或完全覆蓋佈線層130C)且直接接觸佈線層130C。
第一保護層至第三保護層241′′、242′′及243′′分別覆蓋第一相對電極至第三相對電極231′′、232′′及233′′。第一保護層至第三保護層241′′、242′′及243′′具有較第一相對電極至第三相對電極 231′′、232′′及233′′之寬度大之寬度。舉例而言，第一保護層至第三保護層241′′、242′′及243′′之端部可較第一相對電極至第三相對電極231′′、232′′及233′′之端部延伸更遠。
雖然圖中未顯示，然而，如上所述，佈線層130C可具有各種圖案，例如：在一平面圖中具有一網格形式或一條帶形式。
第15A圖至第15E圖係為根據一或多個實例性實施例，在各種製造階段處第14圖所示顯示裝置之剖視圖。
參照第15A圖，於在基板100上形成電路元件層110之後，在電路元件層110上形成第一畫素電極至第三畫素電極211、212及213以及佈線層130C。第一畫素電極至第三畫素電極211、212及213分別對應於第一畫素區域至第三畫素區域PA1、PA2及PA3。佈線層130C對應於非畫素區域NPA。舉例而言，可藉由在電路元件層110上形成一初步畫素電極層(圖中未顯示)並將該初步畫素電極層圖案化來形成第一畫素電極至第三畫素電極211、212及213、以及佈線層130C。第一畫素電極至第三畫素電極211、212及213之材料與以上參照第3圖所述者相同，且佈線層130C包含與第一畫素電極至第三畫素電極211、212及213之材料相同之材料。
藉由形成一絕緣材料層(圖中未顯示)並將其圖案化來形成包含開口OP1及附加開口OP2之畫素界定層120，開口OP1分別暴露出第一畫素電極至第三畫素電極211、212及213之某些部分，且附加開口OP2分別暴露出佈線層130C之某些部分。用於形成畫素界定層120之絕緣材料層之一絕緣材料可係為一有機材料。在一或多個實例性實施例中，該絕緣材料可係為一無機材料，或可包含一有機材料及一無機材料。
參照第15B圖，形成第一遮蔽層1010，第一遮蔽層1010包含一開口部，該開口部對應於第一畫素區域PA1、以及非畫素區域NPA中與第一畫 素區域PA1相鄰之一部分。第一遮蔽層1010可包含第一光敏性圖案層1210及第一輔助層1110，第一輔助層1110設置於第一光敏性圖案層1210與畫素界定層120之間。第一畫素電極211、及佈線層130C的與第一畫素電極211相鄰之部分經由第一遮蔽層1010之開口部暴露出，且佈線層130C之其餘部分被第一遮蔽層1010覆蓋。由於以上已參照第8C圖闡述了第一遮蔽層1010之結構及材料、以及形成第一遮蔽層1010之製程，因而不再進行贅述。
在上面已形成有第一遮蔽層1010的基板100之上依序形成第一中間層221、第一相對電極231′′及第一保護層241′′。
在第一中間層221及第一相對電極231′′之沈積材料沿垂直於基板100之方向及沿相對於基板100之傾斜方向朝基板100移動時，第一中間層221之一端部及第一相對電極231′′之一端部可延伸至第一光敏性圖案層1210下面之一空間但不接觸第一輔助層1110。第一中間層221形成於經由開口OP1暴露出之第一畫素電極211上。第一相對電極231′′具有較第一中間層221之寬度大之一寬度。第一相對電極231′′之一端部較第一中間層221之一端部延伸更遠，至少與佈線層130C的經由第一遮蔽層1010之開口部暴露出之部分交疊，且直接接觸佈線層130C。第一保護層241覆蓋第一相對電極231′′且具有較第一相對電極231′′之寬度大之一寬度。
藉由一剝離製程來移除第一遮蔽層1010。第一中間層221、第一相對電極231′′及第一保護層241′′設置於第一畫素區域PA1中。第一相對電極231′′的與佈線層130C之該部分交疊之一端部可直接接觸佈線層130C。
參照第15C圖，形成第二遮蔽層1020。第二遮蔽層1020包含一開口部，該開口部對應於第二畫素區域PA2、以及非畫素區域NPA中與第二畫素區域PA2相鄰之一部分。第二畫素電極212及佈線層130C中與第二畫素電極212相鄰之部分經由第二遮蔽層1020中之開口部暴露出，佈線層130C之其餘部 分被第二遮蔽層1020覆蓋。由於已參照第8F圖闡述了第二遮蔽層1020之結構及材料、以及形成第二遮蔽層1020之製程，因而不再進行贅述。
在上面已形成有第二遮蔽層1020的基板100之上依序形成第二中間層222、第二相對電極232′′及第二保護層242′′。
在經由開口OP1暴露出之第二畫素電極212上形成第二中間層222。第二相對電極232′′具有較第二中間層222之寬度大之一寬度。第二相對電極232′′之一端部較第二中間層222之一端部延伸更遠，至少與佈線層130C中經由第二遮蔽層1020之開口部暴露出之部分交疊，且直接接觸佈線層130C。第二保護層242′′覆蓋第二相對電極232′′且具有較第二相對電極232′′之寬度大之一寬度。
藉由剝離製程來移除第二遮蔽層1020。第二中間層222、第二相對電極232′′及第二保護層242′′設置於第二畫素區域PA2中。第二相對電極232′′的與佈線層130C之該部分交疊之一端部可直接接觸佈線層130C。
參照第15D圖，形成第三遮蔽層1030。第三遮蔽層1030包含一開口部，該開口部對應於第三畫素區域PA3以及非畫素區域NPA中與第三畫素區域PA3相鄰之一部分。第三畫素電極213及佈線層130C中與第三畫素電極213相鄰之部分經由第三遮蔽層1030之開口部暴露出，且佈線層130C之其餘部分被第三遮蔽層1030覆蓋。由於以上已參照第8G圖闡述了第三遮蔽層1030之結構及材料以及形成第三遮蔽層1030之製程，因而不再進行贅述。
在上面已形成有第三遮蔽層1030的基板100之上依序形成第三中間層223、第三相對電極233′′及第三保護層243′′。
在經由開口OP1暴露出之第三畫素電極213上形成第三中間層223。第三相對電極233′′具有較第三中間層223之寬度大之一寬度。第三相對電極233′′之一端部較第三中間層223之一端部延伸更遠，至少與佈線層 130C中經由第三遮蔽層1030之開口部暴露出之部分交疊，且直接接觸佈線層130C。第三保護層243′′覆蓋第三相對電極233′′，且具有較第三相對電極233′′之寬度大之一寬度。
藉由剝離製程來移除第三遮蔽層1030。第三中間層223、第三相對電極233′′及第三保護層243′′設置於第三畫素區域PA3中。第三相對電極233′′的與佈線層130C之該部分交疊之一端部可直接接觸佈線層130C。
參照第15E圖，藉由上述製程，第一畫素區域至第三畫素區域PA1、 PA2及PA3之第一相對電極至第三相對電極231′′、232′′及233′′(1)分別與佈線層130C之某些部分交疊；(2)直接接觸佈線層130C；(3)彼此電性連接；且(4)接收相同之共同電壓ELVSS。
第16圖及第17圖係為根據各種實例性實施例之顯示裝置之剖視圖。由於第16圖及第17圖所示顯示裝置5及6在佈線層130D及130E之結構上彼此不同，但在其他特徵上與顯示裝置1至4類似，因而以下主要闡述差異。
可以各種形式來提供設置於電路元件層110上之佈線層130D或130E、以及畫素界定層130中暴露出佈線層130D或130E之附加開口OP3。在一或多個實例性實施例中，於剖視圖中，佈線層130D或130E之一或多個部分可設置於彼此鄰近之畫素區域之間。
參照第16圖，佈線層130D之一個部分可設置於彼此鄰近之畫素區域(例如：第一畫素區域PA1及第二畫素區域PA2)之間，且畫素界定層120之複數附加開口OP3其中之一可暴露出佈線層130D之該部分。
在一或多個實例性實施例中，佈線層130D中經由各該附加開口OP3暴露出之一上表面可接觸各鄰近畫素之所有相對電極。舉例而言，設置於第一畫素區域PA1與第二畫素區域PA2間之佈線層130D之一上表面可直接接觸第一相對電極231′′′及第二相對電極232′′′。設置於第二畫素區域 PA2與第三畫素區域PA3間之佈線層130D之一上表面可直接接觸第二相對電極232′′′及第三相對電極233′′′。
參照第17圖，在一或多個實例性實施例中，佈線層130E中經由附加開口OP3其中之一暴露出之一上表面可接觸一個鄰近畫素區域之一相對電極。舉例而言，設置於第一畫素區域PA1與一第零畫素區域(圖中未顯示)間之佈線層130E之一上表面可直接接觸第一相對電極231′′′′，該第零畫素區域設置於第一畫素區域PA1之左側上，且設置於第一畫素區域PA1與第二畫素區域PA2間之佈線層130E之一上表面可直接接觸第二相對電極232′′′′。此外，設置於第二畫素區域PA2與第三畫素區域PA3間之佈線層130E之一上表面可直接接觸第三相對電極233′′′′。
雖然本文中已闡述某些實例性實施例及實施方案，但依據此說明，將明瞭其他實施例及潤飾。因此，本發明概念並非僅限於此等實施例，而是限於所呈現申請專利範圍及各種顯而易見之潤飾及等效方案的更寬廣範圍。
1:顯示裝置
100:基板
110:電路元件層
120:畫素界定層
130:佈線層
211~213:第一畫素電極至第三畫素電極
221~223:第一中間層至第三中間層
231~233:第一相對電極至第三相對電極
241~243:第一保護層至第三保護層
DA:顯示(或工作)區域
IV:部分
K:方向
NPA:非畫素區域
OLED1~OLED3:第一有機發光二極體至第三有機發光二極體
OP1:開口
P1~P3:第一畫素至第三畫素
PA1~PA3:第一畫素區域至第三畫素區域
PC:畫素電路
W11~W13:寬度
W21~W23:寬度
W31~W33:寬度
x、y、z:軸線

Claims (12)

  1. 一種顯示裝置，包含：一基板；一第一畫素電極，設置於該基板上；一第二畫素電極，設置於該基板上；一畫素界定層(pixel-defining layer)，設置於該基板上，該畫素界定層包含：設置於該第一畫素電極以及該第二畫素電極間之一部分；以及複數開口，分別與該第一畫素電極以及該第二畫素電極交疊；一第一中間層(intermediate layer)，位於該第一畫素電極上，該第一中間層包含一第一發射層；一第二中間層，位於該第二畫素電極上，該第二中間層包含與該第一發射層相間隔之一第二發射層；一第一相對電極(opposite electrode)，位於該第一中間層上；一第二相對電極，位於該第二中間層上，該第二相對電極與該第一相對電極相間隔；以及一佈線層(wiring layer)，設置於該畫素界定層之該部分之一上表面上且與該畫素界定層之該部分交疊，該佈線層與該第一相對電極及該第二相對電極之複數相應部分接觸並交疊；該佈線層包含一第一開口區，該第一開口區與該畫素界定層之該複數開口中的第一個交疊，以及一第二開口區，該第二開口區與該畫素界定層之該複數開口中的第二個交疊。
  2. 如請求項1所述之顯示裝置，其中該第一相對電極及該第二相對電極之該等相應部分與該佈線層之對應上表面交疊並接觸。
  3. 如請求項1所述之顯示裝置，其中該佈線層之一材料之一蝕刻選擇性(etch selectivity)不同於該第一畫素電極及該第二畫素電極之一材料之一蝕刻選擇性。
  4. 如請求項1所述之顯示裝置，其中該佈線層包含：一第一金屬層；一第二金屬層，與該第一金屬層交疊；以及一光透射層(light-transmissive layer)，位於該第一金屬層與該第二金屬層之間。
  5. 如請求項1所述之顯示裝置，更包含：一第一保護層，位於該第一相對電極上；以及一第二保護層，位於該第二相對電極上。
  6. 如請求項5所述之顯示裝置，其中：該第一保護層之一寬度大於該第一相對電極之一寬度；以及該第二保護層之一寬度大於該第二相對電極之一寬度。
  7. 如請求項5所述之顯示裝置，其中該第一保護層及該第二保護層包括一無機絕緣材料。
  8. 如請求項7所述之顯示裝置，其中：該佈線層之複數相應部分與該第一保護層及該第二保護層之複數對應部分交疊；以及該佈線層之該等相應部分經由該第一保護層及該第二保護層中之複數相應接觸孔(contact hole)接觸該第一相對電極及該第二相對電極之複數對應部分。
  9. 如請求項1所述之顯示裝置，其中該佈線層包含與該第一畫素電極及該第二畫素電極相同之一材料。
  10. 如請求項1所述之顯示裝置，其中：該第一相對電極之一寬度大於該第一中間層之一寬度；以及該第二相對電極之一寬度大於該第二中間層之一寬度。
  11. 如請求項1所述之顯示裝置，其中該第一中間層及該第二中間層至少其中之一更包含位於該發射層上之一功能層。
  12. 如請求項11所述之顯示裝置，其中該功能層包含以下其中之一：電洞傳輸層(hole transport layer)、電洞注入層(hole injection layer)、電子注入層(electron injection layer)、及電子傳輸層(electron transport layer)。
TW106135118A 2016-11-15 2017-10-13 顯示裝置 TWI737836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2016-0152241 2016-11-15
KR1020160152241A KR20180055024A (ko) 2016-11-15 2016-11-15 디스플레이 장치
KR10-2016-0152241 2016-11-15

Publications (2)

Publication Number Publication Date
TW201820609A TW201820609A (zh) 2018-06-01
TWI737836B true TWI737836B (zh) 2021-09-01

Family

ID=60301797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135118A TWI737836B (zh) 2016-11-15 2017-10-13 顯示裝置

Country Status (6)

Country Link
US (2) US10439160B2 (zh)
EP (1) EP3321989B1 (zh)
JP (2) JP6961468B2 (zh)
KR (1) KR20180055024A (zh)
CN (1) CN108074954B (zh)
TW (1) TWI737836B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180055024A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102439307B1 (ko) * 2018-01-29 2022-09-02 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN108767136B (zh) 2018-06-05 2020-06-30 京东方科技集团股份有限公司 一种镜面显示屏和制备方法
KR102588594B1 (ko) 2018-10-16 2023-10-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109390382B (zh) * 2018-10-30 2020-11-06 昆山国显光电有限公司 显示面板及其制备方法、显示装置
KR102619291B1 (ko) * 2018-11-28 2023-12-28 엘지디스플레이 주식회사 표시장치
KR20200082504A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 조명 장치
KR20200093737A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210002165A (ko) 2019-06-26 2021-01-07 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN111048005B (zh) * 2020-01-06 2021-06-22 昆山国显光电有限公司 显示面板及显示装置
TWI747690B (zh) * 2020-12-28 2021-11-21 友達光電股份有限公司 顯示裝置及其製作方法
WO2023275653A1 (ja) * 2021-06-30 2023-01-05 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
JP2024016357A (ja) * 2022-07-26 2024-02-07 株式会社Joled 表示パネル、表示装置、及び、表示パネルの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120104422A1 (en) * 2010-10-28 2012-05-03 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20120205678A1 (en) * 2011-02-11 2012-08-16 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Device and Manufacturing Method Thereof, Lighting Device, and Display Device
US20140145979A1 (en) * 2012-11-29 2014-05-29 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US20140175390A1 (en) * 2012-12-21 2014-06-26 Lg Display Co., Ltd. Large Area Organic Light Emitting Diode Display and Method for Manufacturing the Same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4593019B2 (ja) * 2001-06-25 2010-12-08 株式会社半導体エネルギー研究所 発光装置の作製方法
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
JP4016144B2 (ja) * 2003-09-19 2007-12-05 ソニー株式会社 有機発光素子およびその製造方法ならびに表示装置
US8115376B2 (en) * 2006-06-19 2012-02-14 Sony Corporation Light-emitting display with auxiliary wiring section and method of manufacturing the same
JP2008135325A (ja) * 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機ｅｌ表示装置とその製造方法
KR20090043213A (ko) * 2007-10-29 2009-05-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9091913B2 (en) 2008-04-10 2015-07-28 The Johns Hopkins University Method for producing spatially patterned structures using fluorinated compounds
EP2297613B1 (en) 2008-05-23 2017-11-29 Cornell University Orthogonal processing of organic materials used in electronic and electrical devices
JP2010027504A (ja) * 2008-07-23 2010-02-04 Seiko Epson Corp 有機ｅｌ装置及び電子機器
US8871545B2 (en) 2010-04-27 2014-10-28 Orthogonal, Inc. Method for forming a multicolor OLED device
KR101397110B1 (ko) 2010-10-28 2014-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101875774B1 (ko) * 2011-08-10 2018-07-09 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
US20140018350A1 (en) * 2012-07-13 2014-01-16 Asahi Glass Co., Ltd. Combination of sulfonamide compound and tafluprost
JP6102419B2 (ja) * 2013-03-29 2017-03-29 大日本印刷株式会社 トップエミッション型有機エレクトロルミネッセンス表示装置の製造方法、およびトップエミッション型有機エレクトロルミネッセンス表示装置
KR102118920B1 (ko) * 2014-01-28 2020-06-05 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
US10910590B2 (en) * 2014-03-27 2021-02-02 Universal Display Corporation Hermetically sealed isolated OLED pixels
KR102207605B1 (ko) * 2014-05-07 2021-01-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102373082B1 (ko) * 2014-07-16 2022-03-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9570471B2 (en) * 2014-08-05 2017-02-14 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102263261B1 (ko) * 2014-08-05 2021-06-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102293365B1 (ko) * 2014-12-18 2021-08-25 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR102456698B1 (ko) * 2015-01-15 2022-10-19 삼성디스플레이 주식회사 신축성 표시 장치
KR102552276B1 (ko) 2015-02-24 2023-07-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102394427B1 (ko) * 2015-04-02 2022-05-04 엘지디스플레이 주식회사 유기발광표시장치 및 이를 제조하는 방법
KR102239718B1 (ko) 2016-05-13 2021-04-13 (주)디에스씨 커넥터용 접속핀 및 커넥터 및 커넥터용 접속핀 제조방법
KR102491880B1 (ko) 2016-06-16 2023-01-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102614598B1 (ko) 2016-06-27 2023-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180055024A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120104422A1 (en) * 2010-10-28 2012-05-03 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20120205678A1 (en) * 2011-02-11 2012-08-16 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Device and Manufacturing Method Thereof, Lighting Device, and Display Device
US20140145979A1 (en) * 2012-11-29 2014-05-29 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US20140175390A1 (en) * 2012-12-21 2014-06-26 Lg Display Co., Ltd. Large Area Organic Light Emitting Diode Display and Method for Manufacturing the Same

Also Published As

Publication number Publication date
US20180138441A1 (en) 2018-05-17
EP3321989A1 (en) 2018-05-16
JP7416744B2 (ja) 2024-01-17
US20190363280A1 (en) 2019-11-28
JP2018081916A (ja) 2018-05-24
US10439160B2 (en) 2019-10-08
KR20180055024A (ko) 2018-05-25
CN108074954A (zh) 2018-05-25
JP2022009077A (ja) 2022-01-14
EP3321989B1 (en) 2024-05-08
US10784462B2 (en) 2020-09-22
TW201820609A (zh) 2018-06-01
JP6961468B2 (ja) 2021-11-05
CN108074954B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
TWI737836B (zh) 顯示裝置
US11056674B2 (en) Organic light-emitting display device including protective layer having edges over pixel-defining layer
US11088232B2 (en) Display device
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
US10680052B2 (en) Display and method of manufacturing the same
KR20200099251A (ko) 표시 장치
US11296166B2 (en) Display apparatus including a cathode layer with multiple layers and method of manufacturing the display apparatus
KR102614598B1 (ko) 유기 발광 표시 장치
KR20200137071A (ko) 표시 장치
US11502139B2 (en) Display device and method of manufacturing the same
US11437449B2 (en) Display panel and display device including the same
KR20210102558A (ko) 표시 장치
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
US10833142B2 (en) Electroluminescence display device
KR20220064481A (ko) 디스플레이 장치
KR20220097677A (ko) 표시 장치의 제조방법