JP7416744B2 - ディスプレイ装置 - Google Patents
ディスプレイ装置 Download PDFInfo
- Publication number
- JP7416744B2 JP7416744B2 JP2021167941A JP2021167941A JP7416744B2 JP 7416744 B2 JP7416744 B2 JP 7416744B2 JP 2021167941 A JP2021167941 A JP 2021167941A JP 2021167941 A JP2021167941 A JP 2021167941A JP 7416744 B2 JP7416744 B2 JP 7416744B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pixel
- counter electrode
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 613
- 238000002161 passivation Methods 0.000 claims description 118
- 239000000463 material Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 11
- 239000002346 layers by function Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 230000005525 hole transport Effects 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 76
- 239000010408 film Substances 0.000 description 56
- 230000000873 masking effect Effects 0.000 description 46
- 238000000034 method Methods 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 238000003860 storage Methods 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 21
- -1 region Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 239000002356 single layer Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 239000012528 membrane Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- 101100311549 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SWC5 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 101000779425 Pisum sativum Albumin-1 A Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000005487 naphthalate group Chemical group 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/15—Hole transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/16—Electron transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
- H10K50/171—Electron injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/822—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80521—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、ディスプレイ装置に関する。
有機発光表示装置は、画素それぞれが有機発光素子を具備するディスプレイ装置である
。該有機発光素子は、画素電極と、それに対向する対向電極と、画素電極と対向電極との
間に介在される発光層と、を含む。
。該有機発光素子は、画素電極と、それに対向する対向電極と、画素電極と対向電極との
間に介在される発光層と、を含む。
フルカラー（full color）を具現する有機発光表示装置の場合、画素領域ごとに互いに
異なる色の光が放出されるのであり、各画素の発光層と、複数の画素にわたって一体に形
成される対向電極とは、蒸着マスクを利用して形成される。該有機発光表示装置がだんだ
んと高解像度化されるにつれ、蒸着工程時に使用されるマスクにおけるオープンスリット
（open slit）の幅がだんだんと狭まっており、そのばらつき（variation）も、だんだん
と、さらに低減することが要求されている。また、高解像度の有機発光表示装置を製作す
るためには、シャドー現象（shadow effect）を減らしたりなくしたりすることが必要で
ある。それに伴い、基板とマスクとを密着させた状態で、蒸着工程を進める方法が使用さ
れうる。
異なる色の光が放出されるのであり、各画素の発光層と、複数の画素にわたって一体に形
成される対向電極とは、蒸着マスクを利用して形成される。該有機発光表示装置がだんだ
んと高解像度化されるにつれ、蒸着工程時に使用されるマスクにおけるオープンスリット
（open slit）の幅がだんだんと狭まっており、そのばらつき（variation）も、だんだん
と、さらに低減することが要求されている。また、高解像度の有機発光表示装置を製作す
るためには、シャドー現象（shadow effect）を減らしたりなくしたりすることが必要で
ある。それに伴い、基板とマスクとを密着させた状態で、蒸着工程を進める方法が使用さ
れうる。
しかし、基板とマスクとを密着させた状態で蒸着工程を進める場合、マスクによるチョ
ッピング現象が発生するという問題がある。それを防止するために、画素同士を区切る画
素画成膜（「バンク」）上に、スペーサを配置する方策があるが、そのためには、工程が
さらに追加されるという問題があり、スペーサによって、有機発光表示装置の厚みが厚く
なるという問題がある。また、対向電極が、複数の画素にわたって一体に形成されること
により、対向電極の抵抗によるＩＲドロップ（ＩＲ降下または電圧降下IR or voltage dr
op）、及びそれによる輝度偏差の発生の問題がある。
ッピング現象が発生するという問題がある。それを防止するために、画素同士を区切る画
素画成膜（「バンク」）上に、スペーサを配置する方策があるが、そのためには、工程が
さらに追加されるという問題があり、スペーサによって、有機発光表示装置の厚みが厚く
なるという問題がある。また、対向電極が、複数の画素にわたって一体に形成されること
により、対向電極の抵抗によるＩＲドロップ（ＩＲ降下または電圧降下IR or voltage dr
op）、及びそれによる輝度偏差の発生の問題がある。
本発明は、前述のような問題点を含む多くの問題点を解決するためのものであり、画素
ごとにパターニングされた対向電極を有し、該対向電極に共通電圧を提供する電源層との
電気的連結を容易にした有機発光表示装置を開示する。しかし、かような課題は、例示的
なものであり、それによって、本発明の範囲が限定されるものではない。
ごとにパターニングされた対向電極を有し、該対向電極に共通電圧を提供する電源層との
電気的連結を容易にした有機発光表示装置を開示する。しかし、かような課題は、例示的
なものであり、それによって、本発明の範囲が限定されるものではない。
本発明の一実施形態は、第１画素領域及び第２画素領域を含む画素領域と、非画素領域
とを具備した基板；前記第１画素領域及び前記第２画素領域のそれぞれに対応する第１画
素電極及び第２画素電極；前記画素領域に対応する開口を具備した画素画成膜；前記第１
画素電極及び前記第２画素電極の上にそれぞれ配置され、互いに離隔され、それぞれ発光
層を含む第１中間層及び第２中間層；前記第１中間層及び前記第２中間層の上にそれぞれ
配置され、互いに離隔された第１対向電極及び第２対向電極；並びに、前記非画素領域に
対応し、前記第１対向電極及び前記第２対向電極と一部重ね合わされ、前記第１対向電極
及び前記第２対向電極と接触する配線層；を含む、ディスプレイ装置を開示する。
とを具備した基板；前記第１画素領域及び前記第２画素領域のそれぞれに対応する第１画
素電極及び第２画素電極；前記画素領域に対応する開口を具備した画素画成膜；前記第１
画素電極及び前記第２画素電極の上にそれぞれ配置され、互いに離隔され、それぞれ発光
層を含む第１中間層及び第２中間層；前記第１中間層及び前記第２中間層の上にそれぞれ
配置され、互いに離隔された第１対向電極及び第２対向電極；並びに、前記非画素領域に
対応し、前記第１対向電極及び前記第２対向電極と一部重ね合わされ、前記第１対向電極
及び前記第２対向電極と接触する配線層；を含む、ディスプレイ装置を開示する。
本実施形態において、前記配線層は、前記画素画成膜上に配置されてもよい。
本実施形態において、前記配線層の一部は、前記第１対向電極及び前記第２対向電極の
下で、前記第１対向電極及び前記第２対向電極と接触しうる。
下で、前記第１対向電極及び前記第２対向電極と接触しうる。
本実施形態において、前記配線層は、前記第１画素電極及び前記第２画素電極とエッチ
ング選択比が異なる材料を含んでもよい。
ング選択比が異なる材料を含んでもよい。
本実施形態において、前記配線層は、互いに重ね合わされた第１金属層及び第２金属層
；並びに前記第１金属層と前記第２金属層との間の透光層；を含んでもよい。
；並びに前記第１金属層と前記第２金属層との間の透光層；を含んでもよい。
本実施形態において、前記第１対向電極上及び前記第２対向電極上の第１パッシベーシ
ョン層及び第２パッシベーション層をさらに含んでもよい。
ョン層及び第２パッシベーション層をさらに含んでもよい。
本実施形態において、前記第１パッシベーション層の幅は、前記第１対向電極の幅より
広く、前記第２パッシベーション層の幅は、前記第２対向電極の幅より広いというのであ
りうる。
広く、前記第２パッシベーション層の幅は、前記第２対向電極の幅より広いというのであ
りうる。
本実施形態において、前記第１パッシベーション層及び前記第２パッシベーション層は
、無機絶縁物を含んでもよい。
、無機絶縁物を含んでもよい。
本実施形態において、前記配線層の一部は、前記第１パッシベーション層及び第２パッ
シベーション層の上に配置され、前記配線層は、前記第１パッシベーション層及び第２パ
ッシベーション層のそれぞれに画成されたコンタクトホールを介して、前記第１対向電極
及び前記第２対向電極と接触するというのでありうる。
シベーション層の上に配置され、前記配線層は、前記第１パッシベーション層及び第２パ
ッシベーション層のそれぞれに画成されたコンタクトホールを介して、前記第１対向電極
及び前記第２対向電極と接触するというのでありうる。
本実施形態において、前記配線層は、前記第１画素電極及び前記第２画素電極と同一の
材料を含んでもよい。
材料を含んでもよい。
本実施形態において、前記配線層は、前記画素画成膜の下に配置され、前記画素画成膜
は、前記配線層を露出させる追加の開口を含んでもよい。
は、前記配線層を露出させる追加の開口を含んでもよい。
本実施形態において、前記第１対向電極の端部及び前記第２対向電極の端部は、いずれ
も、前記配線層に向かって延び、前記配線層と接触するのでありうる。
も、前記配線層に向かって延び、前記配線層と接触するのでありうる。
本実施形態において、前記第１対向電極の幅は、前記第１中間層の幅より広く、前記第
２対向電極の幅は、前記第２中間層の幅より広いというのでもよい。
２対向電極の幅は、前記第２中間層の幅より広いというのでもよい。
本実施形態において、前記第１中間層及び前記第２中間層のうち、少なくともいずれか
一層は、発光層の下または上に配置される機能層を、さらに含んでもよい。
一層は、発光層の下または上に配置される機能層を、さらに含んでもよい。
本実施形態において、前記機能層は、ホール輸送層、ホール注入層、電子注入層及び電
子輸送層のうちの、いずれか一層を含んでもよい。
子輸送層のうちの、いずれか一層を含んでもよい。
前述した以外の他の側面、特徴、利点は、以下の図面、特許請求の範囲、及び発明の詳
細な説明から明確になるであろう。
細な説明から明確になるであろう。
本発明は、ＩＲドロップを低減させ、輝度偏差の発生を抑制することができ、電源配線
間の電気的連結を容易に行うことができ、マスクによるチョッピング現象、及びそれによ
るディスプレイ装置の表示品質の低下を防止することができる。ただ、このような効果に
よって、本発明の範囲が限定されるものではないということは言うまでもない。
間の電気的連結を容易に行うことができ、マスクによるチョッピング現象、及びそれによ
るディスプレイ装置の表示品質の低下を防止することができる。ただ、このような効果に
よって、本発明の範囲が限定されるものではないということは言うまでもない。
本発明は、多様な変換を加えることができ、さまざまな実施形態を有することができる
が、特定の実施形態を図面に例示し、詳細な説明によって詳細に説明する。本発明の効果
、特徴、及びそれらを達成する方法は、図面と共に詳細に説明する実施形態を参照すれば
明確になるであろう。しかし、本発明は、以下に開示される実施形態に限定されるもので
はなく、多様な形態にて具現される。
が、特定の実施形態を図面に例示し、詳細な説明によって詳細に説明する。本発明の効果
、特徴、及びそれらを達成する方法は、図面と共に詳細に説明する実施形態を参照すれば
明確になるであろう。しかし、本発明は、以下に開示される実施形態に限定されるもので
はなく、多様な形態にて具現される。
以下、添付された図面を参照し、本発明の実施形態について詳細に説明するが、図面を
参照して説明するとき、同一であるか、あるいは対応する構成要素には、同一の図面符号
を付し、それについての重複した説明は省略する。
参照して説明するとき、同一であるか、あるいは対応する構成要素には、同一の図面符号
を付し、それについての重複した説明は省略する。
以下の実施形態において、第１、第２といった用語は、限定的な意味ではなく、１つの
構成要素を他の構成要素と区別する目的に使用されている。
構成要素を他の構成要素と区別する目的に使用されている。
以下の実施形態において、単数の表現は、文脈上、明白に反することを意味しない限り
、複数の表現を含む。
、複数の表現を含む。
以下の実施形態において、「含む」または「有する」といった用語は、明細書に記載さ
れた特徴または構成要素が存在するということを意味するものであり、１以上の他の特徴
または構成要素が付加される可能性をあらかじめ排除するものではない。
れた特徴または構成要素が存在するということを意味するものであり、１以上の他の特徴
または構成要素が付加される可能性をあらかじめ排除するものではない。
以下の実施形態において、膜、領域、構成要素などの部分が、他の部分の上または上部
にあるとするとき、他の部分の真上にある場合だけではなく、その中間に、他の膜、領域
、構成要素などが介在されている場合も含む。
にあるとするとき、他の部分の真上にある場合だけではなく、その中間に、他の膜、領域
、構成要素などが介在されている場合も含む。
図面では、説明の便宜のために、構成要素がその大きさが誇張または縮小されうる。例
えば、図面に示された各構成の大きさ及び厚みは、説明の便宜のために任意に示したもの
であり、本発明は、必ずしも図示されているところに限定されるものではない。
えば、図面に示された各構成の大きさ及び厚みは、説明の便宜のために任意に示したもの
であり、本発明は、必ずしも図示されているところに限定されるものではない。
ある実施形態が、別の方式で具現可能な場合、特定の工程の順序は、説明される順序と
異なる順序で遂行されうる。例えば、連続するものとして説明される２つの工程が、実質
的に同時に遂行されることもあり、説明される順序と逆の順序に進められることもある。
異なる順序で遂行されうる。例えば、連続するものとして説明される２つの工程が、実質
的に同時に遂行されることもあり、説明される順序と逆の順序に進められることもある。
以下の実施形態において、膜、領域、構成要素などが連結されているとするとき、膜、
領域、構成要素が直接的に連結された場合だけではなく、膜、領域、構成要素の中間に、
他の膜、領域、構成要素が介在され、間接的に連結された場合も含む。例えば、本明細書
において、膜、領域、構成要素などが電気的に連結されているとするとき、膜、領域、構
成要素などが、直接、電気的に連結された場合だけではなく、その中間に、他の膜、領域
、構成要素などが介在され、間接的に電気的連結された場合も含む。
領域、構成要素が直接的に連結された場合だけではなく、膜、領域、構成要素の中間に、
他の膜、領域、構成要素が介在され、間接的に連結された場合も含む。例えば、本明細書
において、膜、領域、構成要素などが電気的に連結されているとするとき、膜、領域、構
成要素などが、直接、電気的に連結された場合だけではなく、その中間に、他の膜、領域
、構成要素などが介在され、間接的に電気的連結された場合も含む。
図１は、本発明の一実施形態によるディスプレイ装置を概略的に示した平面図である。
図１を参照すれば、ディスプレイ装置１は、表示領域ＤＡ、及び非表示領域である周辺
領域ＰＡを含む。表示領域ＤＡには、有機発光素子（ＯＬＥＤ：organic light-emitting
device）といった表示素子を具備した画素Ｐが配置され、所定のイメージを提供する。
周辺領域ＰＡは、イメージを提供しない領域であり、表示領域ＤＡの画素Ｐに印加する電
気的信号を提供するスキャンドライバ及びデータドライバ、並びに駆動電圧及び共通電圧
といった電源を提供する電源線を含む。
領域ＰＡを含む。表示領域ＤＡには、有機発光素子（ＯＬＥＤ：organic light-emitting
device）といった表示素子を具備した画素Ｐが配置され、所定のイメージを提供する。
周辺領域ＰＡは、イメージを提供しない領域であり、表示領域ＤＡの画素Ｐに印加する電
気的信号を提供するスキャンドライバ及びデータドライバ、並びに駆動電圧及び共通電圧
といった電源を提供する電源線を含む。
図２Ａ及び図２Ｂは、本発明の実施形態による画素の等価回路図である。
図２Ａを参照すれば、各画素Ｐは、スキャン線ＳＬ及びデータ線ＤＬに連結された画素
回路ＰＣ、並びに画素回路ＰＣに連結された有機発光素子ＯＬＥＤを含む。
回路ＰＣ、並びに画素回路ＰＣに連結された有機発光素子ＯＬＥＤを含む。
画素回路ＰＣは、駆動薄膜トランジスタＴ１、スイッチング薄膜トランジスタＴ２及び
ストレージキャパシタＣｓｔを含む。スイッチング薄膜トランジスタＴ２は、スキャン線
ＳＬ及びデータ線ＤＬに連結され、スキャン線ＳＬを介して入力されるスキャン信号Ｓｎ
によって、データ線ＤＬを介して入力されたデータ信号Ｄｍを駆動薄膜トランジスタＴ１
に伝達する。
ストレージキャパシタＣｓｔを含む。スイッチング薄膜トランジスタＴ２は、スキャン線
ＳＬ及びデータ線ＤＬに連結され、スキャン線ＳＬを介して入力されるスキャン信号Ｓｎ
によって、データ線ＤＬを介して入力されたデータ信号Ｄｍを駆動薄膜トランジスタＴ１
に伝達する。
ストレージキャパシタＣｓｔは、スイッチング薄膜トランジスタＴ２及び駆動電圧線Ｐ
Ｌに連結され、スイッチング薄膜トランジスタＴ２から伝達された電圧と、駆動電圧線Ｐ
Ｌに供給される駆動電圧ＥＬＶＤＤとの差に該当する電圧を保持する。
Ｌに連結され、スイッチング薄膜トランジスタＴ２から伝達された電圧と、駆動電圧線Ｐ
Ｌに供給される駆動電圧ＥＬＶＤＤとの差に該当する電圧を保持する。
駆動薄膜トランジスタＴ１は、駆動電圧線ＰＬとストレージキャパシタＣｓｔとに連結
されており、ストレージキャパシタＣｓｔに保持された電圧値に対応して、駆動電圧線Ｐ
Ｌから有機発光素子ＯＬＥＤ中を流れる駆動電流を、制御することができる。有機発光素
子ＯＬＥＤは、駆動電流によって、所定の輝度を有する光を放出することができる。
されており、ストレージキャパシタＣｓｔに保持された電圧値に対応して、駆動電圧線Ｐ
Ｌから有機発光素子ＯＬＥＤ中を流れる駆動電流を、制御することができる。有機発光素
子ＯＬＥＤは、駆動電流によって、所定の輝度を有する光を放出することができる。
図２Ａでは、画素Ｐが２個の薄膜トランジスタ、及び１個のストレージ薄膜トランジス
タを含む場合について説明したが、本発明は、それに限定されるものではない。
タを含む場合について説明したが、本発明は、それに限定されるものではない。
図２Ｂを参照すれば、画素回路ＰＣは、駆動薄膜トランジスタＴ１及びスイッチング薄
膜トランジスタＴ２、補償薄膜トランジスタＴ３、第１初期化薄膜トランジスタＴ４、第
１発光制御薄膜トランジスタＴ５、第２発光制御薄膜トランジスタＴ６及び第２初期化薄
膜トランジスタＴ７を含んでもよい。
膜トランジスタＴ２、補償薄膜トランジスタＴ３、第１初期化薄膜トランジスタＴ４、第
１発光制御薄膜トランジスタＴ５、第２発光制御薄膜トランジスタＴ６及び第２初期化薄
膜トランジスタＴ７を含んでもよい。
駆動薄膜トランジスタＴ１のドレイン電極は、第２発光制御薄膜トランジスタＴ６を経
由して、有機発光素子ＯＬＥＤと電気的に連結される。駆動薄膜トランジスタＴ１は、ス
イッチング薄膜トランジスタＴ２のスイッチング動作によって、データ信号Ｄｍを伝達し
てもらい、有機発光素子ＯＬＥＤに駆動電流を供給する。
由して、有機発光素子ＯＬＥＤと電気的に連結される。駆動薄膜トランジスタＴ１は、ス
イッチング薄膜トランジスタＴ２のスイッチング動作によって、データ信号Ｄｍを伝達し
てもらい、有機発光素子ＯＬＥＤに駆動電流を供給する。
スイッチング薄膜トランジスタＴ２のゲート電極は、第１スキャン線ＳＬと連結され、
ソース電極は、データ線ＤＬと連結される。スイッチング薄膜トランジスタＴ２のドレイ
ン電極は、駆動薄膜トランジスタＴ１のソース電極と連結されており、第１発光制御薄膜
トランジスタＴ５を経由して、駆動電圧線ＰＬと連結されるのでありうる。
ソース電極は、データ線ＤＬと連結される。スイッチング薄膜トランジスタＴ２のドレイ
ン電極は、駆動薄膜トランジスタＴ１のソース電極と連結されており、第１発光制御薄膜
トランジスタＴ５を経由して、駆動電圧線ＰＬと連結されるのでありうる。
スイッチング薄膜トランジスタＴ２は、第１スキャン線ＳＬを介して伝達された第１ス
キャン信号Ｓｎによってターンオンされ、データ線ＤＬに伝達されたデータ信号Ｄｍを、
駆動薄膜トランジスタＴ１のソース電極に伝達するスイッチング動作を遂行する。
キャン信号Ｓｎによってターンオンされ、データ線ＤＬに伝達されたデータ信号Ｄｍを、
駆動薄膜トランジスタＴ１のソース電極に伝達するスイッチング動作を遂行する。
補償薄膜トランジスタＴ３のゲート電極は、第１スキャン線ＳＬｎに連結される。補償
薄膜トランジスタＴ３のソース電極は、駆動薄膜トランジスタＴ１のドレイン電極と連結
されており、第２発光制御薄膜トランジスタＴ６を経由して、有機発光素子ＯＬＥＤの画
素電極と連結される。補償薄膜トランジスタＴ３のドレイン電極は、ストレージキャパシ
タＣｓｔのいずれか１つの電極、第１初期化薄膜トランジスタＴ４のソース電極、及び駆
動薄膜トランジスタＴ１のゲート電極に、共に連結されうる。補償薄膜トランジスタＴ３
は、第１スキャン線ＳＬを介して伝達された第１スキャン信号Ｓｎによってターンオンさ
れ、駆動薄膜トランジスタＴ１のゲート電極とドレイン電極とを互いに連結することで、
駆動薄膜トランジスタＴ１をダイオード連結（diode-connection）させる。
薄膜トランジスタＴ３のソース電極は、駆動薄膜トランジスタＴ１のドレイン電極と連結
されており、第２発光制御薄膜トランジスタＴ６を経由して、有機発光素子ＯＬＥＤの画
素電極と連結される。補償薄膜トランジスタＴ３のドレイン電極は、ストレージキャパシ
タＣｓｔのいずれか１つの電極、第１初期化薄膜トランジスタＴ４のソース電極、及び駆
動薄膜トランジスタＴ１のゲート電極に、共に連結されうる。補償薄膜トランジスタＴ３
は、第１スキャン線ＳＬを介して伝達された第１スキャン信号Ｓｎによってターンオンさ
れ、駆動薄膜トランジスタＴ１のゲート電極とドレイン電極とを互いに連結することで、
駆動薄膜トランジスタＴ１をダイオード連結（diode-connection）させる。
第１初期化薄膜トランジスタＴ４のゲート電極は、第２スキャン線ＳＬｎ－１と連結さ
れる。第１初期化薄膜トランジスタＴ４のドレイン電極は、初期化電圧線ＶＬと連結され
る。第１初期化薄膜トランジスタＴ４のソース電極は、ストレージキャパシタＣｓｔのい
ずれか１つの電極、補償薄膜トランジスタＴ３のドレイン電極、及び駆動薄膜トランジス
タＴ１のゲート電極に、共に連結されうる。第１初期化薄膜トランジスタＴ４は、第２ス
キャン線ＳＬｎ－１を介して伝達された第２スキャン信号Ｓｎ－１によってターンオンさ
れ、初期化電圧ＶＩＮＴを駆動薄膜トランジスタＴ１のゲート電極に伝達し、駆動薄膜ト
ランジスタＴ１のゲート電極の電圧を初期化させる、初期化動作を遂行することができる
。
れる。第１初期化薄膜トランジスタＴ４のドレイン電極は、初期化電圧線ＶＬと連結され
る。第１初期化薄膜トランジスタＴ４のソース電極は、ストレージキャパシタＣｓｔのい
ずれか１つの電極、補償薄膜トランジスタＴ３のドレイン電極、及び駆動薄膜トランジス
タＴ１のゲート電極に、共に連結されうる。第１初期化薄膜トランジスタＴ４は、第２ス
キャン線ＳＬｎ－１を介して伝達された第２スキャン信号Ｓｎ－１によってターンオンさ
れ、初期化電圧ＶＩＮＴを駆動薄膜トランジスタＴ１のゲート電極に伝達し、駆動薄膜ト
ランジスタＴ１のゲート電極の電圧を初期化させる、初期化動作を遂行することができる
。
第１発光制御薄膜トランジスタＴ５のゲート電極は、発光制御線ＥＬと連結される。第
１発光制御薄膜トランジスタＴ５のソース電極は、駆動電圧線ＰＬと連結される。第１発
光制御薄膜トランジスタＴ５のドレイン電極は、駆動薄膜トランジスタＴ１のソース電極
、及びスイッチング薄膜トランジスタＴ２のドレイン電極と連結されている。
１発光制御薄膜トランジスタＴ５のソース電極は、駆動電圧線ＰＬと連結される。第１発
光制御薄膜トランジスタＴ５のドレイン電極は、駆動薄膜トランジスタＴ１のソース電極
、及びスイッチング薄膜トランジスタＴ２のドレイン電極と連結されている。
第２発光制御薄膜トランジスタＴ６のゲート電極は、発光制御線ＥＬと連結される。第
２発光制御薄膜トランジスタＴ６のソース電極は、駆動薄膜トランジスタＴ１のドレイン
電極、及び補償薄膜トランジスタＴ３のソース電極と連結されうる。第２発光制御薄膜ト
ランジスタＴ６のドレイン電極は、有機発光素子ＯＬＥＤの画素電極と電気的に連結され
る。第１発光制御薄膜トランジスタＴ５及び第２発光制御薄膜トランジスタＴ６は、発光
制御線ＥＬを介して伝達された発光制御信号Ｅｎによって同時にターンオンされ、駆動電
圧ＥＬＶＤＤが有機発光素子ＯＬＥＤに伝達され、有機発光素子ＯＬＥＤに駆動電流が流
れる。
２発光制御薄膜トランジスタＴ６のソース電極は、駆動薄膜トランジスタＴ１のドレイン
電極、及び補償薄膜トランジスタＴ３のソース電極と連結されうる。第２発光制御薄膜ト
ランジスタＴ６のドレイン電極は、有機発光素子ＯＬＥＤの画素電極と電気的に連結され
る。第１発光制御薄膜トランジスタＴ５及び第２発光制御薄膜トランジスタＴ６は、発光
制御線ＥＬを介して伝達された発光制御信号Ｅｎによって同時にターンオンされ、駆動電
圧ＥＬＶＤＤが有機発光素子ＯＬＥＤに伝達され、有機発光素子ＯＬＥＤに駆動電流が流
れる。
第２初期化薄膜トランジスタＴ７のゲート電極は、第３スキャン線ＳＬｎ＋１に連結さ
れうる。第２初期化薄膜トランジスタＴ７のソース電極は、有機発光素子ＯＬＥＤの画素
電極と連結されうる。第２初期化薄膜トランジスタＴ７のドレイン電極は、初期化電圧線
ＶＬと連結されうる。第２初期化薄膜トランジスタＴ７は、第３スキャン線ＳＬｎ＋１を
介して伝達された第３スキャン信号Ｓｎ＋１によってターンオンされ、有機発光素子ＯＬ
ＥＤの画素電極を初期化させることができる。
れうる。第２初期化薄膜トランジスタＴ７のソース電極は、有機発光素子ＯＬＥＤの画素
電極と連結されうる。第２初期化薄膜トランジスタＴ７のドレイン電極は、初期化電圧線
ＶＬと連結されうる。第２初期化薄膜トランジスタＴ７は、第３スキャン線ＳＬｎ＋１を
介して伝達された第３スキャン信号Ｓｎ＋１によってターンオンされ、有機発光素子ＯＬ
ＥＤの画素電極を初期化させることができる。
ストレージキャパシタＣｓｔの他の１つの電極は、駆動電圧線ＰＬと連結されうる。ス
トレージキャパシタＣｓｔのいずれか１つの電極は、駆動薄膜トランジスタＴ１のゲート
電極、補償薄膜トランジスタＴ３のドレイン電極及び、第１初期化薄膜トランジスタＴ４
のソース電極に、共に連結されうる。
トレージキャパシタＣｓｔのいずれか１つの電極は、駆動薄膜トランジスタＴ１のゲート
電極、補償薄膜トランジスタＴ３のドレイン電極及び、第１初期化薄膜トランジスタＴ４
のソース電極に、共に連結されうる。
有機発光素子ＯＬＥＤの対向電極は、共通電源電圧ＥＬＶＳＳを提供してもらう。有機
発光素子ＯＬＥＤは、駆動薄膜トランジスタＴ１から駆動電流を伝達してもらって発光す
る。
発光素子ＯＬＥＤは、駆動薄膜トランジスタＴ１から駆動電流を伝達してもらって発光す
る。
画素回路ＰＣは、図２Ａ及び図２Ｂを参照して説明した薄膜トランジスタ及びストレー
ジキャパシタの個数、並びに回路デザインに限定されるものではなく、その個数及び回路
デザインは、多様に変更可能である。
ジキャパシタの個数、並びに回路デザインに限定されるものではなく、その個数及び回路
デザインは、多様に変更可能である。
図３は、本発明の一実施形態によるディスプレイ装置の断面図であり、図４は、図３の
「ＩＶ」の部分の拡大断面図である。
「ＩＶ」の部分の拡大断面図である。
図３を参照すれば、表示領域ＤＡは、画素、例えば、第１画素Ｐ１、第２画素Ｐ２及び
第３画素Ｐ３がそれぞれ配置される第１画素領域ＰＡ１、第２画素領域ＰＡ２及び第３画
素領域ＰＡ３を含み、隣接する画素領域間の非画素領域ＮＰＡを含む。本明細書における
画素領域とは、実際に光が放出される領域、すなわち、発光領域に対応する。
第３画素Ｐ３がそれぞれ配置される第１画素領域ＰＡ１、第２画素領域ＰＡ２及び第３画
素領域ＰＡ３を含み、隣接する画素領域間の非画素領域ＮＰＡを含む。本明細書における
画素領域とは、実際に光が放出される領域、すなわち、発光領域に対応する。
第１画素Ｐ１、第２画素Ｐ２及び第３画素Ｐ３は、互いに異なる色相を具現することが
できる。例えば、第１画素Ｐ１は赤色を具現し、第２画素Ｐ２は緑色を具現し、第３画素
Ｐ３は、青色を具現することができる。他の実施形態において、表示領域ＤＡは、白色を
具現する第４画素（図示せず）をさらに含んでもよい。
できる。例えば、第１画素Ｐ１は赤色を具現し、第２画素Ｐ２は緑色を具現し、第３画素
Ｐ３は、青色を具現することができる。他の実施形態において、表示領域ＤＡは、白色を
具現する第４画素（図示せず）をさらに含んでもよい。
基板１００は、ガラス材、またはＰＥＴ（polyethylene terephthalate）、ＰＥＮ（po
lyethylene naphthalate）、ポリイミド（polyimide）といったプラスチック材などの多
様な材料を含むものでありうる。基板１００がプラスチック材によって形成された場合に
は、ガラス材によって形成された場合より可撓性を向上させることができる。
lyethylene naphthalate）、ポリイミド（polyimide）といったプラスチック材などの多
様な材料を含むものでありうる。基板１００がプラスチック材によって形成された場合に
は、ガラス材によって形成された場合より可撓性を向上させることができる。
基板１００上には、画素回路ＰＣを含む回路素子層１１０が具備される。画素回路ＰＣ
は、先に図２Ａ及び図２Ｂを参照して説明したような薄膜トランジスタ及びストレージキ
ャパシタを含む。薄膜トランジスタ及びストレージキャパシタをなす層、例えば、半導体
層及び電極層は、絶縁層を挟んで配置されてもよい。画素回路ＰＣは、第１画素Ｐ１、第
２画素Ｐ２及び第３画素Ｐ３の画素ごとに配置される。
は、先に図２Ａ及び図２Ｂを参照して説明したような薄膜トランジスタ及びストレージキ
ャパシタを含む。薄膜トランジスタ及びストレージキャパシタをなす層、例えば、半導体
層及び電極層は、絶縁層を挟んで配置されてもよい。画素回路ＰＣは、第１画素Ｐ１、第
２画素Ｐ２及び第３画素Ｐ３の画素ごとに配置される。
第１画素Ｐ１、第２画素Ｐ２及び第３画素Ｐ３は、それぞれ、画素回路ＰＣに電気的に
連結された、第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及び第３有機発
光素子ＯＬＥＤ３を含む。第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及
び第３有機発光素子ＯＬＥＤ３は、いずれも、画素電極、発光層を含む中間層及び対向電
極を含む。
連結された、第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及び第３有機発
光素子ＯＬＥＤ３を含む。第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及
び第３有機発光素子ＯＬＥＤ３は、いずれも、画素電極、発光層を含む中間層及び対向電
極を含む。
第１有機発光素子ＯＬＥＤ１は、第１画素電極２１１、第１中間層２２１及び第１対向
電極２３１を含む。第２有機発光素子ＯＬＥＤ２は、第２画素電極２１２、第２中間層２
２２及び第２対向電極２３２を含む。第３有機発光素子ＯＬＥＤ３は、第３画素電極２１
３、第３中間層２２３及び第３対向電極２３３を含む。
電極２３１を含む。第２有機発光素子ＯＬＥＤ２は、第２画素電極２１２、第２中間層２
２２及び第２対向電極２３２を含む。第３有機発光素子ＯＬＥＤ３は、第３画素電極２１
３、第３中間層２２３及び第３対向電極２３３を含む。
第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３の端部は、それぞれ
画素画成膜１２０で覆われており、第１対向電極２３１、第２対向電極２３２及び第３対
向電極２３３との距離を増大させ、電気的短絡を防止することができる。第１画素電極２
１１、第２画素電極２１２及び第３画素電極２１３の上面は、画素画成膜１２０の開口Ｏ
Ｐ１を通じて露出され、開口ＯＰ１を通じて、それぞれ、第１中間層２２１、第２中間層
２２２及び第３中間層２２３と重なり合っているのでありうる。
画素画成膜１２０で覆われており、第１対向電極２３１、第２対向電極２３２及び第３対
向電極２３３との距離を増大させ、電気的短絡を防止することができる。第１画素電極２
１１、第２画素電極２１２及び第３画素電極２１３の上面は、画素画成膜１２０の開口Ｏ
Ｐ１を通じて露出され、開口ＯＰ１を通じて、それぞれ、第１中間層２２１、第２中間層
２２２及び第３中間層２２３と重なり合っているのでありうる。
第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３は、第１画素領域Ｐ
Ａ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応するように配置され
た、島状であり、回路素子層１１０上に、互いに離隔して配置される。
Ａ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応するように配置され
た、島状であり、回路素子層１１０上に、互いに離隔して配置される。
第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３は、反射電極であり
得、また、透光性電極でありうる。
得、また、透光性電極でありうる。
反射電極である場合、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１
３は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、またはそれらの
化合物などによって形成された反射膜を含んでもよい。または、第１画素電極２１１、第
２画素電極２１２及び第３画素電極２１３は、前述の反射膜、及び前述の反射膜の上また
は／及び下の透明導電性酸化物（ＴＣＯ：transparent conductive oxide）膜を含んでも
よい。一実施形態において、第１画素電極２１１、第２画素電極２１２及び第３画素電極
２１３は、ＩＴＯ（indium tin oxide）／Ａｇ／ＩＴＯの３層でありうる。
３は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、またはそれらの
化合物などによって形成された反射膜を含んでもよい。または、第１画素電極２１１、第
２画素電極２１２及び第３画素電極２１３は、前述の反射膜、及び前述の反射膜の上また
は／及び下の透明導電性酸化物（ＴＣＯ：transparent conductive oxide）膜を含んでも
よい。一実施形態において、第１画素電極２１１、第２画素電極２１２及び第３画素電極
２１３は、ＩＴＯ（indium tin oxide）／Ａｇ／ＩＴＯの３層でありうる。
透光性電極である場合、第１画素電極２１１、第２画素電極２１２及び第３画素電極２
１３は、透明導電性酸化物（ＴＣＯ）層でありうる。または、第１画素電極２１１、第２
画素電極２１２及び第３画素電極２１３は、銀（Ａｇ）または銀（Ａｇ）合金を含む金属
薄膜であり得、前述の金属薄膜上に透明導電性酸化物層が形成された積層膜でありうる。
１３は、透明導電性酸化物（ＴＣＯ）層でありうる。または、第１画素電極２１１、第２
画素電極２１２及び第３画素電極２１３は、銀（Ａｇ）または銀（Ａｇ）合金を含む金属
薄膜であり得、前述の金属薄膜上に透明導電性酸化物層が形成された積層膜でありうる。
第１中間層２２１、第２中間層２２２及び第３中間層２２３は、第１画素領域ＰＡ１、
第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応するように配置された、島
状であり、互いに離隔して配置される。第１中間層２２１、第２中間層２２２及び第３中
間層２２３は、画素画成膜１２０の開口ＯＰ１を通じて、それぞれ、第１画素電極２１１
、第２画素電極２１２及び第３画素電極２１３の上に配置される。
第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応するように配置された、島
状であり、互いに離隔して配置される。第１中間層２２１、第２中間層２２２及び第３中
間層２２３は、画素画成膜１２０の開口ＯＰ１を通じて、それぞれ、第１画素電極２１１
、第２画素電極２１２及び第３画素電極２１３の上に配置される。
図３及び図４を参照すれば、第１中間層２２１は、発光層２２１ｂを含む。発光層２２
１ｂは、例えば、赤色の光を放出する有機発光層でありうる。第１中間層２２１は、発光
層２２１ｂの上または／及び下に配置された、第１機能層２２１ａ及び第２機能層２２１
ｃをさらに含んでもよい。第１機能層２２１ａは、ホール注入層ＨＩＬ及び／またはホー
ル輸送層ＨＴＬを含んでもよく、第２機能層２２１ｃは、電子輸送層ＥＴＬ及び／または
電子注入層ＥＩＬを含んでもよい。
１ｂは、例えば、赤色の光を放出する有機発光層でありうる。第１中間層２２１は、発光
層２２１ｂの上または／及び下に配置された、第１機能層２２１ａ及び第２機能層２２１
ｃをさらに含んでもよい。第１機能層２２１ａは、ホール注入層ＨＩＬ及び／またはホー
ル輸送層ＨＴＬを含んでもよく、第２機能層２２１ｃは、電子輸送層ＥＴＬ及び／または
電子注入層ＥＩＬを含んでもよい。
再び図３を参照すれば、第２中間層２２２は、緑色の光を放出する有機発光層である発
光層を含む。第２中間層２２２は、発光層の上または／及び下に配置された機能層、例え
ば、ホール注入層、ホール輸送層、電子輸送層及び／または電子注入層をさらに含んでも
よい。第３中間層２２３は、青色の光を放出する有機発光層である発光層を含む。第３中
間層２２３は、発光層の上または／及び下に配置された機能層、例えば、ホール注入層、
ホール輸送層、電子輸送層及び／または電子注入層をさらに含んでもよい。
光層を含む。第２中間層２２２は、発光層の上または／及び下に配置された機能層、例え
ば、ホール注入層、ホール輸送層、電子輸送層及び／または電子注入層をさらに含んでも
よい。第３中間層２２３は、青色の光を放出する有機発光層である発光層を含む。第３中
間層２２３は、発光層の上または／及び下に配置された機能層、例えば、ホール注入層、
ホール輸送層、電子輸送層及び／または電子注入層をさらに含んでもよい。
第１中間層２２１、第２中間層２２２及び第３中間層２２３の厚みは、互いに異なって
もよい。第１中間層２２１、第２中間層２２２及び第３中間層２２３は、後述する工程に
より、互いに独立に、すなわち別個にパターニングされるので、第１中間層２２１、第２
中間層２２２及び第３中間層２２３の機能層の物質、厚みなどは、互いに異なってもよい
。
もよい。第１中間層２２１、第２中間層２２２及び第３中間層２２３は、後述する工程に
より、互いに独立に、すなわち別個にパターニングされるので、第１中間層２２１、第２
中間層２２２及び第３中間層２２３の機能層の物質、厚みなどは、互いに異なってもよい
。
第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、第１画素領域Ｐ
Ａ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応するように配置され
た島状であり、互いに離隔して配置される。第１対向電極２３１、第２対向電極２３２及
び第３対向電極２３３は、それぞれ第１中間層２２１、第２中間層２２２及び第３中間層
２２３の上に配置される。
Ａ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応するように配置され
た島状であり、互いに離隔して配置される。第１対向電極２３１、第２対向電極２３２及
び第３対向電極２３３は、それぞれ第１中間層２２１、第２中間層２２２及び第３中間層
２２３の上に配置される。
第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の幅ｗ２１，ｗ２２
，ｗ２３は、それぞれ、第１中間層２２１、第２中間層２２２及び第３中間層２２３の幅
ｗ１１，ｗ１２，ｗ１３より、広いのでありうる。第１対向電極２３１、第２対向電極２
３２及び第３対向電極２３３の端部は、それぞれ、第１中間層２２１、第２中間層２２２
及び第３中間層２２３の端部よりも、配線層１３０に向かってさらに延長されることで、
配線層１３０と接触するのでありうる。
，ｗ２３は、それぞれ、第１中間層２２１、第２中間層２２２及び第３中間層２２３の幅
ｗ１１，ｗ１２，ｗ１３より、広いのでありうる。第１対向電極２３１、第２対向電極２
３２及び第３対向電極２３３の端部は、それぞれ、第１中間層２２１、第２中間層２２２
及び第３中間層２２３の端部よりも、配線層１３０に向かってさらに延長されることで、
配線層１３０と接触するのでありうる。
第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、透光性電極また
は反射電極でもある。第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３
は、Ａｇ、Ｍｇ、Ａｌ、Ｙｂ、Ｃａ、Ｌｉ及びＡｕのうちの少なくともいずれか１つ以上
の物質を含む金属薄膜または金属の厚膜でありうる。例えば、第１対向電極２３１、第２
対向電極２３２及び第３対向電極２３３は、Ａｇ、Ｍｇ、Ａｌ、Ｙｂ、Ｃａ、ＬｉＦ／Ｃ
ａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｕのうちの少なくともいずれか一つを含む、単層膜、または
複数層の積層膜でありうる。一実施形態において、第１対向電極２３１、第２対向電極２
３２及び第３対向電極２３３は、Ａｇ及びＭｇを含む金属薄膜を含むものであり得、Ａｇ
がＭｇよりも多く含有されるのであってもよい。
は反射電極でもある。第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３
は、Ａｇ、Ｍｇ、Ａｌ、Ｙｂ、Ｃａ、Ｌｉ及びＡｕのうちの少なくともいずれか１つ以上
の物質を含む金属薄膜または金属の厚膜でありうる。例えば、第１対向電極２３１、第２
対向電極２３２及び第３対向電極２３３は、Ａｇ、Ｍｇ、Ａｌ、Ｙｂ、Ｃａ、ＬｉＦ／Ｃ
ａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｕのうちの少なくともいずれか一つを含む、単層膜、または
複数層の積層膜でありうる。一実施形態において、第１対向電極２３１、第２対向電極２
３２及び第３対向電極２３３は、Ａｇ及びＭｇを含む金属薄膜を含むものであり得、Ａｇ
がＭｇよりも多く含有されるのであってもよい。
本発明の非制限的な実施形態において、前述の材料を含む第１対向電極２３１、第２対
向電極２３２及び第３対向電極２３３は、厚みを薄くして光透過性電極として形成するか
、あるいは厚みを厚くして反射電極として形成することができる。例えば、Ａｇ及びＭｇ
を含む金属を、約１０Åないし１５Åの厚みに形成し、光透過性を有する電極として使用
したり、厚みを約５０ｎｍ以上の厚みに形成し、反射電極として使用したりすることがで
きる。
向電極２３２及び第３対向電極２３３は、厚みを薄くして光透過性電極として形成するか
、あるいは厚みを厚くして反射電極として形成することができる。例えば、Ａｇ及びＭｇ
を含む金属を、約１０Åないし１５Åの厚みに形成し、光透過性を有する電極として使用
したり、厚みを約５０ｎｍ以上の厚みに形成し、反射電極として使用したりすることがで
きる。
第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、それぞれ第１パ
ッシベーション層２４１、第２パッシベーション層２４２及び第３パッシベーション層２
４３で覆われうる。第１パッシベーション層２４１、第２パッシベーション層２４２及び
第３パッシベーション層２４３は、製造工程中において、第１対向電極２３１、第２対向
電極２３２及び第３対向電極２３３、並びにその下層が損傷されることを防止しうる。第
１パッシベーション層２４１、第２パッシベーション層２４２及び第３パッシベーション
層２４３の幅ｗ３１，ｗ３２，ｗ３３は、それぞれ、第１対向電極２３１、第２対向電極
２３２及び第３対向電極２３３の幅ｗ２１，ｗ２２，ｗ２３より広い。例えば、第１パッ
シベーション層２４１、第２パッシベーション層２４２及び第３パッシベーション層２４
３の端部は、それぞれ、第１中間層２２１、第２中間層２２２及び第３中間層２２３の端
部よりも、配線層１３０に向かってさらに延長され、配線層１３０と接触することができ
る。
ッシベーション層２４１、第２パッシベーション層２４２及び第３パッシベーション層２
４３で覆われうる。第１パッシベーション層２４１、第２パッシベーション層２４２及び
第３パッシベーション層２４３は、製造工程中において、第１対向電極２３１、第２対向
電極２３２及び第３対向電極２３３、並びにその下層が損傷されることを防止しうる。第
１パッシベーション層２４１、第２パッシベーション層２４２及び第３パッシベーション
層２４３の幅ｗ３１，ｗ３２，ｗ３３は、それぞれ、第１対向電極２３１、第２対向電極
２３２及び第３対向電極２３３の幅ｗ２１，ｗ２２，ｗ２３より広い。例えば、第１パッ
シベーション層２４１、第２パッシベーション層２４２及び第３パッシベーション層２４
３の端部は、それぞれ、第１中間層２２１、第２中間層２２２及び第３中間層２２３の端
部よりも、配線層１３０に向かってさらに延長され、配線層１３０と接触することができ
る。
第１パッシベーション層２４１、第２パッシベーション層２４２及び第３パッシベーシ
ョン層２４３は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）及び／または酸窒化
ケイ素（ＳｉＯＮ）といった無機絶縁物を含んでもよく、単一層の膜、または複数層から
なる積層膜として形成されうる。
ョン層２４３は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）及び／または酸窒化
ケイ素（ＳｉＯＮ）といった無機絶縁物を含んでもよく、単一層の膜、または複数層から
なる積層膜として形成されうる。
相互離隔された島状の第１対向電極２３１、第２対向電極２３２及び第３対向電極２３
３は、配線層１３０を介して、互いに電気的に連結され、共通電源線と連結されることで
、共通電圧ＥＬＶＳＳを提供してもらうのでありうる。
３は、配線層１３０を介して、互いに電気的に連結され、共通電源線と連結されることで
、共通電圧ＥＬＶＳＳを提供してもらうのでありうる。
配線層１３０は、非画素領域ＮＰＡに対応して配置される。配線層１３０は、画素画成
膜１２０上に配置され、画素画成膜１２０と直接接触することができる。配線層１３０は
、導電性物質、例えば、金属または透明導電性酸化物（ＴＣＯ）などを含んでもよく、単
一層の膜、または複数層からなる積層膜でありうる。
膜１２０上に配置され、画素画成膜１２０と直接接触することができる。配線層１３０は
、導電性物質、例えば、金属または透明導電性酸化物（ＴＣＯ）などを含んでもよく、単
一層の膜、または複数層からなる積層膜でありうる。
図３の拡大された部分を参照すれば、第１対向電極２３１は、配線層１３０の上にまで
延長され、一部（例えば、両者の端部）が重ね合わされた状態で、配線層１３０の上面と
直接に接触することができる。同様に、第２対向電極２３２及び第３対向電極２３３は、
いずれも、配線層１３０の上にまで延長され、一部（例えば、両者の端部）同士が重ね合
わされた状態で、配線層１３０の上面と直接に接触することができる。このように、配線
層１３０は、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３と直接に
接触することができる。
延長され、一部（例えば、両者の端部）が重ね合わされた状態で、配線層１３０の上面と
直接に接触することができる。同様に、第２対向電極２３２及び第３対向電極２３３は、
いずれも、配線層１３０の上にまで延長され、一部（例えば、両者の端部）同士が重ね合
わされた状態で、配線層１３０の上面と直接に接触することができる。このように、配線
層１３０は、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３と直接に
接触することができる。
図示の具体例において、画素画成膜１２０は、積層断面において、湾曲膨出状、特には
円弧状または楕円弧状に膨出しており、直交格子（碁盤目）状に配置されて、各画素領域
（発光領域）をなす矩形状の開口ＯＰ１を画成する。一連の対向電極を互いに電気的に連
結するための配線層１３０は、図３のような積層断面において、画素画成膜１２０におけ
る、両方の裾部以外、例えば、画素画成膜１２０の膨出高さの約１／２以上の高さの領域
の全体を覆うように配置することができる。そして、画素電極と対向電極との間に挟まれ
る中間層２２１～２２３は、両縁が、ほぼ、配線層１３０の縁に一致するように配置する
ことができる。すなわち、画素画成膜１２０の膨出高さの１／２の高さの近傍にまで両縁
が延長されるようにすることができる。図３のような積層断面において、例えば、画素電
極２１１～２１３の幅は、画素開口ＯＰ１の幅の１～１．１倍とすることができ（例えば
、画素電極２１１～２１３の幅は、画素開口ＯＰ１，ＯＰ２，ＯＰ３の幅よりもさらに広
く形成することができる。本発明において、画素開口ＯＰ１，ＯＰ２，ＯＰ３の幅は、画
素開口のすそ部が始まる部分の幅であり、画素開口ＯＰ１，ＯＰ２，ＯＰ３を介して露出
される画素電極２１１～２１３と実質的に同一である）、中間層２２１～２２３の幅は、
対応する、画素開口ＯＰ１，ＯＰ２，ＯＰ３を介して露出される画素電極２１１～２１３
の幅の１～１．３倍とすることができ、対向電極２３１～２３３の幅は、対応する中間層
２２１～２２３の幅の１．０５～１．５倍、または１．０５～１．３倍、または１．０５
～１．２倍とすることができ、パッシベーション層２４１～２４３の幅は、対応する中間
層２２１～２２３の幅の１．１～１．３倍とすることができる。また、図３に示すように
、配線層１３０の縁は、中間層２２１～２２３に覆われ、配線層１３０における縁から離
間した領域にて、対向電極２３１～２３３に直接重ね合わされて接触するのであってもよ
い。さらには、画素ごとに備えられた対向電極２３１～２３３は、必ずしも、図３の断面
に垂直の方向の全体にて配線層１３０に重ね合わされて接触するのでなくてもよく、特定
のコンタクトホール状の領域にて接触するのであってもい。
円弧状または楕円弧状に膨出しており、直交格子（碁盤目）状に配置されて、各画素領域
（発光領域）をなす矩形状の開口ＯＰ１を画成する。一連の対向電極を互いに電気的に連
結するための配線層１３０は、図３のような積層断面において、画素画成膜１２０におけ
る、両方の裾部以外、例えば、画素画成膜１２０の膨出高さの約１／２以上の高さの領域
の全体を覆うように配置することができる。そして、画素電極と対向電極との間に挟まれ
る中間層２２１～２２３は、両縁が、ほぼ、配線層１３０の縁に一致するように配置する
ことができる。すなわち、画素画成膜１２０の膨出高さの１／２の高さの近傍にまで両縁
が延長されるようにすることができる。図３のような積層断面において、例えば、画素電
極２１１～２１３の幅は、画素開口ＯＰ１の幅の１～１．１倍とすることができ（例えば
、画素電極２１１～２１３の幅は、画素開口ＯＰ１，ＯＰ２，ＯＰ３の幅よりもさらに広
く形成することができる。本発明において、画素開口ＯＰ１，ＯＰ２，ＯＰ３の幅は、画
素開口のすそ部が始まる部分の幅であり、画素開口ＯＰ１，ＯＰ２，ＯＰ３を介して露出
される画素電極２１１～２１３と実質的に同一である）、中間層２２１～２２３の幅は、
対応する、画素開口ＯＰ１，ＯＰ２，ＯＰ３を介して露出される画素電極２１１～２１３
の幅の１～１．３倍とすることができ、対向電極２３１～２３３の幅は、対応する中間層
２２１～２２３の幅の１．０５～１．５倍、または１．０５～１．３倍、または１．０５
～１．２倍とすることができ、パッシベーション層２４１～２４３の幅は、対応する中間
層２２１～２２３の幅の１．１～１．３倍とすることができる。また、図３に示すように
、配線層１３０の縁は、中間層２２１～２２３に覆われ、配線層１３０における縁から離
間した領域にて、対向電極２３１～２３３に直接重ね合わされて接触するのであってもよ
い。さらには、画素ごとに備えられた対向電極２３１～２３３は、必ずしも、図３の断面
に垂直の方向の全体にて配線層１３０に重ね合わされて接触するのでなくてもよく、特定
のコンタクトホール状の領域にて接触するのであってもい。
図５は、図３のディスプレイ装置を、図３の「Ｋ」方向（上方；基板に垂直に、その表
側から裏側へと向かう方向）から見た平面図であり、図６は、図５の変形例である。図５
及び図６は説明の便宜のために、図３のディスプレイ装置のうち、画素画成膜、配線層、
第１対向電極、第２対向電極及び第３対向電極だけを抜粋して図示する。
側から裏側へと向かう方向）から見た平面図であり、図６は、図５の変形例である。図５
及び図６は説明の便宜のために、図３のディスプレイ装置のうち、画素画成膜、配線層、
第１対向電極、第２対向電極及び第３対向電極だけを抜粋して図示する。
図５を参照すれば、一実施形態において、配線層１３０は、非画素領域ＮＰＡ上にて、
網の形態、特には碁盤状の格子の形態を有するように配置される。配線層１３０は、非画
素領域ＮＰＡの画素画成膜１２０上に配置されるが、第１画素領域ＰＡ１、第２画素領域
ＰＡ２及び第３画素領域ＰＡ３に、それぞれ配置された第１対向電極２３１、第２対向電
極２３２及び第３対向電極２３３に、一部重なることで、直接接触することができる。
網の形態、特には碁盤状の格子の形態を有するように配置される。配線層１３０は、非画
素領域ＮＰＡの画素画成膜１２０上に配置されるが、第１画素領域ＰＡ１、第２画素領域
ＰＡ２及び第３画素領域ＰＡ３に、それぞれ配置された第１対向電極２３１、第２対向電
極２３２及び第３対向電極２３３に、一部重なることで、直接接触することができる。
図６を参照すれば、他の実施形態において、配線層１３０は、平面図にて複数の互いに
分離された部分からなるものでありうる。複数の配線層１３０は、それぞれ直線帯状であ
り、非画素領域ＮＰＡ上で等幅及び等間隔のストライプの形態を有するように配置されて
もよい。ストライプの形態の複数の配線層１３０は、非画素領域ＮＰＡの画素画成膜１２
０上に配置されてもよい。各配線層１３０は、第１画素領域ＰＡ１、第２画素領域ＰＡ２
及び第３画素領域ＰＡ３にそれぞれ配置された、第１対向電極２３１、第２対向電極２３
２及び第３対向電極２３３に、一部重なることで直接接触することができる。
分離された部分からなるものでありうる。複数の配線層１３０は、それぞれ直線帯状であ
り、非画素領域ＮＰＡ上で等幅及び等間隔のストライプの形態を有するように配置されて
もよい。ストライプの形態の複数の配線層１３０は、非画素領域ＮＰＡの画素画成膜１２
０上に配置されてもよい。各配線層１３０は、第１画素領域ＰＡ１、第２画素領域ＰＡ２
及び第３画素領域ＰＡ３にそれぞれ配置された、第１対向電極２３１、第２対向電極２３
２及び第３対向電極２３３に、一部重なることで直接接触することができる。
配線層１３０は、非画素領域ＮＰＡにおいて画素画成膜１２０上に配置され、第１対向
電極２３１、第２対向電極２３２及び第３対向電極２３３と一部重なることで直接接触し
さえすればよいのであり、配線層１３０のパターンは、図５及び図６に図示されているよ
うに、網の形態またはストライプの形態以外にも、多様な形態にパターニングされうる。
このようにして、配線層１３０は、第１対向電極２３２、第２対向電極２３２及び第３対
向電極２３３に、接続や連結がされうるのであり、第１対向電極２３２、第２対向電極２
３２及び第３対向電極２３３は、配線層１３０を介して、相互の接続や電気的な連結がな
されうる。
電極２３１、第２対向電極２３２及び第３対向電極２３３と一部重なることで直接接触し
さえすればよいのであり、配線層１３０のパターンは、図５及び図６に図示されているよ
うに、網の形態またはストライプの形態以外にも、多様な形態にパターニングされうる。
このようにして、配線層１３０は、第１対向電極２３２、第２対向電極２３２及び第３対
向電極２３３に、接続や連結がされうるのであり、第１対向電極２３２、第２対向電極２
３２及び第３対向電極２３３は、配線層１３０を介して、相互の接続や電気的な連結がな
されうる。
図７Ａ及び図７Ｂは、本発明の実施形態によるディスプレイ装置の回路素子層の断面図
である。
である。
図７Ａを参照すれば、駆動薄膜トランジスタＴ１は、駆動半導体層Ａ１、駆動ゲート電
極Ｇ１、駆動ソース電極Ｓ１及び駆動ドレイン電極Ｄ１を含み、スイッチング薄膜トラン
ジスタＴ２は、スイッチング半導体層Ａ２、スイッチングゲート電極Ｇ２、スイッチング
ソース電極Ｓ２及びスイッチングドレイン電極Ｄ２を含み、ストレージキャパシタＣｓｔ
は、第１ストレージ蓄電板ＣＥ１及び第２ストレージ蓄電板ＣＥ２を含んでもよい。
極Ｇ１、駆動ソース電極Ｓ１及び駆動ドレイン電極Ｄ１を含み、スイッチング薄膜トラン
ジスタＴ２は、スイッチング半導体層Ａ２、スイッチングゲート電極Ｇ２、スイッチング
ソース電極Ｓ２及びスイッチングドレイン電極Ｄ２を含み、ストレージキャパシタＣｓｔ
は、第１ストレージ蓄電板ＣＥ１及び第２ストレージ蓄電板ＣＥ２を含んでもよい。
駆動半導体層Ａ１及びスイッチング半導体層Ａ２と、駆動ゲート電極Ｇ１及びスイッチ
ングゲート電極Ｇ２との間には、ゲート絶縁層１０３が介在し、第１ストレージ蓄電板Ｃ
Ｅ１と第２ストレージ蓄電板ＣＥ２との間には、誘電体層１０５が介在し、駆動ゲート電
極Ｇ１及びスイッチングゲート電極Ｇ２と、駆動ソース電極Ｓ１、スイッチングソース電
極Ｓ２、駆動ドレイン電極Ｄ１及びスイッチングドレイン電極Ｄ２との間には、層間絶縁
層１０７（及び誘電体層１０５）が介在し、駆動ソース電極Ｓ１、スイッチングソース電
極Ｓ２、駆動ドレイン電極Ｄ１及びスイッチングドレイン電極Ｄ２の上には、平坦化絶縁
層１０９が配置される。
ングゲート電極Ｇ２との間には、ゲート絶縁層１０３が介在し、第１ストレージ蓄電板Ｃ
Ｅ１と第２ストレージ蓄電板ＣＥ２との間には、誘電体層１０５が介在し、駆動ゲート電
極Ｇ１及びスイッチングゲート電極Ｇ２と、駆動ソース電極Ｓ１、スイッチングソース電
極Ｓ２、駆動ドレイン電極Ｄ１及びスイッチングドレイン電極Ｄ２との間には、層間絶縁
層１０７（及び誘電体層１０５）が介在し、駆動ソース電極Ｓ１、スイッチングソース電
極Ｓ２、駆動ドレイン電極Ｄ１及びスイッチングドレイン電極Ｄ２の上には、平坦化絶縁
層１０９が配置される。
ゲート絶縁層１０３は、窒化ケイ素（ＳｉＮｘ）及び／または酸化ケイ素（ＳｉＯｘ）
といった無機物を含む単層膜、または複数層からなる積層膜でありうる。誘電体層１０５
及び層間絶縁層１０７は、前述の酸化ケイ素、窒化ケイ素及び／または酸化アルミニウム
（Ａｌ２Ｏ３）といった無機物を含む単層膜、または複数層からなる積層膜でありうる。
平坦化絶縁層１０９は、ポリメチルメタクリレート（ＰＭＭＡ）やポリスチレン（ＰＳ）
といった一般の汎用高分子、フェノール系基を有する高分子誘導体、アクリル系高分子、
イミド系高分子、アリールエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ－キ
シレン系高分子、ビニルアルコール系高分子、及びそれらのブレンドなどを含む有機物を
含むものでありうるが、本発明は、それらに限定されるものではない。
といった無機物を含む単層膜、または複数層からなる積層膜でありうる。誘電体層１０５
及び層間絶縁層１０７は、前述の酸化ケイ素、窒化ケイ素及び／または酸化アルミニウム
（Ａｌ２Ｏ３）といった無機物を含む単層膜、または複数層からなる積層膜でありうる。
平坦化絶縁層１０９は、ポリメチルメタクリレート（ＰＭＭＡ）やポリスチレン（ＰＳ）
といった一般の汎用高分子、フェノール系基を有する高分子誘導体、アクリル系高分子、
イミド系高分子、アリールエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ－キ
シレン系高分子、ビニルアルコール系高分子、及びそれらのブレンドなどを含む有機物を
含むものでありうるが、本発明は、それらに限定されるものではない。
図７Ａには、ストレージキャパシタＣｓｔが、駆動薄膜トランジスタＴ１と重り合うよ
うに配置され、駆動ゲート電極Ｇ１が第１ストレージ蓄電板ＣＥ１である場合を図示して
いるが、本発明は、それに限定されるものではない。
うに配置され、駆動ゲート電極Ｇ１が第１ストレージ蓄電板ＣＥ１である場合を図示して
いるが、本発明は、それに限定されるものではない。
図７Ｂを参照すれば、ストレージキャパシタＣｓｔは、駆動薄膜トランジスタＴ１と重
らないように配置されてもよい。例えば、第１ストレージ蓄電板ＣＥ１と駆動ゲート電極
Ｇ１とが同一の材料を含むものであり、第２ストレージ蓄電板ＣＥ２は、駆動ソース電極
Ｓ２及び駆動ドレイン電極Ｄ１と同一の材料を含むものであり、第１ストレージ蓄電板Ｃ
Ｅ１と第２ストレージ蓄電板ＣＥ２との間には、層間絶縁層１０７が介在してもよい。
らないように配置されてもよい。例えば、第１ストレージ蓄電板ＣＥ１と駆動ゲート電極
Ｇ１とが同一の材料を含むものであり、第２ストレージ蓄電板ＣＥ２は、駆動ソース電極
Ｓ２及び駆動ドレイン電極Ｄ１と同一の材料を含むものであり、第１ストレージ蓄電板Ｃ
Ｅ１と第２ストレージ蓄電板ＣＥ２との間には、層間絶縁層１０７が介在してもよい。
図７Ａ及び図７Ｂを参照して説明した実施形態によれば、駆動薄膜トランジスタＴ１及
びスイッチング薄膜トランジスタＴ２の駆動ゲート電極Ｇ１及びスイッチングゲート電極
Ｇ２が、駆動半導体層Ａ１及びスイッチング半導体層Ａ２の上に配置される場合について
説明したが、本発明は、それに限定されるものではない。他の実施形態として、駆動ゲー
ト電極Ｇ１及びスイッチングゲート電極Ｇ２は、それぞれ駆動半導体層Ａ１及びスイッチ
ング半導体層Ａ２の下に配置されてもよい。駆動ゲート電極Ｇ１及びスイッチングゲート
電極Ｇ２の位置によって、一部の実施形態においては、駆動半導体層Ａ１及びスイッチン
グ半導体層Ａ２が無機バッファ層１０１のすぐ上に配置され、他の実施形態においては、
駆動ゲート電極Ｇ１及びスイッチングゲート電極Ｇ２が、無機バッファ層１０１のすぐ上
に配置されうる。
びスイッチング薄膜トランジスタＴ２の駆動ゲート電極Ｇ１及びスイッチングゲート電極
Ｇ２が、駆動半導体層Ａ１及びスイッチング半導体層Ａ２の上に配置される場合について
説明したが、本発明は、それに限定されるものではない。他の実施形態として、駆動ゲー
ト電極Ｇ１及びスイッチングゲート電極Ｇ２は、それぞれ駆動半導体層Ａ１及びスイッチ
ング半導体層Ａ２の下に配置されてもよい。駆動ゲート電極Ｇ１及びスイッチングゲート
電極Ｇ２の位置によって、一部の実施形態においては、駆動半導体層Ａ１及びスイッチン
グ半導体層Ａ２が無機バッファ層１０１のすぐ上に配置され、他の実施形態においては、
駆動ゲート電極Ｇ１及びスイッチングゲート電極Ｇ２が、無機バッファ層１０１のすぐ上
に配置されうる。
図８Ａないし図８Ｈは、本発明の一実施形態によるディスプレイ装置の製造工程にのっ
とった一連の断面図である。
とった一連の断面図である。
図８Ａを参照すれば、基板１００上に、画素回路ＰＣを含む回路素子層１１０を形成し
、回路素子層１１０の上に、第１画素電極２１１、第２画素電極２１２及び第３画素電極
２１３を形成する。第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３は
、第１画素領域ＰＡ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応す
るように形成される。例えば、回路素子層１１０上に、予備画素電極層（図示せず）を形
成した後、それをパターニングし、第１画素電極２１１、第２画素電極２１２及び第３画
素電極２１３を形成することができる。基板１００の材料、並びに第１画素電極２１１、
第２画素電極２１２及び第３画素電極２１３の材料は、先に図３を参照して説明したので
、重複説明は省略する。
、回路素子層１１０の上に、第１画素電極２１１、第２画素電極２１２及び第３画素電極
２１３を形成する。第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３は
、第１画素領域ＰＡ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対応す
るように形成される。例えば、回路素子層１１０上に、予備画素電極層（図示せず）を形
成した後、それをパターニングし、第１画素電極２１１、第２画素電極２１２及び第３画
素電極２１３を形成することができる。基板１００の材料、並びに第１画素電極２１１、
第２画素電極２１２及び第３画素電極２１３の材料は、先に図３を参照して説明したので
、重複説明は省略する。
その後、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３の上に絶縁
材料層（図示せず）を形成した後、それをパターニングすることで、第１画素電極２１１
、第２画素電極２１２及び第３画素電極２１３をそれぞれ露出させる開口ＯＰ１を有する
、画素画成膜１２０を形成する。画素画成膜１２０をなす絶縁材料は、有機物でありうる
。他の実施形態において、画素画成膜１２０をなす絶縁材料は、無機物であるか、あるい
は無機物及び有機物を含む、複数の層からなる積層膜、または複合材料による単層膜であ
りうる。
材料層（図示せず）を形成した後、それをパターニングすることで、第１画素電極２１１
、第２画素電極２１２及び第３画素電極２１３をそれぞれ露出させる開口ＯＰ１を有する
、画素画成膜１２０を形成する。画素画成膜１２０をなす絶縁材料は、有機物でありうる
。他の実施形態において、画素画成膜１２０をなす絶縁材料は、無機物であるか、あるい
は無機物及び有機物を含む、複数の層からなる積層膜、または複合材料による単層膜であ
りうる。
図８Ｂを参照すれば、非画素領域ＮＰＡに、配線層１３０を形成する。配線層１３０は
、導電性物質、例えば、金属または透明導電性酸化物（ＴＣＯ）などを含んでもよく、単
一層の膜、または複数の層からなる積層膜でありうる。
、導電性物質、例えば、金属または透明導電性酸化物（ＴＣＯ）などを含んでもよく、単
一層の膜、または複数の層からなる積層膜でありうる。
配線層１３０の形成は、多様な方法を利用することができる。一実施形態において、導
電物質層（図示せず）を形成した後、フォトリソグラフィ工程、及び湿式または乾式のエ
ッチング工程により、非画素領域ＮＰＡの画素画成膜１２０上に配線層１３０を形成する
。該エッチング工程では、緻密なパターニングのために、乾式エッチングを行うことがで
きる。その場合、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３の損
傷を防止するように、配線層１３０をなす導電性材料は、第１画素電極２１１、第２画素
電極２１２及び第３画素電極２１３の材料とエッチング選択比が異なる材料を含むことが
望ましい。
電物質層（図示せず）を形成した後、フォトリソグラフィ工程、及び湿式または乾式のエ
ッチング工程により、非画素領域ＮＰＡの画素画成膜１２０上に配線層１３０を形成する
。該エッチング工程では、緻密なパターニングのために、乾式エッチングを行うことがで
きる。その場合、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３の損
傷を防止するように、配線層１３０をなす導電性材料は、第１画素電極２１１、第２画素
電極２１２及び第３画素電極２１３の材料とエッチング選択比が異なる材料を含むことが
望ましい。
他の実施形態において、配線層１３０は、配線層１３０が位置することとなる部分以外
の領域に、ポジ型（positive）あるいはネガ型(negative)のレジスト材料を含むマスキン
グ層（図示せず）を形成した後、熱蒸着などの方式によって導電性材料を蒸着し、配線層
１３０を形成することができる。その場合、第１画素電極２１１、第２画素電極２１２及
び第３画素電極２１３は、マスキング層で覆われているので、配線層１３０の形成工程に
て、前述の乾式エッチング法と異なり、損傷されるものではない。従って、配線層１３０
をなす導電性材料は、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３
の物質と同一の材料を含むものでありうる。
の領域に、ポジ型（positive）あるいはネガ型(negative)のレジスト材料を含むマスキン
グ層（図示せず）を形成した後、熱蒸着などの方式によって導電性材料を蒸着し、配線層
１３０を形成することができる。その場合、第１画素電極２１１、第２画素電極２１２及
び第３画素電極２１３は、マスキング層で覆われているので、配線層１３０の形成工程に
て、前述の乾式エッチング法と異なり、損傷されるものではない。従って、配線層１３０
をなす導電性材料は、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３
の物質と同一の材料を含むものでありうる。
図８Ｃを参照すれば、第１画素領域ＰＡ１に対応する部分が開放された第１マスキング
層１０１０を形成する。第１マスキング層１０１０は、第１感光パターン層１２１０、及
び、第１感光パターン層１２１０と画素画成膜１２０との間の第１補助層１１１０を含ん
でもよい。
層１０１０を形成する。第１マスキング層１０１０は、第１感光パターン層１２１０、及
び、第１感光パターン層１２１０と画素画成膜１２０との間の第１補助層１１１０を含ん
でもよい。
一実施形態において、第１マスキング層１０１０は、下記の工程によって形成されうる
。
。
配線層１３０が形成された基板１００上に、非感光性有機物層（図示せず）を形成し、
その上に、フォトレジスト層（図示せず）を形成する。該非感光性有機物層は、一例とし
て、フッ素系物質を含んでもよいが、本発明は、それに制限されるものではない。フォト
レジスト層は、ポジ型（positive）の感光材料を含んでもよい。
その上に、フォトレジスト層（図示せず）を形成する。該非感光性有機物層は、一例とし
て、フッ素系物質を含んでもよいが、本発明は、それに制限されるものではない。フォト
レジスト層は、ポジ型（positive）の感光材料を含んでもよい。
その後、フォトレジスト層のうち、第１画素領域ＰＡ１に対応する一部の領域を露光し
て現像し、第１開口領域ＯＲ１を有する第１感光パターン層１２１０を形成する。次に、
第１開口領域ＯＲ１を通じて露出された非感光性有機物層をエッチングし、第１補助開口
領域ＡＯＲ１を形成する。該エッチングにより、第１補助層１１１０の第１補助開口領域
ＡＯＲ１は、第１開口領域ＯＲ１より大きく形成される。
て現像し、第１開口領域ＯＲ１を有する第１感光パターン層１２１０を形成する。次に、
第１開口領域ＯＲ１を通じて露出された非感光性有機物層をエッチングし、第１補助開口
領域ＡＯＲ１を形成する。該エッチングにより、第１補助層１１１０の第１補助開口領域
ＡＯＲ１は、第１開口領域ＯＲ１より大きく形成される。
第１補助層１１１０は、配線層１３０上に配置されるが、配線層１３０の端部（例えば
、第１画素電極２１１と隣接した端部）が露出されるように、配線層１３０の端部を覆わ
ない。
、第１画素電極２１１と隣接した端部）が露出されるように、配線層１３０の端部を覆わ
ない。
図８Ｄを参照すれば、第１マスキング層１０１０が形成された基板１００上に、順に、
第１中間層２２１、第１対向電極２３１及び第１パッシベーション層２４１を形成する。
第１中間層２２１、第１対向電極２３１、第１パッシベーション層２４１の材料について
は、先に図３を参照して説明したので、重複説明は省略し、以下では工程を中心に説明す
る。
第１中間層２２１、第１対向電極２３１及び第１パッシベーション層２４１を形成する。
第１中間層２２１、第１対向電極２３１、第１パッシベーション層２４１の材料について
は、先に図３を参照して説明したので、重複説明は省略し、以下では工程を中心に説明す
る。
第１中間層２２１と第１対向電極２３１は、熱蒸着（thermal evaporation）法によっ
て形成されてもよい。第１中間層２２１及び第１対向電極２３１を形成するための蒸着材
料は、基板１００に垂直の方向及び斜めの方向に沿って、基板１００に向けて移動するこ
とができる。従って、第１中間層２２１の端部、及び第１対向電極２３１の端部は、第１
補助層１１１０と接触しない状態でありつつ、第１感光パターン層１２１０における庇（
ひさし）状の端部の下の空間にまで延長されてもよい。蒸着材料が斜め方向に蒸着される
ことで、第１中間層２２１及び第１対向電極２３１の端部は、積層断面にて、画素の外側
へと向かう順方向テーパ形状（forward taper shape）を有することができ、第１中間層
２２１の幅よりさらに広い幅を有するように、第１対向電極２３１の端部は、第１中間層
２２１の端部よりさらに、画素の外側へと向かって延長され、配線層１３０と接触するこ
とができる。第１対向電極２３１は、配線層１３０の上面と直接に接触し、電気的に直接
に連結されうる。
て形成されてもよい。第１中間層２２１及び第１対向電極２３１を形成するための蒸着材
料は、基板１００に垂直の方向及び斜めの方向に沿って、基板１００に向けて移動するこ
とができる。従って、第１中間層２２１の端部、及び第１対向電極２３１の端部は、第１
補助層１１１０と接触しない状態でありつつ、第１感光パターン層１２１０における庇（
ひさし）状の端部の下の空間にまで延長されてもよい。蒸着材料が斜め方向に蒸着される
ことで、第１中間層２２１及び第１対向電極２３１の端部は、積層断面にて、画素の外側
へと向かう順方向テーパ形状（forward taper shape）を有することができ、第１中間層
２２１の幅よりさらに広い幅を有するように、第１対向電極２３１の端部は、第１中間層
２２１の端部よりさらに、画素の外側へと向かって延長され、配線層１３０と接触するこ
とができる。第１対向電極２３１は、配線層１３０の上面と直接に接触し、電気的に直接
に連結されうる。
一実施形態において、第１パッシベーション層２４１は、化学気相蒸着法（ＣＶＤ）に
よって形成されてもよい。第１パッシベーション層２４１を形成するための蒸着物質は、
基板１００に垂直である方向及び斜め方向に沿って、基板１００に向けて移動することが
できる。従って、第１パッシベーション層２４１の端部は、第１補助層１１１０と接触せ
ず、第１感光パターン層１２１０下の空間に延長されてもよい。第１パッシベーション層
２４１の端部は、順方向テーパ形状を有する。第１パッシベーション層２４１は、後述す
る工程において、第１対向電極２３１及びその下層が損傷されることを防止するために、
第１対向電極２３１の幅よりさらに広幅を有する。
よって形成されてもよい。第１パッシベーション層２４１を形成するための蒸着物質は、
基板１００に垂直である方向及び斜め方向に沿って、基板１００に向けて移動することが
できる。従って、第１パッシベーション層２４１の端部は、第１補助層１１１０と接触せ
ず、第１感光パターン層１２１０下の空間に延長されてもよい。第１パッシベーション層
２４１の端部は、順方向テーパ形状を有する。第１パッシベーション層２４１は、後述す
る工程において、第１対向電極２３１及びその下層が損傷されることを防止するために、
第１対向電極２３１の幅よりさらに広幅を有する。
図８Ｅを参照すれば、その後、リフトオフ工程により、第１マスキング層１０１０を除
去する。一実施形態において、第１補助層１１１０がフッ素系材料である場合、フッ素系
溶媒を利用して、第１補助層１１１０を除去することができる。第１補助層１１１０が除
去されることで、第１補助層１１１０上の第１感光パターン層１２１０、第１感光パター
ン層１２１０上に積層された第１中間層２２１、第１対向電極２３１及び第１パッシベー
ション層２４１が、共に除去される。そして、第１画素領域ＰＡ１には、島状の、第１中
間層２２１、第１対向電極２３１及び第１パッシベーション層２４１が残る。
去する。一実施形態において、第１補助層１１１０がフッ素系材料である場合、フッ素系
溶媒を利用して、第１補助層１１１０を除去することができる。第１補助層１１１０が除
去されることで、第１補助層１１１０上の第１感光パターン層１２１０、第１感光パター
ン層１２１０上に積層された第１中間層２２１、第１対向電極２３１及び第１パッシベー
ション層２４１が、共に除去される。そして、第１画素領域ＰＡ１には、島状の、第１中
間層２２１、第１対向電極２３１及び第１パッシベーション層２４１が残る。
第１パッシベーション層２４１は、リフトオフの際、第１有機発光素子ＯＬＥＤ１を保
護することができる。第１マスキング層１０１０のリフトオフの際、フッ素系溶媒に含ま
れた物質が第１有機発光素子ＯＬＥＤ１中に浸透し、第１有機発光素子ＯＬＥＤ１を損傷
させることを防止することができる。
護することができる。第１マスキング層１０１０のリフトオフの際、フッ素系溶媒に含ま
れた物質が第１有機発光素子ＯＬＥＤ１中に浸透し、第１有機発光素子ＯＬＥＤ１を損傷
させることを防止することができる。
図８Ｆを参照すれば、第２画素領域ＰＡ２に対応する部分が開放された第２マスキング
層１０２０を形成する。第２マスキング層１０２０は、第２感光パターン層１２２０、及
び、第２感光パターン層１２２０と画素画成膜１２０との間の第２補助層１１２０を含ん
でもよい。第２補助層１１２０及び第２感光パターン層１２２０は、それぞれ前述の第１
補助層１１１０及び第１感光パターン層１２１０と同一の材料を含み、同一の工程によっ
て形成されてもよい。
層１０２０を形成する。第２マスキング層１０２０は、第２感光パターン層１２２０、及
び、第２感光パターン層１２２０と画素画成膜１２０との間の第２補助層１１２０を含ん
でもよい。第２補助層１１２０及び第２感光パターン層１２２０は、それぞれ前述の第１
補助層１１１０及び第１感光パターン層１２１０と同一の材料を含み、同一の工程によっ
て形成されてもよい。
次に、第２マスキング層１０２０が形成された基板１００上に、順に、第２中間層２２
２、第２対向電極２３２及び第２パッシベーション層２４２を形成する。第２中間層２２
２、第２対向電極２３２、第２パッシベーション層２４２の材料は、先に図３を参照して
説明したので、重複説明は省略する。
２、第２対向電極２３２及び第２パッシベーション層２４２を形成する。第２中間層２２
２、第２対向電極２３２、第２パッシベーション層２４２の材料は、先に図３を参照して
説明したので、重複説明は省略する。
第２中間層２２２と第２対向電極２３２は、熱蒸着法によって形成され、第２パッシベ
ーション層２４２は、化学気相蒸着法によって形成されるのであってもよい。
ーション層２４２は、化学気相蒸着法によって形成されるのであってもよい。
第２中間層２２２、第２対向電極２３２、第２パッシベーション層２４２をなす蒸着物
質は、基板１００に垂直である方向及び斜め方向に沿って、基板１００に向けて移動する
ことができる。従って、第２中間層２２２、第２対向電極２３２、第２パッシベーション
層２４２それぞれの端部は、第２補助層１１２０と接触せず、順方向テーパ形状を有する
。
質は、基板１００に垂直である方向及び斜め方向に沿って、基板１００に向けて移動する
ことができる。従って、第２中間層２２２、第２対向電極２３２、第２パッシベーション
層２４２それぞれの端部は、第２補助層１１２０と接触せず、順方向テーパ形状を有する
。
第２対向電極２３２は、第２中間層２２２の幅よりさらに広幅を有するように、端部が
第２中間層２２２の端部より延長され、配線層１３０と接触することができる。第２対向
電極２３２は、配線層１３０の上面と直接接触し、電気的に直接連結される。第２パッシ
ベーション層２４２は、第２対向電極２３２の幅よりさらに広幅を有するように形成され
、従って、後述する工程において、第２対向電極２３２及びその下層が損傷されることを
防止することができる。
第２中間層２２２の端部より延長され、配線層１３０と接触することができる。第２対向
電極２３２は、配線層１３０の上面と直接接触し、電気的に直接連結される。第２パッシ
ベーション層２４２は、第２対向電極２３２の幅よりさらに広幅を有するように形成され
、従って、後述する工程において、第２対向電極２３２及びその下層が損傷されることを
防止することができる。
その後、リフトオフ工程を介して、第２マスキング層１０２０を除去する。例えば、フ
ッ素系溶媒を利用して、第２補助層１１２０を除去することにより、第２補助層１１２０
上の第２感光パターン層１２２０、第２中間層２２２、第２対向電極２３２及び第２パッ
シベーション層２４２が共に除去される。そして、第２画素領域ＰＡ２には、島型の第２
中間層２２２、第２対向電極２３２及び第２パッシベーション層２４２が残る。
ッ素系溶媒を利用して、第２補助層１１２０を除去することにより、第２補助層１１２０
上の第２感光パターン層１２２０、第２中間層２２２、第２対向電極２３２及び第２パッ
シベーション層２４２が共に除去される。そして、第２画素領域ＰＡ２には、島型の第２
中間層２２２、第２対向電極２３２及び第２パッシベーション層２４２が残る。
図８Ｇを参照すれば、第３画素領域ＰＡ３に対応する部分が開放された第３マスキング
層１０３０を形成する。第３マスキング層１０３０は、第３感光パターン層１２３０及び
第３感光パターン層１２３０と、画素画成膜１２０との間の第３補助層１１３０を含んで
もよい。第３補助層１１２０及び第３感光パターン層１２２０は、それぞれ前述の第１補
助層１１１０及び第１感光パターン層１２１０と同一物質を含み、同一工程によって形成
されてもよい。
層１０３０を形成する。第３マスキング層１０３０は、第３感光パターン層１２３０及び
第３感光パターン層１２３０と、画素画成膜１２０との間の第３補助層１１３０を含んで
もよい。第３補助層１１２０及び第３感光パターン層１２２０は、それぞれ前述の第１補
助層１１１０及び第１感光パターン層１２１０と同一物質を含み、同一工程によって形成
されてもよい。
次に、第３マスキング層１０３０が形成された基板１００上に、順に、第３中間層２２
３、第３対向電極２３３及び第３パッシベーション層２４３を形成する。第３中間層２２
３、第３対向電極２３３、第３パッシベーション層２４３の物質は、先に図３を参照して
説明したので、重複説明は省略する。
３、第３対向電極２３３及び第３パッシベーション層２４３を形成する。第３中間層２２
３、第３対向電極２３３、第３パッシベーション層２４３の物質は、先に図３を参照して
説明したので、重複説明は省略する。
第３中間層２２３と第３対向電極２３３は、熱蒸着法によって形成され、第３パッシベ
ーション層２４３は、化学気相蒸着法によって形成されてもよい。
ーション層２４３は、化学気相蒸着法によって形成されてもよい。
第３中間層２２３、第３対向電極２３３、第３パッシベーション層２４３をなす蒸着物
質は、基板１００に垂直である方向及び斜め方向に沿って、基板１００に向けて移動する
ことができる。従って、第３中間層２２３、第３対向電極２３３、第３パッシベーション
層２４３のそれぞれの端部は、第３補助層１１３０と接触せず、順方向テーパ形状を有す
る。
質は、基板１００に垂直である方向及び斜め方向に沿って、基板１００に向けて移動する
ことができる。従って、第３中間層２２３、第３対向電極２３３、第３パッシベーション
層２４３のそれぞれの端部は、第３補助層１１３０と接触せず、順方向テーパ形状を有す
る。
第３対向電極２３３は、第３中間層２２３の幅よりさらに広い幅を有するように、端部
が第３中間層２２３の端部よりも画素の外側へと延長され、配線層１３０と接触すること
ができる。第３対向電極２３３は、配線層１３０の上面と直接接触し、電気的に直接連結
される。第３パッシベーション層２４３は、第３対向電極２３３の幅よりさらに広い幅を
有するように形成され、従って、後述する工程において、第３対向電極２３３及びその下
層が損傷されることを防止することができる。
が第３中間層２２３の端部よりも画素の外側へと延長され、配線層１３０と接触すること
ができる。第３対向電極２３３は、配線層１３０の上面と直接接触し、電気的に直接連結
される。第３パッシベーション層２４３は、第３対向電極２３３の幅よりさらに広い幅を
有するように形成され、従って、後述する工程において、第３対向電極２３３及びその下
層が損傷されることを防止することができる。
図８Ｈを参照すれば、リフトオフ工程により、第３マスキング層１０３０を除去する。
例えば、フッ素系溶媒を利用して、第３補助層１１３０を除去することにより、第３補助
層１１３０上の、第３感光パターン層１２３０、第３中間層２２３、第３対向電極２３３
及び第３パッシベーション層２４３が、共に除去される。そして、第３画素領域ＰＡ３に
は、島状の、第３中間層２２３、第３対向電極２３３及び第３パッシベーション層２４３
が残る。
例えば、フッ素系溶媒を利用して、第３補助層１１３０を除去することにより、第３補助
層１１３０上の、第３感光パターン層１２３０、第３中間層２２３、第３対向電極２３３
及び第３パッシベーション層２４３が、共に除去される。そして、第３画素領域ＰＡ３に
は、島状の、第３中間層２２３、第３対向電極２３３及び第３パッシベーション層２４３
が残る。
図９は、本発明の他の実施形態（１）によるディスプレイ装置の断面図である。
図９を参照すれば、ディスプレイ装置２は、配線層１３０Ａ以外の構成が、図３を参照
して説明したディスプレイ装置１と同一であるので、以下では、相違点を中心に説明する
。
して説明したディスプレイ装置１と同一であるので、以下では、相違点を中心に説明する
。
配線層１３０Ａは、第１金属層１３１及び第２金属層１３３、並びにそれらの間の透光
層１３２を含む多層構造でありうる。配線層１３０Ａは、外部から、ディスプレイ装置２
に向けて入射した光が配線層１３０Ａで反射して外部に視認されることを防止することが
できる。例えば、第１金属層１３１で反射した光Ｌ１と、第２金属層１３３で反射した光
Ｌ２とは、互いに相殺されるように干渉し合うことによって、外部から視認されない。
層１３２を含む多層構造でありうる。配線層１３０Ａは、外部から、ディスプレイ装置２
に向けて入射した光が配線層１３０Ａで反射して外部に視認されることを防止することが
できる。例えば、第１金属層１３１で反射した光Ｌ１と、第２金属層１３３で反射した光
Ｌ２とは、互いに相殺されるように干渉し合うことによって、外部から視認されない。
第１金属層１３１及び第２金属層１３３は、モリブデン（Ｍｏ）、チタン（Ｔｉ）とい
った金属を含んでもよいが、本発明は、それらに制限されるものではない。透光層１３２
は、酸化ケイ素（ＳｉＯｘ）といった透光性無機物または透明酸化物を含んでもよい。透
光層１３２が酸化ケイ素（ＳｉＯｘ）といった絶縁性材料を含む場合、配線層１３０Ａ中
、第２金属層１３３が、実質的に共通電圧ＥＬＶＳＳを、第１対向電極２３１、第２対向
電極２３２及び第３対向電極２３３に供給する配線としての機能を遂行することができる
。
った金属を含んでもよいが、本発明は、それらに制限されるものではない。透光層１３２
は、酸化ケイ素（ＳｉＯｘ）といった透光性無機物または透明酸化物を含んでもよい。透
光層１３２が酸化ケイ素（ＳｉＯｘ）といった絶縁性材料を含む場合、配線層１３０Ａ中
、第２金属層１３３が、実質的に共通電圧ＥＬＶＳＳを、第１対向電極２３１、第２対向
電極２３２及び第３対向電極２３３に供給する配線としての機能を遂行することができる
。
配線層１３０Ａは、図８Ｂを参照して説明した工程と同一の工程によって形成され、そ
の際、配線層１３０Ａをなす材料、例えば、第１金属層１３１及び第２金属層１３３及び
透光層１３２は、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３をな
す材料とエッチング選択比が異なる材料を含むことが望ましい。
の際、配線層１３０Ａをなす材料、例えば、第１金属層１３１及び第２金属層１３３及び
透光層１３２は、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３をな
す材料とエッチング選択比が異なる材料を含むことが望ましい。
図１０は、本発明の他の実施形態（２）によるディスプレイ装置の断面図であり、図１
１は、図１０のディスプレイ装置を、上述のＫ方向から見た平面図であり、図１２は、図
１１の変形例である。図１１及び図１２は、説明の便宜のために、図１０のディスプレイ
装置のうち、画素画成膜、配線層、第１対向電極、第２対向電極及び第３対向電極だけを
抜粋して図示する。
１は、図１０のディスプレイ装置を、上述のＫ方向から見た平面図であり、図１２は、図
１１の変形例である。図１１及び図１２は、説明の便宜のために、図１０のディスプレイ
装置のうち、画素画成膜、配線層、第１対向電極、第２対向電極及び第３対向電極だけを
抜粋して図示する。
図１０を参照すれば、ディスプレイ装置３は、基板１００、画素回路ＰＣを含む回路素
子層１１０、第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２、第３有機発光
素子ＯＬＥＤ３、第１パッシベーション層２４１、第２パッシベーション層２４２及び第
３パッシベーション層２４３を含む。第１有機発光素子ＯＬＥＤ１、第２有機発光素子Ｏ
ＬＥＤ２及び第３有機発光素子ＯＬＥＤ３は、それぞれ、第１画素電極２１１、第２画素
電極２１２及び第３画素電極２１３と、第１中間層２２１、第２中間層２２２及び第３中
間層２２３と、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３とを含
む。第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及び第３有機発光素子Ｏ
ＬＥＤ３は、それぞれ、第１パッシベーション層２４１、第２パッシベーション層２４２
及び第３パッシベーション層２４３で覆われており、第１パッシベーション層２４１、第
２パッシベーション層２４２及び第３パッシベーション層２４３は、酸化ケイ素（ＳｉＯ
ｘ）、窒化ケイ素（ＳｉＮｘ）及び／または酸窒化ケイ素（ＳｉＯＮ）といった無機絶縁
物を含んだ単一層または積層膜によって形成されてもよい。
子層１１０、第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２、第３有機発光
素子ＯＬＥＤ３、第１パッシベーション層２４１、第２パッシベーション層２４２及び第
３パッシベーション層２４３を含む。第１有機発光素子ＯＬＥＤ１、第２有機発光素子Ｏ
ＬＥＤ２及び第３有機発光素子ＯＬＥＤ３は、それぞれ、第１画素電極２１１、第２画素
電極２１２及び第３画素電極２１３と、第１中間層２２１、第２中間層２２２及び第３中
間層２２３と、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３とを含
む。第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及び第３有機発光素子Ｏ
ＬＥＤ３は、それぞれ、第１パッシベーション層２４１、第２パッシベーション層２４２
及び第３パッシベーション層２４３で覆われており、第１パッシベーション層２４１、第
２パッシベーション層２４２及び第３パッシベーション層２４３は、酸化ケイ素（ＳｉＯ
ｘ）、窒化ケイ素（ＳｉＮｘ）及び／または酸窒化ケイ素（ＳｉＯＮ）といった無機絶縁
物を含んだ単一層または積層膜によって形成されてもよい。
ディスプレイ装置３の基板１００と、第１有機発光素子ＯＬＥＤ１，第２有機発光素子
ＯＬＥＤ２及び第３有機発光素子ＯＬＥＤ３は、先に図３及び図４を参照して説明し、回
路素子層１１０は、図７Ａないし図７Ｂを参照して説明したので、以下では、相違点を中
心に説明する。
ＯＬＥＤ２及び第３有機発光素子ＯＬＥＤ３は、先に図３及び図４を参照して説明し、回
路素子層１１０は、図７Ａないし図７Ｂを参照して説明したので、以下では、相違点を中
心に説明する。
配線層１３０Ｂは、非画素領域ＮＰＡにて画素画成膜１２０上に配置されるが、配線層
１３０Ｂの一部は、第１パッシベーション層２４１、第２パッシベーション層２４２及び
第３パッシベーション層２４３の上にまで延長される。配線層１３０Ｂの一部は、第１対
向電極２３１、第２対向電極２３２及び第３対向電極２３３と重なり、第１パッシベーシ
ョン層２４１、第２パッシベーション層２４２及び第３パッシベーション層２４３のコン
タクトホール２４０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向
電極２３３と接触することができる。例えば、配線層１３０Ｂは、コンタクトホール２４
０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の上面
と、直接接触することができる。
１３０Ｂの一部は、第１パッシベーション層２４１、第２パッシベーション層２４２及び
第３パッシベーション層２４３の上にまで延長される。配線層１３０Ｂの一部は、第１対
向電極２３１、第２対向電極２３２及び第３対向電極２３３と重なり、第１パッシベーシ
ョン層２４１、第２パッシベーション層２４２及び第３パッシベーション層２４３のコン
タクトホール２４０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向
電極２３３と接触することができる。例えば、配線層１３０Ｂは、コンタクトホール２４
０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の上面
と、直接接触することができる。
図１１及び図１２に図示されているように、コンタクトホール２４０ｈは、第１対向電
極２３１、第２対向電極２３２及び第３対向電極２３３の一方の端部の中心領域に対応し
て備えられうる。例えば、コンタクトホール２４０ｈは、画素画成膜１２０が具備された
非画素領域ＮＰＡ中にて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２
３３の端部を露出させるように配置されてもよい。
極２３１、第２対向電極２３２及び第３対向電極２３３の一方の端部の中心領域に対応し
て備えられうる。例えば、コンタクトホール２４０ｈは、画素画成膜１２０が具備された
非画素領域ＮＰＡ中にて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２
３３の端部を露出させるように配置されてもよい。
配線層１３０Ｂは、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３
と一部重なり、コンタクトホール２４０ｈを通じて、第１対向電極２３１、第２対向電極
２３２及び第３対向電極２３３と、直接接触する。従って、互いに離隔された島状の、第
１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、配線層１３０Ｂによ
って互いに電気的に連結され、共通電圧ＥＬＶＳＳを提供してもらうことができる。
と一部重なり、コンタクトホール２４０ｈを通じて、第１対向電極２３１、第２対向電極
２３２及び第３対向電極２３３と、直接接触する。従って、互いに離隔された島状の、第
１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、配線層１３０Ｂによ
って互いに電気的に連結され、共通電圧ＥＬＶＳＳを提供してもらうことができる。
配線層１３０Ｂは、平面図上において、図１１に図示されているように、網の形態をな
すようにパターニングされるか、あるいは図１２に図示されているように、ストライプの
形態をなすようにパターニングされてもよいが、本発明は、それらに制限されるものでは
ない。
すようにパターニングされるか、あるいは図１２に図示されているように、ストライプの
形態をなすようにパターニングされてもよいが、本発明は、それらに制限されるものでは
ない。
再び図１０を参照すれば、配線層１３０Ｂは、導電性材料を含む。
一実施形態によれば、配線層１３０Ｂは、図１０中の左上の拡大部分に示されたように
、第１金属層１３１及び第２金属層１３３、並びにそれら間の透光層１３２を含む積層構
造でありうる。第１金属層１３１で反射した光Ｌ１と、第２金属層１３３で反射した光Ｌ
２とは、互いに相殺する干渉によって、外部のユーザに視認されないので、外光の反射率
を低下させることができる。第１金属層１３１及び第２金属層１３３は、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）といった金属を含んでもよいが、本発明は、それらに制限されるも
のではない。透光層１３２は、酸化ケイ素（ＳｉＯｘ）といった透光性無機物または透明
酸化物（ＴＣＯ）を含んでもよい。透光層１３２が酸化ケイ素（ＳｉＯｘ）といった絶縁
性材料を含む場合、配線層１３０Ｂ中、第１金属層１３１が、実質的に共通電圧ＥＬＶＳ
Ｓを、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３に供給する配線
としての機能を遂行することができる。
、第１金属層１３１及び第２金属層１３３、並びにそれら間の透光層１３２を含む積層構
造でありうる。第１金属層１３１で反射した光Ｌ１と、第２金属層１３３で反射した光Ｌ
２とは、互いに相殺する干渉によって、外部のユーザに視認されないので、外光の反射率
を低下させることができる。第１金属層１３１及び第２金属層１３３は、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）といった金属を含んでもよいが、本発明は、それらに制限されるも
のではない。透光層１３２は、酸化ケイ素（ＳｉＯｘ）といった透光性無機物または透明
酸化物（ＴＣＯ）を含んでもよい。透光層１３２が酸化ケイ素（ＳｉＯｘ）といった絶縁
性材料を含む場合、配線層１３０Ｂ中、第１金属層１３１が、実質的に共通電圧ＥＬＶＳ
Ｓを、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３に供給する配線
としての機能を遂行することができる。
他の実施形態によれば、配線層１３０Ｂは、金属によって形成された単一層の膜または
積層膜であり得、または透明酸化物を含む単一層の膜または積層膜でありうる。
積層膜であり得、または透明酸化物を含む単一層の膜または積層膜でありうる。
配線層１３０Ｂは、第１パッシベーション層２４１、第２パッシベーション層２４２及
び第３パッシベーション層２４３を形成した後に形成されるので、第１画素電極２１１、
第２画素電極２１２及び第３画素電極２１３と、異なる材料を含むものでもよく、同一の
材料を含むものでもよい。
び第３パッシベーション層２４３を形成した後に形成されるので、第１画素電極２１１、
第２画素電極２１２及び第３画素電極２１３と、異なる材料を含むものでもよく、同一の
材料を含むものでもよい。
図１３Ａないし図１３Ｆは、図１０に示す本発明の他の実施形態（２）によるディスプ
レイ装置についての製造工程にのっとった一連の断面図である。
レイ装置についての製造工程にのっとった一連の断面図である。
図１３Ａを参照すれば、基板１００上に、回路素子層１１０、並びに第１画素電極２１
１、第２画素電極２１２及び第３画素電極２１３を、順次に形成した後、第１画素電極２
１１、第２画素電極２１２及び第３画素電極２１３を露出させる開口ＯＰ１を有する画素
画成膜１２０を形成する。具体的な工程は、先に図８Ａを参照して説明したところと同一
であるので、重複説明は省略する。
１、第２画素電極２１２及び第３画素電極２１３を、順次に形成した後、第１画素電極２
１１、第２画素電極２１２及び第３画素電極２１３を露出させる開口ＯＰ１を有する画素
画成膜１２０を形成する。具体的な工程は、先に図８Ａを参照して説明したところと同一
であるので、重複説明は省略する。
図１３Ｂを参照すれば、第１画素領域ＰＡ１に対応する開口領域を具備する第１マスキ
ング層１０１０を形成した後、順次に、第１中間層２２１、第１対向電極２３１及び第１
パッシベーション層２４１を形成する。そして、リフトオフ工程によって、第１マスキン
グ層１０１０を除去することにより、第１画素領域ＰＡ１に島型に配置された第１中間層
２２１、第１対向電極２３１及び第１パッシベーション層２４１を形成する。
ング層１０１０を形成した後、順次に、第１中間層２２１、第１対向電極２３１及び第１
パッシベーション層２４１を形成する。そして、リフトオフ工程によって、第１マスキン
グ層１０１０を除去することにより、第１画素領域ＰＡ１に島型に配置された第１中間層
２２１、第１対向電極２３１及び第１パッシベーション層２４１を形成する。
第１マスキング層１０１０の物質及び構造、並びに第１中間層２２１、第１対向電極２
３１及び第１パッシベーション層２４１の形成工程、リフトオフ工程などは、先に図８Ｃ
及び図８Ｄを参照して説明したところと同一であるので、重複説明は省略する。
３１及び第１パッシベーション層２４１の形成工程、リフトオフ工程などは、先に図８Ｃ
及び図８Ｄを参照して説明したところと同一であるので、重複説明は省略する。
図１３Ｃを参照すれば、第２画素領域ＰＡ２に対応する開口領域を具備する第２マスキ
ング層１０２０を形成した後、順次に、第２中間層２２２、第２対向電極２３２及び第２
パッシベーション層２４２を形成する。そして、リフトオフ工程によって、第２マスキン
グ層１０２０を除去することにより、第２画素領域ＰＡ２に島状に配置された、第２中間
層２２２、第２対向電極２３２及び第２パッシベーション層２４２を形成する。
ング層１０２０を形成した後、順次に、第２中間層２２２、第２対向電極２３２及び第２
パッシベーション層２４２を形成する。そして、リフトオフ工程によって、第２マスキン
グ層１０２０を除去することにより、第２画素領域ＰＡ２に島状に配置された、第２中間
層２２２、第２対向電極２３２及び第２パッシベーション層２４２を形成する。
第２マスキング層１０２０の材料及び構造、並びに第２中間層２２２、第２対向電極２
３２及び第２パッシベーション層２４２の形成工程、リフトオフ工程などは、先に図８Ｅ
及び図８Ｆを参照して説明したところと同一であるので、重複説明は省略する。
３２及び第２パッシベーション層２４２の形成工程、リフトオフ工程などは、先に図８Ｅ
及び図８Ｆを参照して説明したところと同一であるので、重複説明は省略する。
図１３Ｄを参照すれば、第３画素領域ＰＡ３に対応する開口領域を具備する第３マスキ
ング層１０３０を形成した後、順次に、第３中間層２２３、第３対向電極２３３及び第３
パッシベーション層２４３を形成する。そして、リフトオフ工程によって、第３マスキン
グ層１０３０を除去することにより、第３画素領域ＰＡ３に島状に配置された、第３中間
層２２３、第３対向電極２３３及び第３パッシベーション層２４３を形成する。
ング層１０３０を形成した後、順次に、第３中間層２２３、第３対向電極２３３及び第３
パッシベーション層２４３を形成する。そして、リフトオフ工程によって、第３マスキン
グ層１０３０を除去することにより、第３画素領域ＰＡ３に島状に配置された、第３中間
層２２３、第３対向電極２３３及び第３パッシベーション層２４３を形成する。
第３マスキング層１０３０の材料及び構造、並びに第３中間層２２３、第３対向電極２
３３及び第３パッシベーション層２４３の形成工程、リフトオフ工程などは、先に図８Ｇ
を参照して説明したところと同一であるので、重複説明は省略する。
３３及び第３パッシベーション層２４３の形成工程、リフトオフ工程などは、先に図８Ｇ
を参照して説明したところと同一であるので、重複説明は省略する。
図１３Ｅを参照すれば、第１パッシベーション層２４１、第２パッシベーション層２４
２及び第３パッシベーション層２４３に、コンタクトホール２４０ｈを形成する。コンタ
クトホール２４０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電
極２３３が露出される。例えば、コンタクトホール２４０ｈは、非画素領域ＮＰＡにおい
て、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の端部を露出させ
るように、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の端と対応
する位置に形成されてもよい。
２及び第３パッシベーション層２４３に、コンタクトホール２４０ｈを形成する。コンタ
クトホール２４０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電
極２３３が露出される。例えば、コンタクトホール２４０ｈは、非画素領域ＮＰＡにおい
て、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の端部を露出させ
るように、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の端と対応
する位置に形成されてもよい。
図１３Ｆを参照すれば、導電物質層（図示せず）を形成し、それをパターニングし、配
線層１３０Ｂを形成する。配線層１３０Ｂは、フォトリソグラフィ工程、及び湿式または
乾式のエッチング工程により、形成されてもよい。配線層１３０Ｂは、コンタクトホール
２４０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３に
、それぞれ接触することができる。
線層１３０Ｂを形成する。配線層１３０Ｂは、フォトリソグラフィ工程、及び湿式または
乾式のエッチング工程により、形成されてもよい。配線層１３０Ｂは、コンタクトホール
２４０ｈを通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３に
、それぞれ接触することができる。
前述のように、配線層１３０Ｂは、第１パッシベーション層２４１、第２パッシベーシ
ョン層２４２及び第３パッシベーション層２４３を形成した工程の後に形成されるので、
配線層１３０Ｂは、先に図９を参照して説明した配線層１３０Ａと異なり、材料の制限な
しに多様に選択されてもよい。
ョン層２４２及び第３パッシベーション層２４３を形成した工程の後に形成されるので、
配線層１３０Ｂは、先に図９を参照して説明した配線層１３０Ａと異なり、材料の制限な
しに多様に選択されてもよい。
図１４は、本発明の他の実施形態（３）によるディスプレイ装置の断面図である。
図１４を参照すれば、ディスプレイ装置４は、基板１００、画素回路ＰＣを含む回路素
子層１１０、第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及び第３有機発
光素子ＯＬＥＤ３、並びに第１パッシベーション層２４１、第２パッシベーション層２４
２及び第３パッシベーション層２４３と、配線層１３０Ｃとを含む。基板１００と回路素
子層１１０は、前述のところと同一であるので、以下、相違点を中心に説明する。
子層１１０、第１有機発光素子ＯＬＥＤ１、第２有機発光素子ＯＬＥＤ２及び第３有機発
光素子ＯＬＥＤ３、並びに第１パッシベーション層２４１、第２パッシベーション層２４
２及び第３パッシベーション層２４３と、配線層１３０Ｃとを含む。基板１００と回路素
子層１１０は、前述のところと同一であるので、以下、相違点を中心に説明する。
配線層１３０Ｃは、非画素領域ＮＰＡに配置され、第１画素電極２１１、第２画素電極
２１２及び第３画素電極２１３と同一層に配置されてもよい。同一層に配置されるという
ことは、すぐ下の層と、すぐ上の層とが同一であるということを意味する。例えば、配線
層１３０Ｃ、並びに第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３は
、回路素子層１１０と画素画成膜１２０との間に、それらと接触したまま配置されてもよ
い。配線層１３０Ｃは、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１
３と同一の材料を含むものでありうる。
２１２及び第３画素電極２１３と同一層に配置されてもよい。同一層に配置されるという
ことは、すぐ下の層と、すぐ上の層とが同一であるということを意味する。例えば、配線
層１３０Ｃ、並びに第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３は
、回路素子層１１０と画素画成膜１２０との間に、それらと接触したまま配置されてもよ
い。配線層１３０Ｃは、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１
３と同一の材料を含むものでありうる。
画素画成膜１２０は、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１
３の端部、並びに配線層１３０Ｃの端部を覆うことで、この端部と直接接触することがで
きる。画素画成膜１２０は、第１画素電極２１１、第２画素電極２１２及び第３画素電極
２１３を露出させる開口ＯＰ１、並びに配線層１３０Ｃを露出させる追加の開口ＯＰ２を
さらに含んでもよい。
３の端部、並びに配線層１３０Ｃの端部を覆うことで、この端部と直接接触することがで
きる。画素画成膜１２０は、第１画素電極２１１、第２画素電極２１２及び第３画素電極
２１３を露出させる開口ＯＰ１、並びに配線層１３０Ｃを露出させる追加の開口ＯＰ２を
さらに含んでもよい。
第１中間層２２１、第２中間層２２２及び第３中間層２２３は、それぞれ、開口ＯＰ１
を通じて露出された、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３
の上に配置され、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、
それぞれ、第１中間層２２１、第２中間層２２２及び第３中間層２２３より広い幅を有す
るように配置される。
を通じて露出された、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３
の上に配置され、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、
それぞれ、第１中間層２２１、第２中間層２２２及び第３中間層２２３より広い幅を有す
るように配置される。
第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、それぞれ、第１
画素電極２１１、第２画素電極２１２及び第３画素電極２１３に隣接した箇所の配線層１
３０Ｃに向かって（各画素の外側へと）延長され、追加の開口ＯＰ２を通じて露出された
配線層１３０Ｃの少なくとも一部と、重なることで直接接触する。例えば、第１対向電極
２３１、第２対向電極２３２及び第３対向電極２３３のそれぞれの端部は、配線層１３０
Ｃとの間に配置された画素画成膜１２０の一部を覆うとともに、配線層１３０Ｃに向かっ
て延長されて、配線層と接触することができる。
画素電極２１１、第２画素電極２１２及び第３画素電極２１３に隣接した箇所の配線層１
３０Ｃに向かって（各画素の外側へと）延長され、追加の開口ＯＰ２を通じて露出された
配線層１３０Ｃの少なくとも一部と、重なることで直接接触する。例えば、第１対向電極
２３１、第２対向電極２３２及び第３対向電極２３３のそれぞれの端部は、配線層１３０
Ｃとの間に配置された画素画成膜１２０の一部を覆うとともに、配線層１３０Ｃに向かっ
て延長されて、配線層と接触することができる。
図１４には、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３のそれ
ぞれが、配線層１３０Ｃと、一部重なることで接触する構造を図示しているが、他の実施
形態において、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３のそれ
ぞれは、配線層１３０Ｃにおける追加の開口ＯＰ２を通じて露出された部分に、その全体
を覆うように重ねられることで、直接接触することができる。
ぞれが、配線層１３０Ｃと、一部重なることで接触する構造を図示しているが、他の実施
形態において、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３のそれ
ぞれは、配線層１３０Ｃにおける追加の開口ＯＰ２を通じて露出された部分に、その全体
を覆うように重ねられることで、直接接触することができる。
図示の例において、追加の開口ＯＰ２は、隣り合う２つの画素開口ＯＰ１の間に２つ設
けられ、それぞれ、近接する方の画素開口ＯＰ１を覆う対向電極２３１～２３３に直接重
ね合わされて接触している。これら追加の画素開口ＯＰ２は、例えば、隣り合う２つの画
素開口ＯＰ１の間の領域にのみ設けることもでき、また、例えば、図１４の積層断面に垂
直な方向にわたって連続して延びるように設けることもできる。このように、配線層１３
０は、各画素開口ＯＰ１の左右両側から対向電極２３１～２３３に電気的に接続されて、
対向電極同士を、図１４の積層断面に垂直な方向に互いに電気的に接続する。また、図示
の例において、画素画成膜１２０は、図３に示す実施形態と同様に、この積層断面にて、
紡糸湾曲した膨出状、特には円弧状または楕円弧状に膨出している。図１４に示す実施形
態では、図３に示す実施形態と比べた場合、画素画成膜１２０における、隣り合う２つの
画素開口ＯＰ１の間の膨出部が、３つの小さな膨出部と、これらの間の追加の開口ＯＰ２
とに置き換わっており、これら小さな膨出部は互いに寸法が等しくともよく、追加の開口
ＯＰ２も互いに寸法が等しいともよい。
けられ、それぞれ、近接する方の画素開口ＯＰ１を覆う対向電極２３１～２３３に直接重
ね合わされて接触している。これら追加の画素開口ＯＰ２は、例えば、隣り合う２つの画
素開口ＯＰ１の間の領域にのみ設けることもでき、また、例えば、図１４の積層断面に垂
直な方向にわたって連続して延びるように設けることもできる。このように、配線層１３
０は、各画素開口ＯＰ１の左右両側から対向電極２３１～２３３に電気的に接続されて、
対向電極同士を、図１４の積層断面に垂直な方向に互いに電気的に接続する。また、図示
の例において、画素画成膜１２０は、図３に示す実施形態と同様に、この積層断面にて、
紡糸湾曲した膨出状、特には円弧状または楕円弧状に膨出している。図１４に示す実施形
態では、図３に示す実施形態と比べた場合、画素画成膜１２０における、隣り合う２つの
画素開口ＯＰ１の間の膨出部が、３つの小さな膨出部と、これらの間の追加の開口ＯＰ２
とに置き換わっており、これら小さな膨出部は互いに寸法が等しくともよく、追加の開口
ＯＰ２も互いに寸法が等しいともよい。
第１パッシベーション層２４１、第２パッシベーション層２４２及び第３パッシベーシ
ョン層２４３は、それぞれ、第１対向電極２３１、第２対向電極２３２及び第３対向電極
２３３を覆う。図示の積層断面において、第１パッシベーション層２４１、第２パッシベ
ーション層２４２及び第３パッシベーション層２４３は、第１対向電極２３１、第２対向
電極２３２及び第３対向電極２３３の幅よりも広幅に形成される。例えば、第１パッシベ
ーション層２４１、第２パッシベーション層２４２及び第３パッシベーション層２４３の
端部は、それぞれ、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の
端部よりも、各画素の外側へと延長されうる。
ョン層２４３は、それぞれ、第１対向電極２３１、第２対向電極２３２及び第３対向電極
２３３を覆う。図示の積層断面において、第１パッシベーション層２４１、第２パッシベ
ーション層２４２及び第３パッシベーション層２４３は、第１対向電極２３１、第２対向
電極２３２及び第３対向電極２３３の幅よりも広幅に形成される。例えば、第１パッシベ
ーション層２４１、第２パッシベーション層２４２及び第３パッシベーション層２４３の
端部は、それぞれ、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３の
端部よりも、各画素の外側へと延長されうる。
図示されていないが、配線層１３０Ｃは、前述のように、平面図上で網状をなすか、あ
るいはストライプ状をなすというように多様なパターンを有する。
るいはストライプ状をなすというように多様なパターンを有する。
図１５Ａないし図１５Ｅは、図１４に示す本発明の他の実施形態（３）によるディスプ
レイ装置についての製造工程にのっとった一連の断面図である。
レイ装置についての製造工程にのっとった一連の断面図である。
図１５Ａを参照すれば、基板１００上に回路素子層１１０を形成した後、回路素子層１
１０上に、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３と、配線層
１３０Ｃとを形成する。第１画素電極２１１、第２画素電極２１２及び第３画素電極２１
３は、第１画素領域ＰＡ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対
応するように形成され、配線層１３０Ｃは、非画素領域ＮＰＡに対応するように形成され
る。例えば、回路素子層１１０上に予備画素電極層（図示せず）を形成した後、それをパ
ターニングし、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３、並び
に配線層１３０Ｃを形成することができる。第１画素電極２１１、第２画素電極２１２及
び第３画素電極２１３の材料は、先に図３を参照して説明したところと同一であり、配線
層１３０Ｃは、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３と同一
の材料を有する。
１０上に、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３と、配線層
１３０Ｃとを形成する。第１画素電極２１１、第２画素電極２１２及び第３画素電極２１
３は、第１画素領域ＰＡ１、第２画素領域ＰＡ２及び第３画素領域ＰＡ３に、それぞれ対
応するように形成され、配線層１３０Ｃは、非画素領域ＮＰＡに対応するように形成され
る。例えば、回路素子層１１０上に予備画素電極層（図示せず）を形成した後、それをパ
ターニングし、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３、並び
に配線層１３０Ｃを形成することができる。第１画素電極２１１、第２画素電極２１２及
び第３画素電極２１３の材料は、先に図３を参照して説明したところと同一であり、配線
層１３０Ｃは、第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３と同一
の材料を有する。
その後、絶縁物質層（図示せず）を形成した後、それをパターニングし、第１画素電極
２１１、第２画素電極２１２及び第３画素電極２１３それぞれを露出させる開口ＯＰ１、
及び、配線層１３０Ｃを露出させる追加の開口ＯＰ２を有する、画素画成膜１２０を形成
する。画素画成膜１２０をなす絶縁材料は、有機物でありうる。他の実施形態において、
画素画成膜１２０をなす絶縁材料は、無機物を含む、複数の層からなる積層膜、または複
合材料による単層膜でありうる。
２１１、第２画素電極２１２及び第３画素電極２１３それぞれを露出させる開口ＯＰ１、
及び、配線層１３０Ｃを露出させる追加の開口ＯＰ２を有する、画素画成膜１２０を形成
する。画素画成膜１２０をなす絶縁材料は、有機物でありうる。他の実施形態において、
画素画成膜１２０をなす絶縁材料は、無機物を含む、複数の層からなる積層膜、または複
合材料による単層膜でありうる。
図１５Ｂを参照すれば、第１画素領域ＰＡ１に対応する部分、及び第１画素領域ＰＡ１
に隣接した非画素領域ＮＰＡの一部（例えば、配線層１３０Ｃの一部と対応する部分）が
開放された第１マスキング層１０１０を形成する。第１マスキング層１０１０は、第１感
光パターン層１２１０、及び、第１感光パターン層１２１０と画素画成膜１２０との間の
第１補助層１１１０を含んでもよい。第１マスキング層１０１０の開放領域を介して、第
１画素電極２１１及び第１画素電極２１１に隣接した配線層１３０Ｃが露出される。第１
マスキング層１０１０の構造、材料、形成工程は、先に図３を参照して説明したので、重
複説明は省略する。
に隣接した非画素領域ＮＰＡの一部（例えば、配線層１３０Ｃの一部と対応する部分）が
開放された第１マスキング層１０１０を形成する。第１マスキング層１０１０は、第１感
光パターン層１２１０、及び、第１感光パターン層１２１０と画素画成膜１２０との間の
第１補助層１１１０を含んでもよい。第１マスキング層１０１０の開放領域を介して、第
１画素電極２１１及び第１画素電極２１１に隣接した配線層１３０Ｃが露出される。第１
マスキング層１０１０の構造、材料、形成工程は、先に図３を参照して説明したので、重
複説明は省略する。
次に、第１マスキング層１０１０が形成された基板１００上に、順に、第１中間層２２
１、第１対向電極２３１及び第１パッシベーション層２４１を形成する。
１、第１対向電極２３１及び第１パッシベーション層２４１を形成する。
第１中間層２２１と第１対向電極２３１との蒸着材料が、基板１００に垂直の方向及び
斜めの方向に沿って、基板１００に向かって移動することで、第１中間層２２１の端部、
及び第１対向電極２３１の端部は、第１補助層１１１０と接触しないようにしつつ、第１
感光パターン層１２１０の端部の庇（ひさし；overhang）状部分の下の空間内にまで延長
される。第１中間層２２１は、開口ＯＰ１を通じて露出された第１画素電極２１１の上に
形成され、第１対向電極２３１は、第１中間層２２１の幅よりさらに広い幅を有するよう
に形成される。第１対向電極２３１の端部は、第１中間層２２１の端部よりさらに、各画
素の外側へと延長され、配線層１３０Ｃと、少なくとも一部が重なることで直接接触する
。第１パッシベーション層２４１は、第１対向電極２３１の全体を覆うように形成され、
図示のような積層断面図にて、第１対向電極２３１より広い幅を有するように形成される
。
斜めの方向に沿って、基板１００に向かって移動することで、第１中間層２２１の端部、
及び第１対向電極２３１の端部は、第１補助層１１１０と接触しないようにしつつ、第１
感光パターン層１２１０の端部の庇（ひさし；overhang）状部分の下の空間内にまで延長
される。第１中間層２２１は、開口ＯＰ１を通じて露出された第１画素電極２１１の上に
形成され、第１対向電極２３１は、第１中間層２２１の幅よりさらに広い幅を有するよう
に形成される。第１対向電極２３１の端部は、第１中間層２２１の端部よりさらに、各画
素の外側へと延長され、配線層１３０Ｃと、少なくとも一部が重なることで直接接触する
。第１パッシベーション層２４１は、第１対向電極２３１の全体を覆うように形成され、
図示のような積層断面図にて、第１対向電極２３１より広い幅を有するように形成される
。
その後、リフトオフ工程により、第１マスキング層１０１０を除去する。第１画素領域
ＰＡ１には、第１中間層２２１、第１対向電極２３１及び第１パッシベーション層２４１
が配置され、第１対向電極２３１の端部は、配線層１３０Ｃと、一部重なることで直接接
触する。
ＰＡ１には、第１中間層２２１、第１対向電極２３１及び第１パッシベーション層２４１
が配置され、第１対向電極２３１の端部は、配線層１３０Ｃと、一部重なることで直接接
触する。
図１５Ｃを参照すれば、第２マスキング層１０２０を形成する。第２マスキング層１０
２０は、第２画素領域ＰＡ２に対応する部分と、第２画素領域ＰＡ２に隣接した非画素領
域ＮＰＡの一部（例えば、配線層１３０Ｃの一部に対応する部分）とが開放された開口領
域を含む。第２マスキング層１０２０の開放領域を通じて、第２画素電極２１２、及び、
第２画素電極２１２に隣接した配線層１３０Ｃが露出される。第２マスキング層１０２０
の構造、材料、形成工程は、先に図３を参照して説明したので、重複説明は省略する。
２０は、第２画素領域ＰＡ２に対応する部分と、第２画素領域ＰＡ２に隣接した非画素領
域ＮＰＡの一部（例えば、配線層１３０Ｃの一部に対応する部分）とが開放された開口領
域を含む。第２マスキング層１０２０の開放領域を通じて、第２画素電極２１２、及び、
第２画素電極２１２に隣接した配線層１３０Ｃが露出される。第２マスキング層１０２０
の構造、材料、形成工程は、先に図３を参照して説明したので、重複説明は省略する。
次に、第２マスキング層１０２０が形成された基板１００上に、順に、第２中間層２２
２、第２対向電極２３２及び第２パッシベーション層２４２を形成する。
２、第２対向電極２３２及び第２パッシベーション層２４２を形成する。
第２中間層２２２は、開口ＯＰ１を通じて露出された第２画素電極２１２の上に形成さ
れ、第２対向電極２３２は、第２中間層２２２の幅よりさらに広い幅を有するように形成
される。第２対向電極２３２の端部は、第２中間層２２２の端部よりさらに、各画素の外
側へと延長され、配線層１３０Ｃに、少なくとも一部が重なることで直接接触する。第２
パッシベーション層２４２は、第２対向電極２３２の全体を覆うように形成され、第２対
向電極２３２より広い幅を有するように形成される。
れ、第２対向電極２３２は、第２中間層２２２の幅よりさらに広い幅を有するように形成
される。第２対向電極２３２の端部は、第２中間層２２２の端部よりさらに、各画素の外
側へと延長され、配線層１３０Ｃに、少なくとも一部が重なることで直接接触する。第２
パッシベーション層２４２は、第２対向電極２３２の全体を覆うように形成され、第２対
向電極２３２より広い幅を有するように形成される。
その後、リフトオフ工程により、第２マスキング層１０２０を除去する。第２画素領域
ＰＡ２には、第２中間層２２２、第２対向電極２３２及び第２パッシベーション層２４２
が配置され、第２対向電極２３２の端部は、配線層１３０Ｃに、一部重なることで直接接
触する。
ＰＡ２には、第２中間層２２２、第２対向電極２３２及び第２パッシベーション層２４２
が配置され、第２対向電極２３２の端部は、配線層１３０Ｃに、一部重なることで直接接
触する。
図１５Ｄを参照すれば、第３マスキング層１０３０を形成する。第３マスキング層１０
３０は、第３画素領域ＰＡ３に対応する部分と、第３画素領域ＰＡ３に隣接した非画素領
域ＮＰＡの一部（例えば、配線層１３０Ｃの一部と対応する部分）とが開放された開口領
域を含む。第３マスキング層１０３０の開放領域を通じて、第３画素電極２１３、及び、
この第３画素電極２１３に隣接した配線層１３０Ｃが露出される。第３マスキング層１０
３０の構造、材料、形成工程は、先に図３を参照して説明したので、重複説明は省略する
。
３０は、第３画素領域ＰＡ３に対応する部分と、第３画素領域ＰＡ３に隣接した非画素領
域ＮＰＡの一部（例えば、配線層１３０Ｃの一部と対応する部分）とが開放された開口領
域を含む。第３マスキング層１０３０の開放領域を通じて、第３画素電極２１３、及び、
この第３画素電極２１３に隣接した配線層１３０Ｃが露出される。第３マスキング層１０
３０の構造、材料、形成工程は、先に図３を参照して説明したので、重複説明は省略する
。
次に、第３マスキング層１０３０が形成された基板１００上に、順に、第３中間層２２
３、第３対向電極２３３及び第３パッシベーション層２４３を形成する。
３、第３対向電極２３３及び第３パッシベーション層２４３を形成する。
第３中間層２２３は、開口ＯＰ１を通じて露出された第３画素電極２１３の上に形成さ
れ、第３対向電極２３３は、第３中間層２２３の幅よりさらに広い幅を有するように形成
される。第３対向電極２３３の端部は、第３中間層２２３の端部よりさらに、各画素の外
側へと延長され、配線層１３０Ｃに、少なくとも一部が重なってて直接接触する。第３パ
ッシベーション層２４３は、第３対向電極２３３を覆うように形成され、第３対向電極２
３３より広い幅を有するように形成される。
れ、第３対向電極２３３は、第３中間層２２３の幅よりさらに広い幅を有するように形成
される。第３対向電極２３３の端部は、第３中間層２２３の端部よりさらに、各画素の外
側へと延長され、配線層１３０Ｃに、少なくとも一部が重なってて直接接触する。第３パ
ッシベーション層２４３は、第３対向電極２３３を覆うように形成され、第３対向電極２
３３より広い幅を有するように形成される。
その後、リフトオフ工程により、第３マスキング層１０３０を除去する。第３画素領域
ＰＡ３には、第３中間層２２３、第３対向電極２３３及び第３パッシベーション層２４３
が配置され、第３対向電極２３３の端部は、配線層１３０Ｃに、一部重なることで直接接
触する。
ＰＡ３には、第３中間層２２３、第３対向電極２３３及び第３パッシベーション層２４３
が配置され、第３対向電極２３３の端部は、配線層１３０Ｃに、一部重なることで直接接
触する。
図１５Ｅを参照すれば、前述のような工程により、第１画素領域ＰＡ１、第２画素領域
ＰＡ２及び第３画素領域ＰＡ３における第１対向電極２３１、第２対向電極２３２及び第
３対向電極２３３は、配線層１３０Ｃに、一部重なることで直接接触し、互いに電気的に
連結されて、同一共通電圧ＥＬＶＳＳを提供してもらっている。
ＰＡ２及び第３画素領域ＰＡ３における第１対向電極２３１、第２対向電極２３２及び第
３対向電極２３３は、配線層１３０Ｃに、一部重なることで直接接触し、互いに電気的に
連結されて、同一共通電圧ＥＬＶＳＳを提供してもらっている。
図１６及び図１７は、本発明の他の実施形態（４）～（５）によるディスプレイ装置の
断面図であり、図１５の変形例に該当する。
断面図であり、図１５の変形例に該当する。
図１６及び図１７のディスプレイ装置５，６は、配線層１３０Ｄ，１３０Ｅを中心にし
た構造に相違があり、他の構成は同一であるので、以下、相違点を中心に説明する。
た構造に相違があり、他の構成は同一であるので、以下、相違点を中心に説明する。
図１６を参照すれば、１つの追加の開口ＯＰ２を通じて露出された配線層１３０Ｄの上
面は、隣接するいずれの画素の対向電極とも接触することができる。例えば、いずれか１
つの追加の開口ＯＰ２を通じて露出された配線層１３０Ｄの上面は、第１対向電極２３１
及び第２対向電極２３２の一部に、重なることで直接接触することができ、他の１つの追
加の開口ＯＰ２を通じて露出された配線層１３０Ｄの上面は、第２対向電極２３２及び第
３対向電極２３３の一部に、重なることで直接接触することができる。
面は、隣接するいずれの画素の対向電極とも接触することができる。例えば、いずれか１
つの追加の開口ＯＰ２を通じて露出された配線層１３０Ｄの上面は、第１対向電極２３１
及び第２対向電極２３２の一部に、重なることで直接接触することができ、他の１つの追
加の開口ＯＰ２を通じて露出された配線層１３０Ｄの上面は、第２対向電極２３２及び第
３対向電極２３３の一部に、重なることで直接接触することができる。
図１７を参照すれば、１つの追加の開口ＯＰ２を通じて露出された配線層１３０Ｄの上
面は、隣接する１つの画素の対向電極と接触することができる。例えば、いずれか１つの
追加開口ＯＰ２を通じて露出された配線層１３０Ｄの上面は、第１対向電極２３１の少な
くとも一部に、重なることで直接接触することができ、他の１つの追加開口ＯＰ２を介し
て露出された配線層１３０Ｄの上面は、第２対向電極２３２の少なくとも一部に、重なる
ことで直接接触することができる。そして、さらに他の１つの追加開口ＯＰ２を通じて露
出された配線層１３０Ｄの上面は、第３対向電極２３３の少なくとも一部に、重なること
で直接接触することができる。
面は、隣接する１つの画素の対向電極と接触することができる。例えば、いずれか１つの
追加開口ＯＰ２を通じて露出された配線層１３０Ｄの上面は、第１対向電極２３１の少な
くとも一部に、重なることで直接接触することができ、他の１つの追加開口ＯＰ２を介し
て露出された配線層１３０Ｄの上面は、第２対向電極２３２の少なくとも一部に、重なる
ことで直接接触することができる。そして、さらに他の１つの追加開口ＯＰ２を通じて露
出された配線層１３０Ｄの上面は、第３対向電極２３３の少なくとも一部に、重なること
で直接接触することができる。
以上、本発明は、、図面に図示された一実施形態を参照して説明したが、それらは例示
的なものに過ぎず、当該分野で当業者であるならば、それらから多様な変形、及び実施形
態の変形が可能であるという点を理解するであろう。従って、本発明の真の技術的保護範
囲は、特許請求の範囲の技術的思想によって決められるものである。
的なものに過ぎず、当該分野で当業者であるならば、それらから多様な変形、及び実施形
態の変形が可能であるという点を理解するであろう。従って、本発明の真の技術的保護範
囲は、特許請求の範囲の技術的思想によって決められるものである。
本発明のディスプレイ装置は、例えば、ディスプレイ関連の技術分野に効果的に適用可
能である。
能である。
１００ 基板
１１０ 回路素子層
１２０ 画素画成膜
１３０，１３０Ａ，１３０Ｂ，１３０Ｃ，１３０Ｄ，１３０Ｅ 配線層
２１１，２１２，２１３ 画素電極
２２１，２２２，２２３ 中間層
２３１，２３２，２３３ 対向電極
２４１，２４２，２４３ パッシベーション層
１１０ 回路素子層
１２０ 画素画成膜
１３０，１３０Ａ，１３０Ｂ，１３０Ｃ，１３０Ｄ，１３０Ｅ 配線層
２１１，２１２，２１３ 画素電極
２２１，２２２，２２３ 中間層
２３１，２３２，２３３ 対向電極
２４１，２４２，２４３ パッシベーション層
Claims (10)
- 第１画素領域及び第２画素領域を含む画素領域と、非画素領域とを具備した基板と、
前記第１画素領域及び前記第２画素領域にそれぞれ対応する第１画素電極及び第２画素電極と、
前記画素領域に対応する開口を具備した画素画成膜と、
前記第１画素電極及び前記第２画素電極の上にそれぞれ配置され、互いに離隔され、それぞれ発光層を含む第１中間層及び第２中間層と、
前記第１中間層及び前記第２中間層の上にそれぞれ配置され、互いに離隔された第１対向電極及び第２対向電極と、
前記非画素領域と対応し、前記第１対向電極及び前記第２対向電極と一部重なり、前記第１対向電極及び前記第２対向電極と接触する配線層と、を含み、
前記配線層は、前記画素画成膜の下に配置され、前記画素画成膜は、前記配線層を露出させる追加の開口を含み、
前記第１対向電極の端部及び前記第２対向電極の端部は、いずれも、前記配線層へと向かって延長され、前記配線層とは、前記追加の開口を通じて露出された部分で、前記配線層を覆うようにして直接に接触し、
前記配線層の一部は、前記第１対向電極及び前記第２対向電極の下で、前記第１対向電極及び前記第２対向電極と接触しており、
前記第１対向電極上及び前記第２対向電極上の、第１パッシベーション層及び第２パッシベーション層をさらに含み、
前記第１対向電極の延長された端部が接触される前記第１の追加の開口は、前記第１パッシベーション層により重畳され、前記第２対向電極の延長された端部が接触される前記第２の追加の開口は、第２パッシベーション層により重畳されており、
前記第１の追加の開口と、前記第２の追加の開口との間では、前記画素画成膜上にて、電極層が省かれており、前記第１パッシベーション層及び前記第２パッシベーション層も省かれているディスプレイ装置。 - 前記画素画成膜は、前記第１の追加の開口と、前記第２の追加の開口との間にて、積層方向断面における膨出状をなすことを特徴とする請求項１に記載のディスプレイ装置。
- 前記第１及び前記第２の追加の開口は、その２つが、隣り合う２つの画素領域の間に設けられ、それぞれの追加の開口にて、前記配線層は、前記第１対向電極及び前記第２対向電極のうちの、近接する方の画素領域を覆う対向電極に直接重ね合わされて接触していることを特徴とする請求項１に記載のディスプレイ装置。
- 前記配線層は、前記第１画素電極及び前記第２画素電極とエッチング選択比が異なる材料を含むことを特徴とする請求項１に記載のディスプレイ装置。
- 前記第１パッシベーション層の幅は、前記第１対向電極の幅より広く、
前記第２パッシベーション層の幅は、前記第２対向電極の幅より広いことを特徴とする請求項１に記載のディスプレイ装置。 - 前記第１パッシベーション層及び前記第２パッシベーション層は、無機絶縁物を含むことを特徴とする請求項１に記載のディスプレイ装置。
- 前記配線層は、前記第１画素電極及び前記第２画素電極と同一の材料を含むことを特徴とする請求項１に記載のディスプレイ装置。
- 前記第１対向電極の幅は、前記第１中間層の幅より広く、
前記第２対向電極の幅は、前記第２中間層の幅より広いことを特徴とする請求項１に記載のディスプレイ装置。 - 前記第１中間層及び前記第２中間層のうちの少なくともいずれか一層は、
発光層の下または上に配置される機能層をさらに含むことを特徴とする請求項１に記載のディスプレイ装置。 - 前記機能層は、ホール輸送層、ホール注入層、電子注入層及び電子輸送層のうちのいずれか一つの層を含むことを特徴とする請求項９に記載のディスプレイ装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2016-0152241 | 2016-11-15 | ||
| KR1020160152241A KR102718992B1 (ko) | 2016-11-15 | 디스플레이 장치 | |
| JP2017219406A JP6961468B2 (ja) | 2016-11-15 | 2017-11-14 | ディスプレイ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017219406A Division JP6961468B2 (ja) | 2016-11-15 | 2017-11-14 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022009077A JP2022009077A (ja) | 2022-01-14 |
| JP7416744B2 true JP7416744B2 (ja) | 2024-01-17 |
Family
ID=60301797
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017219406A Active JP6961468B2 (ja) | 2016-11-15 | 2017-11-14 | ディスプレイ装置 |
| JP2021167941A Active JP7416744B2 (ja) | 2016-11-15 | 2021-10-13 | ディスプレイ装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017219406A Active JP6961468B2 (ja) | 2016-11-15 | 2017-11-14 | ディスプレイ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10439160B2 (ja) |
| EP (1) | EP3321989B1 (ja) |
| JP (2) | JP6961468B2 (ja) |
| CN (1) | CN108074954B (ja) |
| TW (1) | TWI737836B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108074954B (zh) * | 2016-11-15 | 2023-09-12 | 三星显示有限公司 | 显示设备 |
| KR102439307B1 (ko) | 2018-01-29 | 2022-09-02 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| CN108767136B (zh) * | 2018-06-05 | 2020-06-30 | 京东方科技集团股份有限公司 | 一种镜面显示屏和制备方法 |
| KR102588594B1 (ko) | 2018-10-16 | 2023-10-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN109390382B (zh) * | 2018-10-30 | 2020-11-06 | 昆山国显光电有限公司 | 显示面板及其制备方法、显示装置 |
| KR102671037B1 (ko) * | 2018-11-07 | 2024-06-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR102619291B1 (ko) * | 2018-11-28 | 2023-12-28 | 엘지디스플레이 주식회사 | 표시장치 |
| KR102687429B1 (ko) * | 2018-12-28 | 2024-07-22 | 엘지디스플레이 주식회사 | 조명 장치 |
| KR20200093737A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR20210002165A (ko) | 2019-06-26 | 2021-01-07 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| CN111048005B (zh) * | 2020-01-06 | 2021-06-22 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| TWI747690B (zh) * | 2020-12-28 | 2021-11-21 | 友達光電股份有限公司 | 顯示裝置及其製作方法 |
| JPWO2023275653A1 (ja) * | 2021-06-30 | 2023-01-05 | ||
| JP2024016357A (ja) * | 2022-07-26 | 2024-02-07 | 株式会社Joled | 表示パネル、表示装置、及び、表示パネルの製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182120A (ja) | 2011-02-11 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法、並びに照明装置及び表示装置 |
| JP2012230928A (ja) | 2006-06-19 | 2012-11-22 | Sony Corp | 発光表示装置およびその製造方法 |
| US20140018350A1 (en) | 2012-07-13 | 2014-01-16 | Asahi Glass Co., Ltd. | Combination of sulfonamide compound and tafluprost |
| JP2014197457A (ja) | 2013-03-29 | 2014-10-16 | 大日本印刷株式会社 | トップエミッション型有機エレクトロルミネッセンス表示装置の製造方法、およびトップエミッション型有機エレクトロルミネッセンス表示装置 |
| US20160293888A1 (en) | 2015-04-02 | 2016-10-06 | Lg Display Co., Ltd. | Auxiliary Lines Reducing Resistance In A Cathode Of An Organic Light Emitting Display Device |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593019B2 (ja) * | 2001-06-25 | 2010-12-08 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
| JP4016144B2 (ja) * | 2003-09-19 | 2007-12-05 | ソニー株式会社 | 有機発光素子およびその製造方法ならびに表示装置 |
| JP2008135325A (ja) * | 2006-11-29 | 2008-06-12 | Hitachi Displays Ltd | 有機ｅｌ表示装置とその製造方法 |
| KR20090043213A (ko) * | 2007-10-29 | 2009-05-06 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US9091913B2 (en) | 2008-04-10 | 2015-07-28 | The Johns Hopkins University | Method for producing spatially patterned structures using fluorinated compounds |
| JP5649567B2 (ja) | 2008-05-23 | 2015-01-07 | クオルネルル ユニバーシティー | 電子及び電気デバイスに使用される有機材料の直交方法 |
| JP2010027504A (ja) * | 2008-07-23 | 2010-02-04 | Seiko Epson Corp | 有機ｅｌ装置及び電子機器 |
| US8871545B2 (en) | 2010-04-27 | 2014-10-28 | Orthogonal, Inc. | Method for forming a multicolor OLED device |
| US9287339B2 (en) * | 2010-10-28 | 2016-03-15 | Samsung Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
| KR101397110B1 (ko) | 2010-10-28 | 2014-05-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| KR101875774B1 (ko) * | 2011-08-10 | 2018-07-09 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조 방법 |
| KR101453880B1 (ko) * | 2012-11-29 | 2014-10-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR101976829B1 (ko) * | 2012-12-21 | 2019-05-13 | 엘지디스플레이 주식회사 | 대면적 유기발광 다이오드 표시장치 및 그 제조 방법 |
| KR102118920B1 (ko) * | 2014-01-28 | 2020-06-05 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
| US10910590B2 (en) * | 2014-03-27 | 2021-02-02 | Universal Display Corporation | Hermetically sealed isolated OLED pixels |
| KR102207605B1 (ko) * | 2014-05-07 | 2021-01-25 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102373082B1 (ko) * | 2014-07-16 | 2022-03-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| US9570471B2 (en) * | 2014-08-05 | 2017-02-14 | Lg Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
| KR102263261B1 (ko) * | 2014-08-05 | 2021-06-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102293365B1 (ko) * | 2014-12-18 | 2021-08-25 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| KR102456698B1 (ko) * | 2015-01-15 | 2022-10-19 | 삼성디스플레이 주식회사 | 신축성 표시 장치 |
| KR102552276B1 (ko) | 2015-02-24 | 2023-07-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102239718B1 (ko) | 2016-05-13 | 2021-04-13 | (주)디에스씨 | 커넥터용 접속핀 및 커넥터 및 커넥터용 접속핀 제조방법 |
| KR102491880B1 (ko) | 2016-06-16 | 2023-01-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102614598B1 (ko) | 2016-06-27 | 2023-12-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN108074954B (zh) * | 2016-11-15 | 2023-09-12 | 三星显示有限公司 | 显示设备 |
-
2017
- 2017-09-22 CN CN201710865229.5A patent/CN108074954B/zh active Active
- 2017-10-13 TW TW106135118A patent/TWI737836B/zh active
- 2017-11-08 EP EP17200505.0A patent/EP3321989B1/en active Active
- 2017-11-14 JP JP2017219406A patent/JP6961468B2/ja active Active
- 2017-11-14 US US15/811,979 patent/US10439160B2/en active Active
-
2019
- 2019-08-07 US US16/534,607 patent/US10784462B2/en active Active
-
2021
- 2021-10-13 JP JP2021167941A patent/JP7416744B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012230928A (ja) | 2006-06-19 | 2012-11-22 | Sony Corp | 発光表示装置およびその製造方法 |
| JP2012182120A (ja) | 2011-02-11 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法、並びに照明装置及び表示装置 |
| US20140018350A1 (en) | 2012-07-13 | 2014-01-16 | Asahi Glass Co., Ltd. | Combination of sulfonamide compound and tafluprost |
| JP2014197457A (ja) | 2013-03-29 | 2014-10-16 | 大日本印刷株式会社 | トップエミッション型有機エレクトロルミネッセンス表示装置の製造方法、およびトップエミッション型有機エレクトロルミネッセンス表示装置 |
| US20160293888A1 (en) | 2015-04-02 | 2016-10-06 | Lg Display Co., Ltd. | Auxiliary Lines Reducing Resistance In A Cathode Of An Organic Light Emitting Display Device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3321989A1 (en) | 2018-05-16 |
| EP3321989B1 (en) | 2024-05-08 |
| JP2018081916A (ja) | 2018-05-24 |
| KR20180055024A (ko) | 2018-05-25 |
| CN108074954A (zh) | 2018-05-25 |
| US10439160B2 (en) | 2019-10-08 |
| US10784462B2 (en) | 2020-09-22 |
| TW201820609A (zh) | 2018-06-01 |
| JP6961468B2 (ja) | 2021-11-05 |
| CN108074954B (zh) | 2023-09-12 |
| JP2022009077A (ja) | 2022-01-14 |
| US20190363280A1 (en) | 2019-11-28 |
| US20180138441A1 (en) | 2018-05-17 |
| TWI737836B (zh) | 2021-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7416744B2 (ja) | ディスプレイ装置 | |
| KR102606282B1 (ko) | 디스플레이 장치 | |
| US11921950B2 (en) | Organic light emitting display with touch sensor | |
| JP7229752B2 (ja) | 有機発光表示装置 | |
| JP6712514B2 (ja) | 有機発光表示装置及びその製造方法 | |
| KR102453420B1 (ko) | 투명 유기 발광 표시 장치 및 이의 제조방법 | |
| KR101073552B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP7534132B2 (ja) | 表示装置及び表示装置の製造方法 | |
| US11296166B2 (en) | Display apparatus including a cathode layer with multiple layers and method of manufacturing the display apparatus | |
| KR20090011831A (ko) | 표시장치 및 그 제조방법 | |
| KR102458680B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| JP6457879B2 (ja) | 表示装置及びその製造方法 | |
| JP2022108901A (ja) | 表示装置 | |
| KR20220060019A (ko) | 디스플레이 장치 및 그 제조 방법 | |
| KR20150034462A (ko) | 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR102718992B1 (ko) | 디스플레이 장치 | |
| US20230284482A1 (en) | Display device and method for manufacturing display device | |
| US20220392981A1 (en) | Electronic device and manufacturing method of the same | |
| US20230309350A1 (en) | Display device and manufacturing method of the same | |
| KR102712663B1 (ko) | 표시 장치 | |
| WO2024154301A1 (ja) | 回路基板および表示装置 | |
| US20230371342A1 (en) | Display device and method of manufacturing display device | |
| JP2024044519A (ja) | 表示装置およびその製造方法 | |
| KR20210153808A (ko) | 디스플레이 장치 및 그 제조방법 | |
| JP2020126908A (ja) | 表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7416744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |