TWI737180B - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TWI737180B
TWI737180B TW109105081A TW109105081A TWI737180B TW I737180 B TWI737180 B TW I737180B TW 109105081 A TW109105081 A TW 109105081A TW 109105081 A TW109105081 A TW 109105081A TW I737180 B TWI737180 B TW I737180B
Authority
TW
Taiwan
Prior art keywords
substrate
mixed
main surface
etching
supply
Prior art date
Application number
TW109105081A
Other languages
English (en)
Other versions
TW202038327A (zh
Inventor
塙洋祐
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW202038327A publication Critical patent/TW202038327A/zh
Application granted granted Critical
Publication of TWI737180B publication Critical patent/TWI737180B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

本發明提供一種能以簡易之構成降低蝕刻不良之產生率之技術。 本發明之基板處理方法具備基板保持步驟、帶電步驟、及蝕刻液供給步驟。於基板保持步驟中，藉由基板保持部保持基板。於帶電步驟中，使基板繞通過該基板之中央部之旋轉軸線旋轉，將純水與添加氣體以該基板之第1主面之整面帶正電之第1混合濃度混合所得的第1混合液供給至該基板，以使該基板帶電。於蝕刻液供給步驟中，於帶電步驟之後或與帶電步驟並行地使該基板繞旋轉軸線旋轉，對該基板之第1主面供給蝕刻液。

Description

基板處理方法及基板處理裝置
本案係關於一種基板處理方法及基板處理裝置。
習知提出有一種基板處理裝置，其係對矽基板之表面供給酸性或鹼性之蝕刻液，而對該表面進行蝕刻。於該基板之表面，例如形成蝕刻對象(矽等之半導體層或矽氧化物等之絕緣層等)與抗蝕圖案，蝕刻裝置對蝕刻對象進行蝕刻。
若對該基板之表面供給酸性或鹼性之蝕刻液，則藉由電雙層使基板之表面帶負電。由此，圖案側壁亦帶負電。該圖案側壁之電荷於圖案側壁附近，與蝕刻液中之負離子排斥。圖案間之間隙越窄，圖案側壁之電荷越會影響該間隙整體，故蝕刻液難以進入該間隙。藉此，有產生蝕刻不良之問題。
因此，提出有一種技術，藉由對基板施加電壓使基板之表面以相反極性帶電，而抑制蝕刻不良。作為此種蝕刻裝置，例如可採用專利文獻1中記載之基板處理裝置之構成。該基板處理裝置包含基板保持手段、蝕刻液供給手段、及控制複數個電極之控制裝置。控制裝置執行：蝕刻步驟，其係一面使基板繞旋轉軸線旋轉，一面對基板供給蝕刻液；及蝕刻帶電步驟，其係以施加電壓之絕對值按第1電極及第2電極之順序增加之方式對複數個電極施加電壓，藉此與蝕刻步驟並行地使基板帶電。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-184701號公報
(發明所欲解決之問題)
然而，專利文獻1所記載之基板處理裝置中，用以對基板施加電壓之各種機構(例如第1電極及第2電極)成為必需，從而導致基板處理裝置複雜化。
因此，本申請案之目的在於提供一種能以簡易之構成降低蝕刻不良之產生率之技術。 (解決問題之技術手段)
基板處理方法之第1態樣具備：基板保持步驟，其係藉由基板保持部而保持基板；帶電步驟，其係使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉，將純水與添加氣體以上述基板之第1主面之整面帶正電之第1混合濃度混合所得的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給步驟，其係於上述帶電步驟之後或與上述帶電步驟並行地使上述基板繞上述旋轉軸線旋轉，對上述基板之上述第1主面供給蝕刻液。
基板處理方法之第2態樣係如第1態樣之基板處理方法，其中上述第1混合濃度係基於上述基板上之帶電分佈而決定之值。
基板處理方法之第3態樣係如第1或第2態樣之基板處理方法，其中於上述帶電步驟中，對上述基板之與上述第1主面相反之第2主面供給上述第1混合液，上述基板處理方法進而具備去靜電步驟，該去靜電步驟係於上述蝕刻液供給步驟之後，將添加氣體之濃度高於上述第1混合濃度之第2混合液供給至上述基板之上述第2主面，對上述基板進行去靜電。
基板處理方法之第4態樣係如第1至第3中任一態樣之基板處理方法，其進而具備清洗液供給步驟，該清洗液供給步驟係於上述蝕刻液供給步驟之後，將純水、或將使純水與添加氣體以與上述第1混合濃度不同之第3混合濃度混合所得之第3混合液供給至上述基板之上述第1主面。
基板處理方法之第5態樣係如第4態樣之基板處理方法，其中上述第3混合濃度中之上述添加氣體之濃度大於上述第1混合濃度中之上述添加氣體之濃度。
基板處理方法之第6態樣係如第1至第5中任一態樣之基板處理方法，其中上述添加氣體為二氧化碳。
基板處理方法之第7態樣係如第1至第6中任一態樣之基板處理方法，其中於上述帶電步驟中，以第1旋轉速度使上述基板旋轉，於上述蝕刻液供給步驟中，以低於上述第1旋轉速度之第2旋轉速度使上述基板旋轉。
基板處理方法之第8態樣係如第7態樣之基板處理方法，其中於上述蝕刻液供給步驟中，以上述第2旋轉速度使上述基板旋轉之後，以低於上述第2旋轉速度之第3旋轉速度使上述基板旋轉。
基板處理方法之第9態樣係如第1至第8中任一態樣之基板處理方法，其中於結束上述帶電步驟之後執行上述蝕刻液供給步驟。
基板處理方法之第10態樣係如第1至第8中任一態樣之基板處理方法，其中於上述帶電步驟中，對上述基板之與上述第1主面相反之第2主面供給上述第1混合液，並行地執行上述帶電步驟及上述蝕刻液供給步驟。
基板處理方法之第11態樣係如第10態樣之基板處理方法，其中於開始上述蝕刻液供給步驟之前開始上述帶電步驟。
基板處理方法之第12態樣係如第10態樣之基板處理方法，其中於開始上述蝕刻液供給步驟之後開始上述帶電步驟。
基板處理裝置之態樣具備：基板保持部，其保持基板，使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉；混合液供給部，其將使純水與添加氣體以保持於上述基板保持部之上述基板之第1主面之整面帶正電之第1混合濃度混合所得的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給部，其對保持於上述基板保持部之上述基板之上述第1主面供給蝕刻液。 (對照先前技術之功效)
根據基板處理方法之第1態樣、第6態樣及基板處理裝置之態樣，基板之第1主面帶正電，故即便形成於第1主面之圖案間之間隙(溝槽)、或孔較小，蝕刻液亦容易進入該間隙或該孔。由此，可降低蝕刻不良之產生率。而且，無需使基板帶電之電極等，故可簡易地構成裝置。
根據基板處理方法之第2態樣，可適當地決定第1混合濃度。
根據基板處理方法之第3態樣，添加氣體之濃度較高，故可快速地對基板進行去靜電。
根據基板處理方法之第4態樣，可藉由清洗液供給步驟而沖洗蝕刻液。
根據基板處理方法之第5態樣，清洗液供給步驟中使用之第3混合液中之添加氣體之濃度大於帶電步驟中使用之第1混合液，故於清洗液供給步驟中，可一方面抑制基板帶電，一方面沖洗蝕刻液。反言之，帶電步驟中之第1混合液之添加氣體之濃度小於第3混合液，故可加大帶電步驟中之基板之帶電量。
根據基板處理方法之第7態樣，帶電步驟中之第1旋轉速度較高，故可使藉由第1混合液與基板之第1主面之摩擦所產生之基板之帶電量增大，或可使帶電速度提高。
根據基板處理方法之第8態樣，蝕刻液供給步驟之初始之第2旋轉速度高於其後之第3旋轉速度，故於初期，可使蝕刻液快速地於基板之第1主面之整面擴展。又，第3旋轉速度較低，故於蝕刻液於基板之整面擴展之後蝕刻液之流動性變低，可適當地進行對基板之蝕刻。
根據基板處理方法之第9態樣，可降低第1混合液之消耗量。
根據基板處理方法之第10態樣，於蝕刻液供給步驟，亦吐出第1混合液。由此，可使基板之第2主面持續帶電。進而，更容易維持基板之第1主面之帶電。
又，蝕刻液自基板之第1主面之周緣飛散，第1混合液自基板之第2主面之周緣飛散。由此，可抑制蝕刻液經由連結第1主面與第2主面之端面而流回第2主面。
根據基板處理方法之第11態樣，可於使基板帶電之狀態下開始蝕刻液之供給。
根據基板處理方法之第12態樣，可降低第1混合液之消耗量。
與本案說明書中揭示之技術相關之目的、特徵、態樣、優點藉由以下所示之詳細說明與隨附圖式而更為明確。
以下，一面參照隨附圖式一面對實施形態進行說明。再者，圖式係概略性地表示者，為方便說明，適當省略構成或簡化構成。又，圖式所示之構成之大小及位置之相互關係未必準確地記載，可適當變更。
又，以下所示之說明中，對於相同之構成要素標註相同符號而圖示之，關於其等之名稱與功能亦設為相同。因此，有為了避免重複而省略對其等之詳細說明之情形。
＜基板處理裝置之概要＞ 圖1係概略地表示基板處理裝置100之構成之一例之圖。基板處理裝置100對基板W1之表面供給蝕刻液，對基板W1之表面進行蝕刻。基板W1例如為半導體基板，可採用矽半導體基板作為更具體之一例。基板W1具有大致圓板形狀。
作為對基板W1之洗淨步驟基板處理裝置100例如亦可藉由蝕刻而去除基板W1之表面之金屬膜或氧化膜。於該基板W1之表面，形成作為圖案之深孔或溝槽，於此種深孔或溝槽之尺寸為未達10[nm](例如2〜3[nm])之情況下，藉由電雙層引起之基板W1表面之帶電而使蝕刻液難以進入。
或者，基板處理裝置100亦可對基板W1之表面進行蝕刻，作為圖案形成步驟而非洗淨步驟。於該基板W1之表面形成有各種層。更具體而言，形成有抗蝕層、絕緣層(例如氧化物層或氮化物層)、半導體層(例如多晶矽層或氧化物半導體層)、及金屬層之至少任一者。該等層形成圖案。
例如於基板W1之最上層形成作為抗蝕層之抗蝕圖案，於其下層形成蝕刻對象。蝕刻對象為金屬層、絕緣層及半導體層之至少任一者。基板處理裝置100亦可對基板W1之表面供給蝕刻液，對下層之蝕刻對象進行蝕刻。
本實施形態中，形成於基板W1之表面之抗蝕圖案間之間隙例如未達10[nm]，例如為2〜3[nm]左右。對於此種窄間隔之圖案之間隙，蝕刻液亦難以進入。
或者，基板處理裝置100亦可對其次要說明之基板W1進行蝕刻。圖2係概略地表示基板W1之上表面之圖案之一例之圖。圖2之例中，於基板W1之表面，形成有用以製造三維快閃記憶體(例如三維反及(NAND，Not AND)記憶體)之圖案。於基板W1之上表面，形成有由半導體層1A(例如多晶矽層)與絕緣層1B交替積層之積層體。基板處理裝置100亦可對基板W1之表面供給蝕刻液，於該積層體之側面，對各絕緣層1B於水平方向進行蝕刻。該情況下，蝕刻對象為絕緣層1B，被半導體層1A夾著的區域相當於圖案間之間隙。蝕刻液進入圖案間之間隙而對絕緣層1B進行蝕刻。
圖2之例中，蝕刻液必須進入積層體彼此之間，並且必須進入到半導體層1A間。即便積層體彼此之間隔p1較窄，或半導體層1A間之間隔P2(亦即絕緣層1B之厚度)較窄，蝕刻液亦難以進入該等間隙。
本實施形態中，提出一種蝕刻液可進入狹窄之圖案之間隙(或孔或溝槽)之基板處理裝置100。
＜基板保持裝置之構成＞ 參照圖1，基板處理裝置100包含基板保持部2、混合液供給部3、蝕刻液供給部4、及控制部5。
基板保持部2將基板W1大致水平地保持。具體而言，基板保持部2以使基板W1之厚度方向沿著鉛直方向之姿勢保持基板W1。此處，基板W1之上表面(第1主面)為蝕刻對象面。又，基板保持部2使基板W1繞通過基板W1之中央部之鉛直的旋轉軸線A1而旋轉。圖1之例中，基板保持部2包含旋轉夾頭21與旋轉機構22。
旋轉夾頭21係保持基板W1之構件，包含旋轉基底211、複數個夾頭銷212、及夾頭開閉機構213。旋轉基底211具有大致圓板形狀，其上表面與基板W1之下表面隔開間隔而對向。複數個夾頭銷212突出設置於旋轉基底211之上表面。複數個夾頭銷212沿基板W1之周緣設置於呈大致等間隔之位置，且保持基板W1之周緣。夾頭開閉機構213可使夾頭銷212開閉。具體而言，夾頭開閉機構213可切換夾頭銷212保持基板W1之周緣之閉狀態、與夾頭銷212自基板W1之周緣離開之開狀態。夾頭開閉機構213藉由控制部5控制。
旋轉機構22係使旋轉夾頭21繞旋轉軸線A1旋轉之機構，包含旋轉軸221與旋轉馬達222。旋轉軸221自旋轉基底211之中央部沿著鉛直下方延伸。旋轉馬達222藉由使旋轉軸221繞旋轉軸線A1旋轉而將旋轉力傳遞至旋轉夾頭21，使旋轉夾頭21繞旋轉軸線A1旋轉。藉此，保持於旋轉夾頭21之基板W1亦繞旋轉軸線A1旋轉。旋轉馬達222藉由控制部5控制。
例如，旋轉夾頭21之至少一部分藉由絕緣體(例如陶瓷)而形成，基板W1經由旋轉夾頭21被絕緣。
混合液供給部3對藉由基板保持部2所保持之基板W1供給第1混合液，使基板W1帶電。第1混合液係將純水(DIW：Deionized Water)及二氧化碳以第1混合濃度混合所得之混合液。圖1之例中，混合液供給部3將第1混合液供給至基板W1之下表面(第2主面)。具體而言，混合液供給部3包含噴嘴31、混合液供給管32、混合部33、純水供給管34、純水供給源35、二氧化碳供給管36、二氧化碳供給源37、供給閥38、及供給閥39。
噴嘴31設置於較基板W1更靠下方。更具體而言，噴嘴31設置於其吐出口相對於基板W1之下表面之中央部隔開間隔而對向之位置。噴嘴31經由混合液供給管32連接於混合部33。圖1之例中，旋轉軸221為中空軸，混合液供給管32貫通該旋轉軸221。混合部33經由純水供給管34連接至純水供給源35，並且經由二氧化碳供給管36連接至二氧化碳供給源37。純水供給源35經由純水供給管34對混合部33供給純水，二氧化碳供給源37經由二氧化碳供給管36對混合部33供給二氧化碳。混合部將純水及二氧化碳以第1混合濃度混合而產生第1混合液，且將該第1混合液經由混合液供給管32供給至噴嘴31。噴嘴31自其吐出口將第1混合液吐出至基板W1之下表面之中央部。
於純水供給管34之中途，設置有供給閥38。供給閥38切換純水供給管34內之流路之開閉。供給閥38亦可為能夠調整流經純水供給管34內之流路之純水之流量的閥。供給閥38藉由控制部5控制。
於二氧化碳供給管36之中途，設置有供給閥39。供給閥39切換二氧化碳供給管36內之流路之開閉。供給閥39亦可為能夠調整流經二氧化碳供給管36內之流路之二氧化碳之流量的閥。供給閥39藉由控制部5控制。
藉由利用供給閥38及供給閥39分別適當地調整純水之流量及二氧化碳之流量，混合部33可將純水與二氧化碳以既定之第1混合濃度混合。
若將該第1混合液於基板W1之旋轉中供給至基板W1之下表面，則著液於基板W1下表面之中央部之第1混合液藉由離心力而於基板W1之下表面之整面擴展，且自基板W1之周緣向外部飛散。此時，藉由第1混合液與基板W1之摩擦而使基板W1之下表面帶電。
圖3係表示基板W1上表面之帶電分佈之一例之圖。圖3表示基板W1表面上之複數個測定位置之帶電量(實驗值)。測定位置之一為基板W1之中心，其他測定位置為沿著基板W1之直徑以大致等間隔排列之位置。
圖4係概略地表示實驗中使用之基板W1之構成之一例的圖。基板W1包含矽層1a、形成於矽層1a之上表面之矽氧化膜1b、及形成於矽層1a之下表面之矽氧化膜1c。
圖3中，以實線之曲線圖表示對圖4所示之基板W1之下表面供給純水時之帶電分佈。又，圖3中，以虛線之曲線圖表示對圖4所示之基板W1之下表面供給其次要說明之第2混合液時之電位分佈。第2混合液係以二氧化碳之濃度高於第1混合濃度之第2混合濃度將純水及二氧化碳混合所得之混合液。又，圖3中，為了參考，以單點鏈線之曲線圖表示未將處理液供給至基板W1之下表面時之電位分佈。於未供給處理液之情況下，基板W1之上表面之帶電量大致為零。
如圖3之實線之曲線圖所示，將純水供給至基板W1之下表面時，藉由基板W1之下表面與純水之摩擦而使基板W1之下表面帶正電。若基板W1之下表面帶正電，則藉由基板W1內部之感應分極而於基板W1之上表面側彙集正電荷。由此，基板W1上表面之帶電量之極性成為正(亦參照圖4)。換言之，基板W1之上表面帶正電。
純水之比電阻值較大，例如為10[MΩ∙cm]以上，故基板W1下表面之帶電量較大，其結果，基板W1上表面側之帶電量亦變大。然而，若基板W1上表面側之帶電量變得過大，則於基板W1之上表面形成有圖案之情況下，有可能對該圖案造成不良影響。又，根據圖3可知，使用純水時之基板W1上表面側之帶電分佈之不均變大。
相對於此，於供給第2混合液時，基板W1之上表面僅帶少許電(參照圖3)。具體而言，基板W1上表面之中央部帶少許負電，較中央部更靠周緣之周緣部帶少許正電。基板W1幾乎不帶電之原因如下。即，第2混合液中之二氧化碳之濃度相比於純水非常高，故第2混合液之比電阻值相比於純水非常小，故基板W1之下表面不易帶電。由此，基板W1上表面側之帶電量較小。另一方面，根據圖3可知，若使用比電阻值較小之第2混合液，則基板W1之帶電分佈之不均變小。
如上，有若使用純水則帶電量變得過高之情況，又，帶電分佈之不均亦變大。另一方面，若使用第2混合液，則幾乎無法使基板W1帶電，但其帶電分佈之不均較小。
因此，混合液供給部3對基板W1之下表面供給第1混合液。該第1混合液之第1混合濃度設定為較第2混合液之第2混合濃度而言二氧化碳之濃度變小。亦即，第1混合液之比電阻值小於純水，且大於第2混合濃度。藉此，能以適當範圍之帶電量且以更小之不均使基板W1上表面之整面帶電。
第1混合液之第1混合濃度可基於圖3所示之基板W1上之帶電分佈而預先決定。較佳為變更第1混合濃度而進行實驗，取得更多之相對於第1混合濃度之帶電分佈。藉此，能夠決定更佳之第1混合濃度。
參照圖1，蝕刻液供給部4對藉由基板保持部2所保持之基板W1之上表面供給蝕刻液。作為蝕刻液，採用與基板W1上表面之蝕刻對象相應之蝕刻液。作為蝕刻液，可採用酸性蝕刻液，亦可採用鹼性蝕刻液。作為具體之例，可採用氫氟酸(HF)、緩衝氫氟酸(BHF)、氟化銨(NH4 F)、氫氧化銨(NH4 OH)、氫氧化四甲基銨(TMAH)、磷酸(H3 PO4 )、雙氧水(H2 O2 )、或該等之至少2種之混合液。
蝕刻液供給部4包含噴嘴41、蝕刻液供給管42、供給閥43、及蝕刻液供給源44。噴嘴41設置於較基板W1更靠上方。具體而言，噴嘴41設置於其吐出口與基板W1上表面之中央部隔開間隔而對向之位置。噴嘴41經由蝕刻液供給管42連接至蝕刻液供給源44。來自蝕刻液供給源44之蝕刻液經由蝕刻液供給管42被供給至噴嘴41。噴嘴41自其吐出口對基板W1之上表面吐出蝕刻液。
供給閥43設置於蝕刻液供給管42之中途，切換蝕刻液供給管42內之流路之開閉。供給閥43亦可為能夠調整流經蝕刻液供給管42內之流路之蝕刻液之流量的閥。供給閥43藉由控制部5控制。
藉由將蝕刻液於基板W1之旋轉中吐出至基板W1之上表面，著液於其中央部之蝕刻液受到離心力而於基板W1上表面之整面擴展，且自基板W1之周緣飛散。蝕刻液作用於基板W1上表面之整面，對基板W1上表面之蝕刻對象進行蝕刻。
圖1之例中，設置有遮斷板7。遮斷板7設置於較基板保持部2更靠上方，且與基板W1之上表面隔開間隔而對向。遮斷板7之下表面形成為具有較基板W1之直徑長之直徑之大致圓形狀，且與基板W1之上表面全域對向。遮斷板7連結於升降機構71。升降機構71例如具有滾珠螺桿機構，使遮斷板7於靠近基板W1之處理位置、與遠離基板W1之待機位置之間升降。於基板處理裝置100，亦可設置使遮斷板7繞旋轉軸線A1旋轉之旋轉機構。升降機構71及該旋轉機構藉由控制部5控制。
圖1之例中，於遮斷板7之中央部，形成有沿著鉛直方向貫通遮斷板7之貫通孔，噴嘴41設置於該貫通孔內之基板W1側。藉由升降遮斷板7，噴嘴41亦與遮斷板7作為一體而升降。
圖1之例中，於基板處理裝置100中設置有清洗液供給部6。清洗液供給部6對藉由基板保持部2保持之基板W1之表面供給清洗液，沖洗基板W1上表面之蝕刻液。
此處，清洗液供給部6供給第1清洗液及第2清洗液。第1清洗液例如係純水、或純水與二氧化碳之第3混合液。於第1清洗液為第3混合液之情況下，第1清洗液中之二氧化碳之濃度大於混合液供給部3所供給之第1混合液中之二氧化碳之濃度。亦即，相對於混合液供給部3供給第1混合液以使基板W1帶電，清洗液供給部6供給第1清洗液以沖洗基板W1之蝕刻液，故將第1清洗液中之二氧化碳之濃度設定為大於第1混合液。藉此，可一方面抑制基板W1之帶電，一方面沖洗蝕刻液。
第2清洗液係揮發性較第1清洗液高之清洗液，例如為異丙醇(IPA，isopropyl alcohol)。藉由於第1清洗液供給後供給第2清洗液，可容易使基板W1乾燥。
圖1之例中，清洗液供給部6包含噴嘴61、共通管62、第1清洗液供給管63、第2清洗液供給管64、供給閥65、供給閥66、第1清洗液供給源67、及第2清洗液供給源68。噴嘴61設置於較基板W1更靠上方。具體而言，噴嘴61設置於其吐出口與基板W1上表面之中央部隔開間隔而對向之位置。圖1之例中，噴嘴61亦設置於遮斷板7之貫通孔內之基板W1側。藉由遮斷板7之升降，噴嘴61亦一體地升降。
噴嘴61連接於共通管62之一端。共通管62之另一端經由第1清洗液供給管63連接至第1清洗液供給源67，並且經由第2清洗液供給管64連接至第2清洗液供給源68。來自第1清洗液供給源67之第1清洗液經由第1清洗液供給管63及共通管62供給至噴嘴61。噴嘴61自其吐出口將第1清洗液吐出至基板W1之上表面。來自第2清洗液供給源68之第2清洗液經由第2清洗液供給管64及共通管62供給至噴嘴61。噴嘴61自其吐出口將第2清洗液吐出至基板W1之上表面。
供給閥65設置於第1清洗液供給管63之中途，對第1清洗液供給管63內之流路之開閉進行切換。供給閥65亦可為能夠調整流經第1清洗液供給管63內之流路之第1清洗液之流量的閥。供給閥65藉由控制部5控制。
供給閥66設置於第2清洗液供給管64之中途，對第2清洗液供給管64內之流路之開閉進行切換。供給閥66亦可為能夠調整流經第2清洗液供給管64內之流路之第2清洗液之流量的閥。供給閥66藉由控制部5控制。
再者，圖1之例中，噴嘴61被第1清洗液及第2清洗液共同使用，但未必限定於此。第1清洗液用之噴嘴及第2清洗液用之噴嘴亦可個別地設置。
圖1之例中，於基板處理裝置100中設置有氣體供給部8。氣體供給部8將惰性氣體供給至基板保持部2與遮斷板7之間之空間。作為惰性氣體，例如可採用氮氣或氬氣。氣體供給部8包含噴嘴81、氣體供給管82、供給閥83、及氣體供給源84。噴嘴81設置於較基板W1更靠上方。具體而言，噴嘴81設置於其吐出口與基板W1上表面之中央部隔開間隔而對向之位置。噴嘴81係設置於遮斷板7之貫通孔。噴嘴81經由氣體供給管82連接至氣體供給源84。來自氣體供給源84之惰性氣體經由氣體供給管82供給至噴嘴81。噴嘴81自其吐出口吐出惰性氣體。
供給閥83設置於氣體供給管82之中途，對氣體供給管82內之流路之開閉進行切換。供給閥83亦可為能夠調整流經氣體供給管82內之流路之氣體之流量的閥。供給閥83藉由控制部5控制。
控制部5統括地控制基板處理裝置100之整體。作為控制部5之硬體之構成與一般的電腦相同。即，控制部5具備進行各種運算處理之中央處理單元(CPU，Central Processing Unit)、記憶基本程式之讀取專用記憶體即唯讀記憶體(ROM，Read Only Memory)、記憶各種資訊之讀寫自如之記憶體即隨機存取記憶體(RAM，Random Access Memory)、及記憶控制用軟體或資料等之磁碟而構成。藉由控制部5之CPU執行既定之處理程式而進行基板處理裝置100之動作。再者，控制部5之功能之一部分或全部亦可藉由專用之硬體電路而實現。
＜基板處理裝置100之動作＞ 圖5係表示基板處理裝置100之動作之一例之流程圖。遮斷板7初始位於待機位置。首先，使基板保持部2保持基板W1(步驟S1：基板保持步驟)。具體而言，未圖示之基板搬送機器人將基板W1交遞至基板保持部2，基板保持部2保持基板W1。其次，控制部5控制升降機構71，使遮斷板7移動至處理位置(步驟S2)。其次，控制部5控制旋轉機構22，使基板W1開始旋轉(步驟S3)。具體而言，控制部5使旋轉馬達222開始旋轉。藉此，保持於旋轉夾頭21之基板W1開始旋轉。
其次，控制部5控制混合液供給部3，使第1混合液供給至基板W1之下表面(步驟S4：帶電步驟)。具體而言，控制部5打開供給閥38及供給閥39。藉此，自混合液供給部3之噴嘴31朝基板W1之下表面之中央部吐出第1混合液。第1混合液之第1混合濃度(純水：二氧化碳)係以使基板W1之上表面之整面帶正電之方式設定。例如，第1混合濃度設定為1[ppm]以下。帶電步驟中之基板W1之旋轉速度例如設定為10〜1000[rpm]左右。
著液於基板W1之下表面之中央部之第1混合液於基板W1下表面之整面擴展且自基板W1之周緣向外側飛散。此時，藉由第1混合液與基板W1間之摩擦使基板W1之下表面帶電。而且，藉由該基板W1之下表面帶電而於基板W1之內部產生感應分極，從而基板W1之上表面帶正電。
自第1混合液之供給開始起例如經過第1既定時間時，控制部5使混合液供給部3停止第1混合液之供給。具體而言，控制部5關閉供給閥38及供給閥39。第1既定時間係用以使基板W1上表面之帶電量成為既定帶電量所需之時間，例如可預先設定。
其次，控制部5控制蝕刻液供給部4，使蝕刻液供給至基板W1之上表面(步驟S5：蝕刻液供給步驟)。具體而言，控制部5打開供給閥43。藉此，自蝕刻液供給部4之噴嘴41朝基板W1上表面之中央部吐出蝕刻液。該蝕刻液於基板W1之上表面受到離心力而於整面擴展，且自基板W1之周緣向外側飛散。蝕刻液對基板W1之上表面中之蝕刻對象進行蝕刻。由於基板W1之上表面帶正電，故蝕刻液容易進入圖案間之間隙。
為了加以比較，對基板W1之上表面未帶正電之情況進行說明。於該情況下，藉由酸性或鹼性蝕刻液之供給而使基板W1之上表面帶負電。由此，圖案側壁亦帶負電。圖案側壁之電荷與蝕刻液內之負離子(例如二氟化氫離子)排斥，蝕刻液難以進入該間隙。藉此，產生蝕刻不良。
相對於此，若如本實施形態般使基板W1之上表面帶正電，則即便圖案間之間隙較窄，蝕刻液亦容易進入圖案間，從而可適當地進行蝕刻。
而且，於上述例中，混合液供給部3將第1混合液供給至基板W1之下表面，使基板W1之下表面帶電。由此，只要未去除該基板W1下表面之帶電，則藉由感應分極可將基板W1上表面之電荷之極性維持為正。亦即，於蝕刻液供給步驟中，藉由蝕刻液之供給而可中和基板W1上表面之正電荷之一部分，但只要維持基板W1下表面之帶電，則可將基板W1上表面之電荷之極性維持為正。因此，於蝕刻供給步驟之整個期間，可將基板W1上表面之帶電之極性維持為正，從而於該整個期間，可適當地進行蝕刻。
自蝕刻液之供給開始起例如經過第2既定時間時，控制部5使蝕刻液供給部4停止進行蝕刻液之供給。具體而言，控制部5關閉供給閥43。第2既定時間係用以充分地進行蝕刻所需之時間，例如可預先設定。
其次，控制部5控制清洗液供給部6而將第1清洗液供給至基板W1之上表面(步驟S6：洗淨步驟)。具體而言，控制部5打開供給閥65。藉此，自噴嘴61朝基板W1上表面之中央部吐出第1清洗液。第1清洗液為純水或第3混合液。第1清洗液於基板W1之上表面擴展而沖洗蝕刻液。換言之，將基板W1上表面之蝕刻液置換為第1清洗液。
自第1清洗液之供給開始起例如經過第3既定時間時，控制部5使清洗液供給部6停止進行第1清洗液之供給。具體而言，控制部5關閉供給閥65。第3既定時間係用以充分地去除蝕刻液所需之時間，例如可預先設定。
其次，控制部5控制清洗液供給部6而使第2清洗液供給至基板W1之上表面(步驟S7)。具體而言，控制部5打開供給閥66。藉此，自噴嘴61朝基板W1上表面之中央部吐出第2清洗液。第2清洗液於基板W1之上表面擴展而沖洗第1清洗液。換言之，將基板W1上表面之第1清洗液置換為第2清洗液。
其次，控制部5使混合液供給部3將第2混合液供給至基板W1之下表面(步驟S8：去靜電步驟)。第2混合液係將純水及二氧化碳以第2混合濃度混合所得之混合液。第2混合濃度中之二氧化碳之濃度大於第1混合液之第1混合濃度。換言之，第2混合液係比電阻值較第1混合液小之混合液。控制部5打開供給閥38及供給閥39。控制部5能以二氧化碳之流量高於帶電步驟(步驟S4)中之二氧化碳之流量的方式控制供給閥39，或亦可以純水之流量低於帶電步驟(步驟S4)中之純水之流量的方式控制供給閥38。
第2混合液於基板W1之下表面擴展且自基板W1之周緣向外側飛散。第2混合液之比電阻值較低，故基板W1之下表面所帶之電荷流向第2混合液，基板W1之下表面被去靜電。藉此，基板W1之上表面亦被去靜電。
自第2混合液之供給開始起例如經過第4既定時間時，控制部5使混合液供給部3停止第2混合液之供給。具體而言，控制部5關閉供給閥38及供給閥39。第4既定時間係用以去除基板W1下表面之電荷所需之時間，例如可預先設定。
其次，控制部5執行使基板W1乾燥之乾燥處理(步驟S9：乾燥步驟)。作為具體之一例，控制部5一方面使惰性氣體供給至氣體供給部8，一方面使基板W1之旋轉速度增大，藉此使基板W1乾燥。其次，控制部5控制旋轉機構22而使基板W1之旋轉結束(步驟S10)。
如上，根據基板處理裝置100，於基板W1之上表面帶正電之狀態下，將蝕刻液供給至基板W1之上表面(步驟S4及步驟S5)。因此，即便於基板W1之上表面之圖案間之間隙狹窄之情況下，蝕刻液亦容易進入圖案間之間隙，從而可適當地進行蝕刻。藉此，可降低蝕刻不良之產生率。
而且，根據基板處理裝置100，無須為了使基板W1帶電而對基板W1施加電壓。由此，無須設置用以對基板W1施加電壓之施加構成(例如電極等)。因此，能以更簡易之構成使基板W1帶電。
再者，圖5之例中，控制部5執行去靜電步驟(步驟S8)，但於基板W1之帶電不成問題之情況下，亦可省略去靜電步驟。
＜旋轉速度＞ 基板保持部2亦能以基板W1之旋轉速度於帶電步驟(步驟S4)中高於蝕刻液供給步驟(步驟S5)中之方式使基板W1旋轉。圖6係表示基板W1之旋轉速度之一例之圖。圖6之例中，於帶電步驟(步驟S4)中，控制部5控制旋轉機構22，以相對較高之第1旋轉速度ω1使基板W1旋轉。藉此，於帶電步驟中，第1混合液與基板W1之下表面之間之摩擦力增大，從而基板W1之下表面之帶電量增大。或者，可縮短基板W1帶電至既定之電壓位準為止之時間。藉此，可提高基板處理裝置100之處理量。
於繼帶電步驟後之蝕刻液供給步驟(步驟S5)之初期，控制部5控制旋轉機構22，以低於第1旋轉速度ω1之第2旋轉速度ω2使基板W1旋轉。於蝕刻液供給步驟之初期維持第2旋轉速度ω2之後，控制部5控制旋轉機構22，以低於第2旋轉速度ω2之第3旋轉速度ω3使基板W1旋轉。
如上，於蝕刻液供給步驟之初期，基板W1以稍高之第2旋轉速度旋轉。由此，於蝕刻液供給步驟之初期，可使蝕刻液於基板W1之上表面快速地擴展。若蝕刻液於基板W1之整面擴展，則基板W1以低於第2旋轉速度ω2之第3旋轉速度ω3旋轉。藉此，可使蝕刻液之流動性降低，故可使蝕刻液更適當地作用於基板W1之上表面。由此，可對基板W1之上表面更適當地進行蝕刻。
＜帶電步驟之時序＞ 於圖5之例中，控制部5於帶電步驟(步驟S4)結束之後執行蝕刻液供給步驟(步驟S5)。藉由以本方法對基板W1之下表面供給第1混合液而於基板W1所產生之基板W1上之帶電分佈只要不進行積極地去靜電等，則有將分佈維持數分鐘至數10分鐘，視情況為1小時以上之相對較長時間而不改變之傾向。因此，能夠將於帶電步驟中獲得所需之帶電分佈所必要之裝置可動條件、與蝕刻液供給步驟中之裝置可動條件相互分開。另一方面，蝕刻液供給步驟中之蝕刻液之供給係朝基板W1之上表面進行，帶電步驟中之第1混合液之供給係朝基板W2之下表面進行，故控制部5亦能以兩個步驟之一部分或全部並行之方式執行處理。
圖7係表示帶電步驟及蝕刻液供給步驟之時序之一例之圖。圖7之例中，控制部5於時刻t1開始執行帶電步驟。亦即，控制部5於時刻t1打開混合液供給部3之供給閥38及供給閥39。其次，控制部5於時刻t2開始執行蝕刻液供給步驟。亦即，控制部5於時刻t2打開蝕刻液供給部4之供給閥43。其次，控制部5於時刻t3結束帶電步驟及蝕刻液供給步驟。亦即，控制部5於時刻t3關閉供給閥38、供給閥39及供給閥43。
於圖7之例中，控制部5使帶電步驟於蝕刻液供給步驟之開始之前開始。由此，於蝕刻液供給步驟之開始時點，基板W1之上表面帶正電。因此，於蝕刻液供給步驟之初期，蝕刻液亦容易進入圖案間之間隙。
而且，圖7之例中，控制部5使帶電步驟及蝕刻液供給步驟相互並行地執行。藉此，於蝕刻液供給步驟中，亦可使基板W1之下表面持續帶電。進而，可更容易地維持基板上表面之帶電。
又，於蝕刻液供給步驟中，蝕刻液自基板W1之上表面之周緣向外側飛散，第1混合液自基板W1下表面之周緣向外側飛散。由此，可抑制蝕刻液經由基板W1之端面(連結上表面之周緣與下表面之周緣之端面)而流回基板W1之下表面。因此，可抑制對基板W1之下表面進行蝕刻。
圖8係表示帶電步驟及蝕刻液供給步驟之時序之另一例之圖。於圖8之例中，控制部5於時刻t11開始執行蝕刻液供給步驟，於時刻t12開始執行帶電步驟，於時刻t13結束帶電步驟及蝕刻液供給步驟。
於圖8之例中，控制部5於開始蝕刻液供給步驟之後開始帶電步驟。因此，於蝕刻液供給步驟之開始起直至帶電步驟開始之初始期間，基板W1幾乎不帶電。然而，於蝕刻液處理步驟之初期，蝕刻處理之蝕刻量仍較少。亦即，於該初始期間蝕刻尚未那麼進展，故圖案間之間隙較淺。因此，圖8之例中，於蝕刻液供給步驟之初始期間不執行帶電步驟，自蝕刻液供給步驟之中途開始執行帶電步驟。於蝕刻以某程度進展之時刻t12以後，藉由帶電步驟而使基板W1帶電，故即便圖案間之間隙變深，蝕刻液亦容易進入圖案間之間隙之深處。由此，可適當地進行蝕刻。
而且，於圖8之例中，使帶電步驟之開始時序推遲，故與圖7之情形相比，可降低第1混合液之消耗量。
以上，詳細呈示並記述了基板處理方法及基板處理裝置，但以上記述於所有態樣中為例示而非限定。因此，基板處理方法及基板處理裝置能夠於其所揭示之範圍內對實施形態進行適當變形、省略。又，上述實施形態能夠適當組合。
例如，作為帶電用之第1混合液及去靜電用之第2混合液，亦可採用將除二氧化碳以外之添加氣體與純水混合所得之混合液。作為添加氣體，例如可採用氯化氫氣體或氨氣。第1混合液中之添加氣體之濃度小於第2混合液中之添加氣體之濃度。以比電阻值而言，第1混合液之比電阻值大於第2混合液之比電阻值。藉此，亦可使基板W1之下表面帶電。
或者，作為帶電用之第1混合液及去靜電用之第2混合液，亦可採用純水與藥液之混合液。作為藥液，例如可採用鹽酸、銨水或TMHA(3-甲基-2-己烯酸)。該情況下，第1混合液之比電阻值亦大於第2混合液之比電阻值。藉此，亦可使基板W1之下表面帶電。
又，上述例中，混合液供給部3對基板W1之下表面供給第1混合液。然而，混合液供給部3亦可對基板W1之上表面供給第1混合液。該情況下，噴嘴31設置於較基板W1更靠上方。例如，噴嘴31設置於與基板W1之上表面之中央部對向之位置。藉由混合液供給部3對基板W1之上表面供給第1混合液而使基板W1之上表面帶正電。其後，蝕刻液供給部4對帶正電之基板W1之上表面供給蝕刻液。因此，蝕刻液容易進入圖案間之間隙。
然而，藉由蝕刻液之供給而中和附著於基板W1之上表面之正電荷從而能去靜電。由此，於蝕刻液供給步驟中，基板W1上表面之帶電量伴隨時間之經過而下降。由此，於蝕刻液供給步驟之整個期間，難以使基板W1之上表面持續帶正電。
又，於混合液供給部3對基板W1之上表面供給第1混合液之情況下，帶電步驟及蝕刻液供給步驟之並行實施變得困難。
又，直接被供給第1混合液之基板W1之上表面之帶電分佈之不均變大。其原因在於，基板W1之越靠外周旋轉速度越高，於基板W1之外周側之部分，第1混合液與基板W1表面之摩擦力增大。亦即，其原因在於，基板W1上表面之摩擦力之不均較大。由此，基板W1之中央部分之帶電量與外周部分之帶電量之差異變大。因此，若對基板W1之上表面供給第1混合液而使基板W1之上表面帶電，則基板W1上表面之帶電分佈之不均變大。由此，可降低蝕刻之均勻性。
相對於此，若對基板W1之下表面供給第1混合液，則雖基板W1下表面之帶電分佈不均，但與下表面相比，基板W1上表面之帶電分佈不易不均。其原因在於，於基板W1之厚度方向上產生感應分極，藉此帶電分佈之不均伴隨自基板W1之下表面遠離而變緩。由此，如圖3所示，比較而言，基板W1上表面之帶電分佈更加均勻。
1A:半導體層 1a:矽層 1B:絕緣層 1b,1c:矽氧化膜 2:基板保持部 3:混合液供給部 4:蝕刻液供給部 5:控制部 6:清洗液供給部 7:遮斷板 8:氣體供給部 21:旋轉夾頭 22:旋轉機構 31,41,61,81:噴嘴 32,42:混合液供給管 33:混合部 34:純水供給管 35:純水供給源 36:二氧化碳供給管 37:二氧化碳供給源 38,39,43,65,66,83:供給閥 44:蝕刻液供給源 62:共通管 63:第1清洗液供給管 64:第2清洗液供給管 67:第1清洗液供給源 68:第2清洗液供給源 71:升降機構 82:氣體供給管 84:氣體供給源 100:基板處理裝置 211:旋轉基底 212:夾頭銷 213:夾頭開閉機構 221:旋轉軸 222:旋轉馬達 A1:旋轉軸線 p1,p2:間隔 S1:基板保持步驟(階段) S2:遮斷構件下降步驟(階段) S3:基板旋轉開始步驟(階段) S4:帶電步驟(階段) S5:蝕刻液供給步驟(階段) S6:清洗液供給步驟(階段) S7:清洗液供給步驟(階段) S8:去靜電步驟(階段) S9:乾燥步驟(階段) S10:基板旋轉結束步驟(階段) t1,t2,t3,t11,t12,t13:時刻 W1,W2:基板 ω1:第1旋轉速度 ω2:第2旋轉速度 ω3:第3旋轉速度
圖1係概略地表示基板處理裝置之構成之一例之圖。 圖2係概略地表示基板之上表面側之構成之一例之圖。 圖3係概略地表示基板之帶電分佈之一例之圖。 圖4係概略地表示基板之構成之一例之剖視圖。 圖5係表示基板處理裝置之動作之一例之流程圖。 圖6係概略地表示旋轉速度之變化之一例之圖。 圖7係表示帶電步驟與蝕刻液處理步驟之時序之一例之圖。 圖8係表示帶電步驟與蝕刻液處理步驟之時序之另一例之圖。
S1:基板保持步驟(階段)
S2:遮斷構件下降步驟(階段)
S3:基板旋轉開始步驟(階段)
S4:帶電步驟(階段)
S5:蝕刻液供給步驟(階段)
S6:清洗液供給步驟(階段)
S7:清洗液供給步驟(階段)
S8:去靜電步驟(階段)
S9:乾燥步驟(階段)
S10:基板旋轉結束步驟(階段)

Claims (15)

  1. 一種基板處理方法，其具備：基板保持步驟，其係藉由基板保持部而保持基板；帶電步驟，其係使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉，將使純水與添加氣體以上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給步驟，其係於上述帶電步驟之後或與上述帶電步驟並行地使上述基板繞上述旋轉軸線旋轉，對上述基板之上述第1主面供給蝕刻液；於上述帶電步驟中，對上述基板之與上述第1主面相反之第2主面供給上述第1混合液，上述基板處理方法進而具備去靜電步驟，該去靜電步驟係於上述蝕刻液供給步驟之後，將添加氣體之濃度高於上述第1混合濃度之第2混合液供給至上述基板之上述第2主面，對上述基板進行去靜電。
  2. 如請求項1之基板處理方法，其中，上述第1混合濃度係基於上述基板上之帶電分佈而決定之值。
  3. 一種基板處理方法，其具備：基板保持步驟，其係藉由基板保持部而保持基板；帶電步驟，其係使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉，將使純水與添加氣體以上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及 蝕刻液供給步驟，其係於上述帶電步驟之後或與上述帶電步驟並行地使上述基板繞上述旋轉軸線旋轉，對上述基板之上述第1主面供給蝕刻液；進而具備清洗液供給步驟，該清洗液供給步驟係於上述蝕刻液供給步驟之後，將純水、或將使純水與添加氣體以與上述第1混合濃度不同之第3混合濃度混合所得之第3混合液供給至上述基板之上述第1主面。
  4. 如請求項3之基板處理方法，其中，上述第3混合濃度中之上述添加氣體之濃度大於上述第1混合濃度中之上述添加氣體之濃度。
  5. 如請求項1至4中任一項之基板處理方法，其中，上述添加氣體為二氧化碳。
  6. 如請求項1至4中任一項之基板處理方法，其中，於上述帶電步驟中，以第1旋轉速度使上述基板旋轉，於上述蝕刻液供給步驟中，以低於上述第1旋轉速度之第2旋轉速度使上述基板旋轉。
  7. 如請求項6之基板處理方法，其中，於上述蝕刻液供給步驟中，以上述第2旋轉速度使上述基板旋轉之後，以低於上述第2旋轉速度之第3旋轉速度使上述基板旋轉。
  8. 一種基板處理方法，其具備：基板保持步驟，其係藉由基板保持部而保持基板；帶電步驟，其係使上述基板繞通過上述基板之中央部之旋轉軸線而旋 轉，將使純水與添加氣體以上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給步驟，其係於上述帶電步驟之後或與上述帶電步驟並行地使上述基板繞上述旋轉軸線旋轉，對上述基板之上述第1主面供給蝕刻液；於結束上述帶電步驟之後執行上述蝕刻液供給步驟。
  9. 一種基板處理方法，其具備：基板保持步驟，其係藉由基板保持部而保持基板；帶電步驟，其係使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉，將使純水與添加氣體以上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給步驟，其係於上述帶電步驟之後或與上述帶電步驟並行地使上述基板繞上述旋轉軸線旋轉，對上述基板之上述第1主面供給蝕刻液；於上述帶電步驟中，對上述基板之與上述第1主面相反之第2主面供給上述第1混合液，並行地執行上述帶電步驟及上述蝕刻液供給步驟。
  10. 如請求項9之基板處理方法，其中，於開始上述蝕刻液供給步驟之前開始上述帶電步驟。
  11. 如請求項9之基板處理方法，其中，於開始上述蝕刻液供給步驟之後開始上述帶電步驟。
  12. 一種基板處理裝置，其具備： 基板保持部，其保持基板，使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉；混合液供給部，其將使純水與添加氣體以保持於上述基板保持部之上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給部，其對保持於上述基板保持部之上述基板之上述第1主面供給蝕刻液；上述混合液供給部係對上述基板之與上述第1主面相反之第2主面供給上述第1混合液，於上述蝕刻液供給部對上述基板之上述第1主面供給上述蝕刻液之後，上述混合液供給部係將添加氣體之濃度高於上述第1混合濃度之第2混合液供給至上述基板之上述第2主面，對上述基板進行去靜電。
  13. 一種基板處理裝置，其具備：基板保持部，其保持基板，使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉；混合液供給部，其將使純水與添加氣體以保持於上述基板保持部之上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；蝕刻液供給部，其對保持於上述基板保持部之上述基板之上述第1主面供給蝕刻液；及清洗液供給部，其於上述蝕刻液供給部對上述基板之上述第1主面供給上述蝕刻液之後，將純水、或將使純水與添加氣體以與上述第1混合 濃度不同之第3混合濃度混合所得之第3混合液供給至上述基板之上述第1主面。
  14. 一種基板處理裝置，其具備：基板保持部，其保持基板，使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉；混合液供給部，其將使純水與添加氣體以保持於上述基板保持部之上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給部，其於上述混合液供給部對上述基板供給上述第1混合液之後，對保持於上述基板保持部之上述基板之上述第1主面供給蝕刻液。
  15. 一種基板處理裝置，其具備：基板保持部，其保持基板，使上述基板繞通過上述基板之中央部之旋轉軸線而旋轉；混合液供給部，其將使純水與添加氣體以保持於上述基板保持部之上述基板之第1主面之整面帶正電之第1混合濃度混合後的第1混合液供給至上述基板，以使上述基板帶電；及蝕刻液供給部，其對保持於上述基板保持部之上述基板之上述第1主面供給蝕刻液；上述混合液供給部對上述基板之與上述第1主面相反之第2主面供給上述第1混合液，與上述混合液供給部所進行之上述第1混合液之供給並行地，上述蝕 刻液供給部對上述基板之上述第1主面供給上述蝕刻液。
TW109105081A 2019-03-25 2020-02-18 基板處理方法及基板處理裝置 TWI737180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-056217 2019-03-25
JP2019056217A JP7194623B2 (ja) 2019-03-25 2019-03-25 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
TW202038327A TW202038327A (zh) 2020-10-16
TWI737180B true TWI737180B (zh) 2021-08-21

Family

ID=72609751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105081A TWI737180B (zh) 2019-03-25 2020-02-18 基板處理方法及基板處理裝置

Country Status (5)

Country Link
JP (1) JP7194623B2 (zh)
KR (1) KR102533517B1 (zh)
CN (1) CN113366615A (zh)
TW (1) TWI737180B (zh)
WO (1) WO2020195081A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088262A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Ind Co Ltd 電子デバイスの洗浄装置及び電子デバイスの洗浄方法
JP2010129590A (ja) * 2008-11-25 2010-06-10 Kurita Water Ind Ltd 基板洗浄方法及び帯電抑制効果監視モニター
TW201603115A (zh) * 2014-03-28 2016-01-16 斯克林集團公司 基板處理裝置及基板處理方法
TW201707077A (zh) * 2015-03-26 2017-02-16 Screen Holdings Co Ltd 基板處理裝置及基板處理方法
JP2018182212A (ja) * 2017-04-19 2018-11-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
TW201911400A (zh) * 2017-07-28 2019-03-16 日商斯庫林集團股份有限公司 處理液除電方法、基板處理方法以及基板處理系統

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321658B2 (ja) * 1995-11-21 2002-09-03 株式会社アドバンスト・ディスプレイ 液晶表示装置の製法
JP2001015473A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法及び製造装置
JP5019685B2 (ja) 2001-09-20 2012-09-05 スパンション エルエルシー 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088262A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Ind Co Ltd 電子デバイスの洗浄装置及び電子デバイスの洗浄方法
JP2010129590A (ja) * 2008-11-25 2010-06-10 Kurita Water Ind Ltd 基板洗浄方法及び帯電抑制効果監視モニター
TW201603115A (zh) * 2014-03-28 2016-01-16 斯克林集團公司 基板處理裝置及基板處理方法
TW201707077A (zh) * 2015-03-26 2017-02-16 Screen Holdings Co Ltd 基板處理裝置及基板處理方法
JP2018182212A (ja) * 2017-04-19 2018-11-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
TW201911400A (zh) * 2017-07-28 2019-03-16 日商斯庫林集團股份有限公司 處理液除電方法、基板處理方法以及基板處理系統

Also Published As

Publication number Publication date
CN113366615A (zh) 2021-09-07
JP7194623B2 (ja) 2022-12-22
TW202038327A (zh) 2020-10-16
KR102533517B1 (ko) 2023-05-17
JP2020161522A (ja) 2020-10-01
WO2020195081A1 (ja) 2020-10-01
KR20210115032A (ko) 2021-09-24

Similar Documents

Publication Publication Date Title
US9396960B2 (en) Plasma processing method and plasma processing apparatus
KR100757652B1 (ko) 반도체 집적 회로 장치의 제조 방법
TW201826386A (zh) 用於高深寬比結構之移除方法
KR100689916B1 (ko) 반도체 집적 회로 장치의 제조 방법
TWI279859B (en) Method of manufacturing a semiconductor device, and a semiconductor substrate
JP2002532899A (ja) 損傷の少ないトランジスタデバイスを達成する高密度プラズマエッチング装置の稼働方法
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
US20090191716A1 (en) Polysilicon layer removing method and storage medium
JP2009200365A (ja) 基板の処理方法
KR102301802B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2008072032A (ja) 半導体装置の製造方法
CN103247523B (zh) 半导体结构的制造方法
TWI737180B (zh) 基板處理方法及基板處理裝置
JP2009238862A (ja) 基板処理方法および基板処理装置
JP2007227628A (ja) 半導体装置の製造方法およびウェット処理装置
CN105575787B (zh) 半导体结构的形成方法
JP6433202B2 (ja) プラズマ処理装置および当該装置を用いたｓｏｉウエハの加工方法
KR102448630B1 (ko) 탄화 규소 반도체 공정에서 트렌치 형성 방법
JP4231049B2 (ja) ウェーハの粗面処理方法
KR100787736B1 (ko) 반도체 제조용 드라이 에칭 장치
TWI791186B (zh) 基板處理方法及基板處理裝置
KR100382549B1 (ko) 반도체 소자의 제조방법
RU2672033C1 (ru) Способ формирования областей кремния в объеме кремниевой пластины
TW202036701A (zh) 基板處理裝置、基板處理方法以及半導體製造方法
KR100791712B1 (ko) 반도체 소자의 게이트 전극 형성 방법