TWI735139B - 積體晶片及用於形成高壓電晶體器件的方法 - Google Patents

積體晶片及用於形成高壓電晶體器件的方法 Download PDF

Info

Publication number
TWI735139B
TWI735139B TW109101158A TW109101158A TWI735139B TW I735139 B TWI735139 B TW I735139B TW 109101158 A TW109101158 A TW 109101158A TW 109101158 A TW109101158 A TW 109101158A TW I735139 B TWI735139 B TW I735139B
Authority
TW
Taiwan
Prior art keywords
field plate
dielectric layer
interlayer dielectric
layer
drain region
Prior art date
Application number
TW109101158A
Other languages
English (en)
Other versions
TW202119627A (zh
Inventor
何嘉政
雷明達
鐘于彰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202119627A publication Critical patent/TW202119627A/zh
Application granted granted Critical
Publication of TWI735139B publication Critical patent/TWI735139B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

各種實施例涉及一種積體晶片及用於形成高壓電晶體器 件的方法。所述積體晶片包括場板。閘極電極在源極區與汲極區之間上覆於基底。漂移區橫向佈置在閘極電極與汲極區之間。多個層間介電(ILD)層上覆於基底。多個層間介電層包含位於第二層間介電層之下的第一層間介電層。多個導電互連層設置在多個層間介電層內。場板從第一層間介電層的頂部表面延伸到通過第一層間介電層與漂移區豎直分離的點。場板在朝向汲極區的方向上與閘極電極橫向偏移達非零距離。場板包含與多個導電互連層中的至少一者相同的材料。

Description

積體晶片及用於形成高壓電晶體器件的方法
本發明是有關於一種積體晶片及用於形成高壓電晶體器件的方法。
現代積體晶片包括形成於半導體基底(例如矽)上的數百萬或數十億半導體器件。積體晶片(integrated chips；IC)可取決於IC的應用而使用許多不同類型的電晶體器件。近年來，對於蜂窩式器件和射頻(radio frequency，RF)器件的市場增大已使得高壓電晶體器件的使用顯著增加。舉例來說，高壓電晶體器件由於能夠操縱高擊穿電壓和高頻率而常用於RF發射/接收鏈中的功率放大器中。
本發明實施例提供一種積體晶片，其包括閘極電極、漂移區、多個層間介電層、多個導電互連層以及場板。閘極電極在源極區與汲極區之間上覆於基底。漂移區橫向佈置在閘極電極與 汲極區之間。多個層間介電層上覆於基底，其中多個層間介電層包括位於第二層間介電層之下的第一層間介電層。多個導電互連層設置在多個層間介電層內。場板從第一層間介電層的頂部表面延伸到通過第一層間介電層與漂移區豎直分離的點。場板在朝向汲極區的方向上與閘極電極橫向偏移達非零距離，且場板包括與多個導電互連層中的至少一者相同的材料。
本發明另一實施例提供一種積體晶片，其包括閘極電極、接觸件蝕刻停止層、第一層間介電層、第二層間介電層、多個接觸件、多個導線以及場板。閘極電極在源極區與汲極區之間上覆於基底。接觸件蝕刻停止層上覆於基底且在閘極電極上方連續延伸並從源極區連續延伸到汲極區。第一層間介電層上覆於基底。第二層間介電層上覆於第一層間介電層。多個接觸件設置在第一層間介電層內且上覆于源極區、汲極區以及閘極電極。多個導線設置在第二層間介電層內且上覆於接觸件。場板設置在閘極電極與汲極區之間的第一層間介電層內。場板的頂部表面與接觸件的頂部表面對準。場板的底部表面層通過第一層間介電層與接觸件蝕刻停止層的上部表面豎直偏移。
本發明實施例提供一種用於形成高壓電晶體器件的方法，其包括：在基底內形成源極區以及汲極區，其中源極區通過漂移區與汲極區分離，閘極結構上覆於基底且在橫向上位於源極區與汲極區之間；在基底上方形成第一層間介電層；在第一層間介電層中形成多個接觸件，其中接觸件上覆于源極區、汲極區以 及閘極結構；執行第一蝕刻製程，以在閘極結構與汲極區之間的第一層間介電層中界定至少一個場板開口，其中至少一個場板開口由第一層間介電層的側壁以及上部表面界定；以及在至少一個場板開口中形成場板。
100:高壓電晶體器件
102:基底
103:主體區
104:源極區
105:箭頭
106:汲極區
108:閘極電極
110:閘極介電層
112:溝道區
114:漂移區
116:閘極結構
118:第一層間介電層
118us、124us:上部表面
120:接觸件
122:場板
122a、122b、122c、122d:場板通孔
124:接觸件蝕刻停止層
124ts:頂部表面
128:第二層間介電層
130:導線
130a:場板導線
130op:外部突起
130wc:橫向中心
200、300、400、500:俯視圖
202:實質上直線
600、700、800、900:金屬-氧化物半導體場效應電晶體器件
602:上部蝕刻停止層
802:矽化物層
804:側壁間隔物結構
1000、1100、1200、1300、1400、1500、1700、1800、1900、2000、2100a、2100b、2100c、2200a、2200b、2200c、2300、2400:橫截面視圖
1002、1702:第一罩幕層
1102、2302、2303:場板開口
1202、2102:第二罩幕層
1302、1802:接觸件開口
1600:第一方法
1602、1604、1606、1608、1610、1612、2502、2504、2506、2508、2510、2512a、2512b、2514a、2514b、2516、2518:動作
2002:介電層
2004:抗反射層
2104:導線開口
2106:第三罩幕層
2202:第四罩幕層
2204:開口
2206:第五罩幕層
2500:第二方法
d1、d2:距離
L1:第一長度
L2:第二長度
w1:第一寬度
w2:第二寬度
x、y、z:軸
結合附圖閱讀以下詳細描述會最好地理解本公開的各方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可以任意增大或減小各種特徵的尺寸。
圖1示出具有場板(filed plate)的高壓電晶體器件的一些實施例的橫截面視圖。
圖2到圖5示出圖1的高壓電晶體器件的各種替代實施例的俯視圖。
圖6到圖9示出具有場板的金屬-氧化物半導體場效應電晶體(metal-oxide semiconductor field-effect transistor，MOSFET)器件的各種替代實施例的橫截面視圖。
圖10到圖15示出形成具有場板的高壓電晶體器件的第一方法的一些實施例的橫截面視圖。
圖16以流程圖格式示出一種方法，其示出形成具有場板的高壓電晶體器件的第一方法的一些實施例。
圖17到圖24示出形成具有場板的高壓電晶體器件的第二方法的一些實施例的橫截面視圖。
圖25以流程圖格式示出一種方法，其示出形成具有場板的高壓電晶體器件的第二方法的一些實施例。
本公開提供用於實施本公開的不同特徵的許多不同實施例或實例。下文描述元件和佈置的特定實例以簡化本公開。當然，這些只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含可在第一特徵與第二特徵之間形成額外特徵使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複參考標號和/或字母。這種重複是出於簡單和清晰的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，可在本文中使用如“在…下方”、“下方”、“下部”、“在…上方”、“上部”以及類似的空間相對術語來描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除了圖中所描繪的定向之外，空間相對術語意圖涵蓋器件在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
高壓電晶體器件通常被構造成具有場板。場板是導電元件，其放置在高壓電晶體器件的漂移區(drift region)上方，以通 過操控由高壓電晶體器件的閘極電極所產生的電場(例如減小峰值電場)來提高器件的性能。通過操縱由閘極電極所產生的電場，高壓電晶體器件可達到更高的擊穿電壓。舉例來說，金屬-氧化物半導體場效應電晶體(MOSFET)器件可包括上覆于漂移區的場板，所述漂移區設置在溝道區與汲極區之間。可通過調節場板與漂移區之間的距離來設定MOSFET器件的擊穿電壓。舉例來說，隨著場板與漂移區之間的距離增大，擊穿電壓增大。
場板可以多種不同方式形成。舉例來說，場板可通過蝕刻ILD層以同時形成場板開口和導電接觸孔而形成。為防止場板接觸基底，場板開口延伸到接觸件罩幕內，所述接觸件罩幕在ILD層下方且在漂移區正上方。然而，在這種配置中，場板開口的形成利用難以控制的處理步驟。控制所述處理步驟的困難性可導致接觸件罩幕的過度蝕刻，所述過度蝕刻可導致漂移區的損壞。舉例來說，用於形成導電接觸件開口的高功率蝕刻(high powered etch)可使得難以設定場板開口與漂移區之間的距離，且電子可轟擊漂移區和/或ILD結構，且/或沉積在漂移區和/或ILD結構中。在又另一替代方案中，可在漂移區內且在場板下方形成絕緣材料。雖然絕緣材料使場板與漂移區分離，但絕緣材料在電流流動的主路徑中，進而在絕緣材料下驅動電流，增大MOSFET的電阻，且降低MOSFET的性能。
因此，本公開涉及一種形成高壓電晶體器件的方法的一些實施例，所述方法使用多個單獨的蝕刻製程來形成導電接觸件 和場板，其中可容易地控制漂移區與場板之間的距離。在一些實施例中，高壓電晶體器件通過以下操作製造：在基底上方形成閘極電極，以及在閘極電極的相對側的基底中形成源極區和汲極區。在基底上方形成接觸件蝕刻停止層(contact etch stop layer，CESL)，且在CESL上方形成ILD層。使用多個單獨的蝕刻製程來形成導電接觸件和場板。導電接觸件從源極和汲極區延伸到ILD層的頂部。場板從ILD層的頂部延伸到通過ILD層與CESL豎直分離的位置。通過使用多個單獨的蝕刻製程來形成通過ILD層與CESL分離的場板，可以較高選擇性界界定場板與漂移區之間的距離，進而有助於高壓電晶體的擊穿電壓的簡易設計。
圖1示出具有場板122的高壓電晶體器件100的一些實施例的橫截面視圖。
高壓電晶體器件100包含設置在基底102內的源極區104和汲極區106。基底102具有第一摻雜類型，而源極區104和汲極區106分別具有摻雜濃度高於基底102的第二摻雜類型。在一些實施例中，第一摻雜類型可以是p型，且第二摻雜類型可以是n型，或反之亦然。
閘極結構116上覆於基底102，且位於橫向佈置在源極區104與汲極區106之間的位置處。閘極結構116包括通過閘極介電層110與基底102分離的閘極電極108。接觸件蝕刻停止層(CESL)124設置在閘極結構108和基底102上方。當接收偏置電壓後，閘極電極108配置成產生電場，所述電場控制電荷載流子在溝道區 112內的移動，所述溝道區112橫向設置在源極區104與汲極區106之間。溝道區112設置在主體區103內，且從源極區104橫向延伸到相鄰漂移區114(即汲極延伸區)。主體區103具有摻雜濃度高於基底102的第一摻雜類型(例如p型)。漂移區114具有第二摻雜類型(例如n型)，且可具有相對較低的摻雜濃度(例如小於源極區104和汲極區106)，其在高操作電壓下提供更高的電阻。閘極結構116設置在溝道區112上方。在一些實施例中，閘極結構116可從溝道區112上方延伸到上覆漂移區114的一部分的位置。
第一層間介電(ILD)層118上覆於基底102。在一些實施例中，第一ILD層118包括第一ILD材料。一或多個導電結構設置在第一ILD層118內。在一些實施例中，一或多個導電結構包括多個接觸件120，所述多個接觸件120配置成提供源極區104、汲極區106和/或閘極電極108(圖中未示出)與多個導線130之間的豎直連接，所述多個導線130上覆於接觸件120且設置在第二ILD層128內。多個接觸件120和多個導線130是導電互連層的部分。接觸件120可以是導電互連層的第一層，且導線130可以是導電互連層的第二層。
一或多個導電結構可更包括場板122。場板122設置于汲極區106與閘極電極108之間的位置處的第一ILD層118內。場板122包括不同於閘極電極108的材料的金屬材料。在一些實施例中，場板122的金屬材料與接觸件120的材料相同。在一些其 它實施例中，場板122的金屬材料與導線130的材料相同。在一些實施例中，場板122與CESL 124豎直偏移達非零距離。在這類實施例中，第一ILD層118將場板122的底部與CESL 124分離。場板122與基底102的頂部表面分離達距離d1。在一些實施例中，距離d1是非零的。
在高壓電晶體器件100的操作期間，可相對于源極區104選擇性地將閘極-源極電壓施加於閘極電極108，從而在溝道區112中形成導電溝道。在施加閘極-源極電壓以形成導電溝道時，施加汲極至源極電壓(drain to source voltage)以使電荷載流子(例如由箭頭105所示)在源極區104與汲極區106之間移動。場板122配置成作用於由閘極電極108產生的電場。場板122可配置成改變由閘極電極108產生的電場在漂移區114中的分佈。這部分地提高高壓電晶體器件100的擊穿電壓能力。舉例來說，隨著距離d1增大，高壓電晶體器件100的擊穿電壓也會增大。
圖2示出圖1的高壓電晶體器件100的替代實施例的俯視圖200。為易於示出，已從圖2的俯視圖200中省略圖1的CESL 124和第一ILD層118。
如圖2中所示，場板122包含一或多個場板通孔122a、122b、122c及122d(或可描述為場板通孔122a-122d)，所述一或多個場板通孔122a-122d從導線130延伸到漂移區114上方的第一ILD層(圖1的第一ILD層118)中的點。由於用於界定場板122的蝕刻製程的不一致性，一或多個場板通孔122a-122d可例如各自 具有到基底102的頂部表面的不同距離。因此，在一些實施例中，一或多個場板通孔122a-122d與基底102的頂部表面之間的最小距離由圖1的距離d1定義，使得每一場板通孔122a-122d與基底102的頂部表面分離達至少非零距離。在一些實施例中，每一場板通孔122a-122d的橫向中心沿著在第一方向(例如沿z軸)上延伸的實質上直線202設置。在一些實施例中，實質上直線202與基底102的頂部表面平行。此外，上覆於場板122的導線130的橫向中心沿實質上直線202設置。在一些實施例中，當從上方觀察時，場板通孔122a-122d各自具有矩形、正方形或圓形/橢圓形形狀。導線130上覆於閘極電極108的一區段，且接觸件120從導線130延伸到閘極電極108。在一些實施例中，場板通孔122a-122d沿實質上直線202均勻間隔，使得每一場板通孔122a-122d與相鄰場板通孔橫向間隔相同距離。
圖3示出圖1的高壓電晶體器件100的替代實施例的俯視圖300。為易於示出，已從圖3的俯視圖300中省略圖1的CESL 124和第一ILD層118。
如圖3中所示，場板122包含一或多個場板通孔122a-122d，所述場板通孔122a-122d從導線130延伸到漂移區114上方的第一ILD層(圖1的第一ILD層118)中的點。在一些實施例中，場板122包含彼此(沿x軸)橫向偏移開的兩個或多於兩個場板通孔122a-122d。在其它實施例中，每一場板通孔122a-122d的外部邊緣沿著在第一方向(例如沿z軸)上延伸的實 質上直線202設置。在一些實施例中，場板通孔中的兩個場板通孔122a與122c的外部邊緣橫向位於上覆導線130的外部側壁以外。實質上直線202與導線130的橫向中心130wc橫向偏移達距離d2。在一些實施例中，距離d2是非零的，或距離d2是零，使得實質上直線202沿導線130的橫向中心130wc設置(圖中未示出)。在一些實施例中，場板通孔122a-122d沿實質上直線202交替間隔，使得每一其它場板通孔的橫向中心與相鄰場板通孔的橫向中心橫向偏移。舉例來說，第二場板通孔122b的橫向中心與第一場板通孔122a的橫向中心及第三場板通孔122c的橫向中心橫向偏移。此外，第二場板通孔122b的橫向中心與第四場板通孔122d的橫向中心對準。
圖4示出圖1的高壓電晶體器件100的替代實施例的俯視圖400。為易於示出，已從圖4的俯視圖400中省略圖1的CESL 124和第一ILD層118。
如圖4中所示，場板122是在漂移區114上方延伸的單個連續通孔。所述單個連續通孔具有長度大於寬度的矩形形狀。在一些實施例中，場板122的橫向中心沿著在第一方向(例如沿z軸)上延伸的實質上直線202設置。另外，上覆導線130的橫向中心沿實質上直線202設置。在一些實施例中，場板122的第一長度L1大於漂移區114的第二長度L2。此外，場板122的相對外部側壁橫向設置在漂移區114的外部。在其它實施例(圖中未示)中，場板122的第一長度L1可小於漂移區114的第二長度L2。
圖5示出圖1的高壓電晶體器件100的替代實施例的俯視圖500。為易於示出，已從圖5的俯視圖500中省略圖1的CESL 124和第一ILD層118。
如圖5中所示，場板122包含第一細長通孔122a和第二細長通孔122b。第一細長通孔122a和第二細長通孔122b分別具有長度大於寬度的矩形形狀。在一些實施例中，第一細長通孔122a的橫向中心和第二細長通孔122b的橫向中心各自沿著在第一方向(例如沿z軸)上延伸的實質上直線202設置。另外，在一些實施例中，上覆導線130的橫向中心沿實質上直線202設置。第一細長通孔122a在漂移區114的第一外部邊緣上方延伸，且第二細長通孔122b在漂移區114的第二外部邊緣上方延伸，使得第一外部邊緣與第二外部邊緣相對。在一些實施例中，第一細長通孔122a與第二細長通孔122b分離開第一間距，所述第一間距大於上覆于源極區104和/或汲極區106的導電接觸件120中的相鄰導電接觸件之間的間距。
圖6示出具有場板122的金屬-氧化物半導體場效應電晶體(MOSFET)器件600的一些實施例的橫截面視圖。
MOSFET器件600包含設置在基底102內的源極區104和汲極區106。在一些實施例中，基底102可例如是塊狀基底(例如塊狀矽基底)、絕緣體上矽(silicon-on-insulator，SOI)基底或一些其它合適的基底。基底102具有第一摻雜類型，而源極區104和汲極區106包括具有不同於第一摻雜類型的第二摻雜類型的高 度摻雜區。在一些實施例中，第一摻雜類型可以是p型，且第二摻雜類型可以是n型，或反之亦然。在一些實施例中，源極區104和/或汲極區106可具有大約1019個原子/立方釐米或大於1019個原子/立方釐米的摻雜濃度。
源極區104設置在主體區103內，所述主體區103設置在基底102內。主體區103具有第一摻雜類型，其摻雜濃度高於基底102的摻雜濃度。舉例來說，基底102可具有在約1014個原子/立方釐米到1016個原子/立方釐米範圍內的摻雜濃度，而主體區103可具有在約1016個原子/立方釐米到1018個原子/立方釐米範圍內的摻雜濃度。
閘極結構116在橫向佈置在源極區104與汲極區106之間的位置處上覆於基底102。在一些實施例中，閘極結構116可從主體區103上方橫向延伸到上覆于漂移區114的部分的位置。閘極結構116包含通過閘極介電層110與基底102分離的閘極電極108。在一些實施例中，閘極介電層110可包括二氧化矽、高κ介電材料或類似物。如本文中所使用，高κ介電材料是介電常數大於3.9的介電材料。在一些實施例中，閘極電極108包括多晶矽和/或金屬閘極材料(例如鎢、鈦、鉭、氮化鈦、氮化鉭、鋁、前述的組合或類似物)。
汲極區106至少部分地設置在漂移區114內，所述漂移區114在基底102內佈置在橫向鄰接主體區103的位置處。在一些實施例中，漂移區114包括具有相對較低摻雜濃度的第二摻雜 類型(例如n型)，當MOSFET器件600在高壓(例如約20伏到50伏或高達200伏)下操作時，所述相對較低摻雜濃度提供更高的電阻。舉例來說，如果基底102包括矽，那麼高壓可高達50伏。在另一實例中，如果基底102包括砷化鎵、鍺或類似物，那麼高壓可高達200伏。在其它實施例中，如果漂移區114的摻雜濃度增大，那麼漂移區114的電阻可減小。然而，隨著漂移區114的摻雜濃度增大，MOSFET器件600的擊穿電壓將減小，進而防止在高壓下操作。在前述實施例中，如果漂移區114的摻雜濃度增大，那麼場板122與漂移區114之間的距離d1可增大，進而減小漂移區114的電阻且增大MOSFET器件600的擊穿電壓。因此，在一些實施例中，漂移區114可具有在約1018個原子/立方釐米到1020個原子/立方釐米範圍內的摻雜濃度。
接觸件蝕刻停止層(CESL)124沿基底102的上部表面和閘極結構116的側部延伸。在一些實施例中，CESL 124從漂移區114上方的閘極結構116連續延伸超出汲極區106的側壁。在一些實施例中，CESL 124可例如是或包括氮氧化矽、二氧化矽、氮化矽或類似物。
第一層間介電(ILD)層118上覆於CESL 124。在一些實施例中，第一ILD層118包括與CESL 124不同的材料。第一ILD層118包括第一ILD材料。第一ILD材料可例如是或包括氧化物，如二氧化矽、低κ介電材料或類似物。如本文中所使用，低κ介電材料是介電常數小於3.9的介電材料。上部蝕刻停止層 602上覆於第一ILD層118。第二ILD層128上覆於上部蝕刻停止層602。接觸件120從導線130延伸穿過第一ILD層118和CESL 124至源極區104和汲極區106。導線130設置在第二ILD層128內，且配置成將MOSFET器件600電耦合到上覆導電層(圖中未示出)。在一些實施例中，上部蝕刻停止層602可例如是或包括氮化矽、碳化矽或類似物。第二ILD層128包括第二ILD材料。第二ILD材料可例如是或包括二氧化矽、低κ介電材料或類似物。在一些實施例中，導線130包含上覆於場板122正上方的場板導線130a。
場板122從場板導線130a豎直延伸到設置在第一ILD層118的頂部表面下方的點。場板122橫向設置在閘極電極108與汲極區106之間。在一些實施例中，場板122包括與場板導線130a相同的材料。在其它實施例中，場板122和場板導線130a是單個連續導電材料，使得場板122是場板導線130a的突起，所述突起從場板導線130a的底部表面延伸到第一ILD層118中。在一些這類實施例中，場板122可包括被擴散阻擋層(例如氮化鈦、氮化鉭或類似物)和/或黏著層環繞的導電芯(core)(例如銅芯、鋁芯或類似物)。擴散阻擋層可從沿場板導線130a的側壁連續延伸到沿場板122的側壁和下部表面。
場板122與CESL 124豎直偏移，使得場板122可例如不接觸CESL 124。在一些實施例中，場板122的底部表面可豎直位於閘極電極108的頂部表面與第一ILD層118的頂部表面之間。 在其它實施例(圖中未示)中，場板122的底部表面可設置在閘極電極108的頂部表面下方。接觸件120可例如是或包括鋁、鈦、鉭、鎢、氮化鈦、氮化鉭或類似物。導線130(包含場板導線130a)可例如是或包括鋁、銅、前述的合金或類似物。在一些實施例中，場板122的底部表面可設置在CESL 124的頂部表面124ts與上部表面124us之間(圖中未示出)。此外，場板122可在朝向汲極區106的方向上與CESL 124的側壁橫向偏移達非零距離。
場板122的底部表面與基底102的頂部表面豎直偏移達距離d1，使得MOSFET器件600的擊穿電壓隨距離d1增大而增大。在一些實施例中，距離d1界定在CESL 124的上部表面124us與場板122的底部表面之間(圖中未示出)。在一些實施例中，距離d1在約5奈米到100奈米的範圍內。在其它實施例中，如果距離d1是例如5奈米或大於5奈米，那麼MOSFET器件600的擊穿電壓增大，同時在MOSFET器件600的形成期間防止損壞基底102。在又其它實施例中，如果距離d1是例如100奈米或小於100奈米，那麼MOSFET器件600的擊穿電壓增大，同時降低MOSFET器件600的製造成本。在一些實施例中，如果距離d1是100奈米或大於100奈米，那麼MOSFET器件600的擊穿電壓可能不進一步增大。在一些實施例中，場板122的厚度大於閘極電極108的厚度。
場板導線130a具有第一寬度w1，且場板122具有第二寬度w2，使得第一寬度w1大於第二寬度w2。在一些實施例中，場 板122的第二寬度w2在約20奈米到1000奈米的範圍內。在其它實施例中，如果第二寬度w2是例如20奈米或大於20奈米，那麼MOSFET器件600的擊穿電壓增大。在又其它實施例中，如果第二寬度w2是例如1000奈米或小於1000奈米，那麼MOSFET器件的擊穿電壓增大，同時降低與形成場板122相關聯的製造成本。
圖7示出根據圖6的MOSFET器件600的一些替代實施例的MOSFET器件700的橫截面視圖。
在一些實施例中，場板導線130a的第一寬度w1等於場板122的第二寬度w2。此外，場板122的厚度小於閘極電極108的厚度。場板122包括與場板導線130a相同的材料(例如鋁、銅或前述的合金)。
圖8示出根據圖6的MOSFET器件600的一些替代實施例的MOSFET器件800的橫截面視圖。
矽化物層802設置在基底102上方和/或基底102內。矽化物層802配置成增強接觸件與其下方的基底區(例如源極區104和/或汲極區106)之間的電耦合。側壁間隔物結構804環繞閘極電極108的側壁和閘極介電層110的側壁。在一些實施例中，場板122包括與導線130相同的材料。在一些實施例中，導線130分別包括從接觸件120的頂部表面上方延伸到接觸件120的頂部表面下方的點的突起。導線130的突起可分別沿接觸件120中的至少一個的外部表面延伸。在一些實施例中，場板122可在第一ILD層118內延伸到比所述突起更深的深度。在這類實施例中， 與閘極電極108的上部表面平行的水平直線可沿突起中的一個的底部延伸且穿過場板122的側壁。在其它實施例中，上覆于源極區104的導線130包括外部突起130op，所述外部突起130op環繞上覆于源極區104的兩個或多於兩個接觸件120的外部側壁。
圖9示出根據圖8的MOSFET器件800的一些替代實施例的MOSFET器件900的橫截面視圖。
在一些實施例中，場板122包括與接觸件120相同的材料。上覆於場板122的導線130包括延伸到第一ILD層118中且環繞場板122的外部側壁的突起。在一些實施例中，導線130可包括與場板122不同的材料。在一些實施例中，導線130可包括被擴散阻擋層環繞的導電芯。在這類實施例中，擴散阻擋層可使場板122與導電芯豎直且橫向地分離開。
在一些實施例中，場板122可延伸到與沿第一ILD層118的頂部表面延伸的水平直線相交的豎直位置。在其它實施例(圖中未示出)中，場板122可凹進而位於沿第一ILD層118的頂部表面延伸的水平直線下方。
雖然圖2到圖5將場板122描述和示出為具有與接觸件120相同的材料，但應瞭解，圖2到圖5的場板122不限於此配置。相反，在替代實施例中，圖2到圖5的場板122可配置為如圖6到圖9的橫截面視圖中所示出和描述的場板122。舉例來說，圖2到圖5的場板122可以是其正上方的上覆導線130(例如圖6的場板導線130a)的突起，進而包括與其正上方的上覆導線130相同 的材料。在又另一實例中，圖2到圖5的場板122可具有與其正上方的上覆導線130的相同寬度。
圖10到圖15示出根據本公開的形成具有場板的高壓電晶體器件的第一方法的一些實施例的橫截面視圖1000到橫截面視圖1500。雖然參考方法來描述圖10到圖15中所示的橫截面視圖1000到橫截面視圖1500，但應瞭解，圖10到圖15中所示的結構不限於所述方法，而是可單獨獨立於所述方法。雖然將圖10到圖15描述為一系列動作，但應瞭解，這些動作不受限制，因為可在其它實施例中改變所述動作的次序，且所公開的方法還適用於其它結構。在其它實施例中，可完全或部分地省略所示出和/或描述的一些動作。
如圖10的橫截面視圖1000中所示，在基底102上方形成閘極結構116。在一些實施例中，形成圖10的閘極結構的方法可包含在基底102上方形成閘極介電層110。在閘極介電層110上方形成閘極電極108。在形成閘極電極108之後，可通過植入製程在基底102中形成源極區104和汲極區106。在一些實施例中，在形成閘極介電層110之前，可通過一或多個其它植入製程形成其它摻雜區(例如漂移區114和主體區103)。在其它實施例中，可在形成閘極介電層110之前形成摻雜區的部分且/或可在形成閘極介電層110之後形成其它摻雜區的剩餘部分。
在基底102上方和閘極結構116周圍形成CESL 124。在CESL 124和閘極結構116上方形成第一層間介電(ILD)層118。 在第一ILD層118上方形成第一罩幕層1002，第一罩幕層1002具有上覆于漂移區114的開口。在一些實施例中，第一罩幕層1002可例如是或包括硬罩幕、光阻或類似物。在一些實施例中，第一ILD層118可使用沉積製程形成，所述沉積製程例如化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、一些其它合適的沉積製程或前述的任何組合。在各種實施例中，第一罩幕層1002可通過沉積製程(例如CVD、PVD或類似製程)、旋塗製程或類似製程形成。
如圖11的橫截面視圖1100中所示，根據第一罩幕層(圖10的第一罩幕層1002)對圖10的結構執行第一蝕刻製程。第一蝕刻製程形成界定至少一個場板開口1102的第一ILD層118的側壁和上部表面118us。在一些實施例中，第一蝕刻製程是乾式蝕刻製程，其中將第一ILD層118暴露於一或多種蝕刻劑。在一些實施例中，一或多種蝕刻劑可包括乾式蝕刻劑(例如具有包括氟、氯或類似物的蝕刻化學物質)。在一些實施例中，第一蝕刻製程的功率可在約100瓦(Watt，W)到1,000瓦的範圍內。第一蝕刻製程配置成界定第一ILD層118的上部表面118us與基底102的頂部表面之間的距離d1。在一些實施例中，距離d1在約5奈米到100奈米的範圍內，且通過控制第一蝕刻製程的時間來界定。舉例來說，第一蝕刻製程的持續時間在0.1秒到1,000秒的範圍內。在一些實施例中，在執行第一蝕刻製程之後，執行移除製程以移除第一罩幕層(圖10的第一罩幕層1002)。
如圖12的橫截面視圖1200中所示，在第一ILD層118上方形成第二罩幕層1202。第二罩幕層1202填充至少一個場板開口1102。第二罩幕層1202更包括界定孔的側壁，所述孔配置成界定一或多個接觸件開口。在一些實施例中，第二罩幕層1202可例如是或包括硬罩幕、光阻或類似物的一或多個層。在一些實施例中，第二罩幕層1202可包括經圖案化以界定孔的光阻材料。
如圖13的橫截面視圖1300中所示，根據第二罩幕層(圖12的第二罩幕層1202)對圖12的結構執行第二蝕刻製程。第二蝕刻製程界定接觸件開口1302。因為第二罩幕層(圖12的第二罩幕層1202)填充至少一個場板開口1102，所以第二蝕刻製程不增大場板開口1102的深度，使得接觸件開口1302在場板開口1102下方延伸。在一些實施例中，第二蝕刻製程是乾式蝕刻製程，其中將第一ILD層118和CESL 124暴露於一或多種蝕刻劑。在一些實施例中，在執行第二蝕刻製程之後，執行移除製程以移除第二罩幕層(圖12的第二罩幕層1202)。在一些實施例中，第二蝕刻製程包含達到比第一蝕刻製程更高的最大蝕刻功率。在一些實施例中，第二蝕刻製程的功率可在約100瓦到1,000瓦的範圍內。
如圖14的橫截面視圖1400中所示，在接觸件開口(圖13的接觸件開口1302)中形成接觸件120，以及在至少一個場板開口(圖13的1102)中形成場板122。在一些實施例中，用於形成接觸件120和/或場板122的方法包含：在第一ILD層118上方形成導電材料(例如鋁、鈦、鉭、鎢、氮化鈦、氮化鉭或類似物)， 以填充接觸件開口(圖13的接觸件開口1302)和至少一個場板開口(圖13的場板開口1102)；以及對導電材料執行平坦化製程(例如化學機械平坦化(chemical mechanical planarization，CMP)製程)直到到達第一ILD層118的頂部表面為止。因此，場板122包括與接觸件120相同的材料(例如鋁、鈦、鉭、鎢、氮化鈦、氮化鉭或類似物)，且與基底102的頂部表面分離達距離d1。
如圖15的橫截面視圖1500中所示，在第一ILD層118上方形成上部蝕刻停止層602。在上部蝕刻停止層602上方形成第二ILD層128。另外，在接觸件120和場板122上方的第二ILD層128中形成導線130。在一些實施例中，導線130是通過金屬鑲嵌製程(例如單金屬鑲嵌製程)形成且/或可包括不同於場板122的材料。在一些實施例中，第二ILD層128和/或上部蝕刻停止層602可使用沉積製程形成，所述沉積製程例如是CVD、PVD、一些其它合適的沉積製程。
圖16示出根據本公開的形成具有場板的高壓電晶體器件的第一方法1600。雖然將第一方法1600示出和/或描述為一系列動作或事件，但應瞭解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，動作可以與所示出不同的次序進行且/或可同時進行。此外，在一些實施例中，所示出的動作或事件可細分成多個動作或事件，所述多個動作或事件可與其它動作或子動作在單獨的時間進行或同時進行。在一些實施例中，可省略一些所示出的動作或事件，且可包含其它未示出的動作或事件。
在動作1602處，在基底內形成源極區和汲極區。在一些實施例中，可借助于主體區和漂移區將源極區與汲極區分離。在主體區和漂移區上方形成閘極結構。圖10示出對應於動作1602的一些實施例的橫截面視圖1000。
在動作1604處，在基底和閘極結構上方形成第一層間介電(ILD)層。圖10示出對應於動作1604的一些實施例的橫截面視圖1000。
在動作1606處，對第一ILD層執行第一蝕刻製程，進而在漂移區上方界定至少一個場板開口。圖11示出對應於動作1606的一些實施例的橫截面視圖1100。
在動作1608處，對第一ILD層執行第二蝕刻製程，進而在汲極區和源極區上方界定接觸件開口。圖13示出對應於動作1608的一些實施例的橫截面視圖1300。
在動作1610處，在至少一個場板開口中形成場板，且在接觸件開口中形成接觸件。場板和接觸件包括相同材料。圖14示出對應於動作1610的一些實施例的橫截面視圖1400。
在動作1612處，在第一ILD層上方形成第二ILD層，且在接觸件和場板上方的第二ILD層中形成導線。圖15示出對應於動作1612的一些實施例的橫截面視圖1500。
圖17到圖24示出根據本公開的形成具有場板的高壓電晶體器件的第二方法的一些實施例的橫截面視圖1700到橫截面視圖2400。雖然參考方法來描述圖17到圖24中所示的橫截面視圖 1700到橫截面視圖2400，但應瞭解，圖17到圖24中所示的結構不限於所述方法，而是可單獨獨立於所述方法。雖然將圖17到圖24描述為一系列動作，但應瞭解，這些動作不受限制，因為可在其它實施例中改變所述動作的次序，且所公開的方法還適用於其它結構。在其它實施例中，可完全或部分地省略所示出和/或描述的一些動作。
如圖17的橫截面視圖1700中所示，在基底102上方形成閘極結構116。在一些實施例中，用於形成圖17的閘極結構的方法可包括在基底102上方形成閘極介電層110。在閘極介電層110上方形成閘極電極108。在形成閘極電極108之後，可通過植入製程在基底102中形成源極區104和汲極區106。在一些實施例中，在形成閘極介電層110之前，可通過一或多個其它植入製程形成其它摻雜區(例如漂移區114和主體區103)。在其它實施例中，可在形成閘極介電層110之前形成摻雜區的部分且/或可在形成閘極介電層110之後形成其它摻雜區的剩餘部分。
在基底102上方和閘極結構116周圍形成CESL 124。在CESL 124和閘極結構116上方形成第一層間介電(ILD)層118。在第一ILD層118上方形成第一罩幕層1702，第一罩幕層1702具有上覆于源極區104和汲極區106的開口。在一些實施例中，第一罩幕層1702可例如是或包括硬罩幕、光阻或類似物。
如圖18的橫截面視圖1800中所示，根據第一罩幕層(圖17的第一罩幕層1702)對圖17的結構執行第一蝕刻製程，進而 界定接觸件開口1802。在一些實施例中，第一蝕刻製程是乾式蝕刻製程，其中將第一ILD層118和CESL 124暴露於一或多種蝕刻劑。在一些實施例中，在執行第一蝕刻製程之後，執行移除製程以移除第一罩幕層(圖17的第一罩幕層1702)。
如圖19的橫截面視圖1900中所示，在接觸件開口(圖18的接觸件開口1802)中形成接觸件120。在一些實施例中，接觸件120是通過金屬鑲嵌製程形成。舉例來說，用於形成接觸件120的方法包含：在第一ILD層118上方形成導電材料(例如鋁、鈦、鉭、鎢、氮化鈦、氮化鉭或類似物)，以填充接觸件開口(圖18的接觸件開口1802)；以及對導電材料執行平坦化製程(例如CMP製程)直到到達第一ILD層118的頂部表面為止。
如圖20的橫截面視圖2000中所示，在第一ILD層118上方形成介電層堆疊2002。介電層堆疊2002包含上部蝕刻停止層602、第二ILD層128以及抗反射層2004。在一些實施例中，可使用沉積製程形成介電層堆疊2002，所述沉積製程例如是CVD、PVD、一些其它合適的沉積製程或前述的任何組合。在其它實施例中，抗反射層2004配置為硬罩幕層，且可例如是或包括氮氧化矽、碳氮氧化矽(SiOxNyCz)或類似物。
圖21A到圖21C示出橫截面視圖2100a到橫截面視圖2100c，所述橫截面視圖繪示第二方法的第一實施例。圖22A到圖22C示出對應於第二方法的替代第二實施例的橫截面視圖2200a到橫截面視圖2200c。
如圖21A的橫截面視圖2100a中所示，在抗反射層2004上方形成第二罩幕層2102。在一些實施例中，第二罩幕層2102可例如是或包括光阻。
如圖21B的橫截面視圖2100b中所示，對介電層堆疊2002執行第二蝕刻製程，進而界定多個導線開口2104。在一些實施例中，第二蝕刻製程是乾式蝕刻製程，所述乾式蝕刻製程包含根據第二罩幕層(圖21A的第二罩幕層2102)將介電層堆疊2002暴露於一或多種蝕刻劑。在一些實施例中，在執行第二蝕刻製程之後，執行移除製程以移除第二罩幕層(圖21A的第二罩幕層2102)。
如圖21C的橫截面視圖2100c中所示，在圖21B的結構上方形成第三罩幕層2106。第三罩幕層2106部分地填充上覆於接觸件120的導線開口2104的部分，且留下導線開口2104的上覆于漂移區114的剩餘部分未被遮罩。在一些實施例(圖中未示出)中，第三罩幕層2106可具有不與抗反射層2004的側壁對準的側壁。在這類實施例中，第三罩幕層2106可沿開口2104的一側且不沿開口2104的相對側接觸第一ILD層118的頂部。在這類實施例中，第一ILD層118的上部表面將在界定至少一個場板開口的蝕刻停止層602的側壁與第二ILD層128的側壁之間延伸。
如圖22A的橫截面視圖2200a中所示，在抗反射層2004上方形成第四罩幕層2202。在一些實施例中，第四罩幕層2202可例如是或包括光阻。
如圖22B的橫截面視圖2200b中所示，對圖22A的結構 執行第三蝕刻製程，進而在抗反射層2004中界定至少一個開口2204。在一些實施例中，第三蝕刻製程是乾式蝕刻製程。
如圖22C的橫截面視圖2200c中所示，在抗反射層2004上方形成第五罩幕層2206。第五罩幕層2206使至少一個開口2204不被遮罩。在一些實施例(圖中未示出)中，第五罩幕層2206可具有不與抗反射層2004的側壁對準的側壁。在這類實施例中，第五罩幕層2206可沿開口2204的一側且不沿開口2204的相對側接觸第二ILD層128的頂部。在這類實施例中，後續蝕刻將在第二ILD層128內界定至少一個場板開口，所述場板開口具有與至少一個開口2204的側壁橫向偏移的相對側壁。在其它這類實施例中，第一ILD層118的上部表面將在界定至少一個場板開口的蝕刻停止層602的側壁與第二ILD層128的側壁之間延伸。
如圖23的橫截面視圖2300中所示，對圖21C的結構或對圖22C的結構執行第四蝕刻製程，進而界定至少一個場板開口2302。在執行第四蝕刻製程之後，第一ILD層118的上部表面118us與基底102的頂部表面豎直偏移達距離d1。在一些實施例中，距離d1在約5奈米到100奈米的範圍內，且通過控制第四蝕刻製程的時間來界定。舉例來說，第四蝕刻製程的持續時間在0.1秒到1,000秒的範圍內。在一些實施例中，第四蝕刻製程的功率可在約100瓦到1,000瓦的範圍內。
在圖21A到圖21C中所示的第二方法的第一實施例中，第四蝕刻製程移除第一ILD層118的部分，進而界定至少一個場 板開口2302。第四蝕刻製程可例如是乾式蝕刻製程，其中將第一ILD層118暴露於一或多種蝕刻劑。在執行第四蝕刻製程之後，執行移除製程以移除第三罩幕層(圖21C的第三罩幕層2106)。
在圖22A到圖22C中所示的第二方法的第二實施例中，第四蝕刻製程移除介電層堆疊2002的部分和第一ILD層118的部分。因為介電層堆疊2002在待形成場板開口2302的位置上方具有最小厚度，所以相較於在第一ILD層118的周圍部分中，第四蝕刻製程在至少一個場板開口2302中將第一ILD層118蝕刻到更大深度。這界定了導線開口2104和至少一個場板開口2302。第四蝕刻製程可例如是乾式蝕刻製程，其中將第一ILD層118和介電層堆疊2002暴露於一或多種蝕刻劑。在執行第四蝕刻製程之後，執行移除製程以移除第五罩幕層(圖22C的第五罩幕層2206)。
如圖24的橫截面視圖2400中所示，在導線開口(圖23的導線開口2104)和至少一個場板開口(圖23的場板開口2302)中形成導線130和場板122。導線130包含場板導線130a。在一些實施例中，用於形成前述結構的方法包含：在介電層堆疊2002和第一ILD層118上方形成導電材料(例如鋁、銅或前述的合金)，以填充導線開口(圖23的導線開口2104)和至少一個場板開口(圖23的場板開口2303)；以及對導電材料執行平坦化製程(例如CMP)直到到達第二ILD層128的頂部表面為止，從而移除抗反射層(圖23的抗反射層2004)。因此，場板122包括與導線130相同的材料(例如鋁、銅或前述的合金)，且與基底102的頂部表 面分離達距離d1。在一些實施例中，場板導線130a的第一寬度w1大約等於場板122的第二寬度w2。在其它實施例中，場板122和場板導線130a是單個連續材料，使得場板122是從上部蝕刻停止層602的底部表面延伸到第一ILD層118中的場板導線130a的突起。
圖25示出根據本公開的形成具有場板的高壓電晶體器件的第二方法2500。雖然將第二方法2500示出和/或描述為一系列動作或事件，但應瞭解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，動作可以與所示出不同的次序進行且/或可同時進行。此外，在一些實施例中，所示出的動作或事件可細分成多個動作或事件，所述多個動作或事件可與其它動作或子動作在單獨的時間進行或同時進行。在一些實施例中，可省略一些所示出的動作或事件，且可包含其它未示出的動作或事件。
在動作2502處，在基底內形成源極區和汲極區。在一些實施例中，可借助于主體區和漂移區將源極區與汲極區分離。閘極結構上覆于主體區和漂移區。圖17示出對應於動作2502的一些實施例的橫截面視圖1700。
在動作2504處，在基底和閘極結構上方形成第一層間介電(ILD)層。圖17示出對應於動作2504的一些實施例的橫截面視圖1700。
在動作2506處，對第一ILD層執行第一蝕刻製程，進而在源極區和汲極區上方界定接觸件開口。圖18示出對應於動作 2506的一些實施例的橫截面視圖1800。
在動作2508處，在接觸件開口中形成接觸件。圖19示出對應於動作2508的一些實施例的橫截面視圖1900。
在動作2510處，在第一ILD層上方形成介電層堆疊，所述堆疊包含第二ILD層和上覆於第二ILD層的抗反射層。圖20示出對應於動作2510的一些實施例的橫截面視圖2000。
在動作2512a處，對介電層堆疊執行第二蝕刻製程，進而界定多個導線開口。圖21B示出對應於動作2512a的一些實施例的橫截面視圖2100b。
在動作2512b處，在第一ILD層上方形成第一罩幕層。第一罩幕層使導線開口的上覆于漂移區的部分不被遮罩。圖21C示出對應於動作2512b的一些實施例的橫截面視圖2100c。
在動作2514a處，對抗反射層執行第三蝕刻製程，進而在抗反射層中和漂移區上方界定至少一個開口。圖22B示出對應於動作2514a的一些實施例的橫截面視圖2200b。
在動作2514b處，在抗反射層上方形成第二罩幕層。第二罩幕層使至少一個開口不被遮罩。圖22C示出對應於動作2514b的一些實施例的橫截面視圖2200c。
在動作2516處，對第一ILD層執行第四蝕刻製程，進而界定至少一個場板開口。在一些實施例中，第四蝕刻製程是對介電層堆疊執行，且界定多個導線開口。圖23示出對應於動作2516的一些實施例的橫截面視圖2300。
在動作2518處，在至少一個場板開口中形成場板，且在多個導線開口中形成導線。場板包括與導線相同的材料。圖24示出對應於動作2518的一些實施例的橫截面視圖2400。
因此，在一些實施例中，本公開涉及一種具有場板的高壓器件，所述場板與導電互連層的形成同時形成，以實現低成本的製造方法且/或減小高壓器件的擊穿電壓。
在一些實施例中，本申請提供一種積體晶片，其包含閘極電極，在源極區與汲極區之間上覆於基底；漂移區，橫向佈置在閘極電極與汲極區之間；多個層間介電(ILD)層，上覆於基底，其中多個ILD層包含位於第二ILD層之下的第一ILD層；多個導電互連層，設置在多個ILD層內；以及場板，從第一ILD層的頂部表面延伸到通過第一ILD層與漂移區豎直分離的點，其中場板在朝向汲極區的方向上與閘極電極橫向偏移達非零距離，且其中場板包含與多個導電互連層中的至少一者相同的材料。
在上述積體晶片中，場板的底部表面豎直位於閘極電極的頂部表面上方。
在上述積體晶片中，場板包括第一材料，且閘極電極包括不同於第一材料的第二材料。
在上述積體晶片中，場板包括多個場板通孔，多個場板通孔分別從第一層間介電層的頂部表面延伸到漂移區上方的點。
在上述積體晶片中，多個場板通孔沿實質上直線設置。
在上述積體晶片中，多個導電互連層包括：多個接觸件， 設置在第一層間介電層內且上覆于源極區、汲極區以及閘極電極，其中多個接觸件包括第一導電材料；以及多個導線，設置在第二層間介電層內且上覆於多個接觸件，其中多個導線包括第二導電材料。
在上述積體晶片中，場板包括第一導電材料，且具有與多個接觸件的頂部表面對準的頂部表面。
在上述積體晶片中，場板的底部表面設置在多個接觸件的底部表面上方。
在上述積體晶片中，多個導線分別具有延伸到第一層間介電層中且環繞其下方的多個接觸件中的一者或場板的突起。
在上述積體晶片中，場板包括第二導電材料，其中多個導線包含上覆於場板正上方的場板導線，其中場板導線和場板是單個連續導電結構。
在上述積體晶片中，場板導線具有第一寬度，且場板具有小於第一寬度的第二寬度。
在一些實施例中，本申請提供一種積體晶片，其包含閘極電極，在源極區與汲極區之間上覆於基底；接觸件蝕刻停止層(CESL)，上覆於基底且在閘極電極上方連續延伸並從源極區連續延伸到汲極區；第一層間介電(ILD)層，上覆於基底；第二ILD層，上覆於第一ILD層；多個接觸件，設置在第一ILD層內且上覆于源極區、汲極區以及閘極電極；多個導線，設置在第二ILD層內且上覆於接觸件；以及場板，設置在閘極電極與汲極區之間 的第一ILD層內，其中場板的頂部表面與接觸件的頂部表面對準，其中場板的底部表面通過第一ILD層與CESL的上部表面豎直偏移。
在上述積體晶片中，更包括：漂移區，橫向佈置在閘極電極與汲極區之間，其中場板包括一或多個場板通孔，一或多個場板通孔分別從上覆導線延伸到漂移區上方的點。
在上述積體晶片中，更包括：漂移區，橫向佈置在閘極電極與汲極區之間，其中場板包括第一細長通孔和第二細長通孔，其中第一細長通孔和第二細長通孔沿實質上直線設置，其中第一細長通孔在漂移區的第一外部邊緣上方延伸，且第二細長通孔在漂移區的第二外部邊緣上方延伸，且其中第一外部邊緣與第二外部邊緣相對。
在上述積體晶片中，更包括：漂移區，橫向佈置在閘極電極與汲極區之間，其中場板從漂移區的第一外部邊緣上方連續延伸到漂移區的第二外部邊緣上方，其中第一外部邊緣與第二外部邊緣相對，且其中場板具有第一長度，第一長度大於界定在第一外部邊緣與第二外部邊緣之間的漂移區的第二長度。
在上述積體晶片中，接觸件蝕刻停止層沿閘極電極的側壁和頂部表面延伸，其中場板的底部表面豎直位於接觸件蝕刻停止層的頂部表面與接觸件蝕刻停止層的上部表面之間。
在上述積體晶片中，第一層間介電層包括第一介電材料，且接觸件蝕刻停止層包括不同於第一介電材料的第二介電材 料。
在一些實施例中，本申請提供一種用於形成高壓電晶體器件的方法。所述方法包含在基底內形成源極區和汲極區，其中借助于漂移區將源極區與汲極區分離，閘極結構在源極區與汲極區之間橫向上覆於基底；在基底上方形成第一層間介電(ILD)層；在第一ILD層中形成多個接觸件，其中接觸件上覆于源極區、汲極區以及閘極結構；執行第一蝕刻製程以在閘極結構與汲極區之間的第一ILD層中界定至少一個場板開口，其中至少一個場板開口由第一ILD層的側壁和上部表面界定；以及在至少一個場板開口中形成場板。
在上述形成高壓電晶體器件的方法中，更包括：在第一蝕刻製程之後執行第二蝕刻製程，其中第二蝕刻製程移除第一層間介電層的部分，且在源極區、汲極區以及閘極結構上方界定多個接觸件開口；在多個接觸件開口以及至少一個場板開口中沉積導電材料；以及對導電材料執行平坦化製程直到到達第一層間介電層的頂部表面為止，其中平坦化製程界定場板以及多個接觸件，其中場板以及多個接觸件包括相同材料。
在上述形成高壓電晶體器件的方法中，更包括：在第一層間介電層上方形成第二層間介電層；在形成接觸件之後執行第二蝕刻製程，其中第二蝕刻製程移除第二層間介電層的部分，且在多個接觸件上方界定多個導線開口；在多個導線開口以及至少一個場板開口中沉積導電材料；以及對導電材料執行平坦化製程 直到到達第二層間介電層的頂部表面為止，其中平坦化製程界定場板以及多個導線，其中場板以及多個導線包括相同材料。
前文概述數個實施例的特徵以使得本領域的技術人員可以更好地理解本公開的各方面。本領域的技術人員應瞭解，其可易於將本公開用作設計或修改用於實施本文中所引入實施例的相同目的和/或實現相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，這類等效構造並不脫離本公開的精神和範圍，且其可在不脫離本公開的精神和範圍的情況下在本文中做出各種改變、替代以及更改。
100:高壓電晶體器件
102:基底
103:主體區
104:源極區
105:箭頭
106:汲極區
108:閘極電極
110:閘極介電層
112:溝道區
114:漂移區
116:閘極結構
118:第一層間介電層
120:接觸件
122:場板
124:接觸件蝕刻停止層
128:第二層間介電層
130:導線
d1:距離
x、y:軸

Claims (10)

  1. 一種積體晶片，包括：閘極電極，在源極區與汲極區之間上覆於基底；漂移區，橫向佈置在所述閘極電極與所述汲極區之間；多個層間介電層，上覆於所述基底，其中所述多個層間介電層包括位於第二層間介電層之下的第一層間介電層；多個導電互連層，設置在所述多個層間介電層內；以及場板，從所述第一層間介電層的頂部表面延伸到通過所述第一層間介電層與所述漂移區豎直分離的點，其中所述場板在朝向所述汲極區的方向上與所述閘極電極橫向偏移達非零距離，且其中所述場板包括與所述多個導電互連層中的至少一者相同的材料，其中所述場板的底部表面與所述第一層間介電層接觸。
  2. 如申請專利範圍第1項所述的積體晶片，其中所述場板的所述底部表面豎直位於所述閘極電極的頂部表面上方。
  3. 如申請專利範圍第1項所述的積體晶片，其中所述場板包括多個場板通孔，所述多個場板通孔分別從所述第一層間介電層的所述頂部表面延伸到所述漂移區上方的所述點。
  4. 如申請專利範圍第1項所述的積體晶片，其中所述多個導電互連層包括：多個接觸件，設置在所述第一層間介電層內且上覆於所述源極區、所述汲極區以及所述閘極電極，其中所述多個接觸件包括第一導電材料；以及 多個導線，設置在所述第二層間介電層內且上覆於所述多個接觸件，其中所述多個導線包括第二導電材料，其中所述多個導線中的一者與所述場板接觸。
  5. 一種積體晶片，包括：閘極電極，在源極區與汲極區之間上覆於基底；接觸件蝕刻停止層，上覆於所述基底，且在所述閘極電極上方連續延伸並從所述源極區連續延伸到所述汲極區；第一層間介電層，上覆於所述基底；第二層間介電層，上覆於所述第一層間介電層；多個接觸件，設置在所述第一層間介電層內且上覆於所述源極區、所述汲極區以及所述閘極電極；多個導線，設置在所述第二層間介電層內且上覆於所述多個接觸件；以及場板，設置在所述閘極電極與所述汲極區之間的所述第一層間介電層內，其中所述場板的頂部表面與所述多個接觸件的頂部表面齊平，其中所述場板的底部表面層通過所述第一層間介電層與所述接觸件蝕刻停止層的上部表面豎直偏移。
  6. 如申請專利範圍第5項所述的積體晶片，更包括：漂移區，橫向佈置在所述閘極電極與所述汲極區之間，其中所述場板包括一或多個場板通孔，所述一或多個場板通孔分別從上覆導線延伸到所述漂移區上方的點。
  7. 如申請專利範圍第5項所述的積體晶片，其中所述接觸件蝕刻停止層沿所述閘極電極的側壁和頂部表面延伸，其中所述 場板的所述底部表面豎直位於所述接觸件蝕刻停止層的頂部表面與所述接觸件蝕刻停止層的所述上部表面之間。
  8. 一種用於形成高壓電晶體器件的方法，包括：在基底內形成源極區以及汲極區，其中所述源極區通過漂移區與所述汲極區分離，閘極結構上覆於所述基底且在橫向上位於所述源極區與所述汲極區之間；在所述基底上方形成第一層間介電層；在所述第一層間介電層中形成多個接觸件，其中所述多個接觸件上覆於所述源極區、所述汲極區以及所述閘極結構；執行第一蝕刻製程，以在所述閘極結構與所述汲極區之間的所述第一層間介電層中界定至少一個場板開口，其中所述至少一個場板開口由所述第一層間介電層的側壁以及上部表面界定；以及在所述至少一個場板開口中形成場板，其中所述場板的頂部表面與所述多個接觸件的頂部表面齊平。
  9. 如申請專利範圍第8項所述的用於形成高壓電晶體器件的方法，更包括：在所述第一蝕刻製程之後執行第二蝕刻製程，其中所述第二蝕刻製程移除所述第一層間介電層的部分，且在所述源極區、所述汲極區以及所述閘極結構上方界定多個接觸件開口；在所述多個接觸件開口以及所述至少一個場板開口中沉積導電材料；以及對所述導電材料執行平坦化製程直到到達所述第一層間介電層的頂部表面為止，其中所述平坦化製程界定所述場板以及所述多個接觸件，其中所述場板以及所述多個接觸件包括相同材料。
  10. 如申請專利範圍第8項所述的用於形成高壓電晶體器件的方法，更包括：在所述第一層間介電層上方形成第二層間介電層；在形成所述多個接觸件之後執行第二蝕刻製程，其中所述第二蝕刻製程移除所述第二層間介電層的部分，且在所述多個接觸件上方界定多個導線開口；在所述多個導線開口以及所述至少一個場板開口中沉積導電材料；以及對所述導電材料執行平坦化製程直到到達所述第二層間介電層的頂部表面為止，其中所述平坦化製程界定所述場板以及多個導線，其中所述場板以及所述多個導線包括相同材料。
TW109101158A 2019-11-01 2020-01-14 積體晶片及用於形成高壓電晶體器件的方法 TWI735139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/671,336 2019-11-01
US16/671,336 US11121225B2 (en) 2019-11-01 2019-11-01 Field plate structure to enhance transistor breakdown voltage

Publications (2)

Publication Number Publication Date
TW202119627A TW202119627A (zh) 2021-05-16
TWI735139B true TWI735139B (zh) 2021-08-01

Family

ID=75689113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101158A TWI735139B (zh) 2019-11-01 2020-01-14 積體晶片及用於形成高壓電晶體器件的方法

Country Status (3)

Country Link
US (3) US11121225B2 (zh)
CN (1) CN112786689A (zh)
TW (1) TWI735139B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829193B (zh) * 2021-08-20 2024-01-11 中國大陸商長鑫存儲技術有限公司 半導體結構及其製備方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521894B2 (en) * 2020-07-18 2022-12-06 International Business Machines Corporation Partial wrap around top contact
EP4016611A1 (en) * 2020-12-21 2022-06-22 Nxp B.V. Metal oxide semicondutor device and method of construction therefor
CN115020497A (zh) * 2022-08-09 2022-09-06 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN116525659B (zh) * 2023-07-03 2023-09-12 北京智芯微电子科技有限公司 纵向栅ldmosfet器件及制造方法、功率芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001189A1 (en) * 2003-05-20 2011-01-06 Ashok Challa Power Semiconductor Devices Having Termination Structures
US20130134512A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and Methods for Forming the Same
US20150162442A1 (en) * 2013-01-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and Methods for Forming the Same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175670A1 (en) * 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
JP5834520B2 (ja) * 2011-06-15 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region
US8981475B2 (en) * 2013-06-18 2015-03-17 International Business Machines Corporation Lateral diffusion metal oxide semiconductor (LDMOS)
US8962402B1 (en) * 2013-08-14 2015-02-24 International Business Machines Corporation Lateral diffusion metal oxide semiconductor (LDMOS) device with tapered drift electrode
US9349818B2 (en) * 2014-10-21 2016-05-24 United Microelectronics Corp. Metal-oxide-semiconductor transistor device having a drain side dummy contact
US10756208B2 (en) * 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
KR102286013B1 (ko) * 2015-10-07 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 트랜치 절연 필드플레이트 및 금속 필드플레이트를 갖는 수평형 고전압 집적소자
US20200227544A1 (en) * 2017-09-28 2020-07-16 Intel Corporation Gallium nitride transistors with drain field plates and their methods of fabrication
WO2019066878A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GALLIUM NITRIDE TRANSISTORS WITH SOURCE FIELD AND DRAIN PLATES AND METHODS OF MAKING SAME
US10586865B2 (en) * 2017-09-29 2020-03-10 Cirrus Logic, Inc. Dual gate metal-oxide-semiconductor field-effect transistor
KR20190109685A (ko) * 2018-03-16 2019-09-26 매그나칩 반도체 유한회사 반도체 소자 및 이의 제조방법
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
US10861946B1 (en) 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Field plate structure for high voltage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001189A1 (en) * 2003-05-20 2011-01-06 Ashok Challa Power Semiconductor Devices Having Termination Structures
US20130134512A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and Methods for Forming the Same
US20150162442A1 (en) * 2013-01-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and Methods for Forming the Same
US20160247914A1 (en) * 2013-01-11 2016-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and Methods for Forming the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829193B (zh) * 2021-08-20 2024-01-11 中國大陸商長鑫存儲技術有限公司 半導體結構及其製備方法

Also Published As

Publication number Publication date
US20210384302A1 (en) 2021-12-09
US20230378286A1 (en) 2023-11-23
TW202119627A (zh) 2021-05-16
US11916115B2 (en) 2024-02-27
US11121225B2 (en) 2021-09-14
CN112786689A (zh) 2021-05-11
US20210134964A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
TWI735139B (zh) 積體晶片及用於形成高壓電晶體器件的方法
US11101371B2 (en) Structure and method for vertical tunneling field effect transistor with leveled source and drain
TWI735975B (zh) 積體晶片、高電壓裝置及用於形成高電壓電晶體裝置的方法
US11362003B2 (en) Prevention of contact bottom void in semiconductor fabrication
US9406669B2 (en) Method and structure for vertical tunneling field effect transistor and planar devices
TWI719430B (zh) 積體晶片及其形成方法
TW201743445A (zh) 高壓電晶體裝置及其製造方法
TWI748271B (zh) 積體晶片及其形成方法
TWI773000B (zh) 積體晶片及形成電晶體裝置的方法
TW202117927A (zh) 積體晶片
CN106683999A (zh) 形成金属栅极以缓解天线缺陷的方法
US20220271146A1 (en) Method and related apparatus for reducing gate-induced drain leakage in semiconductor devices
US6861317B1 (en) Method of making direct contact on gate by using dielectric stop layer
US12040397B2 (en) Gate electrode extending into a shallow trench isolation structure in high voltage devices
US10833160B1 (en) Field-effect transistors with self-aligned and non-self-aligned contact openings
US10312150B1 (en) Protected trench isolation for fin-type field-effect transistors
CN107359167B (zh) 共本体化场效晶体管
TWI708282B (zh) 完全矽化閘控裝置及其形成方法
US20240113187A1 (en) Composite gate dielectric for high-voltage device
KR100674645B1 (ko) 반도체 소자 제조 방법