TWI733602B - 訊號處理器以及訊號處理方法 - Google Patents
訊號處理器以及訊號處理方法 Download PDFInfo
- Publication number
- TWI733602B TWI733602B TW109135396A TW109135396A TWI733602B TW I733602 B TWI733602 B TW I733602B TW 109135396 A TW109135396 A TW 109135396A TW 109135396 A TW109135396 A TW 109135396A TW I733602 B TWI733602 B TW I733602B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- circuit
- period
- voltage value
- decoding
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims description 13
- 238000007781 pre-processing Methods 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
一種訊號處理器包含訊號接收電路、前處理電路、週期取得電路以及解碼電路。訊號接收電路用以接收輸入訊號。前處理電路耦接於訊號接收電路，用以依據輸入訊號產生方波訊號。週期取得電路耦接於前處理電路，用以擷取方波訊號的多個訊號週期，其中多個訊號週期包含多個訊號週期組，且多個訊號週期組分別包含多個訊號週期中相鄰的至少二訊號週期。解碼電路耦接於週期取得電路，用以依據多個訊號週期組的時間長度以及電壓值變化次數進行解碼以取得解碼結果。
Description
本揭示中所述實施例內容是有關於一種訊號處理器以及訊號處理方法，特別關於一種抗射頻干擾的訊號處理器以及訊號處理方法。
車用電子系統對於安全性的要求更嚴苛，需要抗射頻干擾(Radio Frequency Interference, RFI)的保護設計。為了簡化電路，以比較電路為基礎，接收IEEE 802.3cg定義的差分曼切斯特編碼(Differential Manchester Encoding, DME)後，經過RFI補償、抓取訊號週期後，解碼接收訊號的規則是否符合DME定義，以取得解碼結果。
若只使用比較電路接收訊號，因為RFI會嚴重影響通道上傳輸的DME訊號，造成DME訊號的電壓改變與週期變形，加上經過比較電路時，比較電路也會造成訊號失真，若不經過處理直接解碼收到的訊號，會使得DME解碼機制無法收斂。
本揭示之一些實施方式是關於一種訊號處理器包含訊號接收電路、前處理電路、週期取得電路以及解碼電路。訊號接收電路用以接收輸入訊號。前處理電路耦接於訊號接收電路，用以依據輸入訊號產生方波訊號。週期取得電路耦接於前處理電路，用以擷取方波訊號的多個訊號週期，其中多個訊號週期包含多個訊號週期組，且多個訊號週期組分別包含多個訊號週期中相鄰的至少二訊號週期。解碼電路耦接於週期取得電路，用以依據多個訊號週期組的時間長度以及電壓值變化次數進行解碼以取得解碼結果。
本揭示之一些實施方式是關於一種訊號處理方法包含以下步驟：藉由訊號接收電路接收輸入訊號；藉由前處理電路依據輸入訊號產生方波訊號；藉由週期取得電路擷取方波訊號的多個訊號週期，其中多個訊號週期包含多個訊號週期組，且多個訊號週期組分別包含多個訊號週期中相鄰的至少二訊號週期；以及藉由解碼電路依據多個訊號週期組的時間長度以及電壓值變化次數進行解碼以取得解碼結果。
綜上所述，本揭示的訊號處理器以及訊號處理方法在不使用額外訊號處理電路的條件下，提供抗射頻干擾的解碼電路，並抵抗射頻干擾造成的電路啟動，減少功率消耗。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的訊號處理器100的示意圖。舉例而言，訊號處理器100可為車用電子差分曼切斯特編碼偵測與射頻干擾消除器。
以第1圖示例而言，訊號處理器100包含訊號接收電路110、比較電路120、前處理電路130、週期取得電路140、解碼電路150、比較電路160以及訊號偵測電路170。於連接關係上，訊號接收電路110耦接於比較電路120以及比較電路160。比較電路120耦接於前處理電路130。比較電路160耦接於訊號偵測電路170。前處理電路130耦接於比較電路120。週期取得電路140耦接於前處理電路130。解碼電路150耦接於週期取得電路140。訊號偵測電路170耦接於前處理電路130、週期取得電路140以及解碼電路150。
於部分實施例中，比較電路120係為低閾值比較電路，而比較電路160係為高閾值比較電路。
上述訊號處理器100的配置僅為示例的目的，訊號處理器100的各種配置皆在本揭示的範圍中。關於訊號處理器100的詳細操作方式，將於以下配合第2圖一併進行說明。
第2圖是依照本揭示一些實施例所繪示的訊號處理方法200的流程圖。訊號處理方法200可應用於如第1圖的訊號處理器100。以下請一併參考第1圖以及第2圖。
在步驟S210中，藉由訊號接收電路接收輸入訊號。於部分實施例中，輸入訊號係由訊號發射器(未繪示)所傳送，並由訊號接收電路110所接收。於部分實施例中，訊號接收電路110接收輸入訊號後，將輸入訊號傳送至比較電路120。比較電路120用以比較輸入訊號電壓，並將比較過後的輸入訊號傳送至前處理器130。
在步驟S230中，藉由前處理電路依據輸入訊號產生方波訊號。於部分實施例中，前處理電路130接收比較過後的輸入訊號後，依據輸入訊號產生方波訊號。
請一併參閱第3圖。第3圖是依照本揭示一些實施例所繪示的方波訊號S2的示意圖。如第3圖所繪式，方波訊號S2係依據輸入訊號S1所產生。詳細而言，於部分實施例中，當輸入訊號S1的電壓值大於高電壓閾值TH時，前處理電路130將電壓值設置為高電壓值H1。反之，當輸入訊號S1的電壓值小於低電壓閾值TL時，前處理電路130將電壓值設置為高電壓值L1。
於部分實施例中，輸入訊號係以差分曼切斯特編碼進行處理，然本案不以此編碼方式為限制。
然而，須注意的是，由於受到射頻干擾與比較電路120的影響，經過前處理電路130處理的訊號週期會與輸入訊號的訊號週期不同。請一併參閱第4圖。第4圖是依照本揭示一些實施例所繪示的受干擾的方波訊號S3的示意圖。如第4圖所繪式，受到干擾的影響後，方波訊號中傳輸差分曼切斯特編碼加密的0與1的週期，可能會變為相同大小或者變形，得只單純觀察現有受干擾的方波訊號S3的週期，無法進行解碼。
在步驟S250中，藉由週期取得電路擷取方波訊號的多個訊號週期。於部分實施例中，第1圖中的週期取得電路140擷取第4圖中的受干擾的方波訊號S3的多個訊號週期。舉例而言，第4圖中的訊號週期T1至T7即為週期取得電路140所取得。由於受干擾的方波訊號S3中的週期已因受到干擾而變形，因此多個訊號週期T1至T7的時間長度不完全相同。多個訊號週期T1至T7被分為多個訊號週期組，且多個訊號週期組分別包含多個訊號週期T1至T7中相鄰的至少二訊號週期。於部分實施例中，訊號週期組彼此互相重疊。
舉例而言，當第4圖中訊號週期T1至T3係為第一訊號週期組且訊號週期T3至T4係為第二訊號週期組時，第一訊號週期組和第二訊號週期組互相重疊。
在步驟S270中，藉由解碼電路依據多個訊號週期組的時間長度以及電壓值變化次數進行解碼以取得解碼結果。於部分實施例中，如第1圖中的解碼電路150係依據各個訊號週期組的時間長度以及電壓值變化次數判斷解碼結果。於部分實施例中，解碼電路150儲存有對照表。解碼電路150將時間長度以及電壓值變化次數與對照表相比較以判斷解碼結果。
於部分實施例中，對照表係由模擬統計不同差分曼切斯特編碼的排列組合的週期變化所訂定之解碼機制。
於部分實施例中，訊號週期組的時間長度至少為差分曼切斯特編碼的兩倍，或者為兩倍左右。舉例而言，當一個差分曼切斯特編碼符元的週期時間長度係為80ns(奈秒)時，若是受到射頻干擾，此週期的變化率較大。然若是取兩個以上的連續差分曼切斯特編碼符元的週期以觀察160ns的時間長度時，受到射頻干擾影響之後的變化率較小，如此可較正確的解出差分曼切斯特編碼的符元。
舉例而言，請參見第4圖。假設於160ns左右包含訊號週期T1至T3(即為一個訊號週期組)，解碼電路150依據模擬統計所取得的編碼規則得知，此三筆訊號週期T1至T3係由一個差分曼切斯特編碼中的0與一個一個差分曼切斯特編碼中的1所組成。接著，假設於160ns左右包含訊號週期T3至T4(即為一個訊號週期組)，解碼電路150依據模擬統計所取得的編碼規則得知，此二筆訊號週期T3至T4係由二個差分曼切斯特編碼中的0所組成。如此，解碼電路150即可判定訊號週期T1至T4中包含解碼結果係為差分曼切斯特編碼的1、0、0。
須注意的是，上述實施方式係以160ns為偵測邊界為例。然而本案之實施方式不以此為限。
請回頭參閱第1圖。於部分實施例中，比較電路160用以過濾輸入訊號以產生過濾後訊號。請參閱第5圖。第5圖是依照本揭示一些實施例所繪示的過濾後訊號S4的示意圖。於部分實施例中，比較電路160更用以判斷輸入訊號的電壓值的絕對值是否小於電壓值閾值，且當輸入訊號的電壓值的絕對值小於電壓值閾值時，過濾電壓值。
舉例而言，於第5圖中，當輸入訊號S1的電壓值不大於電壓值閾值TH或不小於電壓值閾TL時，過濾電壓值以設置電壓值為0。當輸入訊號S1的電壓值大於電壓值閾值TH時，設置電壓值為H2，而當輸入訊號S1的電壓值小於電壓值閾值TL時，設置電壓值為L2。
於部分實施例中，訊號偵測電路170依據過濾後訊號S4判斷是否包含有效訊號。於部分實施例中，當過濾後訊號S4的電壓值不為0時，判定包含有效訊號。於部分實施例中，當過濾後訊號S4的電壓值大於電壓值閾值時，判定包含有效訊號。
於部分實施例中，當判定包含有效訊號時，訊號偵測電路170控制使前處理電路130、週期取得電路140以及解碼電路150作動。反之，當判定不包含有效訊號時，訊號偵測電路170控制使前處理電路130、週期取得電路140以及解碼電路150不作動，並清空前處理電路130、週期取得電路140以及解碼電路150。
詳細而言，由於差分曼切斯特編碼訊號即使受到射頻干擾影響，仍然會有足夠的電壓超過比較器160的比較閾值。因此只要在預估時間內，觀察到比較器160的輸出有正負變化，就可以預料接下來可能會有差分曼切斯特編碼訊號，進而打開前處理電路130、週期取得電路140以及解碼電路150。另一方面，當射頻干擾或雜訊出現時，因為電壓絕大部分都不足以超過比較器160的比較閾值，即使當輸入訊號的頻道上出現直流偏壓，使得射頻干擾後的輸入訊號的電壓有時候會超過比較器160的比較閾值，比較器160的輸出不會有正負變化。此時，前處理電路130、週期取得電路140以及解碼電路150等電路不會嘗試去解碼通道上的訊號，用以節省不必要的功率消耗，同時也避免當射頻干擾訊號與差分曼切斯特編碼訊號的頻率接近時，解碼電路誤把射頻干擾訊號當成差分曼切斯特編碼訊號進行解碼的現象發生。本發明之實施方式可偵測車用電子差分曼切斯特編碼並消除射頻干擾。
綜上所述，本揭示藉由提供一種訊號處理器以及一種訊號處理方法，透過擷取差分曼切斯特編碼訊號的符元的週期的倍數進行觀察與解碼，以克服射頻干擾造成的差分曼切斯特編碼訊號編碼的週期變化，並正確解讀出差分曼切斯特編碼訊號的編碼內容。此外，經由高比較閾值的比較器將輸入訊號進行過濾，並依據過濾的結果控制後續解碼電路是否進行解碼操作，以節省不必要的功率消耗。
各種功能性元件已於此公開。對於本技術領域具通常知識者而言，功能性元件可由電路(不論是專用電路，或是於一或多個處理器及編碼指令控制下操作的通用電路)實現。
雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:訊號處理器
110:訊號接收電路
120:比較電路
130:前處理電路
140:週期取得電路
150:解碼電路
160:比較電路
170:訊號偵測電路
200:訊號處理方法
S210,S230,S250,S270:步驟
S1:輸入訊號
S2:方波訊號
S3:受干擾的方波訊號
S4:過濾後訊號
T1,T2,T3,T4,T5,T6,T7:訊號週期
TH,TL:閾值
H1,H2,L1,L2:電壓值
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下：
第1圖是依照本揭示一些實施例所繪示的訊號處理器的示意圖；
第2圖是依照本揭示一些實施例所繪示的訊號處理方法的流程圖；
第3圖是依照本揭示一些實施例所繪示的方波訊號的示意圖；
第4圖是依照本揭示一些實施例所繪示的受干擾的方波訊號的示意圖；以及
第5圖是依照本揭示一些實施例所繪示的過濾後訊號的示意圖。
100:訊號處理器
110:訊號接收電路
120:比較電路
130:前處理電路
140:週期取得電路
150:解碼電路
160:比較電路
170:訊號偵測電路
Claims (10)
- 一種訊號處理器，包含： 一訊號接收電路，用以接收一輸入訊號； 一前處理電路，耦接於該訊號接收電路，用以依據該輸入訊號產生一方波訊號； 一週期取得電路，耦接於該前處理電路，用以擷取該方波訊號的複數個訊號週期，其中該些訊號週期包含複數個訊號週期組，且該些訊號週期組分別包含該些訊號週期中相鄰的至少二訊號週期；以及 一解碼電路，耦接於該週期取得電路，用以依據該些訊號週期組的一時間長度以及一電壓值變化次數進行解碼以取得一解碼結果。
- 如請求項1所述的訊號處理器，其中該解碼電路更用以儲存一對照表，該解碼電路更用以將該時間長度以及該電壓值變化次數與該對照表相比較以判斷該解碼結果。
- 如請求項1所述的訊號處理器，更包含： 一比較電路，耦接於該訊號接收電路以及該前處理電路之間，用以比較該輸入訊號的一電壓值。
- 如請求項1所述的訊號處理器，更包含： 一比較電路，耦接於該訊號接收電路以及該前處理電路之間，用以過濾該輸入訊號以產生一過濾後訊號； 其中當該輸入訊號的一電壓值的一絕對值小於一電壓值閾值時，過濾該電壓值。
- 如請求項4所述的訊號處理器，更包含： 一訊號偵測電路，用以依據該過濾後訊號判斷是否包含一有效訊號； 當包含該有效訊號時，該前處理電路、該週期取得電路以及該解碼電路作動；當不包含該有效訊號時，該前處理電路、該週期取得電路以及該解碼電路不作動。
- 如請求項5所述的訊號處理器，其中當該過濾後訊號的一電壓值不為0或大於一電壓值閾值時，判定包含該有效訊號。
- 如請求項1所述的訊號處理器，其中該些訊號週期組互相重疊。
- 一種訊號處理方法，包含： 藉由一訊號接收電路接收一輸入訊號； 藉由一前處理電路依據該輸入訊號產生一方波訊號； 藉由一週期取得電路擷取該方波訊號的複數個訊號週期，其中該些訊號週期包含複數個訊號週期組，且該些訊號週期組分別包含該些訊號週期中相鄰的的至少二訊號週期；以及 藉由一解碼電路依據該些訊號週期組的一時間長度以及一電壓值變化次數進行解碼以取得一解碼結果。
- 如請求項8所述的訊號處理方法，更包含： 藉由一比較電路過濾該輸入訊號以產生一過濾後訊號； 判斷該輸入訊號的一電壓值的一絕對值是否小於一電壓值閾值；以及 當該輸入訊號的該電壓值的該絕對值小於該電壓值閾值時，過濾該電壓值。
- 如請求項9所述的訊號處理方法，更包含： 依據該過濾後訊號判斷是否包含一有效訊號； 當判定包含該有效訊號時，該前處理電路、該週期取得電路以及該解碼電路作動；以及 當判定不包含該有效訊號時，該前處理電路、該週期取得電路以及該解碼電路不作動。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109135396A TWI733602B (zh) | 2020-10-13 | 2020-10-13 | 訊號處理器以及訊號處理方法 |
| US17/202,773 US11456753B2 (en) | 2020-10-13 | 2021-03-16 | Signal processor and signal processing method |
| DE102021125703.4A DE102021125703A1 (de) | 2020-10-13 | 2021-10-04 | Signalprozessor und Signalverarbeitungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109135396A TWI733602B (zh) | 2020-10-13 | 2020-10-13 | 訊號處理器以及訊號處理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI733602B true TWI733602B (zh) | 2021-07-11 |
| TW202215792A TW202215792A (zh) | 2022-04-16 |
Family
ID=77911503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109135396A TWI733602B (zh) | 2020-10-13 | 2020-10-13 | 訊號處理器以及訊號處理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11456753B2 (zh) |
| DE (1) | DE102021125703A1 (zh) |
| TW (1) | TWI733602B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200614764A (en) * | 2004-10-26 | 2006-05-01 | Rdc Semiconductor Co Ltd | Signal sampling device for preventing jitter interference |
| US20100045492A1 (en) * | 2008-08-20 | 2010-02-25 | Mstar Semiconductor, Inc. | Decoding Apparatus and Method |
| US20140119360A1 (en) * | 2012-10-26 | 2014-05-01 | Deere & Company | Receiver and method for receiving a composite signal |
| CN105262490A (zh) * | 2015-09-18 | 2016-01-20 | 重庆川仪自动化股份有限公司 | 基于曼彻斯特编解码自适应系统及其方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2702896B1 (fr) * | 1993-03-17 | 1995-06-09 | Sgs Thomson Microelectronics | Generateur multifrequence programmable. |
| US8958216B2 (en) * | 2012-10-08 | 2015-02-17 | Tyco Electronics Corporation | Method and apparatus for digital isolation using planar magnetic circuits |
| SG11201605741YA (en) * | 2014-03-21 | 2016-09-29 | Tendyron Corp | Data decoding method and apparatus |
| WO2018023694A1 (zh) * | 2016-08-05 | 2018-02-08 | 深圳市汇顶科技股份有限公司 | 一种传输信号的方法和装置 |
-
2020
- 2020-10-13 TW TW109135396A patent/TWI733602B/zh active
-
2021
- 2021-03-16 US US17/202,773 patent/US11456753B2/en active Active
- 2021-10-04 DE DE102021125703.4A patent/DE102021125703A1/de active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200614764A (en) * | 2004-10-26 | 2006-05-01 | Rdc Semiconductor Co Ltd | Signal sampling device for preventing jitter interference |
| US20100045492A1 (en) * | 2008-08-20 | 2010-02-25 | Mstar Semiconductor, Inc. | Decoding Apparatus and Method |
| US20140119360A1 (en) * | 2012-10-26 | 2014-05-01 | Deere & Company | Receiver and method for receiving a composite signal |
| CN105262490A (zh) * | 2015-09-18 | 2016-01-20 | 重庆川仪自动化股份有限公司 | 基于曼彻斯特编解码自适应系统及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11456753B2 (en) | 2022-09-27 |
| US20220116051A1 (en) | 2022-04-14 |
| DE102021125703A1 (de) | 2022-04-14 |
| TW202215792A (zh) | 2022-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY136842A (en) | Error detection and recovery within processing stages of an integrated circuit | |
| JP5989239B2 (ja) | 信号処理装置 | |
| CN104935311B (zh) | 一种数字信号隔离器及相应的脉宽编解码方法 | |
| CN104320138A (zh) | 全异步sar adc亚稳态消除电路与方法 | |
| WO2018069767A1 (en) | Systems and methods for a log-likelihood ratio based dynamic pre-processing selection scheme in a low-density parity-check decoder | |
| TWI733602B (zh) | 訊號處理器以及訊號處理方法 | |
| US8391469B2 (en) | Methods and apparatus to decode dual-tone signals | |
| CN114389619A (zh) | 信号处理器以及信号处理方法 | |
| JP2008193576A (ja) | 無線タグリーダ | |
| CN112345820B (zh) | 一种高速串行信号丢失检测电路 | |
| JPWO2013133069A1 (ja) | 起動信号生成装置 | |
| CN112996183B (zh) | 一种led控制ic单线级联数据通信方法 | |
| TWI558142B (zh) | 訊號傳輸方法以及使用其方法之通訊系統 | |
| CN114064332A (zh) | 时钟检测方法、装置及时钟安全系统 | |
| WO2020176735A1 (en) | Architecture for resolution of data and refresh-path conflict for low-power digital isolator | |
| US9479148B2 (en) | Serial data signal edge detection | |
| CN117579173B (zh) | 信号丢失检测电路及芯片 | |
| US11327829B2 (en) | Semiconductor device which detects occurrence of an abnormality during operation based on a comparison of an input specifying a PWM signal and an estimated input obtained from an inverse operation | |
| CN104182274A (zh) | 一种移动终端的中断检测装置及其方法 | |
| JP2001356917A (ja) | パルス判定装置 | |
| US9748968B1 (en) | Extreme index finder and finding method thereof | |
| TWI427942B (zh) | 具傳輸速率偵測功能的通訊裝置及其傳輸速率偵測方法 | |
| CN215222165U (zh) | 曼彻斯特译码装置 | |
| Ahn et al. | Avoiding noise frequency interference with binary phase pulse driving and CDS for capacitive TSP controller | |
| CN116318528A (zh) | 曼彻斯特解码方法和装置以及应用其的电池管理系统 |