TWI729600B - 高電壓氮化鎵電晶體及其製造方法 - Google Patents

Abstract

本發明之高電壓氮化鎵電晶體，利用多層介電層和金屬帶所形成之複合式主動區，使本發明能承受1kV的高電壓，且由於氮化鎵材料的高電子遷移率，使本發明的開關切換速率提高。

Description

高電壓氮化鎵電晶體及其製造方法

本發明關於一種利用多層介電層和金屬帶所形成之複合式主動區而能承受高電壓之高電壓氮化鎵電晶體。

隨著電子技術的進步以及電子產品的小型化趨勢，越來越多電子元件利用積體電路製程的方式生產，然而，積體電路型式的電子元件需考慮許多層面，例如耐壓、相互干擾或抗雜訊之類的問題，尤其是應用在電源電路的電子元件，由於電源電路需接受高電壓的輸入，而高電壓的輸入會導致積體電路型式的電子元件燒毀，進而導致電源電路的故障，其為造成電源電路的尺寸無法縮小的主因。

美國專利公告號US8653559B2之專利前案利用介電層組成的溝槽，提升氮化鎵電晶體之崩潰電壓(breakdown voltage)的數值，但溝槽的形成程序較為複雜，進而提高製造成本。

綜觀前述，本發明之發明者思索並設計一種高電壓氮化鎵電晶體及其製造方法，以期針對習知技術之缺失加以改善，進而增進產業上之實施利用。

有鑑於上述習知之問題，本發明的目的在於提供一種高電壓氮化鎵電晶體及其製造方法，用以解決習知技術中所面臨之問題。

基於上述目的，本發明提供一種高電壓氮化鎵電晶體，其包括基板、第一電子通道層、第二電子通道層、披覆層以及主動區。第一電子通道層設置於基板上；第二電子通道層設置於第一電子通道層上，第一電子通道層和第二電子通道層為異質結構，第一電子通道層和第二電子通道層之間具有二維電子氣。披覆層設置於第二電子通道層上。主動區設置於披覆層上，且其包括第一介電層、第二介電層以及二金屬帶；第一介電層設置於披覆層上，第二介電層設置於第一介電層上，第一介電層與第二介電層的材料彼此相異，二金屬帶分別設置第一介電層和第二介電層之間，且二金屬帶彼此分離而具有隔離間隙。

較佳地，本發明之高電壓氮化鎵電晶體更包括磊晶層，磊晶層設置於第一電子通道層和基板之間。

較佳地，本發明之高電壓氮化鎵電晶體更包括複數層緩衝層，複數層緩衝層設置於磊晶層和第一電子通道層之間。

較佳地，本發明之高電壓氮化鎵電晶體更包括第一鈍化層和第二鈍化層，第一鈍化層和第二鈍化層設置於主動區，第一鈍化層位於披覆層和第一介電層之間，第二鈍化層位於第二介電層上。

較佳地，二金屬帶位於第一介電層和第二介電層的邊陲，並分別位於第一介電層和第二介電層的相異兩側。

基於上述目的，本發明提供一種高電壓氮化鎵電晶體的製造方法，其包括：(1)依序形成第一電子通道層、第二電子通道層以及披覆層於基板上，第一電子通道層和第二電子通道層為異質結構，第一電子通道層和第二電子通道層之間具有二維電子氣。(2)依序形成第一鈍化層和第一介電層於披覆層上，部分蝕刻第一介電層。(3)形成二金屬帶於第一介電層之蝕刻部份，二金屬帶彼此分離而具有隔離間隙。(4) 形成第二介電層以覆蓋二金屬帶。(5) 形成第二鈍化層於第二介電層上。

較佳地，於形成第一電子通道層的步驟前，更包括依序形成磊晶層和複數層緩衝層於基板上。

較佳地，於形成第二鈍化層的步驟後，更包括部份蝕刻第一電子通道層、第二電子通道層、第一鈍化層、第一介電層、二金屬帶、第二介電層以及第二鈍化層，以形成台狀結構。

較佳地，二金屬帶位於第一介電層和第二介電層的邊陲，並分別位於第一介電層和第二介電層的相異兩側。

較佳地，若高電壓氮化鎵電晶體的製造方法為離子佈值法，製造高電壓氮化鎵電晶體所需的能量為140keV。

承上所述，本發明之高電壓氮化鎵電晶體，利用第一介電層、第二介電層和金屬帶所形成之複合式主動區，使本發明能承受1kV的高電壓，且由於氮化鎵材料的高電子遷移率，使本發明的開關切換速率提高。

承上所述，本發明之高電壓氮化鎵電晶體的製造方法，並不需要溝槽的製造程序，而是形成第一介電層、第二介電層和金屬帶之複合式結構來承受1kV的高電壓，從而節省製造成本。

本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知識者而言，所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇，且本發明將僅為所附加的申請專利範圍所定義。

應當理解的是，儘管術語「第一」、「第二」等在本發明中可用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此，下文討論的「第一元件」、「第一部件」、「第一區域」、「第一層」及/或「第一部分」可以被稱為「第二元件」、「第二部件」、「第二區域」、「第二層」及/或「第二部分」，而不悖離本發明的精神和教示。

另外，術語「包括」及/或「包含」指所述特徵、區域、整體、步驟、操作、元件及/或部件的存在，但不排除一個或多個其他特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。

除非另有定義，本發明所使用的所有術語(包括技術和科學術語)具有與本發明所屬技術領域的普通技術人員通常理解的相同含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的定義，並且將不被解釋為理想化或過度正式的意義，除非本文中明確地這樣定義。

請參閱第1圖，其為本發明之高電壓氮化鎵電晶體之結構圖。如第1圖所示，本發明之高電壓氮化鎵電晶體，其包括基板10、第一電子通道層20、第二電子通道層30、披覆層40以及主動區AR。第一電子通道層20設置於基板10上；第二電子通道層30設置於第一電子通道層20上，第一電子通道層20和第二電子通道層30之間具有二維電子氣。披覆層40設置於第二電子通道層30上。主動區AR設置於披覆層40上及具有閘極寬度AS，且其包括第一介電層50、第二介電層60以及二金屬帶70；第一介電層50設置於披覆層40上，第二介電層60設置於第一介電層50上，第一介電層50與第二介電層60的材料彼此相異，二金屬帶70分別設置第一介電層50和第二介電層60之間，且二金屬帶70彼此分離而具有隔離間隙IG。透過第一介電層50、第二介電層60和金屬帶70所形成之複合式主動區AR，使本發明能承受1kV的高電壓，且由於氮化鎵材料的高電子遷移率，使本發明的開關切換速率提高。

需說明的是，二金屬帶70位於第一介電層50和第二介電層60的邊陲，二金屬帶70之其一位於第一介電層50和第二介電層50的邊陲，另一個金屬帶70位於相異於前者金屬帶70之第一介電層50和第二介電層50的邊陲，因此，二金屬帶70分別位於第一介電層50和第二介電層50的相異兩側，二金屬帶70較為靠近第一介電層50。

其中，第一電子通道層20和第二電子通道層30為由不同的材料組成而為異質結構。例如，第一電子通道層20由氮化鎵(GaN)組成，第二電子通道層30由氮化鋁鎵(Al _xGa _1-xN)，由於氮化鎵和氮化鋁鎵的晶格有所差異，第二電子通道層30和第一電子通道層20之間的接面處產生壓應力(compressive stress)而產生壓電極化反應，且氮化鋁鎵具有自發極化的現象，在壓電極化反應和自發極化的影響下，第二電子通道層30和第一電子通道層20之間的接面處累積正電荷，第一電子通道層20產生定量的電子；另，由於氮化鎵和氮化鋁鎵的能階有所差異，再加上壓電極化反應和自發極化的影響，使第二電子通道層30和第一電子通道層20之間的接面處的能階彎曲，進而產生三角形的量子位能井(quantum well)，形成不連續的電子能階，而在量子位能井的電子即為二維電子氣。

此外，本發明之高電壓氮化鎵電晶體更包括磊晶層80、複數層緩衝層90、第一鈍化層100以及第二鈍化層110。磊晶層80位於第一電子通道層20和基板10之間以減少基板10的晶格不匹配的程度，例如磊晶層為由氮化鋁(AlN)組成，複數層緩衝層90設置於磊晶層80和第一電子通道層20之間，複數層緩衝層90為降低漏電流的高阻值層，單層緩衝層例如為由氮化鋁鎵/氮化鎵組成並摻雜碳(C)，摻雜的碳濃度為10 ¹⁴cm ^-3。

續言之，第一鈍化層100和第二鈍化層110皆位於主動區AR，第一鈍化層100位於披覆層40和第一介電層50之間，第二鈍化層110位於第二介電層60上，第一鈍化層100和第二鈍化層110有效改善電流崩潰效應(current collapse effect)及漏電流。

需提及的是，主動區AR為本發明之高電壓氮化鎵電晶體的閘極，本發明之高電壓氮化鎵電晶體的汲極D和源極S分別鄰近二金屬帶70而位於相異兩側，汲極D和源極S設置於第一電子通道層20上，亦即，汲極D為位於二金屬帶70之其一的鄰近處，源極S位於相異於汲極D之金屬帶之鄰近處，汲極D和源極S為處於相異兩側而分別獨立設置，汲極D和源極S的厚度為從第一電子通道層20至第二鈍化層110。又，本發明之高電壓氮化鎵電晶體所能承受的高電壓範圍為300V至1kV的範圍，當然根據實際的電晶體的設計，本發明之高電壓氮化鎵電晶體所能承受的高電壓範圍有所調整，但仍不會超出前述的高電壓範圍。

需說明的是，基板10可選自於矽基板、氧化鋅(ZnO)基板、藍寶石基板以及碳化矽(SiC)基板之其中一種；披覆層40為例如由氮化鎵組成；第一介電層50與第二介電層60的材料包括五氧化二鉭(Ta ₂O ₅)、五氧化二鈮(Nb ₂O ₅)、二氧化鈦(TiO ₂)、二氧化鋯(ZrO ₂)、二氧化鉿(HfO ₂)、氟化鎂(MgF ₂)、二氧化矽(SiO ₂)、氟化鈣(CaF ₂)、氟化鋇(BaF ₂)、金屬氮化物以及氧化鋁(A1 ₂O ₃)，第一鈍化層100和第二鈍化層110包括氧化矽(SiO _x)、氮化矽(SiN _x)、氮氧化矽(SiON)、碳氮化矽(SiCN)、碳氧化矽(SiOC)或氧化鋁(AlO _x)及其組合物，二金屬帶70、汲極D和源極S的材料包括銦(In)、錫(Sn)、鋁(Al)、金(Au)、鉑(Pt)、銦(In)、鋅(Zn)、鍺(Ge)、銀(Ag)、鉛(Pb)、鈀(Pd)、銅(Cu)、鈹化金(AuBe)、鈹化鍺(BeGe)、鎳(Ni)、錫化鉛(PbSn)、鉻(Cr)、鋅化金(AuZn)、鈦(Ti)、鎢(W)以及鎢化鈦(TiW)等所組成材料中至少一種，第一介電層50、第二介電層60、二金屬帶70、汲極D和源極S的材料僅為列舉，其當然也可為其他較佳的材料，而未侷限於本發明所列舉的範圍。

請參閱第2圖，其為本發明之高電壓氮化鎵電晶體之阻斷電壓對隔離間隙的關係圖。如第2圖所示，隨著隔離間隙IG的不同，阻斷電壓(blocking voltage )跟著起伏；於隔離間隙IG為4μm，阻斷電壓有最佳值662V。

請參閱第3圖，其為本發明之高電壓氮化鎵電晶體之阻斷電壓對閘極寬度的關係圖。如第3圖所示，設定隔離間隙IG為4μm，隨著閘極寬度AS的數值越高，阻斷電壓的數值也跟著提高；設定隔離間隙IG為5μm，隨著閘極寬度AS的數值越高，阻斷電壓的數值也跟著提高。

觀前所述，閘極寬度AS和隔離間隙IG的數值會影響阻斷電壓，適當地調整閘極寬度AS和隔離間隙IG的數值，優化本發明之高電壓氮化鎵電晶體所能承受之阻斷電壓。

請參閱第4圖，其為本發明之高電壓氮化鎵電晶體之漏電流對逆向偏壓的關係圖。如第4圖所示，設定隔離間隙IG為4μm及閘極寬度AS為8μm，不論逆向偏壓的大小，漏電流維持在10 ^-10A至10 ^-11A的範圍，本發明之高電壓氮化鎵電晶體的漏電流的極小，改善電流崩潰的現象。

請參閱第5圖，其為本發明之高電壓氮化鎵電晶體之阻斷電壓對溫度的關係圖。如第5圖所示，設定隔離間隙IG為10μm及閘極寬度AS為30μm，隨著溫度的變化，阻斷電壓隨之起伏，進而確定本發明之高電壓氮化鎵電晶體在溫度100℃時仍能運行；由於電源電路在運行時會提高工作環境的溫度(可能約至80℃)，本發明之高電壓氮化鎵電晶體在溫度100℃仍能運作，本發明之高電壓氮化鎵電晶體相當適合應用於電源電路、降壓型轉換器(buck converter)、升壓型轉換器(boost converter)或全橋轉換器(full-bridge converter)，當然本發明也可應用於其他需要耐高電壓的電路或轉換器，而未侷限於本發明所列舉的範圍。

請參閱第6圖至第8圖，其為本發明之高電壓氮化鎵電晶體之轟擊電離濃度對x軸的關係圖。如第6圖所示，x軸為如第1圖所示，設定閘極寬度AS為8μm及隔離間隙IG為3μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏(轟擊電離濃度為離子佈值法所注入的雜質濃度)；設定閘極寬度AS為8μm及隔離間隙IG為4μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏；設定閘極寬度AS為8μm及隔離間隙IG為5μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏；設定閘極寬度AS為8μm及隔離間隙IG為6μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏。因此，經由不同的隔離間隙IG的大小設定，控制轟擊電離濃度。

如第7圖和第8圖所示，x軸為如第1圖所示，設定閘極寬度AS為8μm及隔離間隙IG為5μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏；設定閘極寬度AS為9μm及隔離間隙IG為5μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏；設定閘極寬度AS為10μm及隔離間隙IG為5μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏；設定閘極寬度AS為11μm及隔離間隙IG為5μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏；設定閘極寬度AS為12μm及隔離間隙IG為5μm，隨著本發明之高電壓氮化鎵電晶體的位置不同，轟擊電離濃度隨之起伏。因此，經由不同的閘極寬度AS的大小設定，控制轟擊電離濃度。

請參閱第9圖，其為本發明之高電壓氮化鎵電晶體的製造方法的流程圖。如第9圖所示，並搭配第1圖，說明本發明之高電壓氮化鎵電晶體的製造方法如下：(1)S11步驟：依序形成磊晶層80以及複數層緩衝層90於基板10上，緩衝層90的層數乃根據實際所需而加以調整，於此不加以限定緩衝層90的層數。(2)S12步驟：依序形成第一電子通道層20、第二電子通道層30以及披覆層40於複數層緩衝層90上，第一電子通道層20和第二電子通道層30為異質結構，第一電子通道層20和第二電子通道層30之間具有二維電子氣。(3)S13步驟：依序形成第一鈍化層100和第一介電層50於披覆層40上，部分蝕刻第一介電層50；其中，蝕刻的步驟可透過乾式蝕刻法或濕式蝕刻法並搭配光阻完成。(4)S14步驟：形成二金屬帶70於第一介電層60之蝕刻部份，二金屬帶70彼此分離而具有隔離間隙IG；其中，二金屬帶70位於第一介電層50和第二介電層60的邊陲，二金屬帶70之其一位於第一介電層50和第二介電層50的邊陲，另一個金屬帶70位於相異於前者金屬帶70之第一介電層50和第二介電層50的邊陲，因此，二金屬帶70分別位於第一介電層50和第二介電層50的相異兩側，二金屬帶70較為靠近第一介電層50。(5)S15步驟：形成第二介電層60以覆蓋二金屬帶70。(6)S16步驟：形成第二鈍化層110於第二介電層60上。(6)S17步驟：部份蝕刻第一電子通道層20、第二電子通道層30、第一鈍化層40、第一介電層50、二金屬帶70、第二介電層60以及第二鈍化層110，以形成台狀結構。(7)S17步驟：於第二鈍化層110上形成閘極，形成汲極D和源極S於台狀結構的相異兩側。

若形成本發明之高電壓氮化鎵電晶體之各層的方法為離子佈值法，製造高電壓氮化鎵電晶體所需的能量為140keV，當然形成本發明之高電壓氮化鎵電晶體之各層的方法也可為化學氣相沉積(chemical vapor deposition, CVD)、分子束磊晶(molecular beam epitaxy, MBE)、原子層堆積( atomic layer deposition, ALD)或濺鍍(Sputtering)，當然也可為其他較佳的形成方法，而未侷限於本發明所列舉的範圍。

承上所述，本發明之高電壓氮化鎵電晶體，利用第一介電層50、第二介電層60和金屬帶70所形成之複合式主動區AR，使本發明能承受1kV的高電壓，且由於氮化鎵材料的高電子遷移率，使本發明的開關切換速率提高；又，本發明之高電壓氮化鎵電晶體的製造方法，並不需要溝槽的製造程序，而是形成第一介電層50、第二介電層60和金屬帶70之複合式結構來承受1kV的高電壓，從而節省製造成本。總括而言，本發明之高電壓氮化鎵電晶體及其製造方法，具有如上述的優點，而能應用於電源電路。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

10:基板 20:第一電子通道層 30:第二電子通道層 40:披覆層 50:第一介電層 60:第二介電層 70:金屬帶 80:磊晶層 90:緩衝層 100:第一鈍化層 110:第二鈍化層 AR:主動區 AS:閘極寬度 D:汲極 IG:隔離間隙 S:源極 S11~S18:步驟

第1圖為本發明之高電壓氮化鎵電晶體之結構圖。 第2圖為本發明之高電壓氮化鎵電晶體之阻斷電壓對隔離間隙的關係圖。 第3圖為本發明之高電壓氮化鎵電晶體之阻斷電壓對閘極寬度的關係圖。 第4圖為本發明之高電壓氮化鎵電晶體之漏電流對逆向偏壓的關係圖。 第5圖為本發明之高電壓氮化鎵電晶體之阻斷電壓對溫度的關係圖。 第6圖至第8圖為本發明之高電壓氮化鎵電晶體之轟擊電離濃度對x軸的關係圖。 第9圖為本發明之高電壓氮化鎵電晶體的製造方法的流程圖。

10:基板

20:第一電子通道層

30:第二電子通道層

40:披覆層

50:第一介電層

60:第二介電層

70:金屬帶

80:磊晶層

90:緩衝層

100:第一鈍化層

110:第二鈍化層

AR:主動區

AS:閘極寬度

D:汲極

IG:隔離間隙

S:源極

Claims (10)

1. 一種高電壓氮化鎵電晶體，其包括： 一基板； 一第一電子通道層，設置於該基板上； 一第二電子通道層，設置於該第一電子通道層上，該第一電子通道層和該第二電子通道層為異質結構，該第一電子通道層和該第二電子通道層之間具有一二維電子氣(two-dimensional electron gas)； 一披覆層，設置於該第二電子通道層上；以及 一主動區，設置於該披覆層上，其包括： 一第一介電層，設置於該披覆層上； 一第二介電層，設置於該第一介電層上，該第一介電層與該第二介電層的材料彼此相異；以及 二金屬帶，分別設置該第一介電層和該第二介電層之間，且該二金屬帶彼此分離而具有一隔離間隙。
2. 如申請專利範圍第1項所述之高電壓氮化鎵電晶體，更包括一磊晶層，該磊晶層設置於該第一電子通道層和該基板之間。
3. 如申請專利範圍第2項所述之高電壓氮化鎵電晶體，更包括複數層緩衝層，該複數層緩衝層設置於該磊晶層和該第一電子通道層之間。
4. 如申請專利範圍第1項所述之高電壓氮化鎵電晶體，更包括一第一鈍化層和一第二鈍化層，該第一鈍化層和該第二鈍化層設置於該主動區，該第一鈍化層位於該披覆層和該第一介電層之間，該第二鈍化層位於該第二介電層上。
5. 如申請專利範圍第1項所述之高電壓氮化鎵電晶體，其中，該二金屬帶位於該第一介電層和該第二介電層的邊陲，並分別位於該第一介電層和該第二介電層的相異兩側。
6. 一種高電壓氮化鎵電晶體的製造方法，其包括： 依序形成一第一電子通道層、一第二電子通道層以及一披覆層於一基板上，該第一電子通道層和該第二電子通道層為異質結構，該第一電子通道層和該第二電子通道層之間具有一二維電子氣； 依序形成一第一鈍化層和一第一介電層於該披覆層上，部分蝕刻該第一介電層； 形成二金屬帶於該第一介電層之蝕刻部份，該二金屬帶彼此分離而具有一隔離間隙； 形成一第二介電層以覆蓋該二金屬帶；以及 形成一第二鈍化層於該第二介電層上。
7. 如申請專利範圍第6項所述之高電壓氮化鎵電晶體的製造方法，於形成該第一電子通道層的步驟前，更包括依序形成一磊晶層和複數層緩衝層於該基板上。
8. 如申請專利範圍第6項所述之高電壓氮化鎵電晶體的製造方法，於形成該第二鈍化層的步驟後，更包括部份蝕刻該第一電子通道層、該第二電子通道層、該第一鈍化層、該第一介電層、該二金屬帶、該第二介電層以及該第二鈍化層，以形成一台狀結構。
9. 如申請專利範圍第6項所述之高電壓氮化鎵電晶體的製造方法，其中，該二金屬帶位於該第一介電層和該第二介電層的邊陲，並分別位於該第一介電層和該第二介電層的相異兩側。
10. 如申請專利範圍第6項所述之高電壓氮化鎵電晶體的製造方法，若該高電壓氮化鎵電晶體的製造方法為離子佈值法，製造該高電壓氮化鎵電晶體所需的能量為140keV。

Images