TWI729358B - 沉積方法、金凸塊的底層金屬薄膜及其製備方法 - Google Patents
沉積方法、金凸塊的底層金屬薄膜及其製備方法 Download PDFInfo
- Publication number
- TWI729358B TWI729358B TW108107265A TW108107265A TWI729358B TW I729358 B TWI729358 B TW I729358B TW 108107265 A TW108107265 A TW 108107265A TW 108107265 A TW108107265 A TW 108107265A TW I729358 B TWI729358 B TW I729358B
- Authority
- TW
- Taiwan
- Prior art keywords
- barrier layer
- substrate
- layer
- depositing
- barrier
- Prior art date
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 96
- 239000010931 gold Substances 0.000 title claims abstract description 34
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 288
- 238000000034 method Methods 0.000 claims abstract description 168
- 230000008569 process Effects 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000008021 deposition Effects 0.000 claims description 20
- 238000013459 approach Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 11
- 239000013077 target material Substances 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 41
- 230000035882 stress Effects 0.000 description 31
- 239000010408 film Substances 0.000 description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本發明提供一種沉積方法、金凸塊的底層金屬薄膜及其製備方法，該沉積方法包括在底材上形成阻擋層組的步驟，該步驟包括：沿遠離底材的方向依次沉積疊置的至少三層阻擋層，以形成阻擋層組；其中，沉積位於遠離底材一側的至少一層阻擋層和位於靠近底材一側的至少一層阻擋層時所採用的製程氣壓低於沉積其餘阻擋層時所採用的製程氣壓，以提高位於遠離底材一側的至少一層阻擋層和位於靠近底材一側的至少一層阻擋層的緻密性。本發明提供的沉積方法，其可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生TiW靶材脫靶等的嚴重影響產品良率的事件。
Description
本發明涉及微電子技術領域，具體地，涉及一種沉積方法、金凸塊的底層金屬薄膜及其製備方法。
在目前的主流市場中，金凸塊（Gold Bumping）技術廣泛應用在液晶顯示器（Liquid Crystal Display，LCD）的積體電路（IC）封裝領域中，而在金凸塊的製備過程中，製備良好的底層金屬薄膜（Under-bumping Metallurgy，UBM）尤為關鍵。
第1圖為現有的金凸塊的結構圖。請參閱第1圖，金凸塊的製備程序為：首先在底材1上形成阻擋層2，用作底層金屬薄膜。之後進行光阻塗佈，曝光，電鍍等步驟完成金凸塊3的製作，最後利用濕法蝕刻去掉多餘的阻擋層2。
第2圖為現有的底層金屬薄膜的結構圖，請參閱第2圖，底層金屬薄膜包括TiW層21和設置在該TiW層21上的Au層22。其中，TiW層21黏附在底材1上，用於起到隔離Au層22的作用。Au層22用作Au的種晶層。在製作上述TiW層21的過程中，通常採用較高的製程氣壓，以使TiW層21的應力滿足要求，即，TiW層21的應力達到-400Mpa到-0Mpa的範圍內。在製作上述Au層22的過程中，通常採用較低的製程氣壓，以將Au層22的應力保持在0Mpa-200Mpa的範圍內，從而將整個阻擋層的整體應力控制在-100Mpa到0Mpa的範圍內，以滿足製程要求。 但是，在實際應用中，先前技術存在以下幾點不足：
其一、由於製作上述TiW層21採用了較高的製程氣壓（大於15mTorr），這會導致TiW材料很疏鬆，並且TiW晶粒較大，從而無法藉由PCT試驗（pressure cooker test，高壓加速老化壽命試驗）。
其二，為了提高薄膜緻密性，製作上述TiW層21的整個製程程序需要採用較高的製程溫度，這在長期連續的生產中極可能產生TiW靶材脫靶等的嚴重影響產品良率的事件。
本發明旨在至少解決先前技術中存在的技術問題之一，提出了一種沉積方法、金凸塊的底層金屬薄膜及其製備方法，其可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生TiW靶材脫靶等的嚴重影響產品良率的事件。
為實現本發明的目的而提供一種沉積方法，包括在底材上形成阻擋層組的步驟，該步驟包括： 沿遠離該底材的方向依次沉積疊置的至少三層阻擋層，以形成該阻擋層組； 其中，沉積位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層時所採用的製程氣壓低於沉積其餘阻擋層時所採用的製程氣壓，以提高位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層的緻密性。
可選的，藉由調節沉積各層該阻擋層時所採用的製程氣壓，和/或藉由調節各層該阻擋層的沉積厚度，來調節該阻擋層組的整體應力。
可選的，沉積位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層均小於3mTorr。
可選的，沉積該其餘阻擋層時所採用的製程氣壓均大於10mTorr。
可選的，沿遠離該底材的方向依次沉積疊置的三層阻擋層，分別為第一阻擋層、第二阻擋層和第三阻擋層； 藉由降低沉積該第一阻擋層和第三阻擋層時採用的製程氣壓，而使該阻擋層組的整體應力趨近於負值；或者，藉由提高沉積該第二阻擋層時採用的製程氣壓，而使該阻擋層組的整體應力趨近於正值。
可選的，沿遠離該底材的方向依次沉積疊置的三層阻擋層，分別為第一阻擋層、第二阻擋層和第三阻擋層； 藉由減小該第二阻擋層的沉積厚度，同時增大該第一阻擋層和該第三阻擋層的沉積厚度，來使該阻擋層組的整體應力趨近於負值；或者，藉由增大該第二阻擋層的沉積厚度，同時減小該第一阻擋層和該第三阻擋層的沉積厚度，來使該阻擋層組的整體應力趨近於正值。
可選的，在沉積該第一阻擋層之後，且在沉積該第二阻擋層之前進行以下步驟： 調節通入製程腔室內的製程氣體的流量，以使該製程腔室內的壓力保持在沉積該第二阻擋層時所採用的製程氣壓； 以及，在沉積該第二阻擋層之後，且在沉積該第三阻擋層之前進行以下步驟： 調節通入製程腔室內的製程氣體的流量，以使該製程腔室內的壓力保持在沉積該第三阻擋層時所採用的製程氣壓。
可選的，該製程氣體的流量為20~40sccm。
作為另一個技術方案，本發明還提供一種金凸塊的底層金屬薄膜的製備方法，其包括採用本發明提供的上述沉積方法在底材上沉積阻擋層組；該阻擋層為TiW； 在遠離該底材一側的該阻擋層上沉積種晶層；該種晶層為Au。
作為另一個技術方案，本發明還提供一種金凸塊的底層金屬薄膜，採用本發明提供的上述製備方法製成；該底層金屬薄膜包括阻擋層組，該阻擋層組包括沿遠離該底材的方向依次沉積疊置的至少三層阻擋層。 本發明具有以下有益效果：
本發明提供的沉積方法，其包括在底材上形成阻擋層組的步驟，該步驟包括：沿遠離底材的方向依次沉積疊置的至少三層阻擋層，以形成阻擋層組；其中，沉積位於遠離底材一側的至少一層阻擋層和位於靠近底材一側的至少一層阻擋層時所採用的製程氣壓低於沉積其餘阻擋層時所採用的製程氣壓，以提高最上層的阻擋層和最下層的阻擋層的緻密性。其中，增加位於靠近底材一側的至少一層阻擋層的緻密性，可以增加該阻擋層與底材的黏附性，從而可以提高阻擋層組的牢固性。增加位於遠離底材一側的至少一層阻擋層的緻密性，可以減少自上層的至少一層阻擋層進入的水蒸氣，從而可以避免種晶層自遠離該底材一側的阻擋層脫落。這樣，採用本發明提供的上述阻擋層沉積方法製成的阻擋層可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生靶材脫靶等的嚴重影響產品良率的事件。
本發明提供的金凸塊的底層金屬薄膜及其製備方法，其藉由採用上述阻擋層沉積方法，可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生靶材脫靶等的嚴重影響產品良率的事件。
為使本領域的技術人員更好地理解本發明的技術方案，下面結合附圖來對本發明提供的沉積方法、金凸塊的底層金屬薄膜及其製備方法進行詳細描述。 請一併參閱第3A圖和第3B圖，本發明實施例提供的沉積方法包括在底材上形成阻擋層組的步驟S1，該步驟S1包括：
沿遠離底材5的方向依次沉積疊置的至少三層阻擋層，以形成阻擋層組。
其中，三層阻擋層分別為最上層的阻擋層41、最下層的阻擋層43和位於二者之間的其餘阻擋層（42i,...,42i+n）。並且，沉積最上層的阻擋層41和沉積最下層的阻擋層43所採用的製程氣壓低於形成其餘阻擋層（42i,...,42i+n）所採用的製程氣壓，以提高最上層的阻擋層41和最下層的阻擋層43的緻密性。
需要說明的是，在本實施例中，沉積最上層的阻擋層41和沉積最下層的阻擋層43所採用的製程氣壓低於形成其餘阻擋層（42i,...,42i+n）所採用的製程氣壓，但是，本發明並不侷限於此，在實際應用中，採用較低的製程氣壓沉積的阻擋層還可以包括位於遠離底材5一側的多層阻擋層，和/或位於靠近底材5一側的多層阻擋層。其中，位於遠離底材5一側的多層阻擋層即為自最上層的阻擋層向靠近底材5的方向疊置的多層阻擋層；位於靠近底材5一側的多層阻擋層即為自最下層的阻擋層向遠離底材5的方向疊置的多層阻擋層。
也就是說，將阻擋層組中的所有阻擋層沿遠離底材5的方向依次劃分為下、中、上三組分組，三組分組中的阻擋層數量均為至少一層。其中，沉積上分組和下分組中的阻擋層時所採用的製程氣壓低於沉積中分組中的阻擋層時所採用的製程氣壓。
在實際應用中，可以根據具體需要設定三組分組中的阻擋層數量。
下面僅以上分組和下分組中的阻擋層數量均為一層（即，最上層的阻擋層41和最下層的阻擋層43）為例，對本發明實施例提供的沉積方法的具體實施方式進行詳細說明。具體的，沉積最上層的阻擋層41和沉積最下層的阻擋層43所採用的製程氣壓均小於3mTorr，以使最上層的阻擋層41和最下層的阻擋層43的緻密性滿足要求，即，達到晶粒小，且緻密的效果。藉由增加最下層的阻擋層43的緻密性，可以增加最下層的阻擋層43與底材5的黏附性。藉由增加最上層的阻擋層41的緻密性，可以減少自最上層的阻擋層41進入的水蒸氣，從而可以避免種晶層6自最上層的阻擋層41脫落。
另外，較佳的，沉積其餘阻擋層（42i,...,42i+n）所採用的製程氣壓大於10mTorr，以獲得緻密性相對較低的阻擋層，該阻擋層可以起到調節阻擋層組的整體應力的作用。
在實際應用中，上述各層阻擋層可以為TiW。 可選的，在完成上述步驟S1之後，還包括：
在最上層的阻擋層43上形成種晶層6。
種晶層6為Au。
藉由採用多層阻擋層，且使沉積最上層的阻擋層41和沉積最下層的阻擋層43所採用的製程氣壓低於沉積其餘阻擋層（42i,...,42i+n）所採用的製程氣壓，可以提高最上層的阻擋層41和最下層的阻擋層43的緻密性。其中，增加最下層的阻擋層43的緻密性，可以增加最下層的阻擋層43與底材的黏附性，從而可以提高阻擋層組的牢固性。增加最上層的阻擋層41的緻密性，可以減少自最上層的阻擋層41進入的水蒸氣，從而可以避免種晶層自最上層的阻擋層41脫落。這樣，採用本發明實施例提供的上述沉積方法製成的阻擋層可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生靶材脫靶等的嚴重影響產品良率的事件。
另外，採用本發明提供的沉積方法獲得的阻擋層，其緻密度遠高於先前技術獲得的薄膜的緻密度，這使得該阻擋層對靶材和沉積製程設備的適應度較高，可以應用在不同廠商生產的沉積製程設備和不同類型的靶材。
較佳的，請參閱第6圖，橫坐標為製程氣壓；縱坐標為阻擋層組的整體應力。由第6圖示出的阻擋層組的整體應力隨製程氣壓變化的曲線可知，製程氣壓越高，阻擋層組的整體應力越趨近於正值，即，整體應力的數值逐漸增大至零或者零以上。反之，製程氣壓越低，阻擋層組的整體應力越趨近於負值，即，整體應力的數值逐漸減小至零或者零以下。基於此，藉由設定不同的沉積各層阻擋層所採用的製程氣壓，可以調節阻擋層組的整體應力，以使其達到理想值。所謂理想值，是指阻擋層組的整體應力與種晶層的應力之和趨於零。
另外，由於各層阻擋層的厚度變化也能夠影響阻擋層組的整體應力，即，最上層的阻擋層41和最下層的阻擋層43的厚度越大，同時位於二者之間的其餘阻擋層（42i,...,42i+n）的厚度之和越小，則阻擋層組的整體應力越趨近於負值；反之，最上層的阻擋層41和最下層的阻擋層43的厚度越小，同時位於二者之間的其餘阻擋層（42i,...,42i+n）的厚度之和越大，則阻擋層組的整體應力越趨近於正值。基於此，藉由設定不同的各層阻擋層的厚度，來調節阻擋層組的整體應力，以使其達到理想值。
在實際應用中，可以僅設定不同的沉積各層阻擋層所採用的製程氣壓，或者也可以僅設定不同的各層阻擋層的厚度，或者還可以分別設定不同的沉積各層阻擋層所採用的製程氣壓和不同的各層阻擋層的厚度，來調節阻擋層組的整體應力，以使其達到理想值。
下面對本發明提供的沉積方法的具體實施方式進行詳細描述。請參閱第4圖，在本實施例中，在底材5上沿遠離5底材的方向依次沉積疊置的三層阻擋層，分別為第一阻擋層（即，最下層的阻擋層）43、第二阻擋層42和第三阻擋層（即，最上層的阻擋層）41。並且，沉積第一阻擋層43和第三阻擋層41時所採用的製程氣壓低於沉積第二阻擋層42時所採用的製程氣壓，從而第一阻擋層43和第三阻擋層41的緻密性較高，以增加第一阻擋層43與底材5的黏附性，以及減少自第三阻擋層41進入的水蒸氣，從而可以避免種晶層6自最上層的阻擋層41脫落，進而可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生靶材脫靶等的嚴重影響產品良率的事件。
較佳的，藉由降低沉積第一阻擋層43和第三阻擋層41時所採用的製程氣壓，而使阻擋層組，即，第一阻擋層43、第二阻擋層42和第三阻擋層41的整體應力趨近於負值，該整體應力應在一個固定的範圍內，例如-200Mpa至0Mpa。或者，藉由提高沉積第二阻擋層42時所採用的製程氣壓，而使阻擋層組的整體應力趨近於正值。
和/或，藉由減小第二阻擋層42的沉積厚度，同時增大第一阻擋層43和第三阻擋層41的沉積厚度，來使阻擋層組的整體應力趨近於負值；或者，藉由增大第二阻擋層42的沉積厚度，同時減少第一阻擋層43和第三阻擋層41的沉積厚度，來使阻擋層組的整體應力趨近於正值。由此，有助於提高薄膜黏附性。
需要說明的是，上述降低或提高製程氣壓是指在設定製程氣壓時，採用相對較低或者相對較高的製程氣壓，例如相對較低的製程氣壓為小於3mTorr範圍內的氣壓值，相對較高的製程氣壓為大於10mTorr範圍內的氣壓值，上述增大或減小阻擋層的沉積厚度，是指在設定阻擋層的沉積厚度時，採用較大或較小的阻擋層的沉積厚度。
藉由調節沉積第一阻擋層43、第二阻擋層42和第三阻擋層41時所採用的製程氣壓，和/或藉由調節第一阻擋層43、第二阻擋層42和第三阻擋層41的沉積厚度，來調節第一阻擋層43、第二阻擋層42和第三阻擋層41的整體應力，以使其達到理想值。 較佳的，在沉積第一阻擋層43之後，且在沉積第二阻擋層42之前進行以下步驟：
調節通入製程腔室內的製程氣體的流量，以使製程腔室內的壓力保持在沉積第二阻擋層42時所採用的製程氣壓，從而保證第二阻擋層42的薄膜特性達到製程要求。 以及，在沉積第二阻擋層42之後，且在沉積第三阻擋層41之前進行以下步驟：
調節通入製程腔室內的製程氣體的流量，以使製程腔室內的壓力保持在沉積第三阻擋層41時所採用的製程氣壓，從而保證第三阻擋層41的薄膜特性達到製程要求。
較佳的，上述製程氣體的流量為20~40sccm，較佳為30sccm，以保證正常啟輝。
下面對沉積各層阻擋層的具體方法進行詳細描述。具體地，如第5圖所示，沉積各層阻擋層包括以下步驟： S100，向製程腔室內通入製程氣體，同時開啟用於排出製程腔室內的製程氣體的閥門； 藉由控制上述閥門調節排出製程腔室內的製程氣體的流量，可以使製程腔室內的氣壓達到預設值； S200，開啟直流電源，以激發製程腔室內的製程氣體形成電漿； S300，沉積形成阻擋層。
需要說明的是，在上述步驟S200和步驟S300中，上述閥門始終保持開啟狀態。
較佳的，在上述步驟S100中，製程氣體的流量為10~30sccm；在上述步驟S200中，製程氣體的流量為15~35sccm；直流電源的輸出功率為400~600W；在上述步驟S300中，直流電源的輸出功率為2000~4000W。 下面為上述沉積方法的一個具體製程配方：
步驟1、向製程腔室內通入製程氣體，同時開啟用於排出製程腔室內的製程氣體的閥門。該步驟1採用的製程參數為：製程氣體為氬氣，且流量為6sccm；製程時間為3s。
步驟2、開啟直流電源，以激發製程腔室內的製程氣體形成電漿。該步驟2採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；直流電源的輸出功率為500W；製程時間為2s。
步驟3、沉積形成第一阻擋層43。該步驟3採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；直流電源的輸出功率為3000W；製程時間為30s。
步驟4、向製程腔室內通入製程氣體，以使製程腔室內的壓力保持在沉積第二阻擋層42採用的製程氣壓。該步驟4採用的製程參數為：製程氣體為氬氣，且流量為30sccm；閥門保持開啟狀態；直流電源關閉；製程時間為30s。
步驟5、保持製程氣體的輸送。該步驟5採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；製程時間為3s。
步驟6、開啟直流電源，以激發製程腔室內的製程氣體形成電漿。該步驟6採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；直流電源的輸出功率為500W；製程時間為2s。
步驟7、沉積形成第二阻擋層42。該步驟7採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；直流電源的輸出功率為3000W；製程時間為51s。
步驟8、向製程腔室內通入製程氣體，以使製程腔室內的壓力保持在沉積第三阻擋層41採用的製程氣壓。該步驟8採用的製程參數為：製程氣體為氬氣，且流量為6sccm；閥門保持開啟狀態；直流電源關閉；製程時間為10s。
步驟9、保持製程氣體的輸送。該步驟9採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；製程時間為3s。
步驟10、開啟直流電源，以激發製程腔室內的製程氣體形成電漿。該步驟10採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；直流電源的輸出功率為500W；製程時間為2s。
步驟11、沉積形成第三阻擋層41。該步驟11採用的製程參數為：製程氣體的流量保持不變；閥門保持開啟狀態；直流電源的輸出功率為3000W；製程時間為30s。
步驟12、關閉直流電源；停止製程氣體的輸送；關閉閥門。
藉由實驗發現，採用上述製程配方獲得的阻擋層可以順利藉由PCT驗證。
作為另一個技術方案，本發明還提供一種金凸塊的底層金屬薄膜的製備方法，其包括採用本發明提供的上述沉積方法在底材上沉積阻擋層組；阻擋層為TiW。
而且，在遠離底材一側的阻擋層上沉積種晶層；種晶層為Au。
本發明提供的金凸塊的底層金屬薄膜的製備方法，其藉由採用上述沉積方法，可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生靶材脫靶等的嚴重影響產品良率的事件。
作為另一個技術方案，本發明還提供一種金凸塊的底層金屬薄膜，其採用本發明提供的上述金凸塊的底層金屬薄膜的製備方法製成。而且，底層金屬薄膜包括阻擋層組，阻擋層組包括沿遠離底材的方向依次沉積疊置的至少三層阻擋層。該阻擋層組的結構與第3B圖中示出的阻擋層組的結構相同，在此不再贅述。
本發明提供的金凸塊的底層金屬薄膜，其藉由採用上述金凸塊的底層金屬薄膜的製備方法製成，可以順利藉由PCT試驗，而且無需採用較高的製程溫度，從而可以避免產生靶材脫靶等的嚴重影響產品良率的事件。
可以理解的是，以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式，然而本發明並不侷限於此。對於本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護範圍。
1、5‧‧‧底材2‧‧‧阻擋層3‧‧‧金凸塊6‧‧‧種晶層21‧‧‧TiW層22‧‧‧Au層41、42、42i、42i+n、43‧‧‧阻擋層
第1圖為現有的金凸塊的結構圖； 第2圖為現有的阻擋層的結構圖； 第3A圖為本發明實施例提供的沉積方法的流程框圖； 第3B圖為採用本發明實施例提供的沉積方法獲得的阻擋層的結構圖； 第4圖為採用本發明的具體實施例提供的沉積方法獲得的阻擋層的結構圖； 第5圖為形成各層阻擋層的流程框圖； 第6圖為阻擋層的整體應力隨製程氣壓變化的曲線圖。
Claims (10)
- 一種沉積方法，其特徵在於，包括在一底材上形成一阻擋層組的步驟，該步驟包括：開啟直流電源以激發製程腔室內的製程氣體形成電漿；以及利用該電漿沿遠離該底材的方向依次沉積疊置的至少三層阻擋層，以形成該阻擋層組；其中，沉積位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層時所採用的製程氣壓低於沉積其餘阻擋層時所採用的製程氣壓，以提高位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層的緻密性；其中該阻擋層為TiW。
- 如申請專利範圍第1項所述的沉積方法，其中，藉由調節沉積各層該阻擋層時所採用的製程氣壓，和/或藉由調節各層該阻擋層的沉積厚度，來調節該阻擋層組的整體應力。
- 如申請專利範圍第1項所述的沉積方法，其中，沉積位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層時所採用的製程氣壓均大於0且小於3mTorr，以提高位於遠離該底材一側的至少一層該阻擋層和位於靠近該底材一側的至少一層該阻擋層的緻密性。
- 如申請專利範圍第1項所述的沉積方法，其中，沉積該其餘阻擋層時所採用的製程氣壓均大於10mTorr。
- 如申請專利範圍第1項所述的沉積方法，其中，沿遠離該底材的方向依次沉積疊置的三層阻擋層，分別為一第一阻擋層、一第二阻擋層和一第三阻擋層；藉由降低沉積該第一阻擋層和第三阻擋層時採用的製程氣壓，而使該阻擋層組的整體應力趨近於負值；或者，藉由提高沉積該第二阻擋層時採用的製程氣壓，而使該阻擋層組的整體應力趨近於正值。
- 如申請專利範圍第1項所述的沉積方法，其中，沿遠離該底材的方向依次沉積疊置的三層阻擋層，分別為一第一阻擋層、一第二阻擋層和一第三阻擋層；藉由減小該第二阻擋層的沉積厚度，同時增大該第一阻擋層和該第三阻擋層的沉積厚度，來使該阻擋層組的整體應力趨近於負值；或者，藉由增大該第二阻擋層的沉積厚度，同時減小該第一阻擋層和該第三阻擋層的沉積厚度，來使該阻擋層組的整體應力趨近於正值。
- 如申請專利範圍第5項或第6項所述的沉積方法，其中，在沉積該第一阻擋層之後，且在沉積該第二阻擋層之前進行以下步驟：調節通入一製程腔室內的一製程氣體的流量，以使該製程腔室內的壓力保持在沉積該第二阻擋層時所採用的製程氣壓；以及，在沉積該第二阻擋層之後，且在沉積該第三阻擋層之前進行以下步驟：調節通入製程腔室內的製程氣體的流量，以使該製程腔室內的壓力保持在沉積該第三阻擋層時所採用的製程氣壓。
- 如申請專利範圍第7項所述的沉積方法，其中，該製程氣體的流量為20~40sccm。
- 一種金凸塊的底層金屬薄膜的製備方法，其特徵在於，包括採用申請專利範圍第1項至第8項中任一項所述的沉積方法在一底材上沉積一阻擋層組；該阻擋層為TiW；在遠離該底材一側的該阻擋層上沉積一種晶層；該種晶層為Au。
- 一種金凸塊的底層金屬薄膜，其特徵在於，採用申請專利範圍第9項所述的製備方法製成；該底層金屬薄膜包括一阻擋層組，該阻擋層組包括沿遠離該底材的方向依次沉積疊置的至少三層阻擋層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810426236.XA CN110459479B (zh) | 2018-05-07 | 2018-05-07 | 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法 |
| CN201810426236.X | 2018-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201947056A TW201947056A (zh) | 2019-12-16 |
| TWI729358B true TWI729358B (zh) | 2021-06-01 |
Family
ID=68467189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108107265A TWI729358B (zh) | 2018-05-07 | 2019-03-05 | 沉積方法、金凸塊的底層金屬薄膜及其製備方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN110459479B (zh) |
| TW (1) | TWI729358B (zh) |
| WO (1) | WO2019214326A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW293928B (zh) * | 1994-02-18 | 1996-12-21 | Ericsson Telefon Ab L M | |
| JP2009071342A (ja) * | 2009-01-08 | 2009-04-02 | Eudyna Devices Inc | 半導体装置 |
| US8003512B2 (en) * | 2009-02-03 | 2011-08-23 | International Business Machines Corporation | Structure of UBM and solder bumps and methods of fabrication |
| US9368247B2 (en) * | 2011-07-15 | 2016-06-14 | Murata Manufacturing Co., Ltd. | Thin film device and method for manufacturing thin film device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000100852A (ja) * | 1998-09-25 | 2000-04-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP4949628B2 (ja) * | 2002-10-30 | 2012-06-13 | 台湾積體電路製造股▲ふん▼有限公司 | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
| US8241701B2 (en) * | 2005-08-31 | 2012-08-14 | Lam Research Corporation | Processes and systems for engineering a barrier surface for copper deposition |
| CN104183481B (zh) * | 2014-08-27 | 2019-12-13 | 上海华力微电子有限公司 | 一种提高金属阻挡层沉积质量的方法 |
| CN106783800B (zh) * | 2015-11-19 | 2020-07-17 | 北京北方华创微电子装备有限公司 | 芯片的阻挡层及其制备方法 |
-
2018
- 2018-05-07 CN CN201810426236.XA patent/CN110459479B/zh active Active
-
2019
- 2019-03-01 WO PCT/CN2019/076740 patent/WO2019214326A1/zh active Application Filing
- 2019-03-05 TW TW108107265A patent/TWI729358B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW293928B (zh) * | 1994-02-18 | 1996-12-21 | Ericsson Telefon Ab L M | |
| JP2009071342A (ja) * | 2009-01-08 | 2009-04-02 | Eudyna Devices Inc | 半導体装置 |
| US8003512B2 (en) * | 2009-02-03 | 2011-08-23 | International Business Machines Corporation | Structure of UBM and solder bumps and methods of fabrication |
| US9368247B2 (en) * | 2011-07-15 | 2016-06-14 | Murata Manufacturing Co., Ltd. | Thin film device and method for manufacturing thin film device |
Non-Patent Citations (2)
| Title |
|---|
| Study of TCR of TiW alloy films deposited by magnetron sputtering"，Seventh International Conference on Thin Film Physics and Applications，2010 * |
| Study of TCR of TiW alloy films deposited by magnetron sputtering"，Seventh International Conference on Thin Film Physics and Applications，2010。 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110459479A (zh) | 2019-11-15 |
| CN110459479B (zh) | 2021-07-13 |
| TW201947056A (zh) | 2019-12-16 |
| WO2019214326A1 (zh) | 2019-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7982286B2 (en) | Method to improve metal defects in semiconductor device fabrication | |
| CN105543792A (zh) | 磁控溅射装置及磁控溅射方法 | |
| WO2010077847A3 (en) | Method of depositing tungsten film with reduced resistivity and improved surface morphology | |
| TWI729358B (zh) | 沉積方法、金凸塊的底層金屬薄膜及其製備方法 | |
| JPH02167890A (ja) | ニッケル膜およびそれを形成するスパッタリング方法 | |
| CN105200379B (zh) | 沉积薄膜的磁控溅射方法 | |
| TW202314008A (zh) | 金屬合化物薄膜的製備方法 | |
| CN205347235U (zh) | 一种防蓝光、抗刮伤玻璃 | |
| CN104746006A (zh) | 调节TiW薄膜应力的PVD制备工艺 | |
| CN115449765B (zh) | 一种共溅射制备金锡焊料薄膜的方法 | |
| JPH01195273A (ja) | 基板バイアス方式のスパッタリング方法及びその装置 | |
| JP3573218B2 (ja) | 薄膜製造方法 | |
| WO2004047160A1 (ja) | 半導体装置の製造方法 | |
| TWI495135B (zh) | 用以沉積防反射塗層於基材上的方法 | |
| CN117947392A (zh) | 一种控制薄膜应力的薄膜制备方法 | |
| US11710624B2 (en) | Sputtering method | |
| CN110137135A (zh) | 形成导电层的方法 | |
| CN116949408A (zh) | 一种控制薄膜应力的方法 | |
| WO2022020975A1 (zh) | 耐弯曲的透明导电复合膜及其制造方法 | |
| WO2023108749A1 (zh) | 一种Cu掺杂的Sb-Te体系相变材料、相变存储器及制备方法 | |
| JPH10204630A (ja) | スパッタリング装置、スパッタリング方法およびターゲット | |
| JPWO2022224929A5 (ja) | 積層薄膜の製造方法 | |
| JPS62274065A (ja) | 薄膜形成装置 | |
| TW202303763A (zh) | 通過pvd法控制低電阻材料的電阻率和結晶度的方法 | |
| JPH01195272A (ja) | スパッタリング装置 |