JP2009071342A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009071342A
JP2009071342A JP2009002891A JP2009002891A JP2009071342A JP 2009071342 A JP2009071342 A JP 2009071342A JP 2009002891 A JP2009002891 A JP 2009002891A JP 2009002891 A JP2009002891 A JP 2009002891A JP 2009071342 A JP2009071342 A JP 2009071342A
Authority
JP
Japan
Prior art keywords
film
tiwn
barrier
layer
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009002891A
Other languages
English (en)
Other versions
JP4783833B2 (ja
Inventor
Mitsuji Nunokawa
満次 布川
Yutaka Sato
佐藤  裕
Shinko Nishi
眞弘 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2009002891A priority Critical patent/JP4783833B2/ja
Publication of JP2009071342A publication Critical patent/JP2009071342A/ja
Application granted granted Critical
Publication of JP4783833B2 publication Critical patent/JP4783833B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】2つの金属層の間でバリア層として用いられる窒素含有層による金属拡散防止機能を高くするとともに、それらの金属層と窒素含有層との密着機能を高くする。
【解決手段】第1の金属膜2と、第1の金属膜2の上に形成され、窒素濃度が第1の金属膜2から離れるほど低くなっている窒素濃度が異なる3層のTiWN層5a〜5cよりなる第1のバリア膜5と、第1のバリア膜5の上に形成された第2の金属膜6と、第2の金属膜6の上に形成され、窒素濃度が第2の金属膜6から離れるほど低くなっている窒素濃度が異なる4層のTiWN層11a〜11dよりなる第2のバリア膜11と、第2のバリア膜11の上に形成され、半田と接続するバンプ電極13とを含む。
【選択図】図6

Description

本発明は、半導体装置に関し、より詳しくは、電極、配線、バンプ電極をそれぞれ互いに接続する構造を有する半導体装置に関する。
近年、携帯電話や衛星通信の普及に伴って、化合物半導体装置はさらに高性能化が要求されているため、化合物半導体素子を集積化したMMIC (microwavemonolithic integrated circuit)を使用することが一般的となっている。また、MMICの実装についてもフリップチップボンディング等が用いられることが盛んになり、その接続電極としてバンプが多く使われるようになってきている。
MMICの内部回路に用いられるFETにはゲート電極に例えばアルミニウムを用い、そのゲート電極に接続される配線には金又は金合金の材料が用いられており、さらに、その配線に接続されるバンプ電極には金が用いられている。通常、金とアルミニウムは互いに反応してパープルプレグ(purple plague) と呼ばれる紫色の脆い金アルミニウム合金からなる高抵抗層が形成されることが知られており、そのパープルプレグの発生を防止するためにアルミニウム電極と金配線層の間にはその反応を抑制する材料が介在されている。
さらに、MMICのバンプについても実装基板側の半田材料がバンプ電極を介して配線金属に拡散することがあり、その拡散を防止する目的でバンプ電極と金配線の間に拡散防止層を挟む構造が主流となっている。
反応防止或いは拡散防止層(以下、バリア層という。)の材料については現在のところチタン窒素化合物或いはタングステン窒素化合物のような窒素含有層が多く用いられている。しかし、窒素含有層は表面が酸化されやすく、その上にスパッタ等で形成される金又は金合金との密着性が悪く、金又は金合金に剥がれや切断が起き易くなる。そこで、バリア層と電極の間、バリア層とバンプ電極の間にはそれぞれ密着を向上するための金属、例えばチタンが形成される。
次に、従来の配線接続を図1に基づいて説明する。
図1において、GaAs基板101の上にはアルミニウムよりなるゲート電極102が形成され、そのゲート電極102は層間絶縁膜103によって覆われている。また、層間絶縁膜103のうちゲート電極102の上にはホール104が形成されている。また、層間絶縁膜103の上には、ホール104を通してゲート電極102に接続される配線105が形成されている。その配線105は、下から順にチタン(Ti)層105a、窒化チタンタングステン(TiWN)層105b、チタン層105c、金(Au)層105dが形成された多層構造となっている。
その配線105のパターンは、レジストパターンを用いて多層構造の層をエッチングすることによって形成される。
そのような多層構造の層において、TiWN層105bはバリア層として機能し、上側のTi層105cはTiWN層105bと金層105dの間の密着性を向上するために使用される。
なお、Ti層105a,105cは、チタンをターゲットとしたスパッタにより形成される。また、TiWN層105bは、アルゴンと窒素ガスを導入した雰囲気中でチタンタングステン(TiW )をターゲットとしてスパッタにより形成される。さらに、金層105dは、金をターゲットとしたスパッタにより形成される。
次に、従来のバンプ電極を図2を参照して説明する。
図2において、GaAs基板101を覆う層間絶縁膜103の上には金の配線106が形成され、その配線106は保護絶縁膜107により覆われている。また、保護絶縁膜107には、配線106の一部を露出するホール108が形成され、そのホール108の上には、金よりなるバンプ109がTiWNよりなるバリア層110を介して形成されている。そのバリア層110の上下にはチタン層111a、111bが形成されている。
なお、バリア層110、チタン層111a、111bはそれぞれスパッタにより形成され、また、バンプ109はメッキにより形成されている。
なお、上記した配線及びバンプ電極のチタン層、TiWN層、金層のスパッタのシーケンスと成膜条件の一例を示すと表1のようになる。
Figure 2009071342
ところで、バリア層となるTiWN層の組成を調整して半田材料の拡散防止機能を高めると、その表面が酸化されやすくなるので、そのTiWN層と金層の間に介在されるTi層の還元効果を阻害し、Ti層がTiWN層から剥がれ易くなる。
これに対して、TiWN層から金層が剥がれないようにTiWN層の組成を調整すると、TiWN層を通して半田材料がその下の配線や電極に拡散するために配線や電極の抵抗が高くなるといった問題が生じる。
また、バリア層の上に形成されるチタン層を厚くするとチタン層のパターニング後にエッチング残渣が生じやすく、また、50Å程度まで薄くすると充分な強度が得られなくなる。
本発明の目的は、2つの金属層の間でバリア層として用いられる窒素含有層による金属拡散防止機能を高くするとともに、それらの金属層と窒素含有層との密着機能を高くすることができる半導体装置を提供することにある。
上記した課題は、図3〜図8に例示するように、半導体基板の上に形成された第1の金属膜と、前記第1の金属膜の上に形成され、前記第1の金属膜の一部が露出する第1のホールを有する第1の絶縁膜と、前記第1の絶縁膜の上及び前記第1のホールの内面に沿って形成され、且つ窒素濃度が前記第1の金属膜から離れるほど低くなっている窒素濃度が異なる複数のチタンタングステンナイトライド層よりなる第1のバリア膜と、前記第1のバリア膜の上に形成された第2の金属膜と、前記第1の絶縁膜の上に形成され、前記第1のバリア膜及び前記第2の金属膜の一部を覆い、且つ前記第2の金属膜の残りの部分が露出する第2のホールを有する第2の絶縁膜と、前記第2の絶縁膜の上及び前記第2のホールの内面に沿って形成され、且つ窒素濃度が前記第2の金属膜から離れるほど低くなっている窒素濃度が異なる複数のチタンタングステンナイトライド層よりなる第2のバリア膜と、前記第2のバリア膜の上に形成され、半田と接続するバンプ電極とを有し、前記第2のバリア層を構成するチタンタングステンナイトライド層の層数は4であり、前記第1のバリア膜を構成するチタンタングステンナイトライド層の層数である3よりも多いことを特徴とする半導体装置によって解決される。
その半導体装置において、前記第1の金属膜はアルミニウム又は金から構成されたゲート電極又は配線であり、且つ、前記第2の金属膜は金、アルミニウム、銅又は金含有の配線であってもよい。
上記した半導体装置において、前記第1及び第2のバリア膜の前記窒素濃度は、階段状に又は連続的に膜厚方向に変化する構造であってもよい。
次に、本発明の作用について説明する。
本発明によれば、上側と下側の金属膜の間に形成されるバリア膜として窒素含有膜を使用するとともに、そのバリア膜のうち下側の金属膜に近い部分ではその窒素濃度を高くするとともに、上側の金属膜に近い部分ではその窒素濃度を低くするようにしている。
窒素濃度が高い窒素含有膜は、上側と下側の金属膜の間で金属の相互拡散を抑制する機能が高くなるために、上側の金属膜に拡散された例えば半田が下側の金属膜にさらに拡散してその抵抗を上昇させることが防止される。
また、窒素濃度が低い窒素含有膜は、緻密性と耐酸化特性が優れているので、この窒素含有膜と上側の金属膜との密着性がよくなって上側の金属膜が剥がれ難くなる。
そのような窒素濃度の高低は、真空雰囲気中で窒素含有膜を形成する際の窒素分圧を調整することによって容易に変えることができる。
以上述べたように本発明によれば、上側と下側の金属膜の間に形成されるバリア膜として窒素含有膜を使用するとともに、そのバリア膜の下側の金属膜に近い部分ではその窒素濃度を高くするとともに、上側の金属膜に近い部分ではその窒素濃度を低くするようにしたので、バリア膜のうち窒素濃度の高い下部で上側の金属膜からの金属の拡散を防止するとともに、バリア膜のうち窒素濃度の低い上面で緻密性且つ耐酸化性を良くすることによって上側の金属膜との密着性を向上させて膜の剥がれを防止できる。
図1は、第1の従来技術を示す半導体装置の断面図である。 図2は、第2の従来技術を示す半導体装置の断面図である。 図3(a) 〜図3(d) は、本発明の一実施形態の半導体装置の製造工程を示す断面図(その1)である。 図4(a) 〜図4(c) は、本発明の一実施形態の半導体装置の製造工程を示す断面図(その2)である。 図5(a) 〜図5(c) は、本発明の一実施形態の半導体装置の製造工程を示す断面図(その3)である。 図6(a) 〜図6(c) は、本発明の一実施形態の半導体装置の製造工程を示す断面図(その4)である。 図7は、本発明の一実施形態の半導体装置の配線を形成する際のアルゴン分圧に対する窒素分圧の変化とスパッタのパワーの変化の第1例を示す図である。 図8は、本発明の一実施形態の半導体装置のバンプ電極の下のバリア膜を形成する際のアルゴン分圧に対する窒素分圧の変化とスパッタのパワーの変化の第1例を示す図である。 図9は、本発明の一実施形態の半導体装置のバリア膜を窒素分圧20%として形成した場合のそのバリア膜のバリア能力の評価を示す元素分布図である。 図10は、本発明の一実施形態の半導体装置のバリア膜を窒素分圧40%として形成した場合のそのバリア膜のバリア能力の評価を示す元素分布図である。 図11は、本発明の一実施形態の半導体装置のバリア膜を窒素分圧60%として形成した場合のそのバリア膜のバリア能力の評価を示す元素分布図である。 図12は、スパッタのパワーと窒素分圧を変えて形成された複数のTiWN膜について、酸化による比抵抗変化率を示す図である。 図13は、本発明の一実施形態の半導体装置の配線を形成する際のアルゴン分圧に対する窒素分圧の変化とスパッタのパワーの変化の第2例を示す図である。 図14は、本発明の一実施形態の半導体装置のバンプ電極の下のバリア膜を形成する際のアルゴン分圧に対する窒素分圧の変化とスパッタのパワーの変化の第2位例を示す図である。
そこで、以下に本発明の実施形態を図面に基づいて説明する。
図3〜図6は、本発明の実施形態を示す半導体装置の形成工程を示す断面図である。図7は、配線を構成する金属膜をスパッタにより形成する際の窒素ガスの分圧の時間的変化とパワーの時間的変化の一例を示す図であり、図8は、バンプ電極と配線の間に形成される金属膜をスパッタにより形成する際の窒素ガスの分圧の時間的変化とパワーの時間的変化の一例を示す図である。
まず、図3(a) に示すように、GaAs基板(半導体基板)1の上に、アルミニウムの単層又はタングステンと金の二層よりなるゲート電極2を形成する。図3(a) に示すゲート電極2は、チャネル領域から離れた領域の断面を示している。
続いて、ゲート電極2を覆うSiO2よりなる層間絶縁膜3をGaAs基板1の上に形成する。さらに、その層間絶縁膜3をフォトリソグラフィー法によってパターニングしてゲート電極2の一部を露出させるホール3aを形成する。
Figure 2009071342
次に、表2の(A)の処理条件に示すように、GaAs基板1を前処理装置に入れてアルゴンガスを含む真空雰囲気中に置く。その前処理装置として、例えば高周波(RF)スパッタエッチング装置を用いる。
GaAs基板1を前処理装置に入れて30秒間経過した後に、スパッタのパワーを25〜100Wに上げることにより、ホール3aから露出しているゲート電極2の上面を1〜5分間、清浄化する。そのパワーの印加を停止して5秒経過後にGaAs基板を取り出し、第1のスパッタ成膜装置に移す。
そして、表2の(B)の条件に示すように、第1のスパッタ成膜装置のアルゴンガス雰囲気中にGaAs基板1を入れて30秒経過した後、チタンのターゲットに0.5〜1kWのパワーを30〜120秒間印加することによって図3(b) に示すようにチタン膜4を層間絶縁膜3の上に形成する。そのチタン膜4は、層間絶縁膜3の上とホール3aの内面に沿って膜厚10〜100Åの膜厚に形成される。
そして、第1のスパッタ成膜装置でのパワーの供給を停止して5秒間経過した後に、GaAs基板1を第1のスパッタ装置から取り出して第2のスパッタ成膜装置に移動する。
第2のスパッタ成膜装置は、アルゴンガスと窒素ガスが供給される真空チャンバ内でチタンタングステン(TiW) のターゲットにパワーを印加することにより、基板上にチタンタングステンナイトライド(TiWN)膜を形成するような構造を有している。
そして、表2の(C)の条件に示すように、第2のスパッタ装置の真空チャンバ内にGaAs基板1を入れた後に、アルゴンガスと窒素ガスにより真空チャンバ内のガスを30秒間パージする。続いて、TiW のターゲットにパワーを印加することにより、図3(c) に示すように、チタン膜4の上にバリア膜5を形成する。そのバリアN 膜5は、以下のような条件により第1〜第3のTiWN層5a〜5c よりなる三層構造膜から形成される。
第1のTiWN層5aを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜40mTorr 、20〜60mTorr とし、第2のTiWN層5bを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜70mTorr 、20〜30mTorrとし、第3のTiWN層5cを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜90mTorr 、5〜10mTorr とする。また、第1のTiWN層5aを形成する際にはターゲットに印加するパワーを1〜1.5kWとし、第2のTiWN層5bを形成する際にはそのパワーを1〜1.3kW とし、第3のTiWN層5cを形成する際にはそのパワーを1〜1.2kWとなるように調整する。
そのように、第1〜第3のTiWN層5a〜5cの形成条件を変えることにより、第2のTiWN層5bの窒素濃度を第1のTiWN層5aの窒素濃度よりも低くし、第3のTiWN層5cの窒素濃度を第2のTiWN層5bのそれよりも低くする。
これにより、バリア膜5内では、チタン膜4から離れるにつれて窒素濃度が段階的に低くなるような分布となる。
以上のような条件でバリア膜5を形成した後に、パワーの印加を停止してGaAs基板1とターゲットの間でのプラズマの発生を停止する。そして、プラズマ停止から5秒経過した後に、GaAs基板1を第2のスパッタ成膜装置から第3のスパッタ成膜装置に搬送する。第3のスパッタ成膜装置は、真空チャンバ内にアルゴンガスを流し、金のターゲットに対向させてGaAs基板1を置くような構造となっている。そして、表2の(D)に示す条件に従って、アルゴンガスを導入している真空チャンバ内にGaAs基板1を置いて30秒経過した後に、その真空チャンバ内で金のターゲットにパワーを30〜120秒間印加して、図3(d) に示すようにバリア膜5の上に金(Au)膜6を500〜2000Åの厚さに形成する。なお、金膜6は、メッキ法により形成されてもよい。
金膜6が所定の厚さに達した時点でターゲットへのパワーの印加を停止し、さらに5秒経過後にGaAs基板1を大気中に搬出する。
なお、チタン膜4、第1〜第3のTiWN膜5a〜5c及び金膜6を形成する場合のアルゴン分圧に対する窒素分圧の変化とスパッタのパワーの変化は、例えば図7のように設定される。
以上のようなチタン膜4、バリア膜5及び金膜6を形成した後に、金膜6の上にフォトレジストを塗布し、これを露光、現像することにより図4(a) に示すようなホール3aの上を通る配線形状のレジストパターン7を形成する。
続いて、レジストパターン7に覆われない領域の金膜6からチタン膜4までをスパッタエッチング法により除去することにより、金膜6よりなる配線8を形成する。その配線8は、図4(b) に示すように、チタン膜4、バリア膜5を介してゲート電極に接続される。なお、チタン膜4及びバリア膜5は、配線8の一部に適用する。
なお、第1〜第3のスパッタ成膜装置として、例えばDCスパッタ装置を使用する。
その後に、図4(c) に示すように、配線8を覆う保護絶縁膜9を層間絶縁膜3の上に形成する。その保護絶縁膜9の材料として、例えばCVD法により形成した二酸化シリコン(SiO2)を適用する。
続いて、フォトリソグラフィー法により配線8の一部を露出するホール9aを保護絶縁膜9に形成する。
Figure 2009071342
次に、表3の(A)の処理条件に示すように、上記した前処理装置にGaAs基板1を入れてアルゴンガスを含む真空雰囲気中に置く。
GaAs基板1を前処理装置に入れて30秒間経過した後に、スパッタのパワーを25〜100Wに設定して1〜5分間かけることにより、ホール9aから露出している配線8の上面を清浄化する。そのパワーの印加を停止して5秒経過後にGaAs基板1を上記した第1のスパッタ成膜装置に移す。
そして、表3の(B)の条件に示すように、第1のスパッタ成膜装置のアルゴンガス雰囲気中にGaAs基板1を入れて30秒経過した後に、チタンターゲットに1〜1.5kWのパワーを30〜120秒間印加することによって図5(a) に示すようにチタン(Ti)膜10を保護絶縁膜9の上に形成する。そのチタン膜10は、保護絶縁膜9の上とホール9aの内面に沿って膜厚10〜100Åの厚さに形成される。
そして、第1のスパッタ成膜装置でのパワーの供給を停止して5秒間経過した後に、GaAs基板1を第1のスパッタ成膜装置から上記した第2のスパッタ成膜装置に移す。
それから、表3の(C)に示すように、第2のスパッタ成膜装置の真空チャンバ内にGaAs基板1を入れた後に、その真空チャンバ内のガスをアルゴンガスと窒素ガスにより30秒間でパージする。
続いて、窒素とアルゴンが導入されている真空チャンバ内でTiW のターゲットにパワーを印加することにより、図5(b) に示すように、チタン膜10の上にバリア膜11を形成する。そのバリア膜11は、次のような条件によって第1〜第4のチタンタングステンナイトライド(TiWN)膜11a〜11dの四層構造膜から形成される。
第1のTiWN層11aを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜40mTorr 、20〜60mTorr とし、第2のTiWN層11bを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜70mTorr 、20〜30mTorr とし、第3のTiWN層11cを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜80mTorr 、5〜20mTorr とし、第4のTiWN層11dを形成する際にはアルゴンガスと窒素ガスの分圧をそれぞれ20〜90mTorr 、5〜10mTorr とする。また、第1及び第2のTiWN層11a,11bを形成する際にはターゲットに印加するパワーを1〜1.5kWとし、第3のTiWN層11cを形成する際にはそのパワーを1〜1.4kWとし、第4のTiWN層11dを形成する際にはそのパワーを1〜1.4kWとなるように調整する。
そのように、第1〜第4のTiWN層11a〜11dの形成条件を順に変えることにより、バリア膜11内の窒素濃度をチタン膜10から離れるにつれて段階的に低くなる分布にする。
そのような条件により第1〜第4のTiWN層11a〜11dを形成した後に、パワーの印加を停止してGaAs基板1を大気中に搬出する。
そのように、第1〜第4のTiWN層11a〜11dの形成条件を変えることにより、第1のTiWN層11aから第4のTiWN層11dにかけて窒素濃度が段階的に少なくなる。即ち、窒素含有材料よりなるバリア膜11は、チタン膜10から離れるにつれて窒素濃度が少なくなるような分布となっている。
そのような条件により第1〜第4のTiWN層11a〜11dを形成した後に、GaAs基板1とターゲットの間でのプラズマの発生を停止する。
そして、プラズマ停止から5秒経過した後に、GaAs基板1を第2のスパッタ装置から大気中に取り出す。なお、Ti膜10、第1〜第4のTiWN層11a〜11dを形成する場合のアルゴン分圧に対する窒素分圧の変化とスパッタのパワーの変化の一例を示すと図8のようになる。
次に、図5(c) に示すように、バリア膜11の上にフォトレジスト12を塗布し、これを露光、現像して保護絶縁膜9のホール9aの上に直径40〜50μmのバンプ形成用の窓12aを形成する。続いて、図6(a) に示すように、保護絶縁膜12上のTi膜10、バリア膜11を電極に使用して電解メッキ法によってフォトレジスト12の窓12aの中に金(Au)膜を形成し、これをバンプ電極13として使用する。
それからフォトレジスト12を溶剤によって除去した後に、バンプ電極13をマスクに使用してバリア膜11、チタン膜10をエッチングしてバンプ電極13の下のみに残存させる。従って、バンプ電極13の厚みは、チタン膜10、バリア膜11のエッチング後に500〜2000Åの厚さで残るように初期の厚さを調整する必要がある。
以上によって、ゲート電極2の上に金膜6を形成し、配線8の上に金よりなるバンプ電極13を形成する工程が終了する。
上記した実施形態において、ゲート電極2と配線8の間に形成されたバリア膜5のうち、金膜6と接する第3のTiWN層5cの窒素濃度を低くすると、その第3のTiWN層5cの緻密性が上がり酸化を抑制するようになる。これにより第3のTiWN層5cは、金膜6との密着性が向上して金膜6の剥がれやストレスによる断線が発生しなくなる。
バリア膜5のうちTi膜4に接する第1のTiWN層5aの窒素濃度を大きくすると、配線8内に錫(Sn)などが混入したとしても、その第1のTiWN層5aは配線8内の錫をさらにその下のゲート電極2へ拡散することを阻止し、ゲート電極2への錫の混入を防止してゲート電極2とGaAs基板1とのショットキー接続の劣化が生じることを防止する。
また、配線8を構成するAu膜6とAuよりなるバンプ電極13の間には、Ti膜10と四層構造のTiWNよりなるバリア膜11を介在させている。しかも、バリア膜11のうちバンプ電極13に接触する第4のTiWN層11dの窒素濃度が最も小さく、その第4のTiWN層11dは酸化されにくい程度に緻密であって酸化が抑制されるので、バンプ電極13を構成するAu膜との密着性が良い。例えば、上記した条件で形成されたバンプ電極13の引っ張り強度試験の結果において平均して20g以上の強度が得られることが確認された。
さらに、バンプ電極13が外部の実装基板(不図示)側の錫半田と300℃程度で溶融されると金錫合金が生成されるが、その錫は、窒素濃度の低い第4のTiWN層11d内を拡散したとしても、窒素濃度の高い第1〜第3のTiWN層11a〜11cのいずれかによって錫の拡散が抑制されるので、錫の配線8への拡散が阻止される。この結果、バンプ電極13を通して錫が配線8に拡散しにくくなってその配線8の抵抗値の上昇が防止される。なお、錫の拡散を十分に防止するためには、第1〜第3のTiWN層11a〜11cのいずれかをスパッタ法により形成する際に窒素分圧をアルゴン分圧の60%以上にすることが好ましい。
なお、上記したようなバンプ電極13の下と配線8の下に存在する2つのTi膜4、10は、それぞれゲート電極2と配線8への窒素の拡散を防止するために形成されたものである。ところで、上記したように窒素濃度の相違によってTiWN層内で錫の拡散が防止されたりされなかったり、或いはその窒素濃度の相違によってTiWN膜表面が酸化されやすかったりされ難くなることは、以下の実験から明らかになったことである。
まず、TiWN膜の窒素濃度を高くすると錫の拡散が抑制されることを図9〜図11に基づいて説明する。
図9〜図11は、窒素濃度が異なるチタンタングステンナイトライド(TiWN)膜の上にそれぞれ錫(Sn)膜を形成し、それらを300℃で加熱してTiWN膜内での錫の拡散分布を分析した結果を示している。そのTiWN膜は、チタンタングステンからなるターゲットとアルゴンガスと窒素ガスを使用してスパッタ法によって基板上に形成されている。
図9は、アルゴンの分圧に対する窒素(N2)の分圧を20%にしてTiWN膜が形成された試料の加熱後の金、錫、窒化チタンの分布を示している。また、図10は、アルゴンの分圧に対する窒素の分圧を40%にしてTiWN膜が形成された試料の加熱後の金、錫、窒化チタンの分布を示している。さらに、図11は、アルゴンに対する窒素の分圧を60%にしてTiWN膜が形成された試料の加熱後の金、錫、窒化チタンの分布を示している。
図9〜図11を比較すると、TiWN膜を形成する際の窒素の分圧が大きいほど錫の拡散に対する遮蔽効果が高くなることがわかる。なお、図9〜図11ではタングステン濃度分布は省略されている。
そのような窒素の分圧の相違は、また、TiWN膜の緻密性をも左右することが図12に示す実験によって明らかになった。
図12は、スパッタのパワーと窒素分圧を変えて形成されたTiWN膜のそれぞれについて、酸化による比抵抗変化率を調査した結果を示すものである。即ち、バイアススパッタのパワーが2.5kWと高い場合には、窒素分圧を下げるに従って酸化後のTiWN膜の比抵抗変化率が小さくなる。これに対して、バイアススパッタのパワーが0.5kWと低い場合には、酸化後のTiWN膜の比抵抗変化率は窒素分圧の変化に影響されないことがわかる。
その酸化は、膜の温度を250℃に保持しながら酸素雰囲気に24時間放置する条件で行われている。また、図12の比抵抗変化率は、酸化後のTiWN膜の比抵抗値を成膜直後のTiWN膜の比抵抗値で割った値である。そのような実験結果によれば、窒素分圧を低くしてバイアススパッタのパワーを1.0kW以上に設定することによって形成されたTiWN膜は酸化されにくく、緻密性が高くなることがわかる。
これに対して、緻密性の悪いTiWN膜は、その表面が酸化されやすく、その上の金属膜との密着性が悪くなって膜剥がれを生じさせやすい。
従って、本実施形態では、バリア膜を構成するTiWN膜の最上部を形成する際に上記したように窒素分圧を下げてその最上部表面の酸化を防止するようにしたので、そのTiWN膜の上に形成される金膜との密着性が高くなる。したがって、図3〜図6に示した配線8やバンプ電極13の形成工程では、密着性改善のためのチタンをTiWN膜5c、11dと金膜6、13の間に形成することが省かれている。
なお、スパッタ装置のうちには、窒素分圧を下げると実効的パワーが上昇するものもあるので、必ずしも圧力を下げると同時に外部から供給する電力パワーを上げなくてもよく、或いは電力パワーを下げた方がよい場合がある。
ところで、上記した実施形態では配線8をゲート電極に接続する構造について説明しているが、ゲート電極の代わりに金、アルミニウム又はそれらの合金からなる別の配線であっても同様な効果が得られる。さらに、配線は金の他にアルミニウム、銅から構成されるものであってもよい。
また、上記した実施形態では、上と下の配線の間、又は配線とバンプ電極の間に相互拡散防止と膜剥がれ防止のためにバリア膜を形成し、そのバリア膜としてTiWN膜を適用した。しかし、バリア膜として、窒化チタン(TiN)、窒化タングステン(WN)、タングステンシリコンナイトライド(WSiN )、窒化タンタル(TaN) 、その他の窒素含有金属を用いてもよい。これらの材料でも、上記したように窒素濃度を変化させる。
さらに、上記した実施形態では、バンプ電極と実装基板の電極との接続のための半田として錫を用いているが、金錫(AuSn)、パラジウム(Pb)、錫パラジウム(SnPb)等を用いてもよい。ところで、上記した実施形態では、窒素含有金属膜を形成する際に、窒素分圧の変化とスパッタのパワーの変化は図7,図8に示したように階段状にしているが、窒素分圧の変化とスパッタのパワーの変化は図13、図14に示すように連続的、線形状であっても上記したと同様な作用効果は失われない。
1…GaAs基板(半導体基板)、2…ゲート電極、3…層間絶縁膜、4…チタン膜、5…チタンタングステンナイトライド(TiWN)膜、5a〜5c…TiWN層、6…金膜、7…レジストパターン、8…配線、9…保護絶縁膜、10…チタン膜、11…TiWN膜、11a〜11d…TiWN層、12…フォトレジスト、13…金膜(バンプ電極)。

Claims (3)

  1. 半導体基板の上に形成された第1の金属膜と、
    前記第1の金属膜の上に形成され、前記第1の金属膜の一部が露出する第1のホールを有する第1の絶縁膜と、
    前記第1の絶縁膜の上及び前記第1のホールの内面に沿って形成され、且つ窒素濃度が前記第1の金属膜から離れるほど低くなっている窒素濃度が異なる複数のチタンタングステンナイトライド層よりなる第1のバリア膜と、
    前記第1のバリア膜の上に形成された第2の金属膜と、
    前記第1の絶縁膜の上に形成され、前記第1のバリア膜及び前記第2の金属膜の一部を覆い、且つ前記第2の金属膜の残りの部分が露出する第2のホールを有する第2の絶縁膜と、
    前記第2の絶縁膜の上及び前記第2のホールの内面に沿って形成され、且つ窒素濃度が前記第2の金属膜から離れるほど低くなっている窒素濃度が異なる複数のチタンタングステンナイトライド層よりなる第2のバリア膜と、
    前記第2のバリア膜の上に形成され、半田と接続するバンプ電極とを有し、
    前記第2のバリア層を構成するチタンタングステンナイトライド層の層数は4であり、前記第1のバリア膜を構成するチタンタングステンナイトライド層の層数である3よりも多いことを特徴とする半導体装置。
  2. 前記第1の金属膜はアルミニウム又は金から構成されたゲート電極又は配線であり、且つ、前記第2の金属膜は金、アルミニウム、銅又は金含有の配線であることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1及び第2のバリア膜の前記窒素濃度は、階段状に又は連続的に膜厚方向に変化していることを特徴とする請求項1に記載の半導体装置。
JP2009002891A 2009-01-08 2009-01-08 半導体装置 Expired - Fee Related JP4783833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009002891A JP4783833B2 (ja) 2009-01-08 2009-01-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009002891A JP4783833B2 (ja) 2009-01-08 2009-01-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26603799A Division JP2001093905A (ja) 1999-09-20 1999-09-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009071342A true JP2009071342A (ja) 2009-04-02
JP4783833B2 JP4783833B2 (ja) 2011-09-28

Family

ID=40607192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002891A Expired - Fee Related JP4783833B2 (ja) 2009-01-08 2009-01-08 半導体装置

Country Status (1)

Country Link
JP (1) JP4783833B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011014676A1 (en) * 2009-07-29 2011-02-03 Molex Incorporated Board-to-board electrical connector
CN110459479A (zh) * 2018-05-07 2019-11-15 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321116A (ja) * 1994-05-19 1995-12-08 Nippondenso Co Ltd 半導体装置およびその製造方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
JPH10185725A (ja) * 1996-12-27 1998-07-14 Nagano Keiki Co Ltd 半導体素子の電極構造およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321116A (ja) * 1994-05-19 1995-12-08 Nippondenso Co Ltd 半導体装置およびその製造方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
JPH10185725A (ja) * 1996-12-27 1998-07-14 Nagano Keiki Co Ltd 半導体素子の電極構造およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011014676A1 (en) * 2009-07-29 2011-02-03 Molex Incorporated Board-to-board electrical connector
CN110459479A (zh) * 2018-05-07 2019-11-15 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法
TWI729358B (zh) * 2018-05-07 2021-06-01 大陸商北京北方華創微電子裝備有限公司 沉積方法、金凸塊的底層金屬薄膜及其製備方法
CN110459479B (zh) * 2018-05-07 2021-07-13 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法

Also Published As

Publication number Publication date
JP4783833B2 (ja) 2011-09-28

Similar Documents

Publication Publication Date Title
US7462556B2 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
JP2003031576A (ja) 半導体素子及びその製造方法
EP3391408B1 (en) Oxidation resistant barrier metal for semiconductor devices and corresponding process
JPH01302842A (ja) 多層配線構造の半導体装置
WO2006063272A2 (en) Alloyed underlayer for microelectronic interconnects
JP2000077411A (ja) 半導体装置及びその製造方法
US8039390B2 (en) Method of manufacturing semiconductor device
US20190096831A1 (en) Method of forming a semiconductor device comprising top conductive pads
US9627335B2 (en) Method for processing a semiconductor workpiece and semiconductor workpiece
TW201227853A (en) Contact pad
US7666782B2 (en) Wire structure and forming method of the same
EP0628998B1 (en) Wiring layer for semi conductor device and method for manufacturing the same
JP4783833B2 (ja) 半導体装置
US20060183312A1 (en) Method of forming chip-type low-k dielectric layer
TW201220371A (en) Semiconductor device and manufacturing method of semiconductor device
JPH02125447A (ja) 半導体装置およびその製造方法
JP2001257226A (ja) 半導体集積回路装置
KR20110128119A (ko) 화합물 반도체 소자 및 그 제조 방법
JP2001093905A (ja) 半導体装置及びその製造方法
JP2010040771A (ja) 半導体装置の製造方法
US20130256890A1 (en) Shallow via formation by oxidation
JPH11233542A (ja) 半導体装置及びその製造方法
JP3362573B2 (ja) バリアメタルの形成方法
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
JP4774575B2 (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees