TWI728774B - 電路板結構的製造方法 - Google Patents

電路板結構的製造方法 Download PDF

Info

Publication number
TWI728774B
TWI728774B TW109112041A TW109112041A TWI728774B TW I728774 B TWI728774 B TW I728774B TW 109112041 A TW109112041 A TW 109112041A TW 109112041 A TW109112041 A TW 109112041A TW I728774 B TWI728774 B TW I728774B
Authority
TW
Taiwan
Prior art keywords
circuit board
plasma processing
plasma
board substrate
processing gas
Prior art date
Application number
TW109112041A
Other languages
English (en)
Other versions
TW202139797A (zh
Inventor
田聰
劉偉
Original Assignee
健鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 健鼎科技股份有限公司 filed Critical 健鼎科技股份有限公司
Priority to TW109112041A priority Critical patent/TWI728774B/zh
Application granted granted Critical
Publication of TWI728774B publication Critical patent/TWI728774B/zh
Publication of TW202139797A publication Critical patent/TW202139797A/zh

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種電路板結構的製造方法包含以下步驟：提供電路板基材，包含低介電常數材料層；對電路板基材進行鑽孔以形成貫穿低介電常數材料層的孔洞；設置電路板基材於電漿處理腔室中；供應電漿處理氣體至電漿處理腔室中；將射頻源功率施加到電漿處理腔室，以從電漿處理氣體形成電漿；利用電漿處理電路板基材的孔洞。

Description

電路板結構的製造方法
本發明係有關於一種電路板結構的製造方法。特別有關於在電路板結構的鑽孔中去除膠渣的方法。
印刷電路板(Printed Circuit Board；PCB)是依電路設計將連接電路零件的電子佈線製成圖形(Pattern)，再經過特定的機械加工、處理等製程，於絕緣體上使電子導體重現所構成之電路板，主要目的是藉由電路板上的電路讓配置於電路板上的電子零件發揮功能。
在現有多層印刷電路板製程中，對於導通孔的處理有不同的方法，例如以機械鑽孔一次鑽通PCB各層，也就是連同樹脂層例如酚醛樹脂或環氧樹脂與銅箔層一起鑽通而成孔。層間導通連結是先經過多個層板之堆疊壓合，再於預定位置進行全穿孔形成導通孔(Via)。之後以銅包覆電鍍形成導電的銅金屬薄膜於導通孔之孔壁及周圍，然後進行樹脂塞孔及覆蓋銅等步驟，進而進行線路蝕刻，以達到所需的電路板及線路配置。
隨著電子產品的微小化趨勢以及5G產品的開發， 開始在電路板中使用低介電常數(Low Dk)材料，其在信號傳輸方面有較高的優勢。然而在製造過程中卻因低Dk材料的物理化學性質，在鑽孔製程之後，孔內餘留的鑽汙很難被傳統化學去鑽汙方式所去除。
在本揭露內容的各種實施例中，在對電路板結構中的低介電常數材料進行鑽孔之後，提供一種電漿處理方法，用以清除孔內餘留的膠渣，以提升後續製程的製程視窗(Process Window)。
在本揭露內容的各種實施例中，一種電路板結構的製造方法，包含以下步驟：提供電路板基材，包含低介電常數材料層；對電路板基材進行鑽孔以形成貫穿低介電常數材料層的孔洞；設置電路板基材於電漿處理腔室中；供應電漿處理氣體至電漿處理腔室中；將射頻(RF)源功率施加到電漿處理腔室，以從電漿處理氣體形成電漿；以及利用電漿處理電路板基材的孔洞。
在本揭露內容的多個實施例中，電漿處理氣體選自由CF4、O2、N2、Ar、He和H2所組成的群組。
在本揭露內容的多個實施例中，利用電漿處理電路板基材的孔洞於在溫度為約70℃至約90℃的環境中進行。
在本揭露內容的多個實施例中，射頻源功率為約5000W至約9000W。
在本揭露內容的多個實施例中，利用電漿處理電路板基材的孔洞的期間為約25分鐘至約75分鐘。
在本揭露內容的多個實施例中，電漿處理氣體包含N2及O2，且N2和O2以在約1：0.5和約1：30之間的體積流量比例而供應。
在本揭露內容的多個實施例中，電漿處理氣體包含CF4及O2，且CF4和O2以在約1：0.5和約1：10之間的體積流量比例而供應。
在本揭露內容的多個實施例中，電漿處理氣體包含N2以及Ar及H2的混合氣體，且N2和所述混合氣體以在約1：0.5和約1：5之間的體積流量比例而供應。
在本揭露內容的多個實施例中，低介電常數材料層實質上由樹脂製成。
在本揭露內容的多個實施例中，孔洞貫穿電路板基材。
以下將以實施方式對上述之說明做詳細的描述，並對本揭露之技術方案提供更進一步的解釋。
1:多層板
10、10’:電路板基材
11:上板面
12:下板面
13:孔洞
14:孔洞
500:電漿處理
S102、S104、S106、S108、S110、S112:步驟
M100:方法
為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，請詳閱以下的詳細敘述並搭配對應的圖式。
第1圖是依照本揭露一些實施例所繪示的一種電路板結構之製造方法的流程示意圖。
第2圖至第4圖是依照本揭露一些實施例所繪示的電路板結構的示意圖。
在實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則「一」與「該」可泛指單一個或複數個。
關於本文中所使用之「約」、「大約」或「大致」的用語一般通常係指數值之誤差或範圍約百分之二十以內，較佳地是約百分之十以內，更佳地則是約百分五之以內。
第1圖是依照本揭露一些實施例所繪示的一種電路板結構之製造方法的流程示意圖。方法M100包含步驟S102、步驟S104、步驟S106、步驟S108、步驟S110及步驟S112。
方法M100始於步驟S102，如第2圖所示，提供電路板基材10。電路板基材10係由多個層板之堆疊壓合而得。在本實施例中，電路板基材10包含上板面11與下板面12，以及由上而下依序堆疊的多個層板所構成的多層板1。每個層板的結構是由一銅箔基板(如：在一個絕緣基板的兩板面各鋪設有一銅箔)裁切為適合的尺寸後再通過內層線路蝕刻製程所形成，而每個層板的結構與其鄰近的層板的結構之間夾設有絕緣層。在一些實施例中，至少一層絕緣層實質上為低介電常數材料層。在其他實施例中，低介電常數材料層實質上由樹脂製成。
在一些實施例中，樹脂實質上為環氧樹脂(Epoxy)、酚醛樹脂(phenolic)、聚醯亞胺樹脂(Polyimide)、BT樹脂(Bismaleimide Triazine Resin)、或者複合樹脂材料。
接著進行步驟S104，如第3圖所示，對電路板基材10進行鑽孔以形成貫穿低介電常數材料層的孔洞13。所述的孔洞貫穿電路板基材10的上板面11、下板面12以及多層板1。換句話說，第3圖所示的孔洞13係貫通多層板1的每一層板結構。
在其他實施例中，如第3圖所示，對電路板基材進行鑽孔以形成孔洞14，其貫穿至少一層低介電常數材料層，但未貫穿電路板基材1。
由於低介電常數材料的物理化學特性，在鑽孔之後，孔內餘留的膠渣，難以被傳統化學去汙的方法所去除。本發明提供一種電漿處理製程，能去除傳統化學方法無法去除的膠渣，以提升後續製程的良率，例如，在孔洞內壁進行電鍍銅製程。
如第4圖所示，對電路板基材10’實施電漿處理500，包含步驟S106-S112。步驟S106係為設置電路板基材於電漿處理腔室中(未繪示)。步驟S108係為供應電漿處理氣體至電漿處理腔室中(未繪示)。步驟S110係為將射頻(RF)源功率施加到電漿處理腔室(未繪示)，以從電漿處理氣體形成電漿。步驟S112係為電漿處理電路板基材的孔洞。以下分別詳述步驟S106-S112。
於步驟S106，設置電路板基材於電漿處理腔室中，電漿處理腔室可配置有幫浦(Pump)以將空氣排出腔室，以維持電路板基材處於真空條件中。在一些實施例中，電漿處理腔室的真空度為約0.15Torr至約0.25Torr。在一些實施例中，所述的真空度較佳為約0.17Torr、約0.2Torr。
於步驟S108，供應至電漿處理腔室中的電漿處理氣體選自由CF4、O2、N2、Ar、He和H2所組成的群組。在一些實施例中，電漿處理氣體為O2及N2。在其他實施例中，電漿處理氣體為O2、N2及CF4。在特定實施例中，電漿處理氣體為N2、Ar及H2。
在一些實施例中，電漿處理氣體包含N2及O2，且N2和O2以在約1：0.5和約1：30之間的體積流量比例而供應。在一些實施例中，所述的體積流量比例較佳為約1：1.5、約1：5、約1：10、約1：15、約1：22。
在一些實施例中，電漿處理氣體包含CF4及O2，且CF4和O2以在約1：0.5和約1：10之間的體積流量比例而供應。在一些實施例中，所述的體積流量比例較佳為約1：1.5、約1：5、約1：7.8、約1：10。
在一些實施例中，電漿處理氣體包含N2以及Ar及H2的混合氣體，且N2和所述混合氣體以在約1：0.5和約1：5之間的體積流量比例而供應。在一些實施例中，所述的體積流量比例較佳為約1：1.5、約1：2、約1：5。
在一些實施例中，電漿處理分為五個子步驟，第一 子步驟供應電漿處理氣體包含N2及O2，且N2和O2以在約1：0.5和約1：30之間的體積流量比例而供應。第二子步驟供應電漿處理氣體包含CF4、N2、O2，而CF4和O2以在約1：0.5和約1：10之間的體積流量比例而供應；且CF4和N2以在約1：0.25和約1：0.5之間的體積流量比例而供應。第三子步驟供應電漿處理氣體包含O2，且第三子步驟供應電漿處理氣體的體積總流量與第一子步驟供應電漿處理氣體的體積總流量的比例在約0.8：1.2之間。第四子步驟供應電漿處理氣體包含N2及O2，且N2和O2以在約1：0.5和約1：30之間的體積流量比例而供應。第五子步驟電漿處理氣體包含N2以及Ar及H2的混合氣體，且N2和所述混合氣體以在約1：0.5和約1：5之間的體積流量比例而供應。
於步驟S110，施加至電漿處理腔室的射頻源功率範圍為約5000W至約9000W。在一些實施例中，所述的射頻源功率較佳為約5000W、約8000W、約9000W。
於步驟S112，電漿處理電路板基材的孔洞於在溫度為約70℃至約90℃的環境中進行。在一些實施例中，所述的溫度較佳為約80℃、約85℃。
於步驟S112，電漿處理電路板基材的孔洞的期間為約25分鐘至約75分鐘。在一些實施例中，所述的期間較佳為約25分鐘、約30分鐘、約35分鐘、約40分鐘、約50分鐘、約65分鐘。
再次參照第4圖，在使用電漿處理500清除孔洞 13、14內的膠渣之後，可選作地進一步對電路板基材10的孔洞13、14之內壁執行鍍銅製程。在一些實施例中，鍍銅製程包含化學銅及電鍍銅等流程，但本發明不受限於此。
綜上所述，電漿處理製程係在高溫且高真空度的條件下，利用強電場的電離作用，將含氟的電漿處理氣體通過射頻源功率以形成電漿。利用其物理轟擊和化學反應將樹脂殘留物轉成為具有揮發性的有機氟化物，以達到在鑽孔中去除膠渣的效果。電漿處理不僅具有好的除膠能力，亦可提升電路板的可靠度。
雖然本揭露內容已以實施方式揭露如上，然其並非用以限定本揭露內容，任何熟習此技藝者，於不脫離本揭露內容的精神和範圍內，當可作各種的變動與潤飾，因此本揭露內容的保護範圍當視後附的申請專利範圍及其均等方案所界定者為準。
10’:電路板基材
13:孔洞
14:孔洞
500:電漿處理
S106-S112:步驟

Claims (8)

  1. 一種電路板結構的製造方法，包含：提供一電路板基材，包含一低介電常數材料層，其中該低介電常數材料層實質上由樹脂製成；對該電路板基材進行鑽孔以形成貫穿該低介電常數材料層的一孔洞；設置該電路板基材於一電漿處理腔室中；供應一電漿處理氣體至該電漿處理腔室中，其中該電漿處理氣體選自由CF4、O2、N2、Ar、He和H2所組成的群組；將一射頻源功率施加到該電漿處理腔室，以從該電漿處理氣體形成一電漿；以及利用該電漿處理該電路板基材的該孔洞。
  2. 如請求項1所述的方法，其中利用該電漿處理該電路板基材的該孔洞在溫度為約70℃至約90℃的環境中進行。
  3. 如請求項1所述的方法，其中該射頻源功率為約5000W至約9000W。
  4. 如請求項1所述的方法，其中利用該電漿處理該電路板基材的該孔洞的一期間為約25分鐘至約75分鐘。
  5. 如請求項1所述的方法，其中該電漿處理氣體包含N2及O2，且N2和O2以在約1：0.5和約1：30之間的一體積流量比例而供應。
  6. 如請求項1所述的方法，其中該電漿處理氣體包含CF4及O2，且CF4和O2以在約1：0.5和約1：10之間的一體積流量比例而供應。
  7. 如請求項1所述的方法，其中該電漿處理氣體包含N2以及Ar及H2的混合氣體，且N2和該混合氣體以在約1：0.5和約1：5之間的一體積流量比例而供應。
  8. 如請求項1所述的方法，其中該孔洞貫穿該電路板基材。
TW109112041A 2020-04-09 2020-04-09 電路板結構的製造方法 TWI728774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109112041A TWI728774B (zh) 2020-04-09 2020-04-09 電路板結構的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112041A TWI728774B (zh) 2020-04-09 2020-04-09 電路板結構的製造方法

Publications (2)

Publication Number Publication Date
TWI728774B true TWI728774B (zh) 2021-05-21
TW202139797A TW202139797A (zh) 2021-10-16

Family

ID=77036384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112041A TWI728774B (zh) 2020-04-09 2020-04-09 電路板結構的製造方法

Country Status (1)

Country Link
TW (1) TWI728774B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605135A (en) * 2004-06-30 2006-02-01 Lam Res Corp Methods and apparatus for optimal temperature control in a plasma processing system
TW201642342A (zh) * 2015-05-18 2016-12-01 Advanced Micro Fab Equip Inc 利用電漿對多層材料蝕刻的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605135A (en) * 2004-06-30 2006-02-01 Lam Res Corp Methods and apparatus for optimal temperature control in a plasma processing system
TW201642342A (zh) * 2015-05-18 2016-12-01 Advanced Micro Fab Equip Inc 利用電漿對多層材料蝕刻的方法

Also Published As

Publication number Publication date
TW202139797A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
JP4776247B2 (ja) 配線基板及びその製造方法
JP2003031952A (ja) コア基板、それを用いた多層回路基板
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
US20110168438A1 (en) Interconnection structure and method thereof
US8362367B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
TWI728774B (zh) 電路板結構的製造方法
US20150034365A1 (en) Method for manufacturing wiring board and wiring board
WO2004064150A1 (ja) 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
WO2017164300A1 (ja) 印刷配線板およびその製造方法
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
US7992296B2 (en) PCB and manufacturing method thereof
KR20150031649A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100962371B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004342871A (ja) 多層プリント配線板及びその製造方法
CN113473708A (zh) 一种电路板结构的制作方法
TW201244570A (en) Circuit board and manufacturing method thereof
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP2014222733A (ja) プリント配線板およびその製造方法
JPH1174641A (ja) 多層配線基板
WO2022265047A1 (ja) 配線基板の製造方法及び積層板
US20230199954A1 (en) Circuit board
KR101153680B1 (ko) 인쇄회로기판의 제조 방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JPH07111386A (ja) 多層配線基板およびその製造方法
KR100997801B1 (ko) 인쇄회로기판 제조방법