TWI722063B - 使用低密度同位檢查矩陣之編碼及解碼技術 - Google Patents
使用低密度同位檢查矩陣之編碼及解碼技術 Download PDFInfo
- Publication number
- TWI722063B TWI722063B TW105139901A TW105139901A TWI722063B TW I722063 B TWI722063 B TW I722063B TW 105139901 A TW105139901 A TW 105139901A TW 105139901 A TW105139901 A TW 105139901A TW I722063 B TWI722063 B TW I722063B
- Authority
- TW
- Taiwan
- Prior art keywords
- block
- matrix
- block size
- sub
- prototype
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
所揭示係用於一用戶設備(UE)之技術,該用戶設備可操作用以將資訊編碼以供傳輸至一eNodeB。該UE可獲取一資訊位元塊。該UE可選擇一調變與寫碼方案。該UE可基於該資訊位元塊之一尺寸、及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸。該UE可編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊。該資訊位元塊其中至少該部分可基於該矩陣原型及該碼字子塊尺寸來編碼。該UE可自該已編碼之碼字塊選擇一位元子集。該UE可產生該位元子集以供傳輸至一eNodeB。
Description
本發明係有關於使用低密度同位檢查矩陣之編碼及解碼技術。
無線行動通訊技術使用各種標準與協定以在一節點(例如一傳輸站)與一無線裝置(例如一行動裝置)之間傳輸資料。有些無線裝置在一下行鏈路(DL)傳輸中使用正交分頻多工多重進接(OFDMA)並在一上行鏈路(UL)中使用單載波分頻多工多重進接(SC-FDMA)進行通訊。使用正交分頻多工(OFDM)用於信號傳輸之標準與協定包括第三代合夥專案(3GPP)長期演進技術(LTE)、產業群組俗稱為WiMAX (全球互通微波接取)的電機電子工程師學會(IEEE) 702.16標準(例如702.16e、702.16m)、以及產業群組俗稱為WiFi的IEEE 702.11標準。
在3GPP無線電存取網路(RAN) LTE系統中,節點可以是演進式通用地面無線電存取網路(E-UTRAN)節點B (亦常表示為演進式節點B、增強型節點B、eNodeB或eNB)以及與稱為一用戶設備(UE)之無線裝置進行通訊之無線電網路控制器(RNC)的一組合。該下行鏈路(DL)傳輸可以是自該節點(例如eNodeB)至該無線裝置(例如UE)之一通訊,而該上行鏈路(UL)傳輸可以是自該無線裝置至該節點之一通訊。
依據本發明之一實施例,係特地提出一種用戶設備(UE)之裝備,可操作用以編碼供傳輸至一eNodeB之資訊,該裝備包含一或多個處理器及記憶體,被組配來:於該UE,獲取一資訊位元塊;於該UE,選擇一調變與寫碼方案;於該UE,基於該資訊位元塊之一尺寸及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;於該UE,編碼至少一部分之該資訊位元塊以取得一已編碼之碼字塊,其中至少該部分之資訊位元塊為基於該矩陣原型與該碼字子塊尺寸來編碼;於該UE,自該已編碼之碼字塊選擇一位元子集;以及於該UE,產生供傳輸至一eNodeB之該位元子集。
在揭示並說明本技術之前,要瞭解的是,此技術並不受限於本文中所述的特定結構、程序動作或材料,而是得以延伸到其均等論述,如所屬技術領域中具有通常知識者將會認知的那樣。亦應瞭解的是,本文中運用的術語只是為了說明特定實例而使用,並非意欲作為限制。不同圖式中相同的參考符號代表相同的元件。流程圖與程序中所提供的數字符號是為了清楚繪示動作與操作而提供,並不必然指出一特定順序或次序。 例示性實施例
下文提供技術實施例之一初始概述,並且接著在後面進一步詳細說明特定技術實施例。此初始彙總係意欲輔助讀者更快速理解本技術,但非意欲指認本技術之關鍵特徵或重要特徵,也非意欲限制所訴求標的內容之範疇。
可透過一通訊通道將資訊自一傳送器傳送至一接收器。通訊通道中固有的雜訊會在傳送的資訊中產生錯誤。為了減輕雜訊在通訊通道中的效應,可在傳輸時包括冗餘,而且此冗餘可使接收器能夠準確地重構原始資訊,與通訊通道中的雜訊無關。此冗餘容許接收器偵檢傳輸期間會出現之有限數量的錯誤,並且通常校正這些錯誤而不用再傳輸。
可將若干可能的寫碼方案用於判定待於所傳送資訊中包括之冗餘量及其本質。此冗餘的形式可以是冗餘位元,可將此等冗餘位元加入所傳送之資訊。寫碼方案可隨所欲錯誤校正程度、解碼複雜度、自錯誤定位/校正或恢復之能力、校正叢發錯誤之能力、以及其他各種特性而變。另外,若干符碼可用於一特定寫碼方案,其中此等符碼可依據資訊位元數量及冗餘位元數量(或有時亦稱為同位位元)而改變。此等符碼可具有系統性或非系統性。關於系統性符碼,可將冗餘位元舉例而言,加入一資訊位元流之末端。關於非系統性符碼,一所傳送位元流中可不存在此等資訊位元之一些或全部。
可基於各種準則選擇要使用的寫碼方案及實際符碼。舉例而言,這些準則包括例如傳輸系統之一期望塊錯誤率(BLER)、一所欲BLER、與一特定符碼相關聯之一傳輸額外負荷量、待處理此符碼之一處理量等。另外,一最大錯誤部分(或可校正之遺漏位元)可基於所用之寫碼方案來判定,使得不同寫碼方案可適用於不同狀況。
可用於在一有雜訊通訊通道中將資訊編碼及解碼之一個例示性符碼乃一低密度同位檢查(LDPC)碼。LDPC碼乃錯誤校正碼(亦即可用於向前錯誤校正或通道寫碼之符碼)。換句話說,傳送器可使用一LDPC碼採用一冗餘方式將資料編碼,而接收器可使用LDPC解碼演算法(例如信念傳播)將此資料解碼,使得傳輸時的任何錯誤受到校正。LDPC碼乃具有含二進位0與1之一同位檢查矩陣的同位檢查碼。同位檢查矩陣可依據一矩陣維度(例如資訊塊長度及同位檢查數量)、每行1的數量、以及每列1的數量來界定。同位檢查矩陣中的1可在同位檢查矩陣裡隨機分布。為求編碼/解碼有效率,同位檢查矩陣可使用每行及每列只有單個1之子矩陣來形成。因此,就一給定符碼,藉由此等子矩陣選擇不同維度,可形成區塊長度不同之若干同位檢查矩陣。
在本技術中,可將LDPC碼用於3GPP系統,諸如第五代(5G)蜂巢式系統。LDPC碼可包括支援一已界定寫碼率之同位檢查矩陣。已界定碼率可指出一資料流有用(非冗餘)之一比例。舉例而言,若碼率為k/n,則就有用資訊之每k個位元,寫碼器產生總碼字的n個位元,其中n-k個位元乃冗餘位元或同位位元。在一特定實例中,本技術說明具有同位檢查矩陣之LDPC碼,其提供一為8/9之寫碼率,並且可支援每秒50億位元(Gbps)之一資料率。此等同位檢查矩陣可用於支援不同的區塊尺寸。另外,這些同位檢查矩陣可專門針對5G應用,因此,優於單純地再利用802.11n LDPC同位檢查矩陣。
在一項實例中,3GPP LTE標準支援適應性調變與寫碼方案。舉例而言,3GPP LTE標準支援資源分配、調變與寫碼方案、封包尺寸(或輸送塊尺寸)、以及率相容通道寫碼之一粒集。此等適應性調變與寫碼方案可基於就增量冗餘(IR)混合自動重複請求(HARQ)支援具有圓形緩衝率匹配之渦輪碼。
就256正交調幅(QAM),支援之頻譜效率集合其範圍可自每赫茲每秒0.1個位元(bps/Hz)至7.6 bps/Hz。可界定調變與寫碼方案(MCS)程度以對應於大約1分貝(dB)步輻。率相容通道寫碼可根據一所選擇MCS程度以一任意寫碼率用於編碼一封包或輸送塊(TB),並且可界定多個冗餘版本以支援HARQ操作。
在一項實例中,802.11n/11ac,LDPC碼設計乃基於一有限之碼率與區塊尺寸集合。PHY協定資料單元(PPDU)編碼規則可用於在通道資源上編碼並傳送一封包。PPDU編碼規則可包括就傳送此封包進行編碼用於縮短並擊穿之機制。在此縮短機制中,一小尺寸封包可填補零並以一同位檢查矩陣來編碼,而且此填補零可在編碼後移除以達到一有效更低的碼率。在此擊穿機制中,一封包可用一同位檢查矩陣來編碼,而且可在編碼後擊穿此等同位位元以提升此有效碼率。
在一項實例中,結構化LDPC碼已在諸如IEEE802.11n、IEEE802.11ac及IEEE802.11ad之無線技術標準中獲得採用。基於移位單位矩陣之結構化LDPC碼可容許向量化操作,其促進高產出量編碼及解碼。另外,結構化LDPC碼提供用以支援多種區塊尺寸及碼率之一框架。
在一項實例中,一LDPC碼可具有一碼字長度n = z∙nb
、一資訊塊k = z∙kb
、以及一移位尺寸或子塊尺寸z。此LDPC碼可具有一碼率r = k/n = kb
/nb ,
其中此LDPC碼之矩陣原型(如下文所界定)具有維度nb
- kb
x nb
。一LDPC編碼器可將資訊塊i = i0
, i1
,i2
…ik-1
編碼成尺寸為n之一碼字c,c = (c0
, c1
,….ck-1
,ck
….cn-1
)。在系統性編碼中,此碼字之前k個位元典型與資訊位元相同,亦即cj
= ij
,其中j = 0至k-1。碼字c滿足同位檢查方程式H∙cT
= 0,其中H為一n-k x n同位檢查矩陣。換句話說,此LDPC碼可具有一特定碼率,並且就一給定數量之資訊位元,可將同位檢查位元加入此等資訊位元。同位檢查位元可藉由解答同位檢查方程式(H∙cT
= 0)來取得。
在一項實例中,於這些結構化LDPC碼中,可將各同位檢查矩陣分區成尺寸為z x z之正方形區塊、或子矩陣,其中z為一整數。這些子矩陣可以是一單位矩陣(或移位單位矩陣)或虛無矩陣之循環排列。可藉由將行向右循環移位i個元素,自zxz單位矩陣取得一循環排列矩陣Pi
。
下面展示三個不同的例示性子矩陣(P0
、P4
及P2
)。矩陣P0
乃一zxz單位矩陣,其中z=5。矩陣P0
乃以一為0之值右移。矩陣P4
表示以一為4之值右移之一單位矩陣。換句話說,矩陣P0
之各列以4循環旋轉而產出P0
。類似的是,P2
乃以一為2之值右移。因此,矩陣P0
之各列以2循環旋轉而產出P2
。另外,當子矩陣之每個元素都為0時,可使用一虛無矩陣。、、
矩陣H_r89_z96乃用於一為8/9之寫碼率,具有等於96之一矩陣維度(或z)及等於3456之一碼字長度。在矩陣H_r89_z96中,各非負整數i表示循環排列矩陣Pi
,並且負整數項目(-1)或虛無項目(-)表示虛無或零子矩陣。矩陣H_r89_z96具有4列及36行。為了達到一為8/9之碼率,同位檢查矩陣可將一為32*96之資訊尺寸編碼以獲得一為36*96之碼字,其中32*96為資訊位元,而4*96為碼字位元。在這種狀況中,nb
= 36、kb
= 32且nb
-kb
= 4。矩陣H_r89_z96中之第一項目為31。此31類似於P31
。換句話說,一96x96單位矩陣乃以一為31之值向右旋轉,而且此子矩陣對應於矩陣H_r89_z96中之31。類似的是,矩陣H_r89_z96中之第二項目為1,其指出此96x96單位矩陣乃以一為1之值向右旋轉,而且此子矩陣對應於矩陣H_r89_z96中之1。矩陣H_r89_z96可稱為一矩陣原型。此矩陣原型乃實質當作速記標記使用。
以5G蜂巢式系統來講,對於8/9之寫碼率,可就不同移位尺寸界定支援之碼字尺寸。舉例而言,支援之移位尺寸(z)可包括12、24、36、48、60、72、84及96。假設一矩陣原型之維度為4 x 36 (即nb
= 36且kb
= 32),此對應於z x 36之碼字區塊尺寸,其分別等於432、864、1296、1728、2160、2592、3024及3456。此4 x 36矩陣產出一為(36 – 4) / 36或8/9之寫碼率。對於各碼字區塊尺寸,可提供一矩陣原型。為了解碼這些矩陣原型之各者,各列可作為一同位檢查方程式來處理。矩陣原型列中之虛線項目可參與同位檢查方程式(即H∙cT
= 0),而矩陣原型列中之非虛線項目並未參與同位檢查方程式。
圖1A至1H分別繪示與一為8/9之寫碼率、及12、24、36、48、60、72、84與96之子塊尺寸相對應的矩陣原型。
在一項實例中,此等原型矩陣可經設計以減少對應於此等原型矩陣之Tanner圖中若干長度為4及長度為6之週期。在此原型矩陣之構造中,當就各項目指派一移位尺寸時,此演算法可跑過不同候選值,並且選擇使週期數量降到最小之適合的值。一般而言,Tanner圖為二部圖,其乃用於敍述指定錯誤校正碼之狀態限制條件或方程式。在寫碼理論中,Tanner圖可用於由更小符碼建構更長符碼,而且編碼器及解碼器兩者都可運用Tanner圖。此等原型矩陣縮減對應於此等原型矩陣之Tanner圖中長度為4及長度為6之週期的數量,因此,對應於這些原型矩陣之LDPC碼具備有利的塊錯誤率效能及較低的錯誤底。
圖2繪示一種使用一所選擇矩陣原型用於編碼資訊之例示性技巧。一傳送裝置可獲取一資訊塊以供傳輸之用。資訊塊可包括資訊位元(i)。傳送裝置可識別與傳輸相關聯之一調變與寫碼方案。傳送裝置可基於資訊塊之一尺寸、及調變與寫碼方案,判定一矩陣原型及一子塊尺寸。在一些狀況中,可藉由請求傳輸之實體來明確指出待使用之矩陣原型及子塊尺寸。所選擇之矩陣原型及對應之子塊尺寸可以是圖1A至1H中所示矩陣原型其中一者。傳送裝置可基於矩陣原型及子塊尺寸將資訊塊其中至少一部分編碼以取得一已編碼之碼字(c)。傳送裝置可自已編碼之碼字選擇一位元集合(d)以供傳輸至一接收裝置。舉一非限制實例來說,可選擇已編碼之碼字的起始位元以供傳輸之用。
舉一例來說,資訊塊尺寸可以是3072個位元,而且調變與寫碼方案可對應於每赫茲每符號5.4位元之頻譜效率,其在64-QAM乃對應於一為5.4/6 = 0.9之寫碼率。此寫碼率可使用寫碼率8/9之一同位檢查矩陣來支援,因此,傳送裝置可判定與一為3072/32 = 96之子塊尺寸相對應之一矩陣原型(如圖1H中所示)。矩陣原型及子塊尺寸可用於將資訊塊編碼並取得碼字位元。取得碼字位元之後,傳送裝置可自此等碼字位元選擇一位元集合(例如3072/0.9四捨五入為6的倍數中最接近者,其乃64-QAM之調變階數)以取得供傳輸用之位元。此等位元可對應於每赫茲每符號5.4位元之一MCS。傳送裝置可傳送此位元集合至接收裝置。
圖3繪示一種使用一所選擇矩陣原型用於解碼資訊之例示性技巧。一接收裝置可獲取一已接收位元塊(y)、一資訊塊尺寸長度、以及一相關聯調變與寫碼方案。接收裝置可自傳送裝置接收位元塊(y)。接收裝置可基於調變與寫碼方案及資訊塊尺寸來判定一矩陣原型及一子塊尺寸。所選擇之矩陣原型及對應之子塊尺寸可以是圖1A至1H中所示矩陣原型其中一者。此接收塊可基於矩陣原型及子塊尺寸解碼已接收位元塊以取得一估計之資訊塊(i)。
在一項實例中,接收裝置可使用一分層信念傳播方案或用於將LDPC碼解碼之另一解碼技巧來解碼已接收位元塊。舉例而言,分層信念傳播方案可用於解碼同位檢查矩陣。同位檢查矩陣中若有一已界定之列數,則各列可視為一層。信念傳播可按列解答同位檢查方程式。第一列可處理其同位檢查方程式,並且可將第一列之結果傳遞到第二列。第二列可使用之前的結果來處理其同位檢查方程式,並且第二列可傳遞其結果到第三列,以此類推。
另一實例提供一用戶設備(UE)之功能400,該用戶設備可操作用以將資訊編碼以供傳輸至一eNodeB,如圖4所示。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,獲取一資訊位元塊,如程序塊410。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,於該UE,選擇一調變與寫碼方案,如程序塊420。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,基於該資訊位元塊之一尺寸、及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸,如程序塊430。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊,其中該資訊位元塊其中至少該部分乃基於該矩陣原型與該碼字子塊尺寸來編碼,如程序塊440。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,自該已編碼之碼字塊選擇一位元子集,如程序塊450。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,產生該位元子集以供傳輸至一eNodeB,如程序塊460。
另一實例提供一用戶設備(UE)之功能500,該用戶設備可操作用以解碼接收自一eNodeB之資訊,如圖5所示。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,識別接收自該eNodeB之一位元塊,其中該位元塊與一區塊尺寸長度及一調變與寫碼方案相關聯,如程序塊510。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,基於該區塊尺寸長度及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸,如程序塊520。此UE可包含一或多個處理器及記憶體,被組配來:於該UE,解碼接收自該eNodeB之該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊乃基於該矩陣原型及該碼字子塊尺寸而取得,如程序塊530。
另一實例提供至少一種上有具體實現於一eNodeB進行編碼與解碼用之指令600的至少一個機器可讀儲存媒體,如圖6所示。該等指令可於一機器上執行,其中該等指令乃包括於至少一個電腦可讀媒體或一個非暫時性機器可讀儲存媒體上。該等指令在受執行時,進行:使用該eNodeB之一或多個處理器,識別用於自該eNodeB傳輸至一用戶設備(UE)之一資訊位元塊,如程序塊610。該等指令在受執行時,進行:使用該eNodeB之該一或多個處理器,基於該資訊位元塊之一尺寸、及一調變與寫碼方案,判定一低密度同位檢查(LDPC)矩陣及一碼字子塊尺寸,如程序塊620。該等指令在受執行時,進行:使用該eNodeB之該一或多個處理器,編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊,其中該資訊位元塊其中至少該部分乃基於該LDPC矩陣與該碼字子塊尺寸來編碼,如程序塊630。該等指令在受執行時,進行:使用該eNodeB之該一或多個處理器,自該已編碼之碼字塊選擇一位元子集,如程序塊640。該等指令在受執行時,進行:使用該eNodeB之一或多個處理器,格式化該位元子集以供傳輸至E-UTRAN中之UE,如程序塊650。
圖7提供一用戶設備(UE)裝置700及一節點720之一例示圖。UE裝置700可包括一無線裝置、一行動電台(MS)、一行動無線裝置、一行動通訊裝置、一平板電腦、一手持話機、或其他類型之無線裝置。UE裝置700可包括一或多個天線,其被組配用以與節點720或傳輸站進行通訊,例如一基地台(BS)、一演進式節點B (eNB)、一基頻單元(BBU)、一遠距無線電頭端(remote radio head, RRH)、一遠距無線電設備(remote radio equipment, RRE)、一中繼站(RS)、一無線電設備(RE)、一遠距無線電單元(remote radio unit, RRU)、一中央處理模組(CPM)、或其他類型之無線廣域網路(WWAN)接取點。節點720可包括一或多個處理器722及記憶體724。UE裝置700可被組配用以使用包括3GPP LTE、WiMAX、高速封包接取(HSPA)、藍牙及WiFi之至少一種無線通訊標準來進行通訊。UE裝置700可使用各無線通訊標準之分離天線或多種無線通訊標準之共享天線來進行通訊。UE裝置700可在一無線區域網路(WLAN)、一無線個人區域網路(WPAN)及/或一WWAN中進行通訊。
在一些實施例中,UE裝置700可包括至少如所示耦合在一起的應用電路系統702、基頻電路系統704、射頻(RF)電路系統706、前端模組(FEM)電路系統708及一或多個天線710。
應用電路系統702可包括一或多個應用處理器。舉例而言,應用電路系統702可包括諸如,但不限於一或多個單核心或多核心處理器之電路系統。此(等)處理器可包括通用處理器及專屬處理器(圖形處理器、應用處理器等)之任何組合。此等處理器可與一儲存媒體耦合及/或可包括此儲存媒體,並且可被組配用以執行此儲存媒體中所儲存的指令以允許各種應用程式及/或作業系統在此系統上運行。
基頻電路系統704可包括諸如,但不限於一或多個單核心或多核心處理器之電路系統。基頻電路系統704可包括一或多個基頻處理器及/或控制邏輯以處理從RF電路系統706之一接收信號路徑收到之基頻信號,並且為RF電路系統706之一傳送信號路徑產生基頻信號。基頻處理電路系統704可與應用電路系統702介接,用於產生並處理此等基頻信號,還用於控制RF電路系統706之操作。舉例而言,在一些實施例中,基頻電路系統704可包括一第二代(2G)基頻處理器704a、第三代(3G)基頻處理器704b、第四代(4G)基頻處理器704c、及/或其他現存世代、開發中或未來待開發世代(例如第五代(5G)、6G等)之(多個)其他基頻處理器704d。基頻電路系統704 (例如基頻處理器704a至704d之一或多者)可處理允許經由RF電路系統706與一或多個無線電網路進行通訊之各種無線電控制功能。此等無線電控制功能可包括,但不限於信號調變/解調變、編碼/解碼、射頻偏移等。在一些實施例中,基頻電路系統704的調變/解調變電路系統可包括快速傅立葉轉換(FFT)、預編碼、及/或星座圖映射/解映射功能。在一些實施例中,基頻電路系統704的編碼/解碼電路系統可包括卷積、尾碼消除卷積、渦輪、維特比(Viterbi)、及/或低密度同位檢查(LDPC)編碼器/解碼器功能。調變/解調變及編碼器/解碼器功能的實施例不受限於這些實例,並且可以在其他實施例中包括其他適合的功能。
在一些實施例中,基頻電路系統704可包括一協定堆疊之元素,舉例而言例如一演進式通用地面無線電存取網路(EUTRAN)協定之元素,包括例如實體(PHY)、媒體存取控制(MAC)、無線電鏈路控制(RLC)、封包資料收斂協定(PDCP)、及/或無線電資源控制(RRC)元素。基頻電路系統704的中央處理單元(CPU) 704e可組配來運行此協定堆疊的元素以供PHY、MAC、RLC、PDCP及/或RRC的發信號之用。在一些實施例中,此基頻電路系統可包括一或多個音訊數位信號處理器(DSP) 704f。這(多個)音訊DSP 704f可以是或可包括用於壓縮/解壓縮及回音消除的元件,並且在其他實施例中可包括其他適合的處理元件。在一些實施例中,此基頻電路系統的組件可適當地組合於一單晶片、一單晶片組中、或設置於同一電路板上。在一些實施例中,基頻電路系統704及應用電路系統702的構成組件中有一些或全部可實施在一起,舉例而言例如實施於一系統單晶片(SOC)上。
在一些實施例中,基頻電路系統704可用來進行與一或多種無線電技術相容的通訊。舉例而言,在一些實施例中,基頻電路系統704可支援與一演進式通用地面無線電存取網路(EUTRAN)及/或其他無線都會區域網路(WMAN)、一無線區域網路(WLAN)、一無線個人區域網路(WPAN)之通訊。基頻電路系統704被組配用以支援超過一種無線協定之無線電通訊的實施例可稱為多模式基頻電路系統。
RF電路系統706可允許透過一非固體介質使用已調變電磁輻射與無線網路進行通訊。在各項實施例中,RF電路系統706可包括開關、濾波器、放大器等而有助於與此無線網路進行通訊。RF電路系統706可包括一接收信號路徑,該接收信號路徑可包括用以將接收自FEM電路系統708之RF信號降頻轉換並且對基頻電路系統704提供基頻信號的電路系統。RF電路系統706亦可包括一傳送信號路徑,其可包括用以將基頻電路系統704所提供之基頻信號升頻轉換並且對FEM電路系統708提供RF輸出信號以供傳輸之用的電路系統。
在一些實施例中,RF電路系統706可包括一接收信號路徑及一傳送信號路徑。RF電路系統706的接收信號路徑可包括混頻器電路系統706a、放大器電路系統706b及濾波器電路系統706c。RF電路系統706的傳送信號路徑可包括濾波器電路系統706c及混頻器電路系統706a。RF電路系統706亦可包括用於將一頻率合成以供該接收信號路徑及該傳送信號路徑之混頻器電路系統706a使用之合成器電路系統706d。在一些實施例中,該接收信號路徑之混頻器電路系統706a可組配來基於合成器電路系統706d所提供的已合成頻率,將接收自FEM電路系統708的RF信號降頻轉換。放大器電路系統706b可組配來放大此等已降頻轉換信號,並且濾波器電路系統706c可以是組配來將不需要的信號從此等已降頻轉換信號移除以產生輸出基頻信號之一低通濾波器(LPF)或帶通濾波器(BPF)。可對基頻電路系統704提供輸出基頻信號以供進一步處理之用。在一些實施例中,此等輸出基頻信號可以是零頻基頻信號,但這非為必要條件。在一些實施例中,該接收信號路徑之混頻器電路系統706a可包含被動式混頻器,但此等實施例的範疇在這方面並不受限。
在一些實施例中,該傳送信號路徑之混頻器電路系統706a可組配來基於合成器電路系統706d所提供的已合成頻率而將輸入基頻信號升頻轉換以產生供FEM電路系統708之用的RF輸出信號。此等基頻信號可藉由基頻電路系統704來提供,並且可藉由濾波器電路系統706c來濾波。濾波器電路系統706c可包括一低通濾波器(LPF),但此等實施例之範疇在這方面並不受限。
在一些實施例中,該接收信號路徑之混頻器電路系統706a及該傳送信號路徑之混頻器電路系統706a可包括二或更多個混頻器,並且可布置成分別用於正交降頻轉換及/或升頻轉換。在一些實施例中,該接收信號路徑之混頻器電路系統706a及該傳送信號路徑之混頻器電路系統706a可包括二或更多個混頻器,並且可布置成用於影像排斥(例如哈特萊(Hartley)影像排斥)。在一些實施例中,此接收信號路徑之混頻器電路系統706a、及混頻器電路系統706a可分別布置成用於直接降頻轉換及/或直接升頻轉換。在一些實施例中,該接收信號路徑之混頻器電路系統706a及該傳送信號路徑之混頻器電路系統706a可組配成用於超外差操作。
在一些實施例中,此等輸出基頻信號及此等輸入基頻信號可以是類比基頻信號,但此等實施例的範疇在這方面並不受限。在一些交替實施例中,此等輸出基頻信號及此等輸入基頻信號可以是數位基頻信號。在這些交替實施例中,RF電路系統706可包括類比數位轉換器(ADC)及數位類比轉換器(DAC)電路系統,而基頻電路系統704可包括一用以與RF電路系統706進行通訊之數位基頻介面。
在一些雙模實施例中,可為各頻譜提供一用於處理信號的分離無線電IC,但此等實施例的範疇在這方面並不受限。
在一些實施例中,合成器電路系統706d可以是一分數N合成器或一分數N/N+1合成器,但此等實施例的範疇在這方面並無限制,因為可以有其他適合類型的頻率合成器。舉例而言,合成器電路系統706d可以是一三角積分合成器、一倍頻器、或包含具有一除頻器之一鎖相迴路的一合成器。
合成器電路系統706d可組配來基於一頻率輸入及一除法器控制輸入而將一輸出頻率合成以供RF電路系統706之混頻器電路系統706a使用。在一些實施例中,合成器電路系統706d可以是一分數N/N+1合成器。
在一些實施例中,頻率輸入可藉由一電壓控制振盪器(VCO)來提供,但這非為必要條件。除法器控制輸入可藉由基頻電路系統704或應用處理器702擇一來提供,端視所欲輸出頻率而定。在一些實施例中,一除法器控制輸入(例如N)可基於一由應用處理器702所指示的一通道而經由一查詢表來判定。
RF電路系統706的合成器電路系統706d可包括一除法器、一延遲鎖定迴路(DLL)、一多工器及一相位累加器。在一些實施例中,此除法器可以是一雙模數除法器(DMD)而該相位累加器可以是一數位相位累加器(DPA)。在一些實施例中,該DMD可組配來將該輸入信號除以N或N+1 (例如基於一進位輸出)以提供一分數分配比。在一些例示性實施例中,該DLL可包括一組串級、可調、延遲元件、一檢相器、一電荷泵以及一D型正反器。在這些實施例中,此等延遲元件可被組配用以將一VCO週期分成Nd個相等的相位封包,其中Nd是延遲線中延遲元件的數量。依此作法,此DLL提供負回授而有助於確保經過此延遲線的總延遲為一個VCO週期。
在一些實施例中,合成器電路系統706d可被組配用以產生一載波頻率作為輸出頻率,而在其他實施例中,此輸出頻率可以是此載波頻率的倍數(例如此載波頻率的兩倍、此載波頻率的四倍),並且可搭配正交產生器及除法器電路系統用於在該載波頻率產生具有多個彼此不同相位的多個信號。在一些實施例中,此輸出頻率可以是一LO頻率(fLO)。在一些實施例中,RF電路系統706可包括一IQ/極性轉換器。
FEM電路系統708可包括一接收信號路徑,該接收信號路徑可包括組配來在接收自一或多個天線710之RF信號上操作、將此等已接收信號放大、以及對RF電路系統706提供此等放大版已接收信號以供進一步處理之用的電路系統。FEM電路系統708亦可包括一傳送信號路徑,其可包括被組配用以將RF電路系統706所提供傳輸用信號放大以供一或多個天線710其中一或多者傳輸之用的電路系統。
在一些實施例中,FEM電路系統708可包括一用以在傳送模式與接收模式操作之間進行切換的TX/RX開關。此FEM電路系統可包括一接收信號路徑及一傳送信號路徑。此FEM電路系統之接收信號路徑可包括一用以將已接收RF信號放大並提供此等經放大已接收RF信號作為一輸出(例如送至RF電路系統706)的低雜訊放大器(LNA)。FEM電路系統708之傳送信號路徑可包括一用以將(例如RF電路系統706所提供之)輸入RF信號放大的功率放大器(PA)、以及一或多個用以產生RF信號以供(例如藉由一或多個天線710中一或多者進行)後續傳輸之用的濾波器。
圖8提供此無線裝置之一例示圖,例如一用戶設備(UE)、一行動電台(MS)、一行動無線裝置、一行動通訊裝置、一平板電腦、一手持話機、或其他類型之無線裝置。此無線裝置可包括一或多個天線,其被組配用以與一節點、巨集節點、低功率節點(LPN)、或傳輸站進行通訊,例如一基地台(BS)、一演進式節點B (eNB)、一基頻處理單元(BBU)、一遠距無線電頭端(RRH)、一遠距無線電設備(RRE)、一中繼站(RS)、一無線電設備(RE)、或其他類型之無線廣域網路(WWAN)接取點。此無線裝置可被組配用以使用例如,但不限於3GPP LTE、WiMAX、高速封包接取(HSPA)、藍牙及WiFi之至少一種無線通訊標準來進行通訊。此無線裝置可使用各無線通訊標準之分離天線或多種無線通訊標準之共享天線來進行通訊。此無線裝置可在一無線區域網路(WLAN)、一無線個人區域網路(WPAN)及/或一WWAN中進行通訊。此無線裝置亦可包含一無線數據機。此無線數據機舉例而言,可包含一無線無線電收發器與基頻電路系統(例如一基頻處理器)。在一項實例中,此無線數據機可調變此無線裝置經由此一或多個天線傳送之信號、以及解調變此無線裝置經由此一或多個天線接收之信號。
圖8亦提供一麥克風及一或多個揚聲器之一例示,其可用於此無線裝置之音訊輸入及輸出。此顯示螢幕可以是一液晶顯示(LCD)螢幕、或其他類型之顯示螢幕,例如一有機發光二極體(OLED)顯示器。此顯示螢幕可組配為一觸控螢幕。此觸控螢幕可使用電容性、電阻性、或另一種類型的觸控螢幕技術。一應用處理器及一圖形處理器可耦合至內部記憶體以提供處理及顯示功能。一非依電性記憶體連接埠亦可用於對一使用者提供資料輸入/輸出。此非依電性記憶體連接埠亦可用於擴充此無線裝置之記憶體功能。一鍵盤可與此無線裝置整合、或以無線方式連線至此無線裝置以提供附加使用者輸入。亦可使用此觸控螢幕提供一虛擬鍵盤。 實例
以下實例涉及特定技術實施例並指出特定特徵、元件或動作,其可經使用或按其他方式組合而獲得此等實施例。
實例1包括一種裝備,其屬於可操作用以將資訊編碼以供傳輸至一eNodeB之一用戶設備(UE),該裝備包含一或多個處理器及記憶體,被組配來:於該UE,獲取一資訊位元塊;於該UE,選擇一調變與寫碼方案;於該UE,基於該資訊位元塊之一尺寸、及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;於該UE,編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊,其中該資訊位元塊其中至少該部分乃基於該矩陣原型與該碼字子塊尺寸來編碼;於該UE,自該已編碼之碼字塊選擇一位元子集;以及於該UE,產生該位元子集以供傳輸至一eNodeB。
實例2包括實例1之裝備,其更包含一基頻處理器,可操作以:基於該資訊位元塊之該尺寸及該調變與寫碼方案來判定該矩陣原型及該碼字子塊尺寸;以及將該資訊位元塊其中至少該部分編碼以取得該已編碼之碼字塊;以及可操作以將該位元子集自該UE傳送至該eNodeB之一收發器。
實例3包括實例1至2中任何一者之裝備,其中該矩陣原型對應於一已界定碼率,其中該已界定碼率乃一為8/9之寫碼率。
實例4包括實例1至3中任何一者之裝備,其中該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例12包括一種裝備,其屬於可操作以將接收自一eNodeB之資訊解碼之一用戶設備(UE),該裝備包含一或多個處理器及記憶體,被組配來:於該UE,識別接收自該eNodeB之一位元塊,其中該位元塊與一區塊尺寸長度及一調變與寫碼方案相關聯;於該UE,基於該區塊尺寸長度及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;以及於該UE,解碼接收自該eNodeB之該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊乃基於該矩陣原型及該碼字子塊尺寸而取得。
實例13包括實例12之裝備,其中該矩陣原型對應於一已界定碼率,其中該已界定碼率乃一為8/9之寫碼率。
實例14包括實例12至13中任何一者之裝備,其中該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例22包括上有具體實現用於在一eNodeB將資訊編碼及解碼之指令的至少一個機器可讀儲存媒體,該等指令在受執行時以下程序塊:使用該eNodeB之一或多個處理器,識別用於自該eNodeB傳輸至一用戶設備(UE)之一資訊位元塊;使用該eNodeB之該一或多個處理器,基於該資訊位元塊之一尺寸、及一調變與寫碼方案,判定一低密度同位檢查(LDPC)矩陣及一碼字子塊尺寸;使用該eNodeB之該一或多個處理器,編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊,其中該資訊位元塊其中至少該部分乃基於該LDPC矩陣與該碼字子塊尺寸來編碼;使用該eNodeB之該一或多個處理器,自該已編碼之碼字塊選擇一位元子集;以及使用該eNodeB之該一或多個處理器,格式化該位元子集以供傳輸至該UE。
實例23包括實例22之至少一個機器可讀儲存媒體,其更包含在受執行時進行以下程序塊之指令:識別接收自該UE之一位元塊,其中該位元塊與一第二區塊尺寸長度及一第二調變與寫碼方案相關聯;基於該第二區塊尺寸長度及該第二調變與寫碼方案,判定一第二矩陣原型及一第二碼字子塊尺寸;以及解碼該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊乃基於該第二矩陣原型及該第二碼字子塊尺寸而取得。
實例24包括實例22至23其中任何一者之至少一個機器可讀儲存媒體,其中:該矩陣原型對應於一為8/9之寫碼率;以及該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例25包括實例22至24其中任何一者之至少一個機器可讀儲存媒體,其中: 該碼字子塊尺寸乃84,並且該矩陣原型乃:該碼字子塊尺寸乃72,並且該矩陣原型乃:該碼字子塊尺寸乃60,並且該矩陣原型乃:該碼字子塊尺寸乃48,並且該矩陣原型乃:該碼字子塊尺寸乃36,並且該矩陣原型乃:該碼字子塊尺寸乃24,並且該矩陣原型乃:該碼字子塊尺寸乃12,並且該矩陣原型乃:
實例26包括一種裝備,其屬於可操作用以將資訊編碼以供傳輸至一eNodeB之一用戶設備(UE),該裝備包含一或多個處理器及記憶體,被組配來:於該UE,獲取一資訊位元塊;於該UE,選擇一調變與寫碼方案;於該UE,基於該資訊位元塊之一尺寸、及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;於該UE,編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊,其中該資訊位元塊其中至少該部分乃基於該矩陣原型與該碼字子塊尺寸來編碼;於該UE,自該已編碼之碼字塊選擇一位元子集;以及於該UE,產生該位元子集以供傳輸至一eNodeB。
實例27包括實例26之裝備,其更包含一基頻處理器,可操作以:基於該資訊位元塊之該尺寸及該調變與寫碼方案來判定該矩陣原型及該碼字子塊尺寸;以及將該資訊位元塊其中至少該部分編碼以取得該已編碼之碼字塊;以及可操作以將該位元子集自該UE傳送至該eNodeB之一收發器。
實例28包括實例26至27中任何一者之裝備,其中該矩陣原型對應於一已界定碼率,其中該已界定碼率乃一為8/9之寫碼率。
實例29包括實例26至28中任何一者之裝備,其中該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例30包括實例26至29中任何一者之裝備,其中: 該碼字子塊尺寸乃84,並且該矩陣原型乃: 該碼字子塊尺寸乃84,並且該矩陣原型乃:該碼字子塊尺寸乃72,並且該矩陣原型乃:其中該碼字子塊尺寸乃60,並且該矩陣原型乃:該碼字子塊尺寸乃48,並且該矩陣原型乃:該碼字子塊尺寸乃36,並且該矩陣原型乃:該碼字子塊尺寸乃24,並且該矩陣原型乃:該碼字子塊尺寸乃12,並且該矩陣原型乃:
實例31包括一種裝備,其屬於可操作以將接收自一eNodeB之資訊解碼之一用戶設備(UE),該裝備包含一或多個處理器及記憶體,被組配來:於該UE,識別接收自該eNodeB之一位元塊,其中該位元塊與一區塊尺寸長度及一調變與寫碼方案相關聯;於該UE,基於該區塊尺寸長度及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;以及於該UE,解碼接收自該eNodeB之該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊乃基於該矩陣原型及該碼字子塊尺寸而取得。
實例32包括實例31之裝備,其中該矩陣原型對應於一已界定碼率,其中該已界定碼率乃一為8/9之寫碼率。
實例33包括實例31至32中任何一者之裝備,其中該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例34包括實例31至33中任何一者之裝備,其中: 該碼字子塊尺寸乃84,並且該矩陣原型乃:該碼字子塊尺寸乃72,並且該矩陣原型乃:其中該碼字子塊尺寸乃60,並且該矩陣原型乃:該碼字子塊尺寸乃48,並且該矩陣原型乃:該碼字子塊尺寸乃36,並且該矩陣原型乃:該碼字子塊尺寸乃24,並且該矩陣原型乃:該碼字子塊尺寸乃12,並且該矩陣原型乃:
實例35包括上有具體實現用於在一eNodeB將資訊編碼及解碼之指令的至少一個機器可讀儲存媒體,該等指令在受執行時以下程序塊:使用該eNodeB之一或多個處理器,識別用於自該eNodeB傳輸至一用戶設備(UE)之一資訊位元塊;使用該eNodeB之該一或多個處理器,基於該資訊位元塊之一尺寸、及一調變與寫碼方案,判定一低密度同位檢查(LDPC)矩陣及一碼字子塊尺寸;使用該eNodeB之該一或多個處理器,編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊,其中該資訊位元塊其中至少該部分乃基於該LDPC矩陣與該碼字子塊尺寸來編碼;使用該eNodeB之該一或多個處理器,自該已編碼之碼字塊選擇一位元子集;以及使用該eNodeB之該一或多個處理器,格式化該位元子集以供傳輸至該UE。
實例36包括實例35之至少一個機器可讀儲存媒體,其更包含在受執行時進行以下程序塊之指令:識別接收自該UE之一位元塊,其中該位元塊與一第二區塊尺寸長度及一第二調變與寫碼方案相關聯;基於該第二區塊尺寸長度及該第二調變與寫碼方案,判定一第二矩陣原型及一第二碼字子塊尺寸;以及解碼該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊乃基於該第二矩陣原型及該第二碼字子塊尺寸而取得。
實例37包括實例35至36其中任何一者之至少一個機器可讀儲存媒體,其中:該矩陣原型對應於一為8/9之寫碼率;以及該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例38包括實例35至37其中任何一者之至少一個機器可讀儲存媒體,其中: 該碼字子塊尺寸乃84,並且該矩陣原型乃: 該碼字子塊尺寸乃84,並且該矩陣原型乃:該碼字子塊尺寸乃72,並且該矩陣原型乃:該碼字子塊尺寸乃60,並且該矩陣原型乃:該碼字子塊尺寸乃48,並且該矩陣原型乃:該碼字子塊尺寸乃36,並且該矩陣原型乃:該碼字子塊尺寸乃24,並且該矩陣原型乃:該碼字子塊尺寸乃12,並且該矩陣原型乃:
實例39包括可操作以將資訊編碼及解碼之一eNodeB,該eNodeB包含:用於識別一資訊位元塊以供自該eNodeB傳輸至一用戶設備(UE)的手段;用於基於該資訊位元塊之一尺寸、及一調變與寫碼方案來判定一低密度同位檢查(LDPC)矩陣及一碼字子塊尺寸的手段;用於編碼該資訊位元塊其中至少一部分以取得一已編碼之碼字塊的手段,其中該資訊位元塊其中至少該部分乃基於該LDPC矩陣與該碼字子塊尺寸來編碼;用於自該已編碼之碼字塊選擇一位元子集的手段;以及用於格式化該位元子集以供傳輸至該UE的手段。
實例40包括實例39之eNodeB,其更包含:用於識別接收自該UE之一位元塊的手段,其中該位元塊與一第二區塊尺寸長度及一第二調變與寫碼方案相關聯;用於基於該第二區塊尺寸長度及該第二調變與寫碼方案來判定一第二矩陣原型及一第二碼字子塊尺寸的手段;以及用於解碼該位元塊以取得一已解碼資訊位元塊的手段,其中該已解碼資訊位元塊乃基於該第二矩陣原型及該第二碼字子塊尺寸而取得。
實例41包括實例39至40其中任何一者之eNodeB,其中:該矩陣原型對應於一為8/9之寫碼率;以及該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
實例42包括實例39至41中任何一者之eNodeB,其中: 該碼字子塊尺寸乃84,並且該矩陣原型乃: 該碼字子塊尺寸乃84,並且該矩陣原型乃:該碼字子塊尺寸乃72,並且該矩陣原型乃:該碼字子塊尺寸乃60,並且該矩陣原型乃:該碼字子塊尺寸乃48,並且該矩陣原型乃:該碼字子塊尺寸乃36,並且該矩陣原型乃:該碼字子塊尺寸乃24,並且該矩陣原型乃:該碼字子塊尺寸乃12,並且該矩陣原型乃:
各種技術、或其某些態樣或部分可採取的形式為諸如軟式磁片、光碟唯讀記憶體(CD-ROMs)、硬碟機、非暫時性電腦可讀儲存媒體、或任何其他機器可讀儲存媒體等有形媒體中具體實現的程式碼(即指令),其中當諸如一電腦之一機器載入並且執行該程式碼時,該機器變為一用於實踐此等各種技巧之裝備。一非暫時性電腦可讀儲存媒體可以是一不包括信號之電腦可讀儲存媒體。程式碼若是在可規劃電腦上執行,則此運算裝置可包括一處理器、一可由該處理器讀取之儲存媒體(包括依電性及非依電性記憶體及/或儲存元件)、至少一個輸入裝置、以及至少一個輸出裝置。該依電性及非依電性記憶體及/或儲存元件可以是一隨機存取記憶體(RAM)、可抹除可規劃唯讀記憶體(EPROM)、快閃驅動機、光學驅動機、磁性硬碟機、固態驅動機、或其他用於儲存電子資料之媒體。此節點及無線裝置亦可包括一收發器模組(即收發器)、一計數器模組(即計數器)、一處理模組(即處理器)、及/或一時脈模組(即時脈)或計時器模組(即計時器)。在一項實例中,該收發器模組經選擇之組件可位於一雲端無線電存取網路(C-RAN)中。本文中所述可實施或利用此等各種技巧之一或多個程式可使用一應用程式規劃介面(API)、可再用控制、以及類似者。此類程式可實施成用以與一電腦系統進行通訊之一高階程序性或物件導向程式規劃語言。然而,此(等)程式視所欲可實施成組合或機器語言。在任一例中,此語言可為一編譯式或解譯式語言,並且與硬體實作態樣組合。
「電路系統」一詞於本文中使用時,可意指為、屬於部分之、或包括一特定應用積體電路(ASIC)、一電子電路、一處理器(共享、專屬、或群組)、及/或記憶體(共享、專屬、或群組),其執行提供所述功能之一或多個軟體或韌體程式、一組合邏輯電路、及/或其他適合的硬體組件。在一些實施例中,此電路系統可在一或多個軟體或韌體模組中實施,或與此電路系統相關聯之功能可藉由此一或多個軟體或韌體模組來實施。在一些實施例中,電路系統可包括至少部分可在硬體中操作的邏輯。
應瞭解的是,本說明書中所述功能單元中有許多已標示為模組,以便更具體強調其實作態樣獨立性。舉例而言,可將一模組實施成包含自訂超大型積體(VLSI)電路或閘陣列、諸如邏輯晶片等現成半導體、電晶體、或其他分立組件之一硬體電路。一模組亦可實施成諸如可現場規劃閘陣列、可規劃陣列邏輯、可規劃邏輯裝置或類似者等可規劃硬體裝置。
模組亦可實施成供各種類型之處理器執行的軟體。一經識別可執行碼模組舉例來說,可包含一或多個電腦指令實體或邏輯塊,其舉例來說,可組織成一物件、程序或功能。然而,一經識別模組之執行檔可不實體位於一處,而是可包含儲存於不同位置的不同指令,其邏輯聯結在一起時,包含此模組並且達成此模組之所述目的。
一可執行碼模組的確可以是單一指令或許多指令,並且甚至可分布於數個不同碼段、不同程式及數個記憶體裝置。類似的是,運算資料在本文中可於模組內指認並說明,並且可具體實現為任何適合的形式並組織於任何適合類型的資料結構內。此運算資料可收集為單一資料集合,或可分布於不同位置,包括分布於不同儲存裝置,並且可僅作為電子信號至少部分存在於一系統或網路上。此等模組可為被動或主動,包括可操作以進行所欲功能之代理程式。
整篇本說明書對「一實例」或「例示性」之參照意味著本技術之至少一項實施例中包括搭配此實例所述之一特定特徵、結構或特性。因此,「在一實例中」或「例示性」等詞在整篇本說明書各處表達時不必然全都意指為相同的實施例。
複數個項目、結構化元件、組成元件、及/或材料於本文中使用時,可為了便利性而在一共同清單中呈現。然而,這些清單應視為仿彿此清單之各成員被個別指認為一不同且唯一的成員。因此,此清單不應有個別成員只因為其存在於一共同群組中且無相左指示,而被視為相同清單中任何其他成員之一實際均等者。另外,本技術的各項實施例和實例在本文中可意指為其各種組件的替代例。據瞭解,此類實施例、實例及替代例不視為彼此的實際均等例,而是視為本技術的不同且自主的表示型態。
再者,所述特徵、結構或特性可在一或多項實施例中以任何適合的方式來組合。以下說明中提供諸如布局、距離、網路實例等用以透徹理解本技術之實施例的許多特定細節。然而,所屬技術領域中具有通常知識者將會認知的是,本技術可以不利用此等特定細節之一或多者、或可利用其他方法、組件、布局等來實踐。在其他例子中,為了避免混淆本技術之態樣,並未展示或詳細說明眾所周知的結構、材料或操作。
儘管前述實例說明了本技術在一或多種特定應用中的原理,所屬技術領域中具有通常知識者將會明白,可按照實作態樣的形式、用法及細節施作許多修改,但不需用到發明功能,也不會脫離本技術的原理及概念。因此,無意使本技術受到下文所提申請專利範圍以外的限制。
400、500‧‧‧功能410~460、510~530、610~650‧‧‧程序塊600‧‧‧指令700‧‧‧UE裝置702‧‧‧應用電路系統704‧‧‧基頻電路系統704a~704d‧‧‧基頻處理器704e‧‧‧中央處理單元704f‧‧‧音訊數位信號處理器706‧‧‧RF電路系統706a‧‧‧混頻器電路系統706b‧‧‧放大器電路系統706c‧‧‧濾波器電路系統706d‧‧‧合成器電路系統708‧‧‧FEM電路系統710‧‧‧天線720‧‧‧節點722‧‧‧處理器724‧‧‧記憶體
本揭露之特徵與優點在搭配附圖經由以下的詳細說明後將會顯而易見,此等附圖以舉例方式一起繪示本揭露之特徵;以及其中: 圖1A至1H根據一實例,分別繪示與一為8/9之寫碼率、及12、24、36、48、60、72、84與96之子塊尺寸相對應的矩陣原型; 圖2根據一實例,繪示一種使用一所選擇矩陣原型用於編碼資訊之技巧; 圖3根據一實例,繪示一種使用一所選擇矩陣原型用於解碼資訊之技巧; 圖4根據一實例,繪示一用戶設備(UE)之功能,該用戶設備可操作用以將資訊編碼以供傳輸至一eNodeB; 圖5根據一實例,繪示一用戶設備(UE)之功能,該用戶設備可操作用以解碼接收自一eNodeB之資訊; 圖6根據一實施例,繪示上有具體實現於一eNodeB編碼及解碼資訊用之指令之一機器可讀儲存媒體的一流程圖; 圖7根據一實例,繪示一無線裝置(例如UE)及一節點(例如eNodeB)的一簡圖;以及 圖8根據一實例,繪示一無線裝置(例如UE)的一簡圖。
現將參照所示的例示性實施例,並且將會在本文中使用特定語言說明此等實施例。然而,將瞭解的是,並不意欲藉此限制本技術的範疇。
Claims (25)
- 一種用戶設備(UE)之裝備,可操作用以編碼供傳輸至一基地台之資訊,該裝備包含一或多個處理器及記憶體,被組配來:於該UE,獲取一資訊位元塊;於該UE,選擇一調變與寫碼方案;於該UE,基於該資訊位元塊之一尺寸及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;於該UE,編碼至少一部分之該資訊位元塊以取得一已編碼之碼字塊,其中至少該部分之資訊位元塊為基於該矩陣原型與該碼字子塊尺寸來編碼;於該UE,自該已編碼之碼字塊選擇一位元子集;以及於該UE,產生供傳輸至該基地台之該位元子集。
- 如請求項1之裝備,更包含:一基頻處理器,其可操作以:基於該資訊位元塊之尺寸及該調變與寫碼方案,判定該矩陣原型及該碼字子塊尺寸;以及編碼至少該部分之該資訊位元塊以取得該已編碼之碼字塊;以及可操作以將該位元子集自該UE傳送至該基地台之收發器。
- 如請求項1之裝備,其中該矩陣原型對應於一已界定碼率,其中該已界定碼率為一8/9之寫碼率。
- 如請求項1之裝備,其中該調變與寫碼方 案對應於每赫茲每符號大約5.4位元之一頻譜效率。
- 如請求項1之裝備,其中該碼字子塊尺寸為84,並且該矩陣原型為:27 27 7-23 40 76--5 49 16 37-49 80 54 28 33 46 70 78 70 82 35 80 83 79 9 27 5 16 1 0--51-45 5-53 83 46 27-48 42 0 15-24 74 13 50 58 63 48 53 22 46 76 40 40 51 18 11 10-0 0--36 5 53 65-65 66 64 52-68 16 22 43--40 8 82 64 13 72 74 40 53 29 80 57 13 36 24 0-0 0 10 3-82 76 37-37 73 73 38--46 0 61 70 32 27 38 30 76 27 49 50 76 37 27 64 35 1 49 1--0.。
- 如請求項1之裝備,其中該碼字子塊尺寸為72,並且該矩陣原型為:8 65 69-6 7 0--58 6 58 7-24 65 57 64 36 32 54 15 39 24 50 62 60 70 70 12 8 10 1 0--68-8 34-34 53 28 6-37 14 51 12-34 7 22 42 25 31 41 12 29 58 32 60 14 22 62 18 56-0 0--51 70 33 4-15 13 62 17-27 39 20 0--37 7 29 71 59 44 34 6 35 40 37 57 37 59 44 0-0 0 47 59-4 22 45-17 20 51 29--16 49 67 1 71 47 3 13 62 0 13 0 47 7 49 44 48 57 25 1--0.。
- 如請求項1之裝備,其中該碼字子塊尺寸為60,並且該矩陣原型為:38 55 54-25 54 19--18 47 55 2-10 55 52 20 5 55 17 36 28 4 59 6 31 6 22 21 33 14 1 0--38-35 44-28 11 3 19-11 8 58 59-44 4 29 47 41 54 37 47 46 14 17 50 2 24 18 40 59-0 0--47 59 34 2-8 49 8 2-48 6 53 19--59 32 9 0 53 10 4 53 19 59 6 29 44 16 55 0-0 0 47 52-33 16 36-5 31 4 36--2 51 31 14 12 31 7 55 37 11 24 59 48 3 27 59 9 13 5 1--0.。
- 如請求項1之裝備,其中該碼字子塊尺寸為48,並且該矩陣原型為:13 20 26-6 35 42--22 17 4 14-13 29 38 15 34 22 7 28 23 26 0 41 13 45 20 42 27 7 1 0--8-28 46-25 41 30 11-13 22 41 26-29 25 15 3 11 12 27 8 11 42 47 35 26 8 5 15 21-0 0--18 45 21 12-44 4 47 17-33 44 24 14--23 31 10 3 20 26 42 39 26 12 23 15 18 47 27 0-0 0 44 27-10 38 31-10 12 40 16--21 24 5 23 9 36 25 5 37 38 0 5 21 44 22 9 0 39 15 1--0.。
- 如請求項1之裝備,其中該碼字子塊尺寸為36,並且該矩陣原型為: 2 35 31-18 15 3--10 2 13 14-22 25 5 32 2 29 5 17 26 22 12 17 20 35 30 29 3 15 1 0--29-20 10-5 5 15 21-12 28 30 18-19 30 4 16 2 18 4 22 22 22 24 21 30 19 15 7 14-0 0--11 19 20 1-33 17 0 11-31 31 1 25--15 11 24 7 25 3 18 23 4 25 21 28 7 21 22 0-0 0 12 7-12 8 9-27 32 24 1--6 18 26 8 12 25 30 11 5 24 20 1 1 1 15 6 31 31 3 1--0.。
- 如請求項1之裝備,其中該碼字子塊尺寸為24,並且該矩陣原型為:20 5 6-21 8 20--13 12 6 12-15 13 1 18 13 15 9 9 3 8 9 21 22 5 10 16 14 2 1 0--4-2 21-13 9 1 10-10 10 0 16-16 7 12 4 1 7 3 19 3 6 0 14 14 15 23 7 4-0 0--19 9 2 7-2 1 8 17-12 3 2 8--13 3 17 1 16 4 2 2 1 22 1 7 0 11 20 0-0 0 23 18-15 17 21-10 16 14 21--7 2 5 6 1 1 4 0 1 18 7 19 0 5 23 14 15 17 16 1--0.。
- 如請求項1之裝備,其中該碼字子塊尺寸為12,並且該矩陣原型為:5 3 5-8 6 6--8 10 11 3-10 2 11 9 6 11 11 10 2 2 1 5 7 3 7 11 9 5 1 0--7-6 5-11 5 2 11-4 8 0 10-7 4 8 2 1 7 4 2 8 4 7 11 4 3 3 7 6-0 0--10 1 6 9-1 7 11 11-5 2 6 4--11 6 10 2 3 6 5 5 2 5 11 8 7 11 5 0-0 0 8 0-0 0 10-0 8 0 5--4 7 9 4 2 5 5 11 11 10 1 11 10 10 6 4 1 10 7 1--0.。
- 一種用戶設備(UE)之裝備,可操作用以解碼接收自一基地台之資訊,該裝備包含一或多個處理器及記憶體,被組配來:於該UE,識別接收自該基地台之一位元塊,其中該位元塊與一區塊尺寸長度及一調變與寫碼方案相關聯;於該UE,基於該區塊尺寸長度及該調變與寫碼方案,判定一矩陣原型及一碼字子塊尺寸;以及於該UE,解碼接收自該基地台之該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊為基於該矩陣原型及該碼字子塊尺寸而取得。
- 如請求項12之裝備,其中該矩陣原型對應 於一已界定碼率,其中該已界定碼率為一8/9之寫碼率。
- 如請求項12之裝備,其中該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
- 如請求項12之裝備,其中該碼字子塊尺寸為84,並且該矩陣原型為:27 27 7-23 40 76--5 49 16 37-49 80 54 28 33 46 70 78 70 82 35 80 83 79 9 27 5 16 1 0--51-45 5-53 83 46 27-48 42 0 15-24 74 13 50 58 63 48 53 22 46 76 40 40 51 18 11 10-0 0--36 5 53 65-65 66 64 52-68 16 22 43--40 8 82 64 13 72 74 40 53 29 80 57 13 36 24 0-0 0 10 3-82 76 37-37 73 73 38--46 0 61 70 32 27 38 30 76 27 49 50 76 37 27 64 35 1 49 1--0.。
- 如請求項12之裝備,其中該碼字子塊尺寸為72,並且該矩陣原型為:8 65 69-6 7 0--58 6 58 7-24 65 57 64 36 32 54 15 39 24 50 62 60 70 70 12 8 10 1 0--68-8 34-34 53 28 6-37 14 51 12-34 7 22 42 25 31 41 12 29 58 32 60 14 22 62 18 56-0 0--51 70 33 4-15 13 62 17-27 39 20 0--37 7 29 71 59 44 34 6 35 40 37 57 37 59 44 0-0 0 47 59-4 22 45-17 20 51 29--16 49 67 1 71 47 3 13 62 0 13 0 47 7 49 44 48 57 25 1--0.。
- 如請求項12之裝備,其中該碼字子塊尺寸為60,並且該矩陣原型為:38 55 54-25 54 19--18 47 55 2-10 55 52 20 5 55 17 36 28 4 59 6 31 6 22 21 33 14 1 0--38-35 44-28 11 3 19-11 8 58 59-44 4 29 47 41 54 37 47 46 14 17 50 2 24 18 40 59-0 0--47 59 34 2-8 49 8 2-48 6 53 19--59 32 9 0 53 10 4 53 19 59 6 29 44 16 55 0-0 0 47 52-33 16 36-5 31 4 36--2 51 31 14 12 31 7 55 37 11 24 59 48 3 27 59 9 13 5 1--0.。
- 如請求項12之裝備,其中該碼字子塊尺寸為48,並且該矩陣原型為:13 20 26-6 35 42--22 17 4 14-13 29 38 15 34 22 7 28 23 26 0 41 13 45 20 42 27 7 1 0--8-28 46-25 41 30 11-13 22 41 26-29 25 15 3 11 12 27 8 11 42 47 35 26 8 5 15 21-0 0--18 45 21 12-44 4 47 17-33 44 24 14--23 31 10 3 20 26 42 39 26 12 23 15 18 47 27 0-0 0 44 27-10 38 31-10 12 40 16--21 24 5 23 9 36 25 5 37 38 0 5 21 44 22 9 0 39 15 1--0.。
- 如請求項12之裝備,其中該碼字子塊尺寸 為36,並且該矩陣原型為:2 35 31-18 15 3--10 2 13 14-22 25 5 32 2 29 5 17 26 22 12 17 20 35 30 29 3 15 1 0--29-20 10-5 5 15 21-12 28 30 18-19 30 4 16 2 18 4 22 22 22 24 21 30 19 15 7 14-0 0--11 19 20 1-33 17 0 11-31 31 1 25--15 11 24 7 25 3 18 23 4 25 21 28 7 21 22 0-0 0 12 7-12 8 9-27 32 24 1--6 18 26 8 12 25 30 11 5 24 20 1 1 1 15 6 31 31 3 1--0.。
- 如請求項12之裝備,其中該碼字子塊尺寸為24,並且該矩陣原型為:20 5 6-21 8 20--13 12 6 12-15 13 1 18 13 15 9 9 3 8 9 21 22 5 10 16 14 2 1 0--4-2 21-13 9 1 10-10 10 0 16-16 7 12 4 1 7 3 19 3 6 0 14 14 15 23 7 4-0 0--19 9 2 7-2 1 8 17-12 3 2 8--13 3 17 1 16 4 2 2 1 22 1 7 0 11 20 0-0 0 23 18-15 17 21-10 16 14 21--7 2 5 6 1 1 4 0 1 18 7 19 0 5 23 14 15 17 16 1--0.。
- 如請求項12之裝備,其中該碼字子塊尺寸為12,並且該矩陣原型為:5 3 5-8 6 6--8 10 11 3-10 2 11 9 6 11 11 10 2 2 1 5 7 3 7 11 9 5 1 0--7-6 5-11 5 2 11-4 8 0 10-7 4 8 2 1 7 4 2 8 4 7 11 4 3 3 7 6-0 0--10 1 6 9-1 7 11 11-5 2 6 4--11 6 10 2 3 6 5 5 2 5 11 8 7 11 5 0-0 0 8 0-0 0 10-0 8 0 5--4 7 9 4 2 5 5 11 11 10 1 11 10 10 6 4 1 10 7 1--0.。
- 一種其上包含用於在一基地台編碼及解碼資訊之指令的至少一個非暫時性機器可讀儲存媒體,該等指令在被執行時進行下述:使用該基地台之一或多個處理器,識別供自該eNodeB傳輸至一用戶設備(UE)之一資訊位元塊;使用該基地台之該一或多個處理器,基於該資訊位元塊之一尺寸及一調變與寫碼方案,判定一低密度同位檢查(LDPC)矩陣及一碼字子塊尺寸;使用該基地台之該一或多個處理器,編碼至少一部分之該資訊位元塊以取得一已編碼之碼字塊,其中至少該部 分之該資訊位元塊為基於該LDPC矩陣與該碼字子塊尺寸來編碼;使用該基地台之該一或多個處理器,自該已編碼之碼字塊選擇一位元子集;以及使用該基地台之該一或多個處理器,格式化該位元子集以供傳輸至該UE。
- 如請求項22之非暫時性機器可讀儲存媒體,更包含在執行時進行下述之指令:識別接收自該UE之一位元塊,其中該位元塊與一第二區塊尺寸長度及一第二調變與寫碼方案相關聯;基於該第二區塊尺寸長度及該第二調變與寫碼方案,判定一第二矩陣原型及一第二碼字子塊尺寸;以及解碼該位元塊以取得一已解碼資訊位元塊,其中該已解碼資訊位元塊為基於該第二矩陣原型及該第二碼字子塊尺寸而取得。
- 如請求項22之非暫時性機器可讀儲存媒體,其中:該矩陣原型對應於一8/9之寫碼率;以及該調變與寫碼方案對應於每赫茲每符號大約5.4位元之一頻譜效率。
- 如請求項22之非暫時性機器可讀儲存媒體,其中:該碼字子塊尺寸為84,並且該矩陣原型為: 27 27 7-23 40 76--5 49 16 37-49 80 54 28 33 46 70 78 70 82 35 80 83 79 9 27 5 16 1 0--51-45 5-53 83 46 27-48 42 0 15-24 74 13 50 58 63 48 53 22 46 76 40 40 51 18 11 10-0 0--36 5 53 65-65 66 64 52-68 16 22 43--40 8 82 64 13 72 74 40 53 29 80 57 13 36 24 0-0 0 10 3-82 76 37-37 73 73 38--46 0 61 70 32 27 38 30 76 27 49 50 76 37 27 64 35 1 49 1-0;或該碼字子塊尺寸為72,並且該矩陣原型為:8 65 69-6 7 0--58 6 58 7-24 65 57 64 36 32 54 15 39 24 50 62 60 70 70 12 8 10 1 0--68-8 34-34 53 28 6-37 14 51 12-34 7 22 42 25 31 41 12 29 58 32 60 14 22 62 18 56-0 0--51 70 33 4-15 13 62 17-27 39 20 0--37 7 29 71 59 44 34 6 35 40 37 57 37 59 44 0-0 0 47 59-4 22 45-17 20 51 29--16 49 67 1 71 47 3 13 62 0 13 0 47 7 49 44 48 57 25 1--0;或該碼字子塊尺寸為60,並且該矩陣原型為:38 55 54-25 54 19--18 47 55 2-10 55 52 20 5 55 17 36 28 4 59 6 31 6 22 21 33 14 1 0--38-35 44-28 11 3 19-11 8 58 59-44 4 29 47 41 54 37 47 46 14 17 50 2 24 18 40 59-0 0--47 59 34 2-8 49 8 2-48 6 53 19--59 32 9 0 53 10 4 53 19 59 6 29 44 16 55 0-0 0 47 52-33 16 36-5 31 4 36--2 51 31 14 12 31 7 55 37 11 24 59 48 3 27 59 9 13 5 1--0;或該碼字子塊尺寸為48,並且該矩陣原型為:13 20 26-6 35 42--22 17 4 14-13 29 38 15 34 22 7 28 23 26 0 41 13 45 20 42 27 7 1 0--8-28 46-25 41 30 11-13 22 41 26-29 25 15 3 11 12 27 8 11 42 47 35 26 8 5 15 21-0 0--18 45 21 12-44 4 47 17-33 44 24 14--23 31 10 3 20 26 42 39 26 12 23 15 18 47 27 0-0 0 44 27-10 38 31-10 12 40 16--21 24 5 23 9 36 25 5 37 38 0 5 21 44 22 9 0 39 15 1--0;或該碼字子塊尺寸為36,並且該矩陣原型為:2 35 31-18 15 3--10 2 13 14-22 25 5 32 2 29 5 17 26 22 12 17 20 35 30 29 3 15 1 0--29-20 10-5 5 15 21-12 28 30 18-19 30 4 16 2 18 4 22 22 22 24 21 30 19 15 7 14-0 0--11 19 20 1-33 17 0 11-31 31 1 25--15 11 24 7 25 3 18 23 4 25 21 28 7 21 22 0-0 0 12 7-12 8 9-27 32 24 1--6 18 26 8 12 25 30 11 5 24 20 1 1 1 15 6 31 31 3 1--0;或該碼字子塊尺寸為24,並且該矩陣原型為:20 5 6-21 8 20--13 12 6 12-15 13 1 18 13 15 9 9 3 8 9 21 22 5 10 16 14 2 1 0--4-2 21-13 9 1 10-10 10 0 16-16 7 12 4 1 7 3 19 3 6 0 14 14 15 23 7 4-0 0--19 9 2 7-2 1 8 17-12 3 2 8--13 3 17 1 16 4 2 2 1 22 1 7 0 11 20 0-0 0 23 18-15 17 21-10 16 14 21--7 2 5 6 1 1 4 0 1 18 7 19 0 5 23 14 15 17 16 1--0;或該碼字子塊尺寸為12,並且該矩陣原型為: 5 3 5-8 6 6--8 10 11 3-10 2 11 9 6 11 11 10 2 2 1 5 7 3 7 11 9 5 1 0--7-6 5-11 5 2 11-4 8 0 10-7 4 8 2 1 7 4 2 8 4 7 11 4 3 3 7 6-0 0--10 1 6 9-1 7 11 11-5 2 6 4--11 6 10 2 3 6 5 5 2 5 11 8 7 11 5 0-0 0 8 0-0 0 10-0 8 0 5--4 7 9 4 2 5 5 11 11 10 1 11 10 10 6 4 1 10 7 1--0.。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662274545P | 2016-01-04 | 2016-01-04 | |
US62/274,545 | 2016-01-04 | ||
WOPCT/US16/32931 | 2016-05-17 | ||
PCT/US2016/032931 WO2017119922A1 (en) | 2016-01-04 | 2016-05-17 | Encoding and decoding using low-density parity-check matrices |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201725868A TW201725868A (zh) | 2017-07-16 |
TWI722063B true TWI722063B (zh) | 2021-03-21 |
Family
ID=56096706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105139901A TWI722063B (zh) | 2016-01-04 | 2016-12-02 | 使用低密度同位檢查矩陣之編碼及解碼技術 |
Country Status (4)
Country | Link |
---|---|
CN (1) | CN108370284B (zh) |
HK (1) | HK1258269A1 (zh) |
TW (1) | TWI722063B (zh) |
WO (1) | WO2017119922A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6930373B2 (ja) * | 2017-10-31 | 2021-09-01 | ソニーグループ株式会社 | 送信装置及び送信方法 |
WO2019191923A1 (en) * | 2018-04-04 | 2019-10-10 | Qualcomm Incorporated | Techniques and apparatuses for codeword bit selection for rate-compatible polar coding |
CN109298967A (zh) * | 2018-10-24 | 2019-02-01 | 江苏华存电子科技有限公司 | 一种闪存组件错误率调变核编译码速率节省耗电量的方法 |
CN111277354B (zh) * | 2018-12-04 | 2023-03-10 | 华为技术有限公司 | 低密度奇偶校验ldpc码的编译码方法、相关装置 |
WO2021253158A1 (en) * | 2020-06-15 | 2021-12-23 | Zte Corporation | Wireless data transmissions using parity blocks |
WO2024036634A1 (zh) * | 2022-08-19 | 2024-02-22 | 华为技术有限公司 | 编码方法、译码方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050289437A1 (en) * | 2004-06-24 | 2005-12-29 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
US20080109699A1 (en) * | 2006-10-18 | 2008-05-08 | Nokia Corporation | Method, apparatus and computer program product providing for data block encoding and decoding |
TW201025956A (en) * | 2008-09-09 | 2010-07-01 | Qualcomm Inc | Common mode and unified frame format |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
CN101076946B (zh) * | 2004-06-24 | 2012-05-30 | Lg电子株式会社 | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 |
US8341492B2 (en) * | 2008-07-28 | 2012-12-25 | Broadcom Corporation | Quasi-cyclic LDPC (low density parity check) code construction |
-
2016
- 2016-05-17 CN CN201680071127.XA patent/CN108370284B/zh active Active
- 2016-05-17 WO PCT/US2016/032931 patent/WO2017119922A1/en active Application Filing
- 2016-12-02 TW TW105139901A patent/TWI722063B/zh active
-
2019
- 2019-01-15 HK HK19100633.2A patent/HK1258269A1/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050289437A1 (en) * | 2004-06-24 | 2005-12-29 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
US20080109699A1 (en) * | 2006-10-18 | 2008-05-08 | Nokia Corporation | Method, apparatus and computer program product providing for data block encoding and decoding |
TW201025956A (en) * | 2008-09-09 | 2010-07-01 | Qualcomm Inc | Common mode and unified frame format |
US8467331B2 (en) * | 2008-09-09 | 2013-06-18 | Qualcomm Incorporated | Common mode and unified frame format |
Also Published As
Publication number | Publication date |
---|---|
HK1258269A1 (zh) | 2019-11-08 |
TW201725868A (zh) | 2017-07-16 |
WO2017119922A1 (en) | 2017-07-13 |
CN108370284A (zh) | 2018-08-03 |
CN108370284B (zh) | 2021-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10999010B2 (en) | Rate matching using low-density parity-check codes | |
TWI722063B (zh) | 使用低密度同位檢查矩陣之編碼及解碼技術 | |
TWI717473B (zh) | 用於混合式自動重送請求(harq)之傳輸的極化碼 | |
US11784750B2 (en) | HARQ for advanced channel codes | |
TWI756189B (zh) | 用於具有低密度同位檢查碼之碼率相容操作之通訊設備及非暫態電腦可讀取儲存媒體 | |
US20210329641A1 (en) | Scrambling for control messages | |
KR101909549B1 (ko) | 폴라 코드 레이트 매칭 방법과 장치, 및 무선 통신 장치 | |
CN110214420B (zh) | 基于互信息的递归极化码构建 | |
TWI695589B (zh) | 資訊有效率的錯誤校正編碼 | |
US10911071B2 (en) | Apparatus, method and system to support codes with variable codeword lengths and information lengths | |
US10608665B2 (en) | Method and apparatus for error correction coding in communication | |
US10396878B2 (en) | Channel coding and interleaving for control and user data in the physical uplink shared channel | |
JP2023126812A (ja) | ブロック符号化のためのレートマッチング | |
WO2017078784A1 (en) | Adaptive packet retransmission systems | |
WO2018080569A1 (en) | Channel coding schemes for 5g wearables | |
WO2017074299A1 (en) | Differential cqi reporting for optimizing throughput of systems operating on link adaptation |