CN108370284A

CN108370284A - 使用低密度奇偶校验矩阵进行编码和解码

Info

Publication number: CN108370284A
Application number: CN201680071127.XA
Authority: CN
Inventors: 阿吉特·尼姆巴尔科; 徐涛
Original assignee: Intel IP Corp
Current assignee: Apple Inc
Priority date: 2016-01-04
Filing date: 2016-05-17
Publication date: 2018-08-03
Anticipated expiration: 2036-05-17
Also published as: HK1258269A1; WO2017119922A1; TWI722063B; CN108370284B; TW201725868A

Abstract

公开了一种用于可操作用于对信息进行编码以供发送到eNodeB的用户设备(UE)的技术。UE可以获取信息比特块。UE可以选择调制和编码方案。UE可以基于信息比特块的大小以及调制和编码方案来确定矩阵原型和码字子块大小。UE可以对信息比特块的至少一部分进行编码以获得编码的码字块。信息比特块的至少一部分可以基于矩阵原型和码字子块大小被编码。UE可以从编码的码字块中选择比特子集。UE可以生成比特子集以供发送到eNodeB。

Description

使用低密度奇偶校验矩阵进行编码和解码

背景技术

无线移动通信技术使用各种标准和协议在节点(例如，发送站)和无线设备(例如，移动设备)之间发送数据。一些无线设备在下行链路(DL)传输中使用正交频分多址(OFDMA)进行通信，并且在上行链路(UL)中使用单载波频分多址(SC-FDMA)进行通信。使用正交频分复用(OFDM)进行信号发送的标准和协议包括第三代合作伙伴计划(3GPP)长期演进(LTE)、电气和电子工程师协会(IEEE)702.16标准(例如，702.16e、702.16m)(其通常被行业组织称为WiMAX(全球微波接入互操作性))、和IEEE 702.11标准(其通常被行业组织称为WiFi)。

在3GPP无线电接入网(RAN)LTE系统中，节点可以是与无线设备(称为用户设备(UE))进行通信的无线电网络控制器(RNC)和演进通用陆地无线电接入网(E-UTRAN)节点B(也通常表示为演进节点B、增强节点B、eNodeB、或eNB)的组合。下行链路(DL)发送可以是从节点(例如，eNodeB)到无线设备(例如，UE)的通信，并且上行链路(UL)发送可以是从无线设备到节点的通信。

附图说明

结合附图根据以下详细描述，本公开的特征和优点将变得显而易见，以下详细描述和附图以示例的方式一起示出了本公开的特征；并且其中：

图1A至图1H示出了根据示例的分别对应于8/9的编码率和12、24、36、48、60、72、84、和96的子块大小的矩阵原型；

图2示出了根据示例的使用选择的矩阵原型对信息进行编码的技术；

图3示出了根据示例的使用选择的矩阵原型对信息进行解码的技术；

图4描绘了根据示例的可操作用于对信息进行编码以供发送到eNodeB的用户设备(UE)的功能；

图5描绘了根据示例的可操作用于对从eNodeB接收到的信息进行解码的用户设备(UE)的功能；

图6描绘了根据示例的具有体现在其上的用于在eNodeB处对信息进行编码和解码的指令的机器可读存储介质的流程图；

图7示出了根据示例的无线设备(例如，UE)和节点(例如，eNodeB)的图示；和

图8示出了根据示例的无线设备(例如，UE)的图示。

现在将参考示出的示例性实施例，并且本文将使用特定语言来描述它们。然而应该理解的是，这不旨在限制技术的范围。

具体实施方式

在公开和描述本技术之前，应该理解的是，如相关领域的普通技术人员将认识到的，该技术不限于本文公开的特定结构、处理动作、或材料，而是延伸至它们的等同物。还应该理解的是，本文使用的术语仅用于描述特定示例的目的，而不旨在是限制性的。不同附图中的相同附图标记表示相同的元素。流程图和过程中提供的数字是为了清楚地示出动作和操作而提供的，并且不一定表示特定顺序或序列。

示例实施例

下面提供技术实施例的初始概述，并且稍后详细描述特定技术实施例。该初始概述旨在帮助读者更快地理解技术，但不旨在确定技术的关键特征或必要特征，也不旨在限制所要求保护的主题的范围。

信息可以通过通信信道从发送器被发送到接收器。通信信道中固有的噪声可以在发送的信息中产生错误。为了减轻通信信道中噪声的影响，冗余可以被包括在发送中，并且冗余可以使得接收器能够准确地重新构造原始信息，而不管通信信道中的噪声。冗余允许接收器检测在发送期间可能发生的有限数量的错误，并且通常在不重新发送的情况下校正这些错误。

可以使用多种可能的编码方案来确定要包括在发送的信息中的冗余的数量和性质。冗余可以是被添加到发送的信息中的冗余比特的形式。编码方案可以根据期望错误校正水平、解码复杂度、定位/校正错误或从错误中恢复的能力、校正突发错误的能力、和其他各种特性而不同。此外，针对特定编码方案可以有多个码，其中码可以根据信息比特的数量和冗余比特(或有时也称为奇偶比特)的数量而不同。码可以是系统的或非系统的。针对系统码，冗余比特可以被添加到例如信息比特流的末尾。针对非系统码，信息比特中的一些或全部可以不存在于发送的比特流中。

编码方案和实际码可以根据各种标准被选择使用。例如，这些标准包括发送系统的预期块错误率(BLER)、期望BLER、与特定码相关联的发送开销量、用于处理码的处理量等。此外，可以基于使用的编码方案来确定最大错误部分(或可以被校正的丢失比特)，因此不同的编码方案可以适用于不同的条件。

可以用于对嘈杂通信信道中的信息进行编码和解码的一个示例性码是低密度奇偶校验(LDPC)码。LDPC码是错误校正码(即，可以用于前向错误校正或信道编码的码)。换句话说，发送器可以使用LDPC码以冗余方式对数据进行编码，并且接收器可以使用LDPC解码算法(例如，置信传播)对数据进行解码，使得发送中的任意错误被校正。LDPC码是具有包括二进制0和1的奇偶校验矩阵的奇偶校验码。奇偶校验矩阵可以根据矩阵维度(例如，信息块长度和奇偶校验的数量)、每列中1的数量、和每行中1的数量来定义。奇偶校验矩阵中的1可以在奇偶校验矩阵内随机分布。为了高效的编码/解码，奇偶校验矩阵可以使用每列和每行中仅具有单个1的子矩阵来形成。因此，针对给定的码，通过针对子矩阵选择不同的维度，可以形成具有不同的块长度的多个奇偶校验矩阵。

在本技术中，LDPC码可以用于3GPP系统，例如，第五代(5G)蜂窝系统。LDPC码可以包括支持定义的编码率的奇偶校验矩阵。定义的编码率可以指示有用的(非冗余的)数据流的比例。例如，如果编码率是k/n，则针对每k个比特的有用信息，编码器生成n个比特的总码字，其中n-k是冗余比特或奇偶比特。在具体示例中，本技术描述了具有(提供8/9的编码率并且可以支持每秒5千兆比特(Gbps)的数据速率的)奇偶校验矩阵的LDPC码。奇偶校验矩阵可以用于支持不同的块大小。此外，这些奇偶校验矩阵可以专门针对5G应用，因此优于简单地重用802.11n LDPC奇偶校验矩阵。

在一个示例中，3GPP LTE标准支持自适应调制和编码方案。例如，3GPP LTE标准支持资源分配、调制和编码方案、分组大小(或传送块大小)、和速率兼容信道编码的粒度集合。自适应调制和编码方案可以基于具有用于递增冗余(IR)混合自动重传请求(HARQ)支持的循环缓冲速率匹配的turbo码。

针对256正交幅度调制(QAM)，支持的频谱效率集合的范围可以从每赫兹每秒0.1比特(bpsHz)到7.6bps/Hz。调制和编码方案(MCS)等级可以被定义为对应于大约1分贝(dB)步长。速率兼容信道编码可以用于根据选择的MCS等级以任意编码率对分组或传送块(TB)进行编码，并且可以定义多个冗余版本以支持HARQ操作。

在一个示例中，802.11n/1lac LDPC码设计基于编码率和块大小的有限集合。PHY协议数据单元(PPDU)编码规则可以用于对分组进行编码，并且在可用信道资源上发送分组。PPDU编码规则可以包括针对编码和发送分组的用于缩短和删余(puncturing)的机制。在缩短机制中，小尺寸的分组可以被零填充并且用奇偶校验矩阵进行编码，并且该零填充可以在编码之后被移除以实现有效的较低编码率。在删余机制中，分组可以用奇偶校验矩阵进行编码，并且奇偶比特在编码之后可以被删余以增加有效编码率。

在一个示例中，已经在无线技术标准(例如，IEEE802.11n、IEEE802.11ac、和IEEE802ad)中采用了结构化的LDPC码。基于移位单位矩阵的结构化LDPC码可以允许促进高吞吐量编码和解码的矢量化操作。此外，结构化的LDPC码提供用于支持各种块大小和编码率的框架。

在一个示例中，LDPC码可以具有码字长度n＝z·n_b、信息块k＝z·k_b、和移位大小或子块大小z。LDPC码可以具有编码率r＝k/n＝k_b/n_b，其中LDPC码的(如下定义的)矩阵原型具有维度n_b-k_b x n_b。LDPC编码器可以将信息块i＝i₀,i₁,i₂...i_k-1编码为大小为n的码字c，c＝(c₀,c₁,….c_k-1,c_k….c_n-1)。在系统编码中，码字的前k个比特通常与信息比特相同，即，c_j＝i_j，其中j＝0到k-1。码字c满足奇偶校验方程H·c^T＝0，其中H是n-kx n奇偶校验矩阵。换句话说，LDPC码可以具有特定编码率，并且针对给定数量的信息比特，奇偶校验比特可以被添加到信息比特。奇偶校验比特可以通过求解奇偶校验方程(H·c^T＝0)来获得。

在一个示例中，在这些结构化的LDPC码中，每个奇偶校验矩阵可以被划分为大小为z x z的方块或子矩阵，其中z是整数。这些子矩阵可以是单位矩阵(或移位单位矩阵)或空矩阵的循环置换。循环置换矩阵P_i可以通过将列向右循环移位i元素从zxz单位矩阵获得。

下面示出了三个不同的示例性子矩阵(P₀、P₄和P₂)。矩阵P₀是zxz单位矩阵，其中z＝5。矩阵P₀向右移位值0。矩阵P₄指示向右移位值4的单位矩阵。换句话说，矩阵P₀的每一行循环旋转4以产生P₄。类似地，P₂向右移位值2。因此，矩阵P₀的每一行循环旋转2以产生P₂。此外，在子矩阵的每个元素都是0时，可以使用空矩阵。

在一个示例中，矩阵H_r89_z96如下所示。

矩阵H_r89_z96是针对8/9的编码率，具有等于96的子矩阵维度(或z)，并且码字长度等于3456。在矩阵H_r89_z96中，每个非负整数i表示循环置换矩阵P_i，并且负整数项(-1)或空项(-)表示空或零子矩阵。矩阵H_r89_z96有4行36列。为了实现8/9的编码率，奇偶校验矩阵可以对32*96的信息大小进行编码以得到36*96的码字，其中32*96是信息比特，并且4*96是码字比特。在这种情况下，n_b＝36，k_b＝32，并且n_b-k_b＝4。矩阵H_r89_z96中的第一项是31。31与P₃₁类似。换句话说，96x96的单位矩阵向右旋转值31，并且该子矩阵对应于矩阵H_r89_z96中的31。类似地，矩阵H_r89_z96中的第二项是1，这指示96x96单位矩阵向右旋转值1，并且该子矩阵对应于矩阵H_r89_z96中的1。矩阵H_r89_z96可以被称为矩阵原型。矩阵原型主要用作简写符号。

针对5G蜂窝系统，针对8/9的编码率，可以针对不同的移位大小定义支持的码字大小。例如，支持的移位大小(z)可以包括12、24、36、48、60、72、84和96。假设维度为4x 36(即，n_b＝36并且k_b＝32)的矩阵原型，这对应于z x 36的码字块大小，其分别等于432、864、1296、1728、2160、2592、3024和3456。4x 36矩阵产生(36–4)/36或8/9的编码率。可以针对每个码字块大小提供矩阵原型。为了对这些矩阵原型中的每个矩阵原型进行解码，可以将每行作为奇偶校验方程进行处理。矩阵原型行中的虚线项可以参与奇偶校验方程(即，H·c^T＝0)，而矩阵原型行中的非虚线项不参与奇偶校验方程。

图1A至图1H分别示出了对应于8/9的编码率和12、24、36、48、60、72、84和96的子块大小的矩阵原型。

如图1A所示，子块大小或移位大小(z)为12的矩阵H_r89_z12是如下所示的4x 36矩阵：

如图1B所示，子块大小或移位大小(z)为24的矩阵H_r89_z24是如下所示的4x 36矩阵：

如图1C所示，子块大小或移位大小(z)为36的矩阵H_r89_z36是如下所示的4x 36矩阵：

如图1D所示，子块大小或移位大小(z)为48的矩阵H_r89_z48是如下所示的4x 36矩阵：

如图1E所示，子块大小或移位大小(z)为60的矩阵H_r89_z60是如下所示的4x 36矩阵：

如图1F所示，子块大小或移位大小(z)为72的矩阵H_r89_z72是如下所示的4x 36矩阵：

如图1G所示，子块大小或移位大小(z)为84的矩阵H_r89_z84是如下所示的4x 36矩阵：

如图1H所示，子块大小或移位大小(z)为96的矩阵H_r89_z96是如下所示的4x 36矩阵：

在一个示例中，原型矩阵可以被设计为在与原型矩阵相对应的Tanner图中减少长度为4和长度为6的循环的数量。在构建原型矩阵时，在针对每个项分配移位大小时，算法可以运行不同的候选值，并且选择最小化循环数量的合适值。一般而言，Tanner图是用于说明指定错误校正码的约束或方程的二部图。在编码理论中，Tanner图可以用来从较小码构造较长码，并且编码器和解码器都可以使用Tanner图。因为原型矩阵在与原型矩阵相对应的Tanner图中减少长度为4和长度为6的循环的数量，所以与这些原型矩阵相对应的LDPC码具有良好的块错误率性能和相对低的错误平层(error floor)。

图2示出了用于使用选择的矩阵原型对信息进行编码的示例性技术。发送设备可以获取用于发送的信息块。信息块可以包括信息比特(i)。发送设备可以识别与发送相关联的调制和编码方案。发送设备可以基于信息块的大小以及调制和编码方案来确定矩阵原型和子块大小。在一些情况下，要使用的矩阵原型和子块大小可以由请求发送的实体明确指示。选择的矩阵原型和相应子块大小可以是图1A至图1H中示出的矩阵原型中的一个。发送设备可以基于矩阵原型和子块大小对信息块的至少一部分进行编码以获得编码的码字(c)。发送设备可以从编码的码字中选择比特集合(d)以供发送到接收设备。作为非限制性示例，编码的码字的起始比特可以被选择以供发送。

例如，信息块大小可以是3072比特，并且调制和编码方案可以对应于每赫兹每符号5.4比特的频谱效率，其在64-QAM处对应于5.4/6＝0.9的编码率。因为可以使用编码率8/9的奇偶校验矩阵来支持该编码率，所以发送设备可以确定对应于3072/32＝96的子块大小的矩阵原型(如图1H所示)。矩阵原型和子块大小可以用于对信息块进行编码，并且获得码字比特。在获得码字比特之后，发送设备可以从码字比特中选择比特集合(例如，3072/0.9，舍入到最接近的6的倍数，其是针对64-QAM的调制阶数)以获得用于发送的比特。这些比特可以对应于每赫兹每符号5.4比特的MCS。发送设备可以将该比特集合发送到接收设备。

图3示出了使用选择的矩阵原型对信息进行解码的示例性技术。接收设备可以获取接收到的比特块(y)、信息块大小的长度、以及相关联的调制和编码方案。接收设备可以从发送设备接收比特块(y)。接收设备可以基于调制和编码方案以及信息块大小来确定矩阵原型和子块大小。选择的矩阵原型和相应子块大小可以是图1A至图1H中示出的矩阵原型中的一个。接收块可以基于矩阵原型和子块大小对接收到的比特块进行解码以获得估计的信息块(i)。

在一个示例中，接收设备可以使用分层置信传播方案或用于对LDPC码进行解码的另一解码技术，来对接收到的比特块进行解码。例如，分层置信传播方案可以用于对奇偶校验矩阵进行解码。如果在奇偶校验矩阵中存在定义的行数量，则每个行可以被认为是一个层。置信传播可以逐行来求解奇偶校验方程。第一行可以处理其奇偶校验方程，并且第一行的结果可以传递到第二行。第二行可以使用先前结果来处理其奇偶校验方程，并且第二行可以将其结果传递到第三行，依此类推。

如图4所示，另一示例提供了可操作用于对信息进行编码以供发送到eNodeB的用户设备(UE)的功能400。UE可以包括一个或多个处理器和存储器，被配置为：在UE处获取信息比特块(如框410中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处选择调制和编码方案(如框420中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处基于信息比特块的大小以及调制和编码方案来确定矩阵原型和码字子块大小(如框430中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处对信息比特块的至少一部分进行编码以获得编码的码字块，其中，信息比特块的至少一部分是基于矩阵原型和码字子块大小被编码的(如框440中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处从编码的码字块中选择比特子集(如框450中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处生成比特子集以供发送到eNodeB(如框460中所示)。

如图5所示，另一示例提供了可操作用于对从eNodeB接收到的信息进行解码的用户设备(UE)的功能500。UE可以包括一个或多个处理器和存储器，被配置为：在UE处识别从eNodeB接收到的比特块，其中，比特块与块大小长度以及调制和编码方案相关联(如框510中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处基于块大小长度以及调制和编码方案来确定矩阵原型和码字子块大小(如框520中所示)。UE可以包括一个或多个处理器和存储器，被配置为：在UE处对从eNodeB接收到的比特块进行解码以获得解码的信息比特块，其中，解码的信息比特块是基于矩阵原型和码字子块大小获得的(如框530中所示)。

如图6所示，另一示例提供了具有体现在其上的用于在eNodeB处对信息进行编码和解码的指令600的至少一个机器可读存储介质。指令可以在机器上被执行，其中指令被包括在至少一个计算机可读介质或一个非暂态机器可读存储介质上。指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器来识别信息比特块以供从eNodeB发送到用户设备(UE)(如框610中所示)。指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器基于信息比特块的大小以及调制和编码方案来确定低密度奇偶校验(LDPC)矩阵和码字子块大小(如框620中所示)。指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器对信息比特块的至少一部分进行编码以获得编码的码字块，其中，信息比特块的至少一部分是基于LDPC矩阵和码字子块大小被编码的(如框630中所示)。指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器从编码的码字块中选择比特子集(如框640中所示)。指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器来格式化比特子集以供在E-UTRAN中发送到UE(如框650中所示)。

图7提供了用户设备(UE)设备700和节点720的示例图示。UE设备700可以包括无线设备、移动台(MS)、移动无线设备、移动通信设备、平板电脑、手机、或其他类型的无线设备。UE设备700可以包括被配置为与节点720或发送站(例如，基站(BS)、演进节点B(eNB)、基带单元(BBU)、远程无线电头端(RRH)、远程无线电设备(RRE)、中继站(RS)、无线电设备(RE)、远程无线电单元(RRU)、中央处理模块(CPM)、或其他类型的无线广域网(WWAN)接入点)进行通信的一个或多个天线。节点720可以包括一个或多个处理器722和存储器724。UE设备700可以被配置为使用至少一个无线通信标准(包括3GPPLTE、WiMAX、高速分组接入(HSPA)、蓝牙、和WiFi)进行通信。UE设备700可以使用针对每个无线通信标准的单独天线或针对多个无线通信标准的共享天线来进行通信。UE设备700可以在无线局域网(WLAN)、无线个域网(WPAN)、和/或WWAN中进行通信。

在一些实施例中，UE设备700可以包括至少如图所示耦合在一起的应用电路702、基带电路704、射频(RF)电路706、前端模块(FEM)电路78、以及一个或多个天线710。

应用电路702可以包括一个或多个应用处理器。例如，应用电路702可以包括电路，例如但不限于一个或多个单核或多核处理器。(一个或多个)处理器可以包括通用处理器和专用处理器(例如，图形处理器、应用处理器等)的任意组合。处理器可以与存储介质相耦合和/或可以包括存储介质，并且可被配置为执行存储介质中所存储的指令以使得各种应用和/或操作系统能够在系统上运行。

基带电路704可以包括电路，例如但不限于一个或多个单核或多核处理器。基带电路704可以包括一个或多个基带处理器和/或控制逻辑，以处理从RF电路706的接收信号路径接收到的基带信号，并且生成用于RF电路706的发送信号路径的基带信号。基带电路704可以与应用电路702相接合以生成和处理基带信号，并且控制RF电路706的操作。例如，在一些实施例中，基带电路704可以包括第二代(2G)基带处理器704a、第三(3G)基带处理器704b、第四代(4G)基带处理器704c、和/或用于其他现有世代、开发中的世代、或未来将要开发的世代(例如，第五代(5G)、6G等)的(一个或多个)其他基带处理器704d。基带电路704(例如，基带处理器704a-d中的一个或多个)可以处理使得能够经由RF电路706来与一个或多个无线电网络进行通信的各种无线电控制功能。无线电控制功能可以包括但不限于：信号调制/解调、编码/解码、无线电频移等。在一些实施例中，基带电路704的调制/解调电路可以包括快速傅里叶变换(FFT)、预编码、和/或星座映射/解映射功能。在一些实施例中，基带电路704的编码/解码电路可以包括卷积、咬尾(tail-biting)卷积、turbo、维特比(Viterbi)、和/或低密度奇偶校验(LDPC)编码器/解码器功能。调制/解调和编码器/解码器功能的实施例不限于这些示例，并且在其他实施例中可以包括其他适当的功能。

在一些实施例中，基带电路704可以包括协议堆栈的要素，例如，演进通用地面无线电接入网(EUTRAN)协议的要素，包括例如物理(PHY)要素、介质访问控制(MAC)要素、无线电链路控制(RLC)要素、分组数据汇聚协议(PDCP)要素、和/或无线电资源控制(RRC)要素。基带电路704的中央处理单元(CPU)704e可被配置为运行用于PHY、MAC、RLC、PDCP、和/或RRC层的信令的协议堆栈的要素。在一些实施例中，基带电路可以包括一个或多个音频数字信号处理器(DSP)704f。(一个或多个)音频DSP 704f可以是或包括用于压缩/解压缩以及回声消除的元件，并且在其他实施例中可以包括其它适当的处理元件。在一些实施例中，基带电路的组件可被适当地组合在单个芯片或单个芯片组中、或被布置在同一电路板上。在一些实施例中，可以例如在片上系统(SOC)上一起实现基带电路704和应用电路702的组成组件中的一些或全部组成组件。

在一些实施例中，基带电路704可以提供与一个或多个无线电技术相兼容的通信。例如，在一些实施例中，基带电路704可以支持与演进通用地面无线电接入网(EUTRAN)和/或其他无形城域网(WMAN)、无线局域网(WLAN)、无线个人区域网(WPAN)进行通信。基带电路704被配置为支持多于一个无线协议的无线电通信的实施例可被称为多模基带电路。

RF电路706可以使得能够通过非固体介质来使用经调制的电磁辐射与无线网络进行通信。在各个实施例中，RF电路706可以包括开关、滤波器、放大器等以促进与无线网络进行通信。RF电路706可以包括接收信号路径，该接收信号路径可以包括对从FEM电路708接收到的RF信号进行下变频并且将基带信号提供给基带电路704的电路。RF电路706还可以包括发送信号路径，该发送信号路径可以包括对基带电路704所提供的基带信号进行上变频并且将RF输出信号提供给FEM电路708以用于传输的电路。

在一些实施例中，RF电路706可以包括接收信号路径和发送信号路径。RF电路706的接收信号路径可以包括混频器电路706a、放大器电路706b、以及滤波器电路706c。RF电路706的发送信号路径可以包括滤波器电路706c和混频器电路706a。RF电路706还可以包括合成器电路706d，该合成器电路706d用于合成频率以供由接收信号路径和发送信号路径的混频器电路706a使用。在一些实施例中，接收信号路径的混频器电路706a可被配置为基于合成器电路706d所提供的合成频率来对从FEM电路708接收到的RF信号进行下变频。放大器电路706b可被配置为放大经下变频的信号，并且滤波器电路706c可以是被配置为从经下变频的信号移除不需要的信号以生成输出基带信号的低通滤波器(LPF)或带通滤波器(BPF)。可以将输出基带信号提供给基带电路704以供进一步处理。在一些实施例中，输出基带信号可以是零频基带信号，但这不是必须的。在一些实施例中，接收信号路径的混频器电路706a可以包括无源混频器，但实施例的范围在这方面不被限制。

在一些实施例中，发送信号路径的混频器电路706a可被配置为基于合成器电路706d所提供的合成频率来对输入基带信号进行上变频，以生成用于FEM电路708的RF输出信号。基带信号可以由基带电路704提供，并且可以由滤波器电路706c来滤波。滤波器电路706c可以包括低通滤波器(LPF)，但实施例的范围在这方面不被限制。

在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可以包括两个或更多个混频器，并且可被布置为分别用于正交下变频和/或正交上变频。在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可以包括两个或更多个混频器，并且可被布置用于镜像抑制(例如，哈特利(Hartley)镜像抑制)。在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可被布置为分别用于直接下变频和/或直接上变频。在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可被配置用于超外差操作。

在一些实施例中，输出基带信号和输入基带信号可以是模拟基带信号，但实施例的范围在这方面不被限制。在一些替代实施例中，输出基带信号和输入基带信号可以是数字基带信号。在这些替代实施例中，RF电路706可以包括模数转换器(ADC)电路和数模转换器(DAC)电路，并且基带电路704可以包括数字基带接口以便与RF电路706进行通信。

在一些双模实施例中，可以提供单独的无线电IC电路以处理针对每个频谱的信号，但实施例的范围在这方面不被限制。

在一些实施例中，合成器电路706d可以是分数N合成器或分数N/N+1合成器，但实施例的范围在这方面不被限制，因为其他类型的频率合成器可能是适当的。例如，合成器电路706d可以是增量(delta-sigma)合成器、倍频器、或包括具有分频器的锁相环的合成器。

合成器电路706d可被配置为基于频率输入和分频器控制输入来合成输出频率，以供由RF电路706的混频器电路706a使用。在一些实施例中，合成器电路706d可以是分数N/N+1合成器。

在一些实施例中，频率输入可以由压控振荡器(VCO)提供，但这不是必须的。分频器控制输入可以由基带电路704或应用处理器702根据期望的输出频率来提供。在一些实施例中，可以基于应用处理器702所指示的信道来从查找表中确定分频器控制输入(例如，N)。

RF电路706的合成器电路706d可以包括分频器、延迟锁定环路(DLL)、多路复用器、以及相位累加器。在一些实施例中，分频器可以是双模分频器(DMD)，并且相位累加器可以是数字相位累加器(DPA)。在一些实施例中，DMD可被配置为将输入信号除以N或N+1(例如，基于进位输出)以提供分数除法比。在一些示例实施例中，DLL可以包括一组级联的可调谐延迟元件、相位检测器、电荷泵、以及D型触发器。在这些实施例中，延迟元件可被配置为将VCO周期分解成Nd个相等的相位分组，其中，Nd是延迟线中的延迟元件的数目。以这种方式，DLL提供负反馈以帮助确保通过延迟线的总延迟是一个VCO循环。

在一些实施例中，合成器电路706d可被配置为生成载波频率来作为输出频率，而在其他实施例中，输出频率可以是载波频率的倍数(例如，载波频率的两倍、载波频率的四倍)，并结合正交生成器和分频器电路来使用以在载波频率处生成具有多个彼此不同的相位的多个信号。在一些实施例中，输出频率可以是LO频率(fLO)。在一些实施例中，RF电路706可以包括IQ/极性转换器。

FEM电路708可以包括接收信号路径，该接收信号路径可以包括被配置为操作从一个或多个天线710接收到的RF信号、放大接收到的信号并且将经放大版本的接收到的信号提供给RF电路706以供进一步处理的电路。FEM电路708还可以包括发送信号路径，该发送信号路径可以包括被配置为对RF电路706所提供的用于传输的信号进行放大以供由一个或多个天线710中的一个或多个天线来传输的电路。

在一些实施例中，FEM电路708可以包括TX/RX开关以在发送模式和接收模式操作之间切换。FEM电路708可以包括接收信号路径和发送信号路径。FEM电路的接收信号路径可以包括低噪声放大器(LNA)以对接收到的RF信号进行放大，并且提供经放大的接收到的RF信号作为输出(例如，到RF电路706的输出)。FEM电路708的发送信号路径可以包括功率放大器(PA)以对(例如，由RF电路706提供的)输入RF信号进行放大，并且可以包括一个或多个滤波器以生成用于后续传输(例如，由一个或多个天线710中的一个或多个天线来传输)的RF信号。

图8提供了无线设备(例如，用户设备(UE)、移动台(MS)、移动无线设备、移动通信设备、平板电脑、手机、或其他类型的无线设备)的示例图示。无线设备可以包括被配置为与节点、宏节点、低功率节点(LPN)、或发送站(例如，基站(BS)、演进节点B(eNB)、基带处理单元(BBU)、远程无线电头端(RRH)、远程无线电设备(RRE)、中继站(RS)、无线电设备(RE)、或其他类型的无线广域网(WWAN)接入点)进行通信的一个或多个天线。无线设备可以被配置为使用至少一个无线通信标准(例如但不限于，3GPP LTE、WiMAX、高速分组接入(HSPA)、蓝牙、和WiFi)进行通信。无线设备可以使用针对每个无线通信标准的单独天线或针对多个无线通信标准的共享天线进行通信。无线设备可以在无线局域网(WLAN)、无线个人区域网(WPAN)、和/或WWAN中进行通信。无线设备还可以包括无线调制解调器。无线调制解调器可以包括例如无线无线电收发器和基带电路(例如，基带处理器)。在一个示例中，无线调制解调器可以调制无线设备经由一个或多个天线发送的信号，并且解调无线设备经由一个或多个天线接收的信号。

图8还提供了可以用于从无线设备进行音频输入和输出的麦克风和一个或多个扬声器的图示。显示屏可以是液晶显示器(LCD)屏幕，或者诸如有机发光二极管(OLED)显示器之类的另一类型的显示屏。显示屏可被配置为触摸屏。触摸屏可以使用电容式、电阻式、或另一类型的触摸屏技术。应用处理器和图形处理器可以被耦合到内部存储器以提供处理和显示能力。还可以使用非易失性存储器端口来向用户提供数据输入/输出选项。非易失性存储器端口还可以用于扩展无线设备的存储器能力。键盘可以与无线设备相集成、或无线地连接到无线设备以提供附加用户输入。还可以使用触摸屏来提供虚拟键盘。

示例

以下示例涉及具体技术实施例，并指出可以使用或以其他方式组合以实现这样的实施例的具体特征、元件或动作。

示例1包括一种可操作用于对信息编码以供发送到eNodeB的用户设备(UE)的装置，装置包括一个或多个处理器和存储器，该一个或多个处理器和存储器被配置为：在UE处获取信息比特块；在UE处选择调制和编码方案；在UE处基于信息比特块的大小以及调制和编码方案来确定矩阵原型和码字子块大小；在UE处对信息比特块的至少一部分进行编码以获得编码的码字块，其中，信息比特块的至少一部分是基于矩阵原型和码字子块大小被编码的；在UE处从编码的码字块中选择比特子集；以及在UE处生成比特子集以供发送到eNodeB。

示例2包括示例1的装置，还包括：基带处理器，可操作用于：基于信息比特块的大小以及调制和编码方案来确定矩阵原型和码字子块大小；以及对信息比特块的至少一部分进行编码以获得编码的码字块；以及收发器，可操作用于将比特子集从UE发送到eNodeB。

示例3包括示例1至2中任一项的装置，其中，矩阵原型对应于定义的编码率，其中，定义的编码率是8/9的编码率。

示例4包括示例1至3中任一项的装置，其中，调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例5包括示例1至4中任一项的装置，其中，码字子块大小是84，并且矩阵原型是：

示例6包括示例1至5中任一项的装置，其中，码字子块大小是72，并且矩阵原型是：

示例7包括示例1至6中任一项的装置，其中，码字子块大小是60，并且矩阵原型是：

示例8包括示例1至7中任一项的装置，其中，码字子块大小是48，并且矩阵原型是：

示例9包括示例1至8中任一项的装置，其中，码字子块大小为36，并且矩阵原型是：

示例10包括示例1至9中任一项的装置，其中，码字子块大小是24，并且矩阵原型是：

示例11包括示例1至10中任一项的装置，码字子块大小是12，并且矩阵原型是：

示例12包括一种可操作用于对从eNodeB接收到的信息进行解码的用户设备(UE)的装置，装置包括一个或多个处理器和存储器，该一个或多个处理器和存储器被配置为：在UE处识别从eNodeB接收到的比特块，其中，比特块与块大小长度以及调制和编码方案相关联；在UE处基于块大小长度以及调制和编码方案来确定矩阵原型和码字子块大小；以及在UE处对从eNodeB接收到的比特块进行解码以获得解码的信息比特块，其中，解码的信息比特块是基于矩阵原型和码字子块大小获得的。

示例13包括示例12的装置，其中，矩阵原型对应于定义的编码率，其中，定义的编码率是8/9的编码率。

示例14包括示例12至13中任一项的装置，其中，调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例15包括示例12至14中任一项的装置，其中，码字子块大小是84，并且矩阵原型是：

示例16包括示例12到15中任一项的装置，其中，码字子块大小是72，并且矩阵原型是：

示例17包括示例12至16中任一项的装置，其中，码字子块大小是60，并且矩阵原型是：

示例18包括示例12至17中任一项的装置，其中，码字子块大小是48，并且矩阵原型是：

示例19包括示例12至18中任一项的装置，其中，码字子块大小是36，并且矩阵原型是：

示例20包括示例12至19中任一项的装置，其中，码字子块大小是24，并且矩阵原型是：

示例21包括示例12至20中任一项的装置，其中，码字子块大小是12，并且矩阵原型是：

示例22包括至少一个机器可读存储介质，具有体现在其上的用于在eNodeB处对信息进行编码和解码的指令，该指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器来识别信息比特块以供从eNodeB发送到用户设备(UE)；使用eNodeB的一个或多个处理器基于信息比特块的大小以及调制和编码方案来确定低密度奇偶校验(LDPC)矩阵和码字子块大小；使用eNodeB的一个或多个处理器对信息比特块的至少一部分进行编码以获得编码的码字块，其中，信息比特块的至少一部分是基于LDPC矩阵和码字子块大小被编码的；使用eNodeB的一个或多个处理器从编码的码字块中选择比特子集；以及使用eNodeB的一个或多个处理器来格式化比特子集以供发送到UE。

示例23包括示例22的至少一个机器可读存储介质，还包括指令，该指令在被执行时执行以下操作：识别从UE接收到的比特块，其中，比特块与第二块大小长度以及第二调制和编码方案相关联；基于第二块大小长度以及第二调制和编码方案来确定第二矩阵原型和第二码字子块大小；以及对比特块进行解码以获得解码的信息比特块，其中，解码的信息比特块是基于第二矩阵原型和第二码字子块大小获得的。

示例24包括示例22-23中任一项的至少一个机器可读存储介质，其中：矩阵原型对应于8/9的编码率；并且调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例25包括示例22-24中任一项的至少一个机器可读存储介质，其中：

码字子块大小是84，并且矩阵原型是：

或

码字子块大小是72，并且矩阵原型是：

或

码字子块大小是60，并且矩阵原型是：

或

码字子块大小是48，并且矩阵原型是：

或

码字子块大小是36，并且矩阵原型是：

或

码字子块大小是24，并且矩阵原型是：

或

码字子块大小是12，并且矩阵原型是：

示例26包括一种可操作用于对信息编码以供发送到eNodeB的用户设备(UE)的装置，装置包括一个或多个处理器和存储器，该一个或多个处理器和存储器被配置为：在UE处获取信息比特块；在UE处选择调制和编码方案；在UE处基于信息比特块的大小以及调制和编码方案来确定矩阵原型和码字子块大小；在UE处对信息比特块的至少一部分进行编码以获得编码的码字块，其中，信息比特块的至少一部分是基于矩阵原型和码字子块大小被编码的；在UE处从编码的码字块中选择比特子集；以及在UE处生成比特子集以供发送到eNodeB。

示例27包括示例26的装置，还包括：基带处理器，可操作用于：基于信息比特块的大小以及调制和编码方案来确定矩阵原型和码字子块大小；以及对信息比特块的至少一部分进行编码以获得编码的码字块；以及收发器，可操作用于将比特子集从UE发送到eNodeB。

示例28包括示例26至27中任一项的装置，其中，矩阵原型对应于定义的编码率，其中，定义的编码率是8/9的编码率。

示例29包括示例26至28中任一项的装置，其中，调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例30包括示例26至29中任一项的装置，其中：

码字子块大小是84，并且矩阵原型是：

或

码字子块大小是72，并且矩阵原型是：

或

码字子块大小是60，并且矩阵原型是：

或

码字子块大小是48，并且矩阵原型是：

或

码字子块大小是36，并且矩阵原型是：

或

码字子块大小是24，并且矩阵原型是：

或

码字子块大小是12，并且矩阵原型是：

示例31包括一种可操作用于对从eNodeB接收到的信息进行解码的用户设备(UE)的装置，装置包括一个或多个处理器和存储器，该一个或多个处理器和存储器被配置为：在UE处识别从eNodeB接收到的比特块，其中，比特块与块大小长度以及调制和编码方案相关联；在UE处基于块大小长度以及调制和编码方案来确定矩阵原型和码字子块大小；以及在UE处对从eNodeB接收到的比特块进行解码以获得解码的信息比特块，其中，解码的信息比特块是基于矩阵原型和码字子块大小获得的。

示例32包括示例31的装置，其中，矩阵原型对应于定义的编码率，其中，定义的编码率是8/9的编码率。

示例33包括示例31至32中任一项的装置，其中，调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例34包括示例31至33中任一项的装置，其中：

码字子块大小是84，并且矩阵原型是：

或

码字子块大小是72，并且矩阵原型是：

或

码字子块大小是60，并且矩阵原型是：

或

码字子块大小是48，并且矩阵原型是：

或

码字子块大小是36，并且矩阵原型是：

或

码字子块大小是24，并且矩阵原型是：

或

码字子块大小是12，并且矩阵原型是：

示例35包括至少一个机器可读存储介质，具有体现在其上的用于在eNodeB处对信息进行编码和解码的指令，该指令在被执行时执行以下操作：使用eNodeB的一个或多个处理器来识别信息比特块以供从eNodeB发送到用户设备(UE)；使用eNodeB的一个或多个处理器基于信息比特块的大小以及调制和编码方案来确定低密度奇偶校验(LDPC)矩阵和码字子块大小；使用eNodeB的一个或多个处理器对信息比特块的至少一部分进行编码以获得编码的码字块，其中，信息比特块的至少一部分是基于LDPC矩阵和码字子块大小被编码的；使用eNodeB的一个或多个处理器从编码的码字块中选择比特子集；以及使用eNodeB的一个或多个处理器来格式化比特子集以供发送到UE。

示例36包括示例35的至少一个机器可读存储介质，还包括指令，该指令在被执行时执行以下操作：识别从UE接收到的比特块，其中，比特块与第二块大小长度以及第二调制和编码方案相关联；基于第二块大小长度以及第二调制和编码方案来确定第二矩阵原型和第二码字子块大小；以及对比特块进行解码以获得解码的信息比特块，其中，解码的信息比特块是基于第二矩阵原型和第二码字子块大小获得的。

示例37包括示例35至36中任一项的至少一个机器可读存储介质，其中：矩阵原型对应于8/9的编码率；并且调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例38包括示例35至37中任一项的至少一个机器可读存储介质，其中：

码字子块大小是84，并且矩阵原型是：

或

码字子块大小是72，并且矩阵原型是：

或

码字子块大小是60，并且矩阵原型是：

或

码字子块大小是48，并且矩阵原型是：

或

码字子块大小是36，并且矩阵原型是：

或

码字子块大小是24，并且矩阵原型是：

或

码字子块大小是12，并且矩阵原型是：

示例39包括一种可操作用于对信息进行编码和解码的eNodeB，该eNodeB包括：用于识别信息比特块以供从eNodeB发送到用户设备(UE)的装置；用于基于信息比特块的大小以及调制和编码方案来确定低密度奇偶校验(LDPC)矩阵和码字子块大小的装置；用于对信息比特块的至少一部分进行编码以获得编码的码字块的装置，其中，信息比特块的至少一部分是基于LDPC矩阵和码字子块大小被编码的；用于从编码的码字块中选择比特子集的装置；以及用于格式化比特子集以供发送到UE的装置。

示例40包括示例39的eNodeB，还包括：用于识别从UE接收到的比特块的装置，其中比特块与第二块大小长度以及第二调制和编码方案相关联；用于基于第二块大小长度以及第二调制和编码方案来确定第二矩阵原型和第二码字子块大小的装置；以及用于对比特块进行解码以获得解码的信息比特块的装置，其中，解码的信息比特块是基于第二矩阵原型和第二码字子块大小获得的。

示例41包括示例39至40中任一项的eNodeB，其中：矩阵原型对应于8/9的编码率；并且调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

示例42包括示例39至41中任一项的eNodeB，其中：

码字子块大小是84，并且矩阵原型是：

或

码字子块大小是72，并且矩阵原型是：

或

码字子块大小是60，并且矩阵原型是：

或

码字子块大小是48，并且矩阵原型是：

或

码字子块大小是36，并且矩阵原型是：

或

码字子块大小是24，并且矩阵原型是：

或

码字子块大小是12，并且矩阵原型是：

各个技术或其一些方面或部分可以采取体现在有形介质中的程序代码(即，指令)的形式，有形介质例如，软盘、光盘只读存储器(CD-ROM)、硬盘驱动器、非暂态计算机可读存储介质、或任意其他机器可读存储介质，其中，当程序代码被加载到机器(例如，计算机)中并且由机器执行时，机器变成用于实施各个技术的装置。非暂态计算机可读存储介质可以是不包括信号的计算机可读存储介质。在程序代码在可编程计算机上执行的情况下，计算设备可以包括处理器、可以由处理器读取的存储介质(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备、以及至少一个输出设备。易失性和非易失性存储器和/或存储元件可以是随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存驱动器、光驱动器、磁硬盘驱动器、固态驱动器、或用于存储电子数据的其他介质。节点和无线设备还可以包括收发器模块(即，收发器)、计数器模块(即，计数器)、处理模块(即，处理器)、和/或时钟模块(即，时钟)或定时器模块(即，定时器)。在一个示例中，收发器模块的选定组件可以位于云无线电接入网络(C-RAN)中。可以实现或利用本文描述的各个技术的一个或多个程序可以使用应用编程接口(API)、可重用控件等。可以在高级程序或面向对象编程语言中实现这类程序，以与计算机系统进行通信。然而，若需要，则可以在汇编或机器语言中实现(一个或多个)程序。在任何情况下，语言可以是编译或解析语言，并且与硬件实现方式相结合。

如本文所使用的，术语“电路”可以指下述各项、是下述各项的一部分、或包括下述各项：提供所描述的功能的专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或成组的)和/或存储器(共享的、专用的或成组的)、组合逻辑电路、和/或其他合适的硬件组件。在一些实施例中，电路可以被实现在一个或多个软件或固件模块中，或者与电路相关联的功能可以由一个或多个软件或固件模块来实现。在一些实施例中，电路可以包括至少部分地以硬件操作的逻辑。

应理解的是，本说明书中描述的许多功能单元已经被标记为模块，以便更具体地特别强调它们的实现方式独立性。例如，模块可被实现为包括定制的超大规模集成(VLSI)电路或门阵列、诸如逻辑芯片之类的现成半导体、晶体管、或其他离散组件的硬件电路。模块还可以在诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑器件之类的可编程硬件设备中实现。

模块还可以在软件中实现以供由各种类型的处理器执行。可执行代码的标识模块例如可以包括计算机指令的一个或多个物理或逻辑块，例如，它们可被组织为对象、过程、或功能。然而，标识模块的可执行文件不需要物理地位于一起，而是可以包括存储在不同位置中的不同的指令，这些指令当被逻辑地连接在一起时，构成模块并实现模块的所述目的。

实际上，可执行代码的模块可以是单个指令或许多指令，并且甚至可以分布在若干不同的代码段上、不同的程序中、以及跨若干存储器设备。类似地，操作数据在本文可以在模块中标识和示出，并且可以以任意适当的形式来体现或被组织在任意适当类型的数据结构中。操作数据可被收集为单个数据集、或者可以分布在不同的位置上(包括分布在不同的存储设备上)，并且可以至少部分地仅作为系统或网络上的电子信号而存在。模块可以是无源的或有源的，包括可操作来执行所需功能的代理。

本说明书通篇对“示例”或“示例性”的引用表示结合该示例所描述的特定特征、结构、或特性被包括在本技术的至少一个实施例中。因此，短语“在示例中”或词语“示例性”在本说明书通篇各个位置的出现不一定都指代同一实施例。

如本文使用的，为了方便，多个项、结构要素、组成要素、和/或材料可被呈现在公共列表中。然而，这些列表应该被理解为列表中的每个成员都被单独地标识为单独且唯一的成员。因此，在没有相反指示的情况下，这类列表中的任何单独成员都不应该仅基于它们在公共组中的出现而被理解为同一列表中的任意其他成员的实际等同物。此外，本技术的各个实施例和示例在本文可以与其各个组件的替代方式一起被引用。理解的是，这类实施例、示例和替代方式不被理解为彼此的实际等同物，而将被视为本技术的单独且自主的表示。

此外，所描述的特征、结构或特性可以以任意适当的方式组合在一个或多个实施例中。在以下描述中，提供了许多具体细节(例如，布局、距离、网络示例等的示例)以提供对本技术的实施例的透彻理解。然而，相关领域技术人员将认识到，可以在没有这些具体细节中的一项或多项的情况下或者利用其他方法、组件、布局等来实施本技术。在其他情况下，未详细示出或描述公知的结构、材料或操作以避免模糊本技术的方面。

尽管上述示例是本技术的原理在一个或多个特定应用中的说明，但对于本领域普通技术人员将明显的是，可以在不付出创造性劳动的情况下并且在不脱离本技术的原理和概念的情况下，在实现方式的形式、使用和细节上做出许多修改。因此，不旨在限制本技术(除了受如下面阐述的权利要求限制以外)。

Claims

1.一种可操作用于对信息编码以供发送到eNodeB的用户设备(UE)的装置，所述装置包括一个或多个处理器和存储器，所述一个或多个处理器和存储器被配置为：

在所述UE处获取信息比特块；

在所述UE处选择调制和编码方案；

在所述UE处基于所述信息比特块的大小以及所述调制和编码方案来确定矩阵原型和码字子块大小；

在所述UE处对所述信息比特块的至少一部分进行编码以获得编码的码字块，其中，所述信息比特块的至少一部分是基于所述矩阵原型和所述码字子块大小被编码的；

在所述UE处从所述编码的码字块中选择比特子集；以及

在所述UE处生成所述比特子集以供发送到eNodeB。

2.根据权利要求1所述的装置，还包括：

基带处理器，可操作用于：

基于所述信息比特块的大小以及所述调制和编码方案来确定所述矩阵原型和所述码字子块大小；以及

对所述信息比特块的至少一部分进行编码以获得所述编码的码字块；以及

收发器，可操作用于将所述比特子集从所述UE发送到所述eNodeB。

3.根据权利要求1所述的装置，其中，所述矩阵原型对应于定义的编码率，其中，所述定义的编码率是8/9的编码率。

4.根据权利要求1所述的装置，其中，所述调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

5.根据权利要求1至4中任一项所述的装置，其中，所述码字子块大小是84，并且所述矩阵原型是：

6.根据权利要求1所述的装置，其中，所述码字子块大小是72，并且所述矩阵原型是：

7.根据权利要求1所述的装置，其中，所述码字子块大小是60，并且所述矩阵原型是：

8.根据权利要求1所述的装置，其中，所述码字子块大小是48，并且所述矩阵原型是：

9.根据权利要求1所述的装置，其中，所述码字子块大小是36，并且所述矩阵原型是：

10.根据权利要求1所述的装置，其中，所述码字子块大小是24，并且所述矩阵原型是：

11.根据权利要求1所述的装置，其中，所述码字子块大小是12，并且所述矩阵原型是：

12.一种可操作用于对从eNodeB接收到的信息进行解码的用户设备(UE)的装置，所述装置包括一个或多个处理器和存储器，所述一个或多个处理器和存储器被配置为：

在所述UE处识别从所述eNodeB接收到的比特块，其中，所述比特块与块大小长度以及调制和编码方案相关联；

在所述UE处基于所述块大小长度以及所述调制和编码方案来确定矩阵原型和码字子块大小；以及

在所述UE处对从所述eNodeB接收到的所述比特块进行解码以获得解码的信息比特块，其中，所述解码的信息比特块是基于所述矩阵原型和所述码字子块大小获得的。

13.根据权利要求12所述的装置，其中，所述矩阵原型对应于定义的编码率，其中，所述定义的编码率是8/9的编码率。

14.根据权利要求12所述的装置，其中，所述调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

15.根据权利要求12至14中任一项所述的装置，其中，所述码字子块大小是84，并且所述矩阵原型是：

16.根据权利要求12所述的装置，其中，所述码字子块大小是72，并且所述矩阵原型是：

17.根据权利要求12所述的设备，其中，所述码字子块大小是60，并且所述矩阵原型是：

18.根据权利要求12所述的装置，其中，所述码字子块大小是48，并且所述矩阵原型是：

19.根据权利要求12所述的装置，其中，所述码字子块大小是36，并且所述矩阵原型是：

20.根据权利要求12所述的装置，其中，所述码字子块大小是24，并且所述矩阵原型是：

21.根据权利要求12所述的装置，其中，所述码字子块大小是12，并且所述矩阵原型是：

22.至少一个机器可读存储介质，具有体现在其上的用于在eNodeB处对信息进行编码和解码的指令，该指令在被执行时执行以下操作：

使用所述eNodeB的一个或多个处理器来识别信息比特块以供从所述eNodeB发送到用户设备(UE)；

使用所述eNodeB的一个或多个处理器基于所述信息比特块的大小以及调制和编码方案来确定低密度奇偶校验(LDPC)矩阵和码字子块大小；

使用所述eNodeB的一个或多个处理器对所述信息比特块的至少一部分进行编码以获得编码的码字块，其中，所述信息比特块的至少一部分是基于所述LDPC矩阵和所述码字子块大小被编码的；

使用所述eNodeB的一个或多个处理器从所述编码的码字块中选择比特子集；以及

使用所述eNodeB的一个或多个处理器来格式化所述比特子集以供发送到所述UE。

23.根据权利要求22所述的至少一个机器可读存储介质，还包括指令，该指令在被执行时执行以下操作：

识别从所述UE接收到的比特块，其中，所述比特块与第二块大小长度以及第二调制和编码方案相关联；

基于所述第二块大小长度以及所述第二调制和编码方案来确定第二矩阵原型和第二码字子块大小；以及

对所述比特块进行解码以获得解码的信息比特块，其中，所述解码的信息比特块是基于所述第二矩阵原型和所述第二码字子块大小获得的。

24.根据权利要求22所述的至少一个机器可读存储介质，其中：

矩阵原型对应于8/9的编码率；并且

调制和编码方案对应于每赫兹每符号大约5.4比特的频谱效率。

25.根据权利要求22至24中任一项所述的至少一个机器可读存储介质，其中：

所述码字子块大小是84，并且所述矩阵原型是：

或

所述码字子块大小是72，并且所述矩阵原型是：

或

所述码字子块大小是60，并且所述矩阵原型是：

或

所述码字子块大小是48，并且所述矩阵原型是：

或

所述码字子块大小是36，并且所述矩阵原型是：

或

所述码字子块大小是24，并且所述矩阵原型是：

或

所述码字子块大小是12，并且所述矩阵原型是：