TWI695589B - 資訊有效率的錯誤校正編碼 - Google Patents

資訊有效率的錯誤校正編碼 Download PDF

Info

Publication number
TWI695589B
TWI695589B TW105140269A TW105140269A TWI695589B TW I695589 B TWI695589 B TW I695589B TW 105140269 A TW105140269 A TW 105140269A TW 105140269 A TW105140269 A TW 105140269A TW I695589 B TWI695589 B TW I695589B
Authority
TW
Taiwan
Prior art keywords
parity check
bit
bits
codeword
parity
Prior art date
Application number
TW105140269A
Other languages
English (en)
Other versions
TW201733276A (zh
Inventor
濤 許
阿傑特 尼柏克
Original Assignee
美商蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘋果公司 filed Critical 美商蘋果公司
Publication of TW201733276A publication Critical patent/TW201733276A/zh
Application granted granted Critical
Publication of TWI695589B publication Critical patent/TWI695589B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0055—Physical resource allocation for ACK/NACK

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

根據同位檢查區塊來將待被傳送的一組資訊位元進行編碼以產生第一碼字，該第一碼字基於該組資訊位元及基於一組同位檢查位元來表示一組同位檢查節點。同位檢查位元係被選擇以基於選擇基準從該第一碼字被去優先化，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化。輸出資料集係基於該第一碼字而被產生以供傳送，而該選擇的同位檢查位元被去優先化。

Description

資訊有效率的錯誤校正編碼
實施例係關於無線通訊。一些實施例有關無線網路，包括3GPP(第三代合夥專案)網路、3GPP LTE(長程演進)網路、3GPP LTE-A(LTE先進)網路、及5G網路。其他實施例有關Wi-Fi聯盟(Wi-Fi Alliance)無線網路。進一步實施例通常為更可應用於LTE與Wi-Fi網路的範圍外。
於通訊系統中，尤其是無線系統，在傳送器與接收器之間的通訊通道遭受雜訊，其會干擾被通訊的資料之完整性。例如，訊號干擾會造成被通訊的資訊之位元中的錯誤。處理此問題的一種方式為錯誤校正編碼的使用。錯誤校正為將冗餘資訊加至訊息傳送，其賦能接收器來偵測錯誤與重建所欲的無錯誤資料。
低密度同位檢查(Low-density parity-check；LDPC)碼為前向錯誤校正碼，於1960年代早期提出。當時，由於執行模擬所需之電腦系統的限制，其潛力仍未被發現。 數十年來，LDPC碼持續被研究者忽略，直到1990年代中期，才發現LDPC碼有超越其它現有前向錯誤校正方案之能力。
與任何前向錯誤校正編碼相同的，連同LDPC碼的使用被引入之資訊冗餘代表在一方面的資料通訊率及另一方面的通訊系統之堅固性之間的工程權衡。待被通訊的資訊與總訊息大小之比例稱為編碼率。為了適應對於資料通訊速度之不斷增加的需求，其解決方式需要在錯誤校正編碼管理負擔(overhead)所提供的堅固性上僅有可忽視的影響的情況下來增加編碼率。
101‧‧‧演進通用陸地無線電存取網絡
102‧‧‧使用者設備
104‧‧‧演進節點B
115‧‧‧介面
120‧‧‧核心網路
122‧‧‧行動性管理實體
124‧‧‧伺服閘道
126‧‧‧封包資料網路閘道
200‧‧‧使用者設備
202‧‧‧應用電路
204‧‧‧基頻電路
204a‧‧‧第二代(2G)基頻處理器
204b‧‧‧第三代(3G)基頻處理器
204c‧‧‧第四代(4G)基頻處理器
204d‧‧‧其他基頻處理器
204e‧‧‧中央處理單元
204f‧‧‧音訊數位訊號處理器
206‧‧‧射頻(RF)電路
206a‧‧‧混合器電路
206b‧‧‧放大器電路
206c‧‧‧過濾器電路
206d‧‧‧合成器電路
208‧‧‧前端模組(FEM)電路
210A‧‧‧天線
210B‧‧‧天線
210C‧‧‧天線
210D‧‧‧天線
300‧‧‧演進節點B
301A‧‧‧天線
301B‧‧‧天線
302‧‧‧實體層電路
304‧‧‧媒體存取控制層(MAC)電路
305‧‧‧收發器
306‧‧‧處理電路
308‧‧‧記憶體
310‧‧‧介面
402‧‧‧系統的行
404‧‧‧同位行
602‧‧‧LDPC編碼器
604‧‧‧穿刺器
702‧‧‧資訊區塊
704‧‧‧同位檢查矩陣
706‧‧‧碼字
706A‧‧‧系統的部份
706B‧‧‧同位檢查部份
708‧‧‧經穿刺的碼字
708B‧‧‧同位檢查部份之非穿刺的部份
708C‧‧‧空位
802‧‧‧操作
804‧‧‧操作
806‧‧‧操作
808‧‧‧操作
810‧‧‧操作
812‧‧‧操作
814‧‧‧操作
816‧‧‧操作
818‧‧‧操作
902‧‧‧第一傳送
904‧‧‧第二傳送
906‧‧‧系統的位元
908‧‧‧同位檢查位元
910‧‧‧置換操作
912‧‧‧置換操作
914‧‧‧經置換的系統的位元
916‧‧‧經置換的同位檢查位元
918‧‧‧循環緩衝器
1002‧‧‧HARQ記憶體
1004‧‧‧軟結合單元
1006‧‧‧H矩陣決定單元
1008‧‧‧反置換電腦
1010‧‧‧解碼器
1012‧‧‧輸入
1014‧‧‧資訊輸出
1102‧‧‧反置換操作
1104‧‧‧反置換操作
1106‧‧‧系統的位元
1108‧‧‧經恢復的同位檢查位元
1118‧‧‧循環緩衝器
1202‧‧‧資訊位元
1204‧‧‧同位檢查位元
1206‧‧‧經穿刺的同位檢查位元位置
1208‧‧‧置換矩陣
圖式中，其並非按比例繪製，在不同的圖示中相似的元件符號可描述相似的組件。具有不同字母後綴的相似元件符號可表示相似組件之不同的例子。一些實施例係藉由後附圖式之以下圖示中之範例來說明但非用以限制。
第1圖為根據一些實施例的3GPP網路之功能圖。
第2圖為根據一些實施例的使用者設備(UE)之方塊圖。
第3圖為根據一些實施例的演進節點B(Evolved Node-B；eNB)之方塊圖。
第4圖為顯示根據範例實施例的範例同位檢查矩陣之圖式。
第5A-5C圖顯示用以使用作為第4圖所例示的類型之 同位檢查矩陣中的子矩陣之經置換的單位矩陣之簡化範例。
第6圖顯示根據一些實施例之用以執行LDPC編碼及最佳化的系統。
第7圖為顯示根據一些實施例之第6圖的系統之操作的範例之圖式。
第8圖為顯示用以穿刺(puncturing)同位檢查位元的處理之流程圖。
第9圖為顯示用於系統的與同位檢查位元之置換操作的圖式。
第10圖顯示根據一些實施例之用以執行LDPC接收側解碼的系統。
第11圖為顯示根據實施例之第10圖的系統之操作的範例之圖式。
第12圖為顯示在分層迭代(layered iterative)解碼方案中的操作之圖式。
【發明內容與實施方式】
以下說明與圖式充分說明特定實施例以使所屬技術領域中具有通常知識者實現之。一些範例係被說明於3GPP通訊系統及其組件的脈絡中。將了解的是，實施例之原理可應用於其他類型的通訊系統，例如Wi-Fi或Wi-Max網路、Bluetooth或其他個人區域網路、Zigbee或其他家庭網路、無線網型網路(mesh network)、及諸如此類，不 限於此，除非對應的申請專利範圍有明確限制。給定本揭露之益處，相關技術中熟悉技術者將可設計適合的變化以實現其他類型的通訊系統中之實施例的原理。各種不同實施例可結合結構的、邏輯的、電氣的、處理、及其他差異。某些實施例之部份與特徵可被包括於其他實施例中，或由其他實施例所取代。申請專利範圍中所提出的實施例包含申請專利範圍之所有目前已知的、及新興的等效。
第1圖為根據一些實施例的3GPP網路之功能圖。網路包含無線電存取網路(radio access network；RAN)(例如，如圖所示，演進通用陸地無線電存取網絡(evolved universal terrestrial radio access network；E-UTRAN))101及核心網路120(例如顯示為演進封包核心(evolved packet core；EPC))，其透過S1介面115而彼此耦接。為了方便與簡化目的，僅一部分的核心網路120(以及RAN 101)係被顯示。
核心網路120包括行動性管理實體(mobility management entity；MME)122、伺服閘道(serving gateway；serving GW)124、及封包資料網路閘道(packet data network gateway；PDN GW)126。RAN 101包括演進節點B(Evolved Node-B；eNB)104(其可操作為基地台)以跟使用者設備(User Equipment；UE)102通訊。eNB 104可包括巨型eNB與低功率(low power；LP)eNB。根據一些實施例，eNB 104可傳送下行鏈路控制訊息至UE 102以指示實體上行鏈路控制通道(physical uplink control channel；PUCCH)通道資源之分配。UE 102可從eNB 104接收下行鏈路控制訊息，且可於PUCCH通道資源之至少一部分中傳送上行鏈路控制訊息至eNB 104。這些實施例將於後文被更詳細地說明。
MME 122係功能類似於舊有服務GPRS支援節點(Serving GPRS Support Nodes；SGSN))之控制平面。MME 122管理存取之行動性態樣，例如閘道選擇及追蹤區域列表管理。伺服GW 124終止朝RAN 101之介面，且路由介於RAN 101與核心網路120間之資料封包。此外，其可為eNB間交遞(inter-eNB handover)之區域行動性定錨點且亦可對3GPP間行動性提供定錨。其他責任可包括合法截取、計費(charging)、及一些政策執行。伺服GW 124及MME 122可被實現於一個實體節點或分開的實體節點。PDN GW 126終止朝封包資料網路(packet data network；PDN)之SGi介面。PDN GW 126路由介於EPC 120與外部PDN間之資料封包，且可為對於政策執行及計費資料收集之關鍵節點。其亦可對具有非LTE存取之行動性提供定錨點。外部PDN可為任何類型的IP網路，以及IP多媒體子系統(Multimedia Subsystem；IMS)域。PDN GW 126及伺服GW 124可被實現於一個實體節點或分開的實體節點。
eNB 104(巨型與微型)終止空中介面協定且可為對於UE 102之第一點的接觸。於一些實施例中，eNB 104可對於RAN 101實現各種邏輯功能，包括但不限於RNC (無線電網路控制器功能)，例如無線電承載管理、上行鏈路與下行鏈路動態無線電資源管理及資料封包排程、及行動性管理。根據一些實施例，UE 102可被組構以根據正交分頻多重存取(Orthogonal Frequency Division Multiple Access；OFDMA)通訊技術而利用eNB 104透過多路徑衰退通道(multipath fading channel)來通訊。OFDM訊號可包含複數個正交次載波。
S1介面115為分開RAN 101與EPC 120的介面。其係被分成兩部份：S1-U(其攜帶介於eNB 104與伺服GW 124間之流量資料)，及S1-MME(其為介於eNB 104與MME 122間之訊號介面)。X2介面為介於eNB 104間之介面。X2介面包含兩個部份：X2-C與X2-U。X2-C為介於eNB 104間之控制平面介面，而X2-U為介於eNB 104間之使用者平面介面。
至於蜂巢式網路，LP單元典型被使用以延伸覆蓋範圍至戶外訊號無法適當抵達之室內區域，或在非常密集使用電話的區域(例如火車站)中增加網路容量。如此處所使用者，用語低功率(low power；LP)eNB參照任何適當的相對低功率eNB以實現較窄的單元(較巨型單元窄)，例如家用單元(femtocell)、超微型單元(picocell)、或微型單元(micro cel)。家用單元eNB係典型由網路營運商提供至其住宅的或企業的顧客。家用單元係典型為住宅閘道之大小或較小且通常連接至使用者的寬頻線路。一旦接上，家用單元連接至行動營運商的行 動網路且對住宅的家用單元提供典型30至50公尺之範圍的額外覆蓋範圍。因此，LP eNB可為家用單元eNB，由於其係透過PDN GW 126耦接。同樣地，超微型單元為典型地覆蓋小區域之無線通訊系統，例如建築物(辦公室、購物中心、火車站、等等)中或更近期的飛行器中。超微型單元eNB通常可透過X2鏈結而連接至另一eNB，例如透過其基地台控制器(base station controller；BSC)功能連接至巨型eNB。因此，LP eNB可被用超微型單元eNB實現，由於其係經由X2介面而耦接至巨型eNB。超微型單元eNB或其他LP eNB可結合巨型eNB之一些或全部的功能性。於一些情形中，其可被參照為存取點基地台或企業家用單元。
於一些實施例中，下行鏈路資源網格可被使用於從eNB 104至UE 102之下行鏈路傳輸，而從UE 102至eNB 104之上行鏈路傳輸可利用類似技術。該網格可為時頻網格(time-frequency grid)，稱為資源網格或時頻資源網格，其為各槽口(slot)中下行鏈路中之實體資源。此時頻平面表示對於OFDM系統為平常實現，其使得其對於無線電資源分配為直覺的。資源網格之各行與各列分別對應至一個OFDM符號與一個OFDM次載波。時域中之資源網格的持續期間對應至無線電訊框之一個槽口。於資源網格中之最小的時頻單元係表示為資源單元(resource element；RE)。各資源網格包含一些資源區塊(resource block；RB)，其說明特定實體通道至資源單元的映射。 各資源區塊包含頻域中一集合的(a collection of)資源單元且可表示目前可被分配之資源的最小量。有數個被傳送的不同的實體下行鏈路通道使用此資源區塊。與此揭露尤其有關的是，這些實體下行鏈路通道中的兩個為實體下行鏈路共用通道及實體下行鏈路控制通道。
實體下行鏈路共用通道(physical downlink shared channel；PDSCH)攜帶使用者資料與較高層訊號至UE 102(第1圖)。實體下行鏈路控制通道(physical downlink control channel；PDCCH)攜帶有關傳送格式及有關PDSCH通道之資源分配的資訊(除了別的以外)。其亦通知UE 102有關傳送格式、資源分配、及有關上行鏈路共用通道之混合自動重複請求(hybrid automatic repeat request；HARQ)資訊。典型地，下行鏈路排程(例如指定控制及共用通道資源區塊至一單元內之UE 102)可基於從UE 102至eNB 104反饋之通道品質資訊被執行於eNB 104，且然後下行鏈路資源指定資訊可被發送至被使用於(被指定)UE 102的控制通道(PDCCH)上之UE 102。
PDCCH使用控制通道元件(control channel element；CCE)以傳送控制資訊。在被映射至資源單元之前，PDCCH複數值的(complex-valued)符號係首先被組織成四聯體(quadruplet)，其係接著被使用次區塊交錯器(sub-block inter-leaver)來交換以用於率匹配(rate matching)。各PDCCH係使用一或多個控制通道元件 (CCE)被傳送，其中各CCE對應至九組的四個實體資源單元(已知為資源單元群組(resource element group；REG))。四個QPSK符號係映射至各REG。PDCCH可使用一或多個CCE被傳送，基於下行鏈路控制資訊(DCI)的大小及通道條件。有四個或更多界定於LTE中之不同的PDCCH格式具有不同數量的CCE(例如聚集等級(aggregation level)，L=1,2,4，或8)。
如此處所使用者，用語「電路(circuitry)」可參照、可為後述者之一部份、或包括應用特定積體電路(ASIC)、電子電路、處理器(共用、專用、或群組)、或執行一或多個軟體或韌體程式之記憶體(共用、專用、或群組)、結合式邏輯電路、或提供所述功能性之其他適合的硬體組件。於一些實施例中，電路可被實現於一或多個軟體或韌體模組，或與電路相關聯的功能可藉由一或多個軟體或韌體模組來實現。於一些實施例中，電路可包括邏輯，至少部份可操作於硬體。此處所述之實施例可被實現於使用任何適當地組構的硬體或軟體之系統中。
第2圖為根據一些實施例的使用者設備(UE)之功能圖。UE 200可適合被使用作為如第1圖所示之UE 102。於一些實施例中，UE200可包括至少如所顯示地耦接在一起的應用電路202、基頻電路204、射頻(RF)電路206、前端模組(FEM)電路208及多個天線210A-210D。於一些實施例中，其他電路或配置可包括應用電路202、基頻電路204、RF電路206或FEM電路208之一或 多個元件或組件，且在一些情形中亦可包括其他元件或組件。於一範例中，「處理電路(processing circuitry)」可包括一或多個元件或組件，其中之一些或全部可被包括於應用電路202或基頻電路204中。於另一範例中，「收發器電路(transceiver circuitry)」可包括一或多個元件或組件，其中之一些或全部可被包括於RF電路206或FEM電路208中。然而，這些範例非為限制用，處理電路或收發器電路於一些情形中亦可包括其他元件或組件。
應用電路202可包括一或多個應用處理器。舉例來說，應用電路202可包括例如(但不限於)一或多個單核或多核處理器。處理器可包括任何一般目的處理器及專用處理器(例如圖形處理器、應用處理器等等)之組合。處理器可與記憶體/儲存器耦接或可包括記憶體/儲存器且可被組構以執行儲存於記憶體/儲存器中之指令，以賦能各種應用或作業系統，以運行於該系統。
基頻電路204可包括例如(但不限於)一或多個單核或多核處理器。基頻電路204可包括一或多個基頻處理器或控制邏輯，以處理從RF電路206之接收訊號路徑所接收的基頻訊號、及以對於RF電路206之傳送訊號路徑產生基頻訊號。基頻處理電路204可與應用電路202介接以用於基頻訊號之產生與處理及用於控制RF電路206之操作。舉例來說，於一些實施例中，基頻電路204可包括第二代(2G)基頻處理器204a、第三代(3G)基頻處理器204b、第四代(4G)基頻處理器204c、及/或對於其他 現有世代、發展中或未來將發展的世代(例如第五代(5G)、6G等等)之其他基頻處理器204d。基頻電路204(例如一或多個基頻處理器204a-d)可處理各種無線電控制功能，其賦能與一或多個無線電網路之通訊經由RF電路206。無線電控制功能可包括(但不限於)訊號調變/解調變、編碼/解碼、射頻偏移(radio frequency shifting)等等。於一些實施例中，基頻電路204之調變/解調變電路可包括快速傅立葉轉換(FFT)、預編碼(precoding)、或叢集映射/解映射(constellation mapping/demapping)功能。於一些實施例中，基頻電路204之編碼/解碼電路可包括低密度同位檢查(Low Density Parity Check；LDPC)編碼器/解碼器功能，選項地靠旁(along-side)其他技術，例如，舉例來說，區塊碼、迴旋碼(convolutional codes)、渦輪碼(turbo codes)、或諸如此類，其可被使用以支援舊有協定。調變/解調變及編碼器/解碼器功能之實施例並不限於這些範例且可包括於其他實施例中之其他適合的功能。
於一些實施例中，基頻電路204可包括協定堆疊之元件，舉例來說，演進通用陸地無線電存取網絡(EUTRAN)協定之元件，包括例如實體(PHY)、媒體存取控制(MAC)、無線電鏈結控制(RLC)、封包資料聚合協定(PDCP)、或無線電資源控制(RRC)元件。基頻電路204之中央處理單元(CPU)204e可被組構以運行協定堆疊的元件於PHY、MAC、RLC、PDCP或RRC層 之發訊號。於一些實施例中，基頻電路可包括一或多個音訊數位訊號處理器(DSP)204f。音訊DSP 204f可包括用於壓縮/解壓縮及回音消除之元件且可包括於其他實施例之其他適合的處理元件。基頻電路之組件可被適合地結合於單一晶片、單一晶片組中、或於一些實施例中被設置於相同電路板上。於一些實施例中，基頻電路204與應用電路202之一些或所有構成組件可被一起實現於例如系統單晶片(SOC)上。
於一些實施例中，基頻電路204可提供與一或多個無線電技術相容的通訊。舉例來說，於一些實施例中，基頻電路204可支援與演進通用陸地無線電存取網絡(EUTRAN)或其他無線都會區域網路(wireless metropolitan area networks；WMAN)、無線區域網路(WLAN)、無線個人區域網路(wireless personal area network；WPAN)之通訊。於其中基頻電路204係被組構以支援多於一個無線協定的無線電通訊之實施例可參照多模式基頻電路。
RF電路206可使用調變的電磁輻射透過非固體介質來賦能與無線網路之通訊。於各種實施例中，RF電路206可包括切換器、過濾器、放大器等等，以促進與無線網路之通訊。RF電路206可包括一接收訊號路徑，其可包括用以將從FEM電路208所接收的RF訊號進行降轉換(down-convert)及提供基頻訊號至基頻電路204之電路。RF電路206亦可包括一傳送訊號路徑，其可包括用 以將藉由基頻電路204所提供的基頻訊號進行昇轉換(up-convert)及提供RF輸出訊號至FEM電路208以供傳送之電路。
於一些實施例中，RF電路206可包括一接收訊號路徑與一傳送訊號路徑。RF電路206之接收訊號路徑可包括混合器電路206a、放大器電路206b及過濾器電路206c。RF電路206之傳送訊號路徑可包括過濾器電路206c與混合器電路206a。RF電路206亦可包括合成器電路206d用以合成一頻率以供接收訊號路徑與傳送訊號路徑之混合器電路206a使用。於一些實施例中，接收訊號路徑之混合器電路206a可被組構以基於由合成器電路206d所提供之經合成的頻率來將從FEM電路208所接收的RF訊號進行降轉換。放大器電路206b可被組構以放大經降轉換的訊號且過濾器電路206c可為組構以從經降轉換的訊號中移除不想要的訊號以產生輸出基頻訊號之低通過濾器(low-pass filter；LPF)或帶通過濾器(band-pass filter；BPF)。輸出基頻訊號可被提供至基頻電路204以供進一步處理。於一些實施例中，輸出基頻訊號可為零頻率基頻訊號(其並非必須)。於一些實施例中，接收訊號路徑之混合器電路206a可包含被動混合器，然而實施例之範疇並不以此為限。於一些實施例中，傳送訊號路徑之混合器電路206a可被組構以基於由合成器電路206d所提供之經合成的頻率將輸入基頻訊號進行昇轉換，以對於FEM電路208產生RF輸出訊號。基頻訊號可藉由基頻電 路204來提供且可藉由過濾器電路206c來過濾。過濾器電路206c可包括低通過濾器(LPF)，然而實施例之範疇並不以此為限。
於一些實施例中，接收訊號路徑之混合器電路206a與傳送訊號路徑之混合器電路206a可包括二或更多個混合器且可被設置以分別用於正交(quadrature)降轉換或昇轉換。於一些實施例中，接收訊號路徑之混合器電路206a與傳送訊號路徑之混合器電路206a可包括二或更多個混合器且可被設置以用於影像排斥(例如哈特立影像排斥(Hartley image rejection))。於一些實施例中，接收訊號路徑之混合器電路206a與傳送訊號路徑之混合器電路206a可被設置以分別用於直接降轉換或直接昇轉換。於一些實施例中，接收訊號路徑之混合器電路206a與傳送訊號路徑之混合器電路206a可被組構以用於超外差操作。
於一些實施例中，輸出基頻訊號與輸入基頻訊號可為類比基頻訊號，然而實施例之範疇並不以此為限。於一些替代實施例中，輸出基頻訊號與輸入基頻訊號可為數位基頻訊號。於這些替代實施例中，RF電路206可包括類比至數位轉換器(ADC)及數位至類比轉換器(DAC)電路且基頻電路204可包括數位基頻介面以與RF電路206通訊。於一些雙模式實施例中，分開的無線電IC電路可對各頻譜提供處理訊號，然而實施例之範疇並不以此為限。
於一些實施例中，合成器電路206d可為分數N合成 器(fractional-N synthesizer)或分數N/N+1合成器(fractional N/N+1 synthesizer)，然而實施例之範疇並不以此為限，其他類型的頻率合成器可被使用。舉例來說，合成器電路206d可為三角積分合成器(delta-sigma synthesizer)、頻率倍增器、或包含鎖相迴路與頻率除法器(frequency divider)之合成器。合成器電路206d可被組構以基於頻率輸出與除法器控制輸入來合成一輸出頻率以供RF電路206之混合器電路206a使用。於一些實施例中，合成器電路206d可為分數N/N+1合成器。於一些實施例中，頻率輸入可由電壓控制振盪器(voltage controlled oscillator；VCO)提供(其並非必須)。除法器控制輸入可基於期望的輸出頻率藉由基頻電路204或應用處理器202來提供。於一些實施例中，除法器控制輸入(例如N)可基於由應用處理器202所指示之通道而從查找表被決定。
RF電路206之合成器電路206d可包括除法器、延遲鎖定迴路(delay-locked loop；DLL)、多工器及相位累加器。於一些實施例中，除法器可為雙模數除法器(dual modulus divider；DMD)而相位累加器可為數位相位累加器(digital phase accumulator；DPA)。於一些實施例中，DMD可被組構以將輸入訊號除以N或N+1(例如基於進位輸出(carry out))，以提供分數除法比(fractional division ratio)。於一些例示實施例中，DLL可包括一組串聯的、可調的、延遲元件、相位偵測器、電 荷泵(charge pump)及D型正反器。於這些實施例中，延遲元件可被組構以將VCO期間打破成Nd個相同封包的相位，其中Nd為延遲元件在延遲線中之數量。依此方式，DLL提供負反饋以幫助確保整個延遲線的總延遲為一個VCO循環。
於一些實施例中，合成器電路206d可被組構以產生載波頻率作為輸出頻率，同時於其他實施例中，輸出頻率可為載波頻率的倍數(例如兩倍載波頻率、四倍載波頻率)且與正交產生器及除法器電路一起使用，以產生於載波頻率之關於彼此具有多個不同相位之多個訊號。於一些實施例中，輸出頻率可為LO頻率(fLO)。於一些實施例中，RF電路206可包括IQ/極轉換器(IQ/polar converter)。
FEM電路208可包括接收訊號路徑，其可包括組構以操作於從一或多個天線210A-D所接收RF訊號、放大所接收訊號及提供放大版本的所接收訊號至RF電路206以供進一步處理之電路。FEM電路208亦可包括傳送訊號路徑，其可包括組構以放大由RF電路206所提供之用於傳送的訊號以供一或多個天線210A-D中之一或多者傳送。
於一些實施例中，FEM電路208可包括TX/RX切換器以在傳送模式與接收模式操作間切換。FEM電路可包括一接收訊號路徑與一傳送訊號路徑。FEM電路之接收訊號路徑可包括低雜訊放大器(low-noise amplifier；LNA)以放大所接收的RF訊號及提供經放大接收的RF訊號作為 一輸出(例如至RF電路206)。FEM電路208之傳送訊號路徑可包括功率放大器(PA)以放大輸入RF訊號(例如藉由RF電路206提供)，及一或多個過濾器以產生RF訊號以供後續傳送(例如藉由一或多個天線210中之一或多者)。於一些實施例中，UE 200可包括額外的元件，例如記憶體/儲存器、顯示器、相機、感測器、或輸入/輸出(I/O)介面。
第3圖為根據一些實施例的演進節點B(Evolved Node-B；eNB)之功能圖。應注意的是，於一些實施例中，eNB 300可為固定的非行動裝置。eNB 300可適合被使用作為如第1圖所示之eNB 104。eNB 300之組件可被包括於單一裝置或複數個裝置中。eNB 300可包括實體層電路302與收發器305，其中之一者或兩者可賦能訊號於使用一或多個天線301A-B之UE 200、其他eNB、其他UE或其他裝置間的傳送與接收。於一範例中，實體層電路302可執行各種編碼與解碼功能，其可包括用於傳送之基頻訊號的形成與所接收訊號的解碼。舉例來說，實體層電路302可包括LDPC編碼器/解碼器功能，選項地靠旁(along-side)其他技術，例如，舉例來說，區塊碼、迴旋碼、渦輪碼、或諸如此類，其可被使用以支援舊有協定。調變/解調變及編碼器/解碼器功能之實施例並不限於這些範例且可包括於其他實施例中之其他適合的功能。於另一範例中，收發器305可執行各種傳送與接收功能，例如基頻範圍與射頻(RF)範圍間之訊號的轉換。因此，實 體層電路302與收發器305可為分開的組件或可為結合的組件之部份。此外，有關訊號之傳送與接收的一些所述功能可藉由可包括實體層電路302、收發器305、及其他組件或層之其中一者、任何、或全部之組合而被執行。eNB 300亦可包括媒體存取控制層(MAC)電路304以控制至無線媒體之存取。eNB 300亦可包括處理電路306與記憶體308，其係設置以執行此處所述之操作。eNB 300亦可包括一或多個介面310，其可賦能與其他組件的通訊，包括其他eNB 104(第1圖)、於EPC 120(第1圖)中之組件或其他網路組件。此外，介面310可賦能與未顯示於第1圖中的其他組件(包括網路外部的組件)之通訊。介面310可為有線或無線或其組合。
天線210A-D、301A-B可包含一或多個定向或全向天線，包括例如偶極天線、單極天線、補綴天線、迴圈天線、微帶天線或適合用於傳送RF訊號之其他類型的天線。於一些多輸入多輸出(MIMO)實施例中，天線210A-D、301A-B可被有效率地分開以利用空間多樣性與可產生之不同的通道特性。
於一些實施例中，UE 200或eNB 300可為行動裝置且可為可攜式無線通訊裝置，例如個人數位助理(PDA)、具有無線通訊能力之膝上型或可攜式電腦、網頁平板電腦、無線電話、智慧型手機、無線頭戴式裝置、呼叫器、即時訊息裝置、數位相機、存取點、電視、穿戴式裝置，例如醫療裝置(例如心率監視器、血壓監視器、 諸如此類)、或可無線地接收及/或傳送資訊之其他裝置。於一些實施例中，UE 200或eNB 300可被組構以依據3GPP標準來操作，雖然實施例之範疇並不以此為限。於一些實施例中，行動裝置或其他裝置可被組構以根據其他協定或標準來操作，包括IEEE 802.11或其他IEEE標準。於一些實施例中，UE 200、eNB 300其他裝置可包括鍵盤、顯示器、非揮發性記憶體埠、多天線、圖形處理器、應用程式處理器、揚聲器、及其他行動裝置元件中之一或多者。顯示器可為包括觸碰螢幕之LCD螢幕。
雖然UE 200與eNB 300係各被顯示為具有數個分開的功能元件，一或多個功能元件可被結合且可藉由軟體組構式元件(例如包括數位訊號處理器(DSP)之處理元件)、或其他硬體元件之結合來實現。舉例來說，一些元件可包含一或多個微處理器、DSP、場可程式化閘件陣列(FPGA)、應用特定積體電路(ASIC)、射頻積體電路(RFIC)及用以執行至少於此所述之功能的各種硬體及邏輯電路之組合。於一些實施例中，功能元件可參照操作於一或多個處理元件上之一或多個處理。
實施例可用硬體、韌體與軟體之其中一者或其結合來實現。實施例亦可被實現為儲存於電腦可讀取儲存裝置上之指令，其可藉由至少一處理器被讀取與執行以執行此處所述之操作。電腦可讀取儲存裝置可包含用以儲存可由機器(例如電腦)讀取的格式之資訊之任何非暫態機制。舉例來說，電腦可讀取儲存裝置可包括唯讀記憶體 (ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置、及其他儲存裝置與媒體。一些實施例可包括一或多個處理器且可與儲存於電腦可讀取儲存裝置上之指令被組構。
亦應注意的是，於一些實施例中，UE 200或eNB 300所使用的設備可包括如第2-3圖中所示之UE 200或eNB 300的各種組件。因此，此處所述參照UE 200(或102)之技術與操作可被應用至用於UE之設備。此外，此處所述參照eNB 300(或104)之技術與操作可被應用至用於eNB之設備。
實施例之一些態樣係針對用於前向錯誤校正(FEC)之有效率的編碼方案。LTE支援適應性調變及具有精細間隔尺寸支援的資源分配組之編碼方案、調變與編碼方案(MCS)、封包尺寸(或傳送區塊(transport block；TB)尺寸)、及基於具有循環緩衝器碼率匹配以用於增加的冗餘之混合自動重複請求(IR-HARQ)支援的渦輪碼之編碼率相容的(rate-compatible)通道編碼。渦輪碼與LDPC碼為兩個種類的容量達到(capacity-achieving)碼。於一些實施例中，頻譜效率之支援的組係在0.1bps/Hz至最高7.6bps/Hz(對於256-QAM)的範圍內，而MCS位準概略地對應至1dB步長(step size)。其可要求碼率相容的通道編碼以根據所選擇的MCS位準及界定多個冗餘版本以支援HARQ操作而利用任何任意碼率來編碼封包(或TB)。
於LDPC之目前應用的範例中，802.11n/11ac LDPC碼設計係基於如以下表1所顯示的碼率及區塊尺寸之有限組。資訊區塊尺寸係被製表為碼字(code word；CW)長度與碼率的函數。
Figure 105140269-A0202-12-0021-1
要在可用的通道資源上編碼及傳送封包，標準亦指明實體層收斂協定(Physical Layer Convergence Protocol；PLCP)協定資料單元(Protocol Data Unit；PPDU)編碼規則，包括用於縮短與穿刺的機制。於縮短式方法中，小尺寸的封包被零填補(zero-padded)至期望的資訊區塊尺寸及利用同位檢查矩陣來編碼，且該零填補係在編碼之後被移除，以達成有效的較低編碼率。於穿刺式方法中，封包係利用同位檢查矩陣來編碼，且同位位元的一部分在編碼之後被穿刺，例如被移除(利用原封不動的其他位元之相關佈置)以增加有效的編碼率。率匹配(rate matching)透過縮短較高率碼或穿刺較低率碼而被達成，例如，藉由從4個特定的率矩陣(rate matrix)之中選擇(除了別的以外)。
渦輪碼與LDPC碼兩者皆使用迭代解碼技術而被解碼。尤其，LDPC可按照實現複雜度及效能來提供渦輪碼改良，且現在，LDPC被考慮為在未來3GPP標準化效果(一般稱為5G標準開發)中之潛在的通道編碼候選。
典型地，要支援適應性MCS，穿刺與零填補操作係聯合LDPC編碼而被使用。其使得設計僅對於碼率及LDPC資訊區塊尺寸的給定組支援同位檢查矩陣。其他碼率及區塊尺寸可使用穿刺、重複或零填補操作而被支援。同位檢查矩陣之有限組可提供減少的實現複雜度同時亦允許足夠的改編方案(類似LTE渦輪碼)的彈性之優點。由於在LDPC中穿刺(特別是同位檢查位元)已知被用以達成較高碼率，FEC效能上因穿刺所致之任何不利的影響應被考慮。
此處所述之實施例認可良好的穿刺型樣之選擇可在實現複雜度上可忽略的(或甚至為零)增加的情況下提供改良的效能。即使在HARQ式操作中，選擇良好的穿刺型樣會增加第一傳送的成功率，且因此會導致較低的再傳送發生及增加處理能力。
實施例之一態樣係針對用於較佳地選擇對於LDPC同位檢查碼之穿刺型樣的解決辦法。藉由一些實施例所提供的技術效果包括對於給定FEC效能位準之改良的通訊資 料率及同樣地，對於給定資料通訊率之改良的FEC效能。此外，一些實施例可有效地支援具有LDPC之HARQ式操作。
根據一類型的實施例，對應至較大行權重的LDPC同位檢查矩陣之特定同位檢查位元係較佳地穿刺對應至較低行權重的同位檢查位元。於相關態樣中，利用分層解碼方案之解碼器係被提供用於LDPC碼字之快速與計算有效率解碼。
於一實施例中，被使用於數位資料之傳送的LDPC編碼方案為基於偏移的單位矩陣之結構的LDPC碼。具有碼字長度n=z．nb及資訊區塊k=z．kb、及偏移尺寸或子區塊尺寸z的LDPC碼具有碼率r=k/n=kb/nb。LDPC編碼器將資訊區塊i=(i0,i1,i2...ik-1)編碼成尺寸n之碼字c，其中c=(c0,c1,....ck-1,ck....cn-1)。於系統的編碼中，碼字的前k個位元係典型地與資訊位元相同，亦即cj=ij,for j=0 to k-1 or c=(i0,i1,....ik-1,p0....pn-k-1)。碼字滿足同位檢查方程式H．cT=0，其中H為n-k x n的同位檢查矩陣。於此配置中，典型地，同位檢查矩陣之前k行(或kb)可被參照為系統的行，而其餘的n-k行(或nb-kb)可被參照為同位行。對於同位檢查矩陣，各行具有行權重，其表示該行中1的數量，而各列具有列權重，其表示該列中1的數量。
第4圖為根據範例實施例之例示同位檢查矩陣之圖式。如圖所示，同位檢查矩陣H由系統的行402及同位行 404組成。同位檢查矩陣H之各元件表示具有尺寸z x z(於所顯示的範例中，z=27)之方形子矩陣Pi。這些子矩陣可為單位矩陣之循環置換(亦即，偏移的單位矩陣)，其中元件的數值表示置換的量(0為非偏移的單位矩陣)。以值「-」構成的元件表示零(null)矩陣(亦即，全為零)。
第5A-5C圖顯示用以使用作為第4圖所例示的類型之同位檢查矩陣中的子矩陣之經置換的單位矩陣之簡化範例。如圖所示，為了圖示容易，經置換的單位矩陣Pi係被顯示於z=5的情形中。循環的置換矩陣Pi係藉由循環地將行往右偏移i個元件從z x z單位矩陣獲得。第5A圖顯示對應至P0之非偏移的單位矩陣。第5B圖顯示對應至P2之循環偏移2。第5C圖顯示對應至P4之循環偏移4。
於一實施例中，8/9之碼率係被達成用於界定用於不同偏移尺寸z之各種碼字尺寸。於各種範例中，所支援的偏移尺寸z可為12、24、36、48、60、72、84及96。假設矩陣排版尺寸為4 x 36(亦即，nb=36、且kb=32)，其各別地對應至碼字區塊尺寸為z x 36=432、864、1296、1728、2160、2592、3024、及3456。
第6圖顯示根據一些實施例之用以執行LDPC編碼及最佳化的系統。如圖所示，系統可使用UE之基頻處理器204或eNB之實體層電路302而被實現。系統包括LDPC編碼器602、及穿刺器604。根據各種實施例，LDPC編碼器602及穿刺器604可使用硬體電路、或硬體電路與儲存 於有形的、非暫態的電腦可讀取媒體上的軟體/韌體指令之結合而被實現。在後者情形中，當於處理器電路上被執行時，造成處理器電路進行資料轉換，其將被詳細說明於後文。
第7圖為顯示根據一些實施例之第6圖的系統之操作的範例之圖式。如圖所示，至LDPC編碼器602之輸入為資訊區塊S 702(其含有待被傳送的資訊位元及(選項地)額外的CRC位元)。LDPC編碼器602亦讀取同位檢查矩陣H 704。LDPC編碼器602係被組構以用設定碼率(例如，r=k/n表示資訊區塊尺寸對於總區塊尺寸的比率)來產生LDPC碼字。LDPC編碼器602產生碼字706，其包括系統的部份S(於706A表示)及同位檢查部份P(於706B表示)。
碼字706被輸入至穿刺器604，其操作以移除(亦即，穿刺)同位檢查部份706B的部份以增加碼率r。穿刺器604之輸出為經穿刺的碼字708，其包括系統的部份S 706A，連同同位檢查部份之非穿刺的部份708B。同位檢查部份708B具有空位(void)X(於708C表示)於經選擇的位元位置中。雖然在經穿刺的同位檢查部份708B中之資料位元係被忽略，其位元位置係以某些方式被記錄，使得被忽略的同位檢查部份的空位X 708C可在接收器處重建。
於一實施例中，穿刺器604基於同位檢查矩陣H之結構及基於將於接收器處被使用的解碼演算法(例如，在分 層信任傳遞中排程)來優先地選擇穿刺型樣。通常，當特定同位檢查位元被穿刺時，在接收器處的解碼器可假設對應的位元被抹除，且其可嘗試藉由使用對應至各經抹除的位元之同位檢查節點以幫助復原被抹除的位元來解碼資訊區塊。同位檢查節點可被表示為H矩陣的列。
根據相關實施例，穿刺型樣的優先選擇選擇用於穿刺對應至參與較大量的同位檢查方程式之那些同位檢查位元(相較於其他同位檢查位元)之位元。於此實施例中，對應至相對較大權重的同位檢查行之同位檢查位元傾向被優先地選擇以用於穿刺，且因此，在被選擇用於傳送的情況下相較於對應至相對較小權重的同位檢查行之同位檢查位元具有較低優先權。於本脈絡中，相對較大權重的行具有與相對較大量的同位檢查節點相關聯的同位檢查位元，且相對較小權重的行具有與相對較小量的同位檢查節點相關聯的同位檢查位元。尤其，相對較大權重的行與相對較小權重的行分別具有將對於彼此較大與較小的權重。因此，用語「較大」與「較小」為比較的，而非絕對的用語。
通常，LDPC解碼器係基於分層信任傳遞演算法，於其中所構成的同位檢查矩陣之一或多個列被同時地處理。於相關實施例中，為了接收被穿刺的LDPC碼，解碼器中之列的次序可將穿刺方案納入考量。例如，列之次序可為使得經穿刺的位元被儘可能的早地在解碼處理中復原，其傾向幫助經穿刺的位元值之復原。
第8圖為顯示用以穿刺(puncturing)同位檢查位元 的處理之流程圖。該處理可藉由例如穿刺器604來實行。於802，決定待被穿刺的位元之量。此決定可為碼率(編碼器602係對於其被組構)與期望的碼率之函數。穿刺減少LDPC碼區塊之總尺寸使得待被經過通訊通道來傳送之有效總長度被減少。於804，穿刺器604初始化具有長度等於待被穿刺的同位檢查位元之所決定的數量之零元件(null-element)列表。以下操作806-812以經穿刺的位元來構成該列表。
為了根據一些實施例來顯示穿刺程序，用語同位檢查位元之「有效行權重(effective column weight)」係被界定為同位檢查位元連接的同位檢查節點之數量(其不含有其他至今仍未被復原的經穿刺的位元)。於806，穿刺器604搜尋具有最高有效行權重的同位檢查位元，若其被穿刺，則可在目前迭代被立即復原，而不依靠尚未被復原之其他經穿刺的位元。如上所述，於一實施例中，具有較大有效行權重之同位檢查位元(及因此參與較大量的同位檢查方程式)係被優先地選擇以用於穿刺。已從先前的迭代復原之經穿刺的位元係被考量為用於目前迭代之非經穿刺的位元。於808，作為806之搜尋操作的結果，所有找到的位元係被標示。於810，該列表係以找到的位元來構成以取代初始零值。於一實施例中，該列表係被排序使得具有最大的有效行權重之同位檢查位元被列在第一個，之後是具有第二大的有效行權重之位元，依此類推。若兩個或更多同位檢查位元平手(tled)，則其排序被任意選擇。
決定812決定該列表是否滿了，且若還沒，則該處理循環回到操作806以繼續搜尋適合的待穿刺之同位檢查位元。否則，若位元之列表被完成，則處理前進至814，於其中穿刺器604應用行置換至系統的及同位檢查位元，以優先化非經穿刺的同位檢查位元。於816，系統的及同位檢查位元係被結合以形成待被使用於區塊之傳送的循環緩衝器。於818，位元係從循環緩衝器讀取及傳遞至收發器以透過無線媒體傳送。
於相關實施例中，增量冗餘混合ARQ操作(incremental redundancy hybrid ARQ operation；IR-HARQ)係利用循環緩衝器與行置換的使用而被支援。置換π1係被應用至同位檢查位元以將其重新排列次序使得需要被穿刺的位元被放置於最後。置換π0係被應用至系統的位元。
第9圖為顯示用於系統的與同位檢查位元之置換操作的圖式。為了圖示容易，僅兩個冗餘版本區塊、第一傳送902、及第二傳送904係被顯示。分別於906與908表示的S與P指示系統的位元及同位檢查位元。置換操作π0 910與π1 912係被應用至S與P(如圖所示)以產生經置換的系統的位元S’於914及經置換的同位檢查位元P’於916。S’914與P’916的結合為被使用作為循環緩衝器918(冗餘版本係由其被界定)之資料結構。
對於各傳送，選擇用於傳送之位元可從循環緩衝器中之開始點開始被讀出，且位元的讀取序列地連續直到所需 要數量的位元被讀出。若循環緩衝器之末端被達到，則讀出恢復從循環緩衝器之開始。於所顯示的範例中，來自循環緩衝器918之第一傳送902開始於位元位置RV0。第二傳送904開始於位元位置RV1。於此，縮寫RV表示可被使用以支援HARQ操作之冗餘版本(redundancy version)。對於追趕合併(Chase combining)，僅一個RV可為充足的。對於IR式HARQ，多個RV可被界定。
第10圖顯示根據一些實施例之用以執行LDPC接收側解碼的系統。如圖所示，系統可使用UE之基頻處理器204或eNB之實體層電路302而被實現。系統包括HARQ記憶體1002、軟結合(soft-combining)單元1004、H矩陣決定單元1006、反置換電腦1008、及解碼器1010。根據各種實施例，系統之組件可使用硬體電路、或硬體電路與儲存於有形的、非暫態的電腦可讀取媒體上的軟體/韌體指令之結合而被實現。在後者情形中，當於處理器電路上被執行時，造成處理器電路進行資料轉換，其將被詳細說明於後文。
至系統的輸入1012包括經接收的位元(以對數概似比(LLR)的形式)，其係連同儲存於HARQ記憶體1002中之任何先前的LLR藉由軟結合單元1004被軟結合。反置換電腦1008應用反置換π0-1及π1-1以準備用於LDPC解碼之結果。H矩陣決定單元藉由考慮有關所接收的區塊及其在解碼器處可用的LLR之資訊(例如，通道LLR、及儲存於HARQ記憶體中之LLR)來操作，以決定 適合的同位檢查矩陣H以用於藉由解碼器1010來解碼以產生資訊輸出1014。
第11圖為顯示根據實施例之第10圖的系統之操作的範例之圖式。第一傳送902與第二傳送904係被接收為LLR，且藉由軟結合單元1004來結合。其結果係儲存於被實現於HARQ記憶體1002中之循環緩衝器1118。於此點所接收的資料為經置換的位元914與916。反置換操作係分別對於系統的位元及同位檢查位元被執行於1102與1104，以產生由系統的位元1106及經恢復的同位檢查位元1108構成的碼字之重新排序的LLR值。所決定的H矩陣接著被使用以解碼該碼字。
第12圖為顯示在分層迭代(layered iterative)解碼方案中的操作之圖式。如圖所示，所接收的LDPC碼字包括用於資訊位元S 1202、同位檢查位元P 1204、及經穿刺的同位檢查位元位置1206之LLR值。分層解碼次序可於LDPC解碼器1010中被執行以進一步改良效能。列表中經穿刺的同位檢查位元次序係被遵循以執行分層解碼。 按列(row-wise)置換矩陣π2 1208可重新排序檢查節點序列，使得連接至列表中的第一經穿刺的位元之所有檢查節點先被處理(例如具有較高優先順序)，之後接著處理連接至第二經穿刺的位元之檢查節點，依此類推。此次序可促進經穿刺的位元之恢復以在某種程度以內遵循穿刺次序。此操作為有利的，因為在較早迭代之經穿刺的位元之恢復會需要相對較高的可靠度來達成。後來的經穿刺的同 位檢查位元恢復係藉由在前面的檢查位元來幫助。結果，較快及較多計算有效率LDPC解碼收斂可被達成。
於範例實施例中，在類WiFi(WiFi-like)矩陣中，同位檢查行可具有第一權重(權重3)或第二權重(權重2)。置換π1係被使用於置換同位檢查部份使得在置換後，經穿刺的同位檢查位元被放置於最後。被使用於置換系統的位元之置換π0可為恆等(identity)(亦即，沒有改變)。於相關範例中，對於額外的多樣性，使用於置換系統的位元之置換π0可為另一置換。
於另一範例中，同位檢查行可具有第一權重(權重3)或第二權重(權重2)或通常，具有多個權重之行。例如，使用於置換同位檢查部份之置換π1係使得在置換後，經穿刺的同位檢查位元在之後發生於有關非經穿刺的位元之循環緩衝器。使用於置換系統的位元之置換π0可為恆等。對於額外的多樣性，使用於置換系統的位元之置換π0可為另一置換。
於一例示範例中，參照第4圖，穿刺型樣選擇及分層解碼處理將被說明。於此範例中，802.11n式LDPC同位檢查矩陣H具有碼率=5/6、區塊長度n=648位元、及子區塊尺寸z=27位元。同位檢查部份404為H之最後四行，含有4×27=108單行及108列。
要增加碼率從5/6至0.9(給定n=648，及資訊位元長度k=540)，48個位元需要被穿刺。首先，含有48個零(NULL)元件被建立。接著，應注意的是，前z行具 有行權重3。若所有的27個對應同位檢查位元被穿刺，則其可在不需要基於其餘的48-27=21個經穿刺的位元位置之情況下被復原。連接至這27個經穿刺的位元且沒有連接至其餘21個經穿刺的位元之檢查節點為可識別的。加入行1至27於列表中之穿刺次序，該列表現在包含{1,2,...27,NULL,...}。
由於前27個位元可先被復原，故被穿刺的其餘21個位元可從所有其他行中被隨機選擇，這是因為其全部具有行權重2(其為在移除具有權重3之行之後第二大的權重)。現在，該列表被完全佔滿，且經穿刺的位元之選擇以列表{1,2,...,27,28,...,48}而為完整的。
接著，行置換π1係被應用，其置換經穿刺的位元至同位檢查區塊之末端及移動所有非經穿刺的位元至同位檢查區塊之開始。在置換之後，同位檢查位元序列具有索引次序{49,...,108,1,...,48}。同位檢查位元49至108係以資訊位元被傳送作為因穿刺而縮短的碼字之部份。
在LDPC解碼器處，使用非分層解碼演算法，舉例來說，標準信任傳遞(standard belief propagation)技術可被使用以解碼LDPC碼字。
於分層解碼演算法被使用之實施例中，解碼層之次序可被決定如下。為了依列表中之次序來復原經穿刺的位元，在LDPC解碼器側，在反置換π1以復原包括加回(add back)經穿刺的位元的原始碼字序列之後，為了解碼前27個經穿刺的位元，分層解碼可利用檢查節點以次 序{82,83,...,108,55,56,...,81,1,2,...,27,28,29,...,54}或{55,56,...,81,82,83,...,108,1,2,...,27,28,29,...,54}來開始。此分層解碼次序係由置換π2完成。一層可包括單一檢查節點或多個檢查節點。於802.11n情形中，由於沒有在z x z子矩陣內之兩個或更多檢查節點連接至相同LDPC經編碼的位元，故子矩陣內之所有檢查節點可被同時更新。於此情形中，一層包括在子矩陣內之z個檢查節點。
額外的註解及範例：
範例1為一種經組構以將訊息編碼以供傳送的通訊裝置之設備，該設備包含：記憶體；及處理電路，用以控制該設備以進行下列操作：根據同位檢查區塊來將待被傳送的一組資訊位元進行編碼以產生第一碼字，該第一碼字基於該組資訊位元及基於一組同位檢查位元來表示一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元；從該組同位檢查位元中選擇基於選擇基準待被從該第一碼字去優先化的經選擇的同位檢查位元，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化；及基於該第一碼字來產生輸出資料集以供傳送，其中該選擇的同位檢查位元係被去優先化。
於範例2中，範例1之標的選項地包括其中該同位檢 查區塊係於該記憶體中被表示為排列為一組列與行之同位檢查矩陣資料結構。
於範例3中，範例2之標的選項地包括其中該同位檢查矩陣之各行具有被界定為對應的同位檢查位元所連接之一些的同位檢查節點之有效行權重，其不包含其他仍為未恢復的去優先化的位元。
於範例4中，範例1-3中之任何一或多個標的選項地包括其中該第一碼字係於該記憶體中被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
於範例5中，範例4之標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
於範例6中，範例4-5中之任何一或多個標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
於範例7中，範例1-6中之任何一或多個標的選項地包括其中被去優先化的該選擇的同位檢查位元係從該輸出資料集被省略以供傳送。
於範例8中，範例1-7中之任何一或多個標的選項地包括其中被去優先化的該選擇的同位檢查位元係被置換至該輸出資料集內的最低有效位置以供傳送。
於範例9中，範例1-8中之任何一或多個標的選項地 包括其中該第一碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
於範例10中，範例1-9中之任何一或多個標的選項地包括其中該第一碼字包括含有該資訊位元之第一部份，及含有該同位檢查位元之第二部份，且其中該處理電路係進一步控制該設備以進行下列操作：計算資訊位元之第一置換以產生第一置換結果，及計算該組同位檢查位元之第二置換以獲得第二置換結果；及將該第一置換結果與該第二置換結果連結以產生循環緩衝器，該輸出資料集係從該循環緩衝器產生。
於範例11中，範例10之標的選項地包括其中該第二置換結果包括具有開始與結束之位元排序，其中被去優先化的該選擇的同位檢查位元係被置於最後。
於範例12中，範例10-11中之任何一或多個標的選項地包括其中該輸出資料集係透過該循環緩衝器基於複數個讀取迭代(iteration)來產生，其中不同的讀取迭代基於冗餘版本具有在該循環緩衝器內之不同的開始點。
於範例13中，範例1-12中之任何一或多個標的選項地包括其中該設備包括基頻處理器。
於範例14中，範例1-13中之任何一或多個標的選項地包括其中該設備包括耦接至天線之收發器電路。
於範例15中，範例1-14中之任何一或多個標的選項地包括其中該設備包括e-節點B(e-Node B)裝置。
於範例16中，範例1-15中之任何一或多個標的選項 地包括其中該設備包括使用者設備(UE)裝置。
範例17為一種經組構以將經編碼訊息解碼的通訊裝置之設備，該設備包含：記憶體；及處理電路，用以控制該設備以進行下列操作：存取所接收的訊息，其包括表示一組資訊位元之第一置換部份及表示一組同位檢查位元之第二置換部份；計算該第一置換部份之第一反置換及該第二置換部份之第二反置換以產生含有表示該資訊位元之未置換的第一部份及表示該同位檢查位元之未置換的第二部份之碼字；及使用低密度同位檢查矩陣將該碼字解碼，該碼字先前已基於該組資訊位元及基於一組同位檢查位元而被編碼為一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元，特定同位檢查位元基於選擇基準已從該碼字被去優先化，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化。
於範例18中，範例17之標的選項地包括其中該接收的訊息包含一組對數概似比。
於範例19中，範例17-18中之任何一或多個標的選項地包括其中該接收的訊息包括第一傳送與第二傳送。
於範例20中，範例17-19中之任何一或多個標的選項地包括其中該接收的訊息包含循環緩衝的資料。
於範例21中，範例17-20中之任何一或多個標的選項地包括其中該碼字係於該記憶體中被表示為排列為一組 列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
於範例22中，範例21之標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
於範例23中，範例21-22中之任何一或多個標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
於範例24中，範例17-23中之任何一或多個標的選項地包括其中被去優先化的同位檢查位元係從該訊息被省略。
於範例25中，範例17-24中之任何一或多個標的選項地包括其中被去優先化的同位檢查位元係被置換至該訊息內之最低有效位置。
於範例26中，範例17-25中之任何一或多個標的選項地包括其中該碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
於範例27中，範例17-26中之任何一或多個標的選項地包括其中該設備包括基頻處理器。
於範例28中，範例17-27中之任何一或多個標的選項地包括其中該設備包括耦接至天線之收發器電路。
於範例29中，範例17-28中之任何一或多個標的選項地包括其中該設備包括e-節點B(e-Node B)裝置。
於範例30中，範例17-29中之任何一或多個標的選項地包括其中該設備包括使用者設備(UE)裝置。
範例31為一種電腦可讀取媒體，包含指令，當被執行於處理設備時，造成該設備進行下列操作：根據同位檢查區塊來將待被傳送的一組資訊位元進行編碼以產生第一碼字，該第一碼字基於該組資訊位元及基於一組同位檢查位元來表示一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元；從該組同位檢查位元中選擇基於選擇基準待被從該第一碼字去優先化的經選擇的同位檢查位元，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化；及基於該第一碼字來產生輸出資料集以供傳送，其中該選擇的同位檢查位元係被去優先化。
於範例32中，範例31之標的選項地包括其中該同位檢查區塊係被表示為排列為一組列與行之同位檢查矩陣資料結構。
於範例33中，範例32之標的選項地包括其中該同位檢查矩陣之各行具有被界定為對應的同位檢查位元所連接之一些的同位檢查節點之有效行權重，其不包含其他仍為未恢復的去優先化的位元。
於範例34中，範例31-33中之任何一或多個標的選項地包括其中該第一碼字係被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同 位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
於範例35中，範例34之標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
於範例36中，範例34-35中之任何一或多個標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
於範例37中，範例31-36中之任何一或多個標的選項地包括其中被去優先化的該選擇的同位檢查位元係從該輸出資料集被省略以供傳送。
於範例38中，範例31-37中之任何一或多個標的選項地包括其中被去優先化的該選擇的同位檢查位元係被置換至該輸出資料集內的最低有效位置以供傳送。
於範例39中，範例31-38中之任何一或多個標的選項地包括其中該第一碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
於範例40中，範例31-39中之任何一或多個標的選項地包括其中該第一碼字包括含有該資訊位元之第一部份，及含有該同位檢查位元之第二部份，且其中該等指令係進一步控制該設備以進行下列操作：計算資訊位元之第一置換以產生第一置換結果，及計算該組同位檢查位元之第二置換以獲得第二置換結果；及將該第一置換結果與該第二置換結果連結以產生循環緩衝器，該輸出資料集係從 該循環緩衝器產生。
於範例41中，範例40之標的選項地包括其中該第二置換結果包括具有開始與結束之位元排序，其中被去優先化的該選擇的同位檢查位元係被置於最後。
於範例42中，範例40-41中之任何一或多個標的選項地包括其中該輸出資料集係透過該循環緩衝器基於複數個讀取迭代(iteration)來產生，其中不同的讀取迭代基於冗餘版本具有在該循環緩衝器內之不同的開始點。
範例43為一種電腦可讀取媒體，包含指令，當被執行於處理設備時，造成該設備進行下列操作：存取所接收的訊息，其包括表示一組資訊位元之第一置換部份及表示一組同位檢查位元之第二置換部份；計算該第一置換部份之第一反置換及該第二置換部份之第二反置換以產生含有表示該資訊位元之未置換的第一部份及表示該同位檢查位元之未置換的第二部份之碼字；及使用低密度同位檢查矩陣將該碼字解碼，該碼字先前已基於該組資訊位元及基於一組同位檢查位元而被編碼為一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元，特定同位檢查位元基於選擇基準已從該碼字被去優先化，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化。
於範例44中，範例43之標的選項地包括其中該接收的訊息包含一組對數概似比。
於範例45中，範例43-44中之任何一或多個標的選項地包括其中該接收的訊息包括第一傳送與第二傳送。
於範例46中，範例43-45中之任何一或多個標的選項地包括其中該接收的訊息包含循環緩衝的資料。
於範例47中，範例43-46中之任何一或多個標的選項地包括其中該碼字係被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
於範例48中，範例47之標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
於範例49中，範例47-48中之任何一或多個標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
於範例50中，範例43-49中之任何一或多個標的選項地包括其中被去優先化的同位檢查位元係從該訊息被省略。
於範例51中，範例43-50中之任何一或多個標的選項地包括其中被去優先化的同位檢查位元係被置換至該訊息內之最低有效位置。
於範例52中，範例43-51中之任何一或多個標的選項地包括其中該碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
範例53為一種用以將訊息編碼以供傳送的系統，該系統包含：用以根據同位檢查區塊來將待被傳送的一組資訊位元進行編碼以產生第一碼字之手段，該第一碼字基於該組資訊位元及基於一組同位檢查位元來表示一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元；用以從該組同位檢查位元中選擇基於選擇基準待被從該第一碼字去優先化的經選擇的同位檢查位元之手段，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化；及用以基於該第一碼字來產生輸出資料集以供傳送之手段，其中該選擇的同位檢查位元係被去優先化。
於範例54中，範例53之標的選項地包括其中該同位檢查區塊係被表示為排列為一組列與行之同位檢查矩陣資料結構。
於範例55中，範例54之標的選項地包括其中該同位檢查矩陣之各行具有被界定為對應的同位檢查位元所連接之一些的同位檢查節點之有效行權重，其不包含其他仍為未恢復的去優先化的位元。
於範例56中，範例53-55中之任何一或多個標的選項地包括其中該第一碼字係被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
於範例57中，範例56之標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
於範例58中，範例56-57中之任何一或多個標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
於範例59中，範例53-58中之任何一或多個標的選項地包括其中被去優先化的該選擇的同位檢查位元係從該輸出資料集被省略以供傳送。
於範例60中，範例53-59中之任何一或多個標的選項地包括其中被去優先化的該選擇的同位檢查位元係被置換至該輸出資料集內的最低有效位置以供傳送。
於範例61中，範例53-60中之任何一或多個標的選項地包括其中該第一碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
於範例62中，範例53-61中之任何一或多個標的選項地包括其中該第一碼字包括含有該資訊位元之第一部份，及含有該同位檢查位元之第二部份，且其中用以編碼之該手段包括：用以計算資訊位元之第一置換以產生第一置換結果及計算該組同位檢查位元之第二置換以獲得第二置換結果之手段；及用以將該第一置換結果與該第二置換結果連結以產生循環緩衝器之手段，該輸出資料集係從該循環緩衝器產生。
於範例63中，範例62之標的選項地包括其中該第二 置換結果包括具有開始與結束之位元排序，其中被去優先化的該選擇的同位檢查位元係被置於最後。
於範例64中，範例62-63中之任何一或多個標的選項地包括其中該輸出資料集係透過該循環緩衝器基於複數個讀取迭代(iteration)來產生，其中不同的讀取迭代基於冗餘版本具有在該循環緩衝器內之不同的開始點。
於範例65中，範例53-64中之任何一或多個標的選項地包括其中該系統包括基頻處理器。
於範例66中，範例53-65中之任何一或多個標的選項地包括其中該系統包括耦接至天線之收發器電路。
於範例67中，範例53-66中之任何一或多個標的選項地包括其中該系統包括e-節點B(e-Node B)裝置。
於範例68中，範例53-67中之任何一或多個標的選項地包括其中該系統包括使用者設備(UE)裝置。
範例69為一種經組構以接收及解碼經編碼訊息的通訊裝置之系統，該系統包含：用以存取所接收的訊息之手段，其包括表示一組資訊位元之第一置換部份及表示一組同位檢查位元之第二置換部份；用以計算該第一置換部份之第一反置換及該第二置換部份之第二反置換以產生含有表示該資訊位元之未置換的第一部份及表示該同位檢查位元之未置換的第二部份之碼字之手段；及用以使用低密度同位檢查矩陣將該碼字解碼之手段，該碼字先前已基於該組資訊位元及基於一組同位檢查位元而被編碼為一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位 檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元，特定同位檢查位元基於選擇基準已從該碼字被去優先化，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化。
於範例70中，範例69之標的選項地包括其中該接收的訊息包含一組對數概似比。
於範例71中，範例69-70中之任何一或多個標的選項地包括其中該接收的訊息包括第一傳送與第二傳送。
於範例72中，範例69-71中之任何一或多個標的選項地包括其中該接收的訊息包含循環緩衝的資料。
於範例73中，範例69-72中之任何一或多個標的選項地包括其中該碼字係被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
於範例74中，範例73之標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
於範例75中，範例73-74中之任何一或多個標的選項地包括其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
於範例76中，範例69-75中之任何一或多個標的選項地包括其中被去優先化的同位檢查位元係從該訊息被省 略。
於範例77中，範例69-76中之任何一或多個標的選項地包括其中被去優先化的同位檢查位元係被置換至該訊息內之最低有效位置。
於範例78中，範例69-77中之任何一或多個標的選項地包括其中該碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
於範例79中，範例69-78中之任何一或多個標的選項地包括其中該系統包括基頻處理器。
於範例80中，範例69-79中之任何一或多個標的選項地包括其中該系統包括耦接至天線之收發器電路。
於範例81中，範例69-80中之任何一或多個標的選項地包括其中該系統包括e-節點B(e-Node B)裝置。
於範例82中，範例69-81中之任何一或多個標的選項地包括其中該系統包括使用者設備(UE)裝置。
以上詳述說明包括所附圖式之參照，其為詳細說明之一部份。圖式例示地顯示可被實現之特定實施例。這些實施例亦於此稱為「範例」。此等範例可包括除了所顯示或說明的那些元件以外的元件。然而，亦考慮的是包括所顯示或說明的元件之範例。再者，亦考慮的是使用所顯示或說明的那些元件之任何組合或交換(或一或多個其觀點)，或是特定範例(或一或多個其觀點)、或關於於此顯示或說明之其他範例(或一或多個其觀點)。
參照於此文件之公開案、專利案、及專利文件係以其 全部結合於此作為參考，如同個別地結合作為參考。在此文件與結合作為參考之那些文件之間不一致的使用之情形中，於所結合的參考中之使用為此文件的使用之補充；對於矛盾的不一致，以此文件中之使用為準。
於此文件中，用語「一(a或an)」係被使用(在專利文件中很普遍)以包括一或多於一個，獨立於「至少一個」或「一或多個」中之任何其他範例或使用。於此文件中，用語「或」係被使用以參照非排外的(nonexclusive)或使得「A或B」包括「A但無B」、「B但無A」、及「A及B」，除非另有說明。於後附申請專利範圍中，用語「包括(including)」及「其中(in which)」係被使用作為用語「包含(comprising)」及「其中(wherein)」之等效之簡明的英語。同樣地，於以下申請專利範圍中，用語「包括」與「包含」是開放的，亦即，包括除了那些在申請專利範圍中此一用語之後所列出者以外的元件之系統、裝置、物件、或處理仍被認為落於該申請專利範圍之範疇中。再者，於以下申請專利範圍中，用語「第一」、「第二」、及「第三」係被使用僅作為標示，且非意欲用以建議於其物件上之數字次序。
以上說明僅為例示用而非限制用。舉例來說，上述範例(或一或多個其觀點)可結合其他者被使用。其他實施例可例如藉由閱讀以上說明的所屬技術領域中具有通常知識者而被使用。摘要是要使閱讀者迅速確認本技術揭露的本質。所提出之摘要並非用以解釋或限制申請專利範圍之 範疇或意義。同樣的，於以上實施方式中，各種特徵可被集合在一起以使此揭露更為精簡(streamline)。然而，申請專利範圍可能沒有提出於此所揭露之每個特徵，因為實施例可以該等特徵之子集為特徵。再者，實施例可包括較在特定範例中所揭露之特徵為少的特徵。因此，以下申請專利範圍藉此結合至詳細說明中，且請求項各自為單獨實施例。於此所揭露之實施例的範疇係參照後附申請專利範圍與該等申請專利範圍所稱的等效之全部範疇一起而被決定。
204‧‧‧基頻電路
302‧‧‧實體層電路
602‧‧‧LDPC編碼器
604‧‧‧穿刺器

Claims (30)

  1. 一種經組構以將訊息編碼以供傳送的通訊裝置之設備，該設備包含：記憶體；及處理電路，用以控制該設備以進行下列操作：根據同位檢查區塊來將待被傳送的一組資訊位元進行編碼以產生第一碼字，該第一碼字基於該組資訊位元及基於一組同位檢查位元來表示一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元；從該組同位檢查位元中選擇基於選擇基準待被從該第一碼字去優先化的經選擇的同位檢查位元，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化；及基於該第一碼字來產生輸出資料集以供傳送，其中該選擇的同位檢查位元係被去優先化。
  2. 如申請專利範圍第1項之設備，其中該同位檢查區塊係於該記憶體中被表示為排列為一組列與行之同位檢查矩陣資料結構。
  3. 如申請專利範圍第2項之設備，其中該同位檢查矩陣之各行具有被界定為對應的同位檢查位元所連接之一些的同位檢查節點之有效行權重，其不包含其他仍為未恢復的去優先化的位元。
  4. 如申請專利範圍第1項之設備，其中該第一碼字係於該記憶體中被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
  5. 如申請專利範圍第4項之設備，其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
  6. 如申請專利範圍第4項之設備，其中具有最大量的非零元件之該同位檢查位元行具有奇數量的非零元件。
  7. 如申請專利範圍第1項之設備，其中被去優先化的該選擇的同位檢查位元係從該輸出資料集被省略以供傳送。
  8. 如申請專利範圍第1項之設備，其中被去優先化的該選擇的同位檢查位元係被置換至該輸出資料集內的最低有效位置以供傳送。
  9. 如申請專利範圍第1項之設備，其中該第一碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
  10. 如申請專利範圍第1項之設備，其中該第一碼字包括含有該資訊位元之第一部份，及含有該同位檢查位元之第二部份，且其中該處理電路係進一步控制該設備以進行下列操作：計算資訊位元之第一置換以產生第一置換結果，及計算該組同位檢查位元之第二置換以獲得第二置換結 果；及將該第一置換結果與該第二置換結果連結以產生循環緩衝器，該輸出資料集係從該循環緩衝器產生。
  11. 如申請專利範圍第10項之設備，其中該第二置換結果包括具有開始與結束之位元排序，其中被去優先化的該選擇的同位檢查位元係被置於最後。
  12. 如申請專利範圍第10項之設備，其中該輸出資料集係透過該循環緩衝器基於複數個讀取迭代(iteration)來產生，其中不同的讀取迭代基於冗餘版本具有在該循環緩衝器內之不同的開始點。
  13. 如申請專利範圍第1項之設備，其中該設備包括基頻處理器。
  14. 如申請專利範圍第1項之設備，其中該設備包括耦接至天線之收發器電路。
  15. 如申請專利範圍第1項之設備，其中該設備包括e-節點B(e-Node B)裝置。
  16. 如申請專利範圍第1項之設備，其中該設備包括使用者設備(UE)裝置。
  17. 一種經組構以將經編碼訊息解碼的通訊裝置之設備，該設備包含：記憶體；及處理電路，用以控制該設備以進行下列操作：存取所接收的訊息，其包括表示一組資訊位元之第一置換部份及表示一組同位檢查位元之第二置換部份； 計算該第一置換部份之第一反置換及該第二置換部份之第二反置換以產生含有表示該資訊位元之未置換的第一部份及表示該同位檢查位元之未置換的第二部份之碼字；及使用低密度同位檢查矩陣將該碼字解碼，該碼字先前已基於該組資訊位元及基於一組同位檢查位元而被編碼為一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元，特定同位檢查位元基於選擇基準已從該碼字被去優先化，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化。
  18. 如申請專利範圍第17項之設備，其中該接收的訊息包含一組對數概似比。
  19. 如申請專利範圍第17項之設備，其中該接收的訊息包括第一傳送與第二傳送。
  20. 如申請專利範圍第17項之設備，其中該接收的訊息包含循環緩衝的資料。
  21. 一種非暫態電腦可讀取媒體，包含指令，當被執行於處理設備時，造成該設備進行下列操作：根據同位檢查區塊來將待被傳送的一組資訊位元進行編碼以產生第一碼字，該第一碼字基於該組資訊位元及基於一組同位檢查位元來表示一組同位檢查節點，該組同位檢查位元包括與相對較大的量之同位檢查節點相關聯的同 位檢查位元及與相對較小的量之同位檢查節點相關聯的同位檢查位元；選擇基於選擇基準待被從該第一碼字去優先化的同位檢查位元，該選擇基準對與相對較大的量之同位檢查節點相關聯的那些同位檢查位元去優先化；及基於該第一碼字來產生輸出資料集以供傳送，其中該選擇的同位檢查位元係被去優先化。
  22. 如申請專利範圍第21項之電腦可讀取媒體，其中該同位檢查區塊係被表示為排列為一組列與行之同位檢查矩陣資料結構。
  23. 如申請專利範圍第22項之電腦可讀取媒體，其中該同位檢查矩陣之各行具有被界定為對應的同位檢查位元所連接之一些同位檢查節點之有效行權重，其不包含其他仍為未恢復的去優先化的位元。
  24. 如申請專利範圍第21項之電腦可讀取媒體，其中該第一碼字係被表示為排列為一組列與行的元件之矩陣資料結構，且其中該選擇基準將屬於在所有同位檢查位元行中具有最大量的非零元件之同位檢查位元行的那些同位檢查位元去優先化。
  25. 如申請專利範圍第24項之電腦可讀取媒體，其中具有最大量的非零元件之該同位檢查位元行具有至少3個非零元件。
  26. 如申請專利範圍第24項之電腦可讀取媒體，其中具有最大量的非零元件之該同位檢查位元行具有奇數量 的非零元件。
  27. 如申請專利範圍第21項之電腦可讀取媒體，其中被去優先化的該選擇的同位檢查位元係從該輸出資料集被省略以供傳送。
  28. 如申請專利範圍第21項之電腦可讀取媒體，其中被去優先化的該選擇的同位檢查位元係被置換至該輸出資料集內的最低有效位置以供傳送。
  29. 如申請專利範圍第21項之電腦可讀取媒體，其中該第一碼字含有該組資訊位元的至少一部分作為與位元的同位檢查部份連結之系統的部份。
  30. 如申請專利範圍第21項之電腦可讀取媒體，其中該第一碼字包括含有該資訊位元之第一部份，及含有該同位檢查位元之第二部份，且其中該等指令係進一步控制該設備以進行下列操作：計算資訊位元之第一置換以產生第一置換結果，及計算該組同位檢查位元之第二置換以獲得第二置換結果；及將該第一置換結果與該第二置換結果連結以產生循環緩衝器，該輸出資料集係從該循環緩衝器產生。
TW105140269A 2016-01-14 2016-12-06 資訊有效率的錯誤校正編碼 TWI695589B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662278742P 2016-01-14 2016-01-14
US62/278,742 2016-01-14
PCT/US2016/031781 WO2017123273A1 (en) 2016-01-14 2016-05-11 Informationally efficient error correction coding
WOPCT/US16/31781 2016-05-11

Publications (2)

Publication Number Publication Date
TW201733276A TW201733276A (zh) 2017-09-16
TWI695589B true TWI695589B (zh) 2020-06-01

Family

ID=59312066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140269A TWI695589B (zh) 2016-01-14 2016-12-06 資訊有效率的錯誤校正編碼

Country Status (3)

Country Link
CN (1) CN108432167B (zh)
TW (1) TWI695589B (zh)
WO (1) WO2017123273A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10735134B2 (en) * 2017-08-11 2020-08-04 Qualcomm Incorporated Self-decodable redundancy versions for low-density parity-check codes
US11005595B2 (en) * 2018-06-07 2021-05-11 Qualcomm Incorporated Self-decodability for low-density parity-check codes
WO2020206451A1 (en) * 2019-04-04 2020-10-08 Apple Inc. Apparatus and method for determining the content of a retransmission
CN113168360B (zh) * 2019-06-25 2023-09-19 西部数据技术公司 数据驱动的icad图形生成
WO2021049888A1 (en) 2019-09-10 2021-03-18 Samsung Electronics Co., Ltd. Method and apparatus for data decoding in communication or broadcasting system
US11418294B2 (en) * 2019-09-20 2022-08-16 Qualcomm Incorporated Single step in-place operation method for 5G NR de-interleaving, de-rate matching, and HARQ combination
CN113395132A (zh) * 2020-03-13 2021-09-14 华为技术有限公司 Ldpc码的速率匹配的方法和通信装置
US20220116139A1 (en) * 2021-12-23 2022-04-14 Intel Corporation Apparatus used in wlans

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320353A1 (en) * 2007-06-20 2008-12-25 Motorola, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US7979777B2 (en) * 2006-07-03 2011-07-12 Kabushiki Kaisha Toshiba Apparatus, method and program for decoding
US8006162B2 (en) * 2005-05-16 2011-08-23 Samsung Electronics Co., Ltd. Method for padding and puncturing low density parity check code
US20130013983A1 (en) * 2004-10-12 2013-01-10 Michael Livshitz Structured low-density parity-check (ldpc) code

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1268062C (zh) * 2001-02-13 2006-08-02 三星电子株式会社 在通信系统中生成代码的设备和方法
KR100978815B1 (ko) * 2002-04-19 2010-08-30 톰슨 라이센싱 우선순위 데이터로 시스템에서 에러 제어 코딩하기 위한다이버시티 방식
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US9104589B1 (en) * 2013-10-16 2015-08-11 L-3 Communications Corp. Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions
US9264074B2 (en) * 2014-02-11 2016-02-16 Entropic Communications, Llc LDPC code matrices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130013983A1 (en) * 2004-10-12 2013-01-10 Michael Livshitz Structured low-density parity-check (ldpc) code
US8006162B2 (en) * 2005-05-16 2011-08-23 Samsung Electronics Co., Ltd. Method for padding and puncturing low density parity check code
US7979777B2 (en) * 2006-07-03 2011-07-12 Kabushiki Kaisha Toshiba Apparatus, method and program for decoding
US20080320353A1 (en) * 2007-06-20 2008-12-25 Motorola, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer

Also Published As

Publication number Publication date
TW201733276A (zh) 2017-09-16
CN108432167B (zh) 2021-07-30
CN108432167A (zh) 2018-08-21
WO2017123273A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
TWI695589B (zh) 資訊有效率的錯誤校正編碼
US11784750B2 (en) HARQ for advanced channel codes
JP7453448B2 (ja) 低密度パリティ検査コードのベースグラフ選択を適用する通信技法
TWI692211B (zh) 增強型打孔和低密度同位核對（ｌｄｐｃ）碼結構
US10966118B2 (en) Channel encoding method and communication device
US10541781B2 (en) Rate matching using low-density parity-check codes
CA2954996C (en) User equipment and methods for allocation and signaling of time resources for device to device (d2d) communication
CN114679242B (zh) 用于harq传输的极化码
CN110637417B (zh) 用于对极化码打孔的方法和装置
TW201729546A (zh) 具有低密度同位檢查碼之碼率相容操作
WO2017136706A1 (en) Multi-shot aperiodic channel state information report for full dimension-multiple input multiple output systems
EP3602797B1 (en) Puncturing of polar codes with complementary sequences
WO2018080569A1 (en) Channel coding schemes for 5g wearables
JP2020005215A (ja) ユーザ装置及び基地局装置