TWI719768B - 成長摻雜iv族材料的方法 - Google Patents

成長摻雜iv族材料的方法 Download PDF

Info

Publication number
TWI719768B
TWI719768B TW108146860A TW108146860A TWI719768B TW I719768 B TWI719768 B TW I719768B TW 108146860 A TW108146860 A TW 108146860A TW 108146860 A TW108146860 A TW 108146860A TW I719768 B TWI719768 B TW I719768B
Authority
TW
Taiwan
Prior art keywords
dopant
substrate
precursor
semiconductor film
processing chamber
Prior art date
Application number
TW108146860A
Other languages
English (en)
Other versions
TW202039921A (zh
Inventor
黃奕樵
愛羅安東尼歐Ｃ 桑契斯
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202039921A publication Critical patent/TW202039921A/zh
Application granted granted Critical
Publication of TWI719768B publication Critical patent/TWI719768B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

於此討論了用於在半導體裝置製造期間藉由將基板浸泡在摻雜劑中而形成膜的方法。使用至少一種摻雜劑前驅物在處理腔室中執行摻雜劑浸泡預定的時間段，以在基板上形成摻雜劑層。隨後淨化處理腔室中的至少一種摻雜劑前驅物。在淨化處理腔室之後，將至少一種膜前驅物引入處理腔室中。在基板上磊晶地形成膜，以具有目標電阻率、摻雜劑濃度及/或厚度的至少一個。後處理操作可包括對半導體膜進行退火或圖案化，或在其上沉積附加層。

Description

成長摻雜IV族材料的方法
於此描述的實施例大體關於半導體裝置的製造，包括在基板上成長IV族膜。
半導體裝置包括藉由沉積和圖案化具有不同組成和厚度的膜來製造的膜堆疊。可將半導體膜磊晶地沉積在基板（諸如矽晶圓）上，或在先前形成及/或圖案化的膜上。在膜沉積期間，可使用一種或多種摻雜劑來形成摻雜的半導體膜。傳統地，藉由以共流方式將一種或多種摻雜劑前驅物和一種或多種膜前驅物引入處理腔室中來形成摻雜的半導體膜。共流的摻雜劑前驅物和膜前驅物會導致摻雜劑與沉積膜的偏析（segregation），特別是當摻雜劑在沉積膜中具有低溶解度時。摻雜劑的偏析會阻礙進一步的操作，包括在摻雜膜之上形成其他膜。摻雜的半導體膜也可使用摻雜劑佈植來形成。然而，摻雜劑佈植使用高溫，且因此具有比一些半導體裝置製造處理可用的熱預算更高的熱預算。
因此，存在有用於一種製造摻雜半導體膜的改進系統和方法的需求。
本揭露書大體上關於用於形成半導體膜的系統和方法。
在一個或多個實施例中，一種形成半導體膜的方法包括以下步驟：當基板位於處理腔室中時，將包括摻雜劑的至少一種摻雜劑前驅物引入處理腔室；將基板浸泡在至少一種摻雜劑前驅物中第一預定時間段，以在基板上形成摻雜劑層；從處理腔室淨化至少一種摻雜劑前驅物，以從處理腔室移除至少一種摻雜劑前驅物，同時將摻雜劑層保留在基板上；及將半導體膜前驅物引入處理腔室，以在基板上形成半導體膜，半導體膜包括IV族元素並具有從約1.0×10 19原子/cm 3至約5.0×10 21原子/cm 3的摻雜劑的濃度。
在一個或多個實施例中，一種形成半導體膜的方法包括以下步驟：將基板放置在處理腔室中；將包含摻雜劑的至少一種摻雜劑前驅物引入處理腔室；將基板浸泡在至少一種摻雜劑前驅物中第一預定時間段，以在基板上形成摻雜劑層，在浸泡期間基板保持在從200℃至450℃的溫度下；從處理腔室淨化至少一種摻雜劑前驅物，以從處理腔室移除至少一種摻雜劑前驅物，同時將摻雜劑層保留在基板上；及將半導體膜前驅物引入處理腔室，以在基板上形成半導體膜，半導體膜包括IV族元素並具有從約1.0×10 19原子/cm 3至約5.0×10 21原子/cm 3的摻雜劑的濃度，其中摻雜劑前驅物和半導體膜前驅物以非重疊時間段存在於處理腔室中。
在一個或多個實施例中，一種形成半導體膜的方法包括以下步驟：當基板位於處理腔室中時，將包括摻雜劑的至少一種摻雜劑前驅物引入處理腔室；將基板浸泡在至少一種摻雜劑前驅物中第一預定時間段，以在基板上形成摻雜劑層；從處理腔室淨化至少一種摻雜劑前驅物，以從處理腔室移除至少一種摻雜劑前驅物，同時將摻雜劑層保留在基板上；將膜前驅物引入處理腔室，以在基板上形成膜，膜具有從約1.0×10 19原子/cm 3至約5.0×10 21原子/cm 3的摻雜劑的濃度；及將至少一種摻雜劑前驅物引入的步驟、浸泡基板的步驟、淨化至少一種摻雜劑前驅物的步驟及引入半導體膜前驅物的步驟重複複數個迭代。
本揭露書的實施例涉及形成摻雜的半導體膜，包括摻雜的IV族半導體膜。IV族半導體膜包括矽（Si）、鍺（Ge）及其組合。使用於此討論的系統和方法，將基板放置在處理腔室中以進行處理，並進行摻雜劑浸泡處理。在引入半導體膜前驅物之前，將至少一種摻雜劑前驅物引入處理腔室。在一些示例中，以同時或交錯的方式將兩種或更多種摻雜劑引入處理腔室。將基板浸泡在摻雜劑前驅物中預定的時間段。
在形成摻雜劑層之後，淨化處理腔室以移除摻雜劑前驅物。淨化之後，將一種或多種半導體膜前驅物引入處理腔室。因此，摻雜劑前驅物氣體不會與半導體膜前驅物同時共流入處理腔室中（如，摻雜劑前驅物和半導體膜前驅物是以分開的、不重疊的時間段來提供給處理腔室的）。由一種或多種膜前驅物在摻雜劑層上方的基板上磊晶地形成半導體膜。隨後，基板可受到熱處理，進一步的膜形成及/或膜圖案化。由摻雜劑浸泡處理得到的半導體膜具有預定的摻雜劑濃度位凖，並促進了在摻雜的半導體膜的頂部上的後續膜的形成。
在一些示例中，基板可具有在其上形成的一個或多個半導體膜，可使用在此討論的浸泡和磊晶半導體膜形成的迭代來形成每個半導體膜。取決於示例，當形成複數個半導體膜時，在用以形成複數個半導體膜的第一半導體膜的第一迭代中使用的（多種）摻雜劑可與用以形成複數個半導體膜的第二半導體膜所使用的（多種）摻雜劑不同。因此，可由複數個半導體膜形成一個或多個膜，每個半導體膜是在將基板浸泡相同、相似或不同的摻雜劑或摻雜劑類型之後形成的。
第1圖是根據本揭露書的實施例的基板處理系統100的示意圖。基板處理系統100包括處理腔室102。在一些示例中，處理腔室102是整合腔室群集工具的一部分，整合腔室群集工具包括圍繞傳送腔室佈置的複數個處理腔室。處理腔室102具有設置在處理腔室102的處理容積110內的基板支撐件104。在一些示例中，基板支撐件104是基板支撐基座。處理容積110界定在（例如）基板支撐件104和與基板支撐件104相對設置的氣體分配組件116之間。在一些實施例中，基板支撐件104可包括將基板106保持或支撐在基板支撐件104的頂表面上的機構。示例性的基板保持機構可包括靜電吸盤、真空吸盤、基板保持夾或類似者。
基板支撐件104可進一步包括用於控制基板溫度的機構，諸如加熱及/或冷卻機構，諸如基板支撐件加熱元件108。在一些示例中，一個或多個功率源126可配置成經由基板支撐件加熱元件108將基板支撐件104加熱到預定溫度。基板支撐件104可附加地或替代地包括用以控制物種通量的機構及/或用以控制靠近基板106的表面的離子能量的機構。
任選地，在一些示例中，基板支撐件104可包括電極136和一個或多個功率源，諸如第一偏壓功率源140和第二偏壓功率源142。第一偏壓功率源140和第二偏壓功率源142的每一個分別經由第一匹配網絡144和第二匹配網絡146耦合到電極136。上述第一偏壓功率源140和第二偏壓功率源142可能夠以約2MHz，或約13.56MHz，或約60Mhz的頻率產生高達12,000W的能量。第一偏壓功率源140和第二偏壓功率源142可各自提供連續功率或脈衝功率。在一些實施例中，第一偏壓功率源140和第二偏壓功率源142各自可替代地為DC或脈衝DC源。另外地或替代地，可預期的是可利用遠端電漿源來產生電漿。
在一個或多個實施例中，氣體分配組件116可由鋁製成，且在一些示例中，可由氧化物（諸如氧化鋁（Al 2O 3）塗佈。氣體分配組件116可耦合到RF功率源152，RF功率源152配置成在處理腔室102內的操作之前、期間及/或之後向氣體分配組件116提供功率。氣體分配組件116包括複數個孔隙132穿過其中。複數個孔隙132配置成將前驅物引入處理容積110。氣體分配組件116的複數個孔隙132可以各種配置越過氣體分配組件116的整個表面佈置，包括同心環、環群集、隨機放置的群集或其他幾何形狀。在替代實施例中，可預期的是，可使用產生與基板106的上表面平行的水平流體流的交叉流噴射器將處理氣體引入處理容積110中。
在一個示例中，一種或多種氣體源112、128經由氣體歧管114耦接到處理腔室102。氣體歧管114流體耦接到氣體分配組件116，且一種或多種氣體從一個或多個氣體源112、128引入處理容積110。一個或多個氣體源112、128的每一個包括載氣、摻雜劑前驅物、半導體膜前驅物、其組合或其他氣體的一種或多種。可預期一個或多個氣體源112、128可任選地利用液體前驅物源。
在一些示例中，遠端電漿源（RPS）150可用以經由氣體歧管114將電漿輸送到處理容積110。處理腔室102還包括沿處理容積110的側壁122設置的襯裡120。一個或多個排氣系統118耦接到處理腔室102，並用以在處理期間從處理容積110移除過量的處理氣體或副產物。
第2圖是根據於此描述的實施例的處理腔室202的橫截面圖。處理腔室202被配置用於交叉流沉積操作。處理腔室202包括腔室主體204、支持系統206和控制器208。腔室主體204具有側壁210和底壁212。處理腔室202包括在它們之間界定處理區域214的上窗口226和下窗口228。用於支撐基板的基板支撐件216設置在內部處理區域214中。在一個或多個實施例中，基板支撐件216是基座，且可由石英、碳化矽或其他材料製成。基板支撐件216由支撐柱218支撐，支撐柱218與從軸244延伸的支撐臂220連接。在處理腔室202的操作期間，可藉由基板升降臂222通過升降銷224將設置在基板支撐件216上的基板升起。替代地，可省略基板支撐件216，且可將基板直接支撐在支撐柱218上。沉積處理通常發生在內部處理區域214內的設置在基板支撐件216上的基板的上表面上。
上襯裡248設置在上窗口226的下方，並且適以防止不期望的沉積到腔室部件上。上襯裡248定位成鄰近預熱環230，從而在它們之間界定了流體流動路徑。預熱環230可移除地設置在耦接至側壁210的環支撐件232上。當處理氣體通過形成在上襯裡248附近的處理氣體入口236而流入處理腔室202中時，加熱的預熱環230激活處理氣體。處理氣體通過形成在與處理氣體入口236相對的上襯裡248附近的處理氣體出口242離開處理腔室202。以這種方式，處理氣體可平行於基板的上表面而流動。燈240促進了處理氣體（包括沉積前驅物或摻雜劑）在基板上的熱分解，以在基板上形成一層或多層。
燈240適以向位於處理腔室202內的部件提供熱能。例如，燈240可適以向基板、基板支撐件216和預熱環230提供熱能。下窗口228可由光學透明材料（諸如石英）形成，以促進以由燈240提供的照射的一個或多個波長範圍的通過或熱輻射通過下窗口228。
支持系統206包括用以執行和監視預定處理的部件，諸如處理腔室202中的膜的成長。支持系統206包括氣體面板、氣體分配管道、真空和排氣子系統、功率供應器和處理控制儀器的一個或多個。控制器208耦合到支持系統206，並且適以控制處理腔室202和支持系統206。控制器208包括中央處理單元（CPU）、記憶體和支持電路。駐留在控制器208中的指令可被執行以控制處理腔室202的操作。處理腔室202適以執行一個或多個膜形成或沉積處理。
儘管第1和2圖顯示了處理腔室的示例，但是可預期可利用其他處理腔室。例如，可利用可從加州聖克拉拉市的應用材料公司獲得的處理腔室（諸如磊晶沉積腔室）。可預期來自其他製造商的處理腔室也可用以執行於此揭露的方法。
第3圖是在基板上形成半導體膜的方法300。第4A至4C圖是經歷方法300的基板的示意圖。在方法300中，在操作302處，準備如第4A圖所示的基板402用於包括移除天然氧化物或其他雜質的膜形成。基板402可由包括矽（Si）、鍺（Ge）或Si和Ge的組合的材料形成。在一些示例中，基板402是半導體晶圓。在一些示例中，基板402是包括介電表面的圖案化基板，介電表面由氮化矽（SiN）、二氧化矽（SiO 2）或其他材料形成。操作302可包括使用一種或多種預清潔氣體的高溫烘烤操作及/或預清潔操作。在這個示例中，在操作302處執行預清潔操作的情況下，NH 3氣體可單獨使用或與來自遠端電漿源（諸如遠端電漿源）的NF 3電漿組合使用，以促進基板的清潔。在另一示例中，在操作302處執行高溫烘烤操作，以準備基板402供進一步處理。在高溫烘烤操作期間，基板402在從約700℃至約1100℃的溫度下曝露於氫氣（H 2）。
在操作304處，將基板402定位在處理腔室（例如，磊晶沉積腔室）中的基板支撐件上。處理腔室可類似於第1圖中的處理腔室102、第2圖中的處理腔室202或可從加州聖克拉拉市的應用材料公司獲得的其他處理腔室（諸如Centura® EPI腔室、Centura® RP EPI腔室或Centura® Pronto TM腔室）配置。
在方法300中的操作306處，將一種或多種摻雜劑前驅物引入處理腔室以浸泡基板402。在一個示例中，摻雜劑前驅物包括由諸如三甲基鎵或三乙基鎵的源提供的鎵（Ga）。在這樣的示例中，利用汽化器或起泡器來促進前驅物向處理腔室的處理區域的輸送。在其他示例中，在操作306處引入的一種或多種摻雜劑前驅物可為氣態前驅物。附加地或替代地，（多種）摻雜劑前驅物可包括硼（B）、銦（In）、錫（Sn）、鍺（Ge）、磷（P）或砷（As）的一種或多種。一種或多種摻雜劑前驅物可在操作306處以小於約5sccm（例如，從約1sccm至約5sccm）的流速引入。在操作306中引入兩種或更多種摻雜劑前驅物的示例中，可以相同的流速引入每種摻雜劑前驅物。在操作306處引入兩種或更多種摻雜劑前驅物的另一示例中，可以與另一種不同的前驅物的流速不同的流速引入至少一種摻雜劑前驅物。可在操作306中引入一種或多種摻雜劑前驅物，同時將基板402保持在從約200℃至約450℃（諸如約360℃至約420℃）的溫度下。在操作306引入的一種或多種摻雜劑可包括在IV族元素或IV族元素的組合中各自顯示1×10 20或更低的溶解度的摻雜劑。基板402可在操作306處浸泡在一種或多種摻雜劑中約30秒到約5分鐘的時間段。
當在操作306處執行摻雜劑浸泡時，由純摻雜劑形成摻雜劑層404，如第4B圖中的基板402上所示。可將摻雜劑層404形成為目標厚度。在一個示例中，摻雜劑層404的目標厚度可為幾埃。例如，摻雜劑層404可具有在約2埃至約10埃（諸如約2埃至約5埃）的範圍內的厚度可。可選擇目標厚度以在隨後在摻雜劑層404的頂部上形成的一個或多個膜中形成最小摻雜劑濃度位凖。在一個示例中，在操作306期間基板402的溫度為約200℃至約450℃。在一些示例中，可在操作306期間將處理腔室加壓至（例如）低於約200Torr的壓力。
在操作306處形成摻雜劑層404之後，在操作308處從處理腔室淨化一種或多種摻雜劑前驅物，同時將摻雜劑層404保留在基板上。在操作308處的處理腔室淨化的一個示例中，以約5標準升/分鐘（SLM）至約30SLM的流速使用淨化氣體來淨化一種或多種摻雜劑前驅物。在操作308處的淨化時間可取決於處理容積、（多種）摻雜劑前驅物類型、淨化氣體的流速及/或其他處理或操作參數而變化。在引入其他前驅物（諸如膜形成前驅物）之前，淨化從處理腔室移除一種或多種摻雜劑前驅物。淨化氣體的示例包括（但不限於）稀有氣體和雙原子氮。
在操作310處，在操作308處淨化一種或多種摻雜劑前驅物之後，如第4C圖所示形成半導體膜406。半導體膜406可由一種或多種IV族元素形成，並形成在基板402上的摻雜劑層404上。在一個示例中，半導體膜406包括矽和鍺的一種或兩種。在操作310處，藉由將一種或多種膜前驅物引入處理容積來形成半導體膜406。隨著半導體膜406形成，摻雜劑層404的摻雜劑原子遷移到半導體膜406中，從而在半導體內產生預定的摻雜劑濃度，而不會使摻雜劑原子過度偏析到半導體膜406的上表面。在操作310處引入的半導體膜前驅物可包括矽烷（SiH 4）、鍺烷（GeH 4）或其變體或組合。當處理腔室的壓力小於約200Torr時，可在操作310以小於約500每分鐘標準立方厘米（sccm）的流速引入（多種）半導體膜前驅物。可在操作310處使用附加氣體（諸如載氣）以促進半導體膜前驅物的流動。示例性的載氣包括氫氣（H 2）和氬氣。
在操作308處淨化一種或多種摻雜劑前驅物之後，在操作310處引入（多種）半導體膜前驅物。因此，（多種）半導體膜前驅物不與一種或多種摻雜劑前驅物共流，除了摻雜劑層404之外，半導體膜前驅物也不與一種或多種摻雜劑前驅物同時存在於處理腔室中。在操作310處的半導體膜406的磊晶形成期間，基板402的溫度可基本上類似於在操作306處的基板402的溫度。也就是，在操作310期間的基板402的溫度可從約200℃到約450℃，以便減輕摻雜劑穿過在操作310處形成的半導體膜406的過度遷移（如，以減小摻雜劑擴散穿過半導體膜406的可能性及/或程度）。儘管發生了從純摻雜劑層404穿過半導體膜406的摻雜劑遷移，但是摻雜劑並未遷移通過半導體膜406以顯著地從半導體膜406偏析（擴散通過半導體膜406）。摻雜劑通過並離開半導體膜406的過度擴散可將半導體膜406的摻雜劑濃度降低到目標濃度以下。摻雜劑到半導體膜406中的遷移產生了具有高於最小濃度（諸如1.0×10 19原子/cm 3）的摻雜劑濃度的摻雜層。在各種示例中，摻雜劑濃度在整個半導體膜406中可為均勻的或不均勻的。類似地，取決於實施例，在整個半導體膜406中摻雜劑濃度可為均勻的或不均勻的。在一個示例中，摻雜劑的濃度在半導體膜406的下部（與基板402相鄰）是比在半導體膜406的上部大）。在這樣的示例中，濃度可從半導體膜406的下部到半導體膜406的上部線性或非線性地增加。
另外，儘管在第4C圖中顯示了摻雜劑層404完全擴散到半導體膜406中，但是可預期在一些示例中，一些摻雜劑層404可保留在基板402的上表面中。在這種情況下，相對薄的摻雜劑層可保持介於基板402和半導體膜406之間。在其他示例中，摻雜劑層404可在形成半導體膜406期間完全或基本上完全擴散到半導體膜406中。
在操作310處形成的半導體膜406（其中具有擴散的（多種）摻雜劑）具有從約0.2 mOhm-cm到約3 mOhm-cm的電阻率和從約1.0×10 19原子/cm 3到約5.0×10 21原子/cm 3的摻雜劑濃度。在操作306處引入兩種或更多種摻雜劑的示例中，取決於在方法300中製造的裝置的類型，半導體膜406中每種摻雜劑的濃度可相同或不同。半導體膜406的厚度可從約100Å到大於1000Å變化，取決於應用的不同。類似地，在操作310處用於半導體膜形成的時間可從約60秒到約10分鐘或更長變化。在操作310期間，半導體膜406的磊晶成長速率可為從約10Å/分鐘至約100Å/分鐘或更大。
在使用共流的傳統半導體製造操作中，以同時或重疊的方式引入摻雜劑前驅物和半導體前驅物，從而將半導體膜沉積為摻雜膜。然而，共流導致過量的摻雜劑遷移。相反，使用於此的系統和方法，在其上形成半導體膜406的純摻雜劑層404允許摻雜劑遷移到半導體膜406中，從而減輕了摻雜劑從半導體膜406中遷移出來。來自摻雜劑層404的摻雜劑遷移形成具有等於或高於足以用於進一步處理操作的最小摻雜劑濃度位凖（如1.0×10 19原子/cm 3）的半導體膜406。取決於實施例，可以迭代的方式將操作306、308和310重複一個或多個循環。在一個示例中，操作306、308和310的複數個循環在每個循環中在操作306處使用相同的摻雜劑或摻雜劑的組合。在另一示例中，操作306、308和310的複數個循環的至少一個循環在操作306處使用與複數個循環的另一個循環不同的摻雜劑。
在操作312處，包括摻雜的半導體膜406以及在一些示例中，在操作306、308和310的迭代中形成的附加半導體膜的基板402可經歷一個或多個後處理操作。在操作312處的後處理可在與操作302-310相同的處理腔室中，或在不同的處理腔室中，及/或在整合工具（同樣包括在操作302-310中使用的處理腔室）中包括的不同處理腔室中發生。在一些示例中，後處理可包括熱處理，諸如在從400℃到750℃的溫度下的退火。在其他示例中，操作312處的後處理可包括形成其他膜或圖案化膜。儘管在後處理期間一些摻雜劑層404可遷移到半導體膜406的頂表面，但是在後處理期間可充分保持半導體膜406的摻雜劑位凖，從而半導體裝置在商業上仍然可行。
本揭露書的益處包括形成具有改善的摻雜劑濃度均勻性的磊晶半導體膜。相反，傳統摻雜的磊晶膜（諸如在共流狀態期間形成的那些）導致摻雜劑遷移到半導體層的磊晶膜的頂部，從而導致半導體層的摻雜劑濃度小於目標濃度。因此，在傳統膜中，與摻雜磊晶膜的表面相鄰的材料具有比磊晶膜的其餘部分更大的摻雜劑濃度。在成長期間共流的摻雜劑由於其在表面的較低能量狀態以及從近表面或亞表面區域遷移的最小能量障壁而易於在表面處偏析。相反地，遠離表面掩埋的摻雜劑（諸如使用於此討論的浸泡方法而形成的摻雜劑）在表面處達到低能態之前，仍必須克服穿過膜厚度的較高擴散障壁。然而，在本揭露書中，在磊晶膜形成之前，當基板經歷摻雜劑浸泡時，摻雜劑原子集中在基板的上表面上的純層中。因此，與藉由傳統方式形成的膜相比，隨著半導體膜形成，摻雜劑原子遷移到半導體膜中，導致保留在磊晶膜內的摻雜劑濃度增加。
儘管前述內容涉及本揭露書的實施例，但是在不背離本揭露書的基本範圍的情況下，可設計本揭露書的其他和進一步的實施例，且本揭露書的範圍由以下的申請專利範圍決定。
100 :   基板處理系統 102 :   處理腔室 104 :   基板支撐件 106 :   基板 108 :   基板支撐件加熱元件 110 :   處理容積 112 :   氣體源 114 :   氣體歧管 116 :   氣體分配組件 118 :   排氣系統 120 :   襯裡 122 :   側壁 124 : 126 :   功率源 128 :   氣體源 132 :   孔隙 136 :   電極 140 :   第一偏壓功率源 142 :   第二偏壓功率源 144 :   第一匹配網絡 146 :   第二匹配網絡 150 :   遠端電漿源 152 :   RF功率源 202 :   處理腔室 204 :   腔室主體 206 :   支持系統 208 :   控制器 210 :   側壁 212 :   底壁 214 :   處理區域 216 :   基板支撐件 218 :   支撐柱 220 :   支撐臂 222 :   基板升降臂 224 :   升降銷 226 :   上窗口 228 :   下窗口 230 :   預熱環 232 :   環支撐件 236 :   處理氣體入口 240 :   燈 242 :   處理氣體出口 244 :   軸 248 :   上襯裡 300 :   方法 302 :   操作 304 :   操作 306 :   操作 308 :   操作 310 :   操作 312 :   操作 402 :   基板 404 :   摻雜劑層 406 :   半導體膜
為了可詳細地理解本揭露書的上述特徵的方式，可藉由參考實施例來對上面簡要概述的本揭露書進行更詳細的描述，其中一些實施例顯示在附隨的圖式中。然而，應當注意附隨的圖式僅顯示了這份揭露書的典型實施例，且因此不應被認為是對其範圍的限制，因為本揭露書可允許其他等效的實施例。
第1圖是根據本揭露書的實施例的基板處理系統的示意圖。
第2圖是根據本揭露書的實施例的另一基板處理系統的示意圖。
第3圖是根據本揭露書的實施例的在基板上形成膜的方法的流程圖。
第4A至4C圖是根據本揭露書的實施例的在基板上形成半導體膜的示意圖。
為促進理解，在可能的情況下使用了相同的元件符號來表示圖式中共有的相同元件。可預期的是一個實施例的元件和特徵可有益地併入其他實施例中，而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
302 :   操作 304 :   操作 306 :   操作 308 :   操作 310 :   操作 312 :   操作

Claims (20)

  1. 一種形成一半導體膜的方法，包含以下步驟： 當一基板位於一處理腔室中時，將包含一摻雜劑的至少一種摻雜劑前驅物引入該處理腔室；將該基板浸泡在至少一種摻雜劑前驅物中一第一預定時間段，以在該基板上形成一摻雜劑層；從該處理腔室淨化該至少一種摻雜劑前驅物，以從該處理腔室移除該至少一種摻雜劑前驅物，同時將該摻雜劑層保留在該基板上；及將一半導體膜前驅物引入該處理腔室，以在該基板上形成一半導體膜，該半導體膜包括一IV族元素並具有從約1.0×10 19原子/cm 3至約5.0×10 21原子/cm 3的該摻雜劑的該濃度。
  2. 如請求項1所述之方法，其中該半導體膜具有從約0.2mOhm-cm至約3mOhm-cm的一電阻率。
  3. 如請求項1所述之方法，進一步包含以下步驟：將該基板保持在從200℃至450℃的一溫度下。
  4. 如請求項1所述之方法，其中以小於5sccm的一流速引入該至少一種摻雜劑前驅物。
  5. 如請求項1所述之方法，其中該第一預定時間段是從約30秒到約5分鐘。
  6. 如請求項1所述之方法，其中該至少一種摻雜劑前驅物包含鎵、銦、硼、磷、砷、錫、鍺或它們的組合。
  7. 如請求項1所述之方法，其中將引入該至少一種摻雜劑前驅物的步驟、浸泡該基板的步驟、淨化該至少一種摻雜劑前驅物的步驟及引入該半導體膜前驅物的步驟重複複數個迭代，以形成一個或多個半導體膜。
  8. 如請求項1所述之方法，其中該引入至少一種摻雜劑前驅物的步驟包含以下步驟：引入兩種或更多種摻雜劑前驅物。
  9. 如請求項1所述之方法，其中該至少一種摻雜劑前驅物不與該半導體膜前驅物同時共流入該處理腔室中。
  10. 如請求項1所述之方法，進一步包含以下步驟：通過一預清潔操作來準備用於膜形成的該基板。
  11. 如請求項1所述之方法，其中在該摻雜劑層和該半導體膜之間沒有一視覺上的區別。
  12. 如請求項1所述之方法，其中以小於約500sccm的一流速引入該半導體膜前驅物。
  13. 如請求項1所述之方法，進一步包含以下步驟：在該浸泡期間將該處理腔室保持在小於200Torr的一壓力下。
  14. 一種形成一半導體膜的方法，包含以下步驟： 將一基板放置在一處理腔室中；將包含一摻雜劑的至少一種摻雜劑前驅物引入該處理腔室；將該基板浸泡在該至少一種摻雜劑前驅物中一第一預定時間段，以在該基板上形成一摻雜劑層，在該浸泡期間該基板保持在從200℃至450℃的一溫度下；從該處理腔室淨化該至少一種摻雜劑前驅物，以從該處理腔室移除該至少一種摻雜劑前驅物，同時將該摻雜劑層保留在該基板上；及將一半導體膜前驅物引入該處理腔室，以在該基板上形成一半導體膜，該半導體膜包括一IV族元素並具有從約1.0×10 19原子/cm 3至約5.0×10 21原子/cm 3的該摻雜劑的一濃度，其中該摻雜劑前驅物和該半導體膜前驅物以非重疊時間段存在於該處理腔室中。
  15. 如請求項14所述之方法，其中在該摻雜劑層和該半導體膜之間沒有一視覺上的區別。
  16. 如請求項14所述之方法，進一步包含以下步驟：在引入該半導體膜前驅物期間將該基板保持在從200℃到450℃的一溫度下。
  17. 如請求項14所述之方法，進一步包含以下步驟：將該處理腔室保持在小於200Torr的一壓力下。
  18. 一種形成一半導體膜的方法，包含以下步驟： 當一基板位於一處理腔室中時，將包含一摻雜劑的至少一種摻雜劑前驅物引入該處理腔室；將該基板浸泡在該至少一種摻雜劑前驅物中一第一預定時間段，以在該基板上形成一摻雜劑層；從該處理腔室淨化該至少一種摻雜劑前驅物，以從該處理腔室移除該至少一種摻雜劑前驅物，同時將該摻雜劑層保留在該基板上；將一膜前驅物引入該處理腔室，以在該基板上形成一膜，該膜具有從約1.0×10 19原子/cm 3至約5.0×10 21原子/cm 3的該摻雜劑的一濃度；及將該至少一種摻雜劑前驅物引入的步驟、該浸泡基板的步驟、該淨化至少一種摻雜劑前驅物的步驟及該引入該膜前驅物的步驟重複複數個迭代。
  19. 如請求項18所述之方法，其中該至少一種摻雜劑前驅物和該半導體膜前驅物以非重疊時間段存在於該處理腔室中。
  20. 如請求項18所述之方法，進一步包含以下步驟： 在該浸泡步驟和該引入該膜前驅物的步驟期間，將該基板保持在從200℃至450℃的一溫度下；及在該浸泡步驟期間，將該處理腔室保持在200 Torr以下的一壓力下。
TW108146860A 2018-12-20 2019-12-20 成長摻雜iv族材料的方法 TWI719768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862782397P 2018-12-20 2018-12-20
US62/782,397 2018-12-20

Publications (2)

Publication Number Publication Date
TW202039921A TW202039921A (zh) 2020-11-01
TWI719768B true TWI719768B (zh) 2021-02-21

Family

ID=71097791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146860A TWI719768B (zh) 2018-12-20 2019-12-20 成長摻雜iv族材料的方法

Country Status (5)

Country Link
US (1) US11031241B2 (zh)
KR (1) KR102357328B1 (zh)
CN (1) CN113243039B (zh)
TW (1) TWI719768B (zh)
WO (1) WO2020131392A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220130620A (ko) 2021-03-18 2022-09-27 에이에스엠 아이피 홀딩 비.브이. 구조체를 형성하는 방법, 반도체 처리 시스템, 및 반도체 소자 구조체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119203A1 (en) * 2010-11-11 2012-05-17 Jizhi Zhang GROUP IV ELEMENT DOPED P-TYPE Zn(Mg,Cd,Be)O(S,Se) SEMICONDUCTOR
US20160079064A1 (en) * 2012-06-15 2016-03-17 Applied Materials, Inc. Methods Of Doping Substrates With ALD
TW201620617A (zh) * 2014-12-04 2016-06-16 Wen-San Jhou 補膠器構造
TW201639008A (zh) * 2015-03-03 2016-11-01 東京威力科創股份有限公司 控制硼摻質之固相擴散以形成超淺摻雜區域的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
KR100607756B1 (ko) * 2004-08-19 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 텅스텐 콘택 전극 제조 방법
US7776395B2 (en) * 2006-11-14 2010-08-17 Applied Materials, Inc. Method of depositing catalyst assisted silicates of high-k materials
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
KR101057188B1 (ko) * 2008-11-11 2011-08-16 주식회사 하이닉스반도체 Ｐｍｏｓ 트랜지스터의 제조방법 및 이를 이용한 반도체 소자의 듀얼 게이트 형성방법
US20110088760A1 (en) * 2009-10-20 2011-04-21 Applied Materials, Inc. Methods of forming an amorphous silicon layer for thin film solar cell application
TWI521600B (zh) * 2011-06-03 2016-02-11 應用材料股份有限公司 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
US9093468B2 (en) 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
CN104576307B (zh) * 2013-10-10 2017-04-05 有研半导体材料有限公司 一种消除12英寸单晶硅外延片表面微颗粒团聚的方法
WO2015191268A1 (en) * 2014-06-13 2015-12-17 Applied Materials, Inc. Dual auxiliary dopant inlets on epi chamber
CN107533953B (zh) * 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
FR3055467B1 (fr) * 2016-08-26 2018-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une couche contrainte en tension a base de germanium etain
FR3071854A1 (fr) * 2017-10-03 2019-04-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
WO2020131296A1 (en) 2018-12-21 2020-06-25 Applied Materials, Inc. Processing system and method of forming a contact

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119203A1 (en) * 2010-11-11 2012-05-17 Jizhi Zhang GROUP IV ELEMENT DOPED P-TYPE Zn(Mg,Cd,Be)O(S,Se) SEMICONDUCTOR
US20160079064A1 (en) * 2012-06-15 2016-03-17 Applied Materials, Inc. Methods Of Doping Substrates With ALD
TW201620617A (zh) * 2014-12-04 2016-06-16 Wen-San Jhou 補膠器構造
TW201639008A (zh) * 2015-03-03 2016-11-01 東京威力科創股份有限公司 控制硼摻質之固相擴散以形成超淺摻雜區域的方法

Also Published As

Publication number Publication date
CN113243039A (zh) 2021-08-10
US11031241B2 (en) 2021-06-08
KR102357328B1 (ko) 2022-02-08
US20200203149A1 (en) 2020-06-25
TW202039921A (zh) 2020-11-01
KR20210094663A (ko) 2021-07-29
CN113243039B (zh) 2022-06-28
WO2020131392A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
TWI820036B (zh) 與高選擇性氧化物移除及高溫汙染物移除整合的磊晶系統
TWI687966B (zh) 處理基板的方法及真空處理系統與設備
EP2922083B1 (en) Plasma pre-clean process
US10480095B2 (en) System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP5155070B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US20150311061A1 (en) Methods and apparatus for cleaning substrate surfaces with atomic hydrogen
KR20040008193A (ko) 저온 로딩 및 소성
KR100777321B1 (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
WO2008024566A2 (en) Overall defect reduction for pecvd films
TW201913739A (zh) 整合式磊晶與預清洗系統
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
TWI719768B (zh) 成長摻雜iv族材料的方法
TWI766340B (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2004537855A (ja) 薄いエピタキシャル半導体層の製造方法および装置
JP5356569B2 (ja) 半導体装置の製造方法及び基板処理方法並びに基板処理装置
US11605544B2 (en) Methods and systems for cleaning high aspect ratio structures
KR20240108261A (ko) 에피택셜 템플릿층을 형성하기 위한 방법, 시스템 및 장치
JP2011060908A (ja) 半導体装置の製造方法および製造装置