TWI719168B - 以原子層沉積形成鎢層的方法及半導體裝置與其形成方法 - Google Patents

以原子層沉積形成鎢層的方法及半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI719168B
TWI719168B TW106109112A TW106109112A TWI719168B TW I719168 B TWI719168 B TW I719168B TW 106109112 A TW106109112 A TW 106109112A TW 106109112 A TW106109112 A TW 106109112A TW I719168 B TWI719168 B TW I719168B
Authority
TW
Taiwan
Prior art keywords
layer
forming
tungsten
gas
metal layer
Prior art date
Application number
TW106109112A
Other languages
English (en)
Other versions
TW201814078A (zh
Inventor
王喻生
洪奇成
李家慶
吳仲強
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201814078A publication Critical patent/TW201814078A/zh
Application granted granted Critical
Publication of TWI719168B publication Critical patent/TWI719168B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在以原子層沉積形成鎢層的方法中,提供含硼氣體與稀釋氣體以形成晶種層於基板上的下方層上,並提供含鎢氣體以形成鎢層於晶種層上。含硼氣體的流量,與含硼氣體加上稀釋氣體的總流量之間的比例,介於1/21至1/4之間。

Description

以原子層沉積形成鎢層的方法及半導體裝置與其 形成方法
本發明實施例關於半導體積體電路,更特別關於具有金屬閘極結構的半導體裝置與其形成製程。
在半導體產業進展至奈米技術的製程節點,以達更高裝置密度、更高效能、與更低成本時,製程與設計的挑戰導致金屬閘極結構與高介電常數材料的使用。金屬閘極結構的形成方法,通常採用閘極置換技術。
本發明一實施例提供之以原子層沉積形成鎢層的方法,包括:提供含硼氣體與稀釋氣體,以形成晶種層於基板上的下方層上;以及提供含鎢氣體,以形成鎢層於晶種層上,其中含硼氣體之流量,與含硼氣體與稀釋氣體之總流量的比例介於1/21至1/4之間。
A-A’、B-B’、C-C’:剖線
S101、S102、S103、S104、S105、S106、S107、S108、S109、S201、S202、S203、S204:步驟
10:基板
20:鰭狀結構
30:虛置閘極介電層
35:硬遮罩
40:虛置閘極結構
45:虛置閘極層
47:側壁絕緣層
50:隔離絕緣層
60:源極與汲極
70:層間介電層
80:空間
90:閘極介電層
100:功函數調整層
110:第一閘極金屬層
120:第二閘極金屬層
140:絕緣蓋層
第1圖係本發明一實施例中,半導體場效電晶體裝置之形成方法的流程圖。
第2A-2D、3A-3B、4-9、11-12圖係本發明一實施例中,半導體場效電晶體裝置於製程之多種階段的圖式。
第10A與10B圖係本發明一實施例中,用於原子層沉積步驟的流程。
應理解的是,下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說,形成第一構件於第二構件上的敘述包含兩者直接接觸,或兩者之間隔有其他額外構件而非直接接觸。多種結構可依不同比例繪示,以簡化與清楚說明。
此外,空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件,而非侷限於圖示方向。元件亦可轉動90°或其他角度,因此方向性用語僅用以說明圖示中的方向。此外,用語「...之組成為」可解釋為「...包含」或「由...組成」。
第1圖係具有鰭狀結構之半導體場效電晶體裝置(鰭狀場效電晶體)之形成方法的流程圖。此流程圖僅為用於製作鰭狀場效電晶體裝置的整體製程之對應部份。應理解的是,在第1圖之步驟之前、之中、或之後可進行額外步驟,且其他實施例之方法中可省略一些步驟或將一些步驟置換為其他步驟。此外,可調換下述步驟/製程的順序。
第2A至2C圖係一實施例中,鰭狀場效電晶體裝置於製程之多種階段的剖視圖。第2D圖為平面圖,第2A圖係沿著第2D圖中剖線A-A’的剖視圖,第2B圖係沿著第2D圖中剖線B-B’的剖視圖,而第2C圖係沿著第2D圖中剖線C-C’的剖視圖。
在第1圖之步驟S101中,製作鰭狀結構20於基板10上。鰭狀結構20形成於基板10上,且凸起超出隔離絕緣層50。凸起超出隔離絕緣層50的部份鰭狀結構20,可作為通道層。
在一實施例中,鰭狀結構的形成方法包含形成遮罩層於基板10上。舉例來說,遮罩層之形成方法可為熱氧化製程及/或化學氣相沉積製程。舉例來說,基板10可為p型矽基板,其雜質濃度可介於約1×1015cm-3至約2×1015cm-3之間。在其他實施例中,基板10為n型基板,其雜質濃度可介於約1×1015cm-3至約2×1015cm-3之間。在一些實施例中,遮罩層可包含墊氧化物層(如氧化矽)與氮化矽遮罩層。
在其他實施例中,基板10可包含另一半導體元素如鍺、半導體化合物(比如IV-IV族半導體化合物如SiC或SiGe;III-V族半導體化合物如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)、或上述之組合。在一實施例中,基板10為絕緣層上矽基板的矽層。非晶基板如非晶矽或非晶碳化矽,或絕緣材料如氧化矽亦可作為基板10。基板10可包含摻有適當雜質(如p型或n型導電型態)的多種區域。
墊氧化物層的形成方法可為熱氧化或化學氣相沉積製程。氮化矽遮罩層的形成方法可為物理氣相沉積如濺鍍、 化學氣相沉積、電漿增強化學氣相沉積、常壓化學氣相沉積、低壓化學氣相沉積、高密度電漿化學氣相沉積、原子層沉積、及/或其他製程。
在一些實施例中,墊氧化物層的厚度可介於約2nm至約15nm之間,而氮化矽遮罩層的厚度可介於約2nm至約50nm之間。遮罩圖案可進一步形成於遮罩層上。舉例來說,遮罩圖案可為微影步驟形成的光阻圖案。
以遮罩圖案作為蝕刻遮罩,可蝕刻墊氧化物層與氮化矽遮罩層的硬遮罩以形成硬遮罩圖案。在一些實施例中,硬遮罩圖案的寬度可介於約5nm至約40nm之間。在這些實施例中,硬遮罩圖案的寬度可介於約7nm至約12nm之間。
以硬遮罩圖案作為蝕刻遮罩,可採用乾蝕刻方法及/或濕蝕刻方法以蝕刻基板並形成溝槽,使基板圖案化成鰭狀結構20。鰭狀結構20的高度可介於約20nm至約300nm之間。在這些實施例中,鰭狀結構20的高度可介於約30nm至約60nm之間。當鰭狀結構的高度不一致時,則高度定義為鰭狀結構自基板起算的平均高度。鰭狀結構20的寬度可介於約7nm至約15nm之間。
在此實施例中,基體矽晶圓可作為基板10。然而在一些實施例中,其他種類的基板亦可作為基板10。舉例來說,絕緣層上矽晶圓可作為初始基板,而絕緣層上矽晶圓的絕緣層作為基板10,而絕緣層上矽晶圓的矽層作為鰭狀結構20。
如第2A至2D圖所示,一鰭狀結構20沿著X方向延伸於基板10上。然而鰭狀結構的數目並不限於1,而可為其他 數目如2、3、4、5、或更多。此外,一或多個虛置鰭狀結構可位於與鰭狀結構20的兩側相鄰處,以改善圖案化製程中的圖案保真度。在一些實施例中,鰭狀結構20的寬度介於約5nm至約40nm之間。在這些實施例中,鰭狀結構20的寬度介於約7nm至約15nm之間。當鰭狀結構的數目為複數,一些實施例中鰭狀結構之間的距離介於約5nm至約80nm之間,而其他實施例中鰭狀結構之間的距離介於約7nm至約15nm之間。本技術領域中具有通常知識者應理解,說明書中的尺寸與數值僅用以舉例,且可依積體電路的不同尺寸改變。
在此實施例中,鰭狀場效電晶體裝置為p型鰭狀場效電晶體。然而,下述技術亦可用於n型鰭狀場效電晶體。
在形成鰭狀結構20後,形成隔離絕緣層50於鰭狀結構20上。
隔離絕緣層50包含一或多層的絕緣材料,比如氧化矽、氮氧化矽、或氮化矽,其形成方法可為低壓化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。在可流動的化學氣相沉積中,沉積可流動的介電材料而非氧化矽。在沉積製程中,可流動的介電材料如其名所示,可流動並填入高深寬比的間隙或空間中。一般而言,多種化學品可加入含矽前驅物,使沉積的膜狀物流動。在一些實施例中,可添加氮氫化物鍵結。可流動的介電前驅物,特別是可流動的氧化矽前驅物,可包含矽酸鹽、矽氧烷、甲基倍半矽氧烷、氫倍半矽氧烷、甲基倍半矽氧烷/氫倍半矽氧烷、全氫矽氮烷、全氫聚矽氮烷、四乙氧基矽烷、或三甲矽烷基胺。在一些實施例中,這些可流 動的氧化矽材料的形成方法可為多步製程。在沉積可流動的膜狀物後,硬化並回火膜狀物以移除不需要的元素,以形成氧化矽。由於不需要的元素已移除,因此可流動的膜狀物將緻密化且縮小。在一些實施例中,可進行多重回火製程。可流動的膜狀物可硬化與回火多次。可流動的膜狀物可摻雜硼及/或磷。在一些實施例中,隔離絕緣層可為一或多層的旋轉塗佈玻璃、氧化矽、氮氧化矽、氮碳氧化矽、及/或摻雜氟的矽酸鹽玻璃。
在形成隔離絕緣層50後,可進行熱製程如回火以改善隔離絕緣層50的品質。在這些實施例中,熱製程可採用快速熱回火,其溫度可介於約900至約1050之間,其時間可介於約15秒至約10秒之間,且其可進行於鈍氣氛圍如氮、氬、或氦等氛圍中。在後述的平坦化步驟之後,可進行上述回火。
在形成隔離絕緣層50於鰭狀結構20上之後可進行平坦化製程,以移除部份的隔離絕緣層50與遮罩層(如墊氧化物層與氮化矽硬遮罩層)。平坦化步驟可包含化學機械研磨及/或回蝕刻製程。接著可進一步移除隔離絕緣層50以露出鰭狀結構的通道層(較上層)。
在這些實施例中,移除部份隔離絕緣層50的方法可採用濕蝕刻製程,比如將基板浸入氫氟酸中。在另一實施例中,移除部份隔離絕緣層50的方法可採用乾蝕刻製程。舉例來說,乾蝕刻製程可採用CHF3或BF3作為蝕刻氣體。
在第1圖之步驟S102中,形成虛置閘極結構40於部份的鰭狀物20上,如第2A至2D圖所示。
形成介電層與多晶矽層於隔離絕緣層50與露出的 鰭狀結構上,接著進行圖案化步驟以得虛置閘極結構40,其包含多晶矽組成的虛置閘極層45與介電層組成的虛置閘極介電層30。在一些實施例中,硬遮罩35包含氧化矽層與形成其上的氮化矽層,且硬遮罩35可作為圖案化多晶矽層時的遮罩。在其他實施例中,硬遮罩包含氮化矽層與形成其上的氧化矽層。虛置閘極介電層30可為氧化矽,其形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、電子束蒸鍍、或其他合適製程。在一些實施例中,虛置閘極介電層30可包含一或多層的氧化矽、氮化矽、氮氧化矽、或高介電常數介電物。在一些實施例中,虛置閘極介電層的厚度可介於約0.5nm至約2nm之間。在其他實施例中,虛置閘極介電層的厚度可介於約0.5nm至約1nm之間。
在一些實施例中,虛置閘極層45可包含單層或多層結構。虛置閘極層45可為摻雜的多晶矽,其具有均勻或不均勻的摻雜。虛置閘極層45的形成方法可為合適製程,比如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、或上述之組合。在此實施例中,虛置閘極層45的寬度介於約30nm至約60nm之間。在一些實施例中,虛置閘極層的厚度介於約20nm至約400nm之間。在其他實施例中,虛置閘極層的厚度介於約50nm至約150nm之間。
如第3A圖所示,側壁絕緣層47形成於虛置閘極層45的主要兩側上。在一實施例中,第3A圖係製程之多種階段中沿著第2D圖之剖線C-C’的剖視圖。
側壁絕緣層47可包含氧化矽、氮化矽、氮氧化矽、 或其他合適材料。側壁絕緣層47可包含單層或多層結構。側壁絕緣材料成層的方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適技術。接著對側壁絕緣材料進行非等向蝕刻,以形成一對側壁絕緣層47於虛置閘極結構的主要兩側上。在一些實施例中,側壁絕緣層47的厚度介於約5nm至約30nm之間。在其他實施例中,側壁絕緣層47的厚度介於約10nm至約20nm之間。
在第1圖之步驟S103中,形成源極與汲極60,如第3B圖所示。在一實施例中,第3B圖係製程之多種階段中沿著第2D圖之剖線B-B’的剖視圖。源極與汲極60可包含應力層,以施加應力至通道層。在一些實施例中,可蝕刻鰭狀結構20其未被虛置閘極結構40覆蓋的較上層部份,以形成凹陷部份。接著可形成合適的應力層於凹陷部份中。在一些實施例中,應力層包含單層或多層結構,比如用於p型場效電晶體的SiGe,或用於n型場效電晶體的SiP、SiC、或SiCP。應力層可磊晶形成於凹陷部份中。
如第4圖(對應第2圖之剖線B-B’)所示,在具有側壁絕緣層47之虛置閘極結構40上形成層間介電層70。
形成介電材料於虛置閘極結構與隔離絕緣層50上,並進行平坦化步驟如回蝕刻製程及/或化學機械研磨製程,以得第4圖所示之結構。用於層間介電層70的介電材料可包含一或多層的氧化矽、氮化矽、氮氧化矽、氮碳氧化矽、摻雜氟的矽酸鹽玻璃、或低介電常數介電材料。用於層間介電層70的絕緣材料可與用於隔離絕緣層50的材料相同或不同。
在第1圖之步驟S104中,在形成層間介電層70後,以乾蝕刻及/或濕蝕刻移除虛置閘極結構40,以形成空間80如第5圖所示。空間80的深度可介於約50nm至約400nm之間,且可介於約100nm至約200nm之間。在一些實施例中,空間80的深寬比可介於約0.5至20之間。如第5圖所示,側壁絕緣層47保留於空間80中。在一些實施例中,在移除虛置閘極結構40時會同時移除側壁絕緣層47。
在第1圖之步驟S105中,形成閘極介電層90於空間中,如第6圖所示。閘極介電層90可形成於鰭狀結構20之通道層上的界面層(未圖示)上。在一些實施例中,界面層可包含氧化矽,其厚度可介於約0.2nm至1.5nm之間。氧化矽的界面層之形成方法可為氧化矽通道層。在其他實施例中,界面層的厚度介於約0.5nm至約1.0nm之間。在一些實施例中,可不形成界面層。
閘極介電層90包含一或多層的介電材料,比如氧化矽、氮化矽、高介電常數介電材料、其他合適的介電材料、及/或上述之組合。高介電常數介電材料可包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、氧化鉿-氧化鋁合金、其他合適的高介電常數介電材料、及/或上述之組合。舉例來說,閘極介電層90的形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、其他合適方法、及/或上述之組合。在一些實施例中,閘極介電層90的厚度介於約0.5m至約5nm之間。在其他實施例中,閘極介電層90的厚度介於約1nm至約3nm之間。在一些實 施例中,閘極介電層90可包含氧化矽組成的界面層。閘極介電層90亦可形成於層間介電層70的上表面上。
在第1圖之步驟S106中,功函數調整層100形成於空間80中的閘極介電層90上,如第7圖所示。功函數調整層100可包含一或多層的金屬材料,比如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC。在一些實施例中,功函數調整層100包含TiAl與TiN,且其厚度介於約3nm至約5nm之間。
此外,這些實施例可在形成功函數調整層100之前,先形成蓋層(未圖示)於閘極介電層90上,並形成阻障層(未圖示)於蓋層(未圖示)上。舉例來說,上述蓋層之組成可為摻雜矽的氮化鈦,而上述阻障層可為氮化鉭。在一些實施例中,蓋層的形成方法可為化學氣相沉積、物理氣相沉積、或原子層沉積,且其厚度可介於約0.5nm至約1.5nm之間。在一些實施例中,阻障層的形成方法可為化學氣相沉積、物理氣相沉積、或原子層沉積,且其厚度可介於約0.5nm至約2nm之間。
在第1圖之步驟S107中,第一閘極金屬層110形成於功函數調整層100上,如第8圖所示。在這些實施例中,可在形成第一閘極金屬層110之前,先形成阻擋層(未圖示)於功函數調整層100上。舉例來說,上述阻擋層可為氮化鈦。
第一閘極金屬層110包含一或多層的任何合適金屬材料,比如鋁、銅、鈦、鉭、鈷、鉬、氮化鉭、鎳矽化物、鈷矽化物、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他合適材料、及/或上述之組合。
在此實施例中,鎢可作為第一閘極金屬層110。在一些實施例中,鎢的第一閘極金屬層110之形成方法可為原子層沉積,其採用WCl5與H2作為氣體源,且沉積溫度介於約400℃至約500℃之間。由於上述製程未採用氟源,因此鎢的第一閘極金屬層110不含氟。在一些實施例中,鎢的第一閘極金屬層110之厚度介於約2nm至約5nm之間。如第8圖所示,第一閘極金屬層110的鎢材料並未完全填滿空間80。
在第1圖之步驟S108中,形成第二閘極金屬層120於第一閘極金屬層110上,如第9圖所示。用於第一閘極金屬層110的材料,亦可用於第二閘極金屬層120。
在此實施例中,鎢可作為第二閘極金屬層120。鎢的第二閘極金屬層120之形成方法可為原子層沉積,其採用鎢源氣體與稀釋氣體(承載氣體)。在一些實施例中,WF6作為鎢源氣體,而氫作為稀釋氣體。氬或其他鈍氣亦可作為稀釋氣體。
第10A圖係本發明一實施例中,用以形成鎢的第二閘極金屬層120之原子層沉積步驟其流程圖。第10B圖係鎢的原子層沉積步驟之剖視圖。
在原子層沉積之步驟S201中,提供用以形成晶種層的晶種氣體於下方層(如鎢的第一閘極金屬層110)上。在步驟S202中,在提供晶種氣體後,提供淨化氣體(比如氫及/或氬)於晶種層上,以淨化多餘的晶種氣體。在提供淨化氣體時,停止提供晶種氣體。在一些實施例中,晶種氣體係B2H6與SiH4之一或多者,其可經稀釋氣體(如氫)稀釋。晶種層為B及/或Si的原子層。在一些實施例中,步驟S202中淨化氣體的提供時間介 於約5秒至25秒之間。在其他實施例中,步驟S202中淨化氣體的提供時間介於約10秒至20秒之間。
在步驟S203中,提供鎢源氣體於晶種層上。在步驟S204中,在提供鎢源氣體後,提供淨化氣體(如氫及/或氬)至鎢層上,以淨化多餘的鎢源氣體並形成鎢原子層。在提供淨化氣體時,停止提供鎢源氣體。在一些實施例中,鎢源氣體(WF6)的流速介於約30sccm至約100sccm之間。在一些實施例中,上述原子層沉積的製程可加熱基板至約300℃至約500℃之間。
在形成單層的鎢後,可重複步驟S201至S204直到鎢的第二閘極金屬層120具有所需厚度。在一些實施例中,鎢的第二閘極金屬層120之厚度介於約1nm至約5nm之間。在其他實施例中,鎢的第二閘極金屬層120之厚度介於約2nm至3nm之間。
在此實施例中,為減少鎢的第二閘極金屬層120中的硼濃度,可調整B2H6之晶種氣體與總氣體流(晶種氣體加上稀釋氣體)之比例。特別的是相對於晶種氣體,可採用較高含量的稀釋氣體。舉例來說,一些實施例之含硼氣體的流量與總氣體(含硼氣體加讓稀釋氣體)的流量之間的比例,介於約1/21至約1/4之間。在這些實施例中,上述流量比例介於約1/21至約1/6之間。舉例來說,當稀釋氣體(如氫)的流速(流量)為2000sccm時,B2H6之流速介於約100sccm至400sccm之間。在其他實施例中,上述流量比例介於約1/11至約1/6之間。
此外,亦可定義B2H6氣體之流速相對於稀釋氣體(如氫)之流速的氣體比例。在此例中,上述氣體流速的比例(比 如B2H6/H2)介於約1/20至1/5之間。舉例來說,當稀釋氣體的流速為2000sccm時,B2H6之流速介於約100sccm至400sccm之間。在其他實施例中,上述氣體比例介於約1/10至約1/5之間。在一些實施例中,稀釋氣體的流速可在約500sccm至4000sccm之間變化。在其他實施例中,稀釋氣體的流速可在約800sccm至2000sccm之間變化。
藉由相對於晶種氣體之較高含量的稀釋氣體(或較低含量的晶種氣體),鎢的第二閘極金屬層中的硼濃度可降低至約20原子%至約27原子%之間(相較於採用較低含量之稀釋氣體而成之鎢的第二閘極金屬層)。
當B2H6氣體之流量與B2H6加上氫之總流量的比例大於1/4時(比如1/3),硼濃度為約30原子%。若鎢層中的硼含量高,在以化學機械研磨(見第11圖)平坦化鎢層時將導致鎢層損傷(如腐蝕)。然而降低鎢層中的硼含量,即可避免化學機械研磨步驟造成損傷。
另一方面,亦可在提供晶種氣體B2H6後延長淨化時間,以降低鎢層中的硼含量。如前所述,一些實施例中以氫或氬進行的淨化步驟可歷時約5秒至25秒之間,而其他實施例中以氫或氬進行的淨化步驟可歷時約10秒至20秒之間。
在此實施例中,可採用含矽氣體(如SiH4或Si2H6)取代(或加入)B2H6氣體以作為晶種氣體。藉由加入含矽氣體,可進一步降低含硼氣體的流量,進而降低鎢層中的硼含量。
在一些實施例中,當SiH4加入B2H6以作為晶種氣體時,晶種氣體(SiH4加上B2H6)之流量與總氣體(B2H6、SiH4、與 稀釋氣體如氫)之總流量的比例可設定為介於約1/21至約1/3之間。在一些實施例中,B2H6晶體氣體的流量與SiH4晶體氣體的流量之間的比例,可介於約9:1至約1:9之間。在其他實施例中,B2H6晶體氣體的流量與SiH4晶體氣體的流量之間的比例,可介於約4:6至約6:4之間。在一些實施例中,B2H6晶種氣體之流量與總氣體(B2H6、SiH4、與稀釋氣體如氫)之總流量的比例可設定為介於約1/40至約1/10之間。在其他實施例中,B2H6晶種氣體之流量與總氣體(B2H6、SiH4、與稀釋氣體如氫)之總流量的比例可設定為介於約1/40至約1/25之間。
在一些實施例中,當含矽氣體用以加入含硼氣體以作為晶種氣體時,原子層沉積形成的鎢層中的硼濃度介於約1原子%至約20原子%之間。在其他實施例中,當含矽氣體用以加入含硼氣體以作為晶種氣體時,原子層沉積形成的鎢層中的硼濃度介於約5原子%至約10原子%之間。若只採用SiH4作為晶種氣體,則原子層沉積形成的鎢層中的硼濃度實質上為0。
在第1圖之步驟S109中,在形成鎢的第二閘極金屬層120時,可進行平坦化步驟如化學機械研磨,以移除層間介電層70之上表面上的金屬層,如第11圖所示。在一些實施例中,亦可移除形成於層間介電層70之上表面上的閘極介電層90。此外,一些實施例中移除空間80中的部份金屬閘極層(比如形成凹陷)。並形成絕緣蓋層140如第12圖所示。舉例來說,絕緣蓋層140之組成氮化矽層,其形成方法可為化學氣相沉積或原子層沉積。在沉積氮化層後,可進行平坦化步驟如化學機械研磨。
應理解的是,可在形成第12圖之結構後進行後續互補式金氧半製程,以形成多種結構如接點/通孔、內連線金屬層、介電層、鈍化層、與類似結構。
在前述實施例中,形成鰭狀場效電晶體裝置以作為場效電晶體。在其他實施例中,前述金屬閘極結構與其製作方法亦可用於形成平面型的場效電晶體。
在本發明實施例中,藉由降低作為晶種氣體之含硼氣體的量(相對於總氣體量),可降低原子層沉積形成之鎢層中的硼濃度。上述鎢層中的硼濃度介於約1原子%至約27原子%之間。低硼濃度的鎢層對後續的化學機械研磨步驟具有較高的抗性,進而改善半導體裝置的可信度。
應理解的是,上述內容不必說明所有的優點,所有實施例或實例不需具有特定優點,且其他實施例或實例可具有不同優點。
在本發明一實施例中,以原子層沉積形成鎢層的方法包括:提供含硼氣體與稀釋氣體,以形成晶種層於基板上的下方層上;以及提供含鎢氣體,以形成鎢層於晶種層上。含硼氣體之流量,與含硼氣體與稀釋氣體之總流量的比例介於1/21至1/4之間。
在一實施例中,上述方法中含硼氣體之流量,與含硼氣體與稀釋氣體之總流量的比例比例介於1/21至1/6之間。
在一實施例中,上述方法之含硼氣體為B2H6
在一實施例中,上述方法之稀釋氣體為氫與氬中至少一者。
在一實施例中,上述方法重複形成晶種層與形成鎢層的步驟。
在一實施例中,上述方法之鎢層的硼濃度介於20原子%至27原子%之間。
在一實施例中,上述方法更包括在形成晶種層的步驟與形成鎢層的步驟之間,提供淨化氣體於基板上。
在一實施例中,上述方法提供淨化氣體的步驟歷時10秒至20秒之間。
在一實施例中,上述方法形成晶種層之步驟包括提供含矽氣體,以與含硼氣體及稀釋氣體一起混合。
在一實施例中,上述方法之含矽氣體為SiH4
在一實施例中,上述方法之含硼氣體之流量,與含硼氣體、含矽氣體、與稀釋氣體之總流量的比例介於1/40至1/10之間。
在一實施例中,上述方法之鎢層中的硼濃度介於1原子%至20原子%之間。
在本發明另一實施例中,半導體裝置的形成方法中,虛置閘極結構形成於基板上。層間絕緣層形成於虛置閘極結構及基板上。移除虛置閘極結構,以形成對應虛置閘極結構的空間。閘極介電層形成於空間中。第一金屬層形成於空間中的閘極介電層上。第二金屬層形成於第一金屬層上。形成第二金屬層之步驟包括:提供含硼氣體與稀釋氣體,以形成晶種層於第一金屬層上。提供含鎢氣體,以形成鎢層於晶種層上。重複形成晶種層與形成鎢層之步驟。含硼氣體的流量,與含硼氣 體及稀釋氣體的總流量之間的比例介於1/21至1/4之間。
在一實施例中,上述方法之含硼氣體為B2H6,而稀釋氣體為氫與氬中至少一者。
在一實施例中,上述方法之鎢層中的硼濃度介於10原子%至27原子%之間。
在一實施例中,上述方法在形成晶種層的步驟與形成鎢層的步驟之間,提供淨化氣體於基板上。
在一實施例中,上述方法提供淨化氣體的步驟歷時10秒至20秒之間。
在一實施例中,上述方法形成晶種層之步驟包括提供含矽氣體如SiH4,以與含硼氣體及稀釋氣體一起混合。
在一實施例中,上述方法之含硼氣體之流量,與含硼氣體、含矽氣體、與稀釋氣體之總流量的比例介於1/40至1/2.5之間。
在本發明另一實施例中,提供之半導體裝置包含場效電晶體。場效電晶體包括金屬閘極結構。金屬閘極結構包括閘極介電層,以及鎢層位於閘極介電層上。鎢層含硼,且鎢層中的硼濃度介於1原子%至27原子%之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎,設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解,這些等效置換並未脫離本發明精神與範疇,並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
S201、S202、S203、S204:步驟

Claims (10)

  1. 一種以原子層沉積形成鎢層的方法,包括:在一基板上的一功函數調整層上形成一第一閘極金屬層;提供一含硼氣體與一稀釋氣體,以形成一晶種層於該第一閘極金屬層上;以及提供一含鎢氣體,以形成一第二閘極金屬層於該晶種層上,其中該第二閘極金屬層為鎢層且包括與該第一閘極金屬層不同的材料;其中該含硼氣體之流量,與該含硼氣體與該稀釋氣體之總流量的比例介於1/21至1/4之間。
  2. 如申請專利範圍第1項所述之以原子層沉積形成鎢層的方法,其中該含硼氣體為B2H6
  3. 如申請專利範圍第1項所述之以原子層沉積形成鎢層的方法,其中該稀釋氣體為氫與氬中至少一者。
  4. 如申請專利範圍第1項所述之以原子層沉積形成鎢層的方法,其重複形成該晶種層與形成該鎢層的步驟。
  5. 如申請專利範圍第1項所述之以原子層沉積形成鎢層的方法,更包括在形成該晶種層的步驟與形成該鎢層的步驟之間,提供一淨化氣體於該基板上。
  6. 一種半導體裝置的形成方法,包括:形成一虛置閘極結構於一基板上;形成一層間絕緣層於該虛置閘極結構及該基板上;移除該虛置閘極結構,以形成對應該虛置閘極結構的一空間; 形成一閘極介電層於該空間中;形成一功函數調整層於該空間中的該閘極介電層上;形成一第一閘極金屬層於該功函數調整層上;以及形成一第二閘極金屬層於該第一閘極金屬層上,該第二閘極金屬層包括與該第一閘極金屬層不同的材料,其中形成該第二閘極金屬層之步驟包括:提供一含硼氣體與一稀釋氣體,以形成一晶種層於該第一閘極金屬層上;提供一含鎢氣體,以形成一鎢層於該晶種層上;以及重複形成該晶種層與形成該鎢層之步驟,其中該含硼氣體的流量,與該含硼氣體及該稀釋氣體的總流量之間的比例介於1/21至1/4之間。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法,其中:該含硼氣體為B2H6,而該稀釋氣體為氫與氬中至少一者。
  8. 如申請專利範圍第6項所述之半導體裝置的形成方法,其中該第一閘極金屬層包括鎢但不含氟。
  9. 如申請專利範圍第6項所述之半導體裝置的形成方法,其中形成該晶種層之步驟包括提供SiH4以與該含硼氣體及該稀釋氣體一起混合。
  10. 一種半導體裝置,包括一場效電晶體,其中:該場效電晶體包括一金屬閘極結構,且該金屬閘極結構包括: 一閘極介電層,包含一高介電常數的介電材料;一功函數調整層,位於該閘極介電層上;一第一閘極金屬層,位於該功函數調整層上;一第二閘極金屬層,位於該第一閘極金屬層上且包括鎢,其中該第二閘極金屬層包括與該第一閘極金屬層不同的材料;一絕緣蓋層,位於該功函數調整層、該第一閘極金屬層和該第二閘極金屬層上;以及多個側壁間隔物,其中該第二閘極金屬層含硼,且該第二閘極金屬層中的硼濃度介於1原子%至27原子%之間。
TW106109112A 2016-09-30 2017-03-20 以原子層沉積形成鎢層的方法及半導體裝置與其形成方法 TWI719168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/281,296 2016-09-30
US15/281,296 US9991362B2 (en) 2016-09-30 2016-09-30 Semiconductor device including tungsten gate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201814078A TW201814078A (zh) 2018-04-16
TWI719168B true TWI719168B (zh) 2021-02-21

Family

ID=61759019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109112A TWI719168B (zh) 2016-09-30 2017-03-20 以原子層沉積形成鎢層的方法及半導體裝置與其形成方法

Country Status (3)

Country Link
US (1) US9991362B2 (zh)
CN (1) CN107887438B (zh)
TW (1) TWI719168B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958872B (zh) * 2016-10-17 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114823310A (zh) * 2021-01-19 2022-07-29 长鑫存储技术有限公司 存储器件、半导体结构及其形成方法
EP4199042A4 (en) * 2021-01-19 2024-06-12 Changxin Memory Technologies, Inc. MEMORY DEVICE, AND SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREFOR
US20230008315A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Features of Semiconductor Devices and Methods of Forming the Same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100570851C (zh) * 2006-06-30 2009-12-16 海力士半导体有限公司 形成半导体器件位线的方法
TW201606121A (zh) * 2014-05-09 2016-02-16 蘭姆研究公司 利用氯化鎢前驅物製備鎢及氮化鎢薄膜的方法
TW201633544A (zh) * 2009-12-30 2016-09-16 英特爾公司 自我對準接點(二)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7902247A (nl) * 1978-03-25 1979-09-27 Fujitsu Ltd Metaal-isolator-halfgeleidertype halfgeleiderinrich- ting en werkwijze voor het vervaardigen ervan.
JP2000178734A (ja) * 1998-12-18 2000-06-27 Tokyo Electron Ltd タングステン膜の成膜方法
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
JP2009026997A (ja) * 2007-07-20 2009-02-05 Renesas Technology Corp 半導体装置およびその製造方法
CN101593720A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 钨插塞的制造方法
JP2010093116A (ja) * 2008-10-09 2010-04-22 Panasonic Corp 半導体装置及び半導体装置の製造方法
CN102214576A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 半导体器件及其制作方法
US9159626B2 (en) * 2012-03-13 2015-10-13 United Microelectronics Corp. FinFET and fabricating method thereof
KR20130127257A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9969622B2 (en) * 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
US9589808B2 (en) * 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9362180B2 (en) * 2014-02-25 2016-06-07 Globalfoundries Inc. Integrated circuit having multiple threshold voltages
CN105405764B (zh) * 2014-07-25 2018-07-31 中国科学院微电子研究所 半导体器件制造方法
CN105336784B (zh) * 2014-08-13 2019-01-18 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100570851C (zh) * 2006-06-30 2009-12-16 海力士半导体有限公司 形成半导体器件位线的方法
TW201633544A (zh) * 2009-12-30 2016-09-16 英特爾公司 自我對準接點(二)
TW201606121A (zh) * 2014-05-09 2016-02-16 蘭姆研究公司 利用氯化鎢前驅物製備鎢及氮化鎢薄膜的方法

Also Published As

Publication number Publication date
TW201814078A (zh) 2018-04-16
CN107887438A (zh) 2018-04-06
US20180097084A1 (en) 2018-04-05
CN107887438B (zh) 2023-04-11
US9991362B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
TWI731009B (zh) 半導體裝置及其製造方法
TWI671808B (zh) 半導體裝置及其製造方法
US11855187B2 (en) Semiconductor device and manufacturing method thereof
TWI582998B (zh) 半導體裝置及其製造方法
CN107093556B (zh) 半导体装置的形成方法与n型通道的半导体场效晶体管
TWI638459B (zh) 半導體裝置及其製造方法
US10269968B2 (en) Semiconductor device including fin structures and manufacturing method thereof
TWI600162B (zh) 半導體裝置與其形成方法
TWI662619B (zh) 半導體元件及其製造方法與閘極結構的形成方法
US11309418B2 (en) Contact structure for FinFET semiconductor device
TWI579930B (zh) 半導體裝置與其形成方法
TW201735190A (zh) 半導體裝置及其製造方法
TWI719168B (zh) 以原子層沉積形成鎢層的方法及半導體裝置與其形成方法
US12020947B2 (en) Method of manufacturing semiconductor devices and semiconductor devices